DE2759106B1 - Schaltungsanordnung zum Codieren oder Decodieren von Binaerinformationen - Google Patents
Schaltungsanordnung zum Codieren oder Decodieren von BinaerinformationenInfo
- Publication number
- DE2759106B1 DE2759106B1 DE2759106A DE2759106A DE2759106B1 DE 2759106 B1 DE2759106 B1 DE 2759106B1 DE 2759106 A DE2759106 A DE 2759106A DE 2759106 A DE2759106 A DE 2759106A DE 2759106 B1 DE2759106 B1 DE 2759106B1
- Authority
- DE
- Germany
- Prior art keywords
- information
- circuit arrangement
- adder
- telegram
- coding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0057—Block codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum Codieren oder Decodieren, mit einer
Einrichtung zur Bildung einer Zahl von Kontrollbits in Abhängigkeit von mehrere Stellen aufweisenden
Binärinformationen unter Verwendung eines zyklischen Codes, wobei mittels eines Codierers ein Informationspolynom
durch ein Generatorpolynom geteilt wird, und der sich bei der Teilung ergebende Rest das Ergebnis
der Codierung ist
Eine derartige Schaltungsanordnung ist z. B. aus dem
Buch von J. Swoboda, »Codierung zur Fehlerkorrektur und Fehlererkennung«, Sehe 108, bekannt
grammen werden häufig zyklische Codes verwendet Derartige Codes bieten bei einer bestimmten Anzahl
von Kontrollschritten bzw. bei vorgegebener Redundanz die größtmögliche Wahrscheinlichkeit der Fehlererkennung.
In einem zyklischen Code ist ein Tetegrammporynom dann gültig, wenn es durch ein
Generatorpolynom ohne Rest teilbar ist Interessant ist also immer der Divisionsrest, nicht aber das Divisionsergebnis.
Jedes Telegrammpolynom ist daher auch ein
to Vielfaches eines Generatorpolynoms. Ebenso muß das
Telegrammporynom einen größeren Grad haben als das Generatorpolynom, sonst ist es nicht mehr durch das
Generatorpolynom teilbar.
Polynome mit einem Grad kleiner als das Generatorts polynom büden die Restpolynome oder Reste oder
Restpotenzen des Generatorpolynoms. Aus ihnen werden beim Senden eines Telegramms die Kontrollschritte
gebildet Beim Senden eines Telegramms wird an die Nachrichtenbits ein solches Kontrollbitmuster
angehängt, daß das Telegrammpolynom wiederum ohne
des Generatorpolynoms bestimmt die Codedistanz und damit die Wahrscheinlichkeit der Fehlererkennung.
noms durch ein Generatorpolynom ein rückgekoppeltes Schieberegister zu verwendet Die Anzahl der Zellen
des Schieberegisters ist so groß, wie der Grad des Generatorpolynoms, und die Rückkopplungsschleifen
werden dem Aufbau des Generatorpolynoms entsprechend über Exkhisiv-ODER-Glieder ausgeführt Ein
'Takt schiebt das Telegrammpolynom durch das
schleifen durch das Generatorpolynom dividiert wird.
3s Zellen des Schieberegisters. Ist der Divisionsrest in den
Zellen log 0, so ist das Telegramm gültig.
Beim Aussenden eines Telegramms bildet der Divisionsrest in den Zellen die Kontrollschritte, die an
die Nachrichtenbits des Telegramms angehängt werden.
4^ Durch die Möglichkeit über ein geeignetes rückgekoppeltes
Schieberegister den Divisionsrest zu ermitteln, der bei der Division eines Telegrammpolynoms
durch ein Generatorpolynom entsteht haben die zyklischen Codes eine besondere Bedeutung gewonnen.
Die Codierung und Decodierung zyklischer Codes hat jedoch z. B. bei schneller paralleler Datenübertragung
ihre Grenzen oder bei Datenverarbeitungseinrichtungen, bei denen serielle Daten durch Ein-Ausgabe-Interfaces
empfangen oder ausgesendet innerhalb der
Verarbeitungseinrichtung jedoch parallel verarbeitet
werden.
Eine weitere Schwierigkeit die sich bei der Verwendung rückgekoppelter Schieberegister ergeben
kann, besteht darin, daß sich die Schaltungsanordnung
zur Codierung an einen neuen Code oder an Codes mit unterschiedlicher Länge nicht oder nur mit sehr großem
Schaltungsaufwand anpassen läßt
Aufgabe der Erfindung ist es daher, eine Schaltungsanordnung der vorstehend näher bezeichneten Art
derart auszubilden, daß sie sich auf möglichst einfache
Weise an die jeweiligen Erfordernisse anpassen läßt
Überlegungen im Rahmen der Erfindung haben ergeben, daß bei der Lösung dieser Aufgabe die
Kontrollbits vorteilhaft durch mehrere aufeinanderfolgende Divisionsvorgänge gewonnen werden können.
Gemäß der Erfindung wird die Schaltungsanordnung derart ausgebildet daß der Codierer eine Einrichtung
zum Aufteilen der Binärinformation in mehrere Wörter
gleicher Bitzahl, einen Modulo-2-Addierer und einen
Teilcodierer enthält, und daß der Teilcodierer die ihm
zugeführte Information durch das Generatorpolynom teilt und an seinem Ausgang den sich aus der Teilung
ergebenden Rest abgibt, und daß die Wörter und jeweils der vom Teilcodierer zuvor ermittelte Rest dem
Modulo-2-Addierer in zeitlicher Folge zuführbar sind, und daß die dem Teilcodierer zugeführte Information
die durch die Modulo-2-Addition gewonnene Information
ist
Dabei kann die Binärinformation eine Parallel- oder Serieninformation, insbesondere ein Impulstelegramm
sein. Die Binärinformation wird in mehrere gleich lange Teile zerlegt, die im Grenzfall aus einem Bit bestehen
können. Der erste Teil wird durch das Generatorpolynom dividiert, der Divisionsrest auf den nächsten
Informationsteil mod-2 addiert usw., bis die Binärinformation
verarbeitet ist
Durch diese Maßnahmen ergibt sich der Vorteil, daß sich die Schaltungsanordnung ohne aufwendige Schaltungsänderungen
an die Erfordernisse des jeweiligen Anwendungsfalles anpassen läßt Sind die Wörter
mehrere Bit breit, so läßt sich bei paralleler Datenverarbeitung eine besonders hohe Verarbeitungsgeschwindigkeit
erzielen.
In weiterer Ausgestaltung der Erfindung wird die Schaltungsanordnung derartig ausgebildet, daß der
Teilcodierer ein rückgekoppeltes, durch eine Einrichtung zur Ablaufsteuerung rücksetzbares und taktsteuerbares
Schieberegister ist, in das die durch Modulo-2-Addition
gewonnene Information als Parallelinformation eingebbar ist
Eine besonders hohe Geschwindigkeit läßt sich für die
Codierung dadurch erzielen, daß der Teilcodierer ein Speicher mit wahlfreiem Zugriff ist, der mit seinen
Adresseneingängen am Ausgang des Modulo-2-Addierers liegt und in dem je Adresse die sich durch Teilung
der Adresse durch das Generatorpolynom ergebende Information gespeichert ist
Zweckmäßigerweise ist der Speicher mit wahlfreiem Zugriff ein nur lesbarer Speicher bzw. ein sog. ROM.
Weiterhin kann man dem Modulo-2-Addierer zweckmäßigerweise ein durch die Einrichtung zur Ablaufsteuerung
steuerbares Register nachschalten.
In Weiterbildung der Erfindung wird die Schaltungsanordnung derart ausgebildet daß die Binärinformation
dem Modulo-2-Addierer bitweise zugeführt wird, und daß die freien Eingänge des Modulo-2-Addierers an den
logischen Zustand 0 gelegt sind.
Die Erfindung wird anhand der in den Figuren gezeigten Ausführungsbeispiele näher erläutert.
Es zeigt
F i g. 1 eine Schaltungsanordnung zur Telegrammcodierung und Decodierung mit einem Schieberegister
und
F i g. 2 eine Schaltungsanordnung zur Telegrammcodierung und Decodierung mit einem ROM.
Das Impulstelegramm bzw. Telegramm wird als Polynom dargestellt wobei der letzte Telegrammschritt
den Grad 0 erhält
Telegramm 10 0 11
Polynom
Polynom
x2+\ - x" + l · x°
Für die Variable χ darf dabei nicht irgendeine Zahl aus der Menge aller Zahlen eingesetzt werden, sondern
ein Bitmuster aus der Menge der Restpotenzen. Das Auffinden geeigneter Generatorpolynome für eine
bestimmte Codedistanz ist Aufgabe der linearen Algebra. Das Generatorpolynom wird hier als gegeben
vorausgesetzt. Für die folgenden Erklärungen wird immer das Generatorpolynom χ4+χ +1 verwendet.
Die Koeffizienten des Polynoms nehmen die beiden Werte 0 und 1 ein. Zwei Polynome werden addiert,
indem man die Variablen χ mit gleichem Exponenten
ίο addiert. Die Addition der Koeffizienten folgt dem
mod 2-Gesetz.
Ferner läßt sich das Polynom durch Multiplikation mit χ nach links verschieben. Diese Multiplikation mit χ
entspricht einem Schiebetakt
Fig. 1 zeigt eine Schaltungsanordnung für eine Codierung und Decodierung bei paralleler Telegrammverarbeitung
mit einem Register.
Bei dieser Schaltungsanordnung ist die Fernleitung 4 an ein Serien-Parallel-Interface bzw. den Serien-Parallel-Umsetzer
5 angeschlossea Die über die Fernleitung 4 seriell übertragene Binärinformation wird mit Hilfe
des Serien-Parallel-Umsetzers 5 in eine Parallelinformation umgesetzt, die aus Wörtern zu je 4 Bit besteht. Die
Wörter werden einerseits einem in der Einrichtung 11
enthaltenen, in der Figur nicht dargestellten Telegrammzwischenspeicher und andererseits dem Modulo-2-Addierer
7 zugeführt Der Modulo-2-Addierer 7 besteht aus den vier Exklusiv-Oder-Gliedern 71 bis 74,
die jeweils für eine Stelle des Wortes eine Modulo-2-Addition durchführen. Die anderen Eingänge des
Modulo-2-Addierers 7 sind mit dem Ausgang des Schieberegisters 2 verbunden.
Die Ausgänge der Exklusiv-Oder-GIieder des Modulo-2-Addierers
7 sind an das Register 8 geführt, das von der Einrichtung 11, die zur Ablaufsteuerung dient und
vorzugsweise durch einen Microprozessor gebildet ist, mit Strobeimpulsen S1 und S 2 gesteuert
Der Ausgang des Registers 8 ist an die Eingänge der D-Flip-Flops 21 bis 24 geführt Diese D-Flip-Flops 21 bis
24 sind als rückgekoppeltes Schieberegister geschaltet und bilden einen Teilcodierer, der die vom Register 8
abgegebene Parallelinformation durch das Generatorpolynom x*+x+1 teilt. Die Takteingänge der D-Flip-Flops
werden von der Einrichtung 11 mit einem Takt T,
die Rücksetzeingänge mit Rücksetzimpulsen r beaufschlagt
An den Ausgängen der D-Flip-Flops 21 bis 24 liegt der sich bei der Teilung durch das Generatorpolynom
ergebende Rest als Parallelinformation an. Diese
so Information wird einerseits an die Einrichtung 11 und
andererseits an einen der beiden Eingänge des Modulo-2-Addierers geführt
An die Einrichtung 11 ist ferner das Parallel-Interface
6 angeschlossen, das einen Anschluß 61 für ein Datensichtgerät, einen Anschluß 62 für einen Drucker
und einen Anschluß 63 für Anzeigelampen usw. aufweist.
An den (^-Ausgängen der im Polynom-Schieberegister enthaltenen D-FIip-Flops 21 bis 24 steht der
Divisionsrest am Ende des Telegrammdurchlaufs zur Verfugung, d. h. an den (^-Ausgängen der invertierte
Divisionsrest. Der Divisionsrest muß beim Empfang eines Telegramms 0 sein. Beim Senden des Telegramms
bildet er die Kontrollschritte.
Für den Fall, daß ein Impulstelegramm empfangen wird, setzt die Einrichtung 11 mit einem Rücksetzimpuls
r das als Teilcodierer dienende Polynom-Schieberegister 8 in die Ruhelage. Das Telegramm, seriell von der
Fernleitung 4 kommend, wird 4-Bit-weise an die
Einrichtung 11 und an das Register 8 gegeben. Die am Ausgang des Polynom-Schieberegisters 8 abgegebene
Information wird jeweils mit einem Wort des 4-Kt-weise
ankommenden Telegramms mod-2 addiert Das sich dabei ergebende weitere Wort wird durch einen
Strobeimpuls 51 in das Register 32 geladen. Ein zweiter
Strobeimpuls «2 lädt den Inhalt des Registers 32 in das
Polynom-Schieberegister 8. Die folgenden 4 Takte Γ dividieren diesen Telegrammteil durch das Generatorpolynom.
Der sich bei der Division ergebende Rest wird mit den nächsten 4 Bits des Telegramms mit Hufe des
Mod-2-Addierers 7 nach dem mod-2-Gesetz addiert und
über das Register 32 in das Polynom-Schieberegister 8 geladen. Vier Takte dividieren auch diesen Telegrammteil
und so fort, bis die letzten 4 Telegrammbits einlaufen. Sie müssen, mit dem Divisionsrest aus dem
Polynom-Schieberegister mod-2 addiert, das Wort 0 0 0 0 ergeben. Ist der Divisionsrest nach den letzten
4 Telegrammbit 0 0 0 0, dann verarbeitet die Einrichtung U das Telegramm weiter. Andernfalls wird das
Telegramm verworfen oder eine Fehlerkorrektur vorgenommen.
Die Telegrammdivision ISBt sich folgendermaßen darstellen.
Telegramm:
0110 1010 0010 0110
wird zerlegt in
0 110 0 0 0 0
plus 10 10 0 0 0 0
plus
plus
0 0 10 0 0 00
0 110
Der erste Telegrammteil wird durch das Generator* polynom dividiert und der Rest dem nächsten
Telegrammteil mod-2 aufaddiert Dies wird wieder dividiert und der Rest dem nächsten Telegrammteil
aufaddiert Der Rest des vorletzten Telegrammteils muß
mod-2 addiert auf den letzten Telegrammteil den Rest 0 0 0 0 ergeben.
Beim Senden des Telegramms setzt die Einrichtung 11 mit dem Rucksetzimpuls das Polynom-Schieberegister 2 in die Ruhelage. Das Parallelinterface 6 liefert die
Telegrammnachrichten und den Anreiz zum Aussenden eines Telegramms. Die Einrichtung 11 gibt das
Telegramm 4-Bit-weise an das Serien-ParalleHnterface
5 und an die Codiereinrichtung. Sind alle Nachrichteabits ausgesendet, dann hängt die Einrichtung If den
Divisionsrest am Ausgang des Polynom-Schieberegisters als Kontrollbits an die Nachrichtenbits an und
beendet damit das Telegramm. Im übrigen läuft der Codierungsvorgang wie bei einer empfangenen Binärinformationab.
Skberungsanhanges mit der Bitzahl der Wörter überein.
Gegebenenfalls können die Wörter mehr Bits enthalten.
In diese» FaIt ist dem rückgekoppelten Schiebereer ein ParaHel-Serien-Umsetzer für die weiteren Bits
s vorzuschalten.
Haben die Wörter weniger Bits ab der Skberungsanhang,
so werden die freien Eingänge des Moduto-2-Addierers
an den logischen Zustand 0 gelegt
F ig. 2 zdgt eine Schaltungsanordnung für Codierung
F ig. 2 zdgt eine Schaltungsanordnung für Codierung
ίο und Decodierung bei paralleler Telegrammbeig
mit Regteer und RCHkI Diese Schaltungsetnrichtung unterscheidet sich von der nach Fig. 1 dadurch, daß
ansteUe des Polynomschieberegisters 2 ein Speicher 9 mit wahlfreiem Zugriff vorgesehen ist Der Speicher 9
ist ein Nur-Lesespeicher bzw. ROM. Der Adresseneingang
des Speichers 9 ist an den Ausgang des Registers 8 angescMotsen. Der Ausgang des Speichers 9 ist mit
seinen ^-Anschlüssen einerseits an je einen Eingang der
im Modulo-2-Addierer enthaltenen Exkhwv-Oder-Gatter
71 bis 74 geführt Außerdem ist an den Ausgang des Speichers 9 auch die Einrichtung 12 zur Ablaufsteuerungangeschlossen.
Em weiterer Unterschied zu der in Fig. 1 gezeigten Schaltungsanordnung bestellt noch darin, daß von der
2s Einrichtung 12 zum Register 8 nur eine einzige Leitung
für einen rols 51 erforderlich ist
Da jedes in das Polynom-Schieberegister 2 nach Fig. 2 eingeschriebene Bitmuster nach der Poiynomdivision
ein definiertes anderes Bitmuster ergibt, kann das Schieberegister 2 in vortefflutfter Weise durch einen
Speicher 9 mit wahlfreiem Zugriff, der insbesondere ein
ROKf ist, ersetzt werden. Diese Schahungsanordnung
erlaubt eine besonders schnelle Telegrammverarbeitung; weit der Speicher 9 bzw. das ROM sofort das
Ergebnis liefert und nicht erst nach mehreren Schiebetakten wie das Polynom-Schieberegister.
Die Schahungsanordnung läßt sich vorteilhaft in Einrichtungen zur Datenübertragung verwenden, insbesondere zur Codierung oder Decodierung von Fern-
wirktelegnimmeaFemwirirtelegranime können bei der
Übertragung von einer Fernwirkstation zur anderen über Fernleitungen durch Störspannungen verfälscht
werden. Der Tdegrammsender fügt deshalb zweckmäßigerweise
mehrere KontroBschritte an das Telegramm,
deren Bitmuster von dem Bitmuster der Nachrichtenbits abhängig ist: Das Telegramm wird codiert
Der Telegrammempfänger kontrolliert die Nachrichtenbits and die Kontrollbits und erkennt daraus mit
einer definierten Wahrscheinlichkeit eine Verfälschung:
so Das Telegramm wird decodiert
Bei der Ausbädung der Einrichtung 11 bzw. 12 als Microprozessor kann diese zweckmäßigerweise für
weitere Steuerungen, z. B. zum zyklischen Aufrufen von
Fernwtrkstationen zusätzlich ausgenutzt werden.
Claims (6)
1. Schaltungsanordnung zum Codieren oder Decodieren, mit einer Einrichtung zur Bildung einer
Zahl von Kontrollbits in Abhängigkeit von mehrere Stellen aufweisenden Binärinformationen unter
Verwendung eines zyklischen Codes, wobei mittels eines Codieren ein Informationspolynom durch ein
Generatorpolynom geteilt wird, und der sich bei der Teilung ergebende Rest das Ergebnis der Codierung
ist, dadurch gekennzeichnet, daB der Codierer eine Einrichtung (5) zum Aufteilen der
Binarinformation in mehrere Wörter gleicher Bitzahl, einen Modulo-2-Addierer (7) und einen
Teilcodierer enthalt, und daB der Teilcodierer die
ihm zugeführte Information durch das Generatorpolynom teilt und an seinem Ausgang den sich aus der
Teilung ergebenden Rest abgibt, und daB die Wörter und jeweils der vom Teilcodierer zuvor ermittelte
Rest dem Moduk>-2-Addierer (7) in zeitlicher Folge zuführbar sind, und daß die dem Teilcodierer
zugeführte Information die durch die Moduk>-2-Addition
gewonnene Information ist
2. Schaltungsanordnung nach Anspruch 1, dadurch
gekennzeichnet, daß der Teilcodierer ein rückgekoppeltes, durch eine Einrichtung (12) zur Ablaufsteuerung
rücksetzbares und taktsteuerbares Schieberegister (2) ist, in das die durch Modiub-2-Addition
gewonnene Information als Parallelinformation eingebbar ist (F i g. 1).
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Teilcodierer ein Speicher
(9) mit wahlfreiem Zugriff ist, der mit seinen Adresseneingängen am Ausgang des Moduk>2-Addierers
(7) liegt und in den je Adresse die sich durch Teilung der Adresse durch das Generatorpolynom
ergebende Information gespeichert ist (F ig. 2).
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Speicher (9) mit wahlfreiem
Zugriff ein nur lesbarer Speicher ist
5. Schaltungsanordnung nach einem der vorneige* henden Ansprüche, dadurch gekennzeichnet, daß
dem Modulo-2-Addierer (7) ein durch die Einrichtung (U, 12) zur Ablaufsteuerung steuerbares
Register (8) nachgeschaltet ist
6. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Binärinformation dem
Modulo-2-Addierer bitweise zugeführt wird, und daß die freien Eingänge des Modulo-2-Addierers an
den logischen Zustand 0 gelegt sind.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2759106A DE2759106C2 (de) | 1977-12-30 | 1977-12-30 | Schaltungsanordnung zum Codieren oder Decodieren von Binarinformationen |
US05/971,010 US4242752A (en) | 1977-12-30 | 1978-12-19 | Circuit arrangement for coding or decoding of binary data |
EP78101791A EP0003480B1 (de) | 1977-12-30 | 1978-12-20 | Schaltungsanordnung zum Umwandeln von Binärinformationen mittels Kontrollbits |
NO784376A NO784376L (no) | 1977-12-30 | 1978-12-22 | Koblingsanordning til koding eller dekoding av binaerinformasjoner |
JP16025778A JPS54105935A (en) | 1977-12-30 | 1978-12-27 | Circuit for coding or decoding binary information |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2759106A DE2759106C2 (de) | 1977-12-30 | 1977-12-30 | Schaltungsanordnung zum Codieren oder Decodieren von Binarinformationen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2759106B1 true DE2759106B1 (de) | 1978-08-10 |
DE2759106C2 DE2759106C2 (de) | 1979-04-05 |
Family
ID=6027836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2759106A Expired DE2759106C2 (de) | 1977-12-30 | 1977-12-30 | Schaltungsanordnung zum Codieren oder Decodieren von Binarinformationen |
Country Status (5)
Country | Link |
---|---|
US (1) | US4242752A (de) |
EP (1) | EP0003480B1 (de) |
JP (1) | JPS54105935A (de) |
DE (1) | DE2759106C2 (de) |
NO (1) | NO784376L (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2042228B (en) * | 1979-01-31 | 1983-09-14 | Tokyo Shibaura Electric Co | Data correcting system |
US4355391A (en) * | 1980-03-31 | 1982-10-19 | Texas Instruments Incorporated | Apparatus and method of error detection and/or correction in a data set |
US4473902A (en) * | 1982-04-22 | 1984-09-25 | Sperrt Corporation | Error correcting code processing system |
US4520481A (en) * | 1982-09-13 | 1985-05-28 | Italtel--Societa Italiana Telecomunicazioni S.P.A. | Data-handling system for the exchange of digital messages between two intercommunicating functional units |
FR2533091A1 (fr) * | 1982-09-13 | 1984-03-16 | Cii Honeywell Bull | Systeme de detection et de correction d'erreurs de transmission d'un message binaire utilisant un code cyclique detecteur et correcteur d'erreurs de type reed-solomon entrelace |
US4527269A (en) * | 1983-02-08 | 1985-07-02 | Ampex Corporation | Encoder verifier |
EP0169908B1 (de) * | 1984-01-21 | 1993-12-01 | Sony Corporation | Verfahren und schaltung zur dekodierung von fehlercode-daten |
JPH0345020A (ja) * | 1989-07-13 | 1991-02-26 | Canon Inc | 巡回符号処理回路 |
JP2655547B2 (ja) * | 1991-03-13 | 1997-09-24 | 富士通株式会社 | Crc演算方法及びatm交換方式におけるhec同期装置 |
GB9213272D0 (en) * | 1992-06-23 | 1992-08-05 | Digital Equipment Int | Check sequence preservation |
ITTO980323A1 (it) * | 1998-04-15 | 1999-10-15 | Alsthom Cge Alcatel | Metodo e circuito per la rivelazione di disuguaglianze nei pacchetti d i identificazione di traccia in trame sdh. |
JP2004005428A (ja) * | 2002-03-26 | 2004-01-08 | Matsushita Electric Ind Co Ltd | 通信装置、印刷装置及び消耗品受注処理装置 |
US7623367B2 (en) * | 2006-10-13 | 2009-11-24 | Agere Systems Inc. | Read-only memory device and related method of design |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3452328A (en) * | 1965-06-07 | 1969-06-24 | Ibm | Error correction device for parallel data transmission system |
US3678469A (en) * | 1970-12-01 | 1972-07-18 | Ibm | Universal cyclic division circuit |
US3703705A (en) * | 1970-12-31 | 1972-11-21 | Ibm | Multi-channel shift register |
JPS5286011A (en) * | 1976-01-12 | 1977-07-16 | Nec Corp | Error correction device for parallel processing |
US4107650A (en) * | 1976-08-13 | 1978-08-15 | The Johns Hopkins University | Error correction encoder and decoder |
-
1977
- 1977-12-30 DE DE2759106A patent/DE2759106C2/de not_active Expired
-
1978
- 1978-12-19 US US05/971,010 patent/US4242752A/en not_active Expired - Lifetime
- 1978-12-20 EP EP78101791A patent/EP0003480B1/de not_active Expired
- 1978-12-22 NO NO784376A patent/NO784376L/no unknown
- 1978-12-27 JP JP16025778A patent/JPS54105935A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0003480B1 (de) | 1982-06-02 |
EP0003480A3 (en) | 1979-09-05 |
JPS54105935A (en) | 1979-08-20 |
NO784376L (no) | 1979-07-03 |
US4242752A (en) | 1980-12-30 |
EP0003480A2 (de) | 1979-08-22 |
DE2759106C2 (de) | 1979-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2508706C2 (de) | Schaltungsanordnung zur Codierung von Datenbitfolgen | |
DE2759106B1 (de) | Schaltungsanordnung zum Codieren oder Decodieren von Binaerinformationen | |
DE1774680C3 (de) | Vorrichtung zum Ermitteln und gleichzeitigen Codieren eines prioritätshöchsten anfordernden Kanals in einer Datenverarbeitungsanlage | |
DE2652459C2 (de) | Umsetzvorrichtung für Binärsignale variabler Länge | |
DE1223414B (de) | Schaltungsanordnung fuer Codeuebersetzer in Empfangseinrichtungen fuer Nachrichten in fehlerkorrigierendem Code | |
DE2821348A1 (de) | Digitales dialogsystem | |
DE2736967C3 (de) | Fernwirkanordnung | |
DE2447255B2 (de) | Verfahren und Schaltungsanordnungen zur Fehlerprüfung In digitalen Datenübertragungsanlagen | |
DE2460263A1 (de) | Schaltungsanordnung zum korrigieren des schlupffehlers in datenuebertragungssystemen unter verwendung von zyklischen codes | |
DE2526519C2 (de) | Schaltungsanordnung zum Übertragen von binärkodierten Signalfolgen in elektrischen Signal-, Nachrichten- oder Datenübertragungsanlagen mit blockweiser Signalübertragung | |
DE2933830C2 (de) | Programmierbarer Polynomgenerator | |
DE2838228B2 (de) | Verfahren zum Synchronisieren einer Datenbitfolge | |
DE2758952C2 (de) | Schaltungsanordnung zum Codieren oder Decodieren von Blnärinformationen | |
DE2943148C2 (de) | Digitaladdierer | |
DE2426253B2 (de) | Vorrichtung zum ziehen der quadratwurzel aus einer binaeren zahl | |
DE2365957B2 (de) | Übertragungsverfahren für umkodierte Nachrichten | |
EP0254140B1 (de) | Verfahren zum Bilden von Datenblocksicherungsinformationen für serielle Datenbitfolgen mittels zyklischer Binärcodes | |
DE2703621B2 (de) | Prüfsignalgenerator für ein Ortungsgerät, zur Ortung fehlerhafter Regeneratorfelder | |
DE1512535C3 (de) | System zum Übertragen von binär codierten Zeichen | |
DE2622696C3 (de) | Schaltungsanordnung zur Fehlerprüfung und Fehlerkorrektur von Binärdaten | |
DE3543976C2 (de) | ||
DE1537452A1 (de) | Verfahren zur Erzeugung von Synchronisierzeichen | |
DE2430760A1 (de) | Hdb3-codec | |
EP1422858B1 (de) | Verfahren zur definierten Reduzierung der Restfehlerwahrscheinlichkeit bei der Übertragung von Daten | |
DE2257277C3 (de) | Schaltungsanordnung zur Erzeugung einer Folge von Binärsignalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8339 | Ceased/non-payment of the annual fee |