DE2618733A1 - Halbleiterbauelement mit heterouebergang - Google Patents
Halbleiterbauelement mit heterouebergangInfo
- Publication number
- DE2618733A1 DE2618733A1 DE19762618733 DE2618733A DE2618733A1 DE 2618733 A1 DE2618733 A1 DE 2618733A1 DE 19762618733 DE19762618733 DE 19762618733 DE 2618733 A DE2618733 A DE 2618733A DE 2618733 A1 DE2618733 A1 DE 2618733A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor component
- polycrystalline
- oxygen
- component according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 42
- 230000007704 transition Effects 0.000 title description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 37
- 239000001301 oxygen Substances 0.000 claims description 37
- 229910052760 oxygen Inorganic materials 0.000 claims description 37
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 2
- 230000007423 decrease Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 1
- 239000002253 acid Substances 0.000 claims 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 238000009827 uniform distribution Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
- H01L21/31604—Deposition from a gas or vapour
- H01L21/31608—Deposition of SiO2
- H01L21/31612—Deposition of SiO2 on a silicon body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/298—Semiconductor material, e.g. amorphous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3192—Multilayer coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/113—Nitrides of boron or aluminum or gallium
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/118—Oxide films
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/918—Special or nonstandard dopant
Description
ΤΙΞΗ MEER - MÜLLER - STEiNMEISTER
D-ÜÜüü München 22 D-4ÜOO Bielefeld
liiltblrafie 4 Siekurwall 7
S76P3O 28. März 1976
SONY CORPORATION
Tokio / Japan
Tokio / Japan
Halbleiterbauelement mit HeteroÜbergang
Die Erfindung betrifft ein Halbleiterbauelement, insbesondere einen
Transistor mit einem übergang zwischen heterogenen Halbleiterbereichen
.
Es sind Transistoren mit Emittern mit breitem Bandabstand bekannt,
d.h. solchen, bei denen die Breite der verbotenen Zone oder die Energie des Bandabstandes für den Emitter größer ist
als für die Basis, wobei sich ein HeteroÜbergang zwischen Emitter und Basis ergibt. Bei solchen Transistoren kann der Minoritätsladungsträgerstrom
im Emitter auch dann noch ausreichend klein werden, wenn die Verunreinigungskonzentration in der Ba-
19 ,3
sis über der Größenordnung von 10 Atomen/cm liegt, wegen der Bandabstandsdifferenz am Emitter-Basisübergang, Dies führt zu
einem Wirkungsgrad am Emitterübergang von annähernd Eins und der
609846^0740
! Stromverstärkungsfaktor für Emitter-Basisschaltung h wird sehr i
j groß.
Für Materialien, die zur Bildung eines HeteroÜbergangs in Frage kommen, müssen die Unterschiede in der Gitterkonstante und des '■
thermischen Ausdehnungskoeffizienten möglichst klein sein. Bekannt
sind Kombinationen von Ga As mit Ge oder Ga Al As mit GaAs . . ,
Der Erfindung liegt die Aufgabe zugrunde, mit einer neuen Kombination
von geeigneten Materialien die einfache Herstellung von Halbleiterbauelementen mit möglichst optimalen HeteroÜbergängen
ζ u ermöglichen.
Die Patentansprüche geben erfindungsgemäße Lösungen dieser technischen
Aufgabe an; vorteilhafte Weiterbildungen sind in der nachfolgenden Beschreibung enthalten und in Unteranschrüchen gekennzeichnet.
Der Grundgedanke der Erfindung beruht darauf, zur Bildung eines HeteroÜbergangs mit verbesserten Eigenschaften polykristallines
oder amorphes Silicium zu verwenden, das Sauerstoff enthält. Es wurde nämlich überraschenderweise gefunden, daß die Bandabstands-
oder Energiezonenbreite von Silicium mit steigender Sauerstoffkonzentration zunimmt und sich derjenigen von Siliciumdioxid annähert.
Diese Feststellung ließ sich mit Hilfe optischer Untersuchungsmethoden bestätigen. Im Rahmen der Erfindung ergibt sich
daraus die Bildung eines hervorragenden HeteroÜbergangs zwischen Silicium und sauerstoffdotiertem polykristallinem oder amorphem
Silicium.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnungen in beispielsweisen Ausführungsformen näher erläutert. Es zeigen:
Fig. 1 die vergrößerte Prinzipschnittdarstellung einer ersten Ausfuhrungsform eines Halbleiterbauelements mit erfindungsgemäßen
Merkmalen;
609846/0740
' 3 ~ I
Fig. 2 die Draufsicht auf das Halbleiterbauelement nach Fig. 1;
Fig. 3A bis 3D verschiedene Schnittdarstellungen eines Halbleiterbauelements
im Verlauf einzelner Stufen des Herstellungsprozesses ;
Fig. 4 in graphischer Darstellung den Zusammenhang zwischen der ,
l Sauerstoffkonzentration in Silicium und den Energiekenn- j
werten des Bandabstands;
Fig. 5 in schematischer Darstellung eine Vorrichtung zur Herstellung
erfindungsgemäßer Halbleiterbauelemente; \
Fig. 6 die Kennwerte für die Energiezone bzw. den Bandabstand ;
bei einer zweiten Aüsführungsform der Erfindung;
Fig. 7A bis 7D verschiedene Schnittdarstellungen eines anderen
Halbleiterbauelements mit erfindungsgemäßen Merkmalen
j im Verlauf des Herstellungsprozesses;
! Fig. 8 die graphische Darstellung des Zusammenhangs zwischen der
j Sauerstoffkonzentration in Silicium und dem spezifischen ; Widerstand;
I
j :
; Fig. 9 eine dritte Ausführungsform der Erfindung und
ι Fig.10 verdeutlicht die Bandabstands-Energieverteilung für eine I
Aüsführungsform der Erfindung, i
Die Fig. 1, 2 sowie 3A bis 3D dienen zur Verdeutlichung der Erfindung
in Anwendung auf einen Transistor, der einen Emitter aus Halbleitermaterial mit breitem Bandabstand aufweist;
In einem N-leitenden, einen Kollektor 6 bildenden Siliciumsubsstrat
1 ist ein P -Basis-Bereich 2 durch Diffusion erzeugt, der
19 3
eine Verunreinigungskonzentration von über 10 Atomen/cm aufweist, über dem Bereich 2 ist eine polykristalline oder amorphe
Siliciumschicht 3 aufgebracht, die Sauerstoff und eine N-Verunreinigung enthält. Auf der Oberseite der Schicht 3 ist eine
polykristalline oder amorphe Siliciumschicht 4 niedergeschlagen, die keinen Sauerstoff, jedoch eine zu N -Leitfähigkeit führende
609846/0740
Verunreinigung enthält. Auf der Siliciumschicht 3 und einem
P -Typ Basis-Bereich 7 sind Emitter- bzw. Basiselektroden 9e bzw. 9b niedergeschlagen. Besteht die Elektrode 9e aus Alumi-
■ nium, so ist die Schicht 4 erforderlich. Wird dagegen als Material
für die Elektrode 9e eine Cr-Au-Legierung vorgesehen, so kann die Schicht 4 erübrigt werden, da diese Legierung einen
sehr guten Kontakt zur Schicht 3 ergibt.
Die Siliciumschicht 3 bildet den Emitter und zwischen der Basis 2 und dem Emitter 3 liegt ein HeteroÜbergang J. Eine Siliciumdioxidschicht
10 überdeckt das Substrat 1. Wie die Draufsicht der Fig. 2 erkennen läßt, weisen die Emitter- und Basiselektroden
9e und 9b eine kammartig ineinandergreifende Flächenanord-
■ nung auf.
Das Herstellungsverfahren für den Transistor nach den Fig. 1 und 2 wird nachfolgend unter Bezug auf die Fig. 3A bis 3D erläutert:
Die Basis 2 wird in dem N -Kollektor erzeugt; sie weist eine
+ 19
P -Verunreinigung in einer Konzentrationsgrößenordnung von 10 bis 10 cm auf. Der in Fig. 1 dargestellte P -Bereich 7 kann
vor der Diffusion des Bereichs 2 eindiffundiert sein; er dient als Basis-Bereich.
; Die Schicht 3 enthält Sauerstoff und Phosphor in einer Größen-
20 3
Ordnung i-jn 10 Atome/cm ; sie weist eine Dicke im Bereich von
1000 bis 10 000 S, beispielsweise von 5000 S auf. Die in Fig. 3C
' dargestellte Schicht 4 besitzt eine Dicke von 5000 A .
: Die Sauerstoffdotierung für die Siliciumschicht 3 wird so gewählt
; daß der Bandabstand um mehr als 0,2 eV größer ist als der des J
Silicium-Bereichs 2. Die Sauerstoffkonzentration liegt vorzugsweise
über 15 Atom%.
Aus der graphischen Darstellung der Fig. 4 ist ersichtlich, daß
der Bandabstand, bzw. der Abstand der Energiebänder sich jenem
für Siliciumdioxid nähert, wenn die Sauerstoffkonzentration an-
6098 46/0740
Die Korngröße des Siliciuins in der sauerstoffdotierten Silicium- ι
schicht 3 beträgt zwischen 50 und 1000 A* . Liegt die Korngröße ;
! unter 50 A , so nähern sich die Eigenschaften jenen von Silicium-!
! dioxid an, 'so daß sich leicht ein unerwünschter Speichereffekt
ergibt. Außerdem ist dafür eine niedrige Reaktionstemperatur erforderlich, was zu niedrigen Wachstumsgeschwindigkeiten führt,
; so daß die Produktivität zu wünschen übrig läßt. Liegt die Korn-,
größe über 1000 A , so steigt der Leckstrom an.
Die Fig. 5 verdeutlicht eine Einrichtung zur chemischen Erzeugung , eines Dampfniederschlage, insbesondere zur Erzeugung der sauer-.
stoffdotierten Siliciumschicht. Ein Reaktionsofen 11 ist mit einer
N2-Trägergasquelle 12 über ein Ventil 16 und an eine Silicium
: liefernde SiH4-Quelle 13 über ein Ventil 17 angeschlossen. Über
ein Ventil 18 ist der Reaktionsofen 11 außerdem mit einer Sauer-,
stoff liefernden Quelle (N~0, NO oder NO2) verbunden, während eine die gewünschte Verunreinigung abgebende Quelle 15 (PH3, AsH3,
. B2H6+CO2 oder AlCl3) über ein Ventil 19 angeschlossen ist. Das
Substrat 1 wird in den Ofen 11 eingebracht und wird auf eine
Temperatur im Bereich zwischen 600 und 750 C, beispielsweise auf 650 C aufgeheizt. Als Silicxumspeisequelle dient Monosilan (SiH4)^
da sich damit verhältnismäßig leicht eine gewünschte Siliciumkörngröße bei relativ niedrigen Temperaturen, beispielsweise bei
650 C, erzeugen läßt. Wird SiCl4 als Siliciumlieferant verwendet,
so muß die Reaktionstemperatur auf etwa 900°C erhöht werden; dabei jedoch wird die Korngröße leicht zu groß und die Wachstumsgeschwindigkeit ist so stark beschleunigt, daß die Überwachung
der richtigen Schichtdicke schwierig wird.
Die Sauerstoffkonzentration wird durch Steuerung der Zufluß-Mengenverhältnisse
von N2O zu SiH4 überwacht. Die nachfolgende Tabelle
gibt die Beziehung für gleichmäßige Ausbildung der Silicium schichten 3 und 4 an:
6098 U6/0740
26Ί8733
N .μ s | Sauerstoff konzentration in Atom% |
Energie (eV) |
O | (J | 1. 1 |
10 50 |
15 | i. 3 |
20 50 |
22 | 1.4 |
50 50 |
30 | i.5 |
100 5(7 |
36 | i.6 |
200 50 |
44 | 1.7 |
250 50 |
46 > | 1.75 |
3(JO 50 |
47.5 | 1.77 |
4(30 50 |
50 | 1.9 |
2000 50 |
SiO? | 8.0 |
Der so hergestellte Transistor erfindungsgemäßer Bauart weist
eine hohe Verunreinigungskonzentration bei niedrigem Bahnwiderstand von etwa 0,1 ./!./Flächeneinheit in der Basis auf. Ein
solcher Transistor zeichnet sich durch einen sehr hohen Stromverstärkungsfaktor bei hoher Grenzfrequenz von etwa 1 GHz aus.
Der Unterschied in den thermischen Ausdehnungskoeffizienten der verschiedenen Schichten ist vernachlässigbar.
Die Fig. 6 sowie 7A bis 7D verdeutlichen eine zweite Ausführungsform
der Erfindung in Anwendung auf einen Transistor mit Driftfeldbasis und hohen Grenzfrequenzkennwerten. Transistoren
mit einer Basis, in der ein Driftfeld für Minoritätsladungsträger aufgrund des Gradienten der Verunreinigungskonzentration
auftritt, sind bekannt. Bei der vorliegenden Ausführungsform entsteht das Driftfeld (Potential) durch den Gradienten
6 0 9 8 4.8 / 0 7 4 0
26Ί8733
des BundabsLands,dor - wie die Fig. 6 zeigt - auf der Emitterseite
größer ist. Der erste, linke Abschnitt der Kurve in Fig. entspricht dem ßandabstand im Emitter eines PNP-Transistors;
ersichtlicherweise ergibt sich in diesem Bereich ein flacher
Verlauf des Bandabstands. Der nächst mittlere Abschnitt der Kurve verdeutlicht den Bandabstand in der Basis; es ist erkennbar,
daß der Bandabstand angrenzend an den Emitter größer ist als auf der rechten, also der Kollektorseite. In der Basis eines
Transistors, für den die Bandabstandskurven nach Fig. 6 gelten, werden also die Elektronen in der Tendenz nach "unten"
und die Löcher nach "oben" gehen. Je größer der Sauerstoffanteil ist, umso größer wird der Bandabstand.
Die Fig. 7A bis 7D verdeutlichen das Verfahren zur Herstellung dieser zweiten Ausführungsform; ein Siliciumsubstrat 23 besteht
aus einem N -Hauptteil 21 und einer darüberliegenden N-leitenden Epitaxialschicht 22. Ober der Epitaxialschicht 22
ist eine polykristalline oder amorphe Siliciumschicht 24 aufgebracht.
Die Schicht 24 enthält Bor oder Sauerstoff und ist durch chemische Dampfabscheidung aufgebracht. Die Sauerstoffdotierung
steigt zur Schichtoberfläche hin an und zwar innerhalb eines Bereichs von 0 bis 50 Atom%. Auch die Bordotierung steigt zur
Oberfläche hin an, um die Abnahme der Borwirksamkeit aufgrund des vorhandenen Sauerstoffs zu kompensieren. Auf der Schicht 24
ist (vgl. Fig. 7A) eine kontinuierliche polykristalline oder amorphe Siliciumschicht 25 abgeschieden, die Phosphor oder
gleichmäßig verteilten Sauerstoff enthält. Die Schicht 24 bildet eine Basis und die Schicht 25 den Emitter.
Die Schichten 24 und 25 werden nach Aufbringen von Wachs über dem in Fig. 7B angegebenen Abschnitt selektiv geätzt, wobei ein
Emitter-Basisübergang Je verbleibt.
Wiederum unter Verwendung einer Wachsschicht 26 werden sodann die Schicht 24 und das Substrat 22 selektiv geätzt, um den in
Fig. 7C angegebenen Kollektor-Basisübergang Jc zu erhalten= Ersichtlicherweise
ergibt sich damit ein Mesa-Transistor.
■ 609848/0740
Wie die Fiy. 7D zeigt, wird sodann eine Passivierungsschicht
aufgebracht. Diese Passivierungsschicht besteht aus einer polykristallinen oder amorphen Siliciumschicht 28, die Sauerstoff
enthält und einer v/eiteren darüberliegenden Schicht 29 aus polykristallinen! oder amorphem Stickstoff enthaltendem Silicium
oder aus Siliciumdioxid. Wie in Fig. 7D dargestellt, werden sodann die Emitter- und Basiselektroden 32 und 33 niedergeschlagen.
Die Schichten werden kontinuierlich durch ein chemisches Dampfniederschlagsverfahren etwa unter Verwendung der
Vorrichtung nach Fig. 5 erzeugt. Soll als Schicht 29 eine stickstoffdotierte polykristalline oder amorphe Siliciumschicht
entstehen, so wird eine Stickstoff liefernde Quelle (NH-.) 31 mit
dem Reaktionsofen 11 über ein Ventil 30 verbunden.
Die Schicht 28 enthält Sauerstoff im Bereich von 2 bis 45 Atom%,
vorzugsweise im Bereich von 14 bis 35 Atom%. Die mittlere Siliciumkorngröße
beträgt 50 bis 1000 Ä.
Die Fig. 8 veranschaulicht die Sauerstoffkonzentration hinsichtlich
ihres Einflusses auf den spezifischen Widerstand der Schicht 28. Die Korngröße beträgt 200 bis 300 S . Wie in der
deutschen Patentanmeldung P 25 14 459.2 im einzelnen beschrieben, weist die Schicht 28 gute Passivierungseigenschaften auf.
Besteht die Schicht 29 aus stickstoffdotiertem polykristalli-Rem
oder amorphem Silicium, so sollte der Stickstoffanteil über 10 Ätom% liegen. Eine solche Schicht bietet einen sehr guten
Schutz gegen Wasser oder Wasserdampfeinflüsse, was in Einzelheiten
in der Patentanmeldung P 25 47 304.5 erläutert ist.
Die Fig. 9 zeigt die Anwendung der Erfindung auf einen Sperrschicht-Feldeffekttransistor,
bei dem der Gate-Übergang ein HeteroÜbergang ist. Auf einem P-leitendem Siliciumsubstrat 41
sind drei N-leitende Einzelbereiche 42A, 42B und 42C ausgebildet.
Der Einzelbereich 42B enthält einen P-leitenden Kanal-Bereich 43. Zur Bildung eines Gate-Übergangs 46 ist über dem
Kanal-Bereich 4 3 eine Gate-Schicht 44 aus N-leitendem sauerstoffdotiertem
amorphem oder kristallinem Silicium niederge-
609846/0740
schlagen. Die Gate-Source- und Drainelektrode sowie die untere Gateelektrode 45, 47, 48 bzw. 49 sind wie in der Zeichnung der
Fig. 9 erkennbar angebracht. Ein solcher Feldeffektransistor 5o
besitzt eine sehr hohe Eingangsimpedanz.
Im Inselbereich 42A liegt ein Transistor 51 mit einem Emitter mit großem Bandabstand und einem Emitter-Heteroübergang J, Weiterhin
befindet sich im Inselbereich 42C ein seitlich daneben angeordneter Transistor 54 mit einem Emitter 52 und einem Kollektor
53.
Die Fig, 10 verdeutlicht das Bandabstandsmodell für eine vierte Ausführungsform der Erfindung in Anwendung auf einen Bipolartransistor,
der einen Emitter aus sauerstoffdotiertem polykristallinem
oder amorphem Silicium enthält. Die Sauerstoffkonzentration
im Emitter steigt zur Oberfläche (gegenüber der Basis) hin an. Das Verfahren zur Erzielung dieser ansteigenden Sauerstoffkonzentration
wurde anhand der zweiten Ausführungsform der Erfindung erläutert. Die Bandabstandsenergie für den Emitter
steigt also zur Oberfläche hin an, was in Fig. 10 angedeutet ist. Beim in Fig. 10 links angenommenen Emitter steigt die Kurve ersichtlicherweise
von unten nach rechts oben an; dies entspricht einem Potential oder Feld, durch das von der Basis in den Emitter
injizierte Minoritätsladungsträger zurückgedrückt werden. Daraus folgt für den Transistor ein hoher Emitterwirkungsgrad und ein
sehr hoher Stromverstärkungsfaktor h„„. Bei der Ausführungsform
Γ Γι
nach Fig. 10 besteht der Unterschied zur Ausführungsform nach Fig, 6 lediglich darin, daß die unterschiedliche Sauerstoffkonzentration
im Emitter liegt, anstatt in der Basis, Dadurch werden in den Emitter gelangende Löcher inhibiert bzw, der Potentialr
gradient im Emitter wirkt den von der Basis injizierten Löchern entgegen.
Die Erfindung läßt sich auch auf einen Transistor anwenden, bei dem der Kollektor zur Bildung eines Hetero-Kollektor-Basisübergangs
aus polykristallinem oder amorphem Silicium besteht. In die;-sem
Fall wäre der dritte (rechte) Abschnitt der Kurve nach den !
609848/0740
Fig. 10 bzw. 6 geneigt, da in diesem Fall der dritte Kurvenabschnitt
einem variierenden Bandabstand im Kollektor entspricht.
Zusammenfassend wurde mit der Erfindung eine Möglichkeit zur Erzeugung
von Halbleiterbauelementen mit hervorragenden HeteroÜbergängen geschaffen. Solche Halbleiterbauelemente weisen vorzugsweise
eine sauerstoffdotierte polykristalline oder amorphe Siliciumschicht auf dem Substrat zur Bildung des HeteroÜbergangs
auf. Ein erfindungsgemäßer Transistor weist vorzugsweise als Emitter-Basisübergang einen HeteroÜbergang auf; er zeichnet sich
durch einen sehr hohen Stromverstärkungsfaktor aus.
609846/0740
Claims (1)
- 26Ί8733] SONY CORPORATION
S76P3OPatentansprüche1. Halbleiterbauelement mit HeteroÜbergang, g e k e η η zeichnet durch eine erste Siliciumschicht (2) und eine darüber aufgebrachte sauerstoffdotierte polykristalline oder amorphe zweite Siliciumschicht (3), die mit der ersten Schicht den HeteroÜbergang (J) bildet.2. Halbleiterbauelement nach Anspruch 1f dadurch gekennzeichnet , daß die Sauerstoffkonzentration in der zweiten Schicht im wesentlichen gleichmäßig verteilt ist.3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet , daß die Sauerstoffkonzentration in der zweiten Schicht in Abhängigkeit von der Schichtdicke im wesentlichen gleichmäßig zu- oder abnimmt.j 4. Halbleiterbauelement mit HeteroÜbergang, gekennzeichnet durch ein Halbleitersubstrat (1 bzw. 5f 6) einer ; ersten Leitfähigkeit, einen in dem Halbleitersubstrat angren- ; zend an eine Hauptfläche ausgebildeten ersten Halbleiterbe-ί reich (2) einer zweiten Leitfähigkeitf eine über ausgewählten > Abschnitten des ersten Bereichs erzeugte erste polykristalline oder amorphe Siliciumschicht (3) mit erster Leitfähig- ' keit, die Sauerstoff enthält und durch auf dem ersten Bereich und der ersten polykristallinen oder amorphen Siliciumschicht ausgebildete Elektroden (9b, 9e).609846/0740; 5. Halbleiterbauelement nach Anspruch 4, dadurch ge- '· ; kennzeichnet, daß die Elektrode auf der ersten >I -' polykristallinen oder amorphen Siliciumschicht aus einer ' ; Legierung von Chrom und Gold hergestellt ist. '■ 6. Halbleiterbauelement nach Anspruch 4,dadurch g e -! kennzeichnet, daß über der ersten Sauerstoff ent- j ! haltenden polykristallinen oder amorphen Siliciumschicht : (3) eine zweite sauerstoffreie polykristalline oder amorphe
Siliciumschicht (4) ausgebildet ist und daß auf der Oberfläche dieser zweiten Schicht eine Aluminiumelektrode (9e) : angebracht ist.7. Halbleiterbauelement nach Anspruch 4, gekennzeichnet durch eine über dem ersten Bereich und der ersten
Sauerstoff enthaltenden polykristallinen oder amorphen Siliciumschicht (3) aufgebrachte Siliciumdioxidschicht (10).8. Halbleiterbauelement nach Anspruch 6, gekennzeichnet durch eine über dem ersten Bereich und der zwei-! ten sauerstoffreien polykristallinen oder amorphen Siliciumschicht (4) aufgebrachten Siliciumdioxidschicht (10).■ ι9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche4 bis 8, dadurch gekennzeichnet, daß die1 9
Verunreinigungskonzentration im ersten Bereich über 10Atome/cm liegt,I10. Halbleiterbauelement nach einem der vorhergehenden Ansprücheι ,j 4 bis 9, dadurch gekennzeichnet, daß '-ι die erste polykristalline oder amorphe Siliciumschicht Sauer-i 20stoff und/oder Phosphor in einer Größenordnung von 10ι Atome/cm enthält. !ι ' I11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche II 4 bis 10, dadurch gekennzeichnet, daß jj die Dicke der ersten polykristallinen oder amorphen Schicht I609848/0740"Ij"im Bereich zwischen 1000 und 10 000 R liegt.12. Halbleiterbauelement nach Anspruch 6,dadurch g e I kennzeichnet, daß die Dicke der zweiten poly-I kristallinen oder amorphen Siliciumschicht etwa 5000 A be-I trägt..13. Halbleiterbauelement nach einem der vorhergehenden Ansprüche■ 4 bis 12, dadurch gekennzeichnet, daß die Sauerstoffdotierung für die erste polykristalline oder'. amorphe Siliciumschicht so gewählt ist, daß der Bandabstand I um mehr als 0,2 eV größer ist als der des ersten Bereichs.! 14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche 4 bis 13, dadurch gekennzeichnet, daß; die Sauerstoffkonzentration in der ersten polykristallinen oder amorphen Siliciumschicht im Bereich von 15 bis 50 Atom%\ liegt.15. Halbleiterbauelement nach einem der vorhergehenden Ansprüche ; 4 bis 14, dadurch gekennzeichnet, daß die durchschnittliche Korngröße der ersten polykristallinen oder amorphen Siliciumschicht im Bereich von 50 bis 1000 A* liegt.j 16. Halbleiterbauelement nach einem der vorhergehenden Ansprüche• 4 bis 15, dadurch gekennzeichnet, daßι der Bahnwiderstand des ersten Bereichs etwa 0,1 Ohm/Flächen-■ einheit beträgt.17. Halbleiterbauelement mit HeteroÜbergang, gekennzei ch-inet durch ein Halbleitersubstrat eines ersten Leiti fähigkeitstyps (21), eine auf dem Substrat ausgebildete I Epitaxialschicht (22) erster Leitfähigkeit, eine auf der ! Epitaxialschicht aufgebrachte und einen Basis-Bereich bil-I dende erste polykristalline oder amorphe Siliciumschicht (24), die Bor und Sauerstoff enthält, wobei die Sauerstoff-6098*6/0740_ 14 _ 26Ί8733dotierung gegen die Oberfläche dieser Schicht zu inner- >halb eines Bereichs von 0 bis 50 Atom% zunimmt und durch eine auf der ersten polykristallinen Schicht und dem einen Kollektorbereich bildenden Substrat aufgebrachte zweite polykristalline oder amorphe Siliciumschicht (25), die Phosphor und Sauerstoff in gleichförmiger Verteilung ent- :; hält und einem Emitterbereich bildet. '18, Halbleiterbauelement nach Anspruch 17, gekenn-zeichnet durch eine über dem Emitter- und Basis-Bereich sowie dem Substrat aufgebrachte erste Passivierungsschicht (28) aus Sauerstoff enthaltendem polykristallinem oder amrophem Silicium.19, Halbleiterbauelement nach Anspruch 18, gekennzei chnet durch eine über der ersten Passivierungsschicht aufgebrachten zweiten Passivierungsschicht (28) aus Stickstoff enthaltendem polykristallinem oder amorphem Silicium.20, Halbleiterbauelement nach Anspruch 18,dadurch gekennzeichnet, daß über der ersten Passivierungsschicht eine zweite Passivierungsschicht (28) aus Siliciumdioxid aufgebracht ist,21, Halbleiterbauelement nach Anspruch 18 oder 19, dadurch gekennzeichnet r daß die erste Passivierungsschicht (27) Sauerstoff in einem Bereich von 2 bis 45 Atom% enthält und daß die mittlere Korngröße dieser Schicht im Bereich von 50 bis 1000 2. liegt.22, Halbleiterbauelement nach Anspruch 19, dadurch gekennzeichnet, daß die zweite Passivierungsschicht; (22) mehr als 10 Atom% Stickstoff enthält,23. Halbleiterbauelement mit HeteroÜbergang, g e k e η η -! zeichnet durch ein Halbleitersubstrat einerersten Leitfähigkeit (41), einen in dem Substrat ausgebil- ;609846/0740deten Kanalbereich (4 3) einer zweiten Leitfähigkeit, einen über dem Kanalbereich aufgebrachten Gate-Bereich (44) erster Leitfähigkeit, der durch Sauerstoff dotiertes polykristallines oder amorphes Silicium gebildet ist sowie durch mit dem Kanalbereich verbundene Source- und Drain-Elektroden(47, 48) und einer dazwischen liegenden mit dem Gate-Bereich verbundenen Gate-Elektrode (45).24. Halbleiterbauelement nach Anspruch 23, gekennzeichnet durch eine mit dem Substratbereich verbundene untere Gate-Elektrode.609846/0740AbLeerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP50052731A JPS51128268A (en) | 1975-04-30 | 1975-04-30 | Semiconductor unit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2618733A1 true DE2618733A1 (de) | 1976-11-11 |
DE2618733C2 DE2618733C2 (de) | 1987-03-26 |
Family
ID=12923062
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19762618733 Granted DE2618733A1 (de) | 1975-04-30 | 1976-04-28 | Halbleiterbauelement mit heterouebergang |
Country Status (7)
Country | Link |
---|---|
US (1) | US4062034A (de) |
JP (1) | JPS51128268A (de) |
CA (1) | CA1075373A (de) |
DE (1) | DE2618733A1 (de) |
FR (1) | FR2309981A1 (de) |
GB (1) | GB1542651A (de) |
NL (1) | NL187461C (de) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0000480A1 (de) * | 1977-07-05 | 1979-02-07 | Siemens Aktiengesellschaft | Verfahren zum Passivieren von Halbleiterelementen durch Aufbringen einer Siliciumschicht |
DE2932976A1 (de) * | 1978-08-14 | 1980-02-28 | Sony Corp | Halbleiterbauelement |
EP0028739A2 (de) * | 1979-11-13 | 1981-05-20 | International Business Machines Corporation | Verfahren zum Bilden der Emitterzone eines Transistors |
EP0035146A2 (de) * | 1980-02-15 | 1981-09-09 | Matsushita Electric Industrial Co., Ltd. | Photoelektrische Halbleitervorrichtung |
EP0348640A2 (de) * | 1988-05-10 | 1990-01-03 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einer Schutzschicht |
WO1991007778A1 (en) * | 1989-11-18 | 1991-05-30 | Lsi Logic Europe Plc | Bipolar junction transistors |
EP0596601A2 (de) * | 1992-09-25 | 1994-05-11 | National Semiconductor Corporation | Transistoren und Verfahren zur Herstellung |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7612883A (nl) * | 1976-11-19 | 1978-05-23 | Philips Nv | Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan. |
FR2376513A1 (fr) * | 1976-12-31 | 1978-07-28 | Radiotechnique Compelec | Dispositif semiconducteur muni d'un film protecteur |
CA1123525A (en) * | 1977-10-12 | 1982-05-11 | Stanford R. Ovshinsky | High temperature amorphous semiconductor member and method of making same |
US4289550A (en) * | 1979-05-25 | 1981-09-15 | Raytheon Company | Method of forming closely spaced device regions utilizing selective etching and diffusion |
JPS5619678A (en) * | 1979-07-27 | 1981-02-24 | Hitachi Ltd | Junction-type field effect semiconductor device |
IL61678A (en) * | 1979-12-13 | 1984-04-30 | Energy Conversion Devices Inc | Programmable cell and programmable electronic arrays comprising such cells |
JPS5713777A (en) | 1980-06-30 | 1982-01-23 | Shunpei Yamazaki | Semiconductor device and manufacture thereof |
JPS56124273A (en) * | 1980-03-04 | 1981-09-29 | Semiconductor Res Found | Semiconductor device |
JPS5946103B2 (ja) * | 1980-03-10 | 1984-11-10 | 日本電信電話株式会社 | トランジスタ |
JPS6026602Y2 (ja) * | 1980-03-19 | 1985-08-10 | ヤンマー農機株式会社 | コンバインにおける結束排藁の立体放出装置 |
JPS56133867A (en) * | 1980-03-21 | 1981-10-20 | Semiconductor Res Found | Thermoelectric emission transistor |
USRE34658E (en) * | 1980-06-30 | 1994-07-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device of non-single crystal-structure |
US5859443A (en) * | 1980-06-30 | 1999-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US6900463B1 (en) | 1980-06-30 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US5262350A (en) * | 1980-06-30 | 1993-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Forming a non single crystal semiconductor layer by using an electric current |
US4803528A (en) * | 1980-07-28 | 1989-02-07 | General Electric Company | Insulating film having electrically conducting portions |
US4499557A (en) * | 1980-10-28 | 1985-02-12 | Energy Conversion Devices, Inc. | Programmable cell for use in programmable electronic arrays |
WO1983003032A1 (en) * | 1982-02-19 | 1983-09-01 | Tanaka, Tomoyuki | Semiconductor device and method of fabricating the same |
AU562641B2 (en) | 1983-01-18 | 1987-06-18 | Energy Conversion Devices Inc. | Electronic matrix array |
GB2141579A (en) * | 1983-06-17 | 1984-12-19 | Plessey Co Plc | Improvements in bipolar transistors |
GB2143083B (en) * | 1983-07-06 | 1987-11-25 | Standard Telephones Cables Ltd | Semiconductor structures |
US4620208A (en) * | 1983-11-08 | 1986-10-28 | Energy Conversion Devices, Inc. | High performance, small area thin film transistor |
JPH06101470B2 (ja) * | 1984-02-03 | 1994-12-12 | アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド | スロット内に形成されたバイポーラトランジスタからなる能動要素を有する集積回路装置 |
US4672413A (en) * | 1984-04-16 | 1987-06-09 | Trw Inc. | Barrier emitter transistor |
JPS60254657A (ja) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | 半導体装置 |
GB8410252D0 (en) * | 1984-04-19 | 1984-05-31 | Plessey Co Plc | Shallow source/drain structures |
JPS6124275A (ja) * | 1984-07-13 | 1986-02-01 | Res Dev Corp Of Japan | バイポ−ラトランジスタ |
NL8501769A (nl) * | 1984-10-02 | 1986-05-01 | Imec Interuniversitair Micro E | Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan. |
JPS6221694A (ja) * | 1985-07-23 | 1987-01-30 | 河野 隆志 | 扛重機械制御装置 |
GB2180688B (en) * | 1985-09-21 | 1989-09-13 | Stc Plc | Transistors |
JPH0722130B2 (ja) * | 1985-11-25 | 1995-03-08 | 松下電器産業株式会社 | シリコン薄膜およびその作成方法 |
US4682407A (en) * | 1986-01-21 | 1987-07-28 | Motorola, Inc. | Means and method for stabilizing polycrystalline semiconductor layers |
US4755865A (en) * | 1986-01-21 | 1988-07-05 | Motorola Inc. | Means for stabilizing polycrystalline semiconductor layers |
US5042917A (en) * | 1986-04-25 | 1991-08-27 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal matrix display unit |
US4771326A (en) * | 1986-07-09 | 1988-09-13 | Texas Instruments Incorporated | Composition double heterojunction transistor |
JPH0616556B2 (ja) * | 1987-04-14 | 1994-03-02 | 株式会社東芝 | 半導体装置 |
US4983534A (en) * | 1988-01-05 | 1991-01-08 | Nec Corporation | Semiconductor device and method of manufacturing the same |
US5028973A (en) * | 1989-06-19 | 1991-07-02 | Harris Corporation | Bipolar transistor with high efficient emitter |
US5298455A (en) * | 1991-01-30 | 1994-03-29 | Tdk Corporation | Method for producing a non-single crystal semiconductor device |
EP0501279A1 (de) * | 1991-02-28 | 1992-09-02 | Texas Instruments Incorporated | Mikrowellen-Heterojunction-Bipolartransistoren, anwendbar für niedrige und hohe Leistungen sowie für Anwendungen mit niedrigem Rauschen, und deren Herstellungsverfahren |
US5446294A (en) * | 1991-07-31 | 1995-08-29 | Texas Instruments Incorporated | Microwave heterojunction bipolar transistors suitable for low-power, low-noise and high-power applications and method for fabricating same |
US5576222A (en) * | 1992-01-27 | 1996-11-19 | Tdk Corp. | Method of making a semiconductor image sensor device |
US5285083A (en) * | 1992-04-27 | 1994-02-08 | The University Of British Columbia | Inverted heterojunction bipolar device having undoped amorphous silicon layer |
JPH0851103A (ja) * | 1994-08-08 | 1996-02-20 | Fuji Electric Co Ltd | 薄膜の生成方法 |
JP2904341B2 (ja) * | 1996-03-06 | 1999-06-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US5930658A (en) * | 1996-11-26 | 1999-07-27 | Advanced Micro Devices, Inc. | Oxidized oxygen-doped amorphous silicon ultrathin gate oxide structures |
WO2002099890A1 (fr) * | 2001-06-05 | 2002-12-12 | Sony Corporation | Couche semi-conductrice et son procede de formation, et dispositif semi-conducteur et son procede de production |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1185896B (de) * | 1960-02-20 | 1965-01-21 | Standard Elektrik Lorenz Ag | Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit p-n-UEbergaengen |
DE1947334A1 (de) * | 1968-09-18 | 1970-03-26 | Sony Corp | Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE1764023A1 (de) * | 1967-03-22 | 1972-03-30 | Rca Corp | Halbleiterbauelement mit verbesserter Durchbruchsspannung |
DE2424222A1 (de) * | 1973-05-19 | 1974-12-05 | Sony Corp | Halbleiterstruktur mit schutzschicht |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3460007A (en) * | 1967-07-03 | 1969-08-05 | Rca Corp | Semiconductor junction device |
US3519901A (en) * | 1968-01-29 | 1970-07-07 | Texas Instruments Inc | Bi-layer insulation structure including polycrystalline semiconductor material for integrated circuit isolation |
US3664896A (en) * | 1969-07-28 | 1972-05-23 | David M Duncan | Deposited silicon diffusion sources |
US3611070A (en) * | 1970-06-15 | 1971-10-05 | Gen Electric | Voltage-variable capacitor with controllably extendible pn junction region |
BE792589A (fr) * | 1971-10-06 | 1973-03-30 | Ibm | Procede d'obtention de structures semiconductrices par implantation d'ions |
JPS5314420B2 (de) * | 1973-05-14 | 1978-05-17 | ||
JPS5824951B2 (ja) * | 1974-10-09 | 1983-05-24 | ソニー株式会社 | コウガクソウチ |
US3961997A (en) * | 1975-05-12 | 1976-06-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Fabrication of polycrystalline solar cells on low-cost substrates |
-
1975
- 1975-04-30 JP JP50052731A patent/JPS51128268A/ja active Granted
-
1976
- 1976-04-23 US US05/679,846 patent/US4062034A/en not_active Expired - Lifetime
- 1976-04-26 GB GB7616883A patent/GB1542651A/en not_active Expired
- 1976-04-27 CA CA251,094A patent/CA1075373A/en not_active Expired
- 1976-04-28 DE DE19762618733 patent/DE2618733A1/de active Granted
- 1976-04-28 NL NLAANVRAGE7604558,A patent/NL187461C/xx not_active IP Right Cessation
- 1976-04-30 FR FR7613053A patent/FR2309981A1/fr active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1185896B (de) * | 1960-02-20 | 1965-01-21 | Standard Elektrik Lorenz Ag | Verfahren zum Stabilisieren der Oberflaeche von Halbleiterkoerpern mit p-n-UEbergaengen |
DE1764023A1 (de) * | 1967-03-22 | 1972-03-30 | Rca Corp | Halbleiterbauelement mit verbesserter Durchbruchsspannung |
DE1947334A1 (de) * | 1968-09-18 | 1970-03-26 | Sony Corp | Halbleiterbauelement und Verfahren zu dessen Herstellung |
DE2424222A1 (de) * | 1973-05-19 | 1974-12-05 | Sony Corp | Halbleiterstruktur mit schutzschicht |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0000480A1 (de) * | 1977-07-05 | 1979-02-07 | Siemens Aktiengesellschaft | Verfahren zum Passivieren von Halbleiterelementen durch Aufbringen einer Siliciumschicht |
DE2932976A1 (de) * | 1978-08-14 | 1980-02-28 | Sony Corp | Halbleiterbauelement |
FR2435127A1 (fr) * | 1978-08-14 | 1980-03-28 | Sony Corp | Composant semi-conducteur, notamment transistor bipolaire a jonction heterogene |
EP0028739A3 (en) * | 1979-11-13 | 1982-06-23 | International Business Machines Corporation | Process for the formation of the emitter zone of a transistor |
EP0028739A2 (de) * | 1979-11-13 | 1981-05-20 | International Business Machines Corporation | Verfahren zum Bilden der Emitterzone eines Transistors |
EP0035146A3 (en) * | 1980-02-15 | 1984-07-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device, in particular for photoelectric purposes |
EP0035146A2 (de) * | 1980-02-15 | 1981-09-09 | Matsushita Electric Industrial Co., Ltd. | Photoelektrische Halbleitervorrichtung |
EP0348640A2 (de) * | 1988-05-10 | 1990-01-03 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einer Schutzschicht |
EP0348640A3 (de) * | 1988-05-10 | 1990-06-13 | Kabushiki Kaisha Toshiba | Halbleiteranordnung mit einer Schutzschicht |
WO1991007778A1 (en) * | 1989-11-18 | 1991-05-30 | Lsi Logic Europe Plc | Bipolar junction transistors |
EP0596601A2 (de) * | 1992-09-25 | 1994-05-11 | National Semiconductor Corporation | Transistoren und Verfahren zur Herstellung |
EP0596601A3 (en) * | 1992-09-25 | 1994-09-07 | Nat Semiconductor Corp | Transistors and methods for fabrication thereof |
US5387813A (en) * | 1992-09-25 | 1995-02-07 | National Semiconductor Corporation | Transistors with emitters having at least three sides |
US5508552A (en) * | 1992-09-25 | 1996-04-16 | National Semiconductor Corporation | Transistors with multiple emitters, and transistors with substantially square base emitter junctions |
Also Published As
Publication number | Publication date |
---|---|
DE2618733C2 (de) | 1987-03-26 |
FR2309981B3 (de) | 1980-07-18 |
NL7604558A (nl) | 1976-11-02 |
JPS5637702B2 (de) | 1981-09-02 |
CA1075373A (en) | 1980-04-08 |
US4062034A (en) | 1977-12-06 |
JPS51128268A (en) | 1976-11-09 |
NL187461C (nl) | 1991-10-01 |
FR2309981A1 (fr) | 1976-11-26 |
NL187461B (nl) | 1991-05-01 |
GB1542651A (en) | 1979-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2618733A1 (de) | Halbleiterbauelement mit heterouebergang | |
DE2455730C3 (de) | Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell | |
DE2056220C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2605830C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2618965A1 (de) | Bipolares halbleiterbauelement | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE2917564A1 (de) | Verfahren zum herstellen von solarzellen und dadurch hergestellte gegenstaende | |
DE3030385C2 (de) | Verfahren zur Herstellung einer MOS-Halbleitervorrichtung | |
DE2823967A1 (de) | Npn-transistor | |
DE2030403A1 (de) | Verfahren ?ur Herstellung von Halb leitervornchtungen | |
DE1950069B2 (de) | Verfahren zum Herstellung einer Halbleiteranordnung | |
DE2617855A1 (de) | Halbleiterbauelement mit schottky- sperrschicht | |
DE2926334A1 (de) | Verfahren zur herstellung von halbleiterbauelementen, insbesondere von ladungsgekoppelten bauelementen | |
DE2335503A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
DE2617293B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE2063952A1 (de) | Bipolartransistor | |
DE2154386C3 (de) | Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch | |
DE2752335C3 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
DE3012119A1 (de) | Verfahren zum herstellen einer halbleitervorrichtung | |
DE2832153C2 (de) | Verfahren zur Herstellung von Halbleitervorrichtungen | |
DE2014797B2 (de) | Verfahren zum Herstellen von Halbleiterschaltelementen jn einer integrierten Halbleiterschaltung | |
DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
DE2510951C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung | |
DE2658304A1 (de) | Halbleitervorrichtung | |
DE1464305B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 29/267 |
|
8126 | Change of the secondary classification |
Ipc: H01L 29/72 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |