DE2546202A1 - Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems - Google Patents
Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystemsInfo
- Publication number
- DE2546202A1 DE2546202A1 DE19752546202 DE2546202A DE2546202A1 DE 2546202 A1 DE2546202 A1 DE 2546202A1 DE 19752546202 DE19752546202 DE 19752546202 DE 2546202 A DE2546202 A DE 2546202A DE 2546202 A1 DE2546202 A1 DE 2546202A1
- Authority
- DE
- Germany
- Prior art keywords
- control
- computer
- individual computers
- memory
- computer system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 6
- 230000015654 memory Effects 0.000 claims description 63
- 238000012546 transfer Methods 0.000 claims description 10
- 230000006870 function Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
Description
Rechnersystem aus mehreren miteinander verbundenen und
zusammenwirkenden Einseirechner und Verfahren zum Betrieb des Rechnersystems
Datenverarbeitungsanlagen, die zur gleichzeitigen Problembearbeitung
mehrere Rechenwerke, Zentraleinheiten oder Computer vorsehen (multiprocessors^ haben in der Vergangenheit
an Bedeutung gewonnen. Andererseits ist durch die Entwicklung hochintegrierter Rechenwerke in Form der sog. Mikroprozessoren
die Möglichkeit geschaffen worden, solche Mehrrechneranlagen aus einer Vielzahl von Teilrechnern aufzubauen.
Mit steigender Anzahl von Teilrechnern steigen jedoch die Probleme des Datenverkehrs zwischen den einzelnen Teilrechnern
und äußeren Speichern und dgl. sfcark an.
Der vorliegenden Erfindung liegt somit die Aufgabe zugrunde, ein Rechnersystem aus mehreren miteinander verbundenen und
zusammenwirkenden Einzelrechnern anzugeben, bei dem diese sich aus der Vielfalt des Datenverkehrs zwischen den einzelnen
Teilrechnern ergebenden Probleme nicht auftreten.
Die Erfindung löst diese Aufgabe durch ein Rechnersystem der eingangs genannten Art, das gekennzeichnet ist durch einen
Steuer- oder Leitrechner und mehrere Einzelrechner, dem Steuer- oder Leitrechner und den Einzelrechnern zugeordnete
Speicher, den Einz'elrechnern zugeordnete Schaltvorrichtungen,
über die die'Speicherein- und ausgänge der Einzelrechner mit
dem Steuer- oder Leitrechner verbunden sind und die vom Steueroder Leitrechner gesteuert v/erden.
VPA 75E7157
Fc 17*. The
Fc 17*. The
Durch die vorliegende Erfindung v/ird ferner ein Verfahren
zum Betrieb eines derartigen Rechnersystems angegeben, wobei das Rechnersystem in einem Dreiphasenbetrieb arbeitet, nämlich einer Steuerphase, während der nur der Steuer- oder Leitrechner arbeitet, sein Programm durchführt und den Einzelrechnern mitteilt, welche Aufgabe sie in der folgenden Phase zu lösen haben, der autonomen Phase, während der die Einzelrechner gleichzeitig und unabhängig voneinander die ihnen
übertragenen Aufgaben lösen, ohne mit dem Steuerrechner oder dessen Speicher in Verbindung zu treten und dann die Ausführung ihrer Aufgabe durch ein Haltsignal an den Steuerrechner melden und eine anschließende Informationsübermittlungsphase, die einsetzt, nachdem der Steuerrechner von allen oder einer durch eine Schaltung festgelegten Auswahl der Einzelrechner Haltsignale erhalten hat und während der gesteuert von dem Steuerrechner der Datenaustausch zwischen den Speichern der Einzelrechner und ggf. dem Hauptspeicher erfolgt.
zum Betrieb eines derartigen Rechnersystems angegeben, wobei das Rechnersystem in einem Dreiphasenbetrieb arbeitet, nämlich einer Steuerphase, während der nur der Steuer- oder Leitrechner arbeitet, sein Programm durchführt und den Einzelrechnern mitteilt, welche Aufgabe sie in der folgenden Phase zu lösen haben, der autonomen Phase, während der die Einzelrechner gleichzeitig und unabhängig voneinander die ihnen
übertragenen Aufgaben lösen, ohne mit dem Steuerrechner oder dessen Speicher in Verbindung zu treten und dann die Ausführung ihrer Aufgabe durch ein Haltsignal an den Steuerrechner melden und eine anschließende Informationsübermittlungsphase, die einsetzt, nachdem der Steuerrechner von allen oder einer durch eine Schaltung festgelegten Auswahl der Einzelrechner Haltsignale erhalten hat und während der gesteuert von dem Steuerrechner der Datenaustausch zwischen den Speichern der Einzelrechner und ggf. dem Hauptspeicher erfolgt.
Bei dem erfindungsgemäßen Rechnersystem arbeiten die einzelnen Rechner während der Durchführung ihrer Programme ausschließlich
init ihren Arbeitsspeichern zusammen. Es ist also nicht erforderlich, zu gemeinsamen äußeren Speichern Zugriff
zu nehmen. Es treten daher keine Zugriffsprobleme auf.
Im folgenden wird die Erfindung an Hand von in den Zeichnungen dargestellten Ausführungsbeispielen näher beschrieben.
Die Figur 1 zeigt den prinzipiellen Aufbau eines erfindungsgemäßen
Rechnersystems,
Figur 2 zeigt das erfindungsgemäße Rechnersystem während
der autonomen Phase,
der autonomen Phase,
Figur 3 zeigt das erfindungsgemäße Rechnersystem während
der Steuer- bzw. Informationsübermittlungsphase,
Figur 4 zeigt ein Blockdiagramm eines erfindungsgemäßen
Rechnersystems,
der Steuer- bzw. Informationsübermittlungsphase,
Figur 4 zeigt ein Blockdiagramm eines erfindungsgemäßen
Rechnersystems,
VPA 75E7157
709817/0426
Figur 5 zeigt die vollständige Schaltung des Einzelrechners mit den dazugehörigen Schaltern und Speichern,
Figur 6 ist eine schematische Darstellung des Schalters, Figur 7 ist ein Blockschaltbild der Schaltersteuerlogik,
Figur 8 ist eine schematische Darstellung der Schaltersteuerlogik,
Figuren 9-14 zeigen den Schalter und die Schaltersteuerlogiken verschiedener Betriebszustände,
Figur 15 zeigt die vollständige Schaltung der Interfacestruktur,
Figur 16a, Td, c, d, e zeigen den Datenfluß unter verschiedenen
Betriebsbedingungen,
Figur 17 zeigt schematisch den Aufbau der Software.
Figur 17 zeigt schematisch den Aufbau der Software.
Die Figuren 1, 2 und 3 zeigen den generellen Aufbau des erfindungsgemäßen
Rechnersystems und dienen zur Erläuterung
der Funktion desselben. Wie sich hieraus ergibt, besteht das erfindungsgemäße Rechnersystem aus einem Steuerrechner mit
einem eigenen Hauptspeicher sowie einer beliebigen Anzahl von Moduln, die Jeweils aus einem Einzelrechner und je einem
dazugehörigen Yerkehrsspeicher und Arbeitsspeicher bestehen. Figur 2 zeigt den Betrieb des Rechnersystems in seiner autonomen
Phase, während dieser Phase hat jeder Einzelrechner Zugriff zu seinem Verkehrsspeicher und zu seinem Arbeitsspeicher
und arbeitet getrennt von den anderen Rechnern und von dem Steuerrechner. Während dieser Zeit führt jeder der
Einzelrechner das ihm zugewiesene Programm aus. Figur 3 zeigt das erfindungsgemäße Rechnersystem während der Steuerphase
oder der Informationsübermittlungsphase. Während der Steuerphase
arbeitet nur der Steuerrechner und hat während dieser Zeit Zugriff sowohl zu seinem eigenen Hauptspeicher wie auch
zu den Verkehrsspeichern der Einzelrechner. Auch während der
Informationsübermittlungsphase folgen die Datenflüsse gemäß Figur 3. Während dieser Phase steuert der Steuerrechner die
VPA 75E7157
709817/0425
Inforaationsübermittlung zwischen den Verkehrs speichern der
Einzelrechner untereinander und zwischen den Verkehrsspeichern
und dem Hauptspeicher.
Figur 4 zeigt den Aufbau eines erfindungsgemäßen Rechnersystems in Form einer Blockschaltung. Der Steuerrechner mit
seinem Speicher ist über drei Datenschienen 4» 5» 6 mit den
einzelnen Moduln verbunden. Jeder dieser Moduln besteht aus einem Einzelrechner, einem Speicher, einem Schalter und einer
Schaltersteuerlogik. Jeder Speicher umfaßt die in den Figuren 1 bis 3 dargestellten jedem Modul zugeordneten Verkehrs- und
Arbeitsspeicher. Die Schalter dienen dazu, den Speicher wahlweise je nach Rechenphase mit dem Einzelrechner oder mit der
Datenschiene 6 zu verbinden. Gesteuert wird der Schalter durch eine Schaltersteuerlogik. Der Schaltzustand des Schalters
bleibt bis zum Empfang eines neuen Schaltbefehls erhalten. Die Datenschiene 6 und die Adressenschiene 5 übertragen 8 bit-Daten
und 16 bit-Adressen. Ferner überträgt die Adressenschiene Steuerbefehle für die Modulsteuerlogik. Diese bestehen
aus 7 bit-Schaltadressen, die die Nummer des jeweils angesprochenen
Moduls darstellt, sowie aus einem aus 1 bit bestehenden Schaltbefehl. Die ferner vorgesehene Steuerschiene
dient zur Übermittlung der Signale für die Koordinierung der verschiedenen !eile des Rechnersystems. Es handelt sich hierbei
in erster Linie um die Signale, die die einzelnen Programmphasen auslösen und beenden (Startphase für die einzelnen Moduls,
Haltsignale, ühterbrechungssignale für den Steuerrechner). Ferner übermitteln sie zusammen mit der Adressenschiene Signale
zur Steuerung der Schalter. Schließlich übertragen sie das Zweiphasentaktsignal für die Einzelrechner. Das dargestellte
Rechnersystem umfaßt ferner einen als "Interface" bezeichneten Block 8, der außer einer Steuerlogik Schienentreiber 1, 2 und
3 umfaßt. Ferner ist der Steuerrechner über eine Ein- und Ausgabeleitung mit Ein- und Ausgabegeräten verbunden.
VPA 75E7157
Als Steuerrechner wird im Ausführungsbeispiel der Mikrocomputer Intellec 8/M80 verwendet, dessen 12 K-Byte Speicher
als Hauptspeicher dient.
Figur 5 zeigt die vollständige Schaltung eines Rechnermoduls.
Ein solcher Rechnermodul umfaßt im wesentlichen drei Einheiten, den Einzelrechner I, den Schalter II und die Schaltersteuerlogik
III. Der Aufbau ist im Ausführungsbeispiel fast ausschließlich erfolgt aus Bausteinen der Firma Intel Corporation
gemäß Intelkatalog 1975. Wesentlicher Bestandteil des Einzelrechners ist das Mikroprozessorelement 8080 der Fa. Intel.
Der Einzelrechner enthält ferner zwei Zweiweg-Schienentreiber 12 und 19 des Typs 8216 der Fa. Intel, ferner einen Takttreiber
11 des Typs MH0026CM der Fa. National gemäß dem Datenblatt Febr. 1972. Die Klemmenbezeichnungen in der Figur
stimmen mit denen der genannten Lieferfirmen überein.
Der Schalter II ist aus Ein/Ausgabeelementen 20, 21, 22, 23,
24 und 25 des Typs 8212 der Fa. Intel sowie zwei Schienentreibern 26, 27 des Typs 8216 der Fa. Intel aufgebaut.
Schließlich besteht die Schaltersteuerlogik III aus zwei 1 aus 8 Binär-Dekodem 17, 18 des Typs 3205 der Fa. Intel,
aus zwei Schienenschaltern 15, 16 und zwei D-Flip-Flops 13, 14
des Typs Siemens SN 7474. Darüber hinaus enthält die Schaltung eine Reihe von Gattern, Widerständen, Kondensatoren und Dioden,
d'ie sich aus der Figur unmittelbar ergeben.
Der in Figur 5 dargestellte Modul ist über die Leitungen DQ
bis D7, MAD0 bis MAD15, WR und READ mit dem Modulspeicher
verbunden. Die Leitungen SADQ bis SAD15 führen zu der Adressenschiene
(5 in Figur 4). Die Leitungen SD bis SD7 zu der Datenschiene
(6 in Figur 4). Die restlichen Leitungen führen zur Steuerschiene (4 in Figur 4). Die Bezeichnungen der letztgenannten Leitungen betreffen:
VPA 75E7157
709817/042S
WRITE: Das Auftreten des WRITE-Signales (WRITE = L) zeigt
dem Modul an, daß der Steuerrechner Daten auf die Datenschiene ausschreibt.
MMA., ALTA, RNN: Diese Leitungen dienen dazu, den Betriebszustand
des Moduls über Indikatoren anzuzeigen. RM = L : Das Modul rechnet autonom.
ALTA = L: Das Modul ist mit der Berechnung fertig und sendet
ALTA = L: Das Modul ist mit der Berechnung fertig und sendet
ein Halt-Signal an den Steuerrechner. MMA = L : Der Modulspeicher ist zum Datenaustausch mit der
System-Adressen- und Datenschiene verbunden.
READY: Über dem READY-Eingang wird der Einzelrechner I •während des Datenaustausche zwischen den Moduln untereinander
bzw. zwischen den Moduln und dem Steuerrechner in den WAIT-Zustand versetzt (durch READY = L).
Reset: Während Aussendung des Reset-Signals wird im Einzelrechner
I der Programmzähler gelöscht und das Befehlsregister auf O gesetzt. Nach Reset beginnt der Programmablauf an der
Stelle O im Speicher.
01, 02 : sind 2 phasenverschobene Taktsignale DBIN, WAIT,
WR, SYNC, Input, Output. Diese Signale dienen zum Testen der Einzelrechner. Bei der normalen Funktion des erfindungsgemäßen
Rechnersystems sind sie ohne Bedeutung. Ihre Bezeichnungen entsprechen
den im Intel-Katalog 1975 bei der Beschreibung des Mikroprozessor-Bausteins 8080 angegebenen Signalbezeichnungen.
WOUTPUT: Ufeer diese Leitung kann das Modul ein Output-Signal
aussenden (WOUTPUT = L).
WHLTA, WHLTA: Diese Signale zeigen den HALT-Zustand des Rechners an.
MODUS: Durch MODUS = H werden Daten von der Datenschiene zum Modulspeicher durchverbunden, falls nicht bereits die umgekehrte
Datenflußrichtung durchgeschaltet ist, VPA 75E7157
709817/0A2S
V/SIN: Dieses Signal (V/S IN = L) zeigt an, daß das Mo'dul
dazu bereit ist, Daten von dem Modul-Speicher auf die Datenschiene zu legen.
WSOUT: Das Signal WSOUT = L zeigt an, daß das Modul dazu
bereit ist, Daten von der Datenschiene in den Modulspeicher zu übernehmen.
SYSEN: Durch SYSEN = H verbindet der Schalter den Modulspeicher mit der Adressen- und Datenschiene, falls ¥SlN = L
oder WsÜUf = I ist.
I/O IN: Durch Aussenden dieses Signals teilt der Steuerrechner
dem Modul mit, daß er Daten von einem Modulspeicher auslesen will.
I/O OUT: Durch Aussenden dieses Signals teilt der Steuerrechner
dem Modul mit, daß er Daten in einen Modulspeicher einschreiben will.
T I/O: Mit dem Taktsignal übernimmt die Schaltersteuerungslogik
die vom Steuerrechner über Adressen- und Steuerschiene übermittelte Schaltersteuerungsinformation in einem Register.
CIEAR: Über den CLEAR-Eingang wird das Schaltersteuerungsregister
gelöscht.
WSEL: Über den WSEL - Ausgang meldet die Schaltersteueungslogik,
ob das Modul durch den Inhalt der Adressenschiene bzw. des Eingangs GSEL ausgewählt ist.
GSEL: Durch CSEL = L wird das Modul unabhängig vom Inhalt
der Adressenschiene ausgewählt.
VPA 75E7157
709817/0425
Anmerkung: Die Signale WOUTPUS, WHLTA, WMI, fslf, WSOUT,
WS3L sind Ausgangs signale des Moduls, die mit Hilfe von
open-collector-G-attern, im Schaltbild durch, einen Punkt über
dem Gatter gekennzeichnet, erzeugt werden. Dadurch können diese Signale bei der Parallelschaltung mehrerer Moduln durch
ein verdrahtetes ODER (wired OR) bzw. durch ein verdrahtetes UND (wired AND) verknüpft v/erden.
Figur 6 zeigt die schematische Darstellung eines Schalters, der Bestandteil jedes Moduls ist. Es ist die Aufgabe dieses
Schalters, den Modulspeicher entweder mit dem Einzelrechner oder mit der Systemadressen- oder Datenschiene zu verbinden.
Wie sich aus der Figur 6 ergibt, können Adresseninformationen vom Einzelrechner oder vom System zu dem Modulspeicher gelangen,
während Dateninformationen von dem Einzelrechner oder dem System zum Modulspeicher gelangen können, aber auch in
umgekehrter Richtung fließen können. Die Steuerung des in Figur 6 dargestellten Schalters erfolgt über die drei Steuereingänge.
Über den Steuereingang SBUS erfolgt die Steuerung des Verbindungsweges. Liegt auf diesem Steuereingang das
Signal H, so ist die Verbindung des Modulspeichers mit den Systemschienen hergestellt. Liegt hingegen dieser Steuereingang
auf dem Signal L, so ist der Modulspeicher mit dem Einzelrechner verbunden. Über die Eingänge DBIKi und SIH erfolgt die
Steuerung der Richtung der Datenschiene. Der Eingang DBIH ist v/irksam, wenn Modulspeicher und Einzelrechner verbunden
sind. Liegt an dem Steuereingang DBIIT das Signal H, so erfolgt
der Datenfluß von dem Modulspeicher zur Datenschiene des Einzelrechners. Liegt diese Eingangsklemme auf dem Signal
L, so ist die Richtung des Datenflusses umgekehrt. Der Eingang SIU ist wirksam, wenn Modulspeicher und Systemschienen
verbunden sind. Liegt an der Klemme SIK das Signal H, so erfolgt
der Datenfluß von dem Modulspeicher zu der Datenschiene
des Systems. Liegt hingegen an dieser Klemme das Signal L, so ist der Datenfluß umgekehrt. Die Steuerung des Schalters
VPA 75E7157
709817/Q425
erfolgt durch die Schaltersteuerlogik. Ein Blockschaltbild dieser Schaltersteuerlogik ist in Figur 7 dargestellt.
Figur 8 zeigt darüber hinaus eine schematische Darstellung der Schaltersteuerlogik mit allen ihren Ein- und Ausgängen.
Die Schaltersteuerlogik hat die Funktion, zu erkennen, ob der Modul, zu dem sie gehört, ausgewählt ist. Auswahlkriterien
sind der Informationsinhalt der Adressenschiene und darüber hinaus der Schaltzustand der Leitung CSEL. Die Schalteinheit
Status Latch übernimmt mit dem Taktsignal die anliegenden Informationen. CLEAR setzt die Ausgänge auf O zurück.
Die Transfer-Snäble-Logik steuert über die Leitungen SIN und
SBUS den Schalter abhängig vom Inhalt des Status Latch und
von dem der Steuerleitungen (SYSEl MODUS) in folgender ¥eise:
a) durch STSEF = H wird der Zustand des Status Latch direkt ■
für die Steuerung des Schalters verwendet,
b) der Moduseingang ist nur wirksam, falls der Ausgang des
Status Latch Ip gleich L ist. Durch Modus = H wird dann
der Schalter so geschaltet, daß ein Datentransfer von der Systemschiene zum Modulspeicher möglich ist. Dieser Schaltzustand
dient zum parallelen Einschreiben in die verschiedenen Modulspeicher beim Auslesen aus einem speziellen
Modulspeicher.
Außerdem liefert die Transfer-Enable-Logik Quittungssignale
nach außen WSIF, WS.OUiD, die für die Zusammenschaltung
mehrerer Schalter nötig sind.
In den Figuren 9 bis 14 sind die möglichen Schalterstellungen dargestellt. Dabei ist zu beachten, daß die mit einem Stern
versehenen Signale im Status Latch mit dem laktsignal übernommen
werden, während die anderen unmittelbar die Schalterstellung beeinflussen. Figur 9 zeigt die Schalterstellung, in
der Informationen vom Modulspeicher in den Einzelrechner übertragen werden.
VPA 75E7157
709817/0425
Figur 10 zeigt eine Schalterstellung während der Informationen vom Einzelrechner in den Modulspeicher übertragen
werden.
Figur 11 zeigt eine Schalterstellung, in der Informationen aus dem Modulspeicher in das System übertragen werden.
Figur 12, .13 und 14 zeigen Schalterstellungen während der Informationen
aus dem System in den Modulspeicher übertragen werden.
Figur 15 zeigt das "Interface", das wiederum aus drei Ein-Ausgangselementen
30, 31» 32 des Typs 8212 der Fa. Intel und sieben Zweiweg-Schienentreibern des Typs 8216 der Fa. Intel
aufgebaut ist. Darüber hinaus enthält die Schaltung drei D-Flip-Flops
41, 42, 43 des Typs SN 7474 der Firma Siemens AG sowie vier Monoflops 44, 45, 46 und 47 des Typs SlT 74123
der Firma Siemens AG. Die Klemmbezeichnungen entsprechen wiederum den entsprechenden Bezeichnungen der Hersteller der
verwendeten Bauelemente, die ferner verwendeten Gatterverstärker und sonstige Bauelemente sind in genormter Darstellung
wiedergegeben. Das Interface gemäß Figur 6 läßt sich ferner in Funktionsblöcke aufgliedern, die mit der Darstellung in
Figur 4 in Beziehung gesetzt v/erden können. So entspricht der Funktionsblock IV der Darstellung des Schienentreibers 1
in Figur 4, während die Übertragungslogik Y und IXuäie Unter-brecherlogik
YII der Steuerlogik in Figur 4 entsprechen. Ferner entspricht der Schienentreiber VI dem Schienentreiber 2 in
Figur 4, während der Schienentreiber VIII dem entsprechenden Element 3 in Figur 4 entspricht. Die Unterbrechungslogik VII
sendet, gesteuert von den Moduln, Unterbrechungssignale an den Steuerrechner. Die Übertragungslogik V und IX dient zur
Unterscheidung von Speicherplätzen in dem Hauptspeicher und den Speichern der Einzelrechner. Diese Logik wirkt in der Informationsübermittlungsphase
und in der Steuerphase, während
VPA 75E7157
709817/0425
Daten gesteuert von dem Steuerrechner übertragen werden. Sie verbindet den Steuerreclmer abwechselnd mit dem Steuerrechner-Speicher,
um Befehle aus dem Steuerprogramm zu holen, und mit den Modul-Speichern oder mit dem Steuerrechner-Speicher, um
den Datenaustausch zu ermöglichen.
Die Leitungen auf der linken Seite kommen vom Steuerrechner, die auf der rechten Seite verbinden das Interface mit den
Rechnermoduln, und zwar sind die Klemmen SADq bis SAD^5 mit
der Adressenschiene verbunden, während die Klemmen SD bis SD„
mit der Datenschiene und die restlichen Klemmen auf der rechten Seite mit der Steuerschiene verbunden sind.
Die Unterbrechungslogik YII kann folgende Unterbrechungssignale an den Steuerrechner senden:
I., Unterbrechung nach Haltmeldung eines beliebigen Moduls
(über wired OR)
Ig Unterbrechung nach Haltmeldung aller Moduln (über wired
ΑΙΤΏ)
I^ Unterbrechung nach output Meldung eines beliebigen Moduls
(über wired OR).
Durch das Unterbrechersignal I- wird die Behandlung von Problemen
ermöglicht, bei denen alle Moduln eine bestimmte Lösung suchen, die aber unterschiedlich schnell oder nur von
einzelnen Moduln gefunden wird (z.B. Suchaufgaben). Ip ist die Unterbrechung, die den Ergebnisaustausch erst
dann einleitet, wenn alle Moduln ihre Berechnung beendet haben.
Über I, kann ein beliebiger Modul während des Ablaufs seines
Programms eine speziell vereinbarte Unterbrechung an den Steuerrechner senden, z.B. Fehlermeldungen (Division durch O
oder ähnliches).
Figur 16 dient zur Erläuterung des Datenflusses. Die Datenpfade hängen von dem Schaltzustand des Schalters der einzelnen
VPA 75E7157
709817/042$
Moduln ab. So können gemäß Figur 16a Daten aus den Hauptspeicher
an die Speicher der Einzelrechner übertragen werden. Gemäß Figur- 16b können Daten aus dem Hauptspeicher gleichzeitig
an alle Modulspeicher übertragen v/erden. Gemäß Figur 16c können Daten aus dem Speicher eines ausgewählten Rechnermoduls
an den Hauptspeicher übertragen werden und gemäß Figur 16d können Daten aus dem Speicher eines Einzelrechner
gleichzeitig an die Speicher aller anderen Einzelrechner und dem Hauptspeicher übertragen werden. Figur 16e<
zeigt schließlich die Schaltung der Datenwege in der autonomen Phase.
Die System- und Anwenderprogramme müssen dem Aufbau und der Organisation de3 Rechners angepaßt sein.
Figur 17 gibt einen Überblick über den Aufbau der Software. Vom Steuerrechner werden folgende Programme ausgeführt.
MONITOR ist ein Programmpaket, das die Bedienung des Rechnersystems von einer Konsole aus ermöglicht sowie Hilfsprogramme
für die Ein- und Ausgabe enthält.
START ist ein Programm, das den Ablauf der Steuerphase und die Einleitung der autonomen Phase unterstützt.
DISP ist ein Programm, welches den Datenaustausch während'
der Informationsaustauschphase bewirkt. Von den einzelnen Moduln werden folgende Systemprogramme ausgeführt.
AUTO interpretiert die vom Steuerrechner in der Steuerphase
empfangene Information und leitet die verlangte Benutzerroutine ein.
HALT meldet die Ausführung des Auftrags an den Steuerrechner und versetzt den Modul in den Wartezustand.
Wie man ebenfalls Figur 17 entnehmen kann, ist das Systemprogramm hierarchisch in zwei Ebenen organisiert. Die obere
VPA 75Ξ7157
709817/0425
Ebene besteht aus den Funktionen des Steuerrechners, während
die untere Ebene die über die Moduln verteilten Systemfunktionen umfaßt.
Wie das Systemprogramm müssen auch die Benutzerprogramme modular organisiert sein, v/ie sich ebenfalls aus Figur
ergibt.
17 Figuren
3 Patentansprüche
3 Patentansprüche
VPA 75E7157
7Q9817/(H2S
Claims (3)
- PatentansprücheRechnersystem aus mehreren miteinander verbundenen und
zusammenwirkenden Einzelrechnern gekenn zeich net durch einen Steuer- oder Iieitrechner und mehrere Einzelrechner, dem Steuer- oder Iieitrechner und den Einzelrechnern zugeordnete Speicher, den Einzelrechnern zugeordnete Schaltvorrichtungen, über die die Speicher-ein-
und -ausgänge der Einzelrechner mit dein Steuer- oder leit-.{jrechner verbunden sind und die vom Steuer- oder Iieitrechner gesteuert werden. - 2. Verfahren zum Betrieb eines Rechnersystems nach Anspruch 1, dadurch gekennzeichnet , daß das Rechnersystem in einem Dreiphasenbetrieb arbeitet, nämlich einer Steuerphase, während der nur der Steuer- oder Leitrechner arbeitet, sein Programm durchführt und den Einzelrechnern mitteilt, welche Aufgabe sie in der folgenden Phase zu
lösen haben, der autonomen Phase, während der die Einzelrechner gleichzeitig und unabhängig voneinander die ihnen übertragenen Aufgaben lösen, ohne mit dem Steuerrechner
oder dessen Speicher in Verbindung zu treten und dann die Ausführung ihrer Aufgabe durch ein "Halt"signal an den
Steuerrechner melden und eine anschließende Informationsübermittlungsphase, die einsetzt, nachdem der Steuerrechner von allen oder einer durch die Schaltung festgelegten Auswahl von Einzelrechner ein "Halt"signal erhalten hat und während der gesteuert von dem Steuerrechner der Datenaustausch zwischen den Speichern der Einzelrechner und ggf. des Hauptrechners erfolgt· - 3. Verfahren nach Anspruch 1, dadurch gekennzeich net , daß die Informationsübermittlungsphase einsetzt, nachdem der Steuerrechner von allen oder einer hardwaremäßig festgelegten Auswahl von Einzelrechnern Haltsignale empfangen hat.VPA 75E7157709817/0425ORIGINAL INSrtZCTED
Priority Applications (10)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752546202 DE2546202A1 (de) | 1975-10-15 | 1975-10-15 | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
CH1027076A CH610424A5 (de) | 1975-10-15 | 1976-08-12 | |
GB42138/76A GB1565536A (en) | 1975-10-15 | 1976-10-11 | Computer systems |
FR7630610A FR2328249A1 (fr) | 1975-10-15 | 1976-10-12 | Systeme de calculateur constitue par plusieurs calculateurs individuels relies entre eux et cooperant reciproquement et procede de fonctionnement du systeme de calculateur |
IT28248/76A IT1073014B (it) | 1975-10-15 | 1976-10-13 | Sistema di calcolatori costituito da piu' calcolatori singoli collegati e cooperanti fra di loro |
CA263,405A CA1094188A (en) | 1975-10-15 | 1976-10-14 | Multiprocessor system |
US05/732,988 US4219873A (en) | 1975-10-15 | 1976-10-15 | Process for controlling operation of and data exchange between a plurality of individual computers with a control computer |
JP51123743A JPS6057610B2 (ja) | 1975-10-15 | 1976-10-15 | 複数の計算機から成る計算機システムの駆動方法 |
NL7611444A NL7611444A (nl) | 1975-10-15 | 1976-10-15 | Computersysteem uit een aantal met elkaar ver- bonden en samenwerkende aparte computers en werkwijze voor het bedrijven van dit computer- systeem. |
BE171561A BE847351A (fr) | 1975-10-15 | 1976-10-15 | Systeme de calculateur constitue par plusieurs calculateurs individuels relies entre eux et cooperant reciproquement et procede de fonctionnement du systeme de calculateur, |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19752546202 DE2546202A1 (de) | 1975-10-15 | 1975-10-15 | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2546202A1 true DE2546202A1 (de) | 1977-04-28 |
Family
ID=5959217
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19752546202 Pending DE2546202A1 (de) | 1975-10-15 | 1975-10-15 | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems |
Country Status (10)
Country | Link |
---|---|
US (1) | US4219873A (de) |
JP (1) | JPS6057610B2 (de) |
BE (1) | BE847351A (de) |
CA (1) | CA1094188A (de) |
CH (1) | CH610424A5 (de) |
DE (1) | DE2546202A1 (de) |
FR (1) | FR2328249A1 (de) |
GB (1) | GB1565536A (de) |
IT (1) | IT1073014B (de) |
NL (1) | NL7611444A (de) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2703559A1 (de) * | 1977-01-28 | 1978-08-03 | Siemens Ag | Rechnersystem |
DE2738594A1 (de) * | 1977-08-26 | 1979-03-01 | Siemens Ag | Rechnersystem |
DE2741379A1 (de) * | 1977-09-14 | 1979-03-15 | Siemens Ag | Rechnersystem |
DE2742035A1 (de) * | 1977-09-19 | 1979-03-29 | Siemens Ag | Rechnersystem |
EP0009624A1 (de) * | 1978-09-27 | 1980-04-16 | Siemens Aktiengesellschaft | Modular aufgebautes Datenverarbeitungssystem für funktionsorientierten Einsatz |
DE3004827A1 (de) * | 1979-02-19 | 1980-08-21 | Philips Nv | Datenverarbeitungsanlage |
DE3110196A1 (de) * | 1980-04-25 | 1981-12-24 | Timeplex, Inc., 07662 Rochelle Park, N.J. | Datenverarbeitungssystem |
DE3036911A1 (de) * | 1980-09-30 | 1982-05-13 | Siemens AG, 1000 Berlin und 8000 München | Mehrrechnersystem, insbesondere mit einer vielzahl von mikrorechnern |
DE3247083A1 (de) * | 1981-12-22 | 1983-07-07 | Intersil Inc., 95014 Cupertino, Calif. | Mehrprozessorsystem |
Families Citing this family (71)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2462745B1 (fr) * | 1979-07-30 | 1986-01-03 | Jeumont Schneider | Dispositif de partage temporel de l'acces a une memoire connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques |
JPS56109057A (en) * | 1980-02-04 | 1981-08-29 | Hitachi Ltd | Data communication system |
US4321666A (en) * | 1980-02-05 | 1982-03-23 | The Bendix Corporation | Fault handler for a multiple computer system |
US4400775A (en) * | 1980-02-28 | 1983-08-23 | Tokyo Shibaura Denki Kabushiki Kaisha | Shared system for shared information at main memory level in computer complex |
FR2477809B1 (fr) * | 1980-03-10 | 1987-08-21 | Jeumont Schneider | Systeme de transmission rapide de messages entre calculateurs |
US4323967A (en) * | 1980-04-15 | 1982-04-06 | Honeywell Information Systems Inc. | Local bus interface for controlling information transfers between units in a central subsystem |
FI66995C (fi) * | 1980-06-12 | 1984-12-10 | Elevator Gmbh | Foerfarande och anordning foer att oeverfoera data mellanprocessorer i ett flerprocessorsystem |
FI801896A (fi) * | 1980-06-12 | 1981-12-13 | Elevator Gmbh | Foerfarande och anordning foer att foermedla utomstaoende inkommande- och utgaoendedata i ett processystem |
US4414624A (en) * | 1980-11-19 | 1983-11-08 | The United States Of America As Represented By The Secretary Of The Navy | Multiple-microcomputer processing |
US4814979A (en) * | 1981-04-01 | 1989-03-21 | Teradata Corporation | Network to transmit prioritized subtask pockets to dedicated processors |
US4493021A (en) * | 1981-04-03 | 1985-01-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multicomputer communication system |
EP0077328A4 (de) * | 1981-04-27 | 1985-06-26 | Textron Inc | Vielfachleitung für mehrere hauptprozessoren. |
US4394726A (en) * | 1981-04-29 | 1983-07-19 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Distributed multiport memory architecture |
US4454577A (en) * | 1981-06-18 | 1984-06-12 | The Bendix Corporation | Linked data systems |
US4539636A (en) * | 1981-06-24 | 1985-09-03 | Elevator Gmbh | Apparatus for inter-processor data transfer in a multi-processor system |
EP0088789B1 (de) * | 1981-09-18 | 1987-08-05 | CHRISTIAN ROVSING A/S af 1984 | Multiprozessor-rechnersystem |
DE3278949D1 (en) * | 1981-10-07 | 1988-09-29 | Hitachi Ltd | Data transmission bus system for a plurality of processors |
US4445197A (en) * | 1981-10-27 | 1984-04-24 | International Business Machines Corporation | Weak synchronization and scheduling among concurrent asynchronous processors |
US4543627A (en) * | 1981-12-14 | 1985-09-24 | At&T Bell Laboratories | Internal communication arrangement for a multiprocessor system |
EP0114839B1 (de) * | 1982-06-28 | 1991-02-06 | CAE-Link Corporation | Hochleistungsmehrprozessorsystem |
US4521847A (en) * | 1982-09-21 | 1985-06-04 | Xerox Corporation | Control system job recovery after a malfunction |
US4737907A (en) * | 1982-09-21 | 1988-04-12 | Xerox Corporation | Multiprocessor control synchronization and instruction downloading |
US5023779A (en) * | 1982-09-21 | 1991-06-11 | Xerox Corporation | Distributed processing environment fault isolation |
US4550382A (en) * | 1982-09-21 | 1985-10-29 | Xerox Corporation | Filtered inputs |
US4514846A (en) * | 1982-09-21 | 1985-04-30 | Xerox Corporation | Control fault detection for machine recovery and diagnostics prior to malfunction |
US4532584A (en) * | 1982-09-21 | 1985-07-30 | Xerox Corporation | Race control suspension |
US4475156A (en) * | 1982-09-21 | 1984-10-02 | Xerox Corporation | Virtual machine control |
US4698772A (en) * | 1982-09-21 | 1987-10-06 | Xerox Corporation | Reproduction machine with a chain of sorter modules and a method to perform chaining tasks |
US4870644A (en) * | 1982-09-21 | 1989-09-26 | Xerox Corporation | Control crash diagnostic strategy and RAM display |
JPS59127133A (ja) * | 1983-01-11 | 1984-07-21 | Minolta Camera Co Ltd | デ−タ伝送方式 |
US4509851A (en) * | 1983-03-28 | 1985-04-09 | Xerox Corporation | Communication manager |
US4689739A (en) * | 1983-03-28 | 1987-08-25 | Xerox Corporation | Method for providing priority interrupts in an electrophotographic machine |
US4589093A (en) * | 1983-03-28 | 1986-05-13 | Xerox Corporation | Timer manager |
US4591976A (en) * | 1983-06-17 | 1986-05-27 | The United States Of America As Represented By The Secretary Of The Air Force | Multiple task oriented processor |
CA1221464A (en) * | 1983-12-26 | 1987-05-05 | Hidehiko Nishida | Data processor system having improved data throughput of multiprocessor system |
FR2568035B1 (fr) * | 1984-07-17 | 1989-06-02 | Sagem | Procede d'interconnexion de microprocesseurs |
US4870704A (en) * | 1984-10-31 | 1989-09-26 | Flexible Computer Corporation | Multicomputer digital processing system |
US5226171A (en) * | 1984-12-03 | 1993-07-06 | Cray Research, Inc. | Parallel vector processing system for individual and broadcast distribution of operands and control information |
US5081573A (en) * | 1984-12-03 | 1992-01-14 | Floating Point Systems, Inc. | Parallel processing system |
JPS623366A (ja) * | 1985-06-28 | 1987-01-09 | Toshiba Corp | マルチプロセツサシステム |
JPS6267011U (de) * | 1985-10-14 | 1987-04-25 | ||
EP0244480A1 (de) * | 1985-10-24 | 1987-11-11 | Culler Scientific Systems Corporation | Integriertes system für datenbearbeitung mit mehreren rechnern |
US4760521A (en) * | 1985-11-18 | 1988-07-26 | White Consolidated Industries, Inc. | Arbitration system using centralized and decentralized arbitrators to access local memories in a multi-processor controlled machine tool |
US4925311A (en) * | 1986-02-10 | 1990-05-15 | Teradata Corporation | Dynamically partitionable parallel processors |
JP2886856B2 (ja) * | 1986-04-09 | 1999-04-26 | 株式会社日立製作所 | 二重化バス接続方式 |
FR2604003B1 (fr) * | 1986-09-15 | 1992-05-22 | France Etat | Systeme d'interconnexion d'ordinateurs identiques ou compatibles |
EP0606102A1 (de) * | 1986-09-19 | 1994-07-13 | International Business Machines Corporation | Ein-Ausgabeschnittstellensteuerung zum Verbinden eines synchronen Busses mit einem asynchronen Bus und Verfahren zur Operationsausführung auf den Bussen |
CN1008018B (zh) * | 1986-09-27 | 1990-05-16 | 徐肇昌 | 一种具有合作能力的同构型多计算机系统及其合作方法 |
JP2530829B2 (ja) * | 1987-01-16 | 1996-09-04 | 株式会社日立製作所 | 直接メモリアクセス制御装置とマルチマイクロコンピュ―タシステム内におけるデ―タ転送方法 |
US5163133A (en) * | 1987-02-17 | 1992-11-10 | Sam Technology, Inc. | Parallel processing system having a broadcast, result, and instruction bus for transmitting, receiving and controlling the computation of data |
US5091845A (en) * | 1987-02-24 | 1992-02-25 | Digital Equipment Corporation | System for controlling the storage of information in a cache memory |
US5226170A (en) * | 1987-02-24 | 1993-07-06 | Digital Equipment Corporation | Interface between processor and special instruction processor in digital data processing system |
AU598101B2 (en) * | 1987-02-27 | 1990-06-14 | Honeywell Bull Inc. | Shared memory controller arrangement |
JPS648916A (en) * | 1987-06-30 | 1989-01-12 | Matsushita Electric Ind Co Ltd | Top plate connection apparatus of kitchen furniture |
US4989139A (en) * | 1987-07-17 | 1991-01-29 | International Business Machines Corporation | Map case network virtual connection interface system |
JPS6481066A (en) * | 1987-09-24 | 1989-03-27 | Nec Corp | Connection system for multi-processor |
US4943912A (en) * | 1987-10-13 | 1990-07-24 | Hitachi, Ltd. | Parallel processor system having control processor and array control apparatus for selectively activating different processors |
FI84114C (fi) * | 1988-02-17 | 1991-10-10 | Valtion Teknillinen | Inkopplingssystem. |
US5003464A (en) * | 1988-05-23 | 1991-03-26 | Bell Communications Research, Inc. | Methods and apparatus for efficient resource allocation |
US5253347A (en) * | 1988-11-18 | 1993-10-12 | Bull Hn Information Systems Italia S.P.A. | Centralized arbitration system using the status of target resources to selectively mask requests from master units |
US5161116A (en) * | 1989-02-27 | 1992-11-03 | Dynix | System for evaluating the performance of a large scale programmable machine capable of having a plurality of terminals attached thereto |
EP0450052A1 (de) * | 1989-10-17 | 1991-10-09 | MITCHELL, Maurice E. | Rechner mit abgeschalteter offener unabhängiger doppelspeicherarchitektur |
US5201038A (en) * | 1989-12-06 | 1993-04-06 | Videologic Limited | Address bus for stackable computer board connectors |
US5289585A (en) * | 1990-03-26 | 1994-02-22 | Siemens Nixdorf Informationssysteme Ag | Multiprocessor system having a system bus for the coupling of several processing units with appertaining private cache memories and a common main memory |
JP2910303B2 (ja) * | 1990-06-04 | 1999-06-23 | 株式会社日立製作所 | 情報処理装置 |
DE4019040A1 (de) * | 1990-06-14 | 1991-12-19 | Philips Patentverwaltung | Multirechnersystem |
US5367678A (en) * | 1990-12-06 | 1994-11-22 | The Regents Of The University Of California | Multiprocessor system having statically determining resource allocation schedule at compile time and the using of static schedule with processor signals to control the execution time dynamically |
US5276900A (en) * | 1990-12-14 | 1994-01-04 | Stream Computers | Master connected to common bus providing synchronous, contiguous time periods having an instruction followed by data from different time period not immediately contiguous thereto |
US5390332A (en) * | 1992-09-15 | 1995-02-14 | Sun Microsystems, Inc. | Method and apparatus for performing a takeover of a microprocessor |
JPH06274463A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | データ通信システム |
JP3621315B2 (ja) * | 1999-11-22 | 2005-02-16 | Necエレクトロニクス株式会社 | マイクロプロセッサシステム |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3229260A (en) * | 1962-03-02 | 1966-01-11 | Ibm | Multiprocessing computer system |
US3348210A (en) * | 1964-12-07 | 1967-10-17 | Bell Telephone Labor Inc | Digital computer employing plural processors |
US3374465A (en) * | 1965-03-19 | 1968-03-19 | Hughes Aircraft Co | Multiprocessor system having floating executive control |
US3530438A (en) * | 1965-12-13 | 1970-09-22 | Sperry Rand Corp | Task control |
US3566357A (en) * | 1966-07-05 | 1971-02-23 | Rca Corp | Multi-processor multi-programed computer system |
US3480914A (en) * | 1967-01-03 | 1969-11-25 | Ibm | Control mechanism for a multi-processor computing system |
US3593300A (en) * | 1967-11-13 | 1971-07-13 | Ibm | Arrangement for automatically selecting units for task executions in data processing systems |
US3560935A (en) * | 1968-03-15 | 1971-02-02 | Burroughs Corp | Interrupt apparatus for a modular data processing system |
US3618045A (en) * | 1969-05-05 | 1971-11-02 | Honeywell Inf Systems | Management control subsystem for multiprogrammed data processing system |
US3560934A (en) * | 1969-06-10 | 1971-02-02 | Ibm | Arrangement for effecting vector mode operation in multiprocessing systems |
US3905023A (en) * | 1973-08-15 | 1975-09-09 | Burroughs Corp | Large scale multi-level information processing system employing improved failsaft techniques |
-
1975
- 1975-10-15 DE DE19752546202 patent/DE2546202A1/de active Pending
-
1976
- 1976-08-12 CH CH1027076A patent/CH610424A5/xx not_active IP Right Cessation
- 1976-10-11 GB GB42138/76A patent/GB1565536A/en not_active Expired
- 1976-10-12 FR FR7630610A patent/FR2328249A1/fr active Granted
- 1976-10-13 IT IT28248/76A patent/IT1073014B/it active
- 1976-10-14 CA CA263,405A patent/CA1094188A/en not_active Expired
- 1976-10-15 JP JP51123743A patent/JPS6057610B2/ja not_active Expired
- 1976-10-15 US US05/732,988 patent/US4219873A/en not_active Expired - Lifetime
- 1976-10-15 BE BE171561A patent/BE847351A/xx not_active IP Right Cessation
- 1976-10-15 NL NL7611444A patent/NL7611444A/xx not_active Application Discontinuation
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2703559A1 (de) * | 1977-01-28 | 1978-08-03 | Siemens Ag | Rechnersystem |
DE2738594A1 (de) * | 1977-08-26 | 1979-03-01 | Siemens Ag | Rechnersystem |
DE2741379A1 (de) * | 1977-09-14 | 1979-03-15 | Siemens Ag | Rechnersystem |
DE2742035A1 (de) * | 1977-09-19 | 1979-03-29 | Siemens Ag | Rechnersystem |
EP0009624A1 (de) * | 1978-09-27 | 1980-04-16 | Siemens Aktiengesellschaft | Modular aufgebautes Datenverarbeitungssystem für funktionsorientierten Einsatz |
DE2842085A1 (de) * | 1978-09-27 | 1980-05-08 | Siemens Ag | Modular aufgebautes datenverarbeitungssystem fuer funktionsgebundenen einsatz |
DE3004827A1 (de) * | 1979-02-19 | 1980-08-21 | Philips Nv | Datenverarbeitungsanlage |
DE3110196A1 (de) * | 1980-04-25 | 1981-12-24 | Timeplex, Inc., 07662 Rochelle Park, N.J. | Datenverarbeitungssystem |
DE3036911A1 (de) * | 1980-09-30 | 1982-05-13 | Siemens AG, 1000 Berlin und 8000 München | Mehrrechnersystem, insbesondere mit einer vielzahl von mikrorechnern |
DE3247083A1 (de) * | 1981-12-22 | 1983-07-07 | Intersil Inc., 95014 Cupertino, Calif. | Mehrprozessorsystem |
Also Published As
Publication number | Publication date |
---|---|
FR2328249B1 (de) | 1980-04-30 |
US4219873A (en) | 1980-08-26 |
NL7611444A (nl) | 1977-04-19 |
FR2328249A1 (fr) | 1977-05-13 |
IT1073014B (it) | 1985-04-13 |
CH610424A5 (de) | 1979-04-12 |
BE847351A (fr) | 1977-01-31 |
JPS6057610B2 (ja) | 1985-12-16 |
CA1094188A (en) | 1981-01-20 |
JPS5248947A (en) | 1977-04-19 |
GB1565536A (en) | 1980-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2546202A1 (de) | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern und verfahren zum betrieb des rechnersystems | |
DE1279980C2 (de) | Aus mehreren miteinander gekoppelten Datenverarbeitungseinheiten bestehendes Datenverarbeitungssystem | |
DE2019444C3 (de) | Datenverarbeitungsanlage mit Vorrangschaltung | |
DE2908691C2 (de) | ||
DE2844357A1 (de) | Speichererweiterung | |
DE2063197A1 (de) | Anordnung zur numerischen Steuerung von Werkzeugmaschinen | |
DE2219918A1 (de) | Programmierbares Steuergerät | |
DE2054830C3 (de) | Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge | |
DE2350229A1 (de) | Datenverarbeitungsanlage, insbesondere als steuereinrichtung fuer fernsprechvermittlungsanlagen | |
DE2935101C2 (de) | ||
DE4005042A1 (de) | Architektur eines digitalen bewegungssteuerungselements hoher geschwindigkeit | |
DE1944483A1 (de) | Programmgesteuertes Datenwaehlvermittlungssystem | |
DE3142504A1 (de) | Mehrfachplattenspeicher-uebertragungssystem | |
CH683953A5 (de) | Verfahren zur Gewährleistung der signaltechnischen Sicherheit der Benutzeroberfläche einer Datenverarbeitungsanlage. | |
DE2214240C2 (de) | Verfahren zur Abspeicherung von Steuerdaten bei Programmunterbrechung in einem Verarbeitungssystem | |
DE2912734C2 (de) | Mehrrechnerkopplung | |
DE2034423C3 (de) | Verfahren zur Fehlersuche in einem programmgesteuerten Vermittlungssystem | |
DE1808678B2 (de) | Verfahren und schaltungsanordnung fuer elektronische daten waehlvermittlungsanlagen mit einem zentralen speicher | |
DE2230727B2 (de) | Schaltungsanordnung zur dynamischen zuteilung von speicherzyklen mit vorrangssteuerung | |
DE10334626B4 (de) | Informationsverarbeitungsvorrichtung | |
EP0065272B1 (de) | Mehrrechnersystem | |
DE2632561A1 (de) | Steuereinrichtung fuer eine echtzeitsteuerung, insbesondere fuer fernsprechvermittlungsanlagen | |
DE2234982A1 (de) | Expanderschaltung fuer ein programmierbares steuergeraet | |
DE2164686A1 (de) | Datenverarbeitungssystem mit mehreren Funktionseinheiten | |
DE3016952C2 (de) | Schaltungsanordnung zum Erweitern des Adressbereichs eines rechnergesteuerten Vermittlungssystems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OI | Miscellaneous see part 1 | ||
OHW | Rejection |