DE2537564C2 - Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens - Google Patents

Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens

Info

Publication number
DE2537564C2
DE2537564C2 DE2537564A DE2537564A DE2537564C2 DE 2537564 C2 DE2537564 C2 DE 2537564C2 DE 2537564 A DE2537564 A DE 2537564A DE 2537564 A DE2537564 A DE 2537564A DE 2537564 C2 DE2537564 C2 DE 2537564C2
Authority
DE
Germany
Prior art keywords
doped
integrated circuit
layer
junction
production
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2537564A
Other languages
English (en)
Other versions
DE2537564A1 (de
Inventor
Bernard Neuchâtel Gerber
Henri J. Dr.sc.techn. Corcelles Oguey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre Electronique Horloger Sa Neuchatel Ch
Original Assignee
Centre Electronique Horloger Sa Neuchatel Ch
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Electronique Horloger Sa Neuchatel Ch filed Critical Centre Electronique Horloger Sa Neuchatel Ch
Publication of DE2537564A1 publication Critical patent/DE2537564A1/de
Application granted granted Critical
Publication of DE2537564C2 publication Critical patent/DE2537564C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H03K3/3545—Stabilisation of output, e.g. using crystal

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Isolierschicht-Feldeffekttransistoren, bei denen die Kanäle der Transistoren des einen Leitungstyps an der Oberfläche eines Halbleitersubstrates, die der Transistoren des entgegengesetzten Leitungstyps an der Oberfläche einer im Halbleitersubstrat jusgebildeten, in bezug auf das Substrat entgegengesetzt dotierten Halbleiterzone vorgesehen sind und die Gate-Elektroden der Transistoren beider Leitungstypen einer gegenüber dem Substrat und der Halbleiterzone isolierten, aus polykristallinem Silizium bestehenden Schicht angehören, und mit mindestens einer in der polykristallinen Siliziumschicht ausgebildeten, sog. schwebenden Diode, die weder mit dem Substrat noch mit der genannten Halbleiterzone elektrisch verbunden ist sowie auf die Verwendung dieses Verfahrens.
Gut eingeführte Technologien (F. Faggin und Klein, »Silicon Gate Technology« Solid state Electronics, Band 13, Seiten 1125-114! (1970), Schweizer Patentschrift Nr. 5 42 518) gestatten die simultane Herstellung komplementärer FET, auch C-MOS genannt, d.h. η-Kanal- und p-Kanal-FET. Die aus komplementären FET aufgebauten logischen Schaltungen weisen mehrere Vorteile auf, insbesondere einen sehr kleinen statischen Verbrauch und einen zur Frequenz der Übergänge proportionalen dynamischen Stromverbrauch sowie eine relativ niedrige Schaltzeit und eine große Unempfindlichkeit gegenüber Störsignalen. In einer komplexen integrierten Schaltung ist es oft notwendig, ein analoges Funktionselement vorzusehen, d.h. ein Bauelement, in welchem ein Betrag der Spannung oder der Stromstärke, eine Schwingungsampiitude oder ein Verstärkungsfaktor einen bestimmten festgelegten Wert annehmen müssen. Zu diesem Zwecke ist es wünschenswert, die Möglichkeit zu haben, co Elemente, wie z. B. Kondensatoren und Widerstände, in die Schaltung einbauen zu können. Das Ziel der Erfindung besteht in der Herstellung von Widerstandselementen mit hohem Widerstand, deren Kennlinien reproduzierbar sind und deren Herstellungsverfahren mit einer erprobten C-MOS-Technologie kompatibel ist
Die Idee, Widerstandselemente einzubauen, ist bereits in verschiedener Weise realisiert worden, mit dem Preis mehrerer Nachteile. Beispielsweise weist in einer bekannten, für einen Quarz-Chronometer bestimmten Schaltung (R. R. Burgess und R. G. Daniels, »C-MOS unites with silicon gate to yield micropower technology«, Electronics (30. August 1971), Seiten 28—43) der Oszillator einen aus einem komplementären FET bestehenden Inverter, einen Kondensator mit einer Kapazität von 20 pF und einen Widerstand mit dem Widerstandswert von 50 ΜΩ auf. Zur Herstellung des Kondensators wird kein zusätzliches Herstellungsverfahren benötigt. Dagegen besteht der Widerstand aus schwach dotiertem, polykristallinem Silizium, dessen Dotierung die Durchführung einer zusätzlichen Operation verlangt.
es ist weiterhin ein Verfahren der eingangs genannten Art bekannt (US-Patentschrift 37 49 987), bei dem ebenfalls zur Bildung des Übergangsbereiches zusätzliche Verfahrensschritte erforderlich sind. Weiterhin führt die bei diesem bekannten Verfahren gewählte Dotierungsart zur Bildung einer Schottky-Diode.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, das es ermöglicht, in einer integrierten C-MOS-Schaltung einen abrupten und selbst ausgerichteten schwebenden Übergangsbereich zu schaffen, ohne daß zusätzliche Verfahrensschritte bezüglich der eingangs beschriebenen C-MOS-Technologie erforderlich sind.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß ein erster Bereich der polykristallinen Siliziumschicht mit einer eine Dotierungssubstanz des einen Leitungstyps enthaltenden, durch Ätzen begrenzten Isolierschicht überdeckt wird, daß durch eine Wärmebehandlung bei hohen Temperaturen Dotierungssubstanz aus dieser Isolierschicht in die polykristalline Siliziumschicht eindiffundiert wird, um diesen ersten Bereich zu dotieren, und daß der übrige Teil der polykristallinen Siliziumschicht mit einer Dotierungssubstanz des entgegengesetzten Leitungstyps zur Erzeugung eines zweiten entgegengesetzt dotierten Bereichs dotiert wird, wobei die den ersten Bereich überdeckende Isolierschicht als Maske dient, so daß an mindestens einer Stelle unterhalb des Randes der dotierten Isolierschicht an der Grenzfläche der beiden Bereiche ein selbst ausgerichteter PN-Übergangsbereich erzeugt wird, der die genannte schwebende Diode bildet.
Durch die erfindungsgemäße Ausgestaltung des Verfahrens kann ein abrupter selbst ausgerichteter PN-Übergangsbereich hergestellt werden, ohne daß dem üblichen Verfahren zur Herstellung derartiger !integrierter C-MOS-Schaltungen weitere Verfahrensschritte hinzugefügt werden müssen. Diese Technologie zur Herstellung von C-MOS-Scbaltungen ist aus der bereits genannten schweizerischen Patentschrift 5 42 518 gut bekannt und stellt eine erprobte Technologie dar.
■'* Mit Hilfe des erfindungsgernäßen Verfahrens erhält man zwischen zwei stark dotierten Bereichen abrupte Übergangsbereiche, weiche ein Widerstandselement mit hoher Impedanz bilden, das anstelle eines Widerstandes oder eines nicht linearen Bauteils in vielfältiger Weise anwendbar ist
Bevorzugte Möglichkeiten zur Verwendung eines derartigen Verfahrens sind in den Unteransprüchen angegeben.
Gewisse interessante Eigenschaften der sich in einer Schicht aus polykristallinem Silizium befindlichen PN-Übergangsbereiche sind bekannt (J. Manolin und T. I. Kamins, »P-N junctions in polycrystalline silicon films«, Solid State Electronics, Band 15, Sehen 1103— ί 106, 1972). Das mittels dieses Übergangsbereicnes erhaltene Element kann entweder als Diode in Leiirichtung oder in Sperrichtung als ein niditlinearer Widerstand hoher Güte verwendet werden, wobei dieses Element bestimmte Vorteile aufweist:
Es kann in Serie oder parallel geschaltet werden ohne Beschränkung bezüglich der Gleichspannung im Ver-
hältnis zu der Zone oder dem Substrat (die Serienschaltüng erlaubt die Erlangung eines symmetrischen Elementes oder die Verminderung nichtlinearer Effekte). Dieses Element ordnet einer großen Stromdichte eine sehr kleine Dimension zu (Platzgewinn) und weist einen Übergangsbereich mit kleiner Kapazität sowie eine kleine Streukapazität im Verhältnis zum Substrat auf. Dieses Element eignet sich also hervorragend für eine Verwendung in einem hochfrequenten Schaltkreis mit geringer Schaltzeit. Die Kennlinien dieses Elementes, insbesondere sein Widerstandswert, sind besser reproduzierbar als diejenigen der aus polykristallinem Silizium bestehenden Widerstände und die Ähnlichkeit der Eigenschaften benachbarter Elemente ist hervorragend. Ferner ist das Element elektrisch isoliert, was die Zusammenschaltung wegen der zusätzlichen Freiheitsgrade erleichtert.
Ausführungsbeispiele der Erfindung werden im folgenden anhand der Zeichnung noch näher erläutert. In der Zeichnung zeigt
F i g. 1 eine schematische Ansicht eines Grundelementes für eine nach einer Ausführungsform des Verfahrens hergestellte integrierte Schaltung;
F i g. 2 einen Grundriß einer Ausführungsform einer integrierten Schaltung, die beispielsweise mit Hilfe von dotierten Oxyden hergestellt ist;
F i g. 3 einen Schnitt entlang der Linie 3-3 nach F ί %. 2; F i g. 4 einen Schnitt entlang der Linie 4-4 nach F i g. 2; F i g. 5 einen Schnitt entlang der Linie 5-5 nach Fi g. 2;
F i g. 6 die Strom-Spannungs-Kennlinien eines Übergangsbereiches nach den F i g. 2 und 3;
F i g. 7 eine weitere Ausführungsform der integrierten Schaltung, die gemäß einer abgeänderten Ausführungsform des Verfahrens hergestellt ist;
Fig.8 ein erstes Schaltbild einer Ausführungsform eines Verstärkers mit schwebenden Dioden;
Fig.9 ein Schaltbild eines Quarzoszillators mit schwebenden Dioden;
Fig. !0 ein zweites Schaltbild eines Verstärkers mit schwebenden Dioden;
F i g. 11 ein drittes Schaltschema eines Verstärkers mit schwebenden Dioden;
Fi g. 12 ein logisches Verknüpfungsglied oder Gatter mit einer schwebenden Diode.
In F i g. 1 ist eine schematische Ansicht eines charakteristischen Elementes der Schaltung dargestellt Dieses Element weist eine Schicht aus polykristallinem Silizium auf, welche in einen ersten p-dotierten Bereich 1 und einen zweiten η-dotierten Bereich 2 unterteilt ist, welche Bereiche an ihrer gemeinsamen Trennfläche einen PN-Übergangsbereich bilden. Diese Schicht aus polykristallinem Silizium ist auf einer amorphen isolierenden Schicht 4, wie z.B. SiOz, aufgetragen. Unterhalb der Schicht 4 befindet sich eine aus monokristallinem Silizium bestehende Unterlage 5, die die Substratscheibe bildet Eine Isolierschicht 6 wird auf einen der aus polykristallinem Silizium bestehenden Bereiche aufgetragen- Diese Isolierschicht erfüllt eine doppelte Funktion. Einerseits dient sie als Dotierungsquelle. Wenn sie z, B. Bor-Atome enthält, erfolgt eine p-Dotierung und wenn sie z. B. Phosphor-Atome enthält, erfolgt eine η-Dotierung. Andererseits dient diese Isolierschicht bezüglich des anders dotierten Bereichs als Maske. Durch die Anwendung eines üblichen photolithographischen Ätzverfahrens wird die dotierte Isolierschicht in denjenigen Bereichen entfernt, in denen man eine inverse Dotierung wünscht Die Kante 7 begrenzt in eindeutiger Weise die Stelle des PN-Übergangsbereiches.
In seinen Einzelheiten kann das Element unterschiedlich sein, je nachdem, welches Herstellungsverfahren angewendet wird. Ein erstes yerfahren besteht in der Verwendung nacheinander aufgetragener p- und n-dotierter Oxyde (schweizerische Patentschrift 5 42 518), um die stark dotierten Bereiche der Sourcen und Drains der komplementären MOS-Transistoren zu erhalten und um das polykristalline Silizium, das in diesen
ίο Transistoren als Gate dient und im betrachteten Element verwendet wird, zu dotieren. Dieses Verfahren wird angewendet, um die in den Fig.2 bis 5
ί ersichtlichen Strukturen zu erzeugen. F i g. 2 stellt einen Grundriß einer Struktur dar, welche einen p-Kanal-Transistor (links), einen n-Kanal-Transistor (rechts) und eine PN-Übergangszone in der polykristallinen Schicht (in der Mitte) aufweist F'ig.3 stellt einen Schnitt entlang der in Fig.2 ersichtlichen Linie 3-3 dar, in welcher Schnittdarstellung die PN-Übergangszone in
der Mitte und die Gate der beiden Transistoren links und rechts ersichtlich sind. In F i g. 4 sind die Source und der Drain des p-Kanal-Transistors und in Fig.5 die Source und der Drain des n-Kanal-Transistors im Schnitt dargestellt Dieses Element setzt sich aus einem η-dotierten monokristallinen Siliziumsubstrat 10 zusammen und weist mindestens eine p-dotierte Zone 11 auf. Das Ganze ist mit einer ungefähr 1 μπι dicken Schicht 12, bestehend aus einem thermischen Oxyd, zugedeckt An denjenigen Stellen der Schicht 12, wo die Transistoren und die stark dotierten Stellen sich befinden müssen, sind öffnungen 13 angeordnet Eine 0,1 μπι dicke, den Gateisolator bildende Oxydschicht 14 wird mittels eines thermischen Verfahrens im Innern der Öffnungen auf die Oberfläche des Siliziumsubstrats aufgetragen, um die den Gateisolator des Transistors bildende Oxydschicht zu bilden. Das Material einer 0,6 μπι dicken, aus polykristallinen! Silizium bestehenden Schicht 15, 16 wird durch Abscheiden aus der Dampfphase aufgetragen und die so entstandene Schicht wird anschließend selektiv geätzt, um die gewünschte Form und Abmessung derselben zu erhalten. Nach einer schwachen Atzung des Oxydes zwecks Entfernung der nicht von polykristallinem Silizium bedeckten, das Gate bildenden dünnen Schicht 15,16 der Bereiche 13, wird ein mit Bor dotiertes Oxyd 17 bei niedriger Temperatur aufgetragen und anschließend in selektiver Weise geätzt, um den Bereich abzugrenzen, den man p-dotieren will, und schließlich wird ein mit Phosphor dotiertes Oxyd 18 aufgetragen.
so Auf diese Operationen folgt eine thermische Behandlung bei einer Temperatur von 11000C, die ungefähr fünfundvierzig Minuten dauert und während der die Bor- und Phosphoraiome in sämtliche Bereiche des mono- und polykristallinen Siliziums, die mit den
dotierten Oxydschächten des entsprechenden Materials in Berührung stehen, diffundieren. Insbesondere wird ein Rand 19 der mit Bor dotierten Oxydschicht, die von einer mit Phosphor dotierten Oxydschicht überdeckt ist, in der darunterliegenden Schicht 15,16 aus polykristalli-
riem Silizium einen PN-Übergangsbereich 20 erzeugen, welcher Übergangsbereich 20 sich zwischen dem p-dotierten Bereich 15 und dem n-dotierten Bereich 16 des polykristallinen Silizium befindet Gleichzeitig werden die Bereiehe der Sourcen und der Drains 21 der p-Kanal Transistoren durch Diffusion von Bor in die mit , der Bor dotierten Oxydschicht 17 in Berührung stehenden Bereiehe des Substrats 10 erhalten, während die Bereiche der Sourcen und Drains 22 der n-Kanal
Transistoren durch Diffusion von Phosphor in die mit der mit Phosphor dotierten Oxydschicht 18 in Berührung stehenden Bereiche der Zone erzeugt werden. Diese Bereiche sind in Fig.3 durch eine gestrichelte Linie angedeutet, da sie sich nicht in der in dieser Figur dargestellten Schnittebene befinden, weiche durch die Mitte der Gate gelegt ist. Man findet diese Bereiche in den F i g. 4 und 5 dargestellt, welche Figuren in bezug auf den in F i g, 3 dargestellten Schnitt senkrechte Schnitte sind. Die folgenden Herstellungsoperationen bestehen in einer selektiven Ätzung der Oxydschichten, um Kontaktöffnungen 23, 24 zur -polykristallinen Siliziumschicht 15,16 sowie zur mittels dotierter Oxyde dotierten monokristallinen Siliziumschicht 10 zu bilden. Nach dem Auftragen einer Aluminiumschicht 25 werden durch eine letzte selektive Ätzung die metallischen Verbindungen festgelegt
Die Verwendung von Dioden aus polykristallinem Silizium an Stelle von Widerständen aus schwach dotiertem polykristallinem Silizium ermöglicht beim Diffusionsverfahren mit dotierten Oxyden eine Reduktion der Anzahl notwendiger photolithographischer Masken von sieben auf sechs Masken.
Wenn man einen ohmschen Kontakt zwischen zwei einander entgegengesetzten dotierten Bereiche des polykristallinen Siliziums benötigt, bedient man sich des bekannten Verfahrens, welches in der Verwendung einer metallischen Verbindung (Aluminium) besteht, die mit jedem Bereich einen ohmschen Kontakt herstellt. Durch eine Kombination dieses Verfahrens mit dem Verfahren zur Herstellung der Übergangsbereiche kann man also beispielsweise mehrere in Serie geschaltete Dioden erhalten, die alle vom elektrischen Strom gleichsinnig durchflossen werden.
F i g. 6 zeigt die bei Umgebungstemperatur gemessenen Strom-Spannungs-Kennlinien eines Übergangsbereiches, welch letzterer mittels des soeben beschriebenen Verfahrens in einer polykristallinen Silizium-■Schicht hergestellt wurde. Die Breite des Übergangsbereiches beträgt 8 μπι. Diese Kennlinien zeigen, daß die Stromstärke mit steigendem positivem Wert der ^Spannung schwacher Ströme exponentiell zunimmt und Haß die Steilheit der Kennlinien bei Strömen, die größer als 10 μΑ sind, abnimmt In Richtung der negativen Spannungswerte nimmt die Stromstärke bei steigender Spannung mehr als linear zu, welche Stromzunahme aber trotzdem relativ gering bleibt Bei einer Spannung von ungefähr einem Volt weist der äquivalente Widerstand die Größenordnung von 1 Gß (ΙΟ9 Ω) auf. Iji Bezug auf zwei unabhängig voneinander hergestellte "Dioden können diese Kennlinien sich durch einen Faktor 2 bis 3 voneinander unterscheiden. Dagegen weisen zwei benachbart auf einem Substrat angeordnete und dieselbe Abmessungen aufweisende Dioden zueinander ähnliche Kennlinien auf, die sich nur um einige Prozente voneinander unterscheiden.
Im Vergleich mit PN-Übergangsbereichen in monokristallinem Silizium weisen die in polykristallinen Siliziumschichten erzeugten PN-Übergängsbereiche zwei sehr vorteilhafte Eigenschaften auf: Die Stromdichten sind bei einer gegebenen Spannung 100 bis 1000 mal größer Und die Lebensdauer der Minoritätsträger ist ίπ der gleichen Größenordnung verringert
Die erste Eigenschaft ermöglicht die Herstellung von Übergangsbereichen, deren Ausdehnung sehr klein ist, weshalb sie wenig Platz benötigen und eine sehr geringe Streukapazität aufweisen.
Die zweite Eigenschaft, verbunden mit der ersten, ist vorteilhaft bei der Verwendung hoher Frequenzen und ermöglicht die Verwendung von Dioden aus polykristallinem Silizium in Schaltungen mit ultraschneller Schaltzeit, bei welchen Schaltungen eine Verwendung von aus monokristallinem Silizium bestehenden Dioden nicht möglich ist.
Eine Ausführungsform des soeben beschriebenen und ebenfalls in F i g. 3 dargestellten Verfahrens besteht in der Erhaltung der ersten dotierten Oxydschicht zwecks
ίο ,Abgrenzung und Maskierung des Bereiches aus fpolykristallinem Silizium eines ersten Dotierungstyps. "Anschließend wird die komplementäre Dotierung des andern Bereiches durch einen Vorauftrag in gasförmigem Zustand bei einer Temperatur zwischen 900° und
is 12000C durchgeführt. Eine nicht dotierte Isolierschicht 18 wird anschließend auf der gesamten Oberfläche aufgetragen. Eine etwaig anschließend durchgeführte Wärmebehandlung bei hoher Temperatur dient zur simultanen Vervollständigung der Diffusion der beiden Bereiche. Die folgenden Verfahrensschritte (Herstellung einer Kontaktöffnung und Metallisierung) sind identisch mit den entsprechenden des ersten Verfahrens.
, Eine zweite Variante des Fabrikationsverfahrens ist Mt der soeben beschriebenen identisch, allerdings mit 'der Ausnahme, daß der Vorauftrag durch eine ionenimplantation ersetzt wird.
Eine dritte, in Fig.7 dargestellte Variante des Fabrikationsverfahrens besteht darin, den bei den ^soeben beschriebenen beiden Varianten bestehende .Verfahrensschritt des Auftragens einer nichtdotierten Öxydschicht durch ein Wärmeverfahren bei hoher Temperatur, bei dem eine die Oxydation fördernde Atmosphäre verwendet wird, zu ersetzen, wodurch das Entstehen einer Oxyd-Schutzschicht 29 auf der Oberfläche des polykristallinen Siliziums bewirkt wird.
In den Fig.8 bis 12 sind Schaltungen dargestellt, in denen Dioden verwendet werden, die durch die Erzeugung eines PN-Übergangsbereiches in einer polykristallinen Siiiziumschicht gebildet sind. Diese Dioden werden durch das übliche Symbol der monokristallinen Dioden repräsentiert. Es ist jedoch zu beachten, daß diese Schaltungen die speziellen Eigenschaften der soeben beschriebenen Übergangsbereiche berücksichtigen und daß ein Ersatz dieser Dioden durch monokristalline Dioden nicht vorgesehen ist.
Die aus polykristallinem Silizium bestehenden Dioden weisen den Vorteil auf, sehr kleine Strukturen zu sein, welche auf einer dicken Oxydschicht aufgetragen sind. Diese Dioden weisen sehr kleine Streukapazitäten (z.B. 1OfF) und Kopplu-gskapazitäten (z.B. 2fF). Bei Ausführungsformen, bei denen hohe Frequenzen und Impedanzen auftreten, spielt die Verwendung solcher Dioden eine große Rolle. Insbesondere trifft dies für die Verwendung in Schaltungen mit sehr geringem Stromverbrauch zu.
Fig.8 zeigt eine Verstärkerschaltungsstufe mit kapazitiver Kopplung, welche zwei Dioden D\ und D2 aus polykristallinem Silizium, einen p-Kanal-FET 71, einen n-Kanal-FET Ti und einen Kopplungskondensator C\ aufweist. Die Transistoren sind in Serie geschaltet und zwischen einer positiven Speiseklemme Vdd und der Masse 30 miteinander verbünden und über die Diode A mit der Klemme Vdd und über die Diode D2 mit der Masse verbunden. Die Kathode der Diode D\ ist mit der Klemme VDd und die Anode der Diode D2 mit der Masse verbunden, derart, daß die beiden Dioden in Sperrichtung polarisiert sind. Der Kopplungskondensa-
230 221/205
tor ist zwischen einer Eingangsklemme und den Gaten 30 geschaltet Um einen hohen Grad der Gleichheit der Dioden untereinander zu erlangen, werden diese gleichzeitig auf derselben integrierten Schaltung hergestellt, indem die nebeneinander angeordnet werden und die gleichen Abmessungen erhalten. Diese Dioden werden einander sehr ähnliche Strom-Spaniiungs-Kennlinien besitzen und da der Gleichstrom, der dt'rch diese fließt, derselbe ist (Nullstrom in den Gaten der Transistoren und im Kondensator), wird die am Punkt 30 auftretende Spannung ziemlich genau die Hälfte der 'an der Klemme Vdd auftretenden Spannung betragen. ' - Die FET werden ebenfalls so ausgewählt, daß ihre -ff ,Schwellenspannung Vt und ihr Koeffizient ß, so wie ^- diese allgemein definiert sind (W. N, Carr und J. P. Mize, - »MOS/LSI Design and Application«, McGraw Hill Book Co, New York 1972, Seite 52), einander gleich • sind. Sie werden dann entsprechend den besten Bedingungen für einen Verstärker polarisiert, das heißt, daß die Ausgangsspannung am Punkt 32 ebenfalls der Hälfte der an der Klemme Vdd herrschenden Spannung entspricht und der Verstärkungsfaktor seinen Maximalwert erreicht Die untere Grenzfrequenz fmm des - Verstärkers ist folgendermaßen definiert:
fmin = 1/(2» Aa1Ci)
wobei Ra1 der Äquivalentwiderstand der Dioden ist Da dieser Widerstand sehr groß ist, genügt ein Kondensator mit geringer Kapazität, um eine relativ niedrige Grenzfrequenz zu erhalten. Zum Beispiel Rc = 100 ΜΩ, Q = 32 pF, fmi„ = 50 Hz. Diese Schaltung ist hundertprozentig integrierbar.
. In F i g. 9 ist eine Oszillatorschaltung für einen Quarz dargestellt, die von einer bekannten Schaltung (RCA, COS/MOS integrated Circuits Manual, Technical Series CMS-270 (1971), Seite 147, Fig. 146) abstammt Ein p-Kanal-FET T3 und ein n-Kanal-FET 7} sind in Serie geschaltet und zwischen einer positiven Speiseklemme Vdd und der Masse angeordnet Sie bilden einen Verstärker, dessen Eingang 33 und Ausgang 34 mit einer Klemme des Quarzes Q sowie über die Kondensatoren Ci und C3 mit der Masse verbunden sind. Schließlich weist diese Schaltung zwischen den Punkten 33 und 34 ein Poiarisationseiement auf, welches aus in Serie geschalteten, zueinander entgegengesetzt angeordneten Dioden A und A aus polykristallinem Silizium besteht Diese Schaltung polarisiert sich derart, daß die Gleichspannung am Eingang 33 gleich der Gleichspannung am Ausgang 34 ist und dies selbst dann, wenn die Transistoren nicht identisch sind. Dieser Sachverhalt besteht selbst beim Vorhandensein einer Oszillation, solange der gemeinsame Punkt zwischen D3 und A nicht kapazitiv belastet ist oder die Kapazitäten der Kondensatoren Q und d einander ziemlich genau entsprechen.
In Fig. 10 ist die Schaltung eines Verstärkers dargestellt, welcher sich bestens zur Umwandlung einer hochfrequenten, sinusförmigen Spannung in eine Rechteckspannung eignet, welche Rechteckspannung als Eingangssignal für logische Schaltkreise verwendet werden kann. Die in Fig. 10 dargestellte Schaltung weist zwei komplementäre FET T5 und Te auf. Dieser Verstärker wird über einen Kopptungskondensator Q, durch eine am Punkt 35 auftretende, hochfrequente Spannung gespeist Vier Dioden A bis Da des beschriebenen Typs sind folgendermaßen zwischen dem Eingang 36 und dem Ausgang 37 des Verstärkers angeordnet: ein erstes Diodenpaar Dsr De ist derart angeordnet, daß die Kathode der Diode Ds mit dem Eingang 36, die Anode dieser Diode mit derjenigen der Diode D6 und die Kathode der Diode A mit dem Ausgang 37 verbunden sind. Ein zweites Diodenpaar Dj, Di ist derart angeordnet, daß die Anode der Diode Dr mit dem Eingang 36, die Kathode derselben Diode mit derjenigen der Diode De. und die Anode der Diode Ds mit dem Ausgang 37 verbunden sind. Diese Anordnung liefert dem Verstärker eine Vorspannung in der Nähe
ίο des Punktes maximaler Verstärkung, wenn das hochfrequente Signal eine kleine Amplitude besitzt. Bei (Normalbetrieb genügt die Amplitude des hochfrequenten Signals, um ein Ausgangssignal in der Form einer jRechteckwelle zu erzeugen, deren doppelter Amplitu-
fdenwert ungefähr der an der Klemme Vdd herrschenden Speisespannung entspricht Diese Rechteckwelle :ruft an der Anode der Diode A eine Gleichspannung ihervor, deren Betrag ungefähr dem Minimalwert der ;Rechteckspannung entspricht und erzeugt an der Kathode der Diode Dg eine Gleichspannung, deren Betrag ungefähr dem Maximalwert der Rechteckspannung entspricht Diese beiden Spannungen werden durch diesen Knoten zugeordnete Streukondensatoren iCs und Cs konstant gebalten. Die als gleich angenommenen Dioden A und A erzeugen am Eingang des Inverters eine Gleichspannung, die ziemlich genau dem Mittelwert dieser beiden Spannungen entspricht, d. h. der Hälfte der Batteriespannung, wie dies ebenfalls in der Schaltung gemäß F i g. 11 der Fall ist.
In F i g. 11 ist ein Stromverstärker dargestellt, der einen aktiven n-Kanal-Transistor Tt aufweist, dessen Drain mit der Masse verbunden ist. Die Source dieses Transistors ist mit dem Ausgang 40 sov/ie mit dem Drain eines Lasttransistors % verbunden. Das Gate des Transistors Tr ist mit dem Eingang 38 über einen Kopplungskondensator Cr und mit der Masse über ein Netz bestehend aus sechs Dioden A bis Du aus polykristallinen! Silizium verbunden. Die in Serie geschalteten Dioden A, Ao und Ai sind zwischen dem Gate 39 und der Masse 41 angeordnet, wobei ihre Kathoden der Masse zugekehrt sind. Die ebenfalls in Serie geschalteten Dioden Dn, Dt3 und Dm sind zwischen dem Gate 39 und der Masse 41 angeordnet, wobei aber ihre Anoden der Masse zugekehrt sind. Bei Abwesenheit einer Eingangsspannung verhalten sich die Dioden wie zwei parallel geschaltete, hohe Widerstände und dienen zur Aufrechterhaltung eines Null-Potentials am Gate 39. Beim Vorhandensein einer sinusförmigen Eingangsspannung leiten die Dioden D9 bis Ai den Strom während der positiven Wechselspannungs-Halbperiode, währenddem die Dioden A2 und A4 den Strom während der negativen Wechselspannungs-Halbperiodc leiten. Wenn die sechs Dioden untereinander gleich sind, dann schwingt die Wechselspannung um einen Wert, der dem Mittelwert gebildet aus der positiven und negativen Wechselspannungs-Halbperiode entspricht. Wenn es sich bei der Wechselspannung um eine Sinus-Schwingung handelt, dann ist dieser Mittelwert null. Der Grund weshalb mehrere Dioden in Serie geschaltet werden, liegt darin, daß dadurch die Verwendung einer Eingangs-Wechselspannung mit ziemlich großer Amplitude (0,7 V) ermöglicht wird, ohne daß dabei die maximale Stromstärke des in den Dioden fließenden Stromes einen bestimmten Höchstes wert (max. 30 nA) überschreitet. Wenn diese Dioden dieselben Abmessungen aufweisen, dann wird ihre Symmetrie mit einer hervorragenden Genauigkeit gewährleistet Dadurch werden sechs identische Über-
gangsbereiche erreicht. Wenn man eine andere Vorspannung des Verstärkers wünscht, kann man die Dioden mit einem Punkt verbinden, dessen Potential ungleich Null ist Eine derartige Möglichkeit besteht nicht, wenn nur Dioden verwendet werden, die durch Diffusion im monokristallinen Silizium hergestellt wurden, weil diese Dioden nicht» schwebend« und nicht beliebig untereinander verbindbar sind. Die Vorteile einer mittels Dioden polarisierten Schaltung im Gegensatz zu einem Widerstand bestehen in einem ι ο beträchtlichen Platzgewinn, einer mit der komplementären FET-Technologie kompatiblen Fabrikation ohne
' zusätzlichen Fabrikationsschritt und einer Strom-Spannungs-Kennlinie exponentieller Natur, die gleichzeitig als Spannungsbegrenzung dient, d. h. als Eingangsschutz
" gegen statische Entladungen während der Benützung der Schaltung.
Daneben weist die Schaltung gemäß F i g. 11 einen
' n-Kanai-Lasttransistor 7g auf, der den Transistor T1 mit Gleichstrom versorgt. Dieser Transistor 7g weist
" darüber hinaus bei Wechselspannungsbetrieb eine hohe Impedanz auf. Sein Drain ist mit der Source des Transistors T1, und seine Source ist mit der negativen Klemme Vss einer nicht dargestellten Spannungsquelle verbunden. Die Spannung am Gate 42 des Transistors Tt beeinflußt mittels seines Drainstromes die Steilheit des Transistors Ty.
Ein Spannungsteiler, der aus zwei Dioden As und Αβ aus polykristallinem Silizium besteht, die zwischen der
, Masse 41 und der negativen Klemme Vss angeordnet sind, ist mit dem Gate 42 des Transistors T8 verbunden und dient zur Erzeugung einer Spannung, die ziemlich
, genau der Hälfte der an der Klemme Vss herrschenden Spannung entspricht
In Fi g. 12 ist ein Ausführungsbeispiel dargestellt, bei welchem eine aus polykristallinem Silizium bestehende Diode in einem logischen Schaltkreis als Belastungswiderstand dient Es handelt sich hier um ein NOR-Gatter mit zwei Eingängen 43 und 44, welches Gatter zwei n-Kanal-Fet T3 und T10 aufweist, deren Drains untereinander sowie mit der Anode einer aus polykristallinem Silizium bestehenden Diode Dm verbunden sind, währenddem die Kathode der Diode D\j mit einer positiven Klemme VDp in Verbindung steht Die Sourcen dieser beiden FET sind mit der Masse verbunden. Durch diese Anordnung entsteht ein elementarer logischer Schaltkreis, welcher durch Beifügen von in Serie oder parallel geschalteten, ,weiteren FET ergänzt werden kann. Durch die ^Kombination zweier solcher Stufen erhält man ein RS-FIip-Flop. Derartige Schaltungen, in denen die ißelastungswiderstände durch mit köns^r-ic; Vorspannung betriebene FET gebildet werden, sind bekannt r(W.N. Carr und J. P. Mize.» MOS/LSI Design and Application«, McGraw Hill Book Co., New York 1972, Fig. 4.1 Ib und 4.19b). Die Verwendung von Dioden aus polykristallinem Silizium führt zu einer vici Sw.ipsWeren Geometrie und zu einem viel geringeren Verbrauch. Die so erhaltene Schaltung weist eine relativ lange Schaltzeit auf und eignet sich deshalb für die Niederfrequenz-Stufen einer komplexen Schaltung, deren Hochfrequenz-Stufen mit Schaltungen versehen werden, die komplementäre FET aufweisen.
Andere bekannte statische Schaltkreise können dadurch abgeändert werden, daß die üblichen Belastungselemente, wie z. B. Widerstände oder ein einer konstanten Vorspannung unterworfener FET, durch Dioden aus polykristallinem Silizium ersetzt werden.
Hierzu 3 Blatt Zeichnungen

Claims (13)

Patentansprüche:
1. Verfahren zur Herstellung einer integrierten Schaltung mit komplementären Isolierschicht-Feldeffekttransistoren, bei denen die Kanäle der s Transistoren des einen Leitungstyps an der Oberfläche eines Halbleitersubstrates, die der Transistoren des entgegengesetzten Leitungstyps an der Oberfläche einer im Halbleitersubstrat ausgebildeten, in bezug auf das Substrat entgegengesetzt dotierten Halbleiterzone vorgesehen sind und die Gate-Elektroden der Transistoren beider Leitungstypen einer gegenüber dem Substrat und der Halbleiterzone isolierten, aus polykristallinen! Silizium bestehenden Schicht angehören, und mit mindestens einer in der polykristallinen Siliziumschicht ausgebildeten, sog. schwebenden Diode, die weder mit dem Substrat noch mit der genannten Haloleiterzone elektrisch verbunden ist, dadurch gekennzeichnet, daß ein erster Bereich der polykristallinen Silizium-' schicht mit einer eine Dotierungssubstanz des einen * Leitungstyps enthaltenden, durch Ätzen begrenzten Isolierschicht überdeckt wird, daß durch eine Wärmebehandlung bei hohen Temperaturen Dotierungssubstanz aus dieser Isolierschicht in die polykristalline Siliziumschicht eindiffundiert wird, um diesen ersten Bereich zu dotieren, und daß der übrige Teil der polykristallinen Siliziumschicht mit einer Dotierungssubstanz des entgegengesetzten Leitungstyps zur Erzeugung eines zweiten entgegengesetzt dotierten Bereichs dotiert wird, wobei die den ersten Bereich überdeckende Isolierschicht als Maske dient, so daß an mindestens einer Stelle unterhalb des Randes der dotierten Isolierschicht an der Grenzfläche der beiden Bereiche ein selbst ausgerichteter PN-Übergangsbereich erzeugt wird, der die genannte schwebende Diode bildet.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Bereich durch Aufbringen einer Dotierungssubstanz in gasförmigem Zustand dotiert wird, und daß anschließend auf der gesamten Oberfläche der Anordnung eine nichtdotierte Isolierschicht aufgetragen wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Bereich durch eine Ionen-Implantation dotiert wird, und daß anschließend auf der gesamten Oberfläche der Anordnung eine nichtdotierte Isolierschicht aufgetragen wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Dotierung der beiden Bereiche auf der Oberfläche der polykristallinen Siliziumschicht unter dem Einfluß einer die Oxydation fördernden Atmosphäre eine Oxyd-Schutzschicht gebildet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die den ersten Bereich überdeckende Isolierschicht eine mit Bor dotierte Oxydschicht ist, auf welche zur Dotierung des zweiten Bereichs eine mit Phosphor dotierte Oxydschicht aufgetragen wird, bevor die Anordnung der Wärmebehandlung unterworfen wird.
6. Verwendung des Verfahrens gemäß den Ansprüchen t bis 5 zur Herstellung einer integrierten Schaltung, bei der mindestens ein PN-Übergangsbereich (Di, D2) zwischen einem Punkt mit konstantem Potential und einem Steuer-Gate eines FET-Verstärker (Ti, T2) angeordnet ist, um eine Polarisationsspannung zu erzeugen.
7. Verwendung des Verlahrens gemäß den Ansprüchen 1 bis 5 zur Herstellung einer integrierten Schaltung, bei der eine erste Gruppe von PN-Übergangsbereichen (Di) zwischen einem ersten Punkt (Vod) mit konstantem Potential und dem Eingang eines FET-Verstärkers (Tu Ti) angeordnet ist, eine zweite Gruppe von PN-Übergangsbereichen (D1) zwischen einem zweiten Punkt mit konstantem Potential, das in Bezug auf dasjenige des ersten Punktes kleiner ist, und dem Eingang des Verstärkers angeordnet ist und sämtliche Ubergangsbereiche (Du D2) ihre Kathode auf der Seite des ersten Punktes (VDo) und ihre Anode auf der Seite des zweiten Punktes haben.
8. Verwendung des Verfahrens gemäß den Ansprüchen 1 bis 5 zur Herstellung einer integrierten Schaltung, bei der der Eingang und der Ausgang eines FET-Verstärkers (Ts, T4) durch eine Gruppe von PN-Übergangsbereichen (Di, A) miteinander verbunden sind, um an dem Eingang des FET-Verstärkers (Ts, T4) eine Polarisations-Gleichspannung 'zu erzeugen, die im wesentlichen der am Ausgang herrschenden Gleichspannung entspricht.
9. Verwendung des Verfahrens gemäß den Ansprüchen 1 bis 5 zur Herstellung einer integrierten Schaltung mit den im Anspruch 8 genannten Merkmalen, bei der der Verstärker (Tz, Tu) das aktive Element eines Quarzoszillators ist
10. Verwendung des Verfahrens gemäß den Ansprüchen 1 bis 5 zur Herstellung einer integrierten Schaltung mit den im Anspruch 9 genannten "Merkmalen, bei der die Gruppe von PN-Übergangs- -bereichen aus zwei Übergangsbereichen (Di, D4) 'besteht, welche in Serie geschaltet und entgegengesetzt zueinander angeordnet sind.
11. Verwendung des Verfahrens gemäß den Ansprüchen 1 bis 5 zur Herstellung einer integrierten Schaltung mit einem als Inverter betriebenen Verstärker, bei der der Eingang und der Ausgang eines FET-Verstärkers (T5, T6) durch eine Kombination aus vier untereinander ähnlichen PN-Übergangsbereichen miteinander verbunden sind, diese Kombination zwei Dioden (D5, De) aufweist, deren Anoden miteinander verbunden sind und die in Serie geschaltet sind, wobei die Kathode der einen Diode (Ds) mit dem Eingang (36) und die Kathode der anderen Diode (D6) mit dem Ausgang (37) verbunden ist, und bei der zwei weitere in Serie geschaltete Dioden (Dy, Da), deren Kathoden miteinander verbunden sind, vorgesehen sind, wobei die Anode der einen weiteren Diode (Di) mit dem Eingang (36) und die Anode der anderen weiteren Diode (Ds) mit dem Ausgang (37) des Verstärkers verbunden ist.
12. Verwendung des Verfahrens gemäß den Ansprüchen 1 bis 5 zur Herstellung einer integrierten Schaltung mit den im Anspruch 6 genannten Merkmalen, bei der zwei Gruppen von PN-Übergangsbereichen vorhanden sind, die erste der beiden Gruppen (Di2, A3, Du) mindestens einen PN-Übergangsbereich aufweist, dessen Kathode dem Gate (39) und dessen Anode der Seite des konstanten Potentials (41) zugewandt ist, die zweite Gruppe (D3, Dio, Du) die gleiche Anzahl von Übergangsbereichen wie die erste Gruppe aufweist, jeder dieser Übergangsbereiche der zweiten Gruppe dieselbe Geometrie wie der entsprechende Übergangsbereich der ersten Gruppe aufweist und die Anode
jedes dieser Übergangsbereiche der zweiten Gruppe dem Gate (39) und die Kathode der Seite des konstanten Potentials (41) zugekehrt ist.
13. Verwendung des Verfahrens gemäß den Ansprüchen 1 bis 5 zur Herstellung einer integrierten Schaltung, die mindestens ein logisches Gatter aufweist, dessen aktive Elemente aus Feldeffekttransistoren (Tg, TIo) desselben Typs bestehen und dessen Belastungswiderstand aus einem PN-Übergangsbereich (Dn) besteht.
DE2537564A 1974-08-29 1975-08-22 Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens Expired DE2537564C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1178874A CH581904A5 (de) 1974-08-29 1974-08-29

Publications (2)

Publication Number Publication Date
DE2537564A1 DE2537564A1 (de) 1976-03-11
DE2537564C2 true DE2537564C2 (de) 1982-05-27

Family

ID=4376876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2537564A Expired DE2537564C2 (de) 1974-08-29 1975-08-22 Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens

Country Status (4)

Country Link
US (1) US4041522A (de)
JP (1) JPS5150588A (de)
CH (1) CH581904A5 (de)
DE (1) DE2537564C2 (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH600678A5 (de) * 1975-08-12 1978-06-30 Centre Electron Horloger
JPS5351985A (en) * 1976-10-22 1978-05-11 Hitachi Ltd Semiconductor wiring constitution
DE2751481C2 (de) * 1976-11-22 1986-10-23 Mostek Corp. (n.d.Ges.d.Staates Delaware), Carrollton, Tex. Lastimpedanz für eine statische Halbleiterspeicherzelle
CH621917B (fr) * 1977-06-27 Centre Electron Horloger Dispositif integre de commande.
CA1135854A (en) * 1977-09-30 1982-11-16 Michel Moussie Programmable read only memory cell
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
US4218747A (en) * 1978-06-05 1980-08-19 Fujitsu Limited Arithmetic and logic unit using basic cells
NL7806989A (nl) * 1978-06-29 1980-01-03 Philips Nv Geintegreerde schakeling.
JPS5519857A (en) * 1978-07-28 1980-02-12 Nec Corp Semiconductor
US4724530A (en) * 1978-10-03 1988-02-09 Rca Corporation Five transistor CMOS memory cell including diodes
US4212684A (en) * 1978-11-20 1980-07-15 Ncr Corporation CISFET Processing including simultaneous doping of silicon components and FET channels
CH628462A5 (fr) * 1978-12-22 1982-02-26 Centre Electron Horloger Source de tension de reference.
JPS55134962A (en) * 1979-04-09 1980-10-21 Toshiba Corp Semiconductor device
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
JPS58188155A (ja) * 1982-04-27 1983-11-02 Seiko Epson Corp ２層構造ｒｏｍ集積回路
JPS594067A (ja) * 1982-06-30 1984-01-10 Fujitsu Ltd 半導体装置
US4658378A (en) * 1982-12-15 1987-04-14 Inmos Corporation Polysilicon resistor with low thermal activation energy
CH651177GA3 (de) * 1983-09-21 1985-09-13
US4560419A (en) * 1984-05-30 1985-12-24 Inmos Corporation Method of making polysilicon resistors with a low thermal activation energy
US4679170A (en) * 1984-05-30 1987-07-07 Inmos Corporation Resistor with low thermal activation energy
KR890004495B1 (ko) * 1984-11-29 1989-11-06 가부시끼가이샤 도오시바 반도체 장치
JP2895166B2 (ja) * 1990-05-31 1999-05-24 キヤノン株式会社 半導体装置の製造方法
USRE43433E1 (en) 1993-12-29 2012-05-29 Clinical Decision Support, Llc Computerized medical diagnostic and treatment advice system
US6206829B1 (en) * 1996-07-12 2001-03-27 First Opinion Corporation Computerized medical diagnostic and treatment advice system including network access
US5660176A (en) 1993-12-29 1997-08-26 First Opinion Corporation Computerized medical diagnostic and treatment advice system
UA64743C2 (uk) 1997-03-13 2004-03-15 Фьост Опініон Корпорейшн Автоматизований спосіб керування лікуванням (варіанти) та система керування лікуванням захворювань (варіанти) шляхом здійснення способів оптимізації лікування і медичної діагностики за допомогою вибору варіантів питань, медичної діагностики, терапевтичних змін, режиму попереднього перегляду, визначення відсутності відповіді, оцінювання здоров'я, визначення значущого симптому
NZ520461A (en) * 2000-02-14 2005-03-24 First Opinion Corp Automated diagnostic system and method
US7780595B2 (en) * 2003-05-15 2010-08-24 Clinical Decision Support, Llc Panel diagnostic method and system
US9081879B2 (en) * 2004-10-22 2015-07-14 Clinical Decision Support, Llc Matrix interface for medical diagnostic and treatment advice system and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3749987A (en) * 1971-08-09 1973-07-31 Ibm Semiconductor device embodying field effect transistors and schottky barrier diodes
CH542518A (fr) * 1972-02-18 1973-09-30 Centre Electron Horloger Circuit à transistors MOS complémentaires et son procédé de fabrication

Also Published As

Publication number Publication date
JPS6118343B2 (de) 1986-05-12
DE2537564A1 (de) 1976-03-11
JPS5150588A (en) 1976-05-04
US4041522A (en) 1977-08-09
CH581904A5 (de) 1976-11-15

Similar Documents

Publication Publication Date Title
DE2537564C2 (de) Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens
DE2312414C2 (de) Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen
DE2214935C2 (de) Integrierte MOS-Schaltung
DE69836981T2 (de) VERFAHREN ZUM BETRIEB EINES SILIZIUM-OXID-ISOLATOR (SOI)-HALBLEITERs MIT SELEKTIV ANGESCHLOSSENEM BEREICH
DE2515309C3 (de) Ingegrierte Transistorverstärkerschaltung
DE2439875C2 (de) Halbleiterbauelement mit negativer Widerstandscharakteristik
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE3136682A1 (de) Transistor vom typ mit isoliertem tor
DE4223272A1 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE2342637A1 (de) Zenerdiode mit drei elektrischen anschlussbereichen
DE3228574A1 (de) Referenzspannungsgenerator
DE2902368A1 (de) Komplementaer-mos-inverter
DE2655917A1 (de) Integrierte schaltung
DE2917942A1 (de) Schwellenschaltung
DE1811492A1 (de) Feldeffekttransistor
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
DE1951243A1 (de) MOS-Kapazitaetsdiode
DE3230510A1 (de) Variabler mis-widerstand
DE10160829A1 (de) Diodenschaltung und Verfahren zum Herstellen einer Diodenschaltung
DE2629468A1 (de) Temperaturkompensierter oszillator
DE2426447A1 (de) Komplementaere transistorschaltung zur durchfuehrung boole'scher verknuepfungen
DE4143209A1 (de) Integrierte schaltung
CH621891A5 (de)
DE2216060A1 (de) Ladungsgekoppelte Baueinheit mit tiefgelegtem Kanal

Legal Events

Date Code Title Description
D2 Grant after examination