DE2537564A1 - Integrierte schaltung mit komplementaeren feldeffekt-transistoren - Google Patents

Integrierte schaltung mit komplementaeren feldeffekt-transistoren

Info

Publication number
DE2537564A1
DE2537564A1 DE19752537564 DE2537564A DE2537564A1 DE 2537564 A1 DE2537564 A1 DE 2537564A1 DE 19752537564 DE19752537564 DE 19752537564 DE 2537564 A DE2537564 A DE 2537564A DE 2537564 A1 DE2537564 A1 DE 2537564A1
Authority
DE
Germany
Prior art keywords
doped
layer
diode
integrated circuit
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752537564
Other languages
English (en)
Other versions
DE2537564C2 (de
Inventor
Bernard Gerber
Henri J Dr Sc Techn Oguey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Centre Electronique Horloger SA
Original Assignee
Centre Electronique Horloger SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centre Electronique Horloger SA filed Critical Centre Electronique Horloger SA
Publication of DE2537564A1 publication Critical patent/DE2537564A1/de
Application granted granted Critical
Publication of DE2537564C2 publication Critical patent/DE2537564C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H03K3/3545—Stabilisation of output, e.g. using crystal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

PATENTANWÄLTE
DIPL-ING. CURT WALLACH DIPL-ΙΝΘ. GÜNTHER KOCH DR. TINO HAIBACH
β München 2, 22. August 1975 KAUFINGERSTRASSE TELEFON 240275
UNSER ZEICHEN:
15
CENTRE ELECTRONIQITE HORLOQER S.A.
Neuchatel / Schweiz
Integrierte Schaltung mit komplementären Feldeffekt-Transistoren
• A
60981 t/0670
Die vorliegende Erfindung bezieht sich auf eine integrierte Schaltung mit komplementären Feldeffekt-Transistoren (FET), deren Gate aus polykristallinem Silizium bestehen, und mit mindestens einer schwebenden Diode. Die Erfindung betrifft weiterhin ein Verfahren zu deren Herstellung.
Gut eingeführte Technologien (F. Faggin und Klein, "Silicon Gate Technology" Solid state Electronics, Band 13, Seiten 1125-1141 (1970), Schweizer-Patentschrift Nr. 542'518) gestatten die simultane Herstellung komplementärer FET, auch C-MOS genannt, d.h. η-Kanal- und p-Kanal-FET. Die aus komplementären FET aufgebauten logischen Schaltungen weisen mehrere Vorteile auf, insbesondere einen sehr kleinen statischen Verbrauch und einen zur Frequenz der üebergänge proportionalen dynamischen Stromverbrauch sowie eine relativ niedrige Schaltzeit und eine grosse Unempfindlichkeit gegenüber Störsignalen. In einer komplexen integrierten Schaltung ist es oft notwendig, ein analoges Funktionselement vorzusehen, d.h. ein Bauelement, in welchem ein Betrag der Spannung oder der Stromstärke, eine Schwingungsamplitude oder ein Verstärkungsfaktor einen bestimmten festgelegten Wert annehmen müssen. Zu diesem Zwecke ist es wünschenswert, die Möglichkeit zu haben, Elemente, wie z.B. Kondensatoren und Widerstände, in die Schaltung einbauen zu können. Das Ziel der Erfindung besteht in der Herstellung von Widerstandselementen mit hohem Widerstand, deren Kennlinien reproduzierbar sind und deren Herstellungsverfahren mit einer erprobten C-MOS-Technologie kompatibel ist.
Die Idee,. Widerstandselemente einzubauen, ist bereits in verschiedener Weise realisiert worden, mit dem Preis mehrerer Nachteile. Beispielsweise weist in einer bekannten, für einen Quarz-Chronometer bestimmten Schaltung (R.R. Burgess und R.G. Daniels, "C-MOS unites with silicon gate to yield micropower technology", Electronics (30. August 1971), Seiten 28-43) der Oszillator einen aus einem komplementären FET bestehenden Inverter, einen Kondensator mit einer Kapazität von 20 pF und einen Widerstand mit dem Widerstandswert von 50 ΜΩ auf. Zur Herstellung des Kondensators wird kein zusätzliches Herstellungsverfahren
609811/0670
benötigt. Dagegen besteht der Widerstand aus schwach dotiertem, polykristallinen! Silizium, dessen Dotierung die Durchführung einer zusätzlichen Operation verlangt.
Die mit diesem Verfahren hergestellten Widerstände weisen mehrere Nachteile auf. Zunächst sind zu deren Herstellung zusätzliche Fabrikationsschritte notwendig. Ferner haben diese Widerstände die Tendenz sehr stark zu variieren, wenn der spezifische Widerstand gross ist (J. George und J. Chruma, "The Application of Ion Implantation in CHOS", Solid State Technology, November 1973, Seiten 43-46). Durch die Wahl eines niedrigeren spezifischen Widerstandes wäre es möglich, einen hohen Widerstandswert zu erhalten, aber nur mittels einer grossen Oberfläche. Weiterhin wäre, bei erhöhten Frequenzen, ein mit einer solchen Oberfläche verbundenes Auftreten einer Streukapazität sehr störend, weil dadurch die erzeugte Impedanz viel kleiner ist, als der gewünschte Wert derselben.
Man hat versucht, den Polarisationswiderstand eines Oszillators durch zwei Feldeffekt-Transistoren, die parallel zueinander und als Dipol geschaltet sind (US-Patentschrift 3'753'154), zu ersetzen. Diese Lösung ist nicht befriedigend, v/eil diese zusätzlichen Transistoren keine wirklichen schwebenden Dipole sind, sondern ihre Sourcen und Drains sich vielmehr wie mit dem Substrat verbundene Dioden verhalten, was eine einseitige Begrenzung der Gatespannung des aktiven Transistors mit sich bringt. Zusätzlich trägt diese Lösung zur Erhöhung der Störkapazitäten des Schaltkreises bei, derart, dass dieser bei nonen Frequenzen nicht benützt werden kann.
Schliesslich kennt man verschiedene Ausführungen, bei welchen in polykristallinem Silizium vorhandene p-n Uebergangszonen verwendet werden. Die angewandten Techniken sind immer die Ursache irgendeines Nachteils. Zum Beispiel in einer Schutzschaltung (Französische Patentanmeldung F 2 145 460 RCA) erfolgt die Herstellung der Dioden mit Hilfe von Diffusionsmasken-Techniken, mit dem Nachteil einer schlechten Reproduzierbarkeit wegen der in einem sequentiellen Diffusionsverfahren beim Einrichten der
60981 1 /0670
2517564 -H-
Masken auftretenden Toleranzen. Weiterhin werden allein nur für die Festlegung der Uebergangszone zwei Masken benötigt.
Man kennt ebenfalls das in der US-Patentschrift 3 749 987 IBM angegebene Beispiel, welches in Bezug auf die Struktur die gleichen Nachteile aufweist. Ferner führt die gewählte Dotierungsart zur Bildung einer Schottky-Diode. Schliesslich ist noch die franzosische Patentschrift F 2 156 543 RCA zu erwähnen, welche sich mit dem Ausgleich der Stufenhohen einer monolithischen Schaltung befasst. Die auf Grund dieser Patentschrift vorgeschlagene Struktur enthält keinen Hinweis in Bezug auf eine Vereinfachung der Einführung zusätzlicher Komponenten in die Transistoren. Die Dotierungs- und Masken-Techniken ermöglichen immer noch nicht die Herstellung eines abrupten, selbst ausgerichteten schwebenden Uebergangsbereiches ohne die Durchführung von in Bezug auf die erprobte CMOS-Technologie zusätzlichen Verfahrensschritten.
Um das erwähnte Ziel zu erreichen, schlägt die Erfindung eine die obigen Nachteile nicht aufweisende Lösung vor. Die Erfindung betrifft eine integrierte Schaltung mit komplementären Feldeffekt-Transistoren (FET), bei denen für einen Transistortyp die Kanäle an der Oberfläche des Substrats und für den komplementären Typ an der Oberfläche einer im Substrat vorhandenen in Bezug auf das Substrat komplementär dotierten Zone vorgesehen sind und die Gate der Transistoren einer in Bezug auf das Substrat und die Zone bzw. Zonen isolierte, aus polykristallinem Silizium bestehenden Schicht angehören, und mit mindestens einer sog. schwebenden Diode, d.h. einer Diode die weder mit dem Substrat noch mit der genannten Zone verbunden ist.
Die integrierte Schaltung, gemäss Erfindung, ist dadurch gekennzeichnet, dass ein erster Bereich der genannten Schicht aus polykristallinem Silizium von einer dotierten Isolierschicht überdeckt ist, dass der übrige Teil der aus polykristallinem Silizium bestehenden Schicht einen in umgekehrter Weise dotierten zweiten Bereich bildet, und dass an mindestens einer Stelle unterhalb des Randes der dotierten Isolierschicht die beiden Berei-
609811/0670
ehe einander berühren, wodurch ein die genannte Diode bildender selbst ausgerichteter üebergangsbereich entsteht, welche in der Schaltung verwendete Diode eine in Bezug auf einen im monokristallinen Silizium vorhandenen Üebergangsbereich wesentlich grössere inverse Leitfähigkeit besitzt und deren Kennlinien sehr gut reproduzierbar sind.
Die Erfindung betrifft ferner ein Verfahren zur Herstellung der integrierten Schaltung, welches dadurch gekennzeichnet ist, dass die genannte schwebende Diode im Laufe der gleichen Operationen wie die Feldeffekt-Transistoren hergestellt wird.
Der Erfindung lag aie Idee zu Grunde, von den notwendigen Fabrikationsschritten der Technologie der komplementäre FET aufweisenden Schaltkreise zu profitieren, welche Technologie im bereits erwähnten Schweizer-Patent Nr. 542 518 offenbart ist, um zusätzliche Komponenten in der für die Gate der FET vorgesehenen, aus polykristallinem Silizium bestehenden Schicht zu schaffen. Es hat sich gezeigt, dass diese Komponenten gewisse interessante Eigenschaften aufweisen.
Mit der gewählten Lösung erhält man zwischen zwei nxchtkompenzierten, stark dotierten Bereichen abrupte Uebergangsbereiche, welche ein Widerstandselement mit hoher Impedanz bilden, welches Element an Stelle eines Widerstandes oaer einer nichtlinearen Komponente mit einer Anzahl Vorteilen verwendbar ist.
Gewisse interessante Eigenschaften der sich in einer Schicht aus polykristallinem Silizium befindlichen p-n üebergangsbereiche sind bekannt (J. Manolin und T.I. Kamins, "P-N junctions in polycrystalline silicon films", Solid State Electronics, Band 15, Seiten 1103-11Ü6, 1972). Das mittels dieses Uebergangsbereiches erhaltene Element kann entweder als Diode in Leitrichtung oder in Sperrichtung als ein nichtlinearer Widerstand hoher Güte verwendet werden, wobei dieses Element bestimmte Vorteile aufweist:
Es kann in Serie oder parallel geschaltet werden ohne Beschränkung bezüglich der Gleichspannung im Verhältnis zu der
60981 1 /067Q
•fr *
Zone oder dem Substrat (die Serieschaltung erlaubt die Erlangung eines symmetrisehen Elementes oder die Verminderung nichtlinearer Effekte). Dieses Element ordnet einer grossen Stromdichte eine sehr kleine Dimension zu (Platzgewinn) und weist einen üebergangsbereich mit kleiner Kapazität sowie eine kleine Streukapazität im Verhältnis zum Substrat auf. Dieses Element eignet sich also hervorragend für eine Verwendung in einem hochfrequenten Schaltkreis mit geringer Schaltzeit. Die Kennlinien dieses Elementes, insbesondere sein Widerstandswert, sind besser reproduzierbar als diejenigen der aus polykristallinem Silizium bestehenden Widerstände und die Aehnlichkeit der Eigenschaften benachbarten Elemente ist hervorragend. Ferner ist das Element elektrisch isoliert, was die Zusammenschaltungen wegen der zusätzlichen Freiheitsgrade erleichtert.
In den beiliegenden Zeichnungen werden beispielsweise Ausführungsformen der erfindungsgemässen Schaltung dargestellt. Es zeigen:
Fig. 1 eine schematische Ansicht eines charakteristischen Elementes der Schaltung,
Fig. 2 einen Grundriss einer integrierten Schaltung, die, um ein Beispiel des Herstellungsverfahrens zu nennen, mit Hilfe von dotierten Oxyden hergestellt ist,
Fig. 3 einen Schnitt entlang der in Fig. 2 angegebenen Linie 3-3, einen Schnitt entlang der in Fig. 2 angegebenen Linie 4-4, einen Schnitt entlang der in Fig. 2 angegebenen Linie 5-5, die Strom-Spannungs-Kennlinien eines Uebergangsbereiches, dessen Struktur in den Fig. 2 und 3 ersichtlich ist, die Darstellung eines andern Beispiels des Herstellungsverfahrens ,
ein erstes Schaltschema eines Verstärkers, welcher schwebende Dioden aufweist,
ein Schaltschema eines Quarz-Oszillators, welcher schwebende Dioden aufweist,
Fig. 10 ein zweites Schalschema eines Verstärkers, welcher schwebende Dioden aufweist,
609811/0670
25375B4
Fig. 11 ein drittes Schaltschema eines Verstärkers, welcher schwebende Dioden aufweist, und
Fig. 12 ein logisches Gatter, welches eine schwebenae Diode aufweist.
In Fig. 1 ist eine schematische Ansicht eines charakteristischen Elementes der Schaltung dargestellt. Dieses Element v/eist eine Schicht aus polykristallinem Silizium auf, welche in einen ersten p-dotierten Bereich 1 und einen zweiten n-dotierten Bereich 2 unterteilt ist, welche Bereiche an ihrer gemeinsamen Trennfläche einen p-n-Uebergangsbereich bilden. Diese Schicht aus polykristallinem Silizium ist auf einer amorphen isolierenden Schicht 4, wie z.B. SiO2, aufgetragen. Unterhalb der Schicht 4 befindet sich eine aus monokristallinem Silizium bestehende Unterlage 5, die die Substratscheibe bildet. Eine Isolierschicht wird auf einen der aus polykristallinem Silizium bestehenden Bereiche aufgetragen. Diese Isolierschicht erfüllt eine doppelte Funktion. Einerseits dient sie als Dotierungsquelle. Wenn sie z.B. Bor-Atome enthält, erfolgt eine p-Dotierung und wenn sie z.B. Phosphor-Atome enthält, erfolgt eine η-Dotierung. Andererseits dient diese Isolierschicht bezüglich des anders dotierten Bereichs als Maske. Durch die Anwendung eines üblichen photolithographischen Aetzverfahrens v/ird die dotierte Isolierschicht in denjenigen Bereichen entfernt, in denen man eine inverse Dotierung wünscht. Die Kante 7 begrenzt in eindeutiger Weise die Stelle des p-n Uebergangsbereiches.
In seinen Einzelheiten kann das Element unterschiedlich sein, je nachdem, welches Herstellungsverfahren angewendet wird. Ein erstes Verfahren besteht in der Verwendung nacheinander aufgetragener p- und η-dotierter Oxyde (schweizerische Patentschrift Nr. 542'518), um die stark dotierten Bereiche der Sourcen und Drains der komplementären MOS-Transistoren zu erhalten und um das polykristalline Silizium, das in diesen Transistoren als Gate dient und im betrachteten Element verwendet wird, zu dotieren. Dieses Verfahren wird angewendet, um die in den Fig. 2 bis 5 ersichtlichen Strukturen zu erzeugen. Fig. 2 stellt einen Grundriss
609811/0670
-ε*
einer Struktur dar, welche einen p-Kanal-Transistor (links), einen n-Kanal-Transistor (rechts) und eine p-n-Uebergangszone in der polykristallinen Schicht (in der Mitte) aufweist. Fig. 3 stellt einen Schnitt entlang der in Fig. 2 ersichtlichen Linie 3-3 dar, in welcher Schnittdarstellung die p-n Uebergangszone in der Mitte und die Gate der beiden Transistoren links und rechts ersichtlich sind. In Fig. 4 sind die Source und der Drain des p-Kanal-Transistors und in Fig. 5 die Source und der Drain des n-Kanal-Transistors im Schnitt dargestellt. Dieses Element setzt sich aus einem η-dotierten monokristallinen Siliziumsubstrat 10 zusammen und weist mindestens eine p-dotierte Zone 11 auf. Das Ganze ist mit einer ungefähr 1 pm dicken Schicht 12, bestehend aus einem thermischen Oxyd, zugedeckt. An denjenigen Stellen der Schicht 12, wo die Transistoren und die stark dotierten Stellen sich befinden müssen, sind Oeffnungen 13 angeordnet. Eine 0,1 pm dicke, das Gate bildende Oxydschicht 14 wird mittels eines thermischen Verfahrens im Innern der Oeffnungen auf die Oberfläche des Siliziumsubstrats aufgetragen, um die das Gate des Transistors bildende Oxydschicht zu bilden. Das Material einer 0,6 pm dicken, aus polykristallinem Silizium bestehenden Schicht 15, wird durch Abscheiden aus der Dampfphase aufgetragen und die so entstandene Schicht wird anschliessend selektiv geätzt, um die gewünschte Form und Abmessung derselben zu erhalten. Nach einer schwachen Aetzung des Oxydes zwecks Entfernung der nicht von polykristallinem Silizium bedeckten, das Gate bildenden dünnen Schicht 15, 16 der Bereiche 13, wird ein mit Bor dotiertes Oxyd 17 bei niedriger Temperatur aufgetragen und anschliessend in selektiver Weise geätzt, um den Bereich abzugrenzen, den man pdotieren will, und schliesslich wird ein mit Phosphor dotiertes Oxyd 18 aufgetragen. Auf diese Operationen folgt eine thermische Behandlung bei einer Temperatur von 11000C, die ungefähr fünfundvierzig Minuten dauert und während der die Bor- und Phosphoratome in sämtliche Bereiche des mono- und polykristallinen Siliziums, die mit den dotierten Oxydschichten des entsprechenden Materials in Berührung stehen, diffundieren. Insbesondere wird ein Rand 19
609811/0670
der rait Bor dotierten Oxydschicht, die von einer mit Phosphor dotierten Oxydschicht überdeckt ist, in der darunterliegenden Schicht 15, 16 aus polykristallinen! Silizium einen p-n Uefaergangsbereich 20 erzeugen, welcher üebergangsbereich 20 sich zwischen dem p-dotierten Bereich 15 und dem η-dotierten Bereich 16 des polykristallinen Silizium befindet. Gleichzeitig werden die Bereiche der Sourcen und der Drains 21 der p-Kanal Transistoren durch Diffusion von Bor in die mit der Bor dotierten Oxydschicht 17 in Berührung stehenden Bereiche des Substrats 10 erhalten, während die Bereiche der Sourcen und Drains 22 der n-Kanal Transistoren durch Diffusion von Phosphor in die mit der mit Phosphor dotierten Oxydschicht 18 in Berührung stehenden Bereiche der Zone erzeugt werden. Diese Bereiche sind in Fig. 3 durch eine gestrichelte Linie angedeutet, da sie sich nicht in der in dieser Figur dargestellten Schnittebene befinden, welche durch die !litte der Gate gelegt ist. Man findet diese Bereiche in den Figuren 4 und 5 dargestellt, welche Figuren in Bezug auf den in Fig. 3 dargestellten Schnitt senkrechte Schnitte sind. Die folgenden Herstellungsoperationen bestehen in einer selektiven Aetzung der Oxydschichten, um Kontaktöffnungen 23, 24 zur polykristallinen Siliziumschicht 15, 16 sowie zur mittels dotierter Oxyde dotierten monokristallinen Siliziumschicht 10 zu bilden. Nach dem Auftragen einer Aluminiumschicht 25 werden durch eine letzte selektive Aetzung die metallischen Verbindungen festgelegt.
Die Verwendung von Dioden aus polykristallinem Silizium an Stelle von Widerständen aus schwach dotiertem polykristallinem Silizium ermöglicht beim Diffusionsverfahren mit dotierten Oxyden eine Reduktion der Anzahl notwendiger photolithographischer Masken von sieben auf sechs Masken.
Wenn man einen ohm'sehen Kontakt zwischen zwei einander entgegengesetzte Bereiche des polykristallinen Siliziums benötigt, bedient man sich des bekannten Verfahrens, welches in der Verwendung einer metallischen Verbindung (Aluminium) besteht, die mit jedem Bereich einen ohm'sehen Kontakt herstellt. Durch eine · Kombination dieses Verfahrens mit dem Verfahren zur Herstellung
609811/0670
der Uebergangsbereiche kann man also beispielsweise mehrere in Serie geschaltete Dioden erhalten, die alle vom elektrischen Strom gleichsinnig durchflossen werden.
Fig. 6 zeigt die bei Umgebungstemperatur gemessenen Strom-Spannungs-Kennlinien eines Üebergangsbereiches, welch letzterer mittels des soeben beschriebenen Verfahrens in einer polykristallinen Silizium-Schicht hergestellt wurde. Die Breite des Üebergangsbereiches beträgt 8 pm. Diese Kennlinien zeigen, dass die Stromstärke mit steigendem positivem Wert der Spannung schwacher Strome exponentiell zunimmt und dass die Steilheit der Kennlinien bei Strömen, die grosser als 10 μΑ sind, abnimmt. In Richtung der negativen Spannungswerte nimmt die Stromstärke bei steigender Spannung mehr als linear zu, welche Stromzunahme aber trotzdem relativ gering bleibt. Bei einer Spannung von ungefähr einem Volt v/eist der äquivalente Widerstand die Grössenordnung von 1 GQ, (10 Ω) auf. In Bezug auf zwei unabhängig voneinander hergestellte Dioden können diese Kennlinien sich durch einen Faktor 2 bis 3 voneinander unterscheiden. Dagegen weisen zwei benachbart auf einem Substrat angeordnete und dieselbe Abmessungen aufweisende Dioden zueinander ähnliche Kennlinien auf, die sich nur um einige Prozente voneinander unterscheiden.
Im Vergleich mit p-n Uebergangsbereichen in monokristallinem Silizium weisen die in polykristallinen Siliziumschichten erzeugten p-n-Uebergangsbereiche zwei sehr vorteilhafte Eigenschaften auf: Die Stromdichten sind bei einer gegebenen Spannung 100 bis 1000 mal grosser und die Lebensdauer der Minoritätsträger ist in der gleichen Grössenordnung verringert.
Die erste Eigenschaft ermöglicht die Herstellung von Uebergangsbereichen, deren Ausdehnung sehr klein ist, weshalb sie wenig Platz benötigen und eine sehr geringe Streukapazität aufweisen.
Die zweite Eigenschaft, verbunden mit der ersten, ist vorteilhaft bei der Verwendung hoher Frequenzen und ermöglicht die Verwendung von Dioden aus polykristallinen! Silizium in Schaltungen mit ultraschneller Schaltzeit, bei welchen Schaltungen
609811/0670
eine Verwendung von aus monokristallinem Silizium bestehenden Dioden nicht möglich ist.
Eine Ausführungsform des soeben beschriebenen und ebenfalls in Fig. 3 dargestellten Verfahrens besteht in der Erhaltung der ersten dotierten Oxydschicht zwecks Abgrenzung und llaskierung des Bereiches aus polykristallinem Silizium eines ersten Dotierungstyps. Anschliessend wird die komplementäre Dotierung des andern Bereiches durch einen Vorauftrag in gasförmigem Zustand bei einer Temperatur zwischen 900° und 1200°C durchgeführt. Eine nicht dotierte Isolierschicht Ib wird anschliessend auf der gesamten Oberfläche aufgetragen. Eine etwaig anschliessend durchgeführte Wärmebehandlung bei hoher Temperatur dient zur simultanen Vervollständigung der Diffusion der beiden Bereiche. Die folgenden Verfahrenschritte (Herstellung einer Kontaktöffnung und Metallisierung) sind identisch mit den entsprechenden des ersten Verfahrens.
Eine zweite Variante des Fabrikationsverfahrens ist mit der soeben beschriebenen identisch, allerdings mit der Ausnahme, dass der Vorauftrag durch eine Ionenimplantation ersetzt wird.
Eine dritte, in Fig. 7 dargestellte Variante des Fabrikationsverfahrens besteht darin, den bei den soeben beschriebenen beiden Varianten bestehende Verfahrensschritt des Auftragens einer nichtdotierten Oxydschicht durch ein Wärmeverfahren bei hoher Temperatur, bei dem eine die Oxydation fördernde Atmosphäre verwendet wird, zu ersetzen, wodurch das Entstehen einer Oxyd-Schutzschicht 29 auf der Oberfläche des polykristallinen Siliziums bewirkt wird.
In den Fig. 8 bis 12 sind Schaltungen dargestellt, in denen Dioden verwendet werden, die durch dir Erzeugung eines p-n Uebergangsbereiches in einer polykristallinen Siliziumschicht gebildet sind. Diese Dioden werden durch das übliche Symbol der monokristallinen Dioden repräsentiert. Es ist jedoch zu beachten, . dass diese Schaltungen die speziellen Eigenschaften der soeben beschriebenen üebergangsbereiche berücksichtigen und dass ein Ersatz dieser Dioden durch monokristalline Dioden nicht vorgesehen
609811/0670
Die aus polykristallinen! Silizium bestehenden Dioden weisen den Vorteil auf, sehr kleine Strukturen zu sein, welche auf einer dicken Oxydschicht aufgetragen sind. Diese Dioden weisen sehr kleine Streukapazitäten (z.B. 10 fF) und Kopplungskapazitäten (z.B. 2 fF). Bei Ausführungsformen, bei denen hohe Frequenzen und Impedanzen auftreten, spielt die Verwendung solcher Dioden eine grosse Rolle. Insbesondere trifft dies für die Verwendung in Schaltungen mit sehr geringem Stromverbrauch zu.
Fig. 8 zeigt eine Verstärkerschaltungsstufe mit kapazitiver Kopplung, welche zwei Dioden D, und D„ aus polykristallinem Silizium, einen p-Kanal-FET T , einen n-Kanal-FET T und einen Kopplungskondensator C, aufweist. Die Transistoren sind in Serie geschaltet und zwischen einer positiven Speiseklemme V und der Masse 30 miteinander verbunden und über die Diode D1 mit der Klemme V und über die Diode D2 mit der Masse verbunden. Die Kathode der Diode D, ist mit der Klemme V und die Anode der Diode D2 mit der Masse verbunden, derart, dass die beiden Dioden in Sperrichtung polarisiert sind. Der Kopplungskondensator ist zwischen einer Eingangsklemme und den Gaten 30 geschaltet. Um einen hohen Grad der Gleichheit der Dioden untereinander zu erlangen, werden diese gleichzeitig auf derselben integrierten Schaltung hergestellt, indem die nebeneinander angeordnet werden und die gleichen Abmessungen erhalten. Diese Dioden werden einander sehr ähnliche Strom-Spannungs-Kennlinien besitzen und da der Gleichstrom, der durch diese fliesst, derselbe ist (Nullstrom in den Gaten der Transistoren und im Kondensator), wird die am Punkt 30 auftretende Spannung ziemlich genau die Hälfte der an der Klemme V auftretenden Spannung betragen.
Die FET werden ebenfalls so ausgewählt, dass ihre Schwellenspannung V und ihr Koeffizient β, sowie diese allgemein definiert sind (W.N. Carr und J.P. Mize, "MOS/LSI Design and Application", McGraw Hill Book Co., New York 1972, Seite 52), einander gleich sind. Sie werden dann entsprechend den besten Bedingungen für einen Verstärker polarisiert, das heisst, dass die Ausgangsspannung am Punkt 32 ebenfalls der Hälfte der an der
609811/0670
Klemme V herrschenden Spannung entspricht und der Verstärkungsfaktor seinen Maximalwert erreicht. Die untere Grenzfreguenz
f . des Verstärkers ist folgendermassen definiert: mm
f . = 1/(2*R C1) min ' eq 1
wobei R der Aequivalentwiderstand der Dioden ist. Da dieser Widerstand sehr gross ist, genügt ein Kondensator mit geringer Kapazität, um eine relativ niedrige Grenzfrequenz zu erhalten.
Z.B. R = 100 ΜΩ, Cn = 32 pF, f . = 50 Hz. Diese Schaltung ist eq 1 c mxn
hundertprozentig integrierbar.
In Fig. 9 ist eine Oszillatorschaltung für einen Quarz dargestellt, die von einer bekannten Schaltung (RCA, COS/MOS integrated Circuits Manual, Technical Series CMS-270 (1971), Seite 147, Fig. 146) abstammt. Ein p-Kanal-FET T3 und ein n-Kanal-FET T. sind in Serie geschaltet und zwischen einer positiven Speiseklemme V und der 24asse angeordnet. Sie bilden einen Verstärker, dessen Eingang 33 und Ausgang 34 je mit einer Klemme des Quarzes Q sowie über die Kondensatoren C9 und C-, mit der Masse verbunden sind. Schliesslich v/eist diese Schaltung zwischen den Punkten 33 und 34 ein Polarisationselement auf, welches aus in Serie geschalteten, zueinander entgegengesetzt angeordneten Dioden D- und D. aus polykristallinem Silizium besteht. Diese Schaltung polarisiert sich derart, dass die Gleichspannung am Eingang 33 gleich der Gleichspannung am Ausgang 34 ist, und dies selbst dann, wenn die Transistoren nicht identisch sind. Dieser Sachverhalt besteht selbst beim Vorhandensein einer Oszillation, solange der gemeinsame Punkt zwischen D3 und D. nicht kapazitiv belastet ist oder die Kapazitäten der Kondensatoren C2 und C3 einander ziemlich genau entsprechen.
In Fig. 10 ist die Schaltung eines Verstärkers dargestellt, welcher sich bestens zur Umwandlung einer hochfrequenten, sinusförmigen Spannung in eine Rechteckspannung eignet, welche Rechteckspannung als Eingangssignal für logische Schaltkreise verwendet werden kann. Die in Fig. 10 dargestellte Schaltung weist zwei komplementäre FET T5 und T6 auf. Dieser Verstärker wird über
809811/0670
253756*
einen Kopplungskondensator C4 durch eine am Punkt 35 auftretende, hochfrequente Spannung gespeist. Vier Dioden D5 bis D„ des beschriebenen Typs sind folgendermassen zwischen dem Eingang 36 und dem Ausgang 37 des Verstärkers angeordnet: ein erstes Diodenpaar D1-, Dfi ist derart angeordnet, dass die Kathode der Diode D1. mit dem Eingang 36, die Anode dieser Diode mit derjenigen der Diode D und die Kathode der Diode D mit dem Ausgang 37 verbunden sind. Ein zweites Diodenpaar D7, D3 ist derart angeordnet, dass die Anode der Diode D7 mit dem Eingang 36, die Kathode derselben Diode mit derjenigen der Diode D„ und die Anode der Diode D„ mit dem Ausgang 37 verbunden sind. Diese Anordnung liefert dem Verstärker eine Vorspannung in der Nähe des Punktes maximaler Verstärkung, wenn das hochfrequente Signal eine kleine Amplitude besitzt. Bei Normalbetrieb genügt die Amplitude des hochfrequenten Signals, um ein Ausgangssignal in der Form einer Rechteckwelle zu erzeugen, deren doppelter Amplitudenwert ungefähr der an der Klemme V herrschenden Speisespannung entspricht. Diese Rechteckwelle ruft an der Anode der Diode Dfi eine Gleichspannung herfor, deren Betrag ungefähr dem Minimalwert der Rechteckspannung entspricht und erzeugt an der Kathode der Diode D3 eine Gleichspannung, deren Betrag ungefähr dem Maximalwert der Rechteckspannung entspricht. Diese beiden Spannungen werden durch diesen Knoten zugeordnete Streukondensatoren C5 und Cß konstant gehalten. Die als gleich angenommenen Dioden D1- und D7 erzeugen am Eingang des Inverters eine Gleichspannung, die ziemlich genau dem Mittelwert dieser beiden Spannungen entspricht, d.h. der Hälfte der Batteriespannung, wie dies ebenfalls in der Schaltung gemäss Fig. 11 der Fall ist.
In Fig. 11 ist ein Stromverstärker dargestellt, der einen aktiven n-Kanal-Transistor T aufweist, dessen Drain mit der Masse verbunden ist. Die Source dieses Transistors ist mit dem Ausgang 40 sowie mit dem Drain eines Lasttransistors T0 ver-
bunden. Das Gate des Transistors T7 ist mit dem Eingang 38 über einen Kopplungskondensator C7 und mit der Masse über ein Netz bestehend aus sechs Dioden Dg bis D14 aus polykristallinem Silizium
60981 1 /0670
verbunden. Die in Serie geschaltenen Dioden D9, D^0 und D11 sind zwischen dem Gate 39 und der Ilasse 41 angeordnet, wobei ihre Kathoden der Masse zugekehrt sind. Die ebenfalls in Serie geschalteten Dioden ^12' Dl3 und Di4 sind zwischen dem Gate 39 und der Masse 41 angeordnet, wobei aber ihre Anoden der Hasse zugekehrt sind. Bei Abwesenheit einer Eingangsspannung verhalten sich die Dioden wie zwei parallel geschaltete, hohe 'Widerstände und dienen zur Aufrechterhaltung eines Null-Potentials am Gate 39. Beim Vorhandensein einer sinusförmigen Eingangsspannung leiten die Dioden Dq bis D., den Strom während der positiven Wechselspannungs-Halbperiode, währenddem die Dioden D„., bis D, . den Strom während der negativen Wechselspannungs-Halbperiode leiten. Wenn die sechs Dioden untereinander gleich sind, dann schwingt die Viechseispannung um einen Wert, der dem Mittelwert gebildet aus der positiven und negativen Wechselspannungs-Halbperiode entspricht. Wenn es sich bei der Wechselspannung um eine Sinus-Schwingung handelt, dann ist dieser Mittelwert null. Der Grund weshalb mehrere Dioden in Serie geschaltet werden, liegt darin, dass dadurch die Verwendung einer Eingangs-Wechselspannung mit ziemlich grosser Amplitude (0,7 V) ermöglicht wird, ohne dass dabei die maximale Stromstärks des in den Dioden fliessenden Stromes einen bestimmten Höchstwert (max. 30 nA) überschreitet. Wenn diese Dioden dieselben Abmessungen aufweisen, dann wird ihre Symmetrie mit einer hervorragenden Genauigkeit gewährleistet, Dadurch werden sechs identische üebergangsbereiche erreicht. Wenn man eine andere Vorspannung des Verstärkers wünscht, kann man die Dioden mit einem Punkt verbinden, dessen Potential umgleich Null ist. Eine derartige Möglichkeit besteht nicht, wenn nur Dioden verwendet werden, die durch Diffusion im monokristallinen Silizium hergestellt wurden, weil diese Dioden nicht "schwebend" und nicht beliebig untereinander verbindbar sind. Die Vorteile einer mittels Dioden polarisierten Schaltung im Gegensatz zu einem Widerstand bestehen in einem beträchtlichen Platzgewinn, einer mit der komplementären FET-Technologie kompatiblen Fabrikation ohne zusätzlichen Fabrikationsschritt und einer Strom-Spannungs-
60981 1/0670
Kennlinie exponentieller Natur, die gleichzeitig als Spannungsbegrenzung dient, d.h. als Eingangsschutz gegen statische Entladungen während der Benutzung der Schaltung.
Daneben weist die Schaltung gemäss Fig. 11 einen n-Kanal-Lasttransistor T auf, der den Transistor T7 mit Gleichstrom versorgt. Dieser Transistor Tg v/eist darüber hinaus bei Wechselspannungsbetrieb eine hohe Impedanz auf. Sein Drain ist mit der Source des Transistors T_, und seine Source ist mit der negativen Klemme Veo einer nicht dargestellten Spannungsquelle
Du
verbunden. Die Spannung am Gate 42 des Transistors T3 beeinflusst mittels seines Drainstromes die Steilheit des Transistors T_.
Ein Spannungsteiler, der aus zwei Dioden D, und D, aus polykristallinem Silizium besteht, die zwischen der Masse und der negativen Klemme V_c angeordnet sind, ist mit dem Gate des Transistors Tft verbunden und dient zur Erzeugung einer Spannung, die ziemlich genau der Hälfte der an der Klemme V herrsehenden Spannung entspricht.
In Fig. 12 ist ein Äusführungsbeispiel dargestellt, bei welchem eine aus polykristallinem Silizium bestehende Diode in einem logischen Schaltkreis als Belastungswiderstand dient. Es handelt sich hier um ein NOR-Gatter mit zwei Eingängen 43 und 44, welches Gatter zwei n-Kanal-FET T und T10 aufweist, deren Drains untereinander sowie mit der Anode einer aus polykristallinem Silizium bestehenden Diode D37 verbunden sind, währenddem die Kathode der Diode D17 mit einer positiven Klemme V in Verbindung steht. Die Sourcen dieser beiden FET sind mit der Masse verbunden. Durch diese Anordnung entsteht ein elementarer logischer Schaltkreis, welcher durch Beifügen von in Serie oder parallel geschalteten, v/eiteren FET ergänzt werden kann.. Durch die Kombination zweier solcher Stufen erhält man ein RS-Flip-Flop. Derartige Schaltungen, in denen die Belastungswiderstände durch mit konstanter Vorspannung betriebene FET gebildet werden, sind bekannt (W.N. Carr und J.P. Mize, "MOS/LSI Design and Application", McGraw Hill Book Co., New York 1972, Fig. 4.11b und 4.19b). Die Verwendung erfindungsgemässer Dioden aus polykristallinen! Silizium
60981 1 /0670
führt zu einer viel kompakteren Geometrie und zu einem viel geringeren Verbrauch. Die so erhaltene Schaltung weist eine relativ lange Schaltzeit auf und eignet sich deshalb für die Niederfrequenz-Stufen einer komplexen Schaltung, deren Hochfrequenz-Stufen mit Schaltungen versehen werden, die komplementäre FET aufweisen.
Andere bekannte statische Schaltkreise können dadurch abgeändert werden, dass die üblichen Belastungselemente, wie z.B. Widerstände oder ein einer konstanten Vorspannung unterworfener FET, durch Dioden aus polykristallinem Silizium ersetzt werden, wodurch Schaltungen entstehen, die sich im Rahmen der vorliegenden Erfindung befinden.
609811/0670

Claims (6)

  1. PATENTANSPRÜECHE
    \J Integrierte Schaltung mit komplementären Feldeffekt-Transistoren (FET), bei denen für einen Transistortyp die Kanäle an der Oberfläche des Substrats und für den komplementären Typ an der Oberfläche einer im Substrat vorhandenen, in Bezug auf das Substrat komplementär dotierte Zone vorgesehen sind und die Gate der Transistoren einer in Bezug auf das Substrat und die Zone bzw. Zonen isolierte, aus polykristallinem Silizium bestehenden Schicht angehören, und mit mindestens einer sogenannten schwebenden Diode, das heisst, eine Diode die weder mit dem Substrat noch mit der genannten Zone verbunden ist, dadurch gekennzeichnet, dass ein erster Bereich der genannten Schicht aus polykristalli-. nem Silizium von einer dotierten Isolierschicht überdeckt ist, dass der übrige Teil der aus polykristallinem Silizium bestehenden Schicht einen in umgekehrter Weise dotierten zweiten Bereich bildet, und dass an mindestens einer Stelle unterhalb des Randes der dotierten Isolierschicht die beiden Bereiche einander berühren, wodurch ein die genannte Diode bildender selbst ausgerichteter üebergangsbereich entsteht, welche in der Schaltung verwendete Diode eine in Bezug auf einen in monokristallinem Silizium vorhandenen Üebergangsbereich wesentlich grössere Leitfähigkeit in Sperrichtung besitzt und deren Kennlinien sehr gut reproduzierbar sind.
  2. 2. Verfahren zur Herstellung der integrierten Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die genannte schwebende Diode im Laufe der gleichen Operationen wie die Feldeffekt-Transistoren hergestellt wird.
  3. 3. Integrierte Schaltung nach Anspruch 1, mit einem FET-Verstarker, dadurch gekennzeichnet, dass eine mindestens einen p-n Üebergangsbereich aufweisende Kombination zwischen einem Punkt mit konstantem Potential und einem Steuergate des Verstärkers angeordnet ist, um eine Polarisationsspannung zu erzeugen.
  4. 4. Integrierte Schaltung nach Anspruch 1, mit einem FET-Verstärker, dadurch gekennzeichnet, dass eine erste Gruppe von
    609811/0670
    ρ-η Uebergangsbereichen zwischen einem ersten Punkt mit konstantem Potential und dem Eingang des Verstärkers angeordnet ist, dass eine zweite Gruppe von p-n Uebergangsbereichen zwischen einem zweiten Punkt mit konstantem Potential, das in Bezug auf dasjenige des ersten Punktes kleiner ist, und dem Eingang des Verstärkers angeordnet ist, und dass sämtliche Uebergangsbereiche ihre Kathode auf der Seite des ersten Punktes und ihre Anode auf der Seite des zweiten Punktes haben.
  5. 5. Integrierte Schaltung nach /mspruch 1, mit einem FET-Verstärker, dadurch gekennzeichnet, dass der Eingang und der Ausgang einer Gruppe von p-n Uebergangsbereichen miteinander verbunden sind, um an ihrem Eingang eine Polarisations-Gleichspannung zu erzeugen, die im wesentlichen der am Ausgang herrschenden Gleichspannung entspricht.
  6. 6. Integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, dass der Verstärker das aktive Element eines Quarzoszillators ist.
    7. Integrierte Schaltung nach Anspruch 6, dadurch gekennzeichnet, dass diese Gruppe aus zwei Uebergangsbereichen besteht, welche in Serie geschaltet und entgegengesetzt zueinander angeordnet sind.
    8. Integrierte Schaltung nach Anspruch 1, mit einem als Inverter betriebenen Verstärker, dadurch gekennzeichnet, dass der Eingang un der Ausgang einer Kombination bestehend aus vier untereinander ähnlichen p-n Uebergangsbereichen miteinander verbunden sind, dass diese Kombination zwei Dioden aufweist, deren Anoden miteinander verbunden und welche Dioden in Serie geschaltet sind, dass die Kathode der einen Diode mit dem Eingang und die Kathode der andern Diode mit dem Ausgang verbunden sind, und dass zwei weitere, in Serie geschaltete Dioden, deren Kathoden miteinander verbunden sind, vorhanden sind, dass die Anode der einen Diode mit dem Eingang und die Anode der andern Diode mit dem Ausgang des Verstärkers verbunden sind.
    9. Integrierte Schaltung nach Anspruch 3, dadurch gekennzeichnet, dass die Kombination zwei Gruppen von p-n Ueber-
    609811 /0670
    -ao-
    gangsbereichen aufweist, dass die erste der beiden Gruppe mindestens eine« p-n Uebergangsbereich aufweist, dessen Kathode dem Gate und dessen Anode der Seite des konstanten Potentials zugekehrt sind, dass die zweite Gruppe dieselbe Anzahl Üebergangsbereiche aufweist, dass jeder dieser Üebergangsbereiche dieselbe Geometrie wie der uebergangsbereich der ersten Gruppe aufweist, und dass die Anode jedes dieser üebergangsbereiche dem Gate und die Kathode der Seite des konstanten Potentials zugekehrt sind.
    10. Integrierte Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass sie mindestens ein logisches Gatter aufweist, dessen aktive Elemente aus Feldeffekt-Transistoren desselben Typs bestehen und dessen Belastungswiderstand aus einem p-n Uebergangsbereich besteht.
    11. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die genannte Diode am Rande einer eine Dotiersubstanz enthaltenden Isolierschicht gebildet ist, welche Isolierschicht derart aufgetragen und geätzt wird, um den ersten Bereich der aus polykristallinem Silizium bestehenden Schicht zu überdecken, dass der zweite Bereich in umgekehrter Weise dotiert wird und dass dabei die auf den ersten Bereich aufgetragene dotierende Isolierschicht als Maske dient, und dass die Struktur einer Wärmebehandlung mit hohen Temperaturen unterworfen wird, damit die genannte Dotiersubstanz in die polykristalline Silizium-Schicht diffundiert.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet/ dass der zweite Bereich durch einen Vorauftrag in gasformigem Zustand dotiert wird, und dass anschliessend auf der gesamten Oberfläche eine nichtdotierte Isolierschicht aufgetragen wird.
    13. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass der zweite Bereich durch eine Ionen-Implantation dotiert wird, und dass anschliessend auf der gesamten Oberfläche eine nichtdotierte Isolierschicht aufgetragen wird.
    14. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass, nach der Dotierung des einen und des andern Bereiches, auf der Oberfläche des polykristallinen Siliziums unter dem Einfluss einer die Oxydation fordernden Atmosphäre eine Oxyd-Schutzschicht gebildet wird.
    609 811/0670
    15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die p-n Uebergangsbereiche am Rande einer mit Bor dotierten, auf der Schicht aus polykristallinem Silizium aufgetragenen Oxydschicht gebildet sind, auf welche eine mit Phosphor dotierte Oxydschicht aufgetragen wird, und dass die Struktur einer Wärmebehandlung mit hohen Temperaturen unterworfen wird, damit die Bor- und Phosphoratome in die Schicht aus polykristallinem Silizium diffundieren.
    6 0 9 8 1 1 / 0 R 7 Q
    Leerseite
DE2537564A 1974-08-29 1975-08-22 Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens Expired DE2537564C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH1178874A CH581904A5 (de) 1974-08-29 1974-08-29

Publications (2)

Publication Number Publication Date
DE2537564A1 true DE2537564A1 (de) 1976-03-11
DE2537564C2 DE2537564C2 (de) 1982-05-27

Family

ID=4376876

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2537564A Expired DE2537564C2 (de) 1974-08-29 1975-08-22 Verfahren zur Herstellung einer integrierten Schaltung sowie Verwendung dieses Verfahrens

Country Status (4)

Country Link
US (1) US4041522A (de)
JP (1) JPS5150588A (de)
CH (1) CH581904A5 (de)
DE (1) DE2537564C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2382771A1 (fr) * 1976-11-22 1978-09-29 Mostek Corp Structure semi-conductrice pour circuit integre
DE2905022A1 (de) * 1978-02-10 1979-10-31 Nippon Electric Co Integrierte halbleiterschaltung
FR2438340A1 (fr) * 1978-10-03 1980-04-30 Rca Corp Structure de circuit integre
EP0098737A2 (de) * 1982-06-30 1984-01-18 Fujitsu Limited Halbleiteranordnung
EP0459773A2 (de) * 1990-05-31 1991-12-04 Canon Kabushiki Kaisha Halbleiteranordnung und Verfahren zu dessen Herstellung

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH600678A5 (de) * 1975-08-12 1978-06-30 Centre Electron Horloger
JPS5351985A (en) * 1976-10-22 1978-05-11 Hitachi Ltd Semiconductor wiring constitution
CH621917B (fr) * 1977-06-27 Centre Electron Horloger Dispositif integre de commande.
CA1135854A (en) * 1977-09-30 1982-11-16 Michel Moussie Programmable read only memory cell
US4218747A (en) * 1978-06-05 1980-08-19 Fujitsu Limited Arithmetic and logic unit using basic cells
NL7806989A (nl) * 1978-06-29 1980-01-03 Philips Nv Geintegreerde schakeling.
JPS5519857A (en) * 1978-07-28 1980-02-12 Nec Corp Semiconductor
US4212684A (en) * 1978-11-20 1980-07-15 Ncr Corporation CISFET Processing including simultaneous doping of silicon components and FET channels
CH628462A5 (fr) * 1978-12-22 1982-02-26 Centre Electron Horloger Source de tension de reference.
JPS55134962A (en) * 1979-04-09 1980-10-21 Toshiba Corp Semiconductor device
US4785341A (en) * 1979-06-29 1988-11-15 International Business Machines Corporation Interconnection of opposite conductivity type semiconductor regions
JPS58188155A (ja) * 1982-04-27 1983-11-02 Seiko Epson Corp ２層構造ｒｏｍ集積回路
US4658378A (en) * 1982-12-15 1987-04-14 Inmos Corporation Polysilicon resistor with low thermal activation energy
CH651177GA3 (de) * 1983-09-21 1985-09-13
US4679170A (en) * 1984-05-30 1987-07-07 Inmos Corporation Resistor with low thermal activation energy
US4560419A (en) * 1984-05-30 1985-12-24 Inmos Corporation Method of making polysilicon resistors with a low thermal activation energy
KR890004495B1 (ko) * 1984-11-29 1989-11-06 가부시끼가이샤 도오시바 반도체 장치
US6206829B1 (en) * 1996-07-12 2001-03-27 First Opinion Corporation Computerized medical diagnostic and treatment advice system including network access
US5660176A (en) * 1993-12-29 1997-08-26 First Opinion Corporation Computerized medical diagnostic and treatment advice system
USRE43433E1 (en) 1993-12-29 2012-05-29 Clinical Decision Support, Llc Computerized medical diagnostic and treatment advice system
IL131873A0 (en) 1997-03-13 2001-03-19 First Opinion Corp Disease management system
UA73967C2 (en) * 2000-02-14 2005-10-17 First Opinion Corp Structure-based automatic processing for diagnostics (variants)
US7780595B2 (en) * 2003-05-15 2010-08-24 Clinical Decision Support, Llc Panel diagnostic method and system
US9081879B2 (en) * 2004-10-22 2015-07-14 Clinical Decision Support, Llc Matrix interface for medical diagnostic and treatment advice system and method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3749987A (en) * 1971-08-09 1973-07-31 Ibm Semiconductor device embodying field effect transistors and schottky barrier diodes
CH542518A (fr) * 1972-02-18 1973-09-30 Centre Electron Horloger Circuit à transistors MOS complémentaires et son procédé de fabrication

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3749987A (en) * 1971-08-09 1973-07-31 Ibm Semiconductor device embodying field effect transistors and schottky barrier diodes
CH542518A (fr) * 1972-02-18 1973-09-30 Centre Electron Horloger Circuit à transistors MOS complémentaires et son procédé de fabrication

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Electronics, 30.08.71, S. 28-43 *
Solid-State Electronics, 1970, Bd. 13, S. 1125-1141 *
Solid-State Electronics, 1972, Bd. 15, S. 1103-1106 *

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2382771A1 (fr) * 1976-11-22 1978-09-29 Mostek Corp Structure semi-conductrice pour circuit integre
FR2382744A1 (fr) * 1976-11-22 1978-09-29 Mostek Corp Dispositif de charge a courant extremement faible pour un circuit integre
DE2905022A1 (de) * 1978-02-10 1979-10-31 Nippon Electric Co Integrierte halbleiterschaltung
DE2954502C2 (de) * 1978-02-10 1990-05-03 Nec Corp., Tokio/Tokyo, Jp
DE2954501C2 (de) * 1978-02-10 1990-08-30 Nec Corp., Tokio/Tokyo, Jp
FR2438340A1 (fr) * 1978-10-03 1980-04-30 Rca Corp Structure de circuit integre
EP0098737A2 (de) * 1982-06-30 1984-01-18 Fujitsu Limited Halbleiteranordnung
EP0098737A3 (de) * 1982-06-30 1985-08-28 Fujitsu Limited Halbleiteranordnung
EP0459773A2 (de) * 1990-05-31 1991-12-04 Canon Kabushiki Kaisha Halbleiteranordnung und Verfahren zu dessen Herstellung
US5700719A (en) * 1990-05-31 1997-12-23 Canon Kabushiki Kaisha Semiconductor device and method for producing the same
EP0459773B1 (de) * 1990-05-31 2001-04-04 Canon Kabushiki Kaisha Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren

Also Published As

Publication number Publication date
US4041522A (en) 1977-08-09
JPS6118343B2 (de) 1986-05-12
CH581904A5 (de) 1976-11-15
DE2537564C2 (de) 1982-05-27
JPS5150588A (en) 1976-05-04

Similar Documents

Publication Publication Date Title
DE2537564A1 (de) Integrierte schaltung mit komplementaeren feldeffekt-transistoren
DE2312414C2 (de) Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen
DE2352762A1 (de) Verfahren zur herstellung einer halbleiteranordnung mit komplementaeren feldeffekt-transistoren
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE2459562A1 (de) Integrierte schaltungen
DE2739586C2 (de) Statischer Inverter mit Isolierschicht-Feldeffekttransistoren und Verfahren zur Herstellung
DE2338239A1 (de) Integrierte halbleiterschaltung
DE3009719A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE2902368A1 (de) Komplementaer-mos-inverter
DE2655917A1 (de) Integrierte schaltung
DE1811492A1 (de) Feldeffekttransistor
DE2730373A1 (de) Integrierte halbleiter-logikschaltung
DE3526826A1 (de) Statischer induktionstransistor und denselben enthaltenden integrierte schaltung
DE2940954A1 (de) Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
DE1564524B2 (de)
DE2333777C2 (de) Anordnung zum Erzeugen einer Vorspannung für das Substrat eines integrierten Schaltkreises
DE2142721A1 (de) Integrierte bistabile Speicherzelle
DE2114918B2 (de) Mikrowellenoszillator vom lawinenlaufzeittyp
DE3230510A1 (de) Variabler mis-widerstand
DE3409470C2 (de) Differentialverstärker mit bipolaren Transistoren in CMOS-Technik
DE1930606A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Schaltungsanordnung mit einem solchen Halbleiterbauelement
DE2426447A1 (de) Komplementaere transistorschaltung zur durchfuehrung boole'scher verknuepfungen
CH621891A5 (de)
DE3006442A1 (de) Integrierter schaltkreis
DE2652103C2 (de) Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
D2 Grant after examination