DE2536624A1 - CARRIER ARRANGEMENT FOR INTEGRATED SEMICONDUCTOR CIRCUITS - Google Patents
CARRIER ARRANGEMENT FOR INTEGRATED SEMICONDUCTOR CIRCUITSInfo
- Publication number
- DE2536624A1 DE2536624A1 DE19752536624 DE2536624A DE2536624A1 DE 2536624 A1 DE2536624 A1 DE 2536624A1 DE 19752536624 DE19752536624 DE 19752536624 DE 2536624 A DE2536624 A DE 2536624A DE 2536624 A1 DE2536624 A1 DE 2536624A1
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- contact
- substrate
- carrier arrangement
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
Böblingen, den 13. August 1975 j ne-fe !Boeblingen, August 13, 1975 j no-fe!
Anmelderin: International Business Machines jApplicant: International Business Machines j
Corporation, Armonk, N.Y. 10504 ;Corporation, Armonk, N.Y. 10504;
Amtliches Aktenzeichen: Neuanmeldung ; Official file number: new registration ;
Aktenzeichen der Anmelderin: PI 97Jt 003 ;Applicant's file number: PI 97 J t 003;
Die Erfindung bezieht sich auf eine verbesserte Trägeranordnung
für integrierte Halbleiterschaltungen, wobei der elektrische
Kontakt zwischen den Halbleiterschaltungen und der Trägeranordnung durch eine metallurgische Bindung gebildet wird.The invention relates to an improved carrier assembly
for semiconductor integrated circuits, the electrical
Contact between the semiconductor circuits and the carrier arrangement is formed by a metallurgical bond.
In der Halbleitertechnologie ist es bekannt, eine integrierte
Halbleiterschaltung auf einem geeigneten Träger zu montieren,
der ein viel größeres Format besitzt als die Schaltung. Die Funktion des Trägers besteht darin, elektrischen Kontakt zwischen
den sehr kleinen Kontaktklemmen der Schaltung und der Außenvielt
herzustellend Um dies zu erreichen, wird normalerweise ein fächerförmiges,
leitendes Muster auf dem Träger aufgebracht, das mit der). Anschlußpunkten der Schaltung verbunden ist. Diese Verbindung kann
als flexible Verbindung hergestellt werden, wie z.B. als feiner i Gold- oder Aluminiumdraht, der mittels Thermokompression mit der ,
Schaltung und dem leitenden Muster auf dem Träger verbunden wird
oder durch eine nichtflexible Verbindung wie beispielsweise eine ; Lötung oder eine unter Anwendung von Ultraschall hergestellte
Verbindung.In semiconductor technology it is known to have an integrated
To mount the semiconductor circuit on a suitable carrier,
which has a much larger format than the circuit. The function of the carrier is to make electrical contact between
the very small contact clamps of the circuit and the external vielt
To achieve this, a fan-shaped, conductive pattern is usually applied to the carrier, which is linked to the). Connection points of the circuit is connected. This connection can be made as a flexible connection, such as a fine gold or aluminum wire, which is connected to the circuit and the conductive pattern on the carrier by means of thermocompression
or by a non-flexible connection such as a; Soldering or one made using ultrasound
Link.
Die Benutzung flexiblerer elektrischer Verbindungen zwischen der i Schaltung und dem Träger erfordert ein langweiliges und zeitauf- ■ wendiges manuelles Eingreifen, das relativ teuer ist. Diese Art i der Verbindung hat ernste Beschränkungen, besonders bei hochauto- > matisierten Vorgängen der Massenproduktion. Nichtflexible Verbin- \ The use of more flexible electrical connections between the circuit and the carrier requires tedious and time consuming manual intervention which is relatively expensive. This type of connection has serious limitations, especially in highly automated mass production operations. Non-flexible connection \
609810/0668609810/0668
düngen, besonders eine Verbindung, die dadurch gebildet wird, daß die Kontakte des metallurgischen Musters und der Schaltung übereinandergebracht werden, wobei zumindest ein Kontakt eine Lötbeschichtung aufweist und anschließend ein Erhitzen erfolgt, ist in ausgedehntem Aaß>e angewandt worden.. Diese Verbindung ist für automatische Vorgänge bei der Massenproduktion gut geeignet. Als das Format der Schaltungen jedoch größer wurde, wurde entdeckt, daß Spannungen zwischen der Schaltung und dem Substrat bestehen. Diese Spannungen werden eingeführt, wenn die Temperatur der Pakkung nach dem Löten verringert wird. Der Unterschied in den Ausdehnungskoeffizienten zwischen Silicium, dem üblichen Ilalbleiter-■ material der Schaltung, und dem keramischen Material, das gewöhnlich für den Träger benutzt wird, war verantwortlich für die Spannungen. Die Spannung war in bestimmten Fällen ausreichend, um die Kontalrtf lecken von der Schaltung oder dem Träger zu trennen und dadurch einen Ausfall der Schaltung zu verursachen.fertilizing, especially a connection formed by bringing the contacts of the metallurgical pattern and the circuit over one another, at least one contact having a solder coating and then heating, has been used extensively . This connection is for automatic processes well suited for mass production. However, as the size of the circuits grew, it was discovered that voltages exist between the circuit and the substrate. These stresses are introduced when the temperature of the package is lowered after soldering. The difference in the expansion coefficients between silicon, the usual semiconductor material of the circuit, and the ceramic material, which is usually used for the carrier, was responsible for the stresses. In certain cases, the voltage was sufficient to separate the contact leaks from the circuit or the carrier and thereby cause the circuit to fail.
Um diesem Problem zu begegnen, wurde eine Anzahl von Lösungen eingeführt. Es wurden nach Art eines Abziehbildes aufzubringende .Leiterrahmen benutzt, um die Verbindung zwischen der Schaltung j und den Klommen des Trägers herzustellen. Dies reduzierte die Spanf nungen wirksam, machte aber einen langweiligen und zeitraubenden j Eingriff notwendig, der die Kosten der Packung erhöhte. Eine andere vorgeschlagene Neuerung bestand darin, eine relativ flexible Lötverbindung zwischen der Schaltung und dem Träger vorzusehen, indem man sie langer machte. Diese Lösung begegnete vielen technischen Problemen und verringerte im allgemeinen die Ausbeute. "Eine anaere Neuerung bestand darin, .auf dem metallurgischen duster auf dem Träger ein damit nicht zusammenhängendes Endteil mit Anschlüssen vorzusehen. Diese Neuerung war nicht vollständig zufriedenstellend.A number of solutions have been introduced to address this problem. It was applied in the manner of a decal .Leiterrahmen used to make the connection between the circuit j and the terminals of the carrier. This effectively reduced the stresses but required a tedious and time consuming procedure which increased the cost of the package. Another proposed innovation has been to provide a relatively flexible solder joint between the circuit and the carrier by making it longer. This solution encountered many technical problems and generally lowered the yield. "Another innovation has been to provide a non-contiguous terminal portion on the metallurgical duster on the carrier. This innovation has not been entirely satisfactory.
In dem US Patent 3 517 278 wurde der Vorschlag gemacht, das gleiche Material sowohl für die Schaltung als auch für den Träger zu verwenden. Daher würde eine aus Silicium bestehende hochintegrierte Halbleiterschaltung ein Trägersubstrat aus Silicium benutzen.In US Patent 3,517,278 the suggestion was made to do the same Material to be used both for the circuit and for the carrier. Therefore, one made of silicon would be highly integrated Semiconductor circuit use a carrier substrate made of silicon.
Ff 974 ~003 Ff 974 ~ 003
609810/0669609810/0669
2S3B62* "2S3B62 * "
Jedoch hat diese Struktur eine Anzahl von Problemen. Der SiIiciuraträger kann eine Anzahl Probleme aufweisen hinsichtlich der elektrischen Ableitung, da Silicium kein Isolator ist. Darüberhinaus ist die Gesamtzuverlässigkeit der Packung geringer als erwünscht, da Silicium eine relativ geringe mechanische Festigkeit besitzt. Ferner ist es relativ schwierig, in Silicium maschinell Löcher usw. für Verbindungsstifte herzustellen, die notwendig sind, um eine elektrische Verbindung zwischen dem Träger und der zugeordneten Schaltung herzustellen.However, this structure has a number of problems. The SiIiciuraträger can have a number of problems with electrical dissipation since silicon is not an insulator. Furthermore the overall reliability of the package is less than desirable because silicon has a relatively low mechanical strength owns. Furthermore, it is relatively difficult to machine holes, etc. in silicon for connecting pins which are necessary are to establish an electrical connection between the carrier and the associated circuit.
Das vorher erwähnte Spannungsproblern wird in der Zukunft noch verschärft, wenn integrierte Halbleiterschaltungen ein größeres Format erhalten werden. Dieses größere Format wird die festen elektrischen Verbindungen erhöhten mechanischen Spannungen aussetzen und möglicherweise zu größeren Ausfällen führen. Die vorhergenannten Lösungen für das Problem entfallen, insbesondere, wenn sie in großem Maßstab auf Vorgänge der Massenproduktion angewandet werden.The aforementioned voltage problem will be exacerbated in the future as semiconductor integrated circuits become larger in size. This larger format will expose the permanent electrical connections to increased mechanical stresses and possibly lead to major failures. The aforementioned solutions to the problem are not applicable, especially when applied on a large scale to mass production operations.
Der Erfindung liegt daher die Aufgabe zugrunde, eine verbesserte Trägeranordnung für hochintegrierte Halbleiterschaltungen anzugeben, bei der die mechanischen Spannungen zwischen den integrierten Schaltungen und ihrem Träger stark verringert oder gar eliminiert sind.The invention is therefore based on the object of specifying an improved carrier arrangement for highly integrated semiconductor circuits, in which the mechanical stresses between the integrated circuits and their carrier are greatly reduced or even eliminated are.
Diese Aufgabe wird durch eine Trägeranordnung für integrierte Halbleiterschaltungen, die gekennzeichnet ist durchThis object is achieved by a carrier arrangement for integrated semiconductor circuits, which is characterized by
a) ein monikristallines Siliciumelernent, das eine Vielzahl vona) a monicrystalline silicon element that contains a large number of
in angegebener Konfiguration angeordneten elektrischen Kontakten aufweist,has electrical contacts arranged in the specified configuration,
b) ein Trägersubstrat aus Siliciumnitrid mit einer der Kontaktkonfiguration des-Siliciumelementes identischen Kontaktkonfiguration b) a carrier substrate made of silicon nitride with one of the contact configurations des-silicon element identical contact configuration
FI 971I 003FI 97 1 I 003
609810/0668609810/0668
c) ein metallurgisches Bindemittel, das die beiden Kontaktkonfigurationen fest miteinander verbindet und eine genügende Höhe aufweist, um zwischen dem monokristallinen Siliciumelement und dem Trägersubstrat einen Abstand vorzusehen,c) a metallurgical binder that has the two contact configurations firmly connects to each other and has a sufficient height to between the monocrystalline silicon element and to provide a distance to the carrier substrate,
d) elektrisch leitende und mit dem Trägersubstrat verbundene Mittel zur Verbindung von dessen Kontakten mit damit zusammenwirkenden Elementen (13) außerhalb des Substrates.d) electrically conductive means connected to the carrier substrate for the connection of its contacts with interacting elements (13) outside the substrate.
Im folgenden wird die Erfindung anhand bevorzugter Ausführungsbeispiele in Verbindung mit den Zeichnungen näher beschrieben, von denen zeigen:In the following the invention is described in more detail using preferred exemplary embodiments in conjunction with the drawings, of which show:
Fig. l einen Querschnitt der Packungsanordnung nachFig. 1 shows a cross section of the packing arrangement according to
der Erfindung für ein erläuterndes typisches Ausführungsbeispiel.of the invention for an illustrative typical embodiment.
Fig. 2 eine Draufsicht auf die in Fig. 1 dargestellteFIG. 2 is a plan view of that shown in FIG
Packungs anordnung.Packing arrangement.
Fig. 3 einen Querschnitt eines anderen Ausführungsbei-3 shows a cross section of another embodiment
spieles der Packungsanordnung gemäß der Erfindung .game of the packing arrangement according to the invention.
Fig. 4 eine Draufsicht auf die in Fig. 3 dargestellteFIG. 4 is a plan view of that shown in FIG
Packungs anordnung.Packing arrangement.
In den Figuren 1 und 2 ist ein bevorzugtes speziellen Ausführungsbeispiel der Halbleiterschaltung und der Packungsanordnung der Erfindung dargestellt. Die Packungsanordnung schließt ein Trägersubstrat 10 ein, das aus Siliciumnitrid gebildet ist. Die Wichtigkeit eines Trägers, der aus Siliciumnitrid gebildet ist, wird in der nachfolgenden Beschreibung deutlicher. Das Trägersubstrat 10 kann durch bekannte Verfahren gebildet werden, z. B. durch Verdichten von Siliciuranitridteilchen in die gewünschteIn Figures 1 and 2 is a preferred specific embodiment the semiconductor circuit and the packaging arrangement of the invention. The packing arrangement includes Carrier substrate 10, which is formed from silicon nitride. The importance of a substrate made of silicon nitride becomes clearer in the following description. The carrier substrate 10 can be formed by known methods, e.g. B. by compacting Siliciuranitridteilchen into the desired
FI 974 003FI 974 003
609810/0668609810/0668
Form und durch Sintern. Als Alternative kann der Träger geformt werden durch Niederschlagen von Siliciumnitrid auf einer geeigne- j ten Unterlage und anschließende maschine Erstellung der gewünsch- ι ten Konfiguration. Der Träger 10 ist mit Kontaktstiften 12 verse- , hen, die den Kontakt mit einem metallurgischen Muster 14 auf der Oberfläche des Substrates 10 herstellen, wie das am klarsten in Fig. 2 dargestellt ist. Die Stifte 12 sind geeignet, mit einer geeigneten Schaltkarte oder einer anderen Unterlage, die in den ; Figuren 1 und 2 nicht dargestellt ist, verbunden zu werden. Die ' Stifte Stifte 12 werden von öffnungen 15 in dem Substrat 10 getra-: gen, die entweder maschinell in dem Substrat hergestellt wurden oder die während seiner Herstellung gebildet werden. Von der Ober-: fläche des Trägers 10 wird eine Reihe von Siliciumplättchen 16 mit integrierten Schaltungen getragen, die elektrischen Kontakt . mit einem Kontaktmuster herstellen, das dem metallurgischen Mu-ιster 14 zugeordnet ist. Der elektrische Kontakt zwischen dem HaIb- !leiterplättehen 16 und dem metallurgischen Muster 14 auf dem Trä-I ger 10 ist ein fester Kontakt, wie z.B. eine metallurgische Bindung, wie eine Lötbindung, wie sie in den US-Patenten 3 429 040 ' 3 494 133 und 3 067 071 beschrieben ist. Im allgemeinen besteht dieses Verfahren zur Verbindung durch Löten darin, erhöhte Lötwälle auf der Halbleiterschaltung zu bilden, die Halbleiterschaltung ■ I auf ein metallurgisches Muster zu setzen, das eine entsprechende Kontaktkonfiguration aufweist und aus einem Erwärmungsschritt, um ; das Lot zu schmelzen. Eine Verfeinerung dieser Art der Lötverbindung von Halbleiterschaltungen mit einem metallurgischen Muster ist in dem US Patent 3 495 133 beschrieben. Als Alternative kann die Bindung zwischen dem Halbleiterplättehen und dem Substrat erfolgen durch eine Bindung unter Anwendung von Ultraschall, wobei j eine feste metallische Verbindung zwischen den Kontakten der Schaltung und dem metallurgischen Muster hergestellt viird, das von dem Substrat getragen wird. Eine Lötverbindung ist besonders geeignet für ein automatisches Massenfertigungsverfahren und sorgt für einen guten thermischen Kontakt zwischen der Schaltung und dem Substrat, der sehr wirksam für die Ableitung der in der Schaltung bei ihrem Betrieb erzeugten Wärme ist. Die Stifte 12 werdenShape and by sintering. As an alternative, the support can be formed by depositing silicon nitride on a suitable substrate th document and subsequent machine creation of the desired configuration. The carrier 10 is verse with contact pins 12, hen which make contact with a metallurgical pattern 14 on the surface of the substrate 10, such as that most clearly shown in FIG Fig. 2 is shown. The pins 12 are suitable for use with a suitable circuit board or other pad that is included in the; Figures 1 and 2 is not shown to be connected. The 'pins pins 12 are supported by openings 15 in the substrate 10: genes either machined in the substrate or formed during its manufacture. From the top: Surface of the carrier 10 is a series of silicon wafers 16 with integrated circuits carried, the electrical contact. with a contact pattern similar to the metallurgical pattern 14 is assigned. The electrical contact between the half ! Ladder plates 16 and the metallurgical pattern 14 on the Trä-I ger 10 is a solid contact, such as a metallurgical bond such as a solder bond such as that disclosed in U.S. Patents 3,429,040 ' 3,494,133 and 3,067,071. In general, this method of soldering connection consists of raised soldering ridges on the semiconductor circuit to form the semiconductor circuit ■ I to put on a metallurgical pattern having a corresponding contact configuration and from a heating step to; to melt the solder. A refinement of this type of soldered connection of semiconductor circuits with a metallurgical pattern is described in U.S. Patent 3,495,133. As an alternative, the bond can be between the semiconductor die and the substrate by a bond using ultrasound, where j is a solid metallic connection between the contacts of the Circuit and the metallurgical pattern produced supported by the substrate. A solder joint is particularly suitable for an automated mass production process and provides for a good thermal contact between the circuit and the substrate, which is very effective for dissipating the in the circuit heat generated in their operation. The pins 12 are
FI 974 003FI 974 003
609810/0668609810/0668
mit einem nicht dargestellten Träger durch irgendein geeignetes Verfahren verbunden, z.B. durch Einstecken des mit Stiften versehenen Trägers in öffnungen mit oder ohne einen LotVorgang, durch Vorsehen geeigneter Klammern, die elektrischen Kontakt mit dem metallurgischen Muster lU auf dem Träger und einer als Unterlage dienenden Karte machen oder durch andere bekannte Methoden. Die vorher beschriebene Schaltung und ihre Packungsanordnung auf dem Träger ist in der Lage, Wärmezyklen zu widerstehen, die während der Herstellung oder im nachfolgenden Betrieb auftreten, da die Ausdehnungskoeffizienten der Siliciurnschaltungen Io sehr eng dem Ausdehnungskoeffizienten des Trägersubstrates 10 entspricht. Beispielsweise beträgt in dem Temperaturbereich zwischen der Raumtemperatur und 500 0C der Ausdehnungskoeffizient von Silicium 25 χ 10~7/°C. Dor Ausdehnungskoeffizient von Siliciumnitrid "im Temperaturbereich zwischen der Raumtemperatur und 500 0C beträgt 25 bis 30 χ 10"'/0C. Im Gegensatz dazu ist der Ausdehnungskoeffizient von Aluminiumoxid (AIpO,), das Üblichervreise als Trägersubstrat für Schaltungen verwendet wird, in der Größenordnung vonconnected to a carrier, not shown, by any suitable method, e.g. by inserting the pinned carrier into openings with or without a soldering process, by providing suitable clips that make electrical contact with the metallurgical pattern lU on the carrier and a card serving as a base or by other known methods. The circuit described above and its packaging arrangement on the carrier is able to withstand thermal cycles which occur during manufacture or in subsequent operation, since the expansion coefficient of the silicon circuits Io corresponds very closely to the expansion coefficient of the carrier substrate 10. For example, in the temperature range between room temperature and 500 0 C, the expansion coefficient of silicon is 25 10 7 / ° C. The coefficient of expansion of silicon nitride "in the temperature range between room temperature and 500 0 C is 25 to 30 χ 10" / 0 C. In contrast, the coefficient of expansion of aluminum oxide (AlpO,), which is used as a carrier substrate for circuits in the Order of magnitude of
—7 ο
80 χ 10 '/ C über den gesamten Temperaturbereich. SiO„, das eben-—7 ο
80 χ 10 '/ C over the entire temperature range. SiO ", which also
j falls für die Benutzung als Träger geeignet ist, hat .einen Ausdehnungskoeffizienten von 0,5 χ 10~'/ C. Da die Ausdehnungskoeffizienten von Silicium und Siliciumnitrid gut übereinstimmen, werden die während der Wärmezyklen erzeugten Spannungen verringert oder vollständig eliminiert. Dies stellt sicher, daß die Metallurgie auf dem Trägersubstrat und/oder den Kontaktpunkten der Schaltung nicht abgelöst wird, wie das der Fall ist bei üblichen Packungsanordnungen, die Aluminiumoxid oder Siliciumdioxid benutzen. j if suitable for use as a carrier, has a coefficient of expansion from 0.5 χ 10 ~ '/ C. As the expansion coefficient of silicon and silicon nitride match well, the stresses generated during thermal cycling are reduced or completely eliminated. This ensures that the metallurgy is on the carrier substrate and / or the contact points of the circuit is not peeled off, as is the case with conventional packing arrangements using alumina or silica.
In den Figuren 3 und 4 ist ein anderes bevorzugtes spezielles Ausführungsbeispiel der Halbleiterschaltung und der Packungsanordnung auf dem Träger gemäß der Erfindung dargestellt. Bei diesem Ausführungsbeispiel werden die integrierten Halbleiterschaltungen 1β von einem Siliciumglied 20 getragen, das seinerseits auf einem Siliciumnitridträger 22 montiert ist. Das Trägersubstrat 22 ist mit geeigneten Mitteln versehen, um elektrische Verbindungen mit einer Schaltungskarte 2k oder einer anderen geeigneten Unterlagen vor-In Figures 3 and 4, another preferred special embodiment of the semiconductor circuit and the package arrangement on the carrier according to the invention is shown. In this exemplary embodiment, the semiconductor integrated circuits 1 6 are carried by a silicon member 20, which in turn is mounted on a silicon nitride carrier 22. The carrier substrate 22 is provided with suitable means to make electrical connections with a circuit board 2k or other suitable documents.
FI 974 003FI 974 003
609810/0668609810/0668
zusehen. In Fig. 3 ist diese Vorrichtung dargestellt als eine Vielfalt von Stiften 12, die in Fassungen 13 passen, die auf der Karte 24 montiert sind. Das Siliciumglied 20 erfüllt die Funktion, eine Zwischenverbindungsstruktur vorzusehen zwischen den integrierten Halbleiterschaltungen 16 und dem Träger 22. Elektrische Kontakte auf dem Siliciumglied 20 zur Herstellung einer elektrischen Zwischenverbindung zwischen ihm und den Schaltungen 16 können hergestellt werden durch Benutzen der üblichen Technologie zur Herstellung integrierter Schaltungen. Das Muster der Zwischenverbindungen kann entweder gebildet werden durch Bilden diffundierter Bereiche in der Oberfläche des Gliedes, wobei wieder Maskierungs- und Diffusionstechnologie benutzt wird, die auch der Technologie zur Herstellung integrierter Schaltungen gemeinsam ist oder durch Abscheiden metallurgischer Muster auf einer isolierenden Schicht auf dem Silicium. Als Alternative kann eine Kombination der beiden vorher erwähnten Verfahren benutzt werden, um das gewünschte Muster zu erzeugen, das auch benutzt werden kann, um die Schaltungen auf dem Glied 20 zu verbinden und auch zum zusätzliche Schaltungen zu erzeugen. Es ist ersichtlich, daß das Benutzen der gleichen Technologie zur Bildung der Zwischenverbindungsmuster in dem Glied 20 als auch für das Herstellen der Schaltungen 16 von großem Vorteil ist. Der elektrische Kontakt zwischen den integrierten Halbleiterschaltungen 16 und dem Glied 20 erfolgt vorzugsweise über Lötverbindungsklemmen 17, aber kann alternativ auch über durch Anwendung von Ultraschall erzielte Verbindungen erfolgen, wodurch ebenfalls eine feste metallurgische Verbindung gebildet wird. Die elektrische Verbindung zwischen dem Glied 20 und dem Siliciumnitridträger 22 kann durch die gleiche Art von Veijbindungen gebildet werden, die benutzt wurden, um die Schaltungen 16 mit dem Glied 20 zu verbinden. Vorzugsweise wird eine Lötverbindungstechnologie benutzt, um die feste Bindung zwischen dem Glied 20 und geeigneten Anschluß fläch en auf dem Träger 22 zu bilden. Die Technologie der Lötverbindungen ist in den vorher er-.wähnten US-Patenten detailliert beschrieben.watch. In Fig. 3 this device is shown as a variety of pins 12 which fit in sockets 13 on the Card 24 are mounted. The silicon member 20 functions to provide an interconnection structure between the integrated ones Semiconductor circuits 16 and the carrier 22. Electrical contacts on the silicon member 20 for producing an electrical Interconnections between it and the circuits 16 can be made using conventional technology for Integrated circuit manufacture. The pattern of interconnections can either be formed by forming diffused ones Areas in the surface of the limb, again using masking and diffusion technology, which is also the technology common for making integrated circuits or by depositing metallurgical patterns on an insulating Layer on the silicon. As an alternative, a combination of the two aforementioned methods can be used to achieve the to create a desired pattern which can also be used to interconnect the circuits on the member 20 and also in addition Generate circuits. It can be seen that using the same technology to form the interconnection patterns in the member 20 as well as for the production of the circuits 16 is of great advantage. The electrical contact between the integrated semiconductor circuits 16 and the member 20 is preferably made via solder connection terminals 17, but can alternatively also take place via connections achieved by the application of ultrasound, which also creates a solid metallurgical connection is formed. The electrical connection between member 20 and silicon nitride substrate 22 can be made by the same type of connections which were used to connect the circuits 16 to the member 20 are formed. A solder connection technology is preferred used to form the solid bond between the member 20 and suitable terminal surfaces on the carrier 22. Die Form von der member 20 in den der member 20 an an die bond between the member 20 and the appropriate terminal surfaces. The technology of the soldered connections is in the previously mentioned US patents detailed.
FI 974 003FI 974 003
609810/0668609810/0668
Claims (7)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US49848774A | 1974-08-19 | 1974-08-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2536624A1 true DE2536624A1 (en) | 1976-03-04 |
Family
ID=23981286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752536624 Withdrawn DE2536624A1 (en) | 1974-08-19 | 1975-08-16 | CARRIER ARRANGEMENT FOR INTEGRATED SEMICONDUCTOR CIRCUITS |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS5145978A (en) |
| DE (1) | DE2536624A1 (en) |
| FR (1) | FR2282720A1 (en) |
| GB (1) | GB1477544A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069498A (en) * | 1976-11-03 | 1978-01-17 | International Business Machines Corporation | Studded heat exchanger for integrated circuit package |
| US5081563A (en) * | 1990-04-27 | 1992-01-14 | International Business Machines Corporation | Multi-layer package incorporating a recessed cavity for a semiconductor chip |
| EP0766307A1 (en) * | 1995-03-20 | 1997-04-02 | Kabushiki Kaisha Toshiba | Silicon nitride circuit substrate |
| US5928768A (en) * | 1995-03-20 | 1999-07-27 | Kabushiki Kaisha Toshiba | Silicon nitride circuit board |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4129042A (en) * | 1977-11-18 | 1978-12-12 | Signetics Corporation | Semiconductor transducer packaged assembly |
| GB2144907A (en) * | 1983-08-09 | 1985-03-13 | Standard Telephones Cables Ltd | Mounting integrated circuit devices |
| JPS6080264A (en) * | 1983-10-07 | 1985-05-08 | Toshiba Corp | Semiconductor device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3577037A (en) * | 1968-07-05 | 1971-05-04 | Ibm | Diffused electrical connector apparatus and method of making same |
-
1975
- 1975-05-20 GB GB2159775A patent/GB1477544A/en not_active Expired
- 1975-07-03 FR FR7521476A patent/FR2282720A1/en active Granted
- 1975-08-16 DE DE19752536624 patent/DE2536624A1/en not_active Withdrawn
- 1975-08-19 JP JP50099849A patent/JPS5145978A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4069498A (en) * | 1976-11-03 | 1978-01-17 | International Business Machines Corporation | Studded heat exchanger for integrated circuit package |
| US5081563A (en) * | 1990-04-27 | 1992-01-14 | International Business Machines Corporation | Multi-layer package incorporating a recessed cavity for a semiconductor chip |
| EP0766307A1 (en) * | 1995-03-20 | 1997-04-02 | Kabushiki Kaisha Toshiba | Silicon nitride circuit substrate |
| EP0766307A4 (en) * | 1995-03-20 | 1997-05-21 | Toshiba Kk | Silicon nitride circuit substrate |
| US5928768A (en) * | 1995-03-20 | 1999-07-27 | Kabushiki Kaisha Toshiba | Silicon nitride circuit board |
| US5998000A (en) * | 1995-03-20 | 1999-12-07 | Kabushiki Kaisha Toshiba | Silicon nitride circuit board |
| US6040039A (en) * | 1995-03-20 | 2000-03-21 | Kabushiki Kaisha Toshiba | Silicon nitride circuit board |
| EP0999589A2 (en) * | 1995-03-20 | 2000-05-10 | Kabushiki Kaisha Toshiba | Silicon nitride circuit board |
| EP0999589A3 (en) * | 1995-03-20 | 2000-06-14 | Kabushiki Kaisha Toshiba | Silicon nitride circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2282720B1 (en) | 1977-07-22 |
| JPS5145978A (en) | 1976-04-19 |
| GB1477544A (en) | 1977-06-22 |
| FR2282720A1 (en) | 1976-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19720275B4 (en) | Substrate for a semiconductor device, manufacturing method for the same and a stackable semiconductor device using the substrate | |
| DE2554965C2 (en) | ||
| DE69133497T2 (en) | Leadframe for a semiconductor device and its manufacturing method | |
| DE19723203B4 (en) | Method for producing a chip-size semiconductor device | |
| DE69915299T2 (en) | METHOD FOR TRANSLATING SOLDERING ON AN ARRANGEMENT AND / OR TESTING THE ARRANGEMENT | |
| DE1207511B (en) | Semiconductor integrated circuit arrangement and method for making same | |
| DE10295972T5 (en) | Non-molded package for a semiconductor device | |
| DE102004012595A1 (en) | Interposer, interposer package and device using this | |
| DE1591186B1 (en) | Process for the simultaneous production of supply connections by means of contact bridges on solid components with the aid of transfer-like devices | |
| DE112005001949T5 (en) | Method and apparatus for providing stacked chip elements | |
| DE19651122C2 (en) | Semiconductor component with a semiconductor chip and a circuit board | |
| DE1640457B1 (en) | Electrical connections in circuit assemblies and methods of making them | |
| DE10301432B4 (en) | Interconnect structure in a wafer-level package and manufacturing process | |
| DE10103966B4 (en) | A method of disposing a semiconductor chip on a substrate and disposing a semiconductor device adapted to a substrate | |
| DE112007003208T5 (en) | A semiconductor package | |
| DE69723801T2 (en) | Manufacturing process of a contact grid semiconductor package | |
| DE2033532A1 (en) | Contact system for semiconductor arrangements | |
| DE19842481B4 (en) | Stackable semiconductor chip and method of manufacturing a stacked semiconductor chip module | |
| DE2536624A1 (en) | CARRIER ARRANGEMENT FOR INTEGRATED SEMICONDUCTOR CIRCUITS | |
| DE4133598A1 (en) | STRAPLESS, SURFACE MOUNTABLE IC CHIP | |
| DE10153666A1 (en) | High density contact arrangement for integrated circuit chips has diagonal layout to reduce separation | |
| DE102013214730B4 (en) | Electronic circuit and manufacturing method therefor | |
| DE10017746B4 (en) | Method for producing an electronic component with microscopically small contact surfaces | |
| WO2000011755A1 (en) | Contact device mainly intended for contact between electric components and circuit supports and method for producing said device | |
| DE2615758A1 (en) | METHOD OF MANUFACTURING AN ARRANGEMENT FOR PACKING MONOLITHICALLY INTEGRATED CIRCUITS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |