DE2533460A1 - Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren - Google Patents

Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren

Info

Publication number
DE2533460A1
DE2533460A1 DE19752533460 DE2533460A DE2533460A1 DE 2533460 A1 DE2533460 A1 DE 2533460A1 DE 19752533460 DE19752533460 DE 19752533460 DE 2533460 A DE2533460 A DE 2533460A DE 2533460 A1 DE2533460 A1 DE 2533460A1
Authority
DE
Germany
Prior art keywords
zone
region
gate
threshold voltage
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19752533460
Other languages
English (en)
Inventor
Christian Arnodo
Gerard Nuzillat
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2533460A1 publication Critical patent/DE2533460A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Description

75008 PARIS / Frankreich
Unser Zeichen: T 1825
Verfahren zur Einstellung der Schwellenspannung von Feldeffekttransistoren
Die Erfindung betrifft ein Verfahren zur Einstellung der Schwellenspannungen von Feldeffekttransistoren und insbesondere die Einstellung der Schwellenspannungen von Sperrschicht-Feldeffekttransistoren.
Mit den gegenwärtig bekannten Verfahren zur Herstellung von Sperrschicht-Feldeffekttransistoren, bei welchen es sich um Feldeffekttransistoren mit Schottky-Übergang oder mit PN-Übergang handeln kann, können die Schwellenspannungen und die Nennsättigungsströme nicht ausreichend genau und reproduzierbar erzielt werden. Bei den bewussten Transistoren
509386/09^1
- 2 - 2 b :j 3 4 b U
kann es sich um zwei Typen handeln: einen Typ mit normalerweise offenem Kanal oder einen Typ mit normalerweise geschlossenem Kanal. Der sich ergebende Schwellenspannungsfehler hängt stark von der Konzentration der Verunreinigungen ab, mit denen der Kanal dotiert ist. Insbesondere führt ein geg, bener Fehler in dieser Konzentration zu einer Ungenauigkeit der Schwellenspannung, die umso grosser ist, je näher sich · der Transistor einer normalerweise geschlossenen Situation befindet, wobei es sich um einen Fall handelt, in welchem ein bestimmter genauer Wert der Schwellenspannung im gegenwärtigen Stand der Technik nicht direkt erzielt werden kann. Eine Einstellung erreicht man nämlich durch Neudiffusion der Verunreinigungen, mit denen die Gatezone dotiert ist, wenn es sich um Feldeffekttransistoren mit PN-Übergang handelt, und, wenn es sich um einen Feldeffekttransistor mit Schottky-Übergang handelt, durch Eindringen der die Gatezone bildenden metallischen Verbindung in den Kanal.
Diese beiden Verfahren, welche von einer Wärmebehandlung Gebrauch machen, sind Methoden schrittweiser Annäherung, die genaue Eichungen nicht erlauben, und zwar umso weniger, je kleiner der Absolutwert der Schwellenspannung ist. Ausserdem ist die Regulierung nur in einer einzigen Richtung möglich, d.h. sie kann nur zur Verringerung des Absolutwerts der SchwelIeηspannung und des Nennstroms führen. Wenn darüberhinaus infolge der zu kleinen Abmessungen, beispielsweise der Gatezone, die Abmessungen dieser Transistoren keine direkte Messung dieser Parameter während der Herstellung erlauben, muss ein viel grösserer Testtransistor geschaffen werden. Dieser Testtransistor liefert dann Angaben, aus denen durch Berechnung die für die Produkte im Verlauf der Herstellung wirklich erzielten Werte abgeleitet werden müssen.
Schliesslich ist es, wenn mehrere Typen von Transistoren auf
509886/0941
ein und demselben Substrat vorhanden sind, unmöglich, jeden von ihnen differenziert einzustellen, ohne die Parameter der benachbarten zu beeinflussen.
Ziel der Erfindung ist es, diese Nachteile zu beseitigen und ein Verfahren zur Einstellung der Schwellenspannung ' eines Sperrschicht-Feldeffekttransistors zu schaffen, bei welchem dieses Resultat mit Hilfe einer Ionenimplantationstechnik erzielt wird. Diese Operation wird bei der Herstellung ausgeführt und erlaubt, unabhängig von den Abmessungen der Transistoren die Dichte der Ladungsträger um eine leicht kontrollierbare Grosse zu erhöhen oder zu vermindern.
Die Methode der Anwendung der Ionenimplantation ist nämlich einerseits genau und reproduzierbar und andererseits leicht bei tiefer Temperatur ausführbar. Schliesslich entspricht die Implantation einer durch eine Maske festgelegten Zone getreu den in der Maske geöffneten Fenstern.
Das Verfahren nach der Erfindung ist dadurch gekennzeichnet, dass die Einstellung der Schwellenspannung eines Sperrschicht-Feldeffekttransistors ausgeführt wird, indem die Dichte der Ladungsträger im Innern des Kanals des Transistors durch Ionenimplantation modifiziert wird und indem der Wert der Schwellenspannung während dieser Implantation kontrolliert wird.
Die Erfindung betrifft ausserdem eine neue Form einer Kontrolleinrichtung, welche das Überprüfen der Einstellung der Schwellenspannung bei der Herstellung erlaubt.
Die Erfindung wird anhand der folgenden Beschreibung der in den Zeichnungen dargestellten Ausführungsbeispiele der Erfindung besser verständlich. Es zeigen:
509886/09 U
Die Fig. 1 bis 7 die Hauptherstellungsschritte eines
Sperrschicht-Feldeffekttransistors, welche dem Einstellschritt nach der Erfindung vorangehen,
Fig. 8 schematisch den Zustand eines solchen
Transistors, der sich insbesondere für die erfindungsgemässe Operation des Einsteilens der Schwellenspannung eignet, und
die Fig. 9 bis 11 in Draufsicht und im Schnitt eine
Kontrollvorrichtung, die zum Testen und zum korrekten Einregulieren der Einstelloperation nach der Erfindung dienen kann.
In allen Figuren tragen gleiche Teile gleiche Bezugszeichen.
Fig. 1 zeigt ein Halbleiterplättchen 1. In einem Beispiel, das keineswegs als Einschränkung zu verstehen ist, besteht dieses Plättchen 1 beispielsweise aus P-leitendem Silicium. Eine in Fig. 1 mit der Bezugszahl 2 bezeichnete Schicht aus Siliciumdioxid SiO„ wird an der Oberfläche des Plättchens erzeugt, die anschliessend graviert wird, indem die bekannten Verfahren zum Schutz der Oberfläche durch örtlich aufgebrachte Masken aus lichtempfindlicher Deckmasse angewandet werden. Anschliessend lässt man in der Zone, wo dieser Auftrag beseitigt worden ist, in situ eine ebenfalls aus Siliciumdioxid SiO2 bestehende dünne Schicht 3 aufwachsen, wie in Fig. 2 gezeigt. Zur Erläuterung sei angegeben, dass die erste Schicht 2 eine Dicke in der Grössenordnung von 6000 S haben kann, währ end beispielsweise die Schicht 3 nur eine Dicke von etwa 400 A* erreicht. Wie Fig. 3 zeigt, wird auf die Oberfläche der Probe
509886/0941
eine Harzmaske 4 aufgetragen. Die Maske 4 hat zwei Fenster a und b, durch die hindurch im Innern des Plättchens 1 selbst
Zonen erzeugt werden, die mit Hilfe von Verunreinigungen des Typs, der dem der das Plättchen 1 dotierenden entgegengesetzt ist, sehr stark dotiert sind. Im vorliegenden Fall handelt es sich somit um Zonen 5 und 6 vom N -Typ. In dem beschriebenen Beispiel wird diese N -Dotierung der Zonen 5 und 6 in bekannter Weise durch Ionenimplantation durch die für die Dotierungsionen durchlässige dünne Siliciumdioxidschicht 3 hindurch erzielt. Ein anderes Verfahren bestände darin, diese Zonen 5 und 6 durch Verunreinigungsdiffusion oder durch irgendein anderes bekanntes Verfahren zu erzeugen. Nachdem die Harzmaske 4 entfernt worden ist (Fig. 4), wird, beispielsweise durch Ionenimplantation, im Innern des Plättchens 1 eine neue N-Typ-Zone 7 erzeugt. Dann werden die Anfangsschichten 2 und 3 aus Siliciumdioxid durch ein pyrolytisches Verfahren dicker gemacht, um neue Schichten 20 und 30 zu bilden, deren Dicken in der Grössenordnung von 7 000 A bzw. 1 5OO Ä liegen können, wie in Fig. 5 gezeigt. Fenster d, e und f werden gegenüber den stark dotierten N Typ-Zonen 5 bzw. 6 bzw. gegenüber der N-Typ-Zone 7 vorgesehen (Fig. 6). Schliesslich trägt man eine Schicht aus einem Material 8 auf (Fig. 7), welches in der Lage ist, mit dem Silicium eine Verbindung zu bilden, die für Dotierungsionen durchlässig ist, welche durch diese Verbindung hindurch in das Silicium des Plättchens 1 injiziert werden können. Dieses Material kann beispielsweise eine Palladiumschicht mit einer Dicke in der Grössenordnung von 200 bis 250 8 sein. Eine Wärmebehandlung wandelt diese Schicht aus Palladium Pd in situ in Palladiumsilizid 9 (SiPd) überall dort um, wo das Metall mit dem Silicium in Berührung ist.
Das nichtumgewandelte Palladium wird durch ein selektives chemisches Ätzen beseitigt, wobei das gewählte Ätzmittel das Palladium angreift und nicht mit dem Palladiumsilizid
509886/0941
reagiert.
Die Struktur der auf diese Weise erhaltenen Einrichtung ist in Fig. 8 schematisch dargestellt. Eine solche Einrichtung enthält vor allem eine Drain- und eine Sourcezone 5 bzw. 6 (N -Typ-Zonen) und eine N-Typ-Kanalzone 7, die auf einem P-Typ-Substrat 1 hergestellt sind. Die Drainzone, die Sourcezone und die Kanalzone sind von der Schicht 9 aus SiPd bedeckt. Die auf der Kanalzone gelegene Schicht 9 bildet die Gatezone des Transistors.
Ab diesem Stadium und dank der Konfiguration der dann erhaltenen Einrichtung und der sie bildenden Elemente kann das erfindungsgemässe Verfahren zur Einstellung der Schwellenspannung angewendet werden. Zur Veränderung der Schwellenspannung muss nämlich die Konzentration der Ladungsträger des Kanals in der einen oder anderen Richtung verändert werden. Tatsächlich ist es bekannt/ dass in einem Sperrschicht-Feldeffekttransistor die Schwellenspannung durch folgende Parameter bestimmt wird:
Vt - 2ε ε
ο
q: Elementarladung
σ: Anzahl der Ladungsträger pro Quadratzentimeter
in dem Kanal
a: Tiefe des Kanals
ε und ε : realtive Dielektrizitätskonstante des Halbleio
ters und Dielektrizitätskonstante des Vakuums.
Indem in dem Kanal die Anzahl der Ladungsträger pro Quadratzentimeter verändert wird, wird die Schwellenspannung vergrössert oder verringert.
Gemäss der Erfindung erfolgt eine Regulierung der Dotierung der Kanalzone 7 mit Hilfe eines Verfahrens der Dotierung
509886/0941
durch Ionenimplantation, welches darin besteht, dass man die Dotierungsionen in den Kristall eindringen lässt, indem man ihnen eine sehr grosse Energie gibt. Diese Energie wird mit Hilfe eines Systems erzielt, welches in bekannter Weise die von einer Quelle abgegebenen Ionen fokussiert und beschleunigt.
In dem Fall des Feldeffekttransistors mit Schottky-Übergang aus Palladiumsilizid, wie er in Fig. 8 dargestellt ist und als keineswegs als Einschränkung zu verstehendes Beispiel beschrieben wird, kann eine Zunahme des Absolutwerts der Schwellenspannung mittels Arsenionen erzielt werden, die mit einer Energie in der Grössenordnung von 140 keV und mit einer Dichte von 10 Ionen pro Quadratzentimeter implantiert werden. Die Empfindlichkeit der Spannungseinstellung, die sich daraus um eine Schwellenspannung Null herum ergibt, liegt dann in der Grössenordnung von 50 mV für eine Dichte von Io Ionen pro Quadratzentimeter. Wenn die Implantierungsenergie derselben Arsenionen 130 keV beträgt, so liegt die Einstellungsempfindlichkeit um dieselbe Schwellenspannung herum dann in der Grössenordnung von 15 mV für eine Dichte von 10 Ionen pro Quadratzentimeter. In dem Fall, in welchem eine Verringerung des Absolutwerts der Schwellenspannung erreicht werden soll, sind die zum Implantieren gewählten Ionen in diesem Fall Borionen und die Empfindlichkeit der Einstellung der Schwellenspannung um den Wert V_, = hat dann bei einer Implantierungsenergie von 20 keV den Wert 20 mV für eine Dichte von 10 Ionen pro Quadratzentimeter.
Dieses Verfahren der Dotierung durch Ionenimplantation kann in dem vorliegenden Fall dank der Konfiguration der in Fig. dargestellten Einrichtung angewendet werden. Das Palladiumsilizid, welches den Schottky-Übergang bildet, ist nämlich für die zu implantierenden Ionen durchlässig und erlaubt die
509886/0941
Dotierung der unter ihm liegenden Kanalzone. Jede andere metallische Verbindung, die diese Eigenschaft hat und einen Schottky-Übergang bilden kann, kann ebenfalls verwendet werden.
Diese Implantation kann entweder durch eine Maske hindurch oder direkt auf der gesamten Oberfläche der Einrichtung ausgeführt werden. Dotierungsionen, die über den Rand der Kanalzone hinaustreten könnten, wurden nämlich keinen besonderen Nachteil darstellen. Es bestünde lediglich die Gefahr, dass sie in die Schicht 20 aus Siliciumdioxid SiO„ eindringen, was keinen Einfluss auf die Leistungsdaten der Einrichtung hätte, oder dass sie in die Drain- oder die Sourcesone 5 bzw. 6 vom N -Typ eindringen. In diesem Fall würden sie zur Verbesserung der Kenndaten des Transistors beitragen. Das, was für den Fall eines P-leitenden Substrats und eines N-leitenden Kanals beschrieben worden ist, gilt auch für den Fall, in welchem dieses Substrat N-leitend und der Kanal P-leitend ist. Je nach Lage des Falles sind die gewählten Ionen entweder Donatoren oder Akzeptoren.
Es ist ein wesentliches Merkmal der Erfindung, dass die Einstellung von gewissen Parametern (Schwellenspannung, Sättigungsstrom) gerade im Verlauf der Herstellung des Transistors während des Schrittes der Dotierung des Kanals durch Ionenimplantation erfolgt.
Zu diesem Zweck wird eine Kontrolleinrichtung, die die Aufgabe hat, genau die einzustellenden Grossen zu bestimmen, auf demselben Substrat wie die herzustellenden Transistoren angebracht. Gemäss der Erfindung nimmt die Geometrie der auf diese Weise geschaffenen Kontrolleinrichtung auf die Geometrie des aktiven Teils der herzustellenden Transistoren
509886/0941
Rücksicht.
Diese Kontrolleinrichtung ist in Draufsicht in Fig. 9 bzw. im Schnitt längs AA, in Fig. 10 bzw. im Schnitt längs BB-, in Fig. 11 dargestellt.
Sie enthält eine der Sourcezone entsprechende Zone 50 und eine der Drainzone entsprechende Zone 60 vom N. -Typ und mit ausreichend grosser Abmessung zum Anbringen der Testmaschine, eine N-Typ-Kanalzone 70 und eine Gatezone 90, welche/wie in dem Fall des zuvor beschriebenen herzustellenden Transistors, aus Palladiumsilizid besteht.
Die Abstände a. und b,, welche die Sourcezone bzw. die Drainzone von der Gatezone trennen, sowie die Breite c, dieser Gatezone entsprechen den Abmessungen der aktiven Teile des Transistors. Sie sind somit in dem Fall der Kontrolleinrichtung und der auf demselben Plättchen hergestellten Transistoren genau gleich. Wenn diese Bedingung eingehalten wird, ergibt sich eine Äquivalenz zwischen den Parametern, die auf der Höhe der Kontrolleinrichtung gemessen werden, und den Werten, die auf der Höhe der Transistoren wirklich erzielt werden. Es ist ein wichtiges Merkmal der Erfindung, dass zum genauen Messen auf der Höhe der Kontrolleinrichtung selbst in demjenigen Fall, in welchem die Abmessungen a,, b, und c,, die einen ersten Teil der Einrichtung bilden, sehr klein sind und in jedem Fall keine direkte Messung erlauben, ein zweiter Teil diesen aktiven ersten Teil, der die Länge f, hat, folgendermassen verlängert: die N-Typ-Kanalzone 70, welche die in Fig. 9 gezeigte, nicht als Einschränkung zu verstehende Form hat und eine Kanalzone der Länge f.. festlegt, wird gemäss einem in Fig. 9 mit der Bezugszahl 71 bezeichneten Profil verlängert.
509886/0941
Auf dieser entsprechend dem Profil 71 verlängerten Kanalzone 70 wird die Gatezone 90 entsprechend dem Profil 91 verlängert. Unter diesen Bedingungen ist somit der Gatekontakt nach aussen verlängert. Seine Kontinuität ist durch die metallische Verbindung sichergestellt, seine Isolierung von dem Substrat erfolgt durch den durch die metallische Verbindung und den N-dotierten Halbleiter gebildeten Über- , gang. Hätte man es statt mit einem Schottky-Übergang mit einem PN- oder NP-Übergang zu tun, so wäre diese Isolierung ebenfalls sichergestellt.
Während der Ionenimplantationsoperation wird die Dotierung mittels einer Maske auf die Höhe der Kanalzone der Kontrolleinrichtung unter denselben Bedingung wie für die gleichzeitig mit ihr auf demselben Plättchen hergestellten Transistorer, begrenzt. Die Messung kann mittels bekannter Verfahren (beispielsweise mittels des Spitzenmessverfahrens) dank des Ansatzes A ausgeführt werden, der aus' der Verlängerung der Kanalzone 71 und der Gatezone 91 besteht.
Das beschriebene Beispiel betraf zwar die Einstellung der Schwellenspannung, die Einstellung der Nennsättigungsströme ist jedoch mit dem gleichen Verfahren realisierbar, da einer der Parameter, der für diesen Wert massgebend ist, ebenfalls die Anzahl der Ladungsträger pro Quadratzentimeter in der Kanalzone der Einrichtung ist.
Wie oben bereits erwähnt, erfolgt die Einstellung der Parameter, d.h. der Schwellenspannung und des Nennsättigungs-Stroms,indem die Probe zur Gänze oder durch eine Maske hindurch mit passenden Ionen beschossen wird. Die Wahl der Energie und der Ionendichte ermöglicht die Regulierung.
11 13 Die Ionendichten sind klein (beispielsweise 10 bis 10
509886/0941
Ionen/cm ) und stören die Gatezone nicht.
In dem Fall, in welchem verschiedene Typen von Transistoren auf demselben Plättchen hergestellt werden sollen, kann das Einstellverfahren nach der Erfindung ebenfalls angewendet werden. In diesem Fall wird ein Maskensystem vorgesehen, um die nichtbetroffenen Einrichtungen während der Ionenimplantationsoperation der Einrichtung, die gerade eingestellt wird, zu schützen. Kontrolleinrichtungen, welche eine erfindungsgemässe Geometrie haben, können dann für die verschiedenen Typen von auf demselben Substrat geschaffenen Transistoren vorgesehen werden.
Wie in dem Fall jedes Verfahrens, bei welchem eine Ionenimplantationsmethode angewendet wird, wird eine Wärmebehandlung entsprechend bekannten Verfahren am Ende des Einstellverfahrens vorgenommen, um den durch diese Implantation gestörten Kristall zu regularisieren. Es handelt sich immer um eine Behandlung bei verhältnismässig niedriger Temperatur, durch die in keinem Fall die Gefahr geschaffen wird, dass die anderen Parameter der Einrichtung gestört werden.
Dann werden in bekannter Weise die Kontakte hergestellt, indem beispielsweise durch Metallisierung eine Schicht aus einer Molybdän- und Goldverbindung auf die Drainzone, die Sourcezone und die Gatezone aufgebracht wird.
509886/0941

Claims (7)

  1. Patentanspruches
    Verfahren zur Einstellung von Schwellenspannungen zumindest eines Sperrschicht-Feldeffekttransistors, der eine Sourcezone, eine Drainzone, eine Gatezone und eine Kanalzone enthält, dadurch gekennzeichnet, dass die Dichte der Ladungsträger im Innern der Kanalzone durch Ionenimplantation modifiziert und während dieser Implantation der Wert der Schwellenspannung kontrolliert wird.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Übergang des Sperrschicht-Feldeffekttransistors ein Schottky-Übergarfg ist, der durch eine die Gatezone bildende metallische Verbindung gebildet wird, und dass die Implantation durch die Gatezone hindurch ausgeführt wird.
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die metallische Verbindung geschaffen wird, indem eine Schicht aus einem Metall mit dem darunterliegenden Halbleiter, der die Kanalzone bildet, in situ umgewandelt wird.
  4. 4. Verfahren nach Anspruch 2 oder 3 dadurch gekennzeichnet, dass die Kanalzone aus Silicium besteht und dass die metallische Verbindung ein Palladiumsilizid ist.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Ionen Donatoren sind.
  6. 6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Ionen Akzeptoren sind.
  7. 7. Kontrolleinrichtung zum Kontrollieren der Durchführung des Einstellverfahrens nach einem der Ansprüche 1 bis 6,
    509886/0941
    gekennzeichnet durch eine erste Zone und eine zweite Zone von derselben Art wie die Sourcezone bzw. die Drainzone des Transistors, durch einen ersten Teil, der aus einer Kanalzone und einer Gatezone besteht,welche von derselben Art sind und die gleichen Abmessungen haben wie die des Transistors, und durch einen zweiten Teil, welcher einen Ansatz bildet, der den ersten Teil verlängert, mit der Gatezone elektrisch verbunden und von der ersten Zone und der zweiten Zone elektrisch isoliert ist, wobei der Ansatz eine Geometrie hat, welche die Kontaktherstellung gestattet, und wobei der erste Teil und der zweite Teil der Ionenimplantation ausgesetzt sind.
    509886/0941
    Leerseite
DE19752533460 1974-07-26 1975-07-25 Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren Withdrawn DE2533460A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7426057A FR2280203A1 (fr) 1974-07-26 1974-07-26 Procede d'ajustement de tension de seuil de transistors a effet de champ

Publications (1)

Publication Number Publication Date
DE2533460A1 true DE2533460A1 (de) 1976-02-05

Family

ID=9141766

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19752533460 Withdrawn DE2533460A1 (de) 1974-07-26 1975-07-25 Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren

Country Status (5)

Country Link
US (1) US4013483A (de)
JP (1) JPS5760783B2 (de)
DE (1) DE2533460A1 (de)
FR (1) FR2280203A1 (de)
GB (1) GB1510683A (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4138280A (en) * 1978-02-02 1979-02-06 International Rectifier Corporation Method of manufacture of zener diodes
JPS5513965A (en) * 1978-07-17 1980-01-31 Nec Corp Electric field control type semiconductor device
US4277882A (en) * 1978-12-04 1981-07-14 Fairchild Camera And Instrument Corporation Method of producing a metal-semiconductor field-effect transistor
JPS5617075A (en) * 1979-07-20 1981-02-18 Mitsubishi Electric Corp Semiconductor device
JPS5793542A (en) * 1980-12-03 1982-06-10 Hitachi Ltd Semiconductor integrated circuit device
JPS57102075A (en) * 1980-12-17 1982-06-24 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH01187837A (ja) * 1988-01-22 1989-07-27 Agency Of Ind Science & Technol 半導体集積回路
US4948746A (en) * 1988-03-04 1990-08-14 Harris Corporation Isolated gate MESFET and method of making and trimming
JP3911059B2 (ja) * 1997-01-31 2007-05-09 ソニー株式会社 半導体装置の製造方法
JP4084436B2 (ja) * 1997-03-26 2008-04-30 沖電気工業株式会社 化合物半導体装置の特性の制御方法
US6107106A (en) * 1998-02-05 2000-08-22 Sony Corporation Localized control of integrated circuit parameters using focus ion beam irradiation
US7466009B2 (en) 2006-06-05 2008-12-16 Texas Instruments Incorporated Method for reducing dislocation threading using a suppression implant

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2047777A1 (de) * 1969-09-30 1971-04-15 Sprague Electric Co Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3413531A (en) * 1966-09-06 1968-11-26 Ion Physics Corp High frequency field effect transistor
FR1064185A (fr) * 1967-05-23 1954-05-11 Philips Nv Procédé de fabrication d'un système d'électrodes
US3558366A (en) * 1968-09-17 1971-01-26 Bell Telephone Labor Inc Metal shielding for ion implanted semiconductor device
US3666573A (en) * 1969-12-17 1972-05-30 Rca Corp Method for making transistors including gain determining step
US3676229A (en) * 1971-01-26 1972-07-11 Rca Corp Method for making transistors including base sheet resistivity determining step
US3753774A (en) * 1971-04-05 1973-08-21 Rca Corp Method for making an intermetallic contact to a semiconductor device
US3774088A (en) * 1972-12-29 1973-11-20 Ibm An integrated circuit test transistor structure and method of fabricating the same
US3881964A (en) * 1973-03-05 1975-05-06 Westinghouse Electric Corp Annealing to control gate sensitivity of gated semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2047777A1 (de) * 1969-09-30 1971-04-15 Sprague Electric Co Oberflachenfeldeffekttransistor mit einstellbarer Schwellspannung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IEEE Journal of Solid-State Circuits, Vol. SC-8, 1973, S. 326-331 *

Also Published As

Publication number Publication date
FR2280203A1 (fr) 1976-02-20
US4013483A (en) 1977-03-22
GB1510683A (en) 1978-05-10
FR2280203B1 (de) 1978-03-31
JPS5760783B2 (de) 1982-12-21
JPS5140775A (de) 1976-04-05

Similar Documents

Publication Publication Date Title
DE2711562C3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3500528C2 (de) Verfahren zur Bildung eines Paares komplementärer MOS-Transistoren
DE2745857C2 (de)
DE2631873C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Schottky-Kontakt auf einem zu einem anderen Bereich justierten Gatebereich und mit kleinem Serienwiderstand
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2160427C3 (de)
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE19626089A1 (de) Speicherzelle
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2262943A1 (de) Verfahren zur verhinderung einer unerwuenschten inversion
DE2160462C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE2453279C3 (de) Halbleiteranordnung
DE2419019B2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors
DE1564524B2 (de)
DE1564829A1 (de) Verfahren zur Herstellung eines Feldwirkungstransistors
DE3427293A1 (de) Vertikale mosfet-einrichtung
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung
DE1564151C3 (de) Verfahren zum Herstellen einer Vielzahl von Feldeffekt-Transistoren
DE2927227C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2752335A1 (de) Verfahren zur herstellung eines sperrschicht-feldeffekttransistors
DE69629456T2 (de) Feldeffekttransistor mit verminderter Verzögerungsänderung
WO1999038205A1 (de) Verfahren zur herstellung von dioden
DE2950413A1 (de) Halbleiteranordnungen und verfahren zu deren herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification
8126 Change of the secondary classification
8128 New person/name/address of the agent

Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT.

8136 Disposal/non-payment of the fee for publication/grant