DE2510757A1 - Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate - Google Patents

Description

Aktenzeichen der Änmelderin:

FI 973 076

Verfahren zum Herstellen von TrägerSubstraten für hochintegrierte Halbleiter-Schaltungsplättchen und durch dieses Verfahren hergestellte Substrate _^

Die Erfindung betrifft die Packung von integrierten Schaltungen und insbesondere auf ein Verfahren zur Herstellung von zur Aufnahme von hochintegrierte Halbleiterschaltkreise tragenden Halbleiterplättchen oder Chips bestimmten Substraten, die einen oder mehrere solcher Chips aufnehmen können, mit einer Metallisierung für die Verbindung der auf dem Substrat angeordneten Halbleiterschaltungsplättchen untereinander und für eine Verbindung mit der Chips mit der Außenwelt, d.h, mit den daran angeschlossenen Schaltungen einer Datenverarbeitungsanlage, die weitere derartige hochintegrierte Schaltungen tragende Packungen enthalten kann.

Mit dem Fortschreiten der Technik hochintegrierter Schaltungen in Richtung auf immer dichtere Integration der auf einem Halbleiterplättchen enthaltenen Schaltkreise, bei denen jedes dieser Halbleiterplättchen oder Chips tausende von einzelnen Schalkreisen enthält, ist es selbstverständlich notwendig; daß die die Halbleiterchips tragenden Substrate oder Träger ihrer Struktur nach mit solchen Chips verträglich sind sowie auch mit den An-

509843/0795

2510767

forderungen, die an die Schaltung in solchen Chips zu stellen sind.

Derzeit scheinen die Schaltungsdichten auf hochintegrierten Ilalbleiter-Schaltungsplättchen einen Punkt erreicht zu haben, bei dem die bisher üblichen, zur Aufnahme der Chips bestimmten keramischen Substrate die Grenzen ihrer strukturellen Verträglichkeit in bezug auf derart fortschrittliche, mit integrierten Schaltungen versehene Halbleiterplättchen erreicht haben. Die bisher : üblichen keramischen Moduls oder Träger verwenden eine Dickfilmpastentechnik, unter Anwendung von Siebdruckverfahren oder ande-

rer mechanischer Verfahren zum Aufbringen der Metallisierung und des Isoliermaterials auf dem Modul oder Träger. Bei einer solchen Dickfilmmetallisierany nüssen die seitlichen Abmessungen und der Abstand mindestens eine Größenordnung größer sein als die Metallisierung des die hochintegrierten Schaltungen tragenden Halbleiterplättchens und die Kontaktmetallisierung, die aurch Dünnfilmverfahren, durch Niederschlag aus der Dampfphase, photolithographisches, chemisches und Zerstäubungsätzverfahren hergestellt werden.

Ein Versuch zum Aufrechterhalten der strukturellen Verträglichkeit zwischen modernsten, integrierte Halbleiterschaltungen tragenden Halbleiterplättchen und keramischen Dickfilmmoduln besteht darin, mehrschichtige keramische Dickfilm-Moduln zu benutzen, bei denen die Dickfilnimeteallisierung in einer Folge von miteinander verbundenen Ebenen ausgeführt wird, die durch isolierendes keramisches Material voneinander getrennt sind. Um jedoch modernste, hochintegrierte Halbleiterschaltungen tragende j Halbleiterplättchen strukturell unterzubringen, die tausende von j Schaltkreisen und in der Metallisierung Leitungszüge in der Größenordnung von 0,0076 mm tragen, muß das mehrschichtige kerami-¹ sehe Substrat, das auf metallische Leitungen in der Größenordnung , von 0,76 mm beschränkt ist, mehr als 20 Metallisierungsebenen benutzen, damit die notwendigen Verbindungen für ein Halbleiterplättchen höchster Schaltungsdichte, das nur zwei oder drei

FI 973 076

S09843/079S

ebenen der iietallisierung auf v/eist, angeschlossen werden kann. Derartige mehrschichtige oder vielschichtige keramische Moduln sina sehr teuer in der Herstellung und relativ groß in einer Technik, die zu immer größerer Miniaturisierung neigt. Außerdem erzwingen derartige vielschichtige, keramische Träger strukturelle Beschränkungen für das Halbleiterplättchen, damit dieses strukturell mit aeru keramischen Träger oder Substrat verträglich ist. Wenn beispielsweise die Halbleiterplättchen oder Chips auf einem keramischen Träger durch Rückfließen des Lotes befestigt werden sollen, wie dies in den OS-Patentschriften 3 495 133, 3 548 925 oder 3 392 442 beschrieben ist, dann müssen die zum Fließen oder Rückfließen des Lotes dienenden Anschlußkontakte auf dem Halbleiterplättchen etwa 1,0 mm hoch und etwa 1,0 ram breit sein. Würde man anaers vorgehen, dann würde der Unterschied in den Wärmeausdehnungskoeffizienten zwischen dem mehrschichtigen keramischen Ilodul und aem halbleitermaterial, z.B. Silicium, in dem Halbleiterplättchen eine so hohe Spannung auf die Anschlußkontakte ausüben, daß die Verbindung zwischen Halbleiterplättchen und Modul aufreißen würde. Daher muß ein solcher Anschlußkontakt auf einem Halbleiterplättchen ein Vielfaches der Halbleiteroberfläche einnehmen, verglichen mit dem Fall, wenn der Anschlußkontakt iibiiiessungen in der Größe von 0,013 mm hätte und durch übliche photolithographische Dünnfilmverfahren hergestellt würde.

üusätzlidi zu diesen Unterschieden in den Wärmeausdehnungskoeffizienten ist es in diesem Fall auch unerwünscht, Halbleiterplättchen oder Chips mit einem keramischen Substrat durch Rückfließen aes Lotes zu verbinden, wenn die Abmessungen einer Seite des lialbleiterplättchens größer als 5 mm sind.

wegen dieser Beschränkungen für vielschichtige, keramische Moduln für modernste, hochintegrierte Schaltungen tragende Halbleiterplättchen mit hohen Schaltungsdichten kam man zu der Überlegung, ob man nicht einen Computer auf einem Halbleiterplättchen unterbringen könnte, wobei die gesamte, zur Durchführung einer bestimmten Rechnerfunktion notwendige Schaltung einschließlich

FI 973 076

S09843/079S

aller interner Verbindungen auf einem einzigen Halbleiterplättchen ausgeführt werden könnte. Dadurch würden Träger oder Substrate für Ealbleiterplättchen mit ihrer Funktion für die Verbindung der einzelnen Halbleiterplättchen untereinander und mit der Außenwelt überflüssig. Ein wesentlicher Nachteil einer solchen Anordnung liegt darin, daß wegen der Komplexität einer solchen Struktur eines Halbleiterplättchens die Ausbeuten extrem niedrig wären, so daß eine große Anzahl von mit integrierten Halbleiterschaltungen versehenen Plättchen, die mit großen Kosten hergestellt sind, wegen eines möglicherweise auftretenden Fehlers verschrottet werden müßten.

Obwohl es im Stand der Technik einige Hinweise auf axe Verwen- j dung von Trägern für integrierte Halbleiterschaltkreise tragende j Halbleiterplättchen, die aus dem gleichen Material oder ähnlichen > Halbleitermaterialien bestehen wie die Chips, gibt, so scheint | es doch nicht der Fall zu sein, daß derartige Träger bisher zum ! Tragen modernster integrierter Halbleiterschaltungsplättchen mit j tausenden von Schaltkreisen verwendbar waren. Das kann zum großen Teil darauf zurückzuführen sein, daß selbst unter Verwendung von Dünnfilmtechnik, die bei solchen Halbleitermaterial-Substraten möglich ist, der Träger immer noch mehr als vier Ebenen einer Metallisierung aufweisen muß, damit die notwendigen Verbindungsleitungen für diese modernsten Halbleiterschaltungsplättchen mit hoher Schaltungsdichte untergebracht werden können« Unglücklicherweise war es bisher strukturell mit Metallisierungen, bei denen die Leitungsbreite und der Leitungsabstand in der Größenordnung von 0,0076 mm lag, praktisch nicht durchführbar, eine auf mehrere Ebenen verteilte Dünnfilmmetallisierung mit mehr als drei Ebenen der Metallisierung herzustellen. In Strukturen unter Verwendung von mehrschichtigen Metallisierungen, die durch übliche Dünnfilmverfahren hergestellt werden, wird über jeder Metallisierungsebene eine Passivierungs- oder Isolierschicht aus dielektrischem Material niedergeschlagen. Dieser Niederschlag wird in üblicher Weise durch Niederschlag aus der Dampfphase oder durch Kathodenzerstäubung aufgebracht. Ein Leitungszug in dem

FI 973 076

S09843/0795

Metallisierungsmuster ergibt eine entsprechende Überhöhung in der über dem Metallisierungsmuster liegenden,■dieses bedeckenden dielektrischen Schicht. Wenn dann eine weitere Ebene eines Metallisierungsmusters auf dieser Schutzschicht aufgebracht ist, und wenn diese wiederum durch eine weitere dielektrische Schicht abgedeckt wird, dann zeigt die oberste Oberfläche der weiteren Schutzschicht die kumulative Wirkung der beiden darunterliegenden Metallisierungsmuster. Die Oberfläche zeigt dabei eine Kombination von drei verschiedenen Höhenlagen. Die unterste Höhe, bei der keine darunterliegende Metallisierungsleitung vorhanden ist, eine üwischenhöhe, bei der nur eine darunterliegende Metallisierungsleitung auf einer Metallisierungsebene vorhanden ist und die größte Höhe in solchen Abschnitten der Oberfläche, bei denen in beiden Ebenen der Metallisierungsmuster darunter Leitungen liegen. Man sieht sofort, daß bei drei Ebenen der Metallisierung die oberste dielektrische Schutzschicht eine noch größere Unterschiedlichkeit in den einzelnen Höhen aufweisen wird. Wie bereits erläutert, wird bei Metallisierungsmustern mit Leitungen in der Größenordnung von 0,0076 mm die Auswirkung dieser Unregelmäßigkeiten so ausgeprägt, daß es unpraktisch wird, mehr als ι drei Ebenen der Metallisierung zu verwenden. In diesen Fällen ergibt sich ein sogenannter Wolkenkratzereffekt, bei dem die kumuilativen metallischen Leitungen ganz ausgesprochene Erhebungen !hervorrufen, die die Oberfläche derartig unregelmäßig machen, daß !die darauf angebrachten metallischen Leitungen eines Musters sich !über eine außerordentlich rauhe oder bucklige Oberfläche erstrekken. Dies führt zu Unterbrechungen in den metallischen Leitungen..

I Wegen dieser Unregelmäßigkeiten wird bei mehr als drei Metallisierung sebenen die Verbindung der nachfolgenden Ebenen mit dairunterliegenden Ebenen über durchgehende metallisierte Bohrungen j kaum voraussehbar und nicht beständig genug. Selbst bei Struk- !türen mit drei Ebenen der Metallisierung ist es nicht ständig möglich, eine Struktur so auszulegen, daß eine durchgehende Bohrung durch eine gegebene Schutzschicht aus dielektrischem Material so genau angebracht werden kann, daß sie mit einer darunter-

^P1973076 S09843/079S

liegenden, durch eiüt: darunterliegende Schutzschicht öder dielektrische Schicht führenden durchgehenden Bohrungen zusammenfällt oder diese überlappt.

Demgemäß ist es Aufgabe der Erfindung, einen Träger oder ein j Substrat für hochintegrierte Schaltungen tragende Halbleiter-I plättchen mit hoher Schaltkreisdichte zu schaffen, die strukturell mit derartigen Halbleiterplättchen verträglich sind. Dabei soll der neue Träger relativ kompakt sein und möglichst wenige Metallisierungsebenen benutzen und soll in Dünnfilmtechnik mit Dünnfilmisolation herstellbar sein. Ferner ist dabei von großem Interesse, daß ein solcher Träger oder ein solches Substrat für integrierte Halbleiterschaltungen tragende Halbleiterplättchen mit hoher Schaltungsdichte den gleichen Wärmeausdehnungskoeffizienten aufweist, wie die Halbleiterplättchen selbst. Vorzugswelse sollen sich die neuen Träger auch für Halbleiterplättchen eignen, deren Seitenabmessungen größer sind als 5 mm je Seite. Durch die Erfindung wird ein Verfahren zur Herstellung einer solchen Struktur mit einer auf mehreren Ebenen angeordneten Metallisierung geschaffen, die sich besonders für die Herstellung von mehreren Ebenen von Metallisierungen durch Dünnfilmtechniken eignen, wobei die Auswirkungen von Leitungszügen auf verschiedenen Ebenen der Metallisierung, die sonst unerwünschte Erhebungen in den Isolierschichten der Struktur erzeugen, wesentlich herabgesetzt sind. Tatsächlich wird durch die vorliegende Erfindung diese unerwünschte kumulative Erhebung halbiert. Damit wird es aber praktisch möglich, Strukturen mit auf mehreren Ebenen angeordneten Metallisierungen zu schaffen mit 6 oder sogar noch mehr Ebenen der Metallisierung. Daher ist es nunmehr möglich, mit dem Verfahren gemäß der Erfindung Träger für Halbleiterplättchen durch Dünnfilmtechnik herzustellen, welche strukturell mit den Halbleiterschaltungen hoher Schaltkreisdichte tragenden Halbleiterplättchen verträglich sind. Diese durch das erfindungsgemäße Verfahren hergestellten Substrate oder Träger stellen damit gegenüber den bisher üblichen, in Dickfilmkeramik aufgebauten Trägern oder Substraten eine vorteilhaf-

^FI973076 609843/0795

te Alternative dar, die die bisher vorhandenen strukturellen Beschränkungen vermeidet.

Das Verfahren gemäß der vorliegenden Erfindung besteht darin, üaß auf einem Substrat zunächst eine erste Schicht aufgebracht · wird, deren chemische Ätzbarkeit sich von der des Substrats unterscheidet, und die in bezug auf die nachfolgend aufgebrachten itfetallisierungsmuster elektrisch isolierend wirkt. Das Substrat ist dabei ein temporäres Substrat und wird später durch chemisches Atzen abgetragen. Wo das Substrat vorzugsweise ein Halbleitermaterial, insbesondere Silicium ist, kann die Primärschicht aus Siliciumdioxid bestehen, da Silicium von Siliciumdioxid durch übliche Ätzmittel wie z.B. eine Lösung aus Salpetersäure und Fluorwasserstoffsäure selektiv abgeätzt werden kann. Wenn andererseits elektrochemisches, anodisches Ätzen zur Entfernung des Substrats verwendet werden soll, dann wird man vorzugsweise entweder die Primärschicht aus Siliciumnitrid herstellen oder für die Primärschicht eine zusammengesetzte Struktur aus einer sich an die Siliciumtrennflache anschließende metallische Schicht, die anodisch nicht ätzbar ist und einer Siliciumdioxidschicht auf der Metallschicht wählen, die elektrisch isolierend ist.

Anschließend wird eine erste Ebene eines Metallisierungsmusters auf der freiliegenden (nicht Trennfläche) Oberfläche der Primärschicht aufgebracht. Dieses Muster einer Metallisierung kann in üblicher Weise durch Dünnfilmverfahren und photoiithographische Ätzverfahren aufgebracht werden.

Als nächstes wird eine erste Schutzschicht aus einem dielektrischen Material über dieser Metallisierungsschicht unter Verwendung eines Iviiederschlags aus der Dampfphase oder durch Kathodenzerstäubung aufgebracht. Das dielektrische Material kann zweckmäßigerweise das gleiche Material sein, wie es für die Primärschicht benutzt wurde.

FI 973 076

509843/0795

Anschließend wird auf dieser ersten Schutz- oder Isolierschicht .eine oder mehrere weitere Ebenen von Metallxsxerungsmustern gebildet. Jedes dieser weiteren Metallisierungsmuster weist eine entsprechende zusätzliche Überzugsschicht aus dielektrischem

Material auf.

Dann wird eine tragfähige Trägerschicht auf der letzten dielektri- :sehen Überzugsschicht hergestellt. Das Material für die Trägerschicht ist vorzugsweise ein Material, dessen Wärmeausdehnungskoeffizient nahe genug an dem Wärmeausdehnungskoeffizienten des die Primärschicht und die Isolierschichten bildenden Materials !liegt. Ein Halbleitermaterial, insbesondere Silicium, liefert J eine geeignete Trägerschicht. Wenn ein Halbleitermaterial wie j

j Silicium verwendet wird, dann wird es zweckmäßigerweise durch epitaxiales Aufdampfen aufgebracht, so daß als Trägerschicht eine polykristalline Siliciumschicht erzeugt wird.

Nach der Herstellung der Trägerschicht als Basis wird das temporäre Substrat durch ein chemisches Ätzverfahren entfernt, wobei das Substrat vorzugsweise abgeätzt wird, um die andere Oberfläche der Primärschicht freizulegen. Wie bereits erwähnt, kann für das chemische Ätzverfahren ein übliches chemisches Ätzmittel verwendet werden oder man kann auch elektrochemisches, d.h. anodisches Ätzen verwenden.

Anschließend wird das Verfahren zur Bildung einer Anzahl von Ebenen aus Metallisierungsmustern auf der jetzt freiliegenden Oberfläche der Primärschicht wiederholt. Zunächst wird auf dieser freiliegenden Oberfläche der Primärschicht eine erste Ebene eines Metallisierungsmusters aufgebracht. Dies kann wiederum durch Niederschlagen eines dünnen Films aus Metall mit einem anschließend entsprechenden photolithographischen Ätzverfahren hergestellt werden. Andererseits ist es, wenn die Primärschicht ein^ zusammengesetzte Schicht aus einer dielektrischen Schicht und einer Metallschicht ist, wie dies schon erwähnt wurde, nicht erforderlich, daß eine erste metallische Schicht niedergeschla-

FI 973 076

5098A3/0795

gen wird. Stattdessen kann die Metallschicht der zusammengesetzten Schicht photolithographisch zur Erzielung der untersten Ebene eines Metallisierungsmusters geätzt werden. Dann wird anschließend eine weitere Schicht aus dielektrischem Material über diesem ersten Metallisierungsmuster aufgebracht, worauf weitere Ebenen , von Metallisierungsmustern aufgebracht werden _t die jeweils durch zusätzliche weitere Schutzschichten oder Isolierschichten abgedeckt werden, die durch bisher beschriebene Verfahren hergestellt ; werden·

Da das dielektrische Material in der Primärschicht eine erste planare Oberfläche aufweist, oberhalb der die erste Ebene eines Metallisierungsmusters und die zusätzlichen Ebenen von Metallisier ungsmus tern hergestellt sind sowie eine gegenüberliegende planare Oberfläche, oberhalb der eine weitere Ebene eines Metallisierungsmusters und zusätzliche Ebenen von Metallisierungs- j musters gebildet werden, kann die unerwünschte kumulative Wirkung, die von übereinanderliegenden Leitungen in verschiedenen Ebenen der Metallisierung ausgeht, auf die Hälfte verringert werden. Dies ist auf die Tatsache zurückzuführen, daß eine mehrschichtige Metallisierungsstruktur hergestellt wird, bei der eine Hälfte der Ebenen der Metallisierung auf einer Seite einer planaren, primären dielektrischen Schicht und die andere Hälfte der Metallisierungsmusterebenen auf der anderen Seiten der planaren Primärschicht liegen. Da kumulative Abweichungen in der Höhe nur in bezug auf die innenliegende planare Oberfläche auftreten, wird bei der neuen Struktur zur kumulativen Höhenabweichung nur durch die halbe Anzahl der Gesamtzahl der Schichten auf einer gegebenen Seite der planaren Primärschicht ein Beitrag

.geliefert. Bei üblichen mehrschichtigen Strukturen, bei denen alle Ebenen der Metallisierung oberhalb einer einzigen planaren

,Oberfläche liegen, wäre die Höhenabweichung doppelt so groß, wie

; bei der neuen Struktur.

Die Auswirkung dieses Unterschiedes wird ganz ausgeprägt, wenn man erkennt, daß es beim augenblicklichen Stand der Dünnfilm-

FI 973 076 _{M A} „

509843/0795

technik praktisch nicht möglich ist, wegen der Auswirkungen der Höhenabweichungen mehr als drei Metallisierungsebenen aus Metallisierungsmustern herzustellen, wenn die einzelnen Leitungszüge und ihre Abstände in der Größenordnung von O_fOO76 mm liegen. Durch das Verfahren und die Struktur der vorliegenden Erfindung sind nunmehr in einer solchen Struktur sechs Ebenen von Metallisierung smustern praktisch möglich.

Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen näher beschrieben. Die unter Schutz zu stellenden Merkmale der Erfindung sind in den ebenfalls beigefügten Patentansprüchen im einzelnen angegeben.

In den Zeichnungen zeigt;

Fign. 1A bis N schematisch ein Teil eines Trägers oder Substrats

für ein hochintegrierte, elektronische Schaltungen enthaltenes Schaltkreisplättchen zur Darstellung des Herstellungsverfahrens einer ersten Ausführungsform der Erfindung und

Fign. 2A bis G schematisch Ansichten eines Trägers oder Substrats für integrierte Schaltkreise tragende Chips zur Darstellung des Herstellungsverfahrens einer weiteren Ausführungsform der Erfindung.

In den Fign. 1A bis 1N ist ein erstes Verfahren zum Herstellen des neuartigen Trägers für Halbleiterchips mit integrierten Schaltungen dargestellt. Auf einem Halbleitersubstrat 10, das in der vorliegenden bevorzugten Ausführungsform aus einem N-leitenden Halbleiterplättchen mit einer Dicke von 0,16 mm hergestellt ist, das mit einem Dotierungsmaterial, wie z.B. Arsen oder Phosphor dotiert ist, wird eine erste Schicht 11 aus elektrisch isolierendem Material gebildet. In der ersten Ausführungsform besteht das Substrat 10 vorzugsweise aus Silicium und die Schicht 11 aus

FI 973 076

509843/0795

Siliciumdioxid mit einer Dicke in der Größenordnung von 1 Mikron. Stattdessen .können volle andere Materialien für die Schichten

10 und 11 benutzt werden. Das wesentliche Kriterium bei der Auswahl dieser Materialien besteht darin, daß das Substrat 10 vorzugsweise durch eine chemische Substanz ätzbar sein muß einschließlich elektrochemischer Ätzverfahren, so daß die Schicht 10 von der Schicht 11 abgetragen werden kann. Wenn das Substrat 10 ein hochdotiertes N- oder P-leitendes Material ist, läßt es sich leicht von einer Isolierschicht 11 dadurch ablösen, daß man ein normales Ätzverfahren mit einem Ätzmittel, wie wässriger Salpetersäure-Fluor was ser stoff säure lösung verwendet oder ein elektrochemisches Ätzverfahren, wie z.B. anodisches Ätzen. Ver- i wendet man solche üblichen chemischen Ätzverfahren, dann ist es nicht notwendig, daß das Siliciumsubstrat hochdotiert ist, damit es> '^on der Isolierschicht 11, die aus solchen dielektrischen Materialien wie Siliciumnitrid oder Siliciumdioxid bestehen können, trennbar ist.

Wenn die Isolierschicht 11 aus Siliciumdioxid besteht, dann läßt ' sie sich leicht dadurch herstellen, daß man die Oberfläche des ι Substrats 10 thermisch zu Siliciumdioxid oxidiert. Natürlich j können auch die üblichen Verfahren wie Niederschlag aus der Dampfphase oder Kathodenzerstäubung oder Hochfrequenzzerstäubung _; angewandt werden, um dielektrische Materialien, wie Silicium- i nitrid, Aluminiumoxid oder Siliciumdioxid als Schicht 11 aufzubringen .

Wenn die Schicht 11 aus Siliciumdioxid besteht, kann sie in zwei Schritten gebildet werden, nämlich durch eine erste Wärmebehandlung und dann durch den Niederschlag einmal aus der Dampfphase oder durch Zerstäubung. Anschließend wird auf übliche Weise in Dünnfilmtechnik eine metallische Schicht 12 auf der Isolierschicht

11 aufgebracht, wie dies beispielsweise in der US-Patentschrift 3 539 876 beschrieben ist. Die metallische Schicht kann beispielsweise durch Niederschlag aus der Dampfphase oder durch

FI 973 076

50S843/0795

Hochfrequnzzerstäubung aufgebracht werden. Die Metallschicht 12, die eine Dicke von etwa 1 bis 2 Mikron aufweist, kann aus einem für Leitungszüge in integrierten Schaltungen üblicherweise verwendeten Metall sein. In der vorliegenden Ausführungsform ist diese Metallisierung vorzugsweise eine Struktur, bei der die metallische Schicht aus mehreren Schichten aus Chrom, Kupfer und Chrom oder aber aus Aluminium oder einer Aluminiumkupferlegierung besteht. Andere brauchbare dünne metallische Filme sind beispielsweise hochfeuerfeste Metalle, wie z.B. Wolfram, Tantal, Molybdän oder zusammengesetzte Schichten solcher hochschmelzenden Metalle und Gold.

Anschließend wird gemäß Fig. 1B nach üblicher, photolithographischer Technik für integrierte Schaltungen und mit Ätzverfahren mit üblichem Ätzen oder mit Zerstäubungsätzen eine erste Ebene eines Musters von Leitungszügen 12A einer Metallisierung auf der metallischen Schicht 12 hergestellt. Das Metallisierungsmuster 12A stellt dann eine Ebene der elektrisch leitenden Verbindungen in dem Träger oder Substrat dar.

j Daran anschließend wird gemäß Fig. 1C mit einem zum Niederschla- · i gen von dünnen Filmen üblichen Verfahren eine dünne Isolierschicht!

; i

■ 13 aufgebracht, vorzugsweise durch Hochfrequenzzerstäubung, wenn J das Isoliermaterial aus Siliciumdioxid besteht, oder insbesondere ' durch Niederschlag aus der Dampfphase, wenn das Isoliermaterial ; ι aus Siliciumnitrid besteht. Wenn die erste Isolierschicht 11 aus : Siliciumdioxid besteht, dann ist es vorzuziehen, als Schicht 13 | ebenfalls Siliciumdioxid zu verwenden. Die Schicht 13, die als

I erste Schutzschicht dient, hat vorzugsweise eine Dicke in der i
Größenordnung von 2 Mikron. Wie man erkennen kann, hat die

Schicht 13, die im wesentlichen eine gleichförmige Stärke auf-

j weist, ein Muster von Erhöhungen und Vertiefungen, das dem darunj terliegenden Metallisierungsmuster 12A entspricht.

I Anschließend werden, wie in Fig. 1D dargestellt, unter Verwenidung von für Siliciumdioxid üblichen photolithographischen Ätz-

FI 973 076

509843/079S

verfahren durchgehende Bohrungen durch das Siliciumdioxid der Schutzschicht 13 nach dem darunterliegenden Metallisierungsmuster 12A geätzt. Ein übliches Ätzmittel, das für diesen Zweck verwendet werden kann, ist gepufferte Fluorwasserstoffsäure.

Gemäß Fig. 1E wird in gleicher Weise, wie zuvor beschrieben, eine weitere Ebene eines Metallisierungsmusters 15 auf der Schutzschicht 13 aufgebracht. Das Metallisierungsmuster 15 wird vorzugsweise aus dem gleichen Metall hergestellt, wie das Muster 12A und hat eine Filmdicke von etwa 1,5 bis 2,5 Mikron. Während des Niederschlags des Metallisierungsmusters 15 werden einzelne Abschnitte der Metallisierung 15A in den Bohrungen 14 niedergeschlagen und bilden Querverbindungen zwischen den einzelnen Metallisierungsebenen, d.h. von der oberen Metallisierungsebene und dem Leitungsmuster 15 nach dem darunterliegenden Metall!sierungs-Lei- \ tungsmuster 12A. !

Aus Fig. 1F erkennt man, daß anschließend eine weitere Schutz- ■ schicht 16 aus dielektrischem Material, vorzugsweise aus Siliciumdioxid über der zweiten Ebene eines Metallisierungsmusters 15 > durch übliche bereits beschriebene Verfahren niedergeschlagen ! wird. Die Schicht 16 hat vorzugsweise eine Dicke von 2 bis 3 Mikron.

Abhängig von der Intensität der durch den Träger oder das Substrat erforderlichen Querverbindungen kann es oft erwünscht sein, auf j der Schutzschicht 16 ein weiteres Metallisierungsmuster und darüber eine weitere isolierende Schutzschicht anbringen. Auf diese Weise erhält man drei Ebenen der Metallisierung oberhalb der Oberfläche 17 der ersten isolierenden Schicht, Der Einfachheit der Darstellung dieser ersten Ausführung wegen ist jedoch diese letzte Ebene eines Metallisierungsmusters und die zusätzliche Schutzschicht nicht dargestellt. Eine andere Struktur mit weiteren Ebenen der Metallisierungen ist in den Fign. 2A bis G gezeigt.

FI 973 076

509843/0795

Wie aus Fig. 1G zu erkennen, wird eine relativ dicke epitaxiale Trägerschicht 18 aus Silicium durch bekannte epitaxiale Niederschlagsverfahren bei einer Temperatur in der Größenordnung von 500 ⁰C bis 900 °C bei Normaldruck niedergeschlagen. Die Dicke der epitaxialen Trägerschicht liegt vorzugsweise in der Größenordnung von 0,2 bis 0,4 mm. Diese epitaxiale Trägerschicht kann beispielsweise gemäß einem Verfahren unter Verwendung einer Vorrichtung aufgebracht werden, wie sie in der US-Patentschrift 3 424 629 offenbart ist. Diese Trägerschicht dient als Basis für den Träger für halbleiterplättchen mit integrierten Schaltungen. Da die darunterliegende Schicht 16 aus dielektrischem Material besteht, besteht die epitaxiale Schicht 18 aus polykristallinem Silicium.

Zu diesem Zeitpunkt sollte die Siliciumschicht 10, die als temporäres Substrat für den Träger gedient hat, entfernt werden. Wenn die Schicht 11 aus Siliciumdioxid besteht, wird ein übliches chemisches Ätzverfahren angewandt mit einem bekannten Ätzmittel, das bevorzugt Silicium ätzt und dabei Siliciumdioxid im wesentlichen nicht angreift. Eine wässrige Lösung aus Salpetersäure und Fluorwasserstoffsäure, die diesem Zweck dienlich ist, hat folgende Zusammensetzung: 500 Volumenteile 70 %-ige Salpetersäure, 50 Teile mit Jod gesättigte Salpetersäure, 14 Teile 40 %-iges Ammoniumfluorid, 2 Teile 49 %-ige Fluorwasserstoffsäure und 5 Teile 98 %-ige Essigsäure.

Wenn die Isolierschicht 11 aus Siliciumnitrid besteht, dann ist elektrochemisches, anodisches Ätzen vorzuziehen. Im Fall von Siliciumnitrid ist es sogar noch besser, ein elektrochemisches Ätzverfahren, das als anodisches Ätzen bekannt ist, einzusetzen. Anodisches Ätzen ist an sich bekannt und ist beispielsweise in der Zeitschrift "Journal of. The Electrochemical Society", Juli 1970 von M. Theunissen und anderen auf den Seiten 959 bis 965 beschrieben.

Wie bereits erwähnt, kann die Schicht 11 aus zwei Einzelschichten zusammengesetzt sein, wobei dann ein Isolierschicht, wie z.B.

^FI973076 609843/0796

aus Siliciumdioxid an der Trennfläche 17 liegt und eine obere Schicht aus Metall, die beispielsweise eines der bereits erwähnten Metalle oder Metallegierungen sein kann, in Berührung mit dem Siliciumsubstrat 10 ist. In einem solchen Fall wird man zum chemischen Ätzen für die Entfernung der Siliciumschicht 10 ein Ätzmittel einsetzen, das zwar das Silicium angreift, nicht jedoch das Metall. Elektrochemisches, anodisches Ätzen gibt dafür eine Möglichkeit. Dies wird im Zusammenhang mit den Fign. 2A bis 2G näher beschrieben.

Nach Entfernen des Siliciumträgers 10 werden durchgehende Bohrungen 19 durch die Isolierschicht 11 unter Einsatz der zuvor im Zusammenhang mit Fig. 1H erwähnten photolithographischen Ätzverfahren hergestellt. Anschließend wird, wie in Fig. 11 zu sehen, unter Verwendung der gleichen Metallisierung und des gleichen Niederschlagsverfahrens für diese Metallisierung eine Metallisierungsebene 20 auf der freiliegenden Oberfläche 11' der Isolierschicht 11 aufgebracht. Teile dieser Schicht 2OA werden in den durchgehenden Bohrungen 19 niedergeschlagen und bilden damit elektrische Leitungszüge durch die Isolierschicht 11 nach der ersten Ebene des Metallxsxerungsmusters 12A.

Anschließend wird gemäß Fig. U unter Verwendung der bereits erwähnten photolithographischen Ätzverfahren die Metallisierungsebene 20 in ein Metallisierungsmuster geätzt, auf dem dann eine Schutzschicht aus dielektrischem Material 21 aufgebracht wird, die in Dicke und Zusammensetzung dieselbe Struktur hat wie die bereits beschriebenen Schutzschichten und wird ebenfalls durch bereits beschriebene Verfahren niedergeschlagen. Anschließend werden Bohrungen 22 durch die Schutzschicht 21 hindurch in üblicher Weise erzeugt.

Entsprechend Fig. 1K wird dann eine weitere Ebene einer Metallisierung 23 mit der gleichen Dicke und Zusammensetzung wie die zuvor beschriebenen Metallisierungsebenen durch die ebenfalls bereits beschriebenen Verfahren aufgebracht. Teile der Metalli-

il 973 076

509843/0795

sierung 23 erstrecken sich durch die Bohrungen 19 und stellen eine Kontaktverbindung mit dem darunterliegenden Metallisierungsmuster 20 her. Dann wird gemäß Fig. 1L unter Verwendung der bereits beschriebenen Verfahren eine Metallisierungsebene 23 in ein Metallisierungsmuster umgewandelt, auf der dann eine weitere Schutzschicht 23 aus dielektrischem Material niedergeschlagen wird.

In der Struktur gemäß Fig. 1L_f je nachdem, ob insgesamt vier Metallisierungsmusterebenen, wie hier dargestellt oder in einer Struktur mit sechs oder mehr Ebenen der Metallisierung hergestellt sind, wie dies noch im Zusammenhang mit den Fign. 2A bis 2G beschrieben wird, ist die kumulative Wirkung der Leitungszüge der Metallisierungsmuster auf der Oberfläche der Isolierschicht 24 wesentlich verringert. Weiterhin erkennt man aus der Struktur der Fig. 1L, daß verschiedene Paare überlappender, durchgehender Bohrungen, d.h. durchgehende Bohrungen gebildet sind, die im wesentlichen innerhalb der Struktur zusammenfallen. Die Metallisierungsabschnitte 2OA₁, 20A_ und 20A_ des Metallisierungsmusters 20 liegen in Bohrungen, die mit den durchgehenden Bohrungen mit den Metallisierungsteilen 15A₁, 15A₂ und 15A_ des Metallisierungsmusters 15 zusammenfallen. Ferner überlappt der Metallisierungsteil 23A des Metallisierungsmusters 23 sich in einer Bohrung, die mit einer Bohrung ausgerichtet ist, in der die Metallisierung 15A gebildet ist. Eine Struktur mit Paaren solcher sich überlappender, durchgehender Bohrungen wird durch die neuiartige Struktur und das Verfahren gemäß der Erfindung ermöglicht,

bei dem in dem Fall jedes der Paare einander überlappender, ι durchgehender Bohrungen die beiden metallischen Teile oder Ab-I schnitte aus Metallisierungsmustern auf gegenüberliegenden Seiten der primären, planaren Isolierschicht 11 stammen. Wenn, wie nach dem Stand der Technik alle solche durchgehenden Bohrungen nur von einer Seite eines planaren Substrats aus hergestellt werden müssen, dann wird es durch die kumulative Wirkung der darunterlie-Igenden Metallisierungsleitungen und der darunterliegenden Bohrungen praktisch unmöglich, durchgehende Bohrungen mit ständig

FI 973 076

50984 37 0795

gleichen Eigenschaften durch eine obere Isolationsschicht herzustellen. In diesen Fällen hat die oberste Isolierschicht, durch die die oberste Bohrung hergestellt werden soll, derartige Unregelmäßigkeiten in ihrer Dicke, daß die Gefahr der Überätzung oder Unterätzung bei der Herstellung einer solchen Bohrung besonders ausgeprägt wird. Selbst dann, wenn es keine überlappenden Bohrungen für Kontaktverbindungen zwischen den einzelnen Metallisierungsebenen gibt, wird es doch durch die Rauhigkeit der Oberfläche sehr schwierig, die Oberflächen von Isolierschichten mit einer photolithographischen Maske zu überziehen. Demgemäß weisen solche Isolierschichten unregelmäßige Löcher auf. Außerdem wird die Bildung sogenannter pin-holes oder Nadellöcher ausgeprägter. Solche unregelmäßigen Löcher oder solche Nadellöcher haben auch in zunehmendem Maße Kurzschlüsse zwischen den einzelnen Metallisierungsmustern zur Folge,

Falls es erwünscht sein sollte, das mit einer integrierten Schaltung versehene Halbleiterplättchen auf dem Träger durch ein Rückfließen von Lötmaterial zu befestigen, könnte man solche Löststützpunkte 25 auf der Oberseite der Isolierschicht 24 anbringen, wobei diese Lötstützpunkte über die durchmetallisierten Bohrungen 26 mit dem Metallisierungsmuster 23 verbunden sein können, wleche durchmetallisierten Bohrungen so hergestellt sein können, wie im Zusammenhang mit Fig. 1M beschrieben.

Nach der Herstellung der durchmetallisierten Bohrungen können die Lötstüztzpunkte 25 dadurch hergestellt werden, daß zunächst in der Bohrung 26 eine metallische Schicht 27 hergestellt wird. Die Schicht 27 kann aus zwei aufeinanderfolgenden Einzelschichten bestehen, wobei diese Unterteilung nicht gezeigt ist. Zunächst wird eine Schicht aus Chrom mit einer Stärke von etwa 2000 2 aufgebracht und darauf eine Schicht aus Kupfer mit einer Dicke von etwa 1 bis 2 Mikron. Diese zusammengesetzte Schicht 27 kann durch übliche Metall-Niederschlagsverfahren und photolithographische Ätzverfahren hergestellt werden, wie sie in der bereits erwähnten US-Patentschrift 3 539 876 beschrieben sind.

FI 973 076

509 8 43/07 95

Da der Lötstützpunkt 25 aus einer Blei-Zinn-Lötlegierung besteht, sollte die Chrom-Kupferschicht 27 eine dünne obere Schicht aus Gold von etwa 500 bis 1000 8 (nicht gezeigt) aufweisen. Die Goldschicht auf der Oberfläche der Schicht 27 kann durch übliche Verfahren mit photolithographischer Maskenbildung auf der gesamten Oberfläche der Isolierschicht 24 mit Ausnahme der Schicht 27 und durch gemäß üblichen Verfahrens mit elektrochemischer Plattierung aufgebrachten Niederschlags einer Goldschicht mit einer Dicke von 500 bis 1000 A oder durch Maskenniederschlagsverfahren bekannter Art aufgebracht werden.

Anschließend werden die eigentlichen Lötkontakte 28 auf die goldbeschichtete Schicht 27 aufgebracht. Diese Lötkontakte sind von üblicher Zusammensetzung und Struktur, wie sie bisher bei Lötkontakten mit Rückfließen des Lötmittels im Zusammenhang mitden US-Patentschriften 3 495 133, 3 458 925 und 3 392 442 beschrieben wurden. Bei diesen Verfahren wird von der Eigenschaft des Lötmaterials 28 Gebrauch gemacht, daß es Gold selektiv benetzt.

Wie in Fig. 1N gezeigt ist, wird anschließend ein Halbleiterschaltungsplättchen oder Chip 30, von dem ein Teil gezeigt ist, und das Lötstützpunkte 29 aufweist, die praktisch mit den Lötstützpunkten 25 auf dem Träger zusammenfallen, auf diese Lötstützpunkte aufgesetzt und gemäß bekannter Verfahren mit Rückfließen des Lotes befestigt und die ganze Struktur wird erwärmt, bis das Lot schmilzt und die Verbindung sich bildet, worauf die ganze Struktur abgekühlt wird, so daß sich die Verbindung festigt. Obgleich für die Zwecke der vorliegenden Erfindung zwei Paare von miteinander ausgerichteten Lötstützpunkten gezeigt sind, ist es doch selbstverständlich, daß ein Chip 30 mit selbst hunderten solcher Lötstützpunkten an dem Träger in der dargestellten Weise angeschlossen werden kann.

Im Hinblick auf Fig. 1M wurden die Lötstützpunkte 25 für das bekannte Verfahren zum Befestigen von Halbleiterschaltungsplättchen mit Rückfließen von Lot als brauchbar beschrieben. Selbsfe-

FI 973 076

509843/0795

verständlich können die Lötstützpunkte 25 auch in anderer Weise benutzt werden, als zum Befestigen von Halbleiterschaltungsplättchen an dem ^#Träger. Beispielsweise könnte man die Lötstützpunkte 25 dazu benutzen, den Träger an Schaltungskarten mit dem gleichen Verfahren zu befestigen. In diesem Zusammenhang können bei einer gegebenen Trägerstruktur einzelne Lötstützpunkte für Befestigung von Halbleiterplättchen an dem Träger und andere zur Befestigung des Trägers an einem Substrat, wie z.B. einer Schaltungskarte dienen.

Die in den Fign. 1M oder 1N gezeigte Struktur ist ein Träger mit vier Ebenen der Metallisierung. Bei einer solchen Struktur kann falls gewünscht, auch eine metallische oder leitende Abschirmung benutzt werden und dies hängt zum großen Teil von dem vertikalen und horizontalen Abstand zwischen den Metallisierungsleitungen der verschiedenen Ebenen von Leitungsmustern ab. In Strukturen, bei denen jedoch eine solche leitende Abschirmung erwünscht ist, kann man die polykristalline Silicium-Trägerschicht 18, die von der Metallisierung durch die Schicht H6 getrennt ist, für diesen Zweck benutzen. In diesem Fall ist es notwendig, die polykristalline Siliciumstützschicht 18 so hoch zu dotieren, daß sie leitfähig wird. Dies läßt sich leicht dadurch erreichen, daß man das zuvor beschriebene epitaxiale Niederschlagsverfahren zum Niederschlag einer polykristallinen Silicium-Trägerschicht 18 mit der Ausnahme einsetzt, daß eine ausreichende Menge eines die Leitfähigkeit bestimmenden Störelements oder Dotierungsmaterials dem · epitaxialen System beigemischt wird, so daß das polykristalline Substrat 18 bis zu einer Dotierung in der Größenordnung von

10 gebracht wird. Demgemäß dient dann die polykristalline Trägerschicht 18 als Abschirmung und dient damit als elektrische Abschirmung oder Senke für die Ableitung von StörSignalen, die in den einzelnen Leitungen der Metallisierungsmuster erzeugt werden und verhindert damit, daß diese Signale eine ausgesprochene Einwirkung auf die anderen Leitungen haben.

Wenn die polykristalline Silicium-Trägerschicht 18 so dotiert ist, daß sie leitend ist, kann sie auch als spannungsführende Ebene FI 973 076

509843/0795

benutzt werden, so daß damit die Verwendung einer der Metallisierungsebenen für diesen Zweck vermieden wird. In diesem Fall würde die Struktur von Fig. 1M oder 1N dahingehend abgewandelt, daß einige metallisierte Bohrungen (nicht gezeigt) in der zuvor beschriebenen Weise durch die Trägerschicht 16 nach der darunterliegenden Metallisierung 15 angebracht werden. Diese durchmetallisierten Bohrungen wurden durch die Schicht 16 vor dem Niederschlag der polykristallinen Trägerschicht 18 im Verfahrensschritt 1G angebracht werden, so daß sich das dotierte, polykristalline Material auch in den Bohrungen niedergeschlagen würde, um die entsprechenden Leitungszüge herzustellen.

Wenn die Trägerstruktur gemäß der vorliegenden Erfindung sechs oder mehr Metallisierungsebenen aufweist, dann ist es sogar noch wahrscheinlicher, daß mindestens eine oder möglicherweise sogar mehrere leitende Abschirmungen erforderlich werden. Die in den Fign. 2A bis 2G beschriebene Ausführungsform zeigt, wie in einer Trägerstruktur mit sechs oder mehr Metallisierungsebenen eine metallische Abschirmung in der Struktur untergebracht werden kann. Diese Abschirmung kann entweder allein oder in Kombination mit einer bis zur Leitung dotierten polykristallinen Trägerschicht als Abschirmung dienen. Ferner bietet die zu beschreibende Ausführungsform einen Weg an, bei dem die als leitende Abschirmung dienende metallische Schicht während der Herstellung eine weitere Funktion hat. Ist die metallische Schicht ein Teil der ersten oder primären planaren Stützschicht, dann kann diese metallische Schicht die Trennfläche dieser Schicht mit der tempo-

raren Siliciumträgerschicht bilden und stellt damit eine Trennfläche dar, die durch das Ätzverfahren, durch das die temporäre Siliciumschicht entfernt wird, nicht beeinflußt wird. Dies ;ist insbesondere dann besonders nützlich, wenn Silicium auf elektrochemische Weise von der Primärschicht aus Siliciumdioxid durch die zuvor erwähnten anodischen Ätzverfahren entfernt werden soll.

Die Ausführungsform der Fign. 2A bis 2G wird nunmehr beschrieben. Da eine große Anzahl der Verfahrensschritt bei dieser Ausführungs-FI 973 076

509843/0 795

form im wesentlichen die gleiche ist, wie sie bereits im Zusammenhang mit der Ausführungsform gemäß Fig. 1Abis 1N beschrieben wurde, werden Einzelbeschreibungen eines bestimmten Verfahrensschrittes weggelassen, wenn dieser Schritt zuvor bereits beschrieben worden ist.

In Fig. 2A wird ein Substrat 31 aus N+-leitendem Silicium mit einer Dicke von 0,38 mm mit einer die Leitfähigkeit bestimmenden

18 3

StörStellenkonzentration von mehr als 3 χ 10 Atomen je cm mit einem Dotierungsmaterial wie z.B. Arsen und Phosphor dotiert, und anschließend wird auf dieser Schicht eine metallische Schicht aus Chrom-Kupfer-Chrom oder eine Aluminiumschicht mit einer Dicke in der Größenordnung zwischen 0,5 und 1 Mikron aufgebracht, die dünner ist als die Dicke der zuvor beschriebenen Metallisierungsschichten. Eine Siliciumdioxidschicht 33 mit einer Dicke von 1 bis 2 Mikron wird auf der metallischen Schicht 32 durch Zerstäubung oder Niederschlag aus der Dampfphase aufgebracht. Eine Metallisierungsschicht 34 mit der gleichen Stärke, z.B. 1 Mikron und derselben Zusammensetzung wie die Metallisierungsebenen der zuvor beschriebenen Ausführungsform wird dann auf der Siliciumdioxidschicht 33 niedergeschlagen. Es sei hierbei bemerkt, daß die Siliciumschicht 31 P+ leitend sein kann. Da sie von der Struktur durch ein anodisches Ätzverfahren entfernt werden soll, ist sie vorzugsweise stark dotiert.

Anschließend wird gemäß Fig. 2B eine metallische Schicht 34 in ein erstes Metallisierungsmuster umgewandelt. Dieses Muster wird durch eine erste Schutzschicht 35 aus dielektrischem Material überzogen, darauf wird eine zweite Ebene eines Metallisierungsmusters 36 aufgebracht, das wiederum durch eine weitere Schutzschicht 37 aus dielektrischem Material überzogen wird. Eine dritte Ebene eines Metallisierungsmusters 38 wird auf der Schutzschicht 37 hergestellt und dieses Metallisierungsmuster 38 wird dann durch} eine Schicht aus dem dielektrischen Material 39 abgedeckt. Das ; dielektrische Material der Schutzschicht besteht vorzugsweise aus Siliciumdioxid.

FI 973 076

509843/0795

Anschließend wird gemäß Fig. 2C unter Verwendung des bereits beschriebenen epitaxialen Niederschlagsverfahrens eine relativ dicke Trägerschicht 40 aus polykristallinem Silicium aufgebracht, die entweder dotiert oder undotiert sein kann, je nachdem, ob die Trägerschicht leitend sein soll oder nicht. Anschließend wird, wie ebenfalls in Fig. 2C gezeigt, die Siliciumschicht 31, die als temporäres Substrat für den Träger gedient hat, entfernt In diesem Beispiel wird das N-leitende Silicium durch anodisches Ätzen gemäß dem zuvor beschriebenen Verfahren entfernt. Die metallische Schicht 32 ist dabei nicht nur widerstandsfähig gegen das anodische Ätzverfahren, sondern dient außerdem noch während des anodischen Ätzverfahrens als Anode. Die folgenden Arbeitungsbedingungen können verwendet werden: V^node-Kat-c-cle = 10 Volt; als Elektrolyt dient eine 5 %-ige wässrige Lösung von Fluorwasserstoffsäure; Badtemperatur 18 C; vollständige Dunkelheit. Die Kathode besteht aus Platingaze. Die Kathode liegt parallel zur Anode 32 und hat einen Abstand von etwa 5 cm. Als Ergebnis dieses anodischen Ätzens wird das Siliciumsubstrat sauber entfernt, so daß die metallische Schicht 32 freiliegt.

', Wenn die metallische Schicht 32, wie hier als Sperrschicht für ! das anodische Ätzverfahren benutzt wird, dann kann sie anschließend in ein Metallisierungsmuster umgewandelt werden, das etwa j dem Metallisierungsmuster 20 in Fig. 11 entsprechen würde. Als solches könnte es als leitende Verbindung für den Chipträger ; dienen. In diesem Fall wäre es erwünscht, daß die metallische ! Schicht 32 etwa die gleiche Stärke aufweist wie die die verschiedenen Metallisierungsmuster bildenden Schichten. Gemäß der vorliegenden Ausführungsform ist jedoch die metallische Schicht 32 wesentlich dünner als die die verschiedenen Metallisierungsschichten bildenden Schichten und dient im wesentlichen als leitende Abschirmung, d.h. sie stellt eine metallische Abschirmung in der Mitte zwischen den bereits gebildeten drei Ebenen von Metallisierungsmustern auf der einen Seite der planaren Siliciumdioxidschicht 33 und den drei Ebenen von Metallisierungsmustern auf der anderen Seite der Siliciumdioxidschicht 33 dar,

^FI973076 509843/0795

welche anschließend noch gebildet werden müssen.

Dann werden, wie in Fig. 2D, öffnungen 41 mit den seitlichen Abmessungen, die größer sind als die durchgehenden bohrungen in eier Struktur durch die Abschirmschicht 32 hindurch hergestellt, vorauf eine Schicht aus Siliciumdioxid 42, die etwa die gleiche Dicke aufweist wie die Siliciumdioxdidschicht 33 über der Abschirmung 32, Fig. 2E, niedergeschlagen wird. Als nächster Schritt wird gemäß Fig. 2F die Herstellung der Bohrungen 43 mit kleineren Seitenabmessungen als die öffnungen 41 durch die Siliciumaioxidschicht 42 und 33 innerhalb der öffnungen vorgenommen. Daher durchsetzen die durchgehenden Bohrungen 43 die in der Mitte liegende zusammengesetzte Struktur aus den Schichten 33, 32 und 42 ohne Kontaktberührung mit der metallischen Schicht 32, die als Abschirmung dient.

Anschließend wird eine weitere Ebene eines Metallisierungsmusters 44 in der bereits beschriebenen Weise hergestellt. Teile 44A dieses Metallisierungsmusters erstrecken sich durch die Bohrungen 33 in Kontakt mit der ersten Ebene eines Metallisierungsmusters 34, Fig. 2G. Unter Verwendung bereits beschriebener Verfahrenstechniken werden die Metallisierungsebenen mit ihren Mustern 45 und 46 und die entsprechenden Schutzschichten 47, 48 ^; und 49 hergestellt. Die sich ergebende Struktur hat sechs funktionale Metallisierungsebenen, davon drei auf jeder Seite der in der Mitte liegenden zusammengesetzten Struktur, die aus den Siliciumdioxidschichten 33 und 42 und der metallischen Abschir- ^:

ι mung 32 besteht. j

Es sei darauf verwiesen, daß die metallische Abschirmung 32 in der Struktur gemäß Fig. 2G auch neben ihrer Aufgabe als metallische Abschirmung auch spannungsführend sein kann. In einem sol- ί chen Fall ist es notwendig, einige durchmetallisierte Bohrungen , (nicht gezeigt) von der metallischen Schicht 32 durch die SiIiciumdioxidschicht 42 nach dem Metallisierungsmuster 44 und/oder

FI 973 076

509843/0795

durch die Siliciumdioxidschicht 33 nach dem Metallisierungsmuster 34 vorzusehen. Wenn außerdem weitere leitende Abschirmungen erwünscht sind, kann die polykristalline Siliciumträgerschicht 40, wie zuvor beschrieben, in geeigneter Weise dotiert werden und als zusätzliche leitende Abschirmung dienen. Wenn die polykristalline Siliciumschicht 40 dotiert wird, können nicht gezeigte Bohrungen durch die benachbarte Schutzschicht 39 zur Herstellung einer leitenden Verbindung von dem polykristallinen Material 40 nach dem Metallisierungsmuster 38 hergestellt werden. In einem solchen Fall kann, wie zuvor beschrieben, die polykristalline Siliciumträgerschicht auch der Verteilung von Spannungen dienen. 'Die in Fig. 2G gezeigte Struktur kann daher als Träger mit sechs Ebenen von Metallisierungsmustern für die Befestigung von hochintegrierten Halbleiterschaltungplättchen dienen und für die Querverbindungen des Halbleiterplättchens zwei weitere leitende Ebene bereitstellen, wobei die metallische Abschirmung und die dotierte polykristalline Siliciumträgerschicht der Spannungszu- !fuhr dienen, so daß insgesamt acht Ebenen elektrisch leitender !Materialien in der Struktur zur Verfügung stehen,

Lötstützpunkte (nicht gezeigt) können dann in gleicher Weise auf (der Oberfläche der dielektrischen Schutzschicht 49 angebracht jund Halbleiterschaltungsplättchen oder Chips können auf dem Träi Fig. 2G, in gleicher Weise befestigt werden, wie dies im

IZusammenhang mit den Fign, 1M und 1N beschrieben wurde.

FI 973 076

509 0 43/0795

Claims (12)

PATENTANSPRÜCHE

1. j Verfahren zum Herstellen eines Trägersubstrates für mit hochintegrierten Schaltungen versehene Halbleiterplättchen durch Aufbringen einer Folge von Ebenen von Metallisierungs-Leitungsmustern und darüberliegenden Isolier- oder S chutζ s chichten,

dadurch gekennzeichnet, daß zunächst auf einem primären Trägersubstrat eine erste Schicht aufgebracht wird, die sich in ihrer chemischen Ätzbarkeit von dem Trägersub-■strat unterscheidet und die für nachfolgende aufgebrachte Metallisierungsrauster isolierend wirkt, daß auf der freiliegenden Oberfläche der ersten Schicht eine erste Ebene eines Metalliserungsmusters, darauf eine erste Schutzschicht aus einem dieletrischen Material und darüber mindestens eine zweite Ebene eines Metallisierungsmausters aufgebracht wird, wobei jede weitere Ebene eines \ Metallisierungsmusters durch eine dielektrische Schutzschicht abgedeckt wird, \ daß dann auf der letzten Schutzschicht eine Trägerschicht Ί aufgebaut wird, j daß anschließend das Trägersubstrat durch ein chemisches , Ätzmittel entfernt wird, das bevorzugt das Trägersubstrat ; abätzt und die zweite Oberfläche der ersten Schicht frei- j legt j und daß auf der zweiten Oberfläche der ersten Schicht eine \ oder mehrere Ebenen von Metallisierungsmustern aufgebracht ; werden, wobei jede Ebene eines Metallisierungsmusters \ durch eine dielektrische Schutzschicht abgedeckt wird.

FI 973 076

sin- ■ / o' ·' q B

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die erste Schicht ein bis zu Temperaturen von 500 ⁰C temperaturstabiles Material verwendet wird und daß als Basisschicht eine Schicht aus polykristallinem Silicium aufgebracht wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für die erste Schicht ein dielektrisches Material verwendet wird.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für die erste Schicht eine aus einer planaren metallischen Schicht, die sich unmittelbar an die freiliegende Oberfläche des Trägersubstrats anschließt, und einer planaren dielektrischen Schicht bestehende Doppelschicht verwendet wird.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die erste Ebene der auf der zweiten freien Oberfläche der ersten Schicht gebildete Ebene des Metallisierungsmusters durch selektives Ätzen der planaren metallischen Schicht erzeugt wird,

6. Verfahren nach den Ansprüchen 2 und 5, dadurch gekennzeichnet, daß durch mindestens eine der dielektrischen Schutzschichten Bohrungen nach der darunterliegenden Ebene eines Metallisierungsmusters vor Aufbringen einer weiteren Ebene eines Metallisierungsmusters hergestellt werden, wodurch elektrisch leitende Verbindungen zwischen zwei Ebenen von Metallisierungen hergestellt werden.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß vor Aufbringen einer zusätzlichen Ebene eines Metallisierungsmusters auf der zweiten freigelegten Oberfläche der ersten Schicht in dieser mindestens eine Borhung für eine elektrisch leitende Verbindung zwischen den zu beiden Seiten

FI 973 076

5098A3/0795

der ersten Schicht angeordneten Ebenen von Metalliserungsmustern hergestellt wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß als Substratmaterial ein Halbleitermaterial, vorzugsweise Silicium verwendet wird.

9. Verfahren nach Anspruch 8_# dadurch gekennzeichnet, daß als Schutzschichten Siliciumdioxid verwendet wird.

10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als

dielektrischer Teil der ersten Schicht Siliciumdioxid verwendet wird.

11. Verfahren nach Anspruch 10, dadurch gekennzeichnet_f daß als Siliciumsubstrat ein mit seine Leitfhägkeit bestimmenden Störelementen dotiertes Substrat verwendet wird, daß als zusammengesetzte Schicht für die erste Schicht im Anschluß an das Substrat eine metallische Schicht und darüber eine aus Siliciumdioxid bestehende Schicht verwendet wird und daß das Siliciumsubstrat durch elektrochemisches Ätzen entfernt wird.

12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß als Trägerschicht eine Schicht aus polykristallinem Silicium epitaxial aufgebracht wird. ^!

FI 973 076

509843/0795

Leerseite