DE2504627C2

DE2504627C2 - Autonomes Datenverarbeitungsgerät

Info

Publication number: DE2504627C2
Application number: DE2504627A
Authority: DE
Inventors: Michael J. Richardson Tex. Cochran
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1974-02-04
Filing date: 1975-02-04
Publication date: 1984-12-13
Also published as: JPS50141239A; FR2273321A1; GB1494952A; US3976975A; CA1024657A; DE2504627A1

Description

Die Erfindung bezieht sich auf ein autonomes Datenverarbeitungsgerät gemäß dem Oberbegriff des Patentanspruchs 1.

Aus »Siemens-Zeitschrift, 43. Jahrgang (1969), Beiheft »Datenfernverarbeitung«, Seiten 103,104« ist ein Datenverareitungsgerät bekannt, das mit einer zentralen Datenverarbeitungsanordnung zusammenarbeitet und als Buchungsstation einem Schalterbeamten zur Verfügung steht, der mit seiner Hilfe Eisenbahnfahrkarten erstellen und Platzreservierungen vornehmen kann. Diese Buchungsstation ist dabei in erster Linie eine Eingabevorrichtung, die mit einem Anzeigefeld ausgestattet ist, mit dessen Hilfe eingegebene Daten auf ihre Richtigkeit überprüft werden können. Mit Hilfe des Anzeigefeldes ist es auch möglich, dem Benutzer jeweils mitzuteilen, AO welche Daten als nächste eingegeben werden müssen. Der Benutzer der Buchungsstation, im konkreten Fall also der Schalterbeamte, kann durch die Eingabe jedoch keinen Einfluß darauf nehmen, in welcher Weise die Verarbeitung der eingegebenen Daten erfolgt. Seine Tätigkeit ist ausschließlich auf das Eingeben der Daten beschränkt, die dann von der zentralen Datenverarbeitungsanordnung ohne Beeinflussungsmöglichkeit von außen verarbeitet werden.

Der Erfindung liegt die Aufgabe zugrunde, ein autonomes Datenverarbeitungsgerät der im Oberbegriff des Patentanspruchs 1 genannten Art so weiterzubilden, daß der Funktionsablauf bei der Verarbeitung der mittels der Eingabevorrichtung eingegebenen Daten beinflußbar ist.

Erfindungsgemäß wird diese Aufgabe mit den im Kennzeichen des Patentanspruchs 1 angegebenen Merkmalen gelöst. Das erfindungsgemäße Gerät ist ein autonomes Gerät, das unabhängig von einer zentralen Station so arbeitet. Das Gerät kann dem Benutzer nicht nur mitteilen, welche Daten als nächste eingegeben werden sollen, sondern es hat außerdem die Fähigkeit, dem Benutzer zur Eingabe wesentlich weitgehender Antworten aufzufordern. Dabei entsteht ein echter Dialog zwischen dem Gerät und dem Benutzer. Der Benutzer kann dabei den Verarbeitungsablauf wesentlich mitbestimmen. Beispielsweise wird der Benutzer zuerst einmal gefragt, ob er im Verlauf der weiteren Bearbeitungsvorgänge überhaupt daran interessiert ist, jeweils Aufforderungen oder Mitteilungen über die nächsten zu vollziehenden Schritte zu erhalten. Durch Betätigen der Ja-Taste oder der Nein-Taste kann der Benutzer auf diese Weise den weiteren Funktionsablauf mitbestimmen. Das erfindungsgemäße Gerät ist somit sehr vielseitig einsetzbar, und es läßt sich aufgrund des möglichen Dialogbetriebs auch von Benutzern bedienen, die keine besonderen Kenntnisse über den Betrieb oder die Programmierung von Datenverarbeitungsgeräten haben.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet. Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigt

Fig. I ein Datenverarbeilungsgerät nach der Erfindung mil einem liingabetastenfeld und einer Druck- und Anzeige-Ausgabevorrichtung,

F i g. 2 ein Systenischaltbild zur Veranschauliehung der Verbindungen zwischen den Halbleiter-Chips im erfindungsgemäßen Datenverarbeitungsgerät,

Fig.3a und 3b ein detailliertes Funktionsblockschaltbild des in dem Diagramm von Fig.2 verwendeten Rechner-Chips, F i g. 4 ein detailliertes Funktionsschaltbild des in der Anordnung von F i g. 2 verwendeten SCOM-Chips,

F i g. 5 ein Funktionsblockschaltbild des in der Anordnung von F i g. 2 verwendeten Extern-Datenregister-Chips,

F i g. 6 ein Funktionsblockschaltbild des in der Anordnung von F i g. 2 verwendeten Takt- und Energieversorgungs-Chips,

F i g. 7 ein Funktionsblockschaltbild des in der Anordnung von F i g. 2 verwendeten Drucker-Chips,

F i g. 8a und 8b ein Beispiel einer Anzeige, die im Datenverarbeitungsgerät von F i g. 1 verwendet werden kann,

F i g. 9a und 9b die Zyklus- und Teilzyklus-Zeitsteuerfolgen, die in der Anordnung von F i g. 2 angewendet werden,

Fig. 10 ein Beispiel einer Eingabetastenfeldmatrix, wie sie typischerweise in der Anordnung von Fig.2 verwendet wird,

Fig. 11a bis 11g Beispiele der Befehlswortprogrammierung, wie sie in der Chip-Gruppe von F i g. 3 und Fi g.4 zur Verfügung steht, und

Fig. 12a und 12b ein Flußdiagramm, von dem im Datenverarbeitungsgerät von Fig. 1 Gebrauch gemacht wird.

In F i g. 1 ist ein Datenverarbeitungsgerät 1 mit einem als Eingabeeinrichtung dienenden Tastenfeld 2, dargestellt. Als Ausgabevorrichtung enthält es eine Anzeige 3 und einen Thermodrucker 4. Eine Gruppe von Datentasten dient der Eingabe der üblichen Addi'^:ons-, Subtraktions-, Multiplikations-, Divisions-, Kehrwertbildungs-, Quadrier- und Quadratwurzelfunktionen. Ferner sind die üblchen Tasten für Speichern, Abrufen, Summieren und Speicherlöschen sowie eine Prozenttaste und eine Taste zum Addieren zum Skontobetrag vorgesehen.

Weitere herkömmliche Tasten für das druckende Datenverarbeitungsgerät enthalten eine Druck-Taste, mit der die Betätigung des Druckers verlangt werden kann, eine Papiervorschubtaste (P.A.), einen Drudkauswahlschalter für automatisch/manuell und einen Rundungsschalter für Abschneiden/Aufrunden/Abrunden. Die obigen Merkmale und Funktionen sind in der Technik bekannt; sie laufen in der normalerweise akzeptierten und verstandenen Art und Weise ab.

Das Datenverarbeitungsgerät 1 enthält innerhalb der gestrichelten UiTigrenzungslinie 5 speziell zugewiesene Funktionstasten 11 sowie Antworttasten 6 bis 10. Jede der zugewiesenen Funktionstasten 11 sowie Antworttasten 6 bis 10. Jede der zugewiesenen Funktionstasten 11 adressiert einen Speicherplatz, der die Ausführung einer entsprechenden Folge arithmetischer Gleichungen bewirkt, die jede angegebene Funktion repräsentiert. Beispielsweise sind im Speicher das Datenverarbeitungsgerät entsprechend den Funklionstasten Programme zur Durchführung der folgenden Funktion gespeichert'und adressierbar:

Wertpapier- Abzahlungsdarlehens- und Hypothekendarlehensanalysen, Analysen über jährlich fällige Beträge und Tilgungsfonds-Analysen von Funktionen wie zukünftiger Wert, derzeitiger Wert, Zinsfuß, Anzahl der Abzahlungsperioden, Betrag des Zinsgewinns, Verhältnis von Nennzins zu Effektivzins, Verhältnis von Effektivzins zu Nennzins, Addition zum Zinsfuß und Skonto. Zur Bestimmung eines zukünftigen Datums, das um eine spezielle Anzahl von Tagen vor einem gegebenen Datum liegt, und für verschiedene Abwandlungen davon ist eine Tag/Datum-Funktion enthalten. Es ist ein Leasing-Analyse-Algorithmus enthalten, der den Nutzen des Leasing-Verfahrens mit den Vorzügen des Kaufs vergleicht. Eine Abschreibungsfunktion bestimmt eine der folgenden Größen, wenn die übrigen Größen eingegeben werden: Den Istwert, den Schrottwert, die Abschreibungszeit, den Senkungsfaktor, eine Liste der Anzahl von Jahren, den Abschreibungsbetrag und den verbleiben- den Buchwert.

Die Antworttasten 6 bis 10 werden dazu verwendet, dem Datenverarbeitungsgerät Antworten auf die auf der Ausgabeanzeige 3 angegebenen Befehle zu übermitteln. Beispielsweise zeigt das Datenverarbeitungsgerät die Anfrage an, ob der Benutzer Anweisungen wünscht, d. h. ob der Benutzer wünscht, daß ihn das Datenverarbeitungsgerät anweist, welche nächste Eingabe eingegeben werden muß. Wenn nur die vier Grundfunktionen benutzt werden, ist offensichtlich das Anzeigen von Anweisungen nicht erwünscht. Demzufolge würde die »Nein«-Taste / betätigt, während die »Ja«-Taste 6 betätigt würde, wenn das Anzeigen von Anweisungen erwünscht ist. Wie anschließend dargestellt wird, wird die N/A-Taste 8 für »nicht anwendbar« betätigt, wenn eine Antwort gefordert wird, die für das Problem nicht relevant ist. Wenn eine Frage gestellt wird, die die Eingabe der speziellen unbekannten Größe erfordert, dann wird die N/K-Taste 9 für »unbekannt« betätigt. Bei jeder Dateneingabe in das Datenverarbeitungsgerät über das Tastenfeld 2 wird die »Eingabe«-Taste 10 unmittelbar nach der Betätigung der Datentaste gedrückt.

Es folgt nun die Erläuterung einer typirchen Problem- und Eingabefolge. Es sei angenommen, daß der Benutzer den monatlichen Zahlungsbetrag bestimmen will, den er bei einer Bank hinterlegen muß, damit ein Betrag von 10 000$ in zwei Jahren bei einem Nennzinsfuß von 6% vierteljährlich angerechnet wird. Eine typische Ablauffolge ist in der Tabelle I angegeben.

Tabelle I

Einschalten	(Eingabe)
Drücken: »Ja«	(Eingabe)
Drücken: Abzahlungsbeträge	(Eingabe)
Drücken: »Nein«	(Eingabe)
Drücken: 6, »Eingabe«	(Eingabe)
Drücken: 4, »Eingabe«	(Eingabe)
Drücken: 12, »Eingabe«	(Eingabe)
Drücken: 24, »Eingabe«
Drücken: »Unbekannt«
Drücken:» N/A«
Drücken.: !0 000, »Eingabe«

Tätigkeit des Benutzers Datenverarbeitungsgerät

Anweisungen erwünscht Welche Kategorie? Tabellierung erwünscht Nennzinsfuß pro Jahr Anrechnungen pro Jahr

Drücken: 4, »Eingabe« (Eingabe) Anzahl von Zahlungen pro Jahr

Gesamtzahl der Zahlungen Zahlungsbetrag Derzeitiger Wert Zukünftiger Wert

15 -- — -

Es wird ein Flußdiagramm der oben angegebenen Ablauffolge angewendet, das im Zusammenhang mit Fig. 12 erläutert wird.

In F i g. 2 ist ein Ausführungsbeispiel eines Verdrahtungsdiagramms einer als Beispiel verwendeten Chip-Gruppe angegeben, wie sie beim Aufbau des hier zu beschreibenden Datenverarbeitungsgeräts verwendet wird. Es sind neun miteinander verbundene MOS/LSl-Halbleiter-Chips dargestellt, nämlich der Rechen- und Steuerwerk-Chip 15, die SCOM-Chips 16 bis 19 (Abtast- und Festspeicher-Chips), ein Datenspeicher-Chip 20, ein Takt/Spannungsregler-Chip 21, ein Anzeige-Chip 23 und ein Drucker-Chip 22. Obgleich sie in Fig.2 nicht dargestellt ist, enthält das vollstndige System natürlich auch einen Thermo-Drucker. Es werden herkömmliche Stellen- und Punkt-Treiber verwendet, und auch eine Serie von 5 χ 7-Punktanzeigematrizen mit VLED-Elementen wird eingesetzt, wobei an gleicher Stelle befindliche Punkte an jeder Zeile miteinander verbunden sind und jede Zeile einzeln adressierbar ist, wie im Zusammenhang mit den F i g. 8a und 8b noch erläutert wird. Die Funktionsweise der Anordnung von F i g. 2 wird im Anschluß an eine kurze Beschreibung der Signaldarstellungen an den verschiedenen, die Chips miteinander verbindenden Leitungen genau erläutert. Vom Rechen- und Steuerwerk-Chip 15 werden folgende Steuersignale erzeugt:

Das Steuersignal »Extern« (EXT) zeigt an, daß der Rechen- und Steuerwerk-Chip 15 den Drucker-Chip 22 oder den SCOM-Speicher adressiert, und es zeigt ferner an, welcher Festspeicher (die Konstanten-Speicher oder der Programm-Speicher) adressiert wird. Ferner überträgt es mit multiplexierten Bits die Steuersignale HOLD und COND. Es überträgt auch Daten zum Drucker/Anzeige-Chip.

Das HOLD-Bh im Steuersignal EXTzeigt an, daß im normalen Ablauf der Festspeicher in den SCOM-Chips eine Unterbrechung erwünscht ist damit zusätzliche Ausführungen durch das System ermöglicht werdea ehe das nächste Befehlswort ausgeführt werden soll.

Das Bedingungs-Bit COND im Steuersignal EXTzeigt an, daß ein Bedingungskennzeichen gesetzt worden ist, das den Zustand eines bestimmten Kennzeichens oder die Ergebnisse eines Kennzeichenvergleichs anzeigt Das Steuersignal IDLE (IDLE) zeigt die Leerlaufbedingung des Daten-Chips an, d. h. ob sich der Daten-Chip tatsächlich im Rechenbetrieb (nicht im Leerlaufbetrieb) oder im Anzeige- oder Abtastbetrieb (Leerlaufbetrieb) befindet und es bewirkt die Synchronisierung der Zeitsteuergeneratoren der SCOM-Chips mit den Zeitsteuergeneratoren des Rechen- und Steuerwerk-Chips 15.

Das Kennzeichen A(FLGA) ist das serielle Ausgangssignal des A-Kennzeichenregisters im sequentiell adressierten Speicher (SAM)bet einer vom Steuersignal CONDbestimmten Ausgabe-Geschwindigkeit

Das Kennzeichen B(FLCB) ist das serielle Ausgangssignal des B-Kennzeichenregisters im sequentiell adressierten Speicher (SAM) des Rechen- und Steuerwerk-Chips 15 oder das erste Bit B1 des Ausgangassignals des B- Registers.

Das Anzeigezeitsignal (D-Zeit) umfaßt einen Befehlszyklus aus 16 S-Zeiten, wobei die D-Zeiten in 16er Zyklen so erzeugt werden, so daß die D-Zeiten gegenüber der bestimmten D-Zeit des vorhergehenden Zyklus voreilen. Die Tastenfeld-Eingabesignaie (ίί-Leitungen) sind Signale vom Tastenfeld zur externen Befshlseingabe in der. Rechen- und Steuerwerk-Chip 15.

X-Leitungssignaie: Diese Signale sind Signale vom Tastenfeld zur Eingabe externer Befehle in den Rechen- und Steuerwerk-Chip 15.

Die Befehlswort-Signale IRC geben das bestimmte Befehlswort an, das aus 13 Bits (k bis Im) besteht und in einer bestimmten SCOM-Speichereinheit gespeichert ist

Das Besetzt-Signal BUSY repräsentiert den Zustand peripherer Chips, beispielsweise den Zustand des Drukkers, wenn als Beispiel durch den Drucker-Chip 22 bestmmt ist daß der Drucker besetzt ist oder nicht und einen weiteren Druckbefehl empfangen kann oder nicht

M) Die Eingabe/Ausgabe-Signale I/O werden auf Datenleitungen übertragen, die Datenbits aus einem der verschiedenen Datenregister und Datenspeicher im Rechen- und Steuerwerk-Chip 15, in den SCOM-Chips und in den 10-Register-Chips übertragen.

Nach F i g. 2 liefen der Rechen- und Steuerwerk-Chip 15 Ausgangsdateninformationen von den Registern B und/oder A und vom .A-Kennzeichcnregister zu den Anzeige-Chips. Die (nicht dargestellten) Segment- und Stellen-Treiber enthalten herkömmliche Treiberschaltungen zur Betätigung der obenerwähnten Anzeige 3 und des Druckers 4.

Der SCOM-Chip 16 liefert die D-Zeitsteuersignale zum selektiven aufeinanderfolgenden Abtasten des Tastenfeldes. Die D-Zeitabtastung der, Tastenfeldes wird im Zusammenhang mit F i g. 10 erörtert

Der SCOM-Chip 16 arbeitet in Abhängigkeit von den Steuersignalen EXT und IDLE, und er erzeugt in Abhängigkeit von diesen Signalen die D-Zeitsteuersignale, das Befehlswort I₀ bis /12 (IRGA und IRGB) und Daten aus dem Konstanten-Festspeicher an den //O-Leitungen, die alle zum Rechen- und Steuerwerk-Chip 15 und zum Datenspeicher-Chip 20 zurückübertragen werden.

Die dargestellten SCOM-Chips 17 bis 19 sind dem SCOM-Chip 16 gleich; sie erlauben eine erweiterte Kapazität zur Speicherung von Rechnerbefehlen. Der ROM-Chip ergibt abhängig von den Steuersignalen EXT und IDLE vom Rechen- und Steuerwerk-Chip 15 eine zusätzliche Speicherkapazität von 1024 Befehlswörtern pro zusätzlichem ROM-Chip.

Der Datenspeicher-Chip 20 ist ein peripherer Chip, der eine erweiterte Datenspeicherkapazität bis zu 10 Registern für das hier zu beschreibende Datenverarbeitungsgerät ergibt. Dieser Chip liefert die Abhängigkeit von den Steuersignalen FLGA, IDLE und von I/O- Informationen aus dem Rechen- und Steuerwerk-Chip 15 Speicher- und Abrufdaten über die //O-Leitungen in der Übertragungsverbindung mit dem Rechen- und Steuerwerk-Chip 15.

Der Drucker-Chip 22 und der Anzeige-Chip 23 bewirken in Abhängigkeit von den I/O-Informationen vom Rechen- und Steuerwerk-Chip 15 und vom Datenspeicher-Chip 20 sowie in Abhängigkeit von den Steuersignalen EXT und IDLE vom Rechen- und Steuerwerk-Chip 15 das Drucken und Anzeigen entsprechend den Daten an den //O-Leitungen.

Aus der nachfolgenden Funktionsbeschreibung der speziellen Chips von F i g. 2 läßt sich das Datenverarbeitungsgerät besser verstehen.

In den Fig.3a, 3b und 4 ist ein genaues Funktionsblockschaltbild des Rechen- und Steuerwerk-Chips 15 und des SCOM-Chips von F i g. 2 dargestellt. Es ist zu erkennen, daß in den Blockschaltbildern von F i g. 3a, 3b und 4 eine durch einen einzigen Leiter dargestellte Verbindung tatsächlich mehrere Hardware-Verbindungen darstellen kann; zur Vereinfachung der Darstellung kann ein einziger Leiter für mehrere unterschiedliche Funktionen angegeben sein. Das hier beschriebene Datenverarbeitungsgerät enthält auf dem SCOM-Chip einen Festspeicher 40, der unter der Steuerung durch einen Decodierer 41 und eine Eingabesteuerung 42 arbeitet, die an den Festspeicher in selektiver Weise ein Adressenwort aus dem Adressenregister 43 ankoppeln, damit gesteuert wird, welcher Speicherplatz adressiert wird. Ein Halteregister 44 erzeugt zusammen mit einer 1-Additionsschaltung 45 in selektiver Weise eine neue Festspeicheradresse im Adressenregister 43, wenn ein Verzweigungsbefehlswort ausgeführt worden ist Eine Verzweigung wird unter Anwendung einer Relativtechnik ausgeführt, bei der anstelle der herkömmlichen Belegung einer vollständig neuen Adresse die alte Adresse durch einen relativen numerischen Betrag zur Erzeugung der neuen Adresse positiv oder negativ erhöht wird.

Ein Befehlsregister 26 speichert in Abhängigkeit von den Ausgangssignalen des Festspeichers 40 das Befehlswort /0 bis In, das parallel in das Befehlsregister 26 eintritt. Danach wird das Befehlswort dem Rechen- und Steuerwerk-Chip 15, den Drucker/Anzeige-Chips und dem Datenspeicher-Chip 20 über den vom Festspeicher 40 gesteuerten Puffer 27 übermittelt Eine von einem programmierbaren Logikfeld (PLA) gebildete Decodiervorrichtung arbeitet abhängig vom Befehlsregister 26 nach der Übertragung eines Befehlsworts durch den Puffer 27 und der Wiedereingabe in das Befehlsregister 26. Der Decodierer 28 decodiert das Befehlswort und liefert über die Ein/Ausgabe-Steuerung 31 Speicher- und Abrufbefehle an das F-Register 29, das G-Register 30 und an den Konstanten-Festspeicher 35. Wie aus F i g. 2 zu erkennen ist, sind an die SCOM-Chips 17 bis 19 keine //O-Leitungen angeschlossen; in diesen Chips wird nur der Befehlswortspeicher benützt.

Nachdem das Befehlswort den Puffer 27 zur Übertragung zu den verschiedenen Chips verläßt, wird es außerdem zum Addierer 32 und zur Sprungvergleichsschaltung 33 übertragen, wobei diese Sprungvergleichsschaltung dann, wenn das Bit /12 des Befehlsworts einen auszuführenden Sprung anzeigt, das Halteregister 44 für die Aufnahme eines neuen Befehlsworts aus dem Addierer 32 freigibt, der ein positives oder ein negatives Inkrement zu dem vom Adressenregister 43 erhaltenen Adressenspeicherwert zur Erzeugung der neuen Adresse addiert.

Das Konstantenadressierungsregister 34 auf dem SCOM-Chip 16 adressiert in Abhängigkeit von einem £%T-Befehlssignal aus dem Rechen- und Steuerwerk-Chip 15 eine Konstante im Konstanten-Festspeicher 35, der bis zu 16 16stellige Konstantenwörter zu je vier Bits liefert. Eine Abruf schaltung 36 koppelt das Konstantenadressierungsregister 34 an den Adressendecodierer 37 des Konstanten-Festspeichers 35.

Ferner sind auf dem SCOM-Chip ein S-Zähler 38 und ein D-Abtastgeneraicr 39 zur Erzeugung von 5- und D-Zeitsteuersignalen des Datenverarbeitungsgeräts untergebracht; die D-Zeitsteuersignale Do bis D15 werden zum Tastenfeld ausgegeben, wie in Fig.2 dargestellt ist. Beide Generatoren werden mit Hilfe eines aus dem Rechen- und Steuerwerk-Chip 15 kommenden Befehls synchronisiert der seinerseits mit den D- und S-Zeitsteuersignalen auf dem Rechen- und Steuerwerk-Chip 15 synchronisiert ist.

Der Rechen- und Steuerwerk-Chip 15 arbeitet allgemein abhängig von dem Befehlswort IRG vom SCOM-Chip und von externen Eingaben durch den Benutzer über das Tastenfeld sowie von anderen peripheren Chips zur Ausführung des bestimmten Befehlsworts und zur Durchführung der angezeigten Rechenoperation. Die Hauptdatenregister des hier beschriebenen Datenverarbeitungsgeräts sind die Register A bis Emit den Bezeichnungen 50a bis 5Oe. Sie sind in Form eines sequentiell adressierten Speichers (SAM) verwirklicht, der von einem Kommutator 51 angesteuert ist, der auch eine Push-Pull-Matrix 52 zur Erzeugung von Zeitsteuersignalen ansteuert In Form eines sequentiell adressierten Speichers sind auch vier Register mit einer Kapazität von jeweils einem Bit ausgeführt die als Kennzeichenregister, nämlich als /4-K.ennzeichenregister 53a und als B-Kennzeichenregister 53f>, als Tastenfeldregister 54, als Mehrzweckregister und als Unterprogrammregister 55a ausgenützt werden. Es ist zu erkennen, daß der Ausdruck »Register« hier zwar als Beschreibung der f>5 Ausführung in Form des sequentiell adressierten Speichers verwendet ist, doch ist dies nur eine Beschreibung in Form eines »schwarzen Kastens«, da intern keine tatsächliche Datenverschiebung stattfindet Demgemäß sind die sequentiell adressierten .SAAf-Speicherelemente keine »Schieberegister« im wörtlichen Sinne. Daten in den

Registern A bis c werden gemäß der nachfolgenden Beschreibung von dem Addierer 55 unter der Steuerung durch Wählschaltungen 56, eine Rechenwerksteucreinheit 57, eine Übertrag/Borgen-Generator- und ßCD-Korrektursteuereinheit 59 sowie eine ÖCD-Korrektureinheit61 betätigt. Wählschaltungen 62 steuern den Austausch und den Umlauf von Daten in den Registern A bis E Das Datenverarbeitungsgerät zeigt das Ergebnis dadurch an, daß die Inhalte der Register B und/oder A, vorzugsweise der Inhalt des Registers A und der Inhalt des A-Kennzeichenregisters büer das /?5-Register 65 in das Tastenfeldregister 54 eingegeben wird, von wo aus diese Inhalte über den Anschluß EXTzu den Drucker/Anzeige-Chips 22,23 übertragen werden, die die in F i g. 2 dargestellte Ausgabe bilden. Das Tastenfeldregister ist als sequentiell adressierter Speicher ausgebildet, bei dem jedes Bit zum Einstellen seines Zustandes adressiert

werden kann. Beispielsweise wird die 6-Bii-Adresse durch Einstellen der Bits Sj bis S» für eine Übertragung zu den Drucker/Anzeige-Chips 22,23 geliefert.

Ein fünftes Register mit einer Kapazität von einem Bit nämlich das R 5-Register 65 mit einer Dauer von vier Stellen ist ein Mehrzweckregister, das in Abhängigkeit vom Ausgangssignal des Addierers 55, von Signalen an den //0-Leitungen und vom Befehlswort von dem von einem programmierbaren Logikfeld gebildeten Kennzei-

chendecodierer 72 arbeitet. Die Steuereinheil 66 für das R 5-Register liefert in Abhängigkeit von einer decodier- I

ten Befchlsänfortnation Daten- und Steuersignale an das R 5-Register 65. Ein Merkmal der hier beschriebenen Chip-Gruppe besteht darin, daß eine Einrichtung vorgesehen wird, die es erlaubt, bei Empfang des Befehls »NUM-* R 5« vier Bits des Befehlsworts in das R 5-Register 65 einzugeben. Da das Λ 5-Register 65 mit den Hauptregistern des sequentiell adressierten Speichers und mit dem Rechenwerk verbunden ist, kann eine solche Teilmenge des Befehlsworts als Daten für die Ausführung verwendet werden. Dieses Merkmal erleichtert nicht nur die Erstellung der in verschiedenen Unterprogrammen benötigten Software, sondern erlaubt auch die Adressierung des Drucker-Chips 22 und des Anzeige-Chips 23 für die Anzeige des Anweisungsbefehls, wie im Zusammenhang mit F i g. 12 näher erläutert wird.

Die Push-Pull-Matrix 52 liefert eine Zeilsteuerinformation an den Ö-Zeitsignalgenerator 67, der von einem Ringzähler zur Erzeugung eines D-Zeitsignals oder Befehlszyklus aus 16 S-Zeitsignalen gebildet ist. Der Generator 67 zählt zyklisch von 15 bis 0 zurück, und er veranlaßt die D-Zeitsignale in aufeinanderfolgender Weise voreilend aufzutreten. Die D/5-Test- und Kennzeichenmaskenvergleichseinheit 68 erzeugt in Abhängigkeit von S- und D-Zeitsignalen Synchronisierungsimpulse bzw. Maskierungssignale für Kennzeichenoperationen und zum Einstellen des Signals COND. Der Wartesignalgenerator 69 erzeugt in Abhängigkeit vom D-Zeitsigna!generator und von einem decodierten Befehlswort aus dem Decodierer 72 einen Wartebefehl für einen Codierer 77 zur Steuerung der Tastenfeldabtastung.

Die Dezimalpunkt/D-Vergleichseinheit 71 erzeugt in Abhängigkeit von D-Zeitsteuersignalen und vom R 5-Register 65 einen Dezimalpunkt an der richtigen zeitlichen Lage, und sie bewirkt das Unterdrücken nachfolgender Nullen.

Die Decodierung der Befehlswörter aus dem SCOM-Chip erfolgt lokal auf dem Rechen- und Steuerwerk-

Chip 15. Das bedeutet, daß die Befehlswörter zunächst von dem von einem programmierbaren Logikfeld p gebildeten Maskendecodierer 50 decodiert werden, damit Maskensignale für das Rechenwerk zur Übertragung

, einer Information wie die Dezimalpunktstelle, die Mantisse und die Exponentenstelle erzeugt werden. Das

Befehlswort wird dann zur D/S-Kennzeichenmaskenvergleichseinheit 68 und zum Kennzeichendecodierer 72 übertragen, die die Eingabe und die Ausgabe der Kennzeichenregister 53a und 53b über die Kennzeicheneingaf be/Ausgabesteuereinheit 73 steuert. Das Befehlswort wird vom Maskendecodierer 83 auch zum Λ-Decodierer

!' 73 und dann zum .^-Decodierer 74 zur Steuerung der Wählschaltungen 56 und 62 für die Auswahl und den

Betrieb der Register übertragen.

^ Dem Rechen- und Steuerwerk-Chip 15 werden Eingangssignale von außen von einem Tastenfeldbenutzer

f^l 45 mittels des Tastenfeldes 2 über K-Leiter 13 zu einem von einem programmierbaren Logikfeld gebildeten

ft· Codierer 75 eingegeben. Ein eigener Tastcnfeldbetätigungsbefehl zur Einschalt-Löschschaltung 76 erzeugt

ι, Befehle zur Initialisierung und Rückstellung des Datenverarbeitungsgeräts beim Einschalten der Batterie. Der

Codierer 75 liefert codierte /(-Leitungsinformationen an den Codierer 77 und an eine K-Vergleichseinheit 78. [' . Der Codierer 77 liefert selektiv in serieller Form D-Zeitsteuer- und K- Koordinatensignale an die Tastenfeldregi-

ster/Unterprogrammregister-Steuereinheit 79 zur Eingabe in das Tastenfeldregister 54. Mit Hilfe der K-Ver- \ gleichseinheit 78 kann bestimmt werden, daß die bestimmte AC-Leitung nicht betätigt war, und es kann anderer-

f* Sciis rniiicis eines Eiiminierungsvorgangs besiimmt werden, weiche /C-Leitung beiäiigi war. Diese information

[ι. kann zu einer Bedingungsschaltung 80 übertragen werden, die eine vielseitige Halteschaltung ist, die auf

mehrere Funktionen unter Erzeugung von Zustandssignalen für verschiedene Bedingungen zu vorgewählten J 55 Zeiten anspricht Die Leerlauf-Halteschaltung 81 spricht auf den Kennzeichendecodierer 72 an, und sie liefert an

* die Anzeigesteuereinheiten die Information, daß sich das Datenverarbeitungsgerät in einem Betriebszustand

ohne Rechenvorgang befindet oder nicht, damit die Anzeige entsprechend leergetastet wird. Diese Information wird, wie angegeben, auch der Leerlaufanschlußklemme zur Übertragung zu den SCOM- und Drucker/Anzeige-Chips zugeführt, damit dort die S- und D-Generatoren synchronisiert werden.

Fig.5 zeigt ein Funktionsblockschaltbild des Datenspeicher-Chips 20 für externe Daten von Fig.2. Der Datenspeicher-Chip 20 enthält 10 Register die in einem sequentiell adressierten Speicher 700 verwirklicht sind. Die 10 Register enthalten jeweils 16 Stellen in BCD-Anordnung, so daß jedes Register tatsächlich aus vier parallelen Registern beseht. Somit sind im Speicher 700 10x16x4 oder insgesamt 640 Bits enthalten. Ein Zustandszeitzähler 701 erzeugt Zustandszeitsignale 5b bis Su, die den Zustandszeitsignalen des Rechen- und Steuerwerk-Chips 15 entsprechen. Dieser Zustandszeitzähler ist ein Ringzähler. Mit dem Speicher 700 ist eine Zeitsteuermatrix 702 verbunden, die von den gleichen Zeitsteuersignalen betätigt wird, die den Speicher sequentiell adressieren. Die Zeitsteuermatrix 702 erzeugt mehrere Zeitsteuersignale für die Verwendung an verschiedenen Stellen auf dem Chip.

Die Daten im Speicher 700 können auf verschiedene Weise unter der Steuerung durch Wählschaltungen 703 und 704 auf der linken und der rechten Seite des Speichers bearbeitet werden. Beispielsweise können die Daten im sequentiell adressierten Speicher 700 eingegeben, ausgegeben, in einen Kreislauf zurückgeführt, nach rechts verschoben und gelöscht werden. Die Dateneingabe-, Umlauf- und Löschfunktionen werden mit Hilfe der Wählschaltungen 703 auf der linken Seite verwirklicht, und die Datenausgabe- und Rechtsverchiebungsfunktionen werden mit Hilfe der Wählschaltungen 704 auf der rechten Seite verwirklicht. Die Dateneingabe erfolgt über Eingabe/Ausgabe-Anschlußstifte I/O 1 bis I/O 8. Die Datenausgabe erfolgt über die gleichen Eingabe/Ausgabe-Anschlußstifte über die Verbindung 706 und die Eignabe/Ausgabe-Puffer 707. Ein bestimmtes Register unter den 10 Registern im Speicher 700 kann für eine Dateneingabe (oder ein Löschen von Daten) mit Hilfe eines Eingabe-Wähldecodierers 708 ausgewählt werden, und ein bestimmtes Register, aus dem abgelesen werden soll, wird mit Hilfe eines Ausgabe-Wähldecodierers 709 ausgewählt. Die Ausgänge 710 und 711 der Decodierer 708 und 709 bewirken das öffnen und Schließen bestimmter Torschaltungen innerhalb der Gruppen von Wählschaltungen 703 und 704 zur Durchführung der gewünschten Funktion. Die Eingabe- und Ausgabe-Wähldecodierer 708 und 709 empfangen Ausgangssignale von einer Adressierlogik 712.

Der Datenspeicher-Chip 20 wird mit Hilfe eines selektiv ausgewählten Abschnitts eines an den Eingabe/Ausgabe-Änschlußstiflen erscheinenden Datenworts adressiert, der entsprechend einem speziellen Gaie-Programmaskierungsschritt während der Herstellung bestimmt wird. Ein Format für ein Datenwort besteht typischerweise aus 16 4-Bit-Stellen, von denen nur die ersten vier Stellen benutzt werden. Die während der Zeit des Signals & auftretende niedrigstwertige Stelle wird gewöhnlich bei der üblichen Datenverarbeitung im Datenspeicher-Chip dazu verwendet, die Position des Dezimalpunkts anzuzeigen; im Datenspeicher-Chip wird das Zustandszeitsignal S₀ zur Bestimmung der durchzuführenden Operation verwendet. Innerhalb der niedrigstwertigen Stelle zeigt das niedrigstwertige Bit entweder eine Eingabefunktion oder eine Ausgabefunktion an, d. h., daß das »1«-Bit von S₀ eine Eingabefunktion durch den Wert »1« und eine Ausgabefunktion durch den Wert »0« anzeigt Die anderen drei Bits kennzeichnen entweder die Eingabe von Daten oder die Eingabe von Nullen, die die Register löschen. Die Löschung stellt einen Sonderfall der Eingabe dar, da N ullen eingegeben werden; es gibt verschiedene Möglichkeiten von Löschoperationen, nämlich (1) das Löschen eines speziellen Registers auf einem speziellen Chip, (2) das Löschen aller Register in einem speziellen Datenspeicher-Chip oder (3) das Löschen aller Datenspeicher-Chips. Die »2«- und »4«-Bits im Zustandszeitsignal S₀ bestimmen, welche dieser Löschfunktionen stattfinden soll; die speziellen Bits und ihr Code sind in der Adressierlogik 712 mittels Gate-Maskierung programmierbar. Eines der 10 Register wird von einer aus vier Bits bestehenden Codegruppe bestimmt, die während des Auftretens des Zustandszeitsignals S2 ausgesendet wird; diese Codegruppe erscheint an den Eingabe/Ausgabe-Anschlußstiften in paralleler Form, und sie wird an der richtigen Stelle in der Adressierlogik 712 über den Eingang 716 abgespeichert und in den Wähldecodierem 708 und 709 decodiert. Wenn beispielsweise eine Ausgabeoperation aus dem siebten Register gewünscht wird, dann hätte die erste Stelle den Wert 0000, und die 5₂-Stelle würde den Binärwert für 7, also den Wert 0111 haben. Der dritte Ausdruck im Adressenwort ist die Chip-Auswahlstelle, die zur Zeit des Zustandszeitsignals 5j auftritt. Einer der 16 möglichen Datenspeicher-Chips kann mit Hilfe der binären 4-Bit-Codegruppe ausgewählt werden, die während der Zeit des Signals S3 auftritt. Die SrStelle wird von der Adressierlogik 712 empfangen, gespeichert und an die Chip-Auswahllogik 717 angelegt. Vier Anschlußstifte 718 stehen außerhalb des Gehäuses zur Verfügung; wenn das den Datenspeicher-Chip enthaltende Gehäuse bei der Herstellung an einer gedruckten Schaltungsplatte befestigt wird, werden diese Anschlußstifte entweder an die »!«-Spannung K«oder an die »0«-Spannung Vod zur Festlegung einer 4-Bit-Codegruppe angelegt. Wenn die aus vier Bits bestehende Chip-Auswahlstelle 715, die der Chip-Auswahllogik 717 über die Verbindung 719 aus der Adressierlogik 712 zugeführt wird, mit der an den Anschlußstiften 718 fest verdrahteten Codegruppe übereinstimmt, dann wird über die Verbindung 720 ein Auswahlsignal an die Adressierungslogik zurückgeführt, damit der Chip die bezeichnete Operation ausführen kann. Ein weiterer Eingang CSder Chip-Auswahllogik 717 ermöglicht eine Chip-Auswahl höherer Ordnung, also für den Fall, daß mehr als sechzehn Datenspeicher-Chips benötigt werden.

Damit der Datenspeicher-Chip veranlaßt wird, ein Datenwort als Adresse anzunehmen und die gewünschte Funktion durchzuführen, wird im Rechen- und Steuerwerk-Chip ein Kennzeichen erzeugt und über den Anschlußstift FLGA ausgegeben, das dann am Anschlußstift FLGA des Datenspeicher-Chips empfangen und der Steuerlogik 721 zugeführt wird. Wenn diese spezielle Freigabefunktion nicht vorgesehen wäre, dann würde, der Datenspeicher-Chip die gewöhnlich an den Eingabe/Ausgabe-Anschlußstiften erscheinenden Daten mit einem Adressenwort gemäß Fig.3 verwechseln. Ein speziell zugewiesenes Kennzeichen, das für keinen anderen Zweck verwendet wird, wird im Programm des Rechen- und Steuerwerk-Chips für den Hinweis verwendet, daß die Datenspeicher-Chips adressiert werden sollen. Dies kann beispielsweise ein Kennzeichen im A-Kennzeichenregister zur Zeit des Signals Su sein. Da Kennzeichen auch zum Senden von Anmerkungen wie Minuszeichen, Fehler, Überlauf usw. zur Anzeige verwendet werden, wird das Signal IDLE von CONB verwendet, ob sich der Rechen- und Steuerwerk-Chip in einem Leerlaufbetriebszustand oder in einem Betriebszustand ohne Leerlauf befindet DasSignal IDLE wird auch der Steuerlogik 721 zugeführt wie aus F i g. 2 zu erkennen ist Wenn das Signal IDLE den Wert »0« hat befindet sich der Datenspeicher-Chip in einem Leerlauf- oder Anzeigezustand, und die Kennzeichen stimmen zeitlich mit den D-Zeitsteuersignalen überein; an einem solchen Zeitpunkt wird der Datenspeicher-Chip nie adressiert, so daß Kennzeichen an der Steuerlogik 721 unbeachtet bleiben. Wenn das Signal IDLE den Wert »1« hat dann befindet sich der Datenspeicher-Chip nicht im Leerlauf, und die Kennzeichen stimmen zeitlich mit den 5-Zustandszeitsignalen überein; an diesem Zeitpunkt veranlaßt ein Kennzeichen am Datenspeicher-Chip zur Zeit des Signals Sm den Chip, eine Adresse anzunehmen. Die Steuerlogik 721 erzeugt auch mehrere Steuersignale, die im gesamten Chip verwendet werden, wie noch beschrieben wird; zu diesem Zweck empfängt sie Zeitsteuersignale aus der Zeitsteuermatrix 702 über die Verbindungen 722 sowie in beiden Richtungen zwischen ihr und der Adressierlogik 712 über die Verbindungen

723 übertragene Signale.

Eine Eingabe-Befehlsfolge zur Betätigung des Datenspeicher-Chips besetzt vier Befshklszyklen im Rechen- und Steuerwerk-Chip (und tatsächlich 5 Zyklen im Datenspeicher-Chip). Der erste Befehl lautet »Kennzeichen setzen«; während dieses Befehklszyklus wird der Signalwert»1«im A-Kennzeichenregister zu einer bestimmten S-Zeit beispielsweise zur Zeit des Signals 5m gesetzt Dies versetz? die Steuerlogik 721 des Datenspeicher-Chips upd insbesondere die Adressierlogik 712 in den Zustand zum Empfangen einer Adresse. Der nächste Befehl lautet »Registerinhalt nach Eingabe/Ausgabe«; während dieses Befehlszyklus wird der Inhalt eines Registers im Rechen- und Steuerwerk-Chip gelesen und den Eingabe/Ausgabe-Leitungen zugeführt, wobei dieses Register beispielsweise das Register β oder C ist. Das verwendete Register enthält die Adresse. Die Adresse wird gelesen, ίο zur Adressieirungslogik 712 übertragen und dort gespeichert Der dritte Befehl lautet »Kennzeichen auf Null setzen«; er bedeutet, daß die Sn-Position des A-Kennzeichen-Registers im Rechen- und Steuerwerk-Chip mittels eines entsprechenden Befehlsworts auf den Wert »0« rückgesetzt wird. Dieser Vorgang dient dazu, das Su-Kennzeichen an einer unbeabsichtigten erneuten Aktivierung des Datenspeicher-Chips zu hindern. Der vierte Befehl lautet, »A-Registerinhalt nach Eingabe/Ausgabe«: auf Grund dieses Befehls wird der Inhalt des is Α-Registers im Rechen- und Steuerwerk-Chip an die Eingabe/Ausgabe-Anschlußstifte angelegt, von wo aus die 16 Stelien der Information aus dem A-Register in das ausgewählte Register im Datenspeicher-Chip geschrieben werden kann. Eine Verzögerung um die Dauer eines Zustandszeitsignals im Rechenwerk des Rechen- und Steuerwerk-Chips in der Verbindung zwischen dem Α-Register und den Eingabe/Ausgabe-Anschlußstiften hat zur Folge, daß die Information im ausgewählten Register des Speichers 700 des Datenspeicher-Chips um eine Zustandszeit versetzt wird. Aus diesem Grund müssen die in den Datenspeicher-Chip eingegebenen Daten um eine Zustandszeit nach rechts verschoben werden, so daß sie bei der Rückführung zum Rechen- und Steuerwerk-Chip zur Verwendung in einer anschließenden Operation wieder die richtige zeitliche Position einnehmen. Unmittelbar nach dem Befehl »A-Registerinhalt nach Eingabe/Ausgabe« führt der Datenspeicher-Chip während des nächsten Befehlszyklus automatisch eine Rechtsverschiebung jedet gerade eingegebenen Datenworts durch. Dies wird dadurch erreicht, daß in einer Verzögerungseinheit 724 eine Verzögerung um einen Befehlszyklus erzeugt wird, und daß das verzögerte Signal dem Eingabe-Wähldecodierer 708 zugeführt wird. Die Rechtsverschiebungsfunktion wird ohne Befehlswort aus dem Datenspeicher-Chip erzeugt; das Programm des Rechen- und Steuerwerk-Chips kann zu weiteren Operationen fortfahren, während der Datenspeicher-Chip diese automatische Rechtsverschiebungsfunktion ausführt. Die Verzögerung für die Dauer eines Zustandszeitsignals zwischen dem Α-Register im Rechen- und Steuerwerk-Chip und dem ausgewählten Register im Datenspeicher-Chip führt zu einer weiteren Schwierigkeit zusätzlich zum Erfordernis der Rechtsverschiebung. Das heißt, daß die sechzehnte Stelle beim Zustandszeitsignal Si5 bis zum Zustandszeitsignal S₀ des nächsten Zyklus nicht ankommt, in dessen Verlauf die automatische Rechtsverschiebung stattfindet Zur Vermeidung einer Überlappung wird somit die sechzehnte Stelle in Abtast- und Speicherschaltung 725 bis zum Auftreten des Zustandszeit· signals Si₅ des nächsten automatischen Rechtsverschieburigszyklus festgehalten, und sie wird dann zur Zeit des Signals Su eingefügt. Somit führen nur 15 Stellen eine Rechtsverschiebung aus, während die sechzehnte Stelle festgehalten und dann zur Zeit des Signals Si 5 des nachfolgenden Befehlszyklus eingefügt wird.

Eine unter Anwendung von vier Befehlszyklen ablaufende Ausgabeoperation ist einfacher, da eine Rechtsverschiebung auf dem Datenspeicher-Chip nicht erforderlich ist. Der erste Befehl auf dem Rechen- und Steuerwerk-Chip lautet wieder »Α-Kennzeichen setzen bei Sn«. Das zweite Befehlswort erzeugt an den Eingabe/Ausgabe- Anschlußstiften seriell ein Adressen wort; die erste Stelle des Adressenworts lautet »0000«, was eine Ausgabeoperation bedeutet; die zweite Stelle wird nicht benutzt und die dritte und vierte Stelle bestimmen die Registerauswahl und die Chip-Auswahl. Das dritte Befehlswort lautet »Α-Kennzeichen auf Null setzen bei Sn«. Das vierte Befehlswort lautet »Eingabe/Ausgabe zum Α-Register«, und während dieses Befehlsworts wird der Inhalt des ausgewählten Registers im Speicher 700 über die Verbindung 706 und die Eingabe/Ausgabe-Puffer 707 zu den Eingabe/Ausgabe-Anschlußstiften und von da aus zum Α-Register im Rechen- und Steuerwerk-Chip über das Rechenwerk ausgegeben. Auch hier muß die Verzögerung im Rechenwerk wieder berücksichtigt werden, wozu die erste Stelle aus dem Datenspeicher-Chip un-; eine Zustandszeit früher übertragen wird; die Ausgabe erfolgt beginnend zur Zeit des Signals S_t5 des dritten Zyklus und sie endet, zur Zeit des Signals Su des vierten Zyklus.

In F i g. 6 ist ein Funktionsblockschaltbild des Takt/Spannungsregler-Chips 21 von F i g. 2 dargestellt Der Chip 21 arbeitet abhängig von einer externen Versorgungsspannung Va; die typischerweise aus wenigstens einer Trockenzelle mit einer Spannung von 2 bis 6 Volt besteht. Der Chip erzeugt daraus die Spannung Vdo sowie die Taktsignale Φ1 und Φ 2.

Der Chip 21 enthält einen gesteuerten Doppelfrequenz-Taktgenerator 126, der abhängig von einer eine geregelte Spannung liefernden Spannungsversorgungs- und Oszillatorschaltung und von einem Filter 124 arbeitet. Die Spannungsversorgungs- und Oszillatoreinheit 128 enthält einen Regler der Art, wie er in der Technik als Schaltregler mi·, einer Fangdiode und einer Spule bekannt ist. Der Filter 124 enthält eine herkömmliche Spannungsverdopplungsschaltung, in der von einer LC-Schaltung Gebrauch gemacht wird. In F i g. 2 ist eine μ Anschlußklemme RCL dargestellt, die über eine Widerstandskopplung mit Masse verbunden ist, damit die niedrigere Frequenz des Doppelfrequenz-Taktsystems eingestellt wird. Die Anschlußklemmen CCl und CC2 sind gemäß der Darstellung über eine KC-Schaltung mit Masse verbunden, die die Impulsdauer der Taktsignale Φ\ und Φ2 bestimmt Die Dauer der Impulse beträgt typischerweise jeweils eine Mikrosekunde, wobei der Φ\Ρ\, Φ2P2-Zyklus einen Zyklus von der Dauer von vier Mikrosekunden bei der hohen Frequenz bildet. Bei der niedrigen Frequenz haben die Taktsignale Φ 1 und Φ 2 typischerweise jeweils eine Dauer von 2 Mikrosekunden, wobei P2 und P\ jeweils eine Dauer von 12 Mikrosekunden haben. In den Fig.9a und 9b sind die im vorliegenden Datenverarbeitungsgerät angewendeten Zeitsteuerzyklen näher ausgeführt. Die Anschlußklemme CDB ist kapazitiv an die Anschlußklemme /ND angekoppelt, die ihrerseits induktiv an die Spannung Vcc

angekoppelt ist Der Kondensator und die Spule, die mit den Anschlußklemmen CDB und IND verbunden sind, sind dir Verdopplungskondensator und die Verdopplungsspule, die im obenerwähnten Schaltregler verwendet werden.

In F i g. 7 ist ein Funktionsblockschaltbild dargestellt, das sowohl den Drucker-Chip 22 als auch den Anzeige-Chip 23 repr&sentiert

F i g. 7 zeigt ein Blockschaltbild eines LSl-Chips 618, der zur Ansteuerung eines Tliermodruckers (gemäß der Darstellung) von Ausgangssignalen und Steuersignalen Gebrauch macht, um auf einem wärmeempfindüchen Papier Zeichen zu drucken, die auf der Basis einer Punktmatrix erzeugt werden. Das hier beschriebene Beispiel enthält zwanzig 5 χ 7-Punktmatrizen zum Drucken einer Zeile mit bis zu zwanzig Zeichen. Wie zu erkennen ist, ist die in F i g. 7 dargestellte Anordnung in geeigneter Weise zum Ansteuern einer Zwanzigstelligen 5 χ 7-VLED-Punktanzeige geändert

Eine binär codierte Datenfolge aus dem Rechen- und Steuerwerk-Chip und dem SCOM-Chip wird über die zum LSl-Chip fahrende EXT-Leitung empfangen. Aus dem Festspeicher des SCOM-Chips werden Befehlswörter mit 13 Bits hergeleitet Die Befehlswörter werden über die /ftG-Signalleitung empfangen. Über die IDLE-Leitung wird ein Synchronisierungssignal empfangen, das ein Signal mit einer bekannten zeitlichen Beziehung zu ι s den Zeitsteuersignalen in dem Datenverarbeitungsgerät ist, beispielsweise eine programmierte Änderung des Zustands bei einer bestimmten D- und S-Zeit

Die Leitung 617 liefert an das Datenverarbeitungsgerät ein Signal, das anzeigt, daß der LSI-Chip 618 besetzt ist und mit einer noch nicht beendeten zugewiesenen Arbeit beschäftigt ist.

Die auf dem LSI-Chip 618 enthaltenen Bauelemente arbeiten zur Erregung von im Druckkopf 621 gebildeten Widerstandsheizelementen zusammen. Der Druckkopf 621 enthält ein lineares Feld aus 100 Heizelementen 621a. Die Heizelemente 621a sind in Fünfergruppen angeordnet. Insgesamt überdecken 20 Gruppen zu je fünf Heizelementen ein wärmeempfindliches Papierband, auf dem die Ausgangssignale des Datenverarbeitungsgeräts gedruckt werden sollen. Für jedes Zeichen druckt die Anordnung jeweils eine Zeile einer 5 χ 7-Matrix, wobei das Papier von einem Motor zwischen dem Drucken aufeinanderfolgender Zeilen schrittweise weiterbewegt wird. Jede Gruppe aus fünf Heizelementen ist räumlich im Abstand voneinander angeordnet, damit zwischen Druckzeichen ein Zwischenraum entsteht An den Druckkopf 621 sind zwanzig Zeichenabtastleitungen 622 angeschlossen, jede der Abtastleitungen 622 ist mit jeder Eingangsleitung einer Gruppe von fünf Heizelement-Eingangsleitungen verbunden. Es sind fünf Spaltenabtastleitungen 623 vorgesehen, die einzeln an die ersten, zweiten, dritten, vierten und fünften Heizelemente jeder Gruppe angeschlossen sind. Genauer gesagt ist die Leitung 623a an das erste Heizelement in jeder der zwanzig Gruppen angeschlossen. Die Leitung 623b ist mit dem zweiten Heizelement jeder der zwanzig Gruppen verbunden, und die Leitungen 623c, 623c/ und 623e sind in gleicher Weise mit den dritten, vierten bzw. fünften Heizelementen jeder der zwanzig Gruppen verbunden. Eine Datenfolge an der EAT-Leitung wird einem funktionsprogrammierbaren Logikfeld 630 zugeführt, dessen Ausgangssignal in einem Speicher 631 gespeichert wird. Ein solcher Speicher ist ein sequentiell adressierter Speicher (SAM). Die Verwendung eines solchen Logikfeldes 630 ermöglicht es, sowohl Zeichen- als auch Funktions-Druckdaten auf dem gleichen seriellen Eingang zu übertragen, wodurch der Anschlußstiftbedarf auf ein Minimum verringert wird. Der sequentiell adressierte Speicher 631 speichert ein 6-Bit-Wort. damit durch Decodierung jedes einzelne der 20 Zeichen bestimmt wird, das mit Hilfe des Druckkopfs 621 gedruckt werden soll. Ein Festspeicher 632 (ROM) ist zum Speichern einer 35-Bit-Codegruppe für jedes der 64 alphanumerischen Zeichen vorgesehen, das mit dem Druckkopf 621 gedruckt werden kann. Eine Sammelleitung 633 überträgt die Codegruppe aus dem sequentiell adressierten Speicher 631 zu einer 1 -aus-7-Decodierung zum Festspeicher 632, der auch über eine dreiadrige Sammelleitung 636 für eine l-aus-5-Decodierung gespeist wird, so daß an der Ausgangsleitung 637 eine serielle binäre Codegruppe geliefert wird, die in der beispielsweise aus einem Schieberegister bestehenden Speichervorrichtung 638 gespeichert wird. Wenn in der Speichervorrichtung 638 zwanzig Bits gespeichert werden, die die Stellen der gewünschten zu druckenden Punkte repräsentieren, dann werden ausgewählte Heizelemente örtlich erregt, damit auf dem wärmeempfindüchen Papier Einbrennstellen entstehen. Die dreiadrige Sammelleitung 636 ist auch an einen Decodierer 639 angeschlossen, damit die fünfadrige Ausgangssammelleitung 623 erregt wird.

Synchronisierungszeitsteuerimpulse auf der /DLE-Leitung werden einem Zustandszeitgenerator 640 zügeführt, dessen Ausgangssignale an eine Vergleichslogik 641 angelegt werden. Der Zeitsteuergenerator 634 ist ebenfalls an die Vergleichslogik 641 angeschlossen, deren Ausgangssignale über eine Leitung 642 den Zeitsteuergenerator 634 zu seiner Synchronisierung und zur Steuerung der zeitlichen Beziehung der Signale an den Ausgangssammelleitungen 635 und 636 zugeführt werden. Die Sammelleitung 635 ist an einen Decodierer 644 zur Steuerung von Leitungen 619a angeschlossen, die den Schrittmotor 619 ansteuern. Der Schrittmotor 619 betätigt ein mechanisches Verbindungsglied 619ύ so, daß das wärmeempfindliche Papierband am Druckkopf 621 schrittweise vorbeibewegt wird.

An der /ÄG-Leitung anliegende Befehlswörter werden einem Befehlsdecodierer 648 zugeführt. Das Ausgangssignal des Befehlsdecodierers 648 wird einer Steuerlogik 649 zugeführt, die an verschiedene Einheiten in der gesamten Anordnung angeschlossen ist, wie noch gezeigt wird.

Es folgt nun eine allgemeine Funktionsbeschreibung des den Lade- und Druckvorgang umfassenden Zyklus. ||

Ein Null-Druckbefehl (CP)über die JRG-Lehung am Beginn der Ladefolge bewirkt das Löschen des sequentiell lij

adressierten Speichers 631. Die zu druckenden Zeichen werden von links nach rechts in den sequentiell adres- Sj

sierten Speicher 631 geladen, was bedeutet, daß das zuerst geladene Zeichen in der ausgedruckten Wiedergabe $

das am weitesten rechts liegende Zeichen ist, während das zuletzt geladene Zeichen in der ausgedruckten b5 ?;1 Wiedergabe das am weitesten links liegende Zeichen ist. Jedes Zeichen wird dadurch geladen, daß über die '■]

EXT-Leitung seine eigene 7-Bit-Codegruppe geladen wird, von der sechs Bits im Anschluß an den Empfang ,jj

eines Zeichendruckbefehls (CP) über die //?<T?-Leitung in den sequentiell adressierten Speicher 631 geladen und ΰ

zur entsprechenden Aktivierung der Steuerlogik 649 im Decodierer 648 decodiert werden. Wenn in der gedruckten Wiedergabe eine Leerstelle erwünscht ist wird über die /RG-Leitung ein Schrittdruckbefehl (SP) zur Betätigung der Steuerlogik 649 übertragen, der bewirkt QaD in den sequentiell adressierten Speicher eine eine Leerstelle repräsentierende 6-Bit-Codegruppe eingegeben wird.

Wenn über die FAT-Leitung ein Funktionsbefehl übertragen wird, dann wird dssen 7-Bit-Codegruppe zum programmierbaren Logikfeld 630 übertragen. Ein über die //?C-Leitung übertragener Funktionsdruckbefehl (FP) betätigt die Steuerlogik 649 so, daß die Decodierung einer die Funktion repräsentierenden 7-Bit-Codegruppe durch das programmierbare Logikfeld 630 freigegeben wird, das in Abhängigkeit davon drei 6-Bk-Codegruppen erzeugt die eine in den sequentiell adressierten Speicher 631 zu ladende, aus drei Zeichen bestehende ίο Funktionsgruppe repräsentieren. Wenn alle 20 Zeichen mit den gewünschten Leerstellen im Ausdruck in den sequentiell adressierten Speicher 631 geladen worden sind, dann betätigt ein Druckbefehl (PP) über die IRG-Leitung und die Steuerlogik 649 den Zeitsteuergenerator 634 so, daß dieser mit seiner Ablauffolge beginnt Der Zeitsteuergenerator 634 tastet die erste Zeile jeder ausgewählten Festwertspeichergruppe entsprechend jeder Α-Gruppe des 20-Zeichen-Druckers ab, während der sequentiell adressierte Speicher 631 nacheinander jede ausgewählte Zeichencodegruppe erregt die unterteilt im Festspeicher 632 vorhanden ist Im Festspeicher 632 sind 64 Codegruppen unterteilt, und der sequentiell adressierte Speicher 631 erregt nur die Gruppe in dem Festspeicher entsprechend dem Zeichen, das zu einer bestimmten Abtastzeit gedruckt werden soll. Das bedeutet, daß 20 6-Bit-Wörter nacheinander zwanzig Blöcke des Festspeichers 632 adressieren, damit der erste Punkt jeder /i-Gruppe eingebrannt wird. Wenn der zweite Punkt jeder M-Gruppe als Folge der Decodierung im Decodierer 639 freigegeben wird, wird nach 20 weiteren Adressen aus dem sequentiell adressierten Speicher 31, von denen jede während der Dauer eines S-Zeitsignals übertragen wird, der zweite Punkt jeder Punktgruppe gedruckt usw. Nach insgesamt 5 χ 20-S-Zeitsignalen ist die erste Punktzeile für alle 20 Zeichen vollständig gedruckt Der Decodierer 644 adressiert nun die Zeilen des Festsoeichers, die die zweite Zeile jedes Zeichens repräsentieren. Nach insgesamt 5 χ 20 χ 7 also 700 Adressen aus dem sequentiell adressierten Speicher 631 ist eine vollständige Zeichenzeile gedruckt

Der Zeitsteuergenerator 634 zählt Befehlszyklen, und er wartet zwischen Aktivierungen des 1 -aus-7-Decodierer 644, bis eine ausreichende Zeit, d. h. 5 Millisekunden, verstrichen ist damit das Einbrennen vollendet wird. Zur Erzielung einer Anzeige von VLED-Matrizen (Matrizen mit sichtbares Licht aussendenden Dioden) ist die Verzögerung um 5 Millisekunden nicht notwendig, und der Zeitsteuergenerator 634 arbeitet mit der schnelleren Folgefrequenz von vorzugsweise 90 kHz.

Bei einer Abwandlung der oben beschriebenen Schaltung ist es auch möglich, daß die Ausgangssignale der Register 638 an den Leitungen G22 eine segmcntierte Anzeige, beispielsweise eine Gruppe von sichtbares Licht aussendenden Dioden (VLED), die in einer ähnlichen Folge von 5 χ 7-Punkten angeordnet sind, betätigen. Die Adressierung des VLED-Feldes über die Leitungen 622 und den l-aus-5-Decodierer 639 ist oben beschrieben. Wie in F i g. 8a angegeben ist, sind die Ausgangssignale des 1 -aus-7-Decodierers 644 an den Leitungen 619a über Leitungen 6196 an einen Zähler 650 angekoppelt. Wie noch erläutert wird, läuft im 7-Bit-Zähler 650 ein einzelnes Bit durch die sieben Positionen nur aufeinanderfolgenden Betätigung jeder Zeile der siebenzeiligen Matrix in einer ebensolchen Weise, wie das Papier vom Motor 619 vertikal verschoben wird.

In F i g. 8a ist ein Funktionsschaltbild der V LED-Anzeigematrix und des Zählers 50 dargestellt die zusammen mit dem Anzeige-Chip 23 zur Anzeige der alphanumerischen Anweisungen verwendet werden. Zwanzig Gruppen aus jeweils 5x 7-Diodenfeldern sind so angeordnet, daß in entsprechender Weise angeordnete Dioden in jeder Zeile elektrisch miteinander verbunden sind. Das bedeutet, daß die Leitung A 1 den ersten Punkt in der ersten Zeile jedes Feldes verbindet, daß die Leitung A 2 den zweiten Punkt in jeder 5 χ 7-Gruppe verbindet usw. Die Leitungen dl bis β7 stellen die elektrische Verbindung jeder Zeile jeder Diodenmatrix mit der gleichen L₁; 45 Zeile der Gruppe her, was bedeutet, daß die Leitung B1 die erste Zeile jeder Matrix verbindet während die

l·*? Leitung B 2 die zweite Zeile verbindet usw. Es ist zu erkennen, daß die Leitungen B1 bis B 7 nicht vom Zähler

l· 650 ausgehen müssen, wie dargestellt ist, sondern so dargestellt sein können, daß sie die Diodenzeilen seriell

miteinander verbinden.

ff Der Zähler 650 ist ein 7-Bit-Zähler, in dem der Signalwert Null jeweils um eine Bit-Stelle weiterverschoben

' so wird, so daß eine Abtastung der sieben Zeilen der Diodenmatrizen bewirkt wird. Alle B 1-Leitungen werden

ι beispielsweise für die Dauer eines D-Zeitsteuersignals betätigt während alle ß2-Leitungen für die Dauer des

' nächsten D-Zeitsteuersignals betätigt werden usw. Die Leitung 6196 aus dem Drucker-Chip ist dabei die

entsprechende Verbindung zum LSl-Chip 618 von F i g. 7, wie die Leitung 619a die Verbindung zum Motor 619 herstellt Es ist zu erkennen, daß die Arbeitsweise der VLED-Anzeige der oben beschriebenen Arbeitsweise der

j 55 Drucker-Ausgabeeinheit analog ist. Es werden in jeder Zeile entsprechende Dioden betätigt, und dann wird die

nächste Zeile betätigt bis alle sieben Reihen abgetastet sind, wobei die Abtastgeschwindigkeit genügend groß

ist, damit das Auge eine kontinuierliche Abtastung zur Erzielung eines vollständigen alphanumerischen Zeichens

j₍ wahrnimmt. Aus F i g. 8b ist zu erkennen, daß an den Stellen / 0 bis /15 für den A I-Punkt die Codegruppe 11110

f anliegt. Das bedeutet, daß zur Erzeugung des Worts »ENTER« nach der Darstellung von F i g. 8a die zwei in

ι 60 Fig.8b angegebenen Tabellen zur Erregung der ersten zwei Zeilen der Dioden in der Matrix verwendet

werden.

Die Herstellung von Leuchtdiodenanzeigen ist in der Technik nunmehr bekannt, und das Anschließen in der obenerwähnten Weise kann ohne weiteres bewerkstelligt werden. Der Zähler 650 ist ein herkömmliches siebenstufiges Schieberegister.

Der Zähler 650 und die von einem Schieberegister gebildete Speichervorrichtung 638 von F i g. 7 sind zum Ansteuern der Diodenmatrixanzeige so ausgebildet, daß auf der Diodenanzeige eine sich bewegende Nachricht erzeugt werden kann. Das bedeutet, daß durch Verschieben der Inhalte des sequentiell adressierten Speichers 631 und in entsprechender Weise der Inhalte der Speichervorrichtung 638 von F i g. 7 um jeweils 1 Bit mit der

passenden Geschwindigkeit und durch Eingeben eines neuen anzuzeigenden Datenbits mit einer entsprechenden Erregung der jeweiligen Dioden eine fließende Anzeige erzeugt wird. Dies erlaubt natürlich in vorteilhafter Weise die Wiedergabe von Anweisungen auf der Anzeige mit mehr als 20 Stellen. Eine typische Frequenz zur Betätigung der Diodenmatrizen und zur Verschiebung der Daten in der Speichervorrichtung 638 hat den Wert 30Hz.

Zeitsteuerung

In F i g. 5a ist die zeitliche Beziehung zwischen den vom Takt-Spannungsregler-Chip 21 gelieferten Taktsignalen Φ1 und Φ 2 sowie zwischen den intern erzeugten Taktsignalen P1 und P2 dargestellt

Die für die Taktsignale Φ1 und Φ2 verwendete Folgefrequenz beträgt 250 kHz bei der hohen Geschwindigkeit und 40 kHz bei der niedrigen Geschwindigkeit. Die Taktgeneratoren können herkömmlich aufgebaut sein; sie sind hier nicht dargestellt

Eine Gruppe von Taktsignalen Φ1P1Φ 2P2 wird als Zustandszeit bezeichnet, die die Zeit darstellt, die ein Bit aus jedem der Hauptregister A, B, C und D für die parallele Bearbeitung durch das Rechenwerk usw. benötigt. Die im Rechen- und Steuerwerk-Chip angewendete BCD-Arithmetik erfordert für jede Stelle eine volle Gruppe von Taktsignalen, so daß zur Ausführung arithmetischer Operationen mit allen 16 Stellen eines Registers 16 Zustandszeiten erforderlich sind. 16 Zustandszellen stellen eine D-Zeit oder einen Befehlszyklus dar, wie aus F i g. 9b zu erkennen ist

Einzelne Adressierungsleitungen in den Registern des sequentiell adressierten Speichers werden nur für die Dauer von drei Taktsignalen Φ1P1Φ 2 und nicht für die Dauer aller vier Taktsignale erregt; diese Dreiergruppen werden ebenfalls als Zustandszeiten Sb bis Sn bezeichnet, wie in F i g. 9a zu erkennen ist. Die gleichen zur Betätigung der Adressierungsleitungen des SAM-Registers erzeugten Zustandszeitsignale bewirken auch die Zeitsteuersignale des restlichen Teils der Anordnung.

Die direkt aus den Zustandszeitsignalen 5b bis Sn erzeugten D-Zeitsignale werden zur Abtastung des Tastenfeldes verwendet Wie aus F i g. 9b hervorgeht, zählen die D-Zeitsignale von D15 über D14, Di₃... bis D₀ abwärts, während die Zustandszeitsignale von Sb über Si, S2... bis 5₎₅ aufwärts zählen. Dieses Merkmal unterstützt das Verfahren zur Nullunterdrückung, da vorangehende Nullen, die unterdrückt werden sollen, zuerst bei den höchstwertigen Stellen auftreten, während das Rechenwerk ALU von rechts nach links mit den niedrigstwertigen Stellen zuerst arbeiten muß.

Die Tastenfeld-Eingabematrix

In Fig. 10 ist eine 16x7-Matrix dargestellt, bei der die Tasten des Tastenfeldes zu erkennen sind, die so angeordnet sind, wie sie von den 16 Stellensignalen Do bis Di 5 abgetastet werden und wie sie auf den sieben Ausgangsleitungen KN bis K7"festgestellt werden, von denen die Tastenfeldinformation in das System eingegeben wird. Wenn an der Leitung K P zur Zeit des Stellensignals D\ 3 eine Spannung mit dem Signal wert»1« auftritt, dann ist die Taste EE niedergedrückt usw. Die Kombination eines Stellensignals und einer Abtastleitung identifiziert eine Taste, und diese sechzehn und sieben Leitungsausdrücke sind in dem Datenverarbeitungsgerät binär codiert, so daß sie in Form von 3 bzw. 4 Bits erscheinen. Die Tastenfeld- und Stelleninformation wird in das Tastenfeldregister 54 für eine anschließende Adressierung für den Festspeicher ROM oder für eine Ausführung durch das Rechenwerk geladen. Die verschiedenen unbezeichneten Blöcke an den Überkreuzungspunkten der Matrix sind als die Stellen zu verstehen, die im Tastenfeld 2 von F i g. 1 Funktionen wie Papiervorschub (PA), JA, NEIN, ABSCHREIBUNG usw. repräsentieren.

45 Format der Befehls-, Adressen- und Stcuerwörtcr

In den Fig. 11a bis Hf ist ein ausgewähltes Format zur Darstellung des Befehlsworts I₀ bis Iu mit seiner decodierten Bedeutung angegeben. Fig. 11a bezeichnet die 13 Bits des Befehlsworts /0 bis /12, wie sie im Befehlsregister 26 auf dem SCOM-Chip erscheinen, nachdem das Wort aus dem Festspeicher 20 gelesen worden ist. Die Formate für Operationen bei Sprüngen (oder bei Fortschaltungen) sind unterschiedlich, wie in den Fig. 11a und 11b zu erkennen ist. Das Bit A₂ ist so dargestellt, daß es den Wert »1« hat, der anzeigt, daß das Befehlswort entweder ein Fortschaltsteuerkommando oder ein bedingtes Sprungkommando und kein Befehl ist. Wenn das Bit Iw, das CCWD-Bit, mit dem COND-Bh, das von außen vom Rechen- und Steuerwerk-Chip zur Zeit des Signals S\ übertragen wird, übereinstimmt, dann geben die Bits /1 bis /10 von F i g. 11 a eine relative Sprungadresse an. Dies bedeutet, daß die Bits l\ bis Z₁₀ eine Erhöhungsnummer angeben, die zum vorherigen Festspeicherplatz addiert oder davon subtrahiert werden soll, wie das Bit /0 von Fig. 11a angibt, damit eine neue Adresse erzeugt wird, wie aus F i g. 5a zu erkennen ist. Wenn das Bit k den Wert »0« hat, dann muß die relative Sprungadresse in den Bits h bis /|₀ zur alten Adresse addiert werden; wenn das Bit /0 den Wert »1« hat, dann muß die relative Sprungadresse von der alten Adresse subtrahiert werden.

Wenn das Bit /12 des Befehlsworts im Befehlsregister 26 den Wert »0« hat, dann repräsentieren die Bits k bis /ι ι einen Befehl, der im Rechen- und Steuerwerk-Chip und im Dr^odierer 28 auf dem SCOM-Chip codiert wird. Beispielsweise werden die Bits k bis /12 im Siellenmaskendecodierer 83 so decodiert, daß Maskierungsoperationen erhalten werden, die für ein M-FeId Mo bis Mv, definiert sind, und daß eine Konstante N erhalten wird. Die Bits U bis /7 werden vom /?-Oecodierer 73 so decodiert, daß die angezeigte Registcroperation erhalten wird. Die Bits /4 bis h werden in der D/5-Test- und Maskenvergleichseinheit 68 decodiert, daß die Kennzeichenmaske FMSK nach F i g. 11 c zur Verfügung gestellt wird. Die Bits /0 bis I₂ werden im 2-Decodierer 74 zur Steuerung der Registerauswahl decodiert, während das Bit /. den Codierer 77 zur Anzeige eines Additions- oder Subtraktions-

Vorgangs betiitigt. In F i g. 1 lc werden die Bits /₀ bis h vom Kennzeichendecodierer 72 decodiert, daß Kennzeichen-Steuerbefehle zum Steuern der Kennzeichenregister erzeugt werden. Der Decodierer 28 decodiert das Befehlswort so, daß Speicher- und Abrufbefehie für die Register Fund G geliefert werden. Die Bits /o bis h bewirken auch eine Betätigung der K-Vergleichseinheit 78, damit bestimmt wird, welche K-Leitung des Tastenfeldes durch Niederdrücken einer Taste betätigt worden ist. Nach F i g. 1 Ie erzeugen die im Kennzeichendecodierer 72 decodierten Bits I₀ bis I₁ die Wartebefehle, mit denen das Datenverarbeitungsgerät in den Wartezustand versetzt wird, bis eine bestimmte Bedingung beispielsweise eine in den Bits U bis h codierte D-Zeit eintritt. Die Bits Λ bis /7 werden in der Kennzeichenmasken-Vergleichsschaltung 68 decodiert, damit die Bedingung erzeugt wird, deren Auftreten den Wartezustand steuert.

Nach Fig. Uf wird der externe Steuerbefehl EXT vom Daten-Chip erzeugt, in dem ein »PReg«- oder Konstantenfestspeicher-Abruf durchgeführt wird oder eine Adressierung der Drucker/Anzeige-Chips erfolgt. Der Wert »1« im Bit So des »P Äe^c-Steuerbefehls gibt die Bedingung an, daß der Rechen- und Steuerwerk-Chip nach einer bestimmten Adresse im Festwertspeicher für die Veranlassung eines bedingten Sprungs verlangt, wie es beispielsweise bei der Einschaltlöschung der Fa!! ist. Der Wert »0« im Bit S₀ gibt die Bedingungen an, daß der

t5 Rechen- und Steuerwerk-Chip entweder den Konstantenfcstspeicher adressieren, einen bedingten Sprung ausführen oder lediglich COND- und WOLD-Signale übertragen kann. Die »P/?e£w-Eingabe-Schaltung ist während eines Konstantenabrufs inaktiv, bei dem der Festspeicher normal fortgeschaltet werden kann. Das zweite Bit, das zur Zeit Si auftritt, ist das COND-Bh zur Übertragung des Zustandes der Bedingungshalteschaltung zum SCOM-Chip, der anzeigt, daß ein bedingtes Ereignis aufgetreten ist, auf das der Festspeicher antwor- ten soll. Das zur Zeit Si auftretende COND-Bh steuert, ob ein bedingter Sprung, wie er vom jüngsten Befehlswort aus dem Festspeicher angegeben ist, ausgeführt werden soll oder nicht. Das bedeutet, daß der Festspeicher um die relative Sprungadresse fortgeschaltet wird, wie oben erläutert wurde, wenn das von außen kommende Bit Si mit dem Bit /11 des Sprungbefehls übereinstimmt. Das dritte, von außen kommende Bit, das zur Zeit S₂ auftritt, ist der WOLD-Steuerbefehl, der anzeigt, daß der SCOM-Chip das Weiterschalten des Festspeichers verhindern soll, und das Festspeicher-Befehlswort für eine bestimmte Periode festhalten soll. Das HOLD-Bk spricht beispielsweise auf den Wartesignal-Generator 69 an.

Die Bits S3 bis Si₅ sind jeweils bestimmte absolute Adressen. Wenn das Bit S₀ den Wert »1« hat, dann stellen die Bits S₃ bis Sis eine bestimmte Adresse im Festspeicher dar, zu der der Festspeicher springen soll. Wenn das Bit Sd den Wert »0« hat, dann kann die von den Bits S₃ bis Si₅ angegebene Adresse die Speicheradresse des Speicher platzes einer Konstante im Konstantenfestspeicher 35 sein, die für die Ausführung eines Konstantenabrufs oder eines bedingten Sprungs zu einem bestimmten Speicherplatz im Hauptfestspeicher verwendet wird. Bei einem Konstanteniabrufbefehl, der vom Decodierer 28 decodiert wird, bewirkt die vorhergehende EXT-Übertragung mit dem Wert »0« zur Zeit S₀ den Abruf der bestimmten Konstante. Die Bits S₃ bis S₉ werden ebenfalls zur Adressierung der Drucker/Anzeige-Chips 22, 23 verwendet. Das bedeutet, daß nach dem Auftreten eines

richtigen Befehlsworts wie »Drucken« oder »Anzeigen« (die in F i g. 11 nicht dargestellt sind) auf der Leitung IRC der Anzeige/Drucker-Chip weiß, daß die anschließenden Daten in den Bits S₃ bis S? an der Leitung EXT eine decodieite Zeichen- oder Funktionsdarstellung repräsentieren, die gedruckt oder angezeigt werden soll. Zum Drucken oder Anzeigen eines Zeichens müssen sechs Bits gesendet werden, während zum Drucken einer Funktion sieben Bits gesendet werden müssen. Diese Codegruppen sind natürlich mit den im Festspeicher 632 gespeicherten Zeichen in Beziehung gebracht: es kann irgendein geeignetes Format gewählt werden.

In F i g. 5j» ist das Codierungsformat für das Festspeicher-Adressenwort dargestellt, wie es im Adressierungsregister 23 auf dem SCOM-Chip gespeichert ist. Da die 1024 Befehlswörter zu jeweils 13 Bits im Festspeicher 20 in einem Feld mit 64 χ 16 χ 13 Bits gespeichert sind, adressieren die Bits Ao bis Ae die 64 Zeilen im Festspeicher, während die Bits Αη bis A* die Adressen der acht Spalten pro Zeile zur Auswahl der richtigen adressierten Spalte

adressieren. Die Bits At₀ bis A_]2 stellen die Chip-Auswahl dar, und sie sind so codiert, daß der Puffer 27 steuert, ob das Befehlswort aus dem Festspeicher 20 zum Rechen- und Steuerwerk-Chip übertragen wird oder nicht

Nachdem nunmehr allgemein die Arbeitsweise jedes Chips beschrieben worden ist wird im Zusammenhang mit den F i g. 12a und 12b ein typisches Flußdiagramm zur Lösung des in der Tabelle I angegebenen Problems erläutert das das Datenverarbeitungsgerät im Verlauf von Operationen ausführt Es ist zu erkennen, daß der

μ Fachmann ohne weiteres in der Lage ist einen FcstspeicherCode so zu programmieren, daß das nachfolgende Flußdiagrainim verwirklicht wird.

Es wird nun auf die Fig. 12a und 12b Bezug genommen. Zunächst wird das Datenverarbeitungsgerät eingeschaltet worauf er ein Einschaitiöschprogramm durchführt bei dem der Festspeicher 40 im SCOM-Chip zwangsweise auf seinen Speicherplatz Null gesetzt wird. Normalerweise werden spezielle Tastenfeldeingaben,

die als K-Leitungs- und D-Zeitsignalinformationen codiert sind, in das Tastenfeldregister 54 geladen, und ein Befehl »PREG« setzt den Festwertspeicher auf dem SCOM-Chip zwangsweise auf den Speicherplatz, der vom Inhalt des Tastenfeldregisters bestimmt wird. Während der Einschaltlöschung wird der Festspeicher jedoch durch den Einsatzvon Hardware zwangsweise auf den Speicherplatz 0 gesetzt

Das obenerwähnte Tastenfeldregister liefen andere Funktionen als das Adressieren des Hauptfestspeichers

und des Konstantenfestspeichers auf dem SCOM-Chip. Das Tastenfeldregister macht von einem Befehlswort Gebrauch, das bewirkt daß sein Inhalt um den Wert 1 erhöht wird, so daß es als Zähler wirken kann. Wenn die Zahl im Tastenfeldregister eine Adresse einer Konstanten im Konstantenfestspeicher auf dem SCOM-Chip oder eines Zeichens in den Chips, 22,23, repräsentiert dann kann während aufeinanderfolgender Befehlszyklen eine Folge von Konstanten oder Zeichen geliefert werden, so daß ein Unterprogramm mehrere Iterationen durch-

führen kann, bei denen von gemäß einer arithemtischen Reihe fortlaufend kleiner werdenden Konstanten Gebrauch gemacht wird

Da der Inhalt des Tastenfeldregisters zirkuliert und das Register mit einer 1-Additionsschaltung versehen ist bedeutet dies, daß die in diesem Register enthaltene Information ebenfalls um den Wert 1 erhöht werden kann,

wodurch ein Verfahren zur Adressierung aufeinanderfolgender Zeichen im Festspeicher 632 zur Verfugung gestellt wird, in dem eine Folge entsprechender Befehle ausgeführt wird, während der Inhalt des Tastenfeldregisters jeweils um den Wert 1 erhöht wird.

Der zweite Schritt der Folge ist die Erzeugung der Frage »Anweisung erwünscht?«, die auf der Anzeige 3 aufleuchten soll. Oben ist auf mehrere Möglichkeiten Bezug genommen worden, die zur Erzielung dieser Anzeige angewendet werden können. Beispielsweise kann eine Folge von Befehlen im Festspeicher 40 gelesen werden, die bewirkt, daß die richtigen Bits in den Stufen Sj bis & des Tastenfeldregisters entsprechend der Codegruppe im Festspeicher 632 gesetzt wird, so daß die Angabe »P« (»A«) gedruckt wird. Dann wird eine Folge erzeugt, die bewirkt, daß im Tastenfeldrcgister eine die Angabe »R« (»N«) repräsentierende Codegruppe gesetzt wird usw.

Ein weiteres Verfahren, mit dem das Anzeigen oder Drucken der Frage bewirkt werden kann, besteht darin, daß vier Bits des Befehlsworts selbst als vier der sechs oder sieben Bits benutzt werden, die in das Tastenfeldregister zur Übertragung zum Anzeige-Chip gesetzt werden müssen. Nach Fig. 113 bedeutet dies,daß der Befehl y>NUM-* R 5« (Gebe Zahl (D) in RS ein) die Eingabe eines Segments des Befehlsworts in das R 5- Register bewirkt, worauf ein Befehl»/? 5 — KR« die Eingabe dieser Stellen in das Tastenfeldregister bewirkt.

Ein weiteres Verfahren zur Anzeige besteht darin, eine bestimmte Frage oder ein bestimmtes Wort im Konstantenfestspeicher 35 auf dem SCOM-Chip zu speichern und dann dem Konstantenfestspeicher 35 über eine EXT-Adresse zu adressieren, und die Adresse dann sequentiell in das /?5-Regisier und dann in das Tastenfeldregister zu laden.

Nach Auswahl einer der oben angegebenen Verfahren oder einer Kombination dieser Verfahren zur Verwirklichung der Darstellung der Frage auf der Anzeige wird dann das Flußdiagramm geradlinig in verständlicher Weise durchgeführt. Es ist zu erkennen, daß die rautenförmigen Fragen von dem Datenverarbeitungsgerät mit einem bedingten Sprungbefehl bewirkt werden, und daß die rechtwinkligen Kästchen mit Hilfe eines unbedingten Befehls aus dem Hauptfestspeicher bc-.virkt werden. Es ist zu erkennen, daß ein baumartiges Verzweigungsverfahren angewendet wird, bei dem das Datenverarbeitungsgerät alle möglichen Informationsbits aufsucht, die für das spezielle Problem benötigt werden, und die unbekannte Größe nach der Eingabe aller benötigten Informationen berechnet.

Es ist somit zu erkennen, daß ein Datenverarbeitungsgerät geschaffen worden ist, das als Antwort auf eine Funktionseingabe eine Folge sichtbarer Anzeigen für den Benutzer erzeugt, die ihm die nächste Eingabe angeben, die das System erwartet. Es wird eine Ausgabe über eine Anzeige oder über einen Drucker zur Wahl gestellt; die Anzeige kann so getastet werden, daß kontinuierlich bewegte Zeichen entstehen, damit die Kapazität der Anzeige erhöht wird.

Hierzu 16 Blatt Zeichnungen

35

Claims

Patentansprüche:

1. Autonomes Datenverarbeitungsgerät mit einer Eingabeeinrichtung zum Eingeben von Daten und Funktionsbefehlen, einem Festspeicher zum Speichern von Programmbefehlsfolgen für die Funktionsbefeh- Ie, einem Rechen- und Steuerwerk zur Durchführung vor Rechen- und Steueroperationen an Daten entspre chend Programmbefehlsfolgen und zur Erzeugung von Ergebnissen, und einer Ausgabevorrichtung, die einem Benutzer Ergebnisse mitteilt, gekennzeichnet durch die Kombination, daß die Eingabeeinrichtung (2) Vorrichtungen (6,7,8,9,10) zum Eingeben von Benutzerantworten enthält, daß der Festspeicher (40) in den Programmbefehlsfolgen Informationen enthält, die zur Eingabe von Daten oder von Benutzerant-

worten auffordern, daß die Ausgabevorrichtung (3,4) dem Benutzer die Eingabe-Aufforderungen mitteilt, und daß das Rechen- und Steuerwerk (15) die gespeicherten Eingabe-Aufforderungen zu der Ausgabevorrichtung (3,4) überträgt, und Schaltungen enthält, welche die Datenverarbeitungsoperationen entsprechend der Eingabe angeforderter Daten und Benutzerantworten fortsetzen.

2. Autonomes Datenverarbeitungsgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtungen zum Eingeben von Benutzerantworten eine »Ja«-Taste (6) und eine »Nein«-Taste (7) enthalten, die dem Rechen- und Steuerwerk (15) angeben, ob in der Weise fortgefahren werden seil oder nicht, wie durch eine von der Ausgabevorrichtung v/iedergegebene Eingabe-Aufforderung vorgeschlagen worden ist

3. Autonomes Datenverarbeitungsgerät nach Anspruch ' oder 2, dadurch gekennzeichnet, daß die Vorrichtungen zum Eingeben von Benutzerantworten eine »nicht anwendbar«-Taste (8) enthalten, die dem Rechen- und Steuerwerk (15) angibt, mit der Ausführung einer ausgewählten Programmfolge fortzufahren, ohne das Eingeben einer Antwort auf eine von der Ausgabevorrichtung wiedergegebene Eingabe-Aufforderung abzuwarten.

4. Autonomes Datenverarbeitungsgerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet daß die Vorrichtungen zum Eingeben von Benutzerantworten eine »Eingabe«-Taste (10) enthalten, die dem Rechen- und Steuerwerk (15) anzeigen, daß eine vollständige Gruppe numerischer Daten als Antwort auf eine von der Ausgabevorrichtung wiedergegebene Eingabe-Aufforderung eingegeben worden ist