DE2413142A1

DE2413142A1 - Elektrischer schaltstromkreis

Info

Publication number: DE2413142A1
Application number: DE2413142A
Authority: DE
Inventors: Hiroshi Kawamoto
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1973-10-12
Filing date: 1974-03-19
Publication date: 1975-04-17
Also published as: GB1479164A; US3955098A; JPS5066143A; JPS543594B2

Description

Priorität: 12. Oktober 1973, Japan, Nr. 113929

Elektrischer Schaltstromkreis

Die Erfindung bezieht sich auf einen elektrischen Schaltstromkreis und betrifft in erster Linie einen integrierten MIS-Inverterschaltkreis.

Inverterschaltungen des integrierten MIS-Typs verwenden gewöhnlich auch als Lastwiderstand einen MISFET; derartige Schaltungen v/erden je nach der Verbindungsweise des Gate-Anschlusses in zwei Typen klassifiziert, die in Fig. 1A und 1B dargestellt sind. In der Schaltung nach Fig. 1A wird der Last-MISFET TL im Sättigungsbereich betrieben, in dem der Drain-Strom nicht von der Drain-Spannung abhängt, während in der Schaltung nach Fig. 1B der Last-MISFET in einem nicht gesättigten Bereich betrieben wird, in dem der Drain-Strom von der Drain-Spannung abhängt.

Der Hub der Ausgangsspannung eines Inverters soll vorzugsweise groß sein, und in dieser Hinsicht ist von den beiden Schaltungen die nach Fig. 1B vorteilhafter. Ih der Schaltung nach Fig. 1A ist insbesondere VDD = VGG, und der Ausgangspegel der inverterschaltung wird zu VOL = VDD - VTHL, wenn der steuernde MISFET TD nicht-leitend, ist, während bei der Inverterschaltung nach Fig. 1B der Ausgangspegel zu VOL = VDD wird, indem die Gate-Spannung des Last-TYIISFETs TL größer gemacht wird als die

509816/1017

2413U2

Drain-Spannung (VGG > VDD + VTHL).

Die Inverterschaltung nach Fig. 1B hat jedoch den Nachteil, daß sie zwei Spannungsquellen benötigt, da die Gate-Spannung VGG des Last-MISFETs TL größer sein muß als seine Drain-Spannung.

Der Erfindung liegt die generelle Aufgabe zugrunde, Nachteile, wie sie bei Schaltungen dieser Art nach dem Stand der Technik auftreten, zu beseitigen oder mindestens abzumildern. In Anbetracht des oben geschilderten Standes der Technik kann die Aufgabe der Erfindung darin gesehen werden, einen Schaltstromkreis zu schaffen, der den Hub der Ausgangs spannung eines Inverters ohne die Verwendung zweier Spannungsquellen verbessert.

Der erfindungsgemäße Schaltungsstromkreis umfaßt dazu einen steuernden MIS-Feldeffekttransistor und einen Last-MIS-Feldeffekttransistor, dessen Gate-Elektrode an kein elektrisches Potential angeschlossen und so aufgeladen ist, daß sie eine Gate-Spannung erzeugt, die größer ist als die Versorgungsspannung des Last-MISFETs,

Die Erfindung wird in der nachstehenden Beschreibung bevorzugter Ausführungsbeispiele anhand der Zeichnung näher erläutert. In der Zeichnung zeigen

Fig. 1A und 1B, auf die oben Bezug genommen wurde, Inver-■ schaltungen nach dem Stand der Technik;

Fig. 2A ein schematisches Schaltbild zur Erläuterung des grundsätzlichen Aufbaus eines erfindungsgemäßen Schaltstromkreises;

Fig. 2B einen Vertikalschnitt durch ein Halbleitersubstrat, in dem die' grundsätzliche Schaltung ausgebildet ist;

509816/1017

Fig. 3 ein Schaltbild eines konkreten Ausführungsbeispiels für einen erfindungsgemäßen Schaltstromkreis.

Gemäß Fig. 2A und 2B ist die Gate-Elektrode 1 eines Last-MISFETs TL1 elektrisch "gefloatet", d.h. an kein elektrisches Potential angeschlossen; die Gate-Elektrode 1. ist mit einer vorbestimmten Ladungsmenge aufgeladen, die eine Gate-Spannung VGG erzeugt, die größer ist als eine Versorgungsspannung VDD gemäß der Ungleichung: VGG > VDD + VTHL. Wie in Fig. 2B gezeigt, ist die Gate-Elektrode 1 an der Oberfläche eines Si-Substrats mit einem SiOp-Isolationsfilm 1a bedeckt, so daß die Ladungen, mit denen die aus polykristallinem Silicium bestehende Gate-Elektrode 1 aufgeladen worden ist, semipermanent mit einer Halbwertszeit von etwa 100 Jahren festgehalten werden.

In dem konkreten Ausführungsbeispiel nach Fig. 3 sind zwei grundsätzliche Inverterschaltungen gemäß Fig. 2 in Kaskade geschaltet, wobei die Drain-Elektroden der jeweiligen Last-MISFETs TL1 und TL2 gemeinsam an eine Versorgungsspannung VDD angeschlossen sind, während die an kein Potential geklemmten Gate-Elektroden der Last-MISFETs TL1 und TL2 gemeinsam mit der Gate-Elektrode eines einprägenden MISFET TR verbunden sind.

Die Gate-Elektrode des einprägenden MISFETs TR ist ebenso wie die Gate-Elektroden der Last-MISFETs TL1 und TL2 potentialfrei angeordnet; daher lassen sich die Ladungen, die die Gate-Spannung VGG erzeugen, die größer ist als die Versorgungsspannung VDD, derart injizieren und in die Gate-Elektroden laden, daß an die Drain-Elektrode des Feldeffekts-Transistors TR eine Spannung V1 angelegt wird, die größer ist als die Versorgungsspannung VDD, um an dem Gate-Isolatlonsfilm des Transistors TR einen Lawinendurchbruch herbeizuführen. Somit kann durch Laden der Gate-Elektrode des MISFETs TR die Gate-

509816/1017

Spannung der potentialfreien Gate-Elektroden der mit dem Transistor TR verbundenen LaSt-MISBi)Ts TL1 und TL2 größer gemacht werden als die Spannung VDD.

Um die vorbestimmten Ladungen auf die potentialfreie Gate-Elektrode des Last-MISFETs zu laden, kann beispielsweise auch ein Verfahren angewandt werden, bei dem die Gate-Elektrode selektiv einer Ionenbestrahlung unterworfen wird. In diesem Fall ist jedoch eine Abdeckmaske für die selektive lonenbestrahlung erforderlich; in dieser Hinsicht ist das Ausführungsbeispiel nach Fig. 3_f das bei den Last-MISFETs und bei den steuernden MISFETs mit Elementen gleich MIS-Aufbaus arbeitet, leicht herzustellen und ergibt einen hohen Ausstoß bei Massenfertigung.

Außer der oben beschriebenen Inverterschaltung läßt sich die vorliegende Erfindung bei NAND-Gattern, NOR-Gattern und ähnlichen logischen Schaltungen in umfangreichem Maße anwenden.

Wie oben dargelegt, wird bei dem erfindungsgemäßen Schaltstromkreis mit mindestens einem steuernden MIS-Transistor und einem Last-MIS-Transistor die Gate-Elektrode des Last-Transistors potentialfrei gehalten und mit einer vorbestimmten Ladungsmenge aufgeladen, die eine Spannung erzeugt, die größer ist als die Drain-Versorgungsspannung des Lasttransistors, so daß sich eine Spannungsquelle zur Versorgung der Gate-Elektrode des Last-Transistors erübrigt und die Schwingung der Ausgangsspannung des Schaltstromkreises trotz der einzigen Spannungsquelle groß gemacht werden kann. Da es bei dem erfindungsgemäßen Schaltstromkreis im Vergleich zum Stand der Technik lediglich erforderlich ist, die Gate-Elektrode des Last-MIS-Transistors potentialfrei anzuordnen, läßt sich der erfindungsgemäße Stromkreis ferner mit einfachem Aufbau als integrierte Halbleiterschaltung ausführen.

50981S/1017

Claims

Patentansprüche «*»# ι ο ι ———·— _ ζ_ 14 Io I

1. Schaltstromkreis mit mindestens einem steuernden MIS-Transistor und einem Last-MIS-Transistor, dadurch gekennzeichnet _f daß die Gate-Elektrode (1) des Last-MIS-Transistors (TL) potentialfrei und mit einer vorbestimmten Ladungsmenge derart aufgeladen ist, daß sie eine Spannung aufweist, die größer ist als die Versorgungsspannung (VDD) des Last-MIS-Transistors.

2. Schaltstromkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Gate-Elektrode (1) des Last-MIS-Transistors (TL) an die Gate-Elektrode eines einprägenden MIS-Transistors (TR) angeschlossen ist und daß die vorbestimmte Ladungsmenge durch Lawinen-Injizierung über einen Gate-Isolationsfilm (1a) des einprägenden MIS-Transistors geladen wird.

B09Ö16/1017

Leerseite