DE2309192A1 - Regenerierschaltung nach art eines getasteten flipflops - Google Patents

Regenerierschaltung nach art eines getasteten flipflops

Info

Publication number
DE2309192A1
DE2309192A1 DE19732309192 DE2309192A DE2309192A1 DE 2309192 A1 DE2309192 A1 DE 2309192A1 DE 19732309192 DE19732309192 DE 19732309192 DE 2309192 A DE2309192 A DE 2309192A DE 2309192 A1 DE2309192 A1 DE 2309192A1
Authority
DE
Germany
Prior art keywords
regeneration circuit
transistor
input
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19732309192
Other languages
English (en)
Other versions
DE2309192B2 (de
DE2309192C3 (de
Inventor
Karl-Ulrich Dr Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2309192A priority Critical patent/DE2309192C3/de
Priority to AT49074A priority patent/AT339955B/de
Priority to GB445774A priority patent/GB1463382A/en
Priority to CH183474A priority patent/CH572262A5/xx
Priority to US442084A priority patent/US3892984A/en
Priority to FR7405549A priority patent/FR2219492B1/fr
Priority to IT48489/74A priority patent/IT1008878B/it
Priority to SE7402245A priority patent/SE395980B/xx
Priority to JP49020009A priority patent/JPS5916350B2/ja
Priority to LU69443A priority patent/LU69443A1/xx
Priority to NL7402393A priority patent/NL7402393A/xx
Priority to CA193,294A priority patent/CA1019834A/en
Priority to BE141293A priority patent/BE811463A/xx
Publication of DE2309192A1 publication Critical patent/DE2309192A1/de
Publication of DE2309192B2 publication Critical patent/DE2309192B2/de
Application granted granted Critical
Publication of DE2309192C3 publication Critical patent/DE2309192C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Description

SIEMENS AKTIENGESELLSCHAFT München 2,*den. ..! M973
Berlin und München Witteisbacherplatz
Regenerierschaltung nach Art eines getasteten Flipflops
Die Erfindung bezieht sich auf eine Regenerierschaltung nach Art eines getasteten Flipflops für Binärsignale, insbesondere für die Lesesignale von integrierten Ein-Transistorspeicherelementen, die ein Speicherfeld bilden, wobei die Ein-Transistorspeicherelemente eines Speicherfeldes über eine Digitleitung mit dem Flipflop verbunden sind.
Regenerier-Flipflopsfür Speicheranordnungen der vorgenannten Art sind bekannt. In der älteren Patentanmeldung P 21 48 896.0-53 ist ein solches Regenerier-Flipflop beschrieben. D3bei sind die Ein-Transistorspeicherelemente eines Speicherfeldes über eine gemeinsame Digitleitung mit dem Regenerier-Flipflop verbunden. Beim Auslesen der gespeicherten Information erfolgt ein Ladungsausgleich zwischen der Kapazität eines Ein-Transistorspeicherelementes einerseits und der Kapazität der Digitleitung sowie der Eingangskapazität des Flipflops andererseits, der zu einer, der ausgelesenen Information entsprechenden Potentialveränderung auf der Digitleitung führt.
Eine Aufgabe der Erfindung ist es, eine Regenerierschaltung für eine wie oben angegebene Speicheranordnung anzugeben, mit deren Hilfe die durch die Kapazität der Digitleitung und des Flipflops bedingten Verluste vermieden werden.
Diese Aufgabe wird durch eine wie eingangs angegebene Regenerierschaltung gelöst, die erfindungs gemäß dadurch gekennzeichnet ist, daß die Regenerierschaltung mindestens zv/ei invertierende, rückgekoppelte Verstärkerstufen, mindestens einen Barrieretransistor am Signaleingang zwischen der Digitleitung und der betreffenden Verstärkerstufe, Vorkehrungen zur Aufhebung der Rückkopplungs-
409836/0544
VPA 9/712/2080 vP/LoG
funktion und Einrichtungen zum Einstellen eines Yorpotentials an den Eingängen der Regenerierschaltung besitzt.
Mit Hilfe des Barrieretransistors wird dabei erfindungsgemäß die Digitleitung vor Beginn des Auslesezyklus auf ein bestimmtes Potential vorgeladen, wobei der Barrieretransistor eine Potentialbarriere darstellt, und wobei beim Auslesen je nach Art des aus einem Speicherelement eines Speicherfeldes auf die Digitleitung gelangenden Ladungsimpulses das Potential an einer der invertierenden, rückgekoppelten Verstärkerstufe erhalten bleibt oder erniedrigt wird.
Weitere Erläuterungen der Erfindung gehen aus der Beschreibung und den Figuren bevorzugter Ausfuhrungsbeispiele der Erfindung und ihrer Weiterbildungen hervor.
Figur 1 zeigt in schematischer Darstellung eine erfindungsgemäße Regenerierschaltung, die mit den Digitleitungen zweier Speicherfelder verbunden ist.
Figur 2 zeigt die zeitliche Folge der an den verschiedenen Eingängen der Regenerierschaltung anliegenden Impulse vor, während und nach dem Auslesen.
Figur 3 zeigt in schematischer Darstellung eine weitere Ausgestaltung einer erfindungsgemäßen Regenerierschaltung.
In der Figur 1 ist die Regenerierschaltung mit 14 bezeichnet. An jeweils einem der Punkte 71 bzw. 81 ist jeweils eine Digitleitung 77 bzw. 88 angeschlossen. Diese Digitleitungen führen zu den Speicherfeldern 22 bzw. 33, die aus einer Anzahl von Ein-Transistorspeicherelementen bestehen. In der Figur ist im Speicherfeld 22 ein einzelnes Ein-Transistorspeicherelement 2 eingezeichnet, welches aus dem Transistor 20 und dem Kondensator 23 besteht. Das Gate des Transistors 20 ist über die Wortleitung 21 mit einem in der Zeichnung nicht dargestellten Dekodierer verbunden. Ein dargestelltes Speicherelement des Speicherfeldes
VPA 9/712/2080 409836/0544
besteht aus dem Transistor 32 und dem Kondensator 30. Das Gate des Transistors 32 ist über die Wortleitung 31 mit einem nicht dargestellten Dekodierer verbunden. In den Speicherelementen wird das eingeschriebene Signal in Form von Ladung auf den Kondensatoren der Speicherelemente gespeichert.
In der älteren Patent(anmeldung) P 21 48 896.0-53 ist im Einzelnen beschrieben, wie die einzelnen Speicherelemente der Speicherfelder mit Hilfe von Dekodierern angesteuert werden.
Beim Auslesen wird der Transistor, beispielsweise der Transistor 20 des Speicherelementes 2 des Speicherfeldes 22 angesteuert und leitend geschaltet. Die in der Kapazität 23 gespeicherte Ladung verteilt sich bei den Schaltungsanordnungen des Standes der Technik auf die Kapazität des Transistors des Speicherelementes, auf die Schaltungskapazität der Digitleitung und auf die Kapazität des Regenerier-Flipflops.
Die erfindungsgemäße Regenerierschaltung 14 nach Figur 1 besteht vorzugsweise aus zwei invertierenden, rückgekoppelten Verstärkerstufen, die jeweils aus einem Transistor 4 bzw. 5 und einem dazugehörigen Lastelement 44 bzw. 55 aufgebaut sind, aus den Barrieretransistoren 1 bzw. 11 am Signaleingang 71 bzw. 81, aus den Einrichtungen 91 bzw. 92 zum Einstellen eines Vorpotentials an den Eingängen der Regenerierschaltung und außerdem 8US der Vorkehrung 9 zur Aufhebung der Rückkopplungsfunktion. Vorzugsweise bestehen die Einrichtungen aus Feldeffekttransistoren.
Die Wirkungsweise der erfindungsgemäßen Regenerierschaltung nach Figur 1 soll nun auch im Zusammenhang mit der Figur 2 beschrieben werden. Vor Beginn des Auslesevorgangs befindet sich das zwischen den Punkten 7 und 8 der Regenerierschaltung befindliche Flipflop in dem Zustand "ein", d.h. bei der Verwendung von n-Kanal-Feldeffekttransistoren befinden sich beispielsweise an dem Eingang 10 +10V, an dem Eingang 9 OV und an dem Eingang 12 +10V. Vor Beginn des Auslesezyklus sind die Transistoren 91 und 92 gesperrt, d.h. an den Eingängen 911 bzw.
VPA 9/712/2080 A09836/05U
921 liegen OV an. Zum Zeitpunkt ti wird nun mit Hilfe der Vorkehrung zur Aufhebung der RUckkopplungsfunktion die Rückkopplung aufgehoben. Vorzugsweise besteht diese Vorkehrung aus dem Eingang 9, an dem zum Zeitpunkt ti vorzugsweise +10V angelegt werden. Damit befindet sich der Anschluß 9 und der Anschluß 10 auf gleichen Potential. An dem Anschluß 12 liegen ebenfalls +10V. In der Folgezeit laden sich nun die Knoten 7 und 8 des Flipflops auf das gleiche, relativ hohe Potential von +10V-Um, wobei Um die Schwellspannung des Transistors ist, auf. Zum Zeitpunkt t3 wird das Flipflop in den Zustand "aus" geschaltet. Zu diesem Zweck wird an den Anschluß 10 vorzugsweise OV angelegt.
In dem Zeitintervall zwischen ti und t3 wird mit Hilfe der Einrichtungen 91» 92 zur Einstellung eines Vorpotentials die Digitleitung vorzugsweise zunächst auf das Potential OV gebracht. Zu diesem Zeitpunkt wird, wie aus der Figur 2 ersichtlich ist, beispielsweise in dem Zeitintervall von ti und t2 an die Gateanschlüsse 911 bzw. 921 der Transistoren 91 bzw. 92 ein positives Potential von vorzugsweise +10V, angelegt. Dadurch wird erreicht, daß die Transistoren 91 bzw. 92 in dem Zeitintervall zwischen ti und t2 leitend geschaltet sind, weshalb an die Digitleitung 77 bzw. 88 das Potential von OV angelegt wird. Wenn die Transistoren 91 bzw. 92 zum Zeitpunkt t2 wieder gesperrt werden, so lädt sich die Digitleitung auf ein bestimmtes, vorgegebenes Potential auf. Da die Transitoren 1 bzw. 11 seit dem Zeitpunkt ti durch Anlegen eines vorgegebenen Potentials an den Gateanschluß 13 bzw. 131 leitend geschaltet wurden beträgt das sich auf der Digitleitung 77 bzw. 88 einstellende Potential U13-UT, bzw. U131-UT, wobei ü*T die Einsatz spannung des Transistors 1 bzw. 11 bedeutet und wobei U13 bzw. U131 das an dem Eingang 13 bzw. 131 befindliche Potential bedeutet.
Zum Zeitpunkt t4 möge nun die Ladung eines Speicherelementes des Speicherfeldes 22 bzw. 33 auf die Digitleitung 77 bzw. 88 fließen. Je nach dem Vorzeichen dieser Ladung, d.h. je nach dem ob die Information "0" oder "1" auf die Digitleitung 77 bzw. 88 gelangt, wird das auf dieser Digitleitung bestehende vorgegebene Potential
VPA 9/712/2080 409836/05AA
erhöht oder erniedrigt. Für den Fall, daß das Potential erhöht wird, d.h. daß das Potential in dem angenommenen Beispiel positiver wird, bleibt dieses Potential auf der Digitleitung bzw. 88 erhalten, da der Barrieretransistor 1 bzw. 11 gesperrt bleibt. Für den Fall, daß negative Ladung auf die Digitleitung 77 bzw. 88 gelangt, wird das vorgegebene, an der Digitleitung anliegende Potential kurzzeitig erniedrigt, da der Barrieretransistor 1 bzw. 11 vorübergehend leitend wird. Erfindungsgemäß fließt nun von dem Knoten 7 bzw. 8 solange Ladung über den Transistor 1 bzw. 11, bis an der Digitleitung 77 bzw. 88 das ursprünglich vorgegebene Potential wieder erreicht ist. Dies bewirkt, daß an den Knoten 7 bzw. 8 das dort herrschende Potential von vorzugsweise 10V erniedrigt wird.
Je nach dem Vorzeichen der auf die Digitleitung 77 bzw. 88 fließende! Ladung stellt sich also erfindungsgemäß wie oben beschrieben an dem Knoten 7 bzw. 8 ein bestimmtes Potential ein. Wird das Potential auf der Digitleitung erhöht, so bleibt das an dem Knoten 7 bzw. 8 herrschende Potential erhalten. Wird dagegen das Potential erniedrigt, so wird ebenfalls das Potential en den Punkt 7 bzw. 8 erniedrigt.
Als nächstes wird nun zum Zeitpunkt t5 das Flipflop wieder in den Zustand "ein" geschaltet. Zu diesem Zweck werden an die Eingänge 9 und 10 wieder die dort vor dem Zeitpunkt ti herrschender Potentiale angelegt. Das Flipflop der Regenerierschaltung liegt .... nun, je nach der über die Digitleitung 77 bzw. 88 eingegangenen Information in einem seiner stabilen Arbeitspunkte.
Zum Zeitpunkt t6 wird der Transistor 1 bzw. 11 wieder gesperrt.
Bei einer Weiterbildung der erfindungsgemäßen Regenerierschaltung besteht, wie in der Figur 3 dargestellt, die Vorkehrung zur Aufhebung der Rückkopplungsfunktion vorzugsweise aus einem Feldeffekttransistor 6. Zur Aufhebung der Rückkopplung wird, die Verwendung von n-Kanal-Feldeffekttransistoren voraus-
VPA 9/712/2080 409836/05Ai
gesetzt, en den Eingang 10 vorzugsweise das Potential von OV angelegt. An dem Eingang 12 liegt kontinuierlich +10V an und an dem Eingang 13 zunächst ebenfalls +10V. Daraus ergibt sich, daß der Transistor 6 leitend ist, was zur Folge hat, daß an den Punkten 7 und 8 des Flipflops ein Potential in der Größenordnung der Einsatzspannung Uj der Feldeffekttransistoren 44 bzw. 55 anliegt. Diese Transistoren stellen bei diesem Ausführungsbeispiel die Einrichtung zum Einstellen eines Vorpotentials an den Punkten 7 und 8 bzw. 71 und 88 dar. Dies hat zur Folge, daß an den Punkten 71 und 88 ebenfalls das Potential U-, anliegt, da die Transistoren 1 bzw. 11 leitend sind. Somit ist also die Digitleitung 77 bzw. 88 auf ein relativ niedriges Potential vorgeladen.
Sämtliche anderen Vorgänge laufen entsprechend der im Zusammenhang mit den Figuren 1 und 2 gegebenen Beschreibung ab.
Die Regenerierschaltung nach Figur 3 kann auch so betrieben werden, daß zum Einstellen eines Vorpotentials an den Punkten 7 und 8, bzw. 71 und 81 der Eingänge 10 auf vorzugsweise +10V gelegt wird, und daß kurzzeitig der Eingang 12 auf OV und gleichzeitig, ebenfalls kurzzeitig der Eingang 9 auf vorzugsweise +10V gelegt wird. An den Punkten 7 und 8 bzw. 71 und 81 liegt dann kurzzeitig OV ant
6 Patentansprüche
3 Figuren
VPA 9/712/2080 /»09836/0544

Claims (6)

Patentansprüche
1. Regenerierschaltung nach Art eines getasteten Flipflops für Binärsignale, insbesondere für die Lesesignale von integrierten Ein-Transistorspeicherelementen, die ein Speicherfeld bilden, wobei die Ein-Transistorspeicherelemente eines Speicherfeldes über eine Digitleitung mit dem Flipflop verbunden sind, dadurch gekennzeichnet , daß die Regenerierschaltung mindestens zwei invertierende, rückgekoppelte Verstärkerstufen (4 und 44, 5 und 55), mindestens einen Barrieretransistor (1, 11) am Signaleingang (71, 81) zwischen der Digitleitung (77, 88) und der betreffenden Verstärkerstufe und Vorkehrungen (6, 9) zur Aufhebung der Rückkopplungsfunktion und Einrichtungen (44, 55, 91, 92) zum Einstellen eines Vorpotentials an den Eingängen (7, 71, 8, 81) der Regenerierschaltung besitzt.
2. Regenerierschaltung nach Anspruch 1, dadurch gekennzeichnet , daß als Einrichtung zum Einstellen eines hohen Vorpotentials an den Punkten 7 und 8 der Regenerierschaltung die Lasttransistoren (44, 55) der Verstärkerstufen vorgesehen sind, wobei die Lasttransistoren über den Eingang (10) der Regenerierschaltung ansteuerbar sind.
3· Regenerierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß als Einrichtung zum Einstellen eines niedrigen Vorpotentials an den Punkten (71) und (81) der Regenerierschaltung die Transistoren (91, 92) vorgesehen sind, die zu diesem Zweck über die Eingänge (911 bzw. 921) aktivierbar sind.
4. Regenerierschaltung nach Anspruch 1, dadurch gekennzeichnet , daß als Vorkehrung zur Aufhebung der Rückkoppelung und als Einrichtung zur Einstellung eines Vorpotentials ein Feldeffekttransistor (6) vorgesehen ist, der mit seinem Source- bzw. Drain-Anschluß mit dem Punkt (7 bzw. 8) verbunden
409836/0544
VPA 9/712/2080
ist und über den Eingang (12) ansteuerbar ißt (Fig.3).
5. Regenerierschaltung nach einem der Ansprüche 1 bis 3> dadurch gekennzeichnet , daß als. Vorkehrung zur Aufhebung der RUckkopplungsfunktion ein Eingang 9 vorgesehen ist.
6. Verfahren zum Betrieb einer Regenerierschaltung nach Anspruch 5, dadurch gekennzeichnet , daß zur Aufgebung der Rückkopplung die Spannung an dem Eingang (9) der Regenerierschaltung angehoben wird.
A09836/05U VPA 9/712/2080
Leerseite
DE2309192A 1973-02-23 1973-02-23 Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung Expired DE2309192C3 (de)

Priority Applications (13)

Application Number Priority Date Filing Date Title
DE2309192A DE2309192C3 (de) 1973-02-23 1973-02-23 Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung
AT49074A AT339955B (de) 1973-02-23 1974-01-21 Regenerierschaltung nach art eines getasteten flipflops
GB445774A GB1463382A (en) 1973-02-23 1974-01-31 Semiconductor data stores including binery signal regenerating circuits
CH183474A CH572262A5 (de) 1973-02-23 1974-02-11
US442084A US3892984A (en) 1973-02-23 1974-02-13 Regenerating circuit in the form of a keyed flip-flop
FR7405549A FR2219492B1 (de) 1973-02-23 1974-02-19
IT48489/74A IT1008878B (it) 1973-02-23 1974-02-20 Circuito rigeneratore di segnali binari realizzato nella forma di un flip flop manipolato
SE7402245A SE395980B (sv) 1973-02-23 1974-02-20 Regenereringskrets
JP49020009A JPS5916350B2 (ja) 1973-02-23 1974-02-21 ２進信号用再生回路
LU69443A LU69443A1 (de) 1973-02-23 1974-02-21
NL7402393A NL7402393A (de) 1973-02-23 1974-02-21
CA193,294A CA1019834A (en) 1973-02-23 1974-02-22 Regenerating circuit in the form of a keyed flip-flop
BE141293A BE811463A (fr) 1973-02-23 1974-02-22 Circuit de regeneration du type d'une bascule commandee

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2309192A DE2309192C3 (de) 1973-02-23 1973-02-23 Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung

Publications (3)

Publication Number Publication Date
DE2309192A1 true DE2309192A1 (de) 1974-09-05
DE2309192B2 DE2309192B2 (de) 1975-01-09
DE2309192C3 DE2309192C3 (de) 1975-08-14

Family

ID=5872937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2309192A Expired DE2309192C3 (de) 1973-02-23 1973-02-23 Regenerierschaltung nach Art eines getasteten Flipflops und Verfahren zum Betrieb einer solchen Regenerierschaltung

Country Status (13)

Country Link
US (1) US3892984A (de)
JP (1) JPS5916350B2 (de)
AT (1) AT339955B (de)
BE (1) BE811463A (de)
CA (1) CA1019834A (de)
CH (1) CH572262A5 (de)
DE (1) DE2309192C3 (de)
FR (1) FR2219492B1 (de)
GB (1) GB1463382A (de)
IT (1) IT1008878B (de)
LU (1) LU69443A1 (de)
NL (1) NL7402393A (de)
SE (1) SE395980B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2634089A1 (de) * 1975-08-11 1977-02-24 Nippon Telegraph & Telephone Schaltungsanordnung zum erfassen schwacher signale
DE2932019A1 (de) * 1978-08-07 1980-02-14 Rca Corp Speicheranordnung
DE2842547A1 (de) * 1978-09-29 1980-04-10 Siemens Ag Schaltungsanordnung zum lesen und regenerieren von in ein-transistor-speicherelementen gespeicherten informationen

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3879621A (en) * 1973-04-18 1975-04-22 Ibm Sense amplifier
US3806898A (en) * 1973-06-29 1974-04-23 Ibm Regeneration of dynamic monolithic memories
US3979603A (en) * 1974-08-22 1976-09-07 Texas Instruments Incorporated Regenerative charge detector for charged coupled devices
US4060737A (en) * 1974-08-22 1977-11-29 Texas Instruments Incorporated Charge coupled device shift registers having an improved regenerative charge detector
DE2443529B2 (de) * 1974-09-11 1977-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren und anordnung zum einschreiben von binaersignalen in ausgewaehlte speicherelemente eines mos-speichers
US4004284A (en) * 1975-03-05 1977-01-18 Teletype Corporation Binary voltage-differential sensing circuits, and sense/refresh amplifier circuits for random-access memories
US3976895A (en) * 1975-03-18 1976-08-24 Bell Telephone Laboratories, Incorporated Low power detector circuit
US4007381A (en) * 1975-04-18 1977-02-08 Bell Telephone Laboratories, Incorporated Balanced regenerative charge detection circuit for semiconductor charge transfer devices
JPS51122343A (en) * 1975-04-21 1976-10-26 Intel Corp High density mos memory array
US3983413A (en) * 1975-05-02 1976-09-28 Fairchild Camera And Instrument Corporation Balanced differential capacitively decoupled charge sensor
US3982140A (en) * 1975-05-09 1976-09-21 Ncr Corporation High speed bistable multivibrator circuit
US3992637A (en) * 1975-05-21 1976-11-16 Ibm Corporation Unclocked sense ampllifier
US4000413A (en) * 1975-05-27 1976-12-28 Intel Corporation Mos-ram
US3993917A (en) * 1975-05-29 1976-11-23 International Business Machines Corporation Parameter independent FET sense amplifier
US4025908A (en) * 1975-06-24 1977-05-24 International Business Machines Corporation Dynamic array with clamped bootstrap static input/output circuitry
US4021682A (en) * 1975-06-30 1977-05-03 Honeywell Information Systems, Inc. Charge detectors for CCD registers
IT1044685B (it) * 1975-10-17 1980-04-21 Snam Progetti Processo di dissalazione ad espansioni multiple di tipo flessibile
US4061999A (en) * 1975-12-29 1977-12-06 Mostek Corporation Dynamic random access memory system
US4096402A (en) * 1975-12-29 1978-06-20 Mostek Corporation MOSFET buffer for TTL logic input and method of operation
JPS52108743A (en) * 1976-03-10 1977-09-12 Toshiba Corp Dynamic memory device
US4151610A (en) * 1976-03-16 1979-04-24 Tokyo Shibaura Electric Co., Ltd. High density semiconductor memory device formed in a well and having more than one capacitor
US4038567A (en) * 1976-03-22 1977-07-26 International Business Machines Corporation Memory input signal buffer circuit
DE2630797C2 (de) * 1976-07-08 1978-08-10 Siemens Ag, 1000 Berlin Und 8000 Muenchen Funktionsgenerator zur Erzeugung einer Spannung an einem Knoten, an den den Bitleitungen eines MOS-Speichers zugeordnete Flip-Flops aus MOS-Transistoren angeschlossen sind
JPS5364434A (en) * 1976-11-19 1978-06-08 Mitsubishi Electric Corp Sense circuit of mos semiconductor memory
JPS5373039A (en) * 1976-12-13 1978-06-29 Nippon Telegr & Teleph Corp <Ntt> Sense amplifier
DE2919166C2 (de) * 1978-05-12 1986-01-02 Nippon Electric Co., Ltd., Tokio/Tokyo Speichervorrichtung
JPS61244701A (ja) * 1985-04-09 1986-10-31 財団法人　雑賀技術研究所 粉粒物の計量包装装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588846A (en) * 1968-12-05 1971-06-28 Ibm Storage cell with variable power level
US3514765A (en) * 1969-05-23 1970-05-26 Shell Oil Co Sense amplifier comprising cross coupled mosfet's operating in a race mode for single device per bit mosfet memories
US3609710A (en) * 1969-05-29 1971-09-28 Bell Telephone Labor Inc Associative memory cell with interrogation on normal digit circuits
US3678473A (en) * 1970-06-04 1972-07-18 Shell Oil Co Read-write circuit for capacitive memory arrays
US3685027A (en) * 1970-08-19 1972-08-15 Cogar Corp Dynamic mos memory array chip
BE789500A (fr) * 1971-09-30 1973-03-29 Siemens Ag Memoire a semiconducteurs avec elements de memorisation a un seul transistor
DE2165729C3 (de) * 1971-12-30 1975-02-13 Ibm Deutschland Gmbh, 7000 Stuttgart Monolithische, als Lese/Schreiboder als Festwertspeicher betreibbare Speicheranordnung
US3771148A (en) * 1972-03-31 1973-11-06 Ncr Nonvolatile capacitive memory cell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2634089A1 (de) * 1975-08-11 1977-02-24 Nippon Telegraph & Telephone Schaltungsanordnung zum erfassen schwacher signale
DE2932019A1 (de) * 1978-08-07 1980-02-14 Rca Corp Speicheranordnung
DE2842547A1 (de) * 1978-09-29 1980-04-10 Siemens Ag Schaltungsanordnung zum lesen und regenerieren von in ein-transistor-speicherelementen gespeicherten informationen

Also Published As

Publication number Publication date
NL7402393A (de) 1974-08-27
AT339955B (de) 1977-11-25
FR2219492A1 (de) 1974-09-20
FR2219492B1 (de) 1980-05-30
SE395980B (sv) 1977-08-29
JPS49115623A (de) 1974-11-05
DE2309192B2 (de) 1975-01-09
GB1463382A (en) 1977-02-02
ATA49074A (de) 1977-03-15
CA1019834A (en) 1977-10-25
DE2309192C3 (de) 1975-08-14
CH572262A5 (de) 1976-01-30
LU69443A1 (de) 1974-05-29
US3892984A (en) 1975-07-01
IT1008878B (it) 1976-11-30
BE811463A (fr) 1974-06-17
US3892984B1 (de) 1983-07-05
JPS5916350B2 (ja) 1984-04-14

Similar Documents

Publication Publication Date Title
DE2309192A1 (de) Regenerierschaltung nach art eines getasteten flipflops
DE2324965C3 (de) Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers
DE2409058A1 (de) Regenerierschaltung fuer binaersignale nach art eines getasteten flipflops und verfahren zu deren betrieb
DE3206507C2 (de)
DE1959870C3 (de) Kapazitive Speicherschaltung
DE2442132C3 (de) Dynamisches Schieberegister und Verfahren zu seinem Betrieb
DE2317497B1 (de) Verfahren zum Betrieb eines Fünf-Transistoren-Speicherelementes
DE2433077A1 (de) Dynamische speichereinrichtung
DE2339289C2 (de) Bistabile Kippstufe mit MNOS-Transistoren
DE2022256A1 (de) Permanentspeicher
DE2441214C3 (de) Bewerterschaltung
DE60129527T2 (de) Abtasterfassungverfahren analoger Signale und dazugehöriges Erfassungssystem
DE2620188A1 (de) Bistabile multivibratorschaltung
DE2406352C3 (de) Statisches MOS-Speicherelement und Verfahren zu dessen Betrieb
DE2302652A1 (de) Zweiphasiges schieberegister
DE2541721A1 (de) Digitaler differenzverstaerker fuer ccd-anordnungen
DE2360897C3 (de)
DE2418936C3 (de) Regenerier- und Bewerterschaltung mit einem Flipflop und Verfahren zu ihrem Betrieb
DE2460671C3 (de) Integrierte Schaltung in MOS-Technik für einen Richtimpulsgeber
DE2262171C3 (de) Regenerierschaltung für Binärsignale nach Art eines getasteten Flipflops und Verfahren zu ihrem Betrieb
DE2441214A1 (de) Regenerierschaltung fuer binaere signale
DE3224025C2 (de) Umsetzer zur Umwandlung von Digital- in Analogsignale mittels Ladungsverschiebeanordnungen (CCD)
DE2418969A1 (de) Regenerier- und bewerterschaltung
DE2739276B2 (de) Integrierter dynamischer Halbleiterspeicher
DE2539899C2 (de) Kompensationsspeicherelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977