DE2142146B2 - Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente - Google Patents
Verfahren zum gleichzeitigen Herstellen mehrerer HalbleiterbauelementeInfo
- Publication number
- DE2142146B2 DE2142146B2 DE2142146A DE2142146A DE2142146B2 DE 2142146 B2 DE2142146 B2 DE 2142146B2 DE 2142146 A DE2142146 A DE 2142146A DE 2142146 A DE2142146 A DE 2142146A DE 2142146 B2 DE2142146 B2 DE 2142146B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- contact
- semiconductor
- metal layer
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 18
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 35
- 239000002184 metal Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001465 metallisation Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 8
- 229910052737 gold Inorganic materials 0.000 description 8
- 239000010931 gold Substances 0.000 description 8
- 229910052763 palladium Inorganic materials 0.000 description 8
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- -1 B. gallium arsenide Chemical compound 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- FRWYFWZENXDZMU-UHFFFAOYSA-N 2-iodoquinoline Chemical compound C1=CC=CC2=NC(I)=CC=C21 FRWYFWZENXDZMU-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- LTPBRCUWZOMYOC-UHFFFAOYSA-N beryllium oxide Inorganic materials O=[Be] LTPBRCUWZOMYOC-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 150000002843 nonmetals Chemical class 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000003716 rejuvenation Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000000391 smoking effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30612—Etching of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/492—Bases or plates or solder therefor
- H01L23/4924—Bases or plates or solder therefor characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Description
Die Erfindung betrifft ein Verfahren entsprechend dem Oberbegriff des Patentanspruchs 1.
Halbleiterbauelemente dieser Ari sind Gegenstanci
des älteren deutschen Patents 2110176.
Bei der Herstellung dieser Bauelemente ergibt sich das Problem, daß in einem gewissen Stadium des Verfahrens
die frei hinausragende, nicht mehr vom HaIbleiterkörper
gestützte erste Metallschicht die Anordnung zerbrechlich und verletzbar macht, bis z. B. eine
isolierende Füllmasse als zusätzlicher Stützkörper zwischen den beiden Metallschichten angebracht ist.
Aus Proceedings IEEE, November 1969, ίο S. 2088-2089 ist eine Schottky-Lawinendiode bekannt,
die eine Halbleiterschiebe mit einem hochdotierten Substrat und eine darauf aufgewachsene epitaktische
Schicht aufweist, wobei auf die epitaktische Schicht eine Metallscheibe, die mit der epitaktischen
ι ί Schicht einen gleichrichtenden Kontakt bildet, und auf
dieser Metallschicht eine weitere Metallschicht angebracht sind, wobei die Halbleiterscheibe mit der weiteren
Metallschicht auf einem Träger aus Kupfer angebracht ist und sich vom gleichrichtenden Kontakt
her verjüngt. Dabei ist das Substrat mit einer aus zwei aufeinanderliegenden Schichten bestehenden, ohmschen
Kontaktmetallisierung versehen. Bei diesem bekannten Bauelement erstreckt sich aber die den
gleichrichtenden Kontakt bildende Metallschicht nur 2j bis zum Rand der Halbleiterscheibe.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren
der eingangs genannten Art so auszugestalten, daß in allen Verfahrensstufen eine genügende mechanische
Festigkeit auftritt und das Verfahren auch für ίο die Massenfertigung geeignet ist.
Die genannte Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs
1 genannten Verfahrensschritte gelöst.
Da bereits vor dem Ätzverfahren auf die erste r> Elektrodenschicht eine Trägerschicht angebracht
wird, behält die Anordnung während des ganzen Herstellungsverfahrens eine genügende mechanische Festigkeit.
Die Trägerschicht wird vorzugsweise als Kühlkörper ausgebildet.
4i) Weitere, vorteilhafte Ausgestaltungen der Erfindung
ergeben sich aus den Unteransprüchen.
Die Erfindung wird nachstehend für ein Ausführungsbeispiel anhand der Zeichnung näher erläutert.
Es zeigt
4i Fig. 1 schematisch einen Querschnitt durch eine
Halbleiteranordnung mit einem nach dem erfindungsgemäßen Verfahren hergestellten Halbleiterbauelement,
Fig. 2 eine Draufsicht auf das Halbleiterbauele-■) <>
ment nach Fig. 1,
Fig. 3 bis 9 die Halbleiterbauelemente in aufeinanderfolgenden
Herstellungsstufen.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet; dies trifft insbesondere für die Abmessun-
Yi gen in der Dickenrichtung zu.
Im vorliegenden Falle ist das Bauelement eine Lawinendiode zum Erzeugen oder Verstärken elektromagnetischer
Schwingungen mit einer Frequenz von etwa 1010Hz (10 GHz). Die Diode enthält einen
w) Halbleiterkörper 1 aus Silicium, der aus einem niederohmigen N-leitenden Substratgebiet 2 mit einem
spezifischen Widerstand von etwa 0,008 Ω ■ cm besteht,
auf dem eine epitaktische N-leitende Schicht 3 mit einer Dicke von 7 μΐη und einem spezifischen Wi-
>>·> derstand von 0,8 Ω · cm aufgewachsen ist. Auf dieser
epitaktischen Schicht werden eine erste Metallschicht 5 aus Palladium mit einer Dicke von 0,1 μΐη
und auf dieser eine Goidschicht ό mit einer Dicke von
0,5 ,um aufgebracht. Die Palladiumschicht 5 bildet einen
,gleichrichtenden Metall-Halbleiterkontakt (Schottky-Kontakt) mit der epitaktischen Schicht 3
des Siliciumkörpers 1, während die Goldschicht 6 über ihre ganze Oberfläche mit der Oberfläche 7 einer
Trägerschicht 4 aus Kupfer mit einer Dicke von 100 um in Kontakt ist. Der Metall-Halbleiterkontakt
wird von dem kreisförmigen Rand 8 begrenzt (siehe auch Fig. 2).
Die Metallschicht 5 besteht aus einem ersten Teil A (siehe Fig. 1), der sich innerhalb des Randes 8 befindet
und über seine ganze Oberfläche den Metall-Halbleiterkontakt bildet, und einem zweiten Teil B,
der über den Halbleiterkörper 1 hinausragt. Der Teil B wird von dem Rand 8 des Schottky-Kontakts
und von dem Rand 9 der Trägerschicht 4 begrenzt, wobsi der Schottky-Kontakt über die ganze Länge
seines Randes 8 an diesen zweiten Teil B grenzt. Dies ist aus Fig. 2 deutlich ersichtlich, die eine schematische
Draufsicht auf die Trägerschicht 4 und den Sili cium körper 1 mit den zwischenliegenden Metallschichten
5,6 ist. Auf dem Substratgebiet 2 ist (siehe Fig. 1) eine Metallisierung 10, 11 aus einer 0,1 μηι
dicken Palladiumschicht 10 und einer 0,5 μπι dicken Goldschicht 11 gebildet. Diese Metallschichten bilden
auf dem hochdotierten Substratgebiet einen praktisch
ohmschen Kontakt.
Der Durchmesser des kreisförmigen Randes 8 beträgt 120 μΐη; die Dicke des plattenförmigen Halbleiterkörpers
ist 50 um, während der Mindestabstand a zwischen dem Rand 8 und dem Rand 9 (siehe Fig. 2)
190 μηι beträgt, so daß sich die erste Metallschicht S
an allen Stellen außerhalb des Metall-Halbleiterkontakts über einen Abstand erstreckt, der mehr als dreimal
größer als die Dicke des Halbleiterkörpers ist. Der Durchmesser ödes ohmschen Kontaktes (Fig. 2)
beträgt 80 μΐη.
Wie aus Fig. 1 ersichtlich ist, ist der Rand des Siliciumkörpers abgeschrägt, wodurch sein Querschnitt,
von dem gleichrichtenden Metall-Halbleiterkontakt an gerechnet, abnimmt. Dadurch wird am Rande des
erwähnten Kontakts eine möglichst günstige Feldverteilung im Silicium erreicht, wenn an die erste Metallschicht
5 ein negatives Potential in bezug auf den ohmschen Kontakt 10, 11 angelegt wird. Dadurch
wird eine verhältnismäßig hohe Durchschlagspannung (etwa 70 V) der Diode erhalten.
Die Diode ist weiter auf übliche Weise fertigmontiert, wobei die Trägerschicht 4 über eine sehr dünne
und somit gut leitende Lötschicht 12 (Dicke etwa 5 μηι) auf dem Boden 13 einer Umhüllung befestigt
ist, welcher Boden durch eine Isolierwand 14 aus keramischem Material von einer Metallplatte 15 getrennt
ist, die mit einem Golddraht 16 in Kontakt steht, der mittels einer Wärme-Druck-Bindung auf
der Metallisierung 10, 11 befestigt ist.
Die Metallschicht 5 bildet auf der ganzen Oberfläche innerhalb des Randes 8 einen homogenen Kontakt
mit der epitaktischen Schicht 3, ohne daß auf oder nahe bei dem Rand 8 Diskontinuitäten in der Metallschicht
auftreten. Dadurch werden die Reproduzierbarkeit und die elektrischen und thermischen Eigenschaften
der Diode im Vergleich zu bekannten Strukturen erheblich verbessert. Außerdem läßt sich
die Diode trotz der geringen Abmessungen des Halbleiterkörpers während der Fertigmontage wegen der
verhältnismäßig großen Abmessungen
(500 X 500 μπι) des Gebildes sehr gut hantieren.
Das beschriebene Halbleiterbauelement wird unter Anwendung des erfindungsgemäßen Verfahrens auf
folgende Weise hergestellt (siehe Fig. 3 bis 9):
Es wird von einer Siliciumscheibe ausgegangen, aus der eine Vielzahl einander gleichender Dioden hergestellt werden. Diese Siliciumscheibe besteht aus einem N-leitenden Substratgebiet 2 mit ^!!(-Orientierung, einem spezifischen Widerstand von 0,008 Ω · cm und einer Dicke von 200 μπι, auf dem
Es wird von einer Siliciumscheibe ausgegangen, aus der eine Vielzahl einander gleichender Dioden hergestellt werden. Diese Siliciumscheibe besteht aus einem N-leitenden Substratgebiet 2 mit ^!!(-Orientierung, einem spezifischen Widerstand von 0,008 Ω · cm und einer Dicke von 200 μπι, auf dem
ι» eine epitaktische N-leitende Schicht 3 mit einem spezifischen
Widerstand von 0,8 Ω · cm und einer Dicke von 7 μπι aufgebracht ist (siehe Fig. 3). Anschließend
werden auf der Schicht 3 unter Verwendung üblicher Techniken eine 0,1 μπι dicke Palladiumschicht 5 und
ι ~> eine O,5 μπι dicke Goldschicht 6 angebracht (siehe
Fig. 4). Die Schicht 5 bildet mit der epitaktischen Schicht 3 einen gleichrichtenden Metall-Halbleiterkontakt.
Auf der Goldschicht 6 wird dann auch elektrolyti-
Auf der Goldschicht 6 wird dann auch elektrolyti-
-'" schem Wege eine Trägerschicht 4 aus Kufer mit einer
Dicke von 100 μπι aus einem Kupfersulfatbad niedergeschlagen.
Dadurch wird die Struktur nach Fig. 5 erhalten.
Anschließend wird das Substratgebiet 2 teilweise
> mit einer Ätzilüssigkeit der folgenden Zusammensetzungabgeätzt:
1250 cm3 HNO3 (50 Gew.%), 250 cm1
(rauchende) HNO3 (96 Gew.%), 500 cm3 Essigsäure
(98 Gew.%) und 200 cm3 HF (50 Gew.%). Der Ätzvorgang wird bei einer Temperatur zwischen 0 und
jo 20C durchgeführt und wird fortgesetzt, bis die Gesamtdicke
des Siliciums 50 μπι beträgt (siehe Fig. 6). Dann werden auf dem Substratgebiet 2 eine 0,1 μπι
dicke Palladiumschicht 10 und eine 0,5 μπι dicke
Goldschicht 11 durch Aufdampfen angebracht, wo-
r> nach auf der Goldschicht 11 eine Photolackmaske 12
angebracht wird (siehe Fig.7), wobei in der Halbleitertechnik allgemein übliche Materialien und Maskierungsverfahren
verwendet werden. Anschließend werden die nichtmaskierten Teile der Palladium-
4Ii Gold-Metallisierung 10, 11 mit einer Lösung von
100 g KJ, 50 g J2 und 1000 g Wasser bei Zimmertemperatur
weggeätzt, wonach das darunterliegende Silicium 2, 3 mit einer Lösung aus 1 Volumenteil HF
(50 Gew.%) und 10 Volumenteilen HNO3
4-» (65 Gew.%) weggeätzt wird. Dabei werden die nicht
weggeätzten Teile der Palladium-Gold-Metallisierung
10,11 als Ätzmaske verwendet. Während dieser Ätzbehandlung,
bei der die verwendete Ätzflüssigkeit die Palladiumschicht 5 nicht angreift, werden Nuten 13
mi (siehe Fig. 8) gebildet, die das Silicium 2, 3 in inselförmige
Bereiche unterteilen, deren Querschnitte sich vom gleichrichtenden Kontakt her infolge Unterätzung
nach oben verjüngen, wodurch auch unterhalb des Randes der maskierenden Schichtteile 10, 11 ein
V) wenig Silicium entfernt wird. So wird die Struktur nach
Fig. 8 erhalten.
Die erwähnten inselförmigen Siliciumgebiete sind außerhalb des Siliciums durch die Metallschichten 5
und 6 und die Trägerschicht 4 miteinander verbunden.
«ι Diese Verbindungen werden nun durch eine Schneidbearbeitung
mit Hilfe eines Rasiermessers unterbrochen, ,vodurch einzelne Dioden gebildet werden. Dabei
werden Teile der Metallschichten 5 und 6 beibehalten, die die Schottky-Kontaktfläche völlig
h > umgeben. Die hervorragenden Teile der Schichten 10,
11 werden durch Preßluft entfernt, wonach die Struktur nach Fig. 9 erhalten wird. Die Dioden können
dann je für sich (siehe Fig. i in einer geeigneten Um-
hüllung untergebracht werden.
Da die Trägerschicht 4 vor dem Ätzen der Nuten 13 angebracht wird, ist ein sehr guter elektrischer und
thermischer Kontakt der Trägerschicht 4 mit den Metallschichten 5 und 6 sichergestellt, im Gegensatz zu
üblichen Verfahren, bei denen die Siliciuminseln, die mit je einem Schottky-Kontakt versehen sind, zunächst
einzeln hergestellt und dann auf einem Träger befestigt werden, wobei zwischen der Schottky-Metallschicht
und dem Träger z. B. Staubteilchen, gegebenenfalls in Vereinigung mit einer schlechten Lötverbindung,
vorhanden sein können.
Anstelle der Metallschichten 5 und 6 kann auch eine einfache^ Metallschicht homogener Zusammensetzung,
z. B. eine Palladiumschicht, eine Nickelschicht oder eine Schicht aus einem anderen geeigneten
Metall, das mit dem Halbleiterkörper einen Schottky-Kontakt bilden kann, verwendet werden.
Ferner kann das Halbleitermaterial auch ein anderes Material als Silcium, z. B. Galliumarsenid, sein, in
welchem letzteren Falle die Metallschicht 5, die mit dem Galliumarsenid in Kontakt ist, vorzugsweise aus
Titan besteht. Auch kann der Halbleiterkörper, statt aus Gebieten mit verschiedenen Dotierungen zu bestehen,
homogen sein und z. B. in Form einer dünnen Schicht mit einer Dicke von einigen μίτι angewandt
werden.
Die Trägerschicht kann weiter vorteilhaft statt aus Kupfer auch aus Silber oder Aluminium oder Legierungen
dieser Metalle sowie aus deren thermisch gut leitenden Metallen oder Nichtmetallen, wie Berylliumoxid,
bestehen, wobei in letzterem Falle ein Anschlußleiter auf dem Teil B der Metallschicht 5 befestigt
wird.
Die Unterbrechung der mechanischen Verbindungen zwischen den einzelnen Bauelementen, bei deren
Herstellung von einer einzigen Halbleiterscheibe ausgegangen wird, kann, wie anhand der Fig. 8 und 9
beschrieben wurde, durch eine Schneidbearbeitung, aber auch durch andere Verfahren, sowohl mechanische
(Kratzen, Brechen, Sägen) als auch chemische (Ätzen) Verfahren, erfolgen, wobei in letzterem
Falle aber eine zusätzliche Maskierung erforderlich ist.
Hierzu 3 Blatt Zeichnungen
Claims (4)
1. Verfahren zum gleichseitigen Herstellen mehrerer Halbleiterbauelemente mit je einem
Halbleiterkörper und einer auf einer Seite mit dem Halbleiterkörper einen gleichrichtenden Kontakt
(Schottky-Kontakt) bildenden Metallschicht, diie allseitig über den Halbleiterkörper hinausragt,
wobei die gegenüberliegende Seite des Halbleiterkörpers mit einem ohmschen Kontakt versehen ist
und der Halbleiterkörper sich vom gleichrichtenden Kontakt her verjüngt, gekennzeichnet
durch folgende, aufeinanderfolgende zeitliche Verfahrensschritte
a) auf eine Hauptfläche einer Halbleiterscheibe (2,3) wird eine einen gleichrichtenden Kontakt
mit der Halbleiterscheibe bildende Metallschicht (5) angebracht,
b) auf dieser Metallschicht (5) wird, gegebenenfalls
nach dem Aufbringen wenigstens einer weiteren Metallschicht (6), eine Trägerschicht
(4) angebracht,
c) die Halbleiterscheibe wird durch Abtragen von Material an der anderen Hauptfläche auf
die erwünschte Dicke gebracht,
d) auf dieser Hauptfläche wird eine ohmsche Kontaktmetallisierung (10, 11) angebracht.
e) die ohmsche Kontaktmetallisierung (10,11) wird mit einer aus inselförmigen Bereichen
bestehenden Ätzmaske versehen,
f) die nicht maskierten Teile der Kontaktmetallisierung (10, 11) werden durch Ätzen
entfernt,
g) unter Verwendung eines die Metallschicht (5) nicht angreifenden Ätzmittels wird die
Halbleiterscheibe völlig durchgeätzt und in getrennte, sich vom gleichrichtenden Kontakt
her verjüngende inselförmige Bereiche, unterteilt,
h) die die inselförmigen Halbleiterbereiche verbindenden Teile der ersten Metallschicht (5),
der eventuellen weiteren Metallschichten (6) und der Trägerschicht (4) werden entlang
zwischen den Inseln verlaufenden Schnittlinien getrennt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Trägerschicht (4) eine thermisch
gut leitende Metallschicht angebracht wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Trägerschicht (4) elektrolytisch
aufgebracht wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Bildung
der Halbleiterscheibe auf einem hochdotierten Substrat (2) eine niedriger dotierte epitaktische
Schicht (3) vom gleichen Leitungstyp aufgewachsen wird und daß der gleichrichtende
Kontakt auf der epitaktischen Schicht erzeugt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7012831A NL167277C (nl) | 1970-08-29 | 1970-08-29 | Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting. |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2142146A1 DE2142146A1 (de) | 1972-03-02 |
DE2142146B2 true DE2142146B2 (de) | 1979-07-12 |
DE2142146C3 DE2142146C3 (de) | 1980-03-13 |
Family
ID=19810894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2142146A Expired DE2142146C3 (de) | 1970-08-29 | 1971-08-23 | Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente |
Country Status (9)
Country | Link |
---|---|
US (1) | US3775200A (de) |
JP (1) | JPS5139512B1 (de) |
AU (1) | AU466690B2 (de) |
BE (1) | BE771917A (de) |
CA (1) | CA925224A (de) |
DE (1) | DE2142146C3 (de) |
FR (1) | FR2103607B1 (de) |
GB (1) | GB1356323A (de) |
NL (1) | NL167277C (de) |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4189342A (en) * | 1971-10-07 | 1980-02-19 | U.S. Philips Corporation | Semiconductor device comprising projecting contact layers |
US3761783A (en) * | 1972-02-02 | 1973-09-25 | Sperry Rand Corp | Duel-mesa ring-shaped high frequency diode |
JPS519269B2 (de) * | 1972-05-19 | 1976-03-25 | ||
US3839110A (en) * | 1973-02-20 | 1974-10-01 | Bell Telephone Labor Inc | Chemical etchant for palladium |
US4071397A (en) * | 1973-07-02 | 1978-01-31 | Motorola, Inc. | Silicon metallographic etch |
DE2409312C3 (de) * | 1974-02-27 | 1981-01-08 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Halbleiteranordnung mit einer auf der Halbleiteroberfläche angeordneten Metallschicht und Verfahren zu ihrer Herstellung |
DE2415487C3 (de) * | 1974-03-29 | 1978-04-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung von Leiterplatten nach dem Photoätzverfahren |
US4092660A (en) * | 1974-09-16 | 1978-05-30 | Texas Instruments Incorporated | High power field effect transistor |
US3956042A (en) * | 1974-11-07 | 1976-05-11 | Xerox Corporation | Selective etchants for thin film devices |
US3932880A (en) * | 1974-11-26 | 1976-01-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with Schottky barrier |
FR2328286A1 (fr) * | 1975-10-14 | 1977-05-13 | Thomson Csf | Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede |
US4023258A (en) * | 1976-03-05 | 1977-05-17 | Bell Telephone Laboratories, Incorporated | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits |
US4023260A (en) * | 1976-03-05 | 1977-05-17 | Bell Telephone Laboratories, Incorporated | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits |
US4142893A (en) * | 1977-09-14 | 1979-03-06 | Raytheon Company | Spray etch dicing method |
US4681657A (en) * | 1985-10-31 | 1987-07-21 | International Business Machines Corporation | Preferential chemical etch for doped silicon |
US4784967A (en) * | 1986-12-19 | 1988-11-15 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method for fabricating a field-effect transistor with a self-aligned gate |
US6366266B1 (en) | 1999-09-02 | 2002-04-02 | Micron Technology, Inc. | Method and apparatus for programmable field emission display |
DE19962431B4 (de) * | 1999-12-22 | 2005-10-20 | Micronas Gmbh | Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht |
US7084475B2 (en) * | 2004-02-17 | 2006-08-01 | Velox Semiconductor Corporation | Lateral conduction Schottky diode with plural mesas |
US7417266B1 (en) | 2004-06-10 | 2008-08-26 | Qspeed Semiconductor Inc. | MOSFET having a JFET embedded as a body diode |
US7436039B2 (en) * | 2005-01-06 | 2008-10-14 | Velox Semiconductor Corporation | Gallium nitride semiconductor device |
US8026568B2 (en) | 2005-11-15 | 2011-09-27 | Velox Semiconductor Corporation | Second Schottky contact metal layer to improve GaN Schottky diode performance |
US7939853B2 (en) * | 2007-03-20 | 2011-05-10 | Power Integrations, Inc. | Termination and contact structures for a high voltage GaN-based heterojunction transistor |
KR20090127035A (ko) * | 2007-03-26 | 2009-12-09 | 스미토모덴키고교가부시키가이샤 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
US8633094B2 (en) | 2011-12-01 | 2014-01-21 | Power Integrations, Inc. | GaN high voltage HFET with passivation plus gate dielectric multilayer structure |
US8940620B2 (en) | 2011-12-15 | 2015-01-27 | Power Integrations, Inc. | Composite wafer for fabrication of semiconductor devices |
US8928037B2 (en) | 2013-02-28 | 2015-01-06 | Power Integrations, Inc. | Heterostructure power transistor with AlSiN passivation layer |
US11749758B1 (en) | 2019-11-05 | 2023-09-05 | Semiq Incorporated | Silicon carbide junction barrier schottky diode with wave-shaped regions |
US11469333B1 (en) | 2020-02-19 | 2022-10-11 | Semiq Incorporated | Counter-doped silicon carbide Schottky barrier diode |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3110849A (en) * | 1960-10-03 | 1963-11-12 | Gen Electric | Tunnel diode device |
US3214654A (en) * | 1961-02-01 | 1965-10-26 | Rca Corp | Ohmic contacts to iii-v semiconductive compound bodies |
US3513022A (en) * | 1967-04-26 | 1970-05-19 | Rca Corp | Method of fabricating semiconductor devices |
JPS4512750Y1 (de) * | 1969-05-01 | 1970-06-03 |
-
1970
- 1970-08-29 NL NL7012831A patent/NL167277C/xx not_active IP Right Cessation
-
1971
- 1971-08-23 DE DE2142146A patent/DE2142146C3/de not_active Expired
- 1971-08-24 CA CA121176A patent/CA925224A/en not_active Expired
- 1971-08-25 US US3775200D patent/US3775200A/en not_active Expired - Lifetime
- 1971-08-25 AU AU32687/71A patent/AU466690B2/en not_active Expired
- 1971-08-26 JP JP6485471A patent/JPS5139512B1/ja active Pending
- 1971-08-26 FR FR7131003A patent/FR2103607B1/fr not_active Expired
- 1971-08-26 GB GB4009271A patent/GB1356323A/en not_active Expired
- 1971-08-27 BE BE771917A patent/BE771917A/xx unknown
Also Published As
Publication number | Publication date |
---|---|
JPS5139512B1 (de) | 1976-10-28 |
DE2142146A1 (de) | 1972-03-02 |
AU3268771A (en) | 1973-03-01 |
GB1356323A (en) | 1974-06-12 |
AU466690B2 (en) | 1975-11-06 |
FR2103607B1 (de) | 1976-05-28 |
US3775200A (en) | 1973-11-27 |
NL167277C (nl) | 1981-11-16 |
NL167277B (nl) | 1981-06-16 |
DE2142146C3 (de) | 1980-03-13 |
NL7012831A (de) | 1972-03-02 |
FR2103607A1 (de) | 1972-04-14 |
CA925224A (en) | 1973-04-24 |
BE771917A (fr) | 1972-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2142146C3 (de) | Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente | |
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1965546C3 (de) | Halbleiterbauelement | |
EP0000743B1 (de) | Verfahren zum Herstellen von Tantal-Kontakten auf einem aus N-leitendem Silicium bestehenden Halbleitersubstrat | |
DE1266406B (de) | Verfahren zum Herstellen mechanisch halternder und elektrisch leitender Anschluesse an kleinen Plaettchen, insbesondere an Halbleiterplaettchen | |
DE2713298B2 (de) | Halbleiterlaser | |
DE2033532B2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
DE2615438A1 (de) | Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat | |
DE2422120B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE4025163C2 (de) | Unterlage für einen Halbleiterlaser | |
DE1614306B2 (de) | Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement | |
DE2930460C2 (de) | Verfahren zum Herstellen hochspannungsfester Mesadioden | |
DE2043303A1 (de) | Verfahren zum Anbringen von Kontakten auf einem Halbleiterkörper, und Halb leitervornchtung mit Kontakt hergestellt nach dem Verfahren | |
DE1816748C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE19942885A1 (de) | Halbleiter-Bauelement | |
DE2100292A1 (de) | Halbleiteranordnung mit relativ kleinen geometrischen Abmessungen und Verfahren zur Herstellung derselben | |
DE2134291A1 (de) | Halbleitervorrichtung | |
DE1771344A1 (de) | Verfahren zum Zertrennen eines Materialstueckes durch Tiefenaetzung | |
DE1464305B2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen sowie nach diesem Verfahren hergestellte Bauelemente | |
DE2327878B2 (de) | Verfahren zum aetzen von mit elektroden versehenen halbleiterscheiben fuer halbleiterbauelemente | |
DE2610539A1 (de) | Halbleiterbauelement mit elektrischen kontakten und verfahren zur herstellung solcher kontakte | |
DE2207012C2 (de) | Verfahren zur Kontaktierung von Halbleiterbauelementen | |
EP0020666A1 (de) | Halbleiteranordnung | |
DE3243307A1 (de) | Halbleiter-bauelemente und verfahren zu ihrer herstellung | |
DE1285625C2 (de) | Verfahren zur herstellung eines halbleiterbauelements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |