DE2142146A1 - Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung - Google Patents

Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung

Info

Publication number
DE2142146A1
DE2142146A1 DE19712142146 DE2142146A DE2142146A1 DE 2142146 A1 DE2142146 A1 DE 2142146A1 DE 19712142146 DE19712142146 DE 19712142146 DE 2142146 A DE2142146 A DE 2142146A DE 2142146 A1 DE2142146 A1 DE 2142146A1
Authority
DE
Germany
Prior art keywords
semiconductor
metal layer
contact
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19712142146
Other languages
English (en)
Other versions
DE2142146B2 (de
DE2142146C3 (de
Inventor
Dirk de; Kock Hendrikus Gerardus; Eindhoven Nobel (Niederlande)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2142146A1 publication Critical patent/DE2142146A1/de
Publication of DE2142146B2 publication Critical patent/DE2142146B2/de
Application granted granted Critical
Publication of DE2142146C3 publication Critical patent/DE2142146C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor

Description

GDNTHER M. DAVID
Pafsnfasssssor Anmelder: N. V. PHILIPS' ÜLOEILAMPENFABfiJEKEJt
Akt« PH]J_ 5-127 Anmelduno vomi -jo,, Aug. 1971
PHN,5127
VA'd'2H2H6
"Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung",
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Halbleiterkörper und einer Metallschicht, die mit dem Halbleiterkörper einen gleichrichtenden Metall-Halbleiterkontakt (Schottky-Kontakt) bildet,
Weiterhin bezieht sich die Erfindung auf ein Verfahren zur Herstellung einer derartigen Anordnung.
Halbleiteranordnungen der obenerwähnten Art sind in verschiedenen Ausfuhrungsformen, z.B, in Form
209810/1258
PHN.5127
H2146
L·
einer Schottky-Diode s bekannt. Dabei ist bei bekannten Anordnungen dieser Art die Metallschicht, die den gleichrichtenden Metall-Halbleiterkontakt bildet,'auf die Oberfläche dieses Kontakts beschränkt, die sich der Regel praktisch bis zu dem Rand des Halbleiterkörpers erstreckt. Ausser Schottky-Dioden können auch Halbleiteranordnungen, die neben dem erwähnten Schottky-Kontakt auch andere gegebenenfalls gleichrichtende Uebergänge enthalten, z.B. Transistoren, Thyristoren uedgl., auf entsprechende Weise aufgebaut sein.
Bei diesen bekannten Strukturen ist die Durchschlagspannung des Metall-Halbleiterübergangs häufig schlecht reproduzierbar und niedriger als der Wert, der sich aus theoretischen Erwägungen erwarten liesse. Dies ist der Tatsache zuzuschreiben, dass, auch infolge der angewandten Herstellungsverfahren, die Metallschicht am Rande des Halbleiterkörpers oft teilweise fehlt. Infolgedessen können am Rande des Metall-Halbleiterkontakts örtlich sehr hohe Feldstärken auftreten, wodurch die Durchschlagspannung dieses Kontakts auf unreproduzierbare Weise herabgesetzt wird. Diese Nachteile sind zu einem wesentlichen Teil auf das Auftreten von Unterätzung der Metallschicht während der Herstellung zurückzuführen, wodurch am Rande des Halbleiterkörpers liegende Teile der Metallschicht weggeätzt werden. Weiter können sich dadurch, wenn die Anordnung mit dem Metall-Halbleiter-
209810/12S8
-3- PHN.5127
2U2U6
,kontakt auf einem Träger angebracht wird, auch me-, chanische Probleme ergeben, die unter Umständen die Herstellung eines guten thermischen und elektrischen Kontakts zwischen dem Träger und der Metallschicht verhindern können.
Die Erfindung bezweckt u.a., eine neue Struktur für eine derartige Halbleiteranordnung zu schaffen, bei der die erwähnten, bei bekannten Anordnungen auftretenden Nachteile vermieden oder wenigstens in erheblichem Masse verringert werden.
Die Erfindung bezweckt ausserdem, ein neues besonders einfaches und zweckmässiges Verfahren zur Herstellung einer derartigen Anordnung zu schaffen.
Die Erfindung liegt u.a. die Erkenntnis zugrunde, dass eine erhebliche Verbesserung der elektrischen, thermischen und mechanischen Eigenschaften der Anordnung dadurch erhalten werden kann, dass die Metallschicht zur Bildung des gleichrichtenden Metall-Halbleiterkontakts derart angebracht wird, dass sich diese Schicht nicht nur auf dem Metall-Halbleiterkontakt, sondern auch ausserhalb dieses Kontakts und überdies ausserhalb des Halbleiterkörpers erstreckt.
Eine Halbleiteranordnung der eingangs erwähnten Art ist nach der Erfindung dadurch gekennzeichnet, dass die Metallschicht einen ersten über seine ganze Oberfläche den erwähnten Metall-Halbleiterkontakt bildenden Teil
209810/12S8
-k- PHN.5127
2U2146
und einen zweiten Teil enthält, der über den Halbleiterkörper hinausragt und über die ganze Länge des Randes des Metall-Halbleiterkontakts an diesen Kontakt grenzt.
Unter der erwähnten Metallschicht ist in dieser Anmeldung nicht nur eine homogene, aus einem einzigen Material bestehende Metallschicht, sondern auch eine zusammengesetzte, aus mehreren Schichten verschiedener Materialien bestehenden Metallschicht zu verstehen, von der eine Seite einen gleichrichtenden Metall-Halbleiterkontakt mit dem Halbleiterkörper bildet.
Bei der Anordnung nach der Erfindung fällt der Rand der Metallschicht nicht mit dem Rand des Metall-Halbleiterkontakts zusammen, während der Rand der Metallschicht auch nicht in der unmittelbaren Nähe des Randes des Halbleiterkörpers liegt. Dadurch treten am Rande des Metall-Halbleiterkontakts keine Unregelmassigkeiten auf, die die Durchschlagspannung des Kontakts beeinträchtigen können. Ferner wird, wenn der Halbleiterkörper mit dem Metall-Halbleiterkontakt auf einem Träger angebracht wird, die Herstellung eines guten elektrischen und thermischen Kontakts zwischen dem Metall-Halbleiterkontakt und dem Träger erleichtert, wobei ein direkter Kontakt zwischen dem Halbleitermaterial und dem Träger nicht auftreten kann. Ausserdem besteht namentlich bei Anordnungen für sehr hohe Frequenzen, die einen verhältnismässig sehr kleinen Halbleiterkörper aufweisen, der grosse Vorteil,
209810/1258
-5- PHNc5127
dass der aus dem Körper hervorragende Teil der Metallschicht die Hantierbarkeit der Anordnung, insbesondere während der Fertigraontage verbessert, während auf diesem Teil der Metallschicht erwünschten^alls ein Anschlussleiter angebracht werden kann.
Der Halbleiterkörper kann verschiedene Formen aufweisen, aber wird im allgemeinen plattenförmig gestaltet sein. In vielen Fällen wird es zur vollständigen Ausnutzung der erwähnten Vorteile bevorzugt, den hervorragenden zweiten Teil der Metallschicht nicht zu klein zu wählen. In diesem Zusammenhang ist eine bevorzugte Ausführungsform der Erfindung, bei der der Halbleiterkörper plattenförmig gestaltet ist, dadurch gekennzeichnet, dass sich der zweite Teil der Metallschicht an allen Stellen über einen Abstand, der mindestens gleich der Dicke des Halbleiterkörpers ist, ausserhalb des Metall-Halbleiterkontakts erstreckt.
Zum Erhalten einer möglichst hohen Durchschlagspannung sollen insbesondere am Rande des Metall-Halbleiterkontakts die auftretenden Feldstärken möglichst niedrig sein. Daher ist eine weitere besondere Ausführungsform dadurch gekennzeichnet, dass der Querschnitt des Halbleiterkörpers, von dem Metall-Halbleiterkontakt an gerechnet, über wenigstens einen Teil der Dicke des Körpers abnimmt. Dadurch wird eine Mesa-Struktur mit einem derart abgeschrägten Rand erhalten, dass die
20981Q/12SS
=6- PHN.5127
2H2H8
Feldstärke am Rande des Schottky-Uebergangs wesentlich, herabgesetzt wird«
Obwohl die Erfindung für eine Vielzahl verschiedener Halbleiteranordnungen, v/ie z.B. neben Dioden auch Transistoren und Thyristoren für hohe oder niedrige Leistungenj wesentliche Vorteile ergibt? ist sie von besonderer Bedeutung in dem Falle, in dem die Anordnung eine Lawinendiode (avalanche-diode) zum Erzeugen und/oder Verstärken elektromagnetischer Hochfrequenzschwingungen ist. Derartige Lawinendioden weisen eine verhältnismässig hohe Verlustleistung und sehr geringe Abmessungen auf, wodurch sie sich in der üblichen Forms insbesondere während der Fertigmontage, schwer hantieren lassen, während eine zxireckmässige Kühlung oft Probleme mit sich bringt. Durch Anwendung der Struktur nach der Erfindung werden diese Probleme vermieden oder wenigstens grösstenteils gelöst.
Im Zusammenhang mit den erhaltenen vorzüglichen elektrischen Eigenschaften besteht vorzugsweise wenigstens das mit der Metallschicht in Kontakt stehende Gebiet des Halbleiterkörpers aus Silicium (bzw. Galliumarsenid), wobei wenigstens des mit diesem Gebiet in Kontakt stehende Gebiet der Metallschicht aus Palladium (bzw. Titan) besteht.
Der Halbleiterkörper und die darauf angebrachte Metallschicht, die den gleichrichtenden Metall-
209810/12S8
-7- PHN.5127
Halbleiterkontakt bildet, können erwünschtenfalls als ein freitragendes Ganzes ausgebildet werden, wobei die Metallschicht erwünschtenfalls genügend dick gewählt werden kann, wie dies bei der bekannten "beam-lead"~ Struktur der Fall ist. In vielen Fällen ist jedoch die Anordnung, u.a. zur Vergrösserung der mechanischen Festigkeit, vorteilhaft derart aufgebaut, dass wenigstens der erste Teil der Metallschicht (der den gleichrichtenden Metall-Halbleiterkontakt bildet) auf einem Trägerkörper liegt, dessen Dicke grosser, meistens mehr als zehnmal grosser, als die der Metallschicht ist. Vorzügsweise liegen dabei sowohl der erste Teil der Metallschicht als auch der (aus dem Halbleiterkörper hervorragende) zweite Teil auf dem Trägerkörper, wobei sich die Metallschicht an allen Stellen wenigstens bis zum Rande des Trägerkörpers erstreckt. Da die Kühlung am zweckmässigsten in der unmittelbaren Nähe des Metall-Halbleiterkontakts, wo die Wärmeerzeugung stattfindet, durchgeführt werden soll, besteht der Trägerkörper vorteilhaft aus einem thermisch sehr gut leitenden Material und vorzugsweise aus einem oder mehreren Metallen aus der Gruppe, die Kupfer, Silber und Aluminium umfasst, obwohl auch thermisch gut leitende Isolatoren, z.B. Berylliumoxyd, · Anwendung finden können.
Die vorliegende Erfindung gründet sich weiter auf die Erkenntnis, dass die beschriebene Anordnung durch
209810/1258
-8- PHN.5127
2H2146
ein besonders einfaches und zweckmässiges Verfahren hergestellt werden kann, bei dem im Gegensatz zu den üblichen Verfahren keine Gefahr vor Unterätzung der Metallschicht vorliegt. In diesem Zusammenhang ist ein Verfahren zur Herstellung,einer Halbleiteranordnung der oben beschriebenen Art nach der Erfindung dadurch gekennzeichnet, dass auf einer Seite einer Halbleiterschicht eine Metallschicht angebracht wird, die mit der Halbleiterschicht einen gleichrichtenden Metall-Halbleiterkontakt bildet, dass die Halbleiterschicht durch Aetzung von Nuten von der anderen Seite der Halbleiterschicht her unter Verwendung eines die erwähnte Metallschicht praktisch nicht angreifenden Aetzmittels in inselförmige Gebiete unterteilt wird, und dass die Ausserhalb des Halbleitermaterials bestehende Verbindung zwischen diesen inselförmigen Gebieten unterbrochen wird, wobei Teile der Metallschicht beibehalten werden, die die Kontaktfläche zwischen jedem inseiförmigen Gebiet und der Metallschicht völlig umgeben.
Nach einer besonderen bevorzugten Ausführungsform wird dabei nach der Anbringung der Metallschicht und vor der Aetzung der Nuten auf der Metallschicht eine Schicht aus einem Trägermaterial vorzugsweise dadurch angebracht, dass ein Material niedergeschlagen wird, das eines oder mehrere der Metalle aus der Gruppe Kupfer, Silber und Aluminium enthält. Dies kann z,B, durch
209310/1258
— Q— PHN 5127
' 2U2146
Aufdampfen oder auf chemischem Wege erfolgen, aber findet vorzugsweise durch elektrolytische Ablagerung statt. Dadurch wird nicht nur die Unterätzung der Schottky'-Metallschicht vermieden, sondern es wird auch ein sehr guter thermisch und elektrisch leitender Kontakt zwischen der Metallschicht und dem Trägerkörper erhalten.
Die Erfindung bezieht sich auch auf eine durch das beschriebene Verfahren hergestellte Halbleiteranordnung .
Die Erfindung wird nachstehend für ein Ausführungsbeispiel an Hand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 schematisch einen Querschnitt durch eine Anordnung nach der Erfindung,
Fig. 2 eine Draufsicht auf ein Detail der Anordnung nach Fig. 1,
Figuren 3-9 die Anordnung nach den Figuren 1 und 2 in aufeinander folgenden Herstellungsstufen, und
Fig. 10 schematisch einen Querschnitt durch eine Anordnung nach der Erfindung ohne Anwendung eines Trägers.
Die Figuren sind schematisch und nicht masstäblich gezeichnet; dies trifft insbesondere für die Abmessungen in der Dickenrichtung zu.
Entsprechende Teile sind in den Figuren in der Regel mit den gleichen Bezugsziffern bezeichnet.
209810/12S8
-10» PHN.5127
2U2H6
Fig. 1 zeigt schematise!! einen Querschnitt durch eine Halbleiteranordnung nach der Erfindung, während Fig. 2 eine Draufsicht auf einen Teil dieser Anordnung in einem Schnitt längs der Linie I-I der Fig. 2 ist. Im vorliegenden Falle ist die Anordnung eine Lawinendiode (avalanche diode) zum Erzeugen oder Verstärken elektromagnetischer Schwingungen mit einer Frequenz von etwa 10 Hz (1O GHz). Die Diode enthält einen Halbleiterkörper 1 aus Silicium, der aus einem niederohmigen n—leitenden Substratgebiet 2 mit einem spezifischen Widerstand von etwa 0,008 -TL.cm besteht, auf dem eine epitaktische η-leitende Schicht 3 mit einer Dicke von 7 /um und einem spezifischen Widerstand von 0,8 XL°cni angewachsen ist. Ferner enthält die Anordnung eine Metallschicht (5S6)S die aus einer Palladiumschicht 5 mit einer Dicke von 0,1 ,um und einer Goldschicht 6 mit einer Dicke von 0,5 /um zusammengesetzt ist. Die Palladiumseite 5 der Schicht (5»6) bildet einen gleichrichtenden Metall-Halbleiterkontakt (Schottky-Kontakt) mit der epitaktischen Schicht 3 des Siliciumkörpers 1, während die Goldseite 6 der Schicht (5,6) über ihre ganze Oberfläche mit der Oberfläche 7 eines Trägerkörpers k in Form einer Kupferschicht mit einer Dicke von 100 /um in Kontakt ist. Der Metall-Halbleiterkontakt wird von dem kreisförmigen Rand 8 begrenzt (siehe auch Fig. 2).
209810/12SÖ
-11- PHN.5127
2H2H6
Nach, der Erfindung enthält die Metallschicht (5,6) einen ersten Teil A (siehe Fig. 1), der von dem Rand 8 begrenzt wird und über seine ganze Oberfläche den Metall-Halbleiterkontakt bildet, und einen zweiten Teil B, der über den Halbleiterkörper 1 hinausragt. Der Teil B wird von dem Rand 8 des Schottky-Kontakts und von dem Rand 9 des Trägers h begrenzt, wobei der Schottky-Kontakt über die ganze Länge seines Randes 8 an diesen zweiten Teil B grenzt. Dies ist aus Fig. 1 deutlich ersichtlich, die eine schematisch.e Draufsicht auf den Trägerkörper h und den Siliciumkörper 1 mit der zwischenliegenden Metallschicht (5»6) ist. Auf dem Substratgebiet 2 sind (siehe Fig. 1) eine 0,1 /um dicke Palladiumschicht 10 und eine 0,5 /um dicke Goldschicht 11 angebracht. Diese Metallschichten bilden auf dem hochdotierten Substratgebiet einen praktisch ohmschen Kontakt.
Der Durchmesser des kreisförmigen Randes 8
beträgt 120 ,um; die Dicke des plattenförmigen Halbleiterkörpers ist 50 ,um, während der Mindestabstand a zwischen dem Kreis 8 und dem Rand 9 (siehe Fig. 2) I90 /um beträgt, so dass sich, die Metallschicht (5>6) an allen Stellen ausserhalb des Metall-Halbleiterkontakts über einen Abstand erstreckt, der mehr als dreimal grosser als die Dicke des Halbleiterkörpers ist. Der Durchmesser b (Fig. 2) beträgt 80 ,um.
209810/1258
-12- PHN.5127
2U2U6
Wie aus Fig. 1 ersichtlich, ist, ist der Rand der Siliciumplatte abgeschrägt, wodurch der Querschnitt der Platte, von dem Metall-Halbleiterkontakt an gerechnet, abnimmt. Dadurch wird am Rande des erwähnten Kontakts eine möglichst günstige Feldverteilung im Silicium erreicht, wenn an die Metallschicht (5>6) ein negatives Potential in bezug auf den ohmschen Kontakt (10,11) angelegt wird. Dadurch wird eine verhältnismässig hohe Durchschlagspannung (etwa 70 V) der Diode erhalten.
Die Diode ist weiter auf übliche Weise fertigmontiert, wobei der Träger h über eine sehr dünne und somit gut leitende Lotschicht 12 (Dicke etwa 5 /um) auf dem Boden 13 einer Umhüllung befestigt ist, deren Boden durch eine Isolierwand 14 aus keramischem Material von einer Metallplatte 15 getrennt ist, die mit einem Golddraht 16 in Kontakt steht, der mittels einer Wärme-Druck-Bindung auf der Metallschicht (1O,11) befestigt ist.
Die Metallschicht (5,6) bildet auf der ganzen Oberfläche des Kreises 8 einen homogenen Kontakt mit der epitaktischen Schicht 3> ohne dass auf oder nahe bei dem Rand 8 Diskontinuitäten in der Metallschicht auftreten. Dadurch werden die Reproduzierbarkeit und die elektrischen und thermischen Eigenschaften der Diode im Vergleich zu bekannten.Strukturen erheblich verbessert. Ausserdem lässt sich die Diode trotz der geringen Abmessungen des Halbleiterkörpers während der Fertigmontage wegen der
209810/1258
-13- PHNo5127
2U2146
verhältnismässig grossen Abmessungen (500 χ 500 /um) des Gebildes aus der Metallschicht 5s6 und dem Träger h sehr gut hantieren.
Die beschriebene Halbleiteranordnung lässt
sich auf folgende Weise einfach herstellen (siehe Figuren 3 bis 9).
Es wird von einer Siliciumscheibe ausgegangen, aus der eine Vielzahl einander gleicher Dioden hergestellt werden. Diese Siliciumscheibe besteht aus einem nleitenden Substratgebiet 2 mit ^ 1 1 1/ -Orientierung, einem spezifischen Widerstand von 0,008 .fLoCm und einer Dicke von 200 /um, auf dem eine epitaktische n-leitende Schicht 3 mit einem spezifischen Widerstand von 0,8 A.cm und einer Dicke von 7 /um angebracht ist (siehe Fig. 3)· Anschliessend werden auf der Schicht 3 unter Verwendung üblicher Techniken eine 0,1 /um dicke Palladiumschicht 5 und eine 0,5 /um dicke Goldschicht 6 angebracht (siehe Fig. h). Diese zusammengesetzte Schicht (5>6) bildet mit der Siliciumschicht 3 einen gleichrichtenden. Metall-Halbleiterkontakt.
Auf der zusammengesetzten Metallschicht (5>6) wird dann auf der Seite der Goldschicht 6 auf elektrolytischem Wege eine als Träger dienende Kupferschicht h mit einer Dicke von 100 /um aus einem Kupfersulfatbad niedergeschlagen. Dadurch wird die Struktur nach Fig. 5 erhalten.
2Q9810/12S8
-Ik- PHN.5127
Anschiiessend wird das Substratgebiet 2 teilweise mit einer Aetzflüssigkeit der folgenden Zusammensetzung abgeätzt: 1250 cm3 HN0„ (50 Gew.^), 250 cm3 (rauchende) HN0„ (96 Gew.^), 500 cm3 Essigsäure (98 Gew.^) und 200 cm3 HF (50 Gew.^o) . Der Aetzvorgang wird bei einer Temperatur zwischen 0 und 20C durchgeführt und wird fortgesetzt, bis die Gesamtdicke des Siliciums 50 /um beträgt (siehe Fig. 6).
Dann werden auf dem Substratgebiet 2 eine 0,1 /um dicke Palladiumschicht 10 und eine 0,5 /um dicke Goldschicht 11 durch Aufdampfen angebracht, wonach auf der Goldschicht 11 eine Photoresistmaske 12 angebracht wird (siehe Fig. 7)» wobei in der Halbleitertechnik allgemein übliche Materialien und Maskierungsverfahren verwendet werden. Anschliessend werden die nichtmaskierten Teile der Palladium-Goldschicht (1O,11) mit einer Lösung von 100 g KJ, 50 g J2 und 1000 g Wasser bei Zimmertemperatur weggeätzt, wonach das darunterliegende Silicium (2,3) mit einer Lösung aus 1 Volumenteil HF (50 Gew.^) und 10 Volumenteilen HN0„ (65 Gew.^) weggeätzt wird. Dabei werden die nicht weggeätzten Teile der Palladium-Goldschicht (1O,11) als Aetzmaske verwendet. Während dieser Aetzbehandlung, bei der die verwendete Aetzflüssigkeit die Palladium-Goldschicht (5,6) nicht angreift, werden Nuten 13 (siehe Fig. 8) gebildet, die das Silicium (2,3) in inseiförmige Gebiete unterteilen, deren Querschnitte -
2098 10/12S8
-15- PHN.5127
von der Schicht (5j6) an gerechnet"- infolge Unterätzung nach oben abnehmen, wodurch auch unterhalb des Randes der maskierenden Schichtteile (10,11) ein wenig Silicium entfernt wird. So wird die Struktur nach Fig. 8 erhalten.
Die erwähnten inseiförmigen Siliciumgebiete sind ausserhalb des Siliciums durch die Metallschicht (5»6) und das Trägermaterial, in diesem Falle die Kupferschicht k, miteinander verbunden. Diese Verbindungen werden nun durch eine Schneidebearbeitung mit Hilfe eines Rasiermessers unterbrochen, wodurch einzelne Dioden gebildet werden. Dabei werden Teile der Metallschicht (5,6) beibehalten, die die Kontaktfläche zwischen jedem inseiförmigen Gebiet (2,3) und dieser Metallschicht völlig umgeben. Die hervorragenden Teile der Schichten (10,11) werden durch Pressluft entfernt, wonach die Struktur nach Fig. 9 erhalten wird. Die Dioden können dann je für sich (siehe Fig. 1) in einer geeigneten Umhüllung untergebracht werden·
Wenn der Träger hvor dem Aetzen der Nuten 13 angebracht wird,, ist ein sehr guter elektrischer und thermischer Kontakt des Trägers h mit der Metallschicht (5,6) sichergestellt, im Gegensatz zu üblichen Verfahren, bei denen die Siliciuminseln, die mit je einem Schottky-Kontakt versehen sind, zunächst einzeln hergestellt und dann auf einem Träger befestigt werden, wobei zwischen der Schottky-Metallschicht und dem Träger z.B. Staubteilchen, gegebenenfalls in Vereinigung mit einer schlechten Lötverbindung, vorhanden sein können.
209810/1258
16- PHN.5127
2142U6
Es dürfte einleuchten, dass sich die Erfindung nicht auf die beispielsweise beschriebene Ausführungsform beschränkt, sondern dass im Rahmen der Erfindung für den Fachmann viele Abwandlungen möglich sind. So kann die Metallschicht (5 j 6) auch eine einfache Schicht homogener Zusammensetzung, z.B. eine Palladiumschicht, eine Nickelschicht oder eine Schicht aus einem anderen geeigneten Metall sein, das mit dem Halbleiterkörper einen Schottky-Kontakt bilden kann. Ferner kann das Halbleitermaterial auch ein anderes Material als Silicium, z.B. Galliumarsenid, sein, in welchem letzteren Falle der Teil der Metallschicht (5>6),der mit dem Galliumarsenid in Kontakt ist, vorzugsweise aus Titan besteht. Auch kann der Halbleiterkörper, statt aus Gebieten mit verschiedenen Dotierungen zu bestehen, homogen sein und z.B. in Form einer dünnen Schicht mit einer Dicke von einige Mikrons angewandet werden.
Der Trägerkörper kann weiter vorteilhaft ausser aus Kupfer auch aus Silber oder Aluminium oder aus Legierungen dieser Metalle, sowie aus anderen thermisch gut leitenden Metallen oder Nichtmetallen, wie Berylliumoxyd, bestehen, wobei in letzterem Falle vorteilhaft ein Anschlussleiter auf dem Teil B der Schicht (5,6) befestigt werden kann.
Die Unterbrechung der Verbindungen zwischen den gesonderten Anordnungen, bei deren Herstellung von
209810/1258
-17- PHN.5127
einer einzigen Halbleiterscheibe ausgegangen wird, kann, wie an Hand der Figuren 8 und 9 beschrieben wurde, durch eine Schneidebearbeitung, aber auch durch andere Verfahren, sowohl mechanische (Kratzen, Brechen, Sägen) als auch chemische (Aetzen) Verfahren, erfolgen, wobei in letzterem Falle aber eine zusätzliche Maskierung erforderlich ist. Weiter kann die Halbleiteranordnung ausser einer Diode auch ein Transistor, z.B. ein Transistor mit einem Schottky-Kollektor, ein Thyristor oder eine andere Anordnung mit einem gleichrichtenden Metall-Halbleiterkontakt sein. Auch ist es nicht notwendig, dass der Halbleiterkörper, wie im beschriebenen Beispiel, über die ganze Dicke einen auf die in den Figuren beschriebene Weise abgeschrägten Rand aufweist; unter Umständen kann diese Abschrägung in einem nicht an den Schottky-Kontakt grenzenden Teil des Körpers angebracht sein oder erwünsentenfalls sogar völlig fortgelassen werden,
Schliesslich sei nicht darauf hingewiesen, dass die Anordnung nach der Erfindung unter Umständen auch ohne Träger hergestellt und benutzt werden kann (siehe z.B. den Querschnitt in Fig. 10). Dabei kann die Schottky-Schicht (5t6) eine derartige Dicke aufweisen, dass die zugleich als Anschlussleiter verwendet werden kann, der der bekannten "beam-lead"-Struktur entspricht.
209810/1258

Claims (1)

  1. -18- PHN.5127
    PATENTANSPRÜCHE:
    Halbleiteranordnung mit einem Halbleiterkörper und einer Metallschicht, die mit dem Halbleiterkörper einen gleichrichtenden Metall-Halbleiterkontakt (Schottky-Kontakt) bildet, dadurch gekennzeichnet, dass die Metallschicht einen ersten über seine ganze Oberfläche den erwähnten Metall-Halbleiterkontakt bildenden Teil und einen zweiten Teil enthält, der über den Halbleiterkörper hinausragt und über die ganze Länge des Randes des Metall-Halbleiterkontakts an diesen Kontakt grenzt. 2. Halbleiteranordnung nach Anspruch 1, bei der der Halbleiterkörper plattenförmig gestaltet ist, dadurch gekennzeichnet, dass der zweite Teil der Metallschicht sich an allen Stellen über einen Abstand, der mindestens gleich der Dicke des Halbleiterkörpers ist, ausserhalb des Metall-Halbleiterkontakts erstreckt.
    3· Halbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Querschnitt des Halbleiterkörpers, von dem Metall-Halbleiterkontakt an gerechnet, über wenigstens einen Teil der Dicke des Körpers abnimmt.
    h. Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Anordnung eine Lawinendiode (avalanche Diode) zum Erzeugen und/oder Verstärken elektromagnetischer Hochfrequenzschwingungen ist.
    209810/1258
    -19- PHN.5127
    ZU2H6
    5« Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens das mit der Metallschicht in Kontakt stehende Gebiet des Halbleiterkörpers aus Silicium besteht, und dass wenigstens das mit diesem Gebiet in Kontakt stehende Gebiet der Metallschicht aus Palladium besteht. 6. Halbleiteranordnung nach einem oder mehreren der Ansprüche 1 bis k, dadurch gekennzeichnet, dass wenigstens das mit der Metallschicht in Kontakt stehende Gebiet des Halbleiterkörpers aus Galliumarsenid besteht, und dass wenigstens das mit diesem Gebiet in Kontakt stehende Gebiet der Metallschicht aus Titan besteht. 7· Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass wenigstens der erste Teil der Metallschicht auf einem Trägerkörper liegt, der eine grössere Dicke als die Metallschicht aufweist.
    8. Halbleiteranordnung nach Anspruch 7» dadurch gekennzeichnet, dass sowohl der erste als auch der zweite Teil der Metallschicht auf dem Trägerkörper liegen, und dass sich die Metallschicht an allen Stellen mindestens bis zu dem Rand des Trägerkörpers erstreckt.
    9. Halbleiteranordnung nach Anspruch 7 oder 9» dadurch gekennzeichnet, dass der Trägerkörper aus einem thermisch sehr gut leitenden Material besteht.
    209810/1258
    -20- PHN.5127
    2U2U6
    10. Halbleiteranordnung nach Anspruch 9» dadurch gekennzeichnet, dass der Trägerkörper eines oder mehrere der Metalle aus der Gruppe Kupfer, Silber und Aluminium enthält.
    11. Verfahren zur Herstellung einer Halbleiteranordnung nach einem oder mehreren der vorstehenden Ansprüche, dadurch gekennzeichnet, dass auf einer Seite einer Halbleiterschicht eine Metallschicht angebracht ist, die mit der Halbleiterschicht einen gleichrichtenden Metall-Halbleiterkontakt bildet, dass die Halbleiterschicht durch das Aetzen von Nuten von der anderen Seite der Halbleiterschicht her unter Verwendung eines die erwähnte Metallschicht praktisch nicht angreifenden Aetzmittels in inseiförmige Gebiete unterteilt wird, und dass die ausserhalb des Halbleitermaterials bestehende Verbindung zwischen diesen inseiförmigen Gebieten unterbrochen wird, wobei Teile der Metallschicht beibehalten werden, die die Kontaktfläche zwischen jedem inselförmigen Gebiet und der Metallschicht völlig umgeben.
    12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass nach dem Anbringen der Metallschicht und vor dem Aetzen der Nuten auf der Metallschicht eine Schicht aus einem Trägermaterial angebracht wird.
    13· Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass das Trägermaterial auf elektrolytischem Wege auf der Metallschicht niedergeschlagen wird.
    209810/1258
    -21- PHN,5137
    2U2H6
    14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass ein Trägermaterial, das eines oder mehrere der Metalle aus der Gruppe Kupfer, Silber und Aluminium enthält, angebracht wird.
    15· Durch das Verfahren nach einem oder mehreren der Ansprüche 11 bis 14 hergestellte Halbleiteranordnung.
    209810/1258
    Lee rseite
DE2142146A 1970-08-29 1971-08-23 Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente Expired DE2142146C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7012831A NL167277C (nl) 1970-08-29 1970-08-29 Halfgeleiderinrichting met een plaatvorming half- geleiderlichaam met over althans een deel van de dikte van het halfgeleiderlichaam afgeschuinde randen, dat is voorzien van een metalen elektrode die een gelijkrichtende overgang vormt met het halfgeleider- lichaam en werkwijze ter vervaardiging van de halfgeleiderinrichting.

Publications (3)

Publication Number Publication Date
DE2142146A1 true DE2142146A1 (de) 1972-03-02
DE2142146B2 DE2142146B2 (de) 1979-07-12
DE2142146C3 DE2142146C3 (de) 1980-03-13

Family

ID=19810894

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2142146A Expired DE2142146C3 (de) 1970-08-29 1971-08-23 Verfahren zum gleichzeitigen Herstellen mehrerer Halbleiterbauelemente

Country Status (9)

Country Link
US (1) US3775200A (de)
JP (1) JPS5139512B1 (de)
AU (1) AU466690B2 (de)
BE (1) BE771917A (de)
CA (1) CA925224A (de)
DE (1) DE2142146C3 (de)
FR (1) FR2103607B1 (de)
GB (1) GB1356323A (de)
NL (1) NL167277C (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4189342A (en) * 1971-10-07 1980-02-19 U.S. Philips Corporation Semiconductor device comprising projecting contact layers
US3761783A (en) * 1972-02-02 1973-09-25 Sperry Rand Corp Duel-mesa ring-shaped high frequency diode
JPS519269B2 (de) * 1972-05-19 1976-03-25
US3839110A (en) * 1973-02-20 1974-10-01 Bell Telephone Labor Inc Chemical etchant for palladium
US4071397A (en) * 1973-07-02 1978-01-31 Motorola, Inc. Silicon metallographic etch
DE2409312C3 (de) * 1974-02-27 1981-01-08 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiteranordnung mit einer auf der Halbleiteroberfläche angeordneten Metallschicht und Verfahren zu ihrer Herstellung
DE2415487C3 (de) * 1974-03-29 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung von Leiterplatten nach dem Photoätzverfahren
US4092660A (en) * 1974-09-16 1978-05-30 Texas Instruments Incorporated High power field effect transistor
US3956042A (en) * 1974-11-07 1976-05-11 Xerox Corporation Selective etchants for thin film devices
US3932880A (en) * 1974-11-26 1976-01-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with Schottky barrier
FR2328286A1 (fr) * 1975-10-14 1977-05-13 Thomson Csf Procede de fabrication de dispositifs a semiconducteurs, presentant une tres faible resistance thermique, et dispositifs obtenus par ledit procede
US4023258A (en) * 1976-03-05 1977-05-17 Bell Telephone Laboratories, Incorporated Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
US4023260A (en) * 1976-03-05 1977-05-17 Bell Telephone Laboratories, Incorporated Method of manufacturing semiconductor diodes for use in millimeter-wave circuits
US4142893A (en) * 1977-09-14 1979-03-06 Raytheon Company Spray etch dicing method
US4681657A (en) * 1985-10-31 1987-07-21 International Business Machines Corporation Preferential chemical etch for doped silicon
US4784967A (en) * 1986-12-19 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Method for fabricating a field-effect transistor with a self-aligned gate
US6366266B1 (en) 1999-09-02 2002-04-02 Micron Technology, Inc. Method and apparatus for programmable field emission display
DE19962431B4 (de) * 1999-12-22 2005-10-20 Micronas Gmbh Verfahren zum Herstellen einer Halbleiteranordnung mit Haftzone für eine Passivierungsschicht
US7084475B2 (en) * 2004-02-17 2006-08-01 Velox Semiconductor Corporation Lateral conduction Schottky diode with plural mesas
US7417266B1 (en) 2004-06-10 2008-08-26 Qspeed Semiconductor Inc. MOSFET having a JFET embedded as a body diode
US7436039B2 (en) * 2005-01-06 2008-10-14 Velox Semiconductor Corporation Gallium nitride semiconductor device
US8026568B2 (en) 2005-11-15 2011-09-27 Velox Semiconductor Corporation Second Schottky contact metal layer to improve GaN Schottky diode performance
US7939853B2 (en) * 2007-03-20 2011-05-10 Power Integrations, Inc. Termination and contact structures for a high voltage GaN-based heterojunction transistor
CA2652948A1 (en) * 2007-03-26 2008-10-02 Sumitomo Electric Industries, Ltd. Schottky barrier diode and method of producing the same
US8633094B2 (en) 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US8940620B2 (en) 2011-12-15 2015-01-27 Power Integrations, Inc. Composite wafer for fabrication of semiconductor devices
US8928037B2 (en) 2013-02-28 2015-01-06 Power Integrations, Inc. Heterostructure power transistor with AlSiN passivation layer
US11749758B1 (en) 2019-11-05 2023-09-05 Semiq Incorporated Silicon carbide junction barrier schottky diode with wave-shaped regions
US11469333B1 (en) 2020-02-19 2022-10-11 Semiq Incorporated Counter-doped silicon carbide Schottky barrier diode

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3110849A (en) * 1960-10-03 1963-11-12 Gen Electric Tunnel diode device
US3214654A (en) * 1961-02-01 1965-10-26 Rca Corp Ohmic contacts to iii-v semiconductive compound bodies
US3513022A (en) * 1967-04-26 1970-05-19 Rca Corp Method of fabricating semiconductor devices
JPS4512750Y1 (de) * 1969-05-01 1970-06-03

Also Published As

Publication number Publication date
AU3268771A (en) 1973-03-01
FR2103607A1 (de) 1972-04-14
FR2103607B1 (de) 1976-05-28
CA925224A (en) 1973-04-24
BE771917A (fr) 1972-02-28
DE2142146B2 (de) 1979-07-12
DE2142146C3 (de) 1980-03-13
AU466690B2 (en) 1975-11-06
GB1356323A (en) 1974-06-12
JPS5139512B1 (de) 1976-10-28
NL167277C (nl) 1981-11-16
NL167277B (nl) 1981-06-16
NL7012831A (de) 1972-03-02
US3775200A (en) 1973-11-27

Similar Documents

Publication Publication Date Title
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1954694C3 (de) Signalspeicherplatte für eine Aufnahmeröhre mit einer Elektronenstrahlquelle und Verfahren zu ihrer Herstellung
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2324780A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE1764155A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und durch dieses Verfahren hergestelltes Halbleiterbauelement
DE1539087A1 (de) Halbleiterbauelement mit Oberflaechensperrschicht
DE2422120A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2123595A1 (de) Halbleiteranordnung
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE2252832A1 (de) Halbleiterelement mit elektroden sowie verfahren zu seiner herstellung
DE2327878C3 (de) Verfahren zum Ätzen von mit Elektroden versehenen Halbleiterscheiben für Halbleiterbauelemente
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE1489193B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2018027A1 (de) Verfahren zum Einbringen extrem feiner öffnungen
DE1292761B (de) Planar-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE1280418C2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE1489191C3 (de) Transistor
DE1954443C3 (de) Halbleiterbauelement mit einem Schottky-Übergang und Verfahren zu seiner Herstellung
DE2455963A1 (de) Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung)
DE1957774C (de) Verfahren zum Herstellen einer gleichrichtenden Halbleiteranordnung
DE1614310C3 (de) Verfahren zum Anbringen eines elektrischen Anschlusses auf einer Fläche eines elektronischen Bauelementes
DE1789171C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee