DE2135488A1 - Plating baths - for universal carriers for integrated circuits - Google Patents
Plating baths - for universal carriers for integrated circuitsInfo
- Publication number
- DE2135488A1 DE2135488A1 DE19712135488 DE2135488A DE2135488A1 DE 2135488 A1 DE2135488 A1 DE 2135488A1 DE 19712135488 DE19712135488 DE 19712135488 DE 2135488 A DE2135488 A DE 2135488A DE 2135488 A1 DE2135488 A1 DE 2135488A1
- Authority
- DE
- Germany
- Prior art keywords
- area
- spider
- system carrier
- base plate
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
Abstract
Description
Verfahren zum Herstellen eines Systemträgers fur integrierte Schalt kreise Die Erfindung betrifft ein Verfahren 2um Herstellen eines Systemträgers fUr integrierte Schaltkreise, mit einem äußeren, die Anschlußenden aufweisenden Bereich und mit einem inneren, die Anschlussenden fUr den integrierten Schaltkreis aufweisenden Bereich geringerer Dicke, gemäß dem auf einer Basisplatte eine den Umrissen des SystentrAgers mit Spinne (Bereich geringerer Dicke) entsprechende elektrisch leitende Matrize aufgebracht wird» daß die derart präparierte Basisplatte in ein erstes Plattierungsbad gebracht und ein erstes Metall in einer solchen Dicke auf der Matrize abgeachieden wird, daß der Querschnitt der Anschlußenden des inneren Bereichs kleiner als 0,01 mm² ist, und daß der äußere Bereich des Systemträgers nach einem beliebigen Verfahren hergestellt wird, nach Patent No.Method for producing a leadframe for integrated switches circles The invention relates to a method for producing a system carrier for integrated circuits, with an outer region having the terminal ends and with an inner one that has the connection ends for the integrated circuit Area of smaller thickness, according to which on a base plate one of the outlines of the SystentrAgers with spider (area of smaller thickness) corresponding electrically conductive The die is applied so that the base plate prepared in this way is placed in a first plating bath brought and deposited a first metal in such a thickness on the die becomes that the cross section of the terminal ends of the inner region is less than 0.01 mm², and that the outer area of the leadframe by any method is manufactured according to patent no.
(Patentanmeldung P 21 13 830.7).(Patent application P 21 13 830.7).
Der Erfindung liegt die Aufgabe zugrunde, ein derartiges Verfahren zum Herstellen von Systemträgern zu schaffen, welches sich einfacher und mit geringeren Kosten durchführen läßt und sich universeller anwenden läßt.The invention is based on the object of such a method to create system carriers, which are easier and with less Can carry out costs and can be applied more universally.
Die Lösung dieser Aufgabe ist im wesentlichen darin zu sehen, daß in dem ersten Plattierungsbad Kobalt, Chrom, Eisen , Indium, Iridium, Magnesium, Mangan, Molybdän, Nickel, Palladium, Platin, Rhodium, Ruthenium, Zinn, Blei, Bronze oder Messing abgeschieden wird, und daß der äußere Bereich des Systemträgers aus Kobalt, Chrom, Eisen, Indium, Iridium, Magnesium, Mangan, Molybdän, Nickel, Palladium, Platin, Rhodium, Ruthenium oder Zirkon hergestellt wird.The solution to this problem is essentially to be seen in that in the first plating bath cobalt, chromium, iron, indium, iridium, magnesium, Manganese, molybdenum, nickel, palladium, platinum, rhodium, ruthenium, tin, lead, bronze or brass is deposited, and that the outer area of the system carrier is made Cobalt, chromium, iron, indium, iridium, magnesium, manganese, molybdenum, nickel, palladium, Platinum, rhodium, ruthenium or zircon is produced.
Gemäß einer besonderen Ausführungsform wird der Systemträger mindestens im Bereich der Spinne zusätzlich plattiert mit einem Metall, das für dei Verwendung in dem ersten Platierungsbad angegeben ist.According to a particular embodiment, the system carrier is at least in the area of the spider additionally plated with a metal that is suitable for use indicated in the first plating bath.
Die Erfindung ist im folgenden anhand schematischer Zeichnungen an mehreren Ausfürhrungsbeispielen ergänzend beschrieben.The invention is described below with reference to schematic drawings several exemplary embodiments additionally described.
Fig. 1 ist eine Draufsicht auf einen Systemträger mit Spinne Fig. 2 bis 8 zeigen im Schnitt längs der Linie I/I von Fig. 1 verschiedene Stufen des Herstellungsverfahrens Fig. 9 bis 15 zeigen die den Figuren 2 b4s 8 entsprechenden Schritte des Herstellungsverfahrens in Schnittansicht längs der Linie II/II Der in Fig. 1 dargestellte Systemträger mit Spinne umfasst Leitungsbahnen 1 aus Ni, Co, Cr, Fe, In, Ir, Mg, Mn, Pd, Pt, Rh, Ru, oder Zr, wobei diese Leitungsbahnen im äußeren Bereich an Haltestreifen 2 enden. Die Haltestreifen 2 sind mit Transportöffnungen 3 und Zentrieröffnungen 19 versehen.Fig. 1 is a plan view of a system carrier with spider Fig. 2 to 8 show in section along the line I / I of FIG. 1 different stages of the Production process FIGS. 9 to 15 show those corresponding to FIGS. 2 to 8 Steps of the manufacturing process in a sectional view along the line II / II of the In Fig. 1 shown system carrier with spider comprises conductor tracks 1 made of Ni, Co, Cr, Fe, In, Ir, Mg, Mn, Pd, Pt, Rh, Ru, or Zr, these conductive paths end at retaining strip 2 in the outer area. The retaining strips 2 have transport openings 3 and centering openings 19 provided.
Die Leitungsbahnen 1 weisen verbreiterte Bereiche 4 auf, welche insbesondere zum Verbessern der Haft fähigkeit der Leitungsbahnen beim Umgiessen eines mit einem IC-Chip versehenen Systemträgers dienen sowie ein besseres Abbiegen der äußeren Anschlußenden 17 ermöglichen. Die Locher 18 tragen ebenfalls zu einer verbesserten Haftfähigkeit beiO Der rechteckige, gestrichelt dargestellte Bereich 5 des Systemträgers, die sogenannte Spinne, bildet Anschlußstreifen 6 aus Gold, Co, Cr, Fe, In, Ir, Mg, Mn, No, Ni, M, Pt, Rh, Ru, Zr, Pb, Sn, Bronze oder Messing, welche ein. Dicke von etwa 15 bis 25 Mikron aufweisen und welche Fortsetzungen der inneren Abschnitte der Leitungsbahnen i bilden. An den Enden der Anschlußstreifen 6 wird der IC-Chip nach Zentrierung mit Ultraschall angeschweißt.The conductor tracks 1 have widened areas 4, which in particular to improve the adhesion of the conduction paths when one is poured around one with one IC chip provided system carrier serve as well as a better turning of the outer Allow connecting ends 17. The holes 18 also contribute to an improved Adhesion at O The rectangular, dashed area 5 of the system carrier, the so-called spider, forms connecting strips 6 made of gold, Co, Cr, Fe, In, Ir, Mg, Mn, No, Ni, M, Pt, Rh, Ru, Zr, Pb, Sn, bronze or brass, which one. Thickness of about 15 to 25 microns and which are continuations of the inner sections of the conductor tracks i form. At the ends of the connection strips 6, the IC chip welded on after centering with ultrasound.
Die verbreiterten Bereiche 4 der Leitungsbahnen 1 sind durch parallel zu den Haltestreifen 2 verlaufende Versteifungsstege 7 miteinander verbunden, um dem Systemträger eine größere Stabilität zu verleihen. Die Versteifungsstege werden natürlich nach dem Befestigen des IC-Chips und eventuell nach dem Einsetzen des Systemträgers in ein Gehäuse herausgetrennt. Ebenso werden die Haltestreifen sodann von den Leitungsbahnen abgetrennt.The widened areas 4 of the conductor tracks 1 are parallel through to the retaining strips 2 extending stiffening webs 7 interconnected to to give the system carrier greater stability. The stiffening bars are of course after attaching the IC chip and possibly after inserting the System carrier separated into a housing. The retaining strips are then likewise separated from the ducts.
Die Fgo 2 bis 15 zeigen verschiedene Schritte des Herstellungs-@ verfahrens nach der Erfindung für einen Systemträger mit Spinne Die Figo 2 zeigt - einen Querschnitt längs der Linie I-I von Fig. 1, also entlang der beiden mittleren Leitungsbahnen des Systemträgers.Fgo 2 to 15 show various steps in the manufacturing process according to the invention for a system carrier with spider Figo 2 shows - a cross section along the line I-I of FIG. 1, that is to say along the two central conductor tracks of the system support organization.
Die Fig, 9 bis 15 zeigen die gleichen Schritte des Herstellungsverfahrens, Jedoch im Querschnitt längs der Linie II-IX von Fig, 1, wobei jeweils die beiden nebeneinander stehenden Zeichnungen der Fig.Figures 9 to 15 show the same steps in the manufacturing process, However, in cross section along the line II-IX of FIG. 1, in each case the two adjacent drawings of Fig.
2 bis 15 dem gleichen Herstellungsschritt entsprechen.2 to 15 correspond to the same manufacturing step.
Zur Herstellung des Systemträgers mit Spinne wird auf eine Basisplatte 8 aus nichtrostendem Stahl oder einer vernickelten Kupferplatte die eine Oberfläche der Platte an mit einem Photolack beschichtet und sodann dieser Photolack über eine photographische Maske, die dem in Figç 1 dargestellten Systemträger mit Spinne entspricht, ein entsprechendes Bild durch Belichten mit ultravioletten Strahlen erzeugt. Durch Entwickeln des Photolackes und anschließendes Auswaschen der unbelichteten Stellen.A base plate is used to produce the system module with spider 8 made of stainless steel or a nickel-plated copper plate one surface the plate coated with a photoresist and then this photoresist over a photographic Mask, which corresponds to the system carrier with spider shown in Fig. 1, a corresponding one Image created by exposure to ultraviolet rays. By developing the photoresist and then washing out the unexposed areas.
erhält man eine Matrize, die lediglich die Stellen der Basisplatte 8 freiläßt, an denen der Systemträger und die Spinne entsprechend Fig.1 durch galvanoplastische Metallabscheidung aufgebaut werden soll. Es entsteht dabei im Querschnitt gesehen ein Muster entsprechend den Fig. 2 und So Die derart vorbereitete Basisplatte wird nunmehr passiviert, d.h. derart vorbehandelt daß sich ein darauf abgeschiedenes Metall von der Basisplatte abziehen läßt.you get a die that only covers the spots of the base plate 8 leaves free, on which the system carrier and the spider according to Fig.1 by electroforming Metal deposition is to be built up. It arises when seen in cross section a pattern corresponding to FIGS. 2 and 5. The base plate prepared in this way is now passivated, i.e. pretreated in such a way that a Metal can be peeled off the base plate.
Man erkennt aus Fig. 2, daß lediglich der mittlere Bereich mit einer Photolackinsel 9 versehen ist, während die daneben liegenden Bereiche unbelegt sind, da an dieser Steile die Leitungs°-bahnen 10 und 11 von Fig, i verlaufen.It can be seen from Fig. 2 that only the middle area with a Photoresist island 9 is provided, while the adjacent areas are unoccupied, since the conduction paths 10 and 11 of FIG. 1 run at this point.
F4go 9 zeigt den Aufbau der Photolackschicht längs der Linie II/II von Fig. 1. Man erkennt zwei breite, an den beiden Außenseiten liegende freie Stellen, die den Versteifungsstegen 7 entsprechen, sowie sechs in der Mitte liegende freie Stellen, die den Anschlußstreifen 6 der Spinne entsprechen.F4go 9 shows the structure of the photoresist layer along the line II / II from Fig. 1. You can see two wide free spaces on the two outer sides, which correspond to the stiffening webs 7, as well as six free ones in the middle Places that correspond to the connecting strips 6 of the spider.
Auf die derart hergestellte Matrize wird nunmehr der die Spinne 5 umgebende Bereich mit einer Schicht eines lösungsmittellöslichen Lackes 12 abgedeckt, wobei dieser Lack so gewählt ist, daß er sich ablösen läßt, ohne den Photolack 9 anzugreifen. Man erk@nnt aus Fig. 3, daß nunmehr nur noch die innerhalb des Bereichs 5 liegenden Anschlußstreifen 6, im folgenden auch Spinnenarme genannt, auf der Matrize freigelassen sind. Dies zeigt auch Fig. 10 gemäß der die den Versteifungsstegen 7 entsprechenden Stellen der Matrize mit der Lackschicht 12 abgedeckt sind.The spider 5 is now placed on the die produced in this way surrounding area covered with a layer of a solvent-soluble paint 12, this lacquer being chosen so that it can be removed without the photoresist 9 to attack. It can be seen from FIG. 3 that now only those within the range 5 lying connection strips 6, hereinafter also referred to as spider arms, on the die are released. This is also shown in FIG. 10 according to which the stiffening webs 7 corresponding points of the die are covered with the lacquer layer 12.
Die derart präparierte Platte wird nunmehr in ein erstes elektrolytisches Bad gebracht und eine Goldschicht in einer Stärke von 15 bis 25 Mikron aufgetragen. Diese Goldschicht setzt sich natürlich nur an den nicht mit Lack badeckten Stellen 30 ab und bildet die Anschlußstreifen 6. Anstelle von Gold kann auch eines der auf Seite 6, Zeilen 10 ff genannten Metalle verwendet werden.The plate prepared in this way is now in a first electrolytic Brought a bath and applied a layer of gold with a thickness of 15 to 25 microns. Of course, this gold layer only settles in the areas that are not covered with varnish 30 and forms the connection strips 6. Instead of gold, one of the Page 6, lines 10 ff. Metals mentioned are used.
In Abänderung dieses Verfahrens kann man jedoch vor dem Aufbringen der Lackschicht 12 anfangen, der Systemträger und die Spinne gleichzeitig aus ein und demselben Material,etwa Gold, aufzubauen.In modification of this procedure, however, one can apply prior to application of the lacquer layer 12 begin, the leadframe and the spider from one at the same time and the same material, such as gold.
Nachdem eine gewisse Schichtdicke, gewöhnlich etwa in einer Stärke von 2 bis 5 Mikron, höchstens jedoch gleich der gewünschten Dicke der Anschlußstreifen 8 aufgetragen ist, wird dann die Photolackschicht 12 aufgebracht. Das Aufbringen der Photolackschicht 12 ist lediglich in dem Fallericht erforderlich, wo das in dem ersten elektrolytischen Bad abgeschiedene Metall auf den gesamten Systemträger bis zur gewünschten Dicke der Anschlußstreifen 6 aufgetragen worden ist. Fig 4 und 11 zeigen Schnittanisichten längs den Linien I/I bzw-. II/II dieser Verfahrensstufe.After a certain layer thickness, usually about one thickness from 2 to 5 microns, but at most equal to the desired thickness of the terminal strips 8 is applied, the photoresist layer 12 is then applied. The application of the photoresist layer 12 is only required in the case where the in the metal deposited in the first electrolytic bath on the entire system carrier until the connection strip 6 has been applied to the desired thickness. Fig 4 and 11 show sectional views along the lines I / I and -. II / II of this procedural stage.
Nachdem die Anschlußstreifen 5 bis zu der gewünschten Dicke abgeschieden worden sind, wird die Basisplatte aus dem elektrolytischen Bad wieder herausgenommen und die Photolackschicht 12 entfernt. Dabei ergibt sich eine Querschnittsstrucktur entsprechend den Figuren 5 und 12.After the terminal strips 5 are deposited to the desired thickness have been, the base plate is removed from the electrolytic bath again and the photoresist layer 12 removed. This results in a cross-sectional structure corresponding to FIGS. 5 and 12.
Sodann wird der die Spinne umgrenzende Bereich 5 mit einer zweiten Lackschicht 14 abgedeckt, so daß nur noch der eigentliche Systemträger auf der Matrize frei bleibt. Diese Verfahrensstufe ist in den Figuren 6 und 13 für die Schnittansichten I-I bzw. II-II von Fig. 1 dargestellt. Die zweite Lackschicht 14 kann natürlich aus dem gleichen Material bestehen wie die erste Lackschicht 12.Then the area 5 bounding the spider with a second one Lacquer layer 14 covered, so that only the actual system carrier on the die remains free. This process stage is shown in FIGS. 6 and 13 for the sectional views I-I and II-II of FIG. 1, respectively. The second lacquer layer 14 can of course consist of the same material as the first lacquer layer 12.
Nach dem Aufringen der zweiten Lackschicht 14 wird nunmehr die Matrize in ein zweites elektrolytisches Bad gehängt, in dem die freigebliebenen Bereiche der Basisplatte 8 mit einer Nickelschicht 15 plattiert werden,welche in einer Stärke von 150 bis 300 Mikron aufgetragen wird. Man erkennt aus Fig. 7, daß die Anschlußstreifen 6 der Spinne mit der Nickelschicht 15 verbunden sind, da die zweite Lackschicht 14 sich nur über die Oberseite der Anschlußstreifen 6, nicht jedoch über die seitlichen Bereiche erstreckt. Dies wird mit Sicherheit erreicht, wenn die zweite Lackschicht 14 etwas kleiner gehalten wird als der Umrandung der Anschlußstreifen entspricht.After the second layer of lacquer 14 has been applied, the matrix is now hung in a second electrolytic bath in which the areas remained free the base plate 8 are plated with a nickel layer 15, which in a thickness from 150 to 300 microns. It can be seen from Fig. 7 that the connecting strips 6 of the spider are connected to the nickel layer 15, as the second layer of lacquer 14 extends only over the top of the connecting strips 6, but not over the lateral ones Ranges. This is achieved with certainty when the second coat of paint 14 is kept slightly smaller than the border of the connector strip corresponds.
Fig. 14 zeigt den Zustand der Matrize nach diesem Verfahrensschritt im Schnitt längs der Linie II-II von Fig. 1.14 shows the state of the die after this method step in section along the line II-II of FIG. 1.
Da nunmehr sowohl die dünnen Anschlußstreifen 6 der Spinne als auch die dickeren Leitungsbahnen 1 des eigentlichen Systemträgers hergestellt sind, kann man den lösungsmittellöslichen Lack 14 un den Photolack 9 mit passenden Lösungsmitteln ablösen, so daß sich nur noch der fertige Systemträger mit Spinne auf der Basisplatte 8 befindet. Da die Basisplatte wie eingangs erwähnt passiviert worden ist, läßt sich der Systemträger mit Spinne von der Basisplatte 8 abziehen.Since now both the thin connection strips 6 of the spider and the thicker conductor tracks 1 of the actual system carrier are made, can the solvent-soluble lacquer 14 and the photoresist 9 with suitable solvents peel off, so that only the finished system carrier with spider is on the base plate 8 is located. Since the base plate has been passivated as mentioned above, it can be the system carrier with the spider pull itself off the base plate 8.
Um zu vermeiden, daß die verhältnismäßig dünnen Anschlußstreifen 6 beim Abziehen beschädigt oder verbogen werden, wird vor dem Abziehen mindestens der die Spinne begrenzende innere Bereich 5 mit einer Folie 16 beklebt (s. Fig. 15), so daß beim Abheben des Systemträgers von der Basisplatte 8 die Anschlußstreifen 6 durch Anhaften an der Folie 16 geschützt sind.In order to avoid that the relatively thin connection strips 6 are damaged or bent when pulling off, at least before pulling off the inner area 5 delimiting the spider is covered with a film 16 (see Fig. 15), so that when the system module is lifted off the base plate 8, the connection strips 6 are protected by adhering to the film 16.
Die Folie 16 kann im mittleren Bereich einen Ausschnitt haben, der sich bis kurz an die freien Enden der Anschlußstreifen 6 erstreckt, so daß es nicht erforderlich ist, zum Verschweißen der Anschlußstreifen 6 mit den Anschlußstellen eines IC-Chips die Folie 16 abzulösen. Fig. 1 zeigt den Ausschnitt 17 in der Folie i6 in strichpunktierter Darstellung Das oben beschriebene Verfahren kann erfindungsgemäß auch in der Weise abgeändert erden, daß zuerst der gesamte Systemträger bis etwa zur gewünschten Dicke aufgebaut wird, daS dann die Spinne abgedeckt una der äußere Bereich bis zur gewünschten Dicke, gewöhnlich 150-250 µ aufgebaut wird, und daß nach Entfernung der Abdeckung mindestens die. Spinne zusätzlich mit einem der Metalle der Aufzählung auf Seite 7, Zeilen 10 ff, plattiert wird.The film 16 can have a cutout in the central area, which extends up to the free ends of the connecting strips 6, so that it is not is required for welding the connection strips 6 to the connection points an IC chip to peel off the film 16. Fig. 1 shows the section 17 in the film i6 in dash-dotted lines The procedure described above can also be modified according to the invention in such a way that first the entire System carrier is built up to about the desired thickness, then the spider covered and the outer area to the desired thickness, usually 150-250 µ is built, and that after removing the cover at least the. Spider in addition is plated with one of the metals listed on page 7, lines 10 ff.
Claims (1)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712135488 DE2135488A1 (en) | 1971-03-23 | 1971-07-15 | Plating baths - for universal carriers for integrated circuits |
| DD16119572A DD96608A5 (en) | 1971-03-23 | 1972-02-29 | |
| CH818272A CH548110A (en) | 1971-07-15 | 1972-06-02 | METHOD OF MANUFACTURING A CARRIER FOR INTEGRATED CIRCUITS. |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19712113830 DE2113830A1 (en) | 1971-03-23 | 1971-03-23 | Method for producing a system carrier for integrated circuits |
| DE19712135488 DE2135488A1 (en) | 1971-03-23 | 1971-07-15 | Plating baths - for universal carriers for integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2135488A1 true DE2135488A1 (en) | 1973-04-19 |
Family
ID=25760838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19712135488 Pending DE2135488A1 (en) | 1971-03-23 | 1971-07-15 | Plating baths - for universal carriers for integrated circuits |
Country Status (2)
| Country | Link |
|---|---|
| DD (1) | DD96608A5 (en) |
| DE (1) | DE2135488A1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0778618A3 (en) * | 1992-12-23 | 1998-05-13 | Shinko Electric Industries Co. Ltd. | Lead frame and method for manufacturing it |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5817649A (en) * | 1981-07-24 | 1983-02-01 | Fujitsu Ltd | Package for electronic part |
-
1971
- 1971-07-15 DE DE19712135488 patent/DE2135488A1/en active Pending
-
1972
- 1972-02-29 DD DD16119572A patent/DD96608A5/xx unknown
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0778618A3 (en) * | 1992-12-23 | 1998-05-13 | Shinko Electric Industries Co. Ltd. | Lead frame and method for manufacturing it |
| US5909053A (en) * | 1992-12-23 | 1999-06-01 | Shinko Electric Industries Co. Ltd. | Lead frame and method for manufacturing same |
Also Published As
| Publication number | Publication date |
|---|---|
| DD96608A5 (en) | 1973-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2342538A1 (en) | METAL MASK UMBRELLA FOR SCREEN PRINTING | |
| DE1271235B (en) | Process for making conductive connections between the conductive layers of an electrical circuit board | |
| DE2650761A1 (en) | METAL MASK FOR USE IN SCREEN PRINTING | |
| DE2144137A1 (en) | Method for producing the holes for the connections between electrical circuit layers lying parallel on top of one another in a multilayer circuit package | |
| DE4203114C2 (en) | Method of manufacturing a tape carrier device for semiconductor devices | |
| DE1817434B2 (en) | Method for producing an electrical line arrangement | |
| DE3502744C2 (en) | ||
| DE3013667C2 (en) | Printed circuit board and process for their manufacture | |
| DE2353276A1 (en) | DOUBLE SIDED CIRCUIT FOR MULTI-LAYER CIRCUIT AND METHOD FOR THEIR PRODUCTION | |
| DE2215906A1 (en) | Process for the manufacture of conductive precision mesh | |
| DE2658532C2 (en) | Intermediate carrier for holding and contacting a semiconductor body and method for its production | |
| DE1521770B2 (en) | METHOD OF MANUFACTURING PRINTED ELECTRICAL CIRCUIT COMPONENTS BY ETCHING | |
| DE3045280C2 (en) | Process for the formation of electrical conductors on an insulating substrate | |
| DE3730953C2 (en) | ||
| DE2135488A1 (en) | Plating baths - for universal carriers for integrated circuits | |
| AT315947B (en) | Method for producing a leadframe for integrated circuits | |
| DE2225826C3 (en) | Method for producing a plurality of electrodes, each containing a hole, for electron beam systems | |
| DE2613759C3 (en) | Method for producing a multilayer metal connection contact for a semiconductor component | |
| EP0290670B1 (en) | Pattern production process | |
| DE2720109A1 (en) | METHOD OF MANUFACTURING A METALIZATION PATTERN BY ELECTROPLATING | |
| CH539947A (en) | Method for manufacturing a carrier for an integrated circuit | |
| CH717177A2 (en) | Method of manufacturing an electroformed product and electroformed product. | |
| EP1230679B1 (en) | Method for producing a support element for an integrated circuit (ic) component | |
| DE2645947A1 (en) | METHOD OF MANUFACTURING PRINTED CIRCUITS | |
| DE2113830A1 (en) | Method for producing a system carrier for integrated circuits |