DE19940633A1 - IC-Gehäuse - Google Patents

IC-Gehäuse

Info

Publication number
DE19940633A1
DE19940633A1 DE19940633A DE19940633A DE19940633A1 DE 19940633 A1 DE19940633 A1 DE 19940633A1 DE 19940633 A DE19940633 A DE 19940633A DE 19940633 A DE19940633 A DE 19940633A DE 19940633 A1 DE19940633 A1 DE 19940633A1
Authority
DE
Germany
Prior art keywords
connection
circuit board
chip
housing
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19940633A
Other languages
English (en)
Inventor
Mark R Jones
Theodore A Khoury
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of DE19940633A1 publication Critical patent/DE19940633A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Die vorliegende Erfindung betrifft ein Gehäuse für Hochleistungs-IC-Chips, das hochdichte elektrische Verbindungen und eine Ummantelung für einen Hochgeschwindigkeits-IC-Chip großer Bandbreite bietet und auf einfache Weise mit einer gedruckten Leiterplatte verbunden bzw. von dieser entfernt werden kann. Das IC-Gehäuse umfaßt eine Abdeckung; einen IC-Chip mit einer Vorder- und einer Rückseite, wobei die Rückseite an einer Innendecke der Abdeckung befestigt ist; durch ein Photolithographieverfahren auf Anschlußflecken auf der Vorderseite des IC-Chips hergestellte Anschlüsse, wobei jeder Anschluß einen auf dem Anschlußflecken vertikal ausgebildeten Grundbereich, einen mit einem Ende auf dem Grundbereich angeordneten horizontalen Bereich sowie einen auf einem anderen Ende des horizontalen Bereichs vertikal angeordneten Anschlußbereich umfaßt; sowie einen an der Vorderseite des IC-Chips zur luftdichten Abdichtung angebrachtes Umhüllungsmaterial. Die Anschlüsse stehen durch das Umhüllungsmaterial hindurch vor und der horizontale Bereich jedes Anschlusses erzeugt eine Kontaktkraft, wenn der Anschluß gegen einen Zielanschluß gepreßt wird.

Description

Die vorliegende Erfindung betrifft Gehäuse für die thermale und elektrische Ummantelung von Chips mit in­ tegrierten Schaltungen (IC-Chips), und insbesondere ein Gehäuse für einen Hochleistungs-IC-Chip, das elektri­ sche Verbindungen hoher Dichte bietet, als Gehäuse für einen Hochgeschwindigkeits-IC-Chip großer Bandbreite dient und sich dabei leicht auf einer gedruckten Leiterplatte anbringen bzw. wieder davon entfernen läßt. Beim IC-Chip-Gehäuse gemäß der vorliegenden Er­ findung handelt es sich um ein dem Chip angepaßtes Ge­ häuse (CSP), bei dem die Größe des Gehäuse der des darin eingeschlossenen IC-Chips entspricht.
Während der Herstellung einer integrierten Schaltung werden auf einer Halbleiterscheibe befindliche IC-Chips im Hinblick auf ihre elektrischen Parameter und ihre Funktionalität geprüft. Zur Verwendung in einer Schal­ tung oder einem Elektronikerzeugnis müssen die IC-Chips von der Scheibe getrennt einzeln vorliegen und in je­ weilige Schutzgehäuse eingebaut werden. Danach lassen sie sich auf die Oberfläche eines weitere Bauteile in Hybrid- oder Multichipmodulen enthaltenden Keramiksub­ strats montieren oder direkt auf einer gedruckten Lei­ terplatte miteinander verbinden. Die vorliegende Erfin­ dung betrifft eine neue Gehäusetechnologie zum Schutz von IC-Chips.
In der Industrie wird bereits eine Vielzahl von Gehäu­ setypen für IC-Chips verwendet. Bei einem IC-Gehäusetyp erlaubt der Aufbau das Einschieben von Anschlüssen in Durchgangsöffnungen einer Leiterplatte. Fig. 1 zeigt ein Beispiel eines derartigen herkömmlichen IC-Gehäusetyps, der als Dual-In-Line-Gehäuse bezeichnet wird. Das Ge­ häuse umfaßt einen unteren Teil 12 und einen oberen Teil (Abdeckung) 11. Auf dem unteren Teil 12 ist ein Chip-Anbringungsbereich 13 vorgesehen, auf dem ein IC- Chip 10 sicher befestigt werden kann. Das IC-Gehäuse gemäß Fig. 1 umfaßt außerdem äußere Anschlüsse 14, die mit einer Leiterplatte 19 verbunden werden, mit den äu­ ßeren Anschlüssen 14 verbundene innere Leitungen 15 so­ wie Verbindungsdrähte (Gehäuseverbindung) 16, die auf dem IC-Chip 10 befindliche Anschlußflecken (Elektroden) mit den inneren Leitungen 15 verbinden. Das IC-Gehäuse wird zum Schutz und zur Wärmeableitung von der Abdec­ kung (oberer Teil) 11 abgedeckt.
Beim Beispiel gemäß Fig. 1 dienen die äußeren Anschlüsse 14, die in Durchgangsöffnungen 17 der Leiterplatte 19 eingeschoben und dazwischen durch Lötverbindungen elek­ trisch verbunden sind, zur Verbindung des IC-Chips 10 mit einer Leiterplatte 19. Die Durchgangsöffnungen 17 sind mit auf der gedruckten Leiterplatte 19 zur elek­ tronischen Signalweiterleitung angeordneten Schaltmu­ stern 18 verbunden. Das in Fig. 1 dargestellte Dual-In- Line-Gehäuse weist einen dicken, robusten Hauptteil mit zwei Reihen von seitlich austretenden Anschlüssen auf, wodurch ein ausreichender physikalischer Schutz und eine leichte Handhabung erzielt werden.
Allerdings weist diese Art von IC-Gehäuse relativ lange elektrische Leitungswege vom IC-Chip zur gedruckten Leiterplatte auf, wodurch die Hochfrequenzleistung nur gering ausfällt. Außerdem sind die äußeren Anschlüsse an der Seite des Gehäuses in zwei Reihen angeordnet, was die maximal zur Verfügung stehende Anzahl von Pins (Anschlüssen) begrenzt. Somit ist das Dual-In-Line-Ge­ häuse nicht für moderne Hochgeschwindigkeits-IC-Chips mit einer großen Anzahl an Pins geeignet.
Bei einem weiteren IC-Gehäuse handelt es sich um ein auf der Oberfläche montiertes Gehäuse, wobei Anschlüsse des IC-Gehäuses mit an der Oberfläche der gedruckten Leiterplatte vorgesehenen Anschlußflecken verbunden sind. Ein Beispiel für ein auf der Oberfläche montier­ tes Gehäuse ist in Fig. 2 im Querschnitt dargestellt. Das in Fig. 2 gezeigte Beispiel wird als Ball-Grid-Ar­ ray-Gehäuse (BGA) bezeichnet und gehört zu den vielver­ sprechenden Typen von auf der Oberfläche montierten Ge­ häusen.
Wie sich Fig. 2 entnehmen läßt, ist ein IC-Chip 20 mit Hilfe eines Chip-Anbringungsmittels 21, beispielsweise eines Haftmittels, an einem Gehäusesubstrat 28 befe­ stigt. Auf dem IC-Chip 20 vorgesehene Anschlußflecken sind über Verbindungsdrähte 22 mit entsprechenden Spur­ anschlußflecken 27 auf dem Gehäusesubstrat 28 verbun­ den. Die Spuranschlußflecken 27 auf der Oberseite des Substrats 28 sind über Durchgangsöffnungen 24 mit Spur­ anschlußflecken 27 an der Unterseite des Substrats ver­ bunden. Jeder an dieser Unterseite vorgesehene Spuran­ schlußflecken 27 ist mit einem Lötvorsprung 25 verse­ hen, der aus kugelförmigem Lötmaterial besteht. Zwi­ schen den Lötvorsprüngen 25 sind Lötmasken 26 angeord­ net, um benachbarte Lötvorsprünge elektrisch voneinan­ der zu isolieren. In einer Hochtemperaturatmosphäre schmelzen die Lötvorsprünge 25 und bilden so eine elek­ trische Verbindung mit Anschlußflecken auf der gedruck­ ten Leiterplatte.
Das in Fig. 2 gezeigte BGA-Gehäuse weist den Vorteil auf, daß es kürzere Leitungen enthält, wodurch sich eine ausgezeichnete Hochfrequenzleistung ergibt, d. h. es treten kürzere Verzögerungszeiten auf und die Flan­ ken der Impulssignale steigen steil an bzw. fallen steil ab. Ein weiterer Vorteil der BGA-Gehäuse besteht in ihrer größeren Pinzahl bei relativ geringer Ge­ häusegröße, wodurch es möglich wird, eine große Anzahl von Pins (Anschlüssen) zur Verbindung mit der ge­ druckten Leiterplatte an der Unterseite des Gehäuses vorzusehen. Die BGA-Gehäuse besitzen jedoch u. a. den Nachteil, daß die Lötverbindungen nicht visuell geprüft werden können. Darüber hinaus weisen BGA-Gehäuse den Nachteil auf, daß die Gehäuse sich nicht bzw. nicht auf einfache Weise von der gedruckten Leiterplatte entfer­ nen und austauschen lassen.
Es ist daher eine Aufgabe der vorliegenden Erfindung, ein IC-Gehäuse vorzusehen, das für einen IC-Chip elek­ trische Verbindungen hoher Dichte sowie eine gute elek­ trische Leistung bietet.
Eine weitere Aufgabe der vorliegenden Erfindung ist es, ein IC-Gehäuse zu beschreiben, das als ein dem Chip an­ gepaßtes Gehäuse (CSP) ausgebildet ist, bei dem die Größe des Gehäuses der Größe des darin eingeschlossenen Chips entspricht.
Außerdem besteht eine Aufgabe der vorliegenden Erfin­ dung darin, ein IC-Gehäuse vorzusehen, das auf einfache Weise auf einer gedruckten Leiterplatte angebracht bzw. von dieser entfernt werden kann.
Darüber hinaus ist es Aufgabe der vorliegenden Erfin­ dung, ein IC-Gehäuse zu beschreiben, das Anschlußstruk­ turen aufweist, welche direkt auf dep Anschlußflecken eines IC-Chips ausgebildet sind und von denen jede auf­ grund ihrer Längsbereichsstruktur eine Kontaktkraft er­ zeugt.
Eine Aufgabe der vorliegenden Erfindung besteht außer­ dem darin, ein IC-Gehäuse vorzusehen, das Anschluß­ strukturen aufweist, welche direkt auf den Leiterplat­ tenanschlußflecken einer im IC-Gehäuse vorgesehenen ge­ druckten Leiterplatte ausgebildet sind, wobei die Lei­ terplattenanschlußflecken mit den Anschlußflecken des IC-Chips verbunden sind.
Schließlich besteht eine Aufgabe der vorliegenden Er­ findung darin, ein IC-Gehäuse zu beschreiben, das mit einem Befestigungselement versehen ist, mit dessen Hilfe es sich auf einfache Weise auf einer Leiterplatte befestigen bzw. wieder von dieser entfernen läßt.
Das erfindungsgemäße IC-Gehäuse weist Anschlüsse auf, die direkt auf metallisierten Anschlußflecken (Elektroden) einer integrierten Schaltung oder eines anderen dielektrischen Substrats ausgebildet sind und als Leitungen zur elektrischen Verbindung mit einer ge­ druckten Leiterplatte o. ä. aus dem IC-Gehäuse vorste­ hen. Die Anschlüsse werden auf den metallisierten An­ schlußflecken mit Hilfe der Photolithographietechnolo­ gie bei der Halbleiterherstellung erzeugt.
Das IC-Gehäuse gemäß der vorliegenden Erfindung besteht aus den folgenden Bestandteilen: einer Abdeckung aus isolierendem Material mit hoher Wärmeleitfähigkeit; ei­ nem IC-Chip mit einer Vorder- und einer Rückseite, wo­ bei die Rückseite durch ein Haftmittel an einer Innen­ decke der Abdeckung befestigt ist; einer Vielzahl von durch ein Photolithographieverfahren auf Anschlußflec­ ken auf der Vorderseite des IC-Chips hergestellten An­ schlüssen, wobei jeder Anschluß einen auf dem Anschluß­ flecken vertikal ausgebildeten Grundbereich, einen mit einem Ende auf dem Grundbereich angeordneten horizonta­ len Bereich sowie einen auf einem anderen Ende des ho­ rizontalen Bereichs vertikal angeordneten Anschlußbe­ reich umfaßt; sowie einem an der Vorderseite des IC- Chips zur luftdichten Abdichtung des IC-Gehäuses ange­ brachten Umhüllungsmaterial; wobei die Vielzahl von An­ schlüssen durch das Umhüllungsmaterial hindurch vor­ steht und der horizontale Bereich jedes Anschlusses eine Kontaktkraft erzeugt, wenn der Anschluß gegen einen Zielanschluß gepreßt wird.
In einer anderen AusgestaltUng umfaßt das IC-Gehäuse gemäß der vorliegenden Erfindung die folgenden Bestand­ teile: eine Abdeckung aus isolierendem Material mit ho­ her Wärmeleitfähigkeit, einen IC-Chip mit einer Vorder- und einer Rückseite, wobei die Rückseite mit Hilfe ei­ nes Haftmittels an einer Innendecke der Abdeckung befe­ stigt ist und die Vorderseite eine Vielzahl von aus leitfähigem Metall bestehenden Anschlußflecken auf­ weist; ein Elastomerelement, dessen Oberseite mit einem Mittelbereich der Vorderseite des IC-Chips in Kontakt kommt; ein Substrat für eine gedruckte Leiterplatte (PCB), welches an einer Unterseite des Elastomer-ele­ ments vorgesehen ist und eine Vielzahl von Leiterplat­ tenanschlußflecken aus leitfähigem Metall umfaßt; eine Vielzahl von Anschlüssen, die auf den auf dem Leiter­ plattensubstrat ausgebildeten Leiterplat­ tenanschlußflecken ausgeformt sind, wobei jeder An­ schluß durch ein Photolithographieverfahren hergestell t wurde und einen am Leiterplattenanschlußflecken verti­ kal ausgebildeten Grundbereich, einen mit einem Ende auf dem Grundbereich angeordneten horizontalen Bereich sowie einen auf einem anderen Ende des horizontalen Be­ reichs vertikal angeordneten Anschlußbereich umfaßt; eine Vielzahl von Leitungen, welche die auf dem IC-Chip vorgesehenen Anschlußflecken mit den auf dem Leiterplattensubstrat vorgesehenen Leiterplattenan­ schlußflecken verbinden; und ein Umhüllungsmaterial, welches die Vorderseite des IC-Chips und das Leiter­ plattensubstrat luftdicht abdeckt; wobei die Vielzahl von Anschlüssen durch das Umhüllungsmaterial vorsteht und der horizontale Bereich jedes Anschlusses eine Kon­ taktkraft erzeugt, wenn der Anschluß gegen einen Ziel­ anschluß gepreßt wird.
Ein weiterer Aspekt der vorliegenden Erfindung betrifft ein Verfahren zur Montage eines IC-Gehäuses auf einer gedruckten Leiterplatte. Das Montageverfahren umfaßt die folgenden Verfahrensschritte: Anbringen eines Ver­ bindungsstücks an der gedruckten Leiterplatte, wobei dieses Verbindungsstück an seinem oberen Ende mit einem Haken versehen ist; Vorsehen eines IC-Gehäuses mit ei­ ner Vielzahl von in einem Photolithographiverfahren hergestellten Anschlüssen, wobei jeder Anschluß in ei­ nem Photolithographieverfahren hergestellt wurde und einen auf dem Anschlußflecken vertikal ausgebildeten Grundbereich, einen mit einem Ende auf dem Grundbereich angeordneten horizontalen Bereich sowie einen auf einem anderen Ende des horizontalen Bereichs vertikal angeordneten Anschlußbereich umfaßt; Ausrichten des IC- Gehäuses auf der gedruckten Leiterplatte in einer Weise, daß die Anschlüsse auf entsprechenden, auf der gedruckten Leiterplatte ausgebildeten Anschlußflecken zu liegen kommen; Anbringen eines Befestigungsmittels mit einem Befestigungshebel über dem IC-Gehäuse; und Einhaken des Befestigungshebels in den am Ver­ bindungsstück ausgebildeten Haken sowie Drehen des Be­ festigungshebels, um das IC-Gehäuse gegen die gedruckte Leiterplatte zu pressen.
Das IC-Gehäuse gemäß der vorliegenden Erfindung bietet für einen IC-Chip hochdichte elektrische Verbindungen sowie eine hohe elektrische Leistung und kann außerdem als dem Chip angepaßtes Gehäuse (CSP) ausgebildet sein, bei dem die Größe des Gehäuses der Größe des darin eingeschlossenen Chips entspricht. Das IC-Gehäuse gemäß der vorliegenden Erfindung läßt sich auf einfache Weise an einer gedruckten Leiterplatte anbringen und wieder davon entfernen. Das IC-Gehäuse weist einzigartige Anschlußstrukturen auf, die direkt auf den Anschluß­ flecken eines IC-Chips oder auf an einem anderen Sub­ strat vorgesehenen Elektroden ausgebildet sind, wobei die Anschlußstrukturen aufgrund ihrer Federkräfte eine Kontaktkraft erzeugen.
Im folgenden wird die vorliegende Erfindung unter Be­ zugnahme auf die beigefügte Zeichnung näher erläutert. In der Zeichnung zeigen
Fig. 1 eine Perspektivansicht eines Beispiels für den Aufbau eines herkömmlichen IC- Gehäuses;
Fig. 2 eine geschnittene Seitenansicht eines anderen Beispiels eines herkömmlichen IC-Gehäuses;
Fig. 3 eine geschnittene Seitenansicht eines IC-Gehäuses gemäß der vorliegenden Erfindung;
Fig. 4 eine Unteransicht des erfindungsgemä­ ßen IC-Gehäuses gemäß Fig. 3;
Fig. 5A bis 5R Schemadiagramme eines Beispiels für das Herstellungsverfahren zur Erzeu­ gung der Anschlußstrukturen des IC-Ge­ häuses gemäß der vorliegenden Erfin­ dung;
Fig. 6 eine geschnittene Seitenansicht eines weiteren Beispiels eines erfindungsge­ mäßen IC-Gehäuses;
Fig. 7 eine geschnittene Seitenansicht eines Beispiels für die Struktur zur Befe­ stigung eines IC-Gehäuses gemäß der vorliegenden Erfindung an einer ge­ druckten Leiterplatte;
Fig. 8 eine geschnittene Seitenansicht eines weiteren Beispiels für eine Struktur zur Befestigung eines IC-Gehäuses ge­ mäß der vorliegenden Erfindung an ei­ ner gedruckten Leiterplatte.
Im folgenden wird das bevorzugte Ausführungsbeispiel eines IC-Gehäuses gemäß der vorliegenden Erfindung un­ ter Bezugnahme auf die Fig. 3 bis 8 näher beschrieben. Fig. 3 zeigt eine geschnittene Seitenansicht eines Bei­ spiels eines erfindungsgemäßen IC-Gehäuses, welches einzigartige Anschlußstrukturen aufweist, die direkt auf einem IC-Chip ausgebildet sind. Das Her­ stellungsverfahren dieser Anschlußstrukturen wird spä­ ter unter Bezugnahme auf die Fig. 5A bis 5R detailliert erläutert.
Beim Beispiel gemäß Fig. 3 ist ein IC-Chip 34 von einer Abdeckung 37 umschlossen, die vorzugsweise aus einem elektrisch isolierenden, jedoch wärmeleitfähigen Mate­ rial, wie Keramik oder Kunststoff, besteht. Der IC-Chip 34 kann mit Hilfe eines Haftmittels 35 an der Abdeckung 37 befestigt sein, um zum einen ein pyhsikalischer Schutz und zum anderen eine Wärmeableitung vom IC-Chip 34 über die Abdeckung 37 nach außen zu erzielen. Auf der Oberfläche des IC-Chips 34 ist eine Vielzahl von Anschlußflecken 32 als Elektroden für innere Schaltun­ gen vorgesehen. Direkt auf den Anschlußflecken 32 des IC-Chips 34 sind durch ein Photolithographieverfahren Anschlüsse 30 ausgebildet. Der untere Teil des IC-Ge­ häuses besteht zur luftdichten Abdichtung aus einem Um­ hüllungsmaterial 38, wie etwa Epoxidharz.
Jeder Anschluß 30 besitzt die in Fig. 3 dargestellte Form und ist auf einem auch mit a gekennzeichneten An­ schlußflecken 32 ausgebildet. Der Anschluß 30 besteht aus vertikalen Bereichen b und d und einem horizontalen Längsbereich c sowie einem Spitzenbereich e. Der Spit­ zenbereich e des Anschlusses 30 ist vorzugsweise zuge­ schärft, um eine Reibwirkung zu erzielen, wenn er gegen einen Zielanschluß, etwa einen auf der gedruckten Lei­ terplatte ausgebildeten Anschlußflecken gepreßt wird. Wenn beispielsweise ein etwa auf einer gedruckten Lei­ terplatte ausgebildeter Zielanschluß auf seiner Ober­ fläche Gold oder Aluminiumoxid aufweist, so ist die Reibwirkung üblicherweise nötig, um einen ausreichenden elektrischen Kontakt mit geringem Kontaktwiderstand herzustellen.
Aufgrund der Federkraft des horizontalen Längsbereichs c wirkt eine ausreichende Kontaktkraft auf den auf der gedruckten Leiterplatte befindlichen Zielanschluß ein. Die auf die Federkraft des horizontalen Längsbereichs c zurückgehende Elastizität dient auch zur Kompensation von Größenunterschieden bzw. Abweichungen in der Eben­ heit (Wölbungsfreiheit) bei den jeweiligen Anschlüssen 30 und den Zielanschlüssen, wie etwa den Anschlußflecken auf der gedruckten Leiterplatte.
Als Material für den Anschluß 30 kommen u. a. Nickel, Aluminium und Kupfer in Frage. Der Spitzenbereich e kann mit Nickel-Palladium, Rhodium, Nickel-Gold, Iri­ dium oder einigen anderen ablagerbaren Materialien plattiert sein. Ein Anschluß 30 für IC = Leitungen kann bei einem Abstand von 50 µm zwischen den Zielanschlüs­ sen eine Gesamthöhe von 100 bis 400 µm (vorzugsweise ca. 200 µm), eine horizontale Länge von 50 bis 400 µm (vorzugsweise 150-200 µm) und eine Dicke von etwa 30 bis 60 µm aufweisen.
Fig. 4 zeigt eine Unteransicht des IC-Gehäuses gemäß der vorliegenden Erfindung gemäß Fig. 3. An der durch das Umhüllungsmaterial 38 in der Abdeckung 37 luftdicht ab­ gedichteten Unterseite des IC-Gehäuses ist eine Viel­ zahl von Paaren aus Anschlußflecken und Anschlüssen 30 angeordnet. Da die Anschlüsse 30 direkt auf den An­ schlußflecken 32 des IC-Chips 34 angebracht sind, las­ sen sich die Anschlußflecken 32 und die Anschlüsse 30 beliebig anordnen. Somit kann auf dem erfindungsgemäßen IC-Gehäuse eine große Anzahl von Anschlüssen 30 vorge­ sehen werden.
Die Fig. 5A bis 5R zeigen ein Beispiel für ein Herstel­ lungsverfahren der erfindungsgemäßen Anschlüsse 30 un­ ter Einsatz der Photolithograpie-Technologie. Wie in Fig. 5A dargestellt, wird eine beispielsweise aus Kupfer bestehende dünne Metallschicht 57 auf dem Siliziumsub­ strat (IC-Chip) 34 hergestellt. Die Metallschicht 57 dient zur Erzielung einer elektrischen Leitfähigkeit zur Ausbildung des Anschlußflecken (Verbindungsspur) 32 und des Anschlusses 30 gemäß Fig. 3 durch einen galvani­ sches Plattierungsschritt. Werden der Anschlußflecken 32 und der Anschluß 30 mit Hilfe anderer Ablagerungsverfahren, wie etwa eines Zerstäubungs- oder Aufdampfungsverfahrens etc., ausgebildet, so kann auf die dünne Metallschicht 57 ggf. verzichtet werden.
Auf der Anschlußfleckenschicht 32 wird eine Fotolack­ schicht 42 ausgebildet, über der eine Maske 45 ausge­ richtet und dann mit ultraviolettem Licht belichtet wird, wie sich Fig. 5B entnehmen läßt. Wird ein positiv wirkender Fotolack verwendet, so härtet der von den lichtundurchlässigen Bereichen der Maske 45 abgedeckte Fotolack nach dem Belichten aus. Der belichtete Teil des Lacks kann aufgelöst und abgewaschen werden, wäh­ rend die Photomasken-Schicht 42 gemäß Fig. 5C zurück­ bleibt. Das Kontaktmaterial, wie etwa Kupfer, Nickel, Aluminium oder ein anderes Metall, wird im von der Pho­ tomaske 42 freigelassenen Fenster abgelagert und bildet so, wie in Fig. 5D dargestellt, den Anschlußflecken 32. Der Anschlußflecken 32 gemäß Fig. 5D entspricht dem Be­ reich a in den Fig. 3 und 4.
Bei dem Verfahren gemäß Fig. 5E wird eine dünne Metall­ schicht 58 zum Beispiel durch Plattieren auf dem An­ schlußflecken (Verbindungsspur) 32 ausgebildet. Diese Metallschicht 58 dient unter anderem zum Schutz des An­ schlußflecken 32 vor dem Ätzen in einem späteren Ver­ fahrensschritt. Für die Metallschicht 58 sollten dabei andere Materialien verwendet werden, als für den An­ schlußflecken 32 bzw. die dünne Metallschicht 57. Wie sich Fig. 5F entnehmen läßt, wird auf der Photomaske 42 mit Hilfe desselben Photolithographieverfahrens wie in den Fig. 5B und 5C eine Photomaskenschicht 43 ausgebil­ det. Fig. 5G zeigt, wie das Anschlußmaterial, bei­ spielsweise Nickel, Aluminium bzw. Kupfer, im von der Photomaske 43 freigelassenen Fenster abgelagert wird und so den vertikalen Bereich b des in Fig. 3 darge­ stellten Anschlusses 30 bildet. Bei diesem Verfahren können eine Vielzahl verschiedener Ablagerungstechniken eingesetzt werden, beispielsweise Vakuumaufdampfungs-, Kathodenzerstäubungs-, Aufdampfungs- und Plat­ tierungstechniken. Der in Fig. 5 G dargestellte überste­ hende Plattierungsbereich wird durch einen Schleif­ schritt (Glätten) gemäß Fig. 5H abgetragen.
Das gerade beschriebene Verfahren wird zur Herstellung der anderen Bereiche des Anschlusses 30 wiederholt. Wie Fig. 5I zu entnehmen ist, wird mit Hilfe des Photolitho­ graphieverfahrens gemäß den Fig. 5B und 5C eine Photo­ maskenschicht 44 oberhalb der Photomaskenschicht 43 hergestellt, um den horizontalen Längsbereich c des An­ schlusses 30 zu erzeugen. Der horizontale Längsbereich c wird, wie in Fig. 5 J gezeigt, durch das Ablagerungs­ verfahren hergestellt, und danach wird an ihm ein Glät­ tungsschritt durchgeführt, um den überstehenden Plat­ tierungsbereich abzutragen, wie sich Fig. 5K entnehmen läßt. Auf der Photomaske 44 und dem horizontalen Längs­ bereich c wird sodann eine Photomaskenschicht 46 herge­ stellt, wie in Fig. 5L gezeigt, um den vertikalen Be­ reich d des Anschlusses 30 auszubilden. Die Photomaske 46 wird dabei mit demselben Photolithographieverfahren erzeugt wie dies den Fig. 5B und 5C zu entnehmen ist. Nach der Ablagerung wird nun der vertikale Bereich d gemäß Fig. 3 in den Photomaskenschichten ausgebildet, wie dies in Fig. 5M gezeigt ist, und auch hier wird so­ dann ein Glättungsschritt zum Abtragen des überstehen­ den Plattierungsbereichs durchgeführt, wie in Fig. 5N gezeigt. Auch in Fig. 50 ist eine Photomaske 48 darge­ stellt, die zur Ausbildung der in Fig. 5P gezeigten Spitze e des Anschlusses 30 dient.
Wie sich Fig. 5Q entnehmen läßt, werden die Photomasken 42, 43, 44, 46 und 48 mit einem speziellen Lö­ sungsmittel entfernt, das aus der Photolithographie- Technik bereits bekannt ist. Ein Ätzschritt wird an der Struktur gemäß Fig. 5Q so durchgeführt, daß ein Großteil der Metallschicht 57 abgetragen wird, wie dies Fig. 5R zu entnehmen ist. Wie erwähnt, werden der Anschluß 30 und der Anschlußflecken (Verbindungsspur) 32 mit Hilfe der Photolithographie-Technologie auf dem IC-Chip (Siliziumsubstrat) 34 hergestellt.
Fig. 6 zeigt eine geschnittene Seitenansicht eines wei­ teren Beispiels eines IC-Gehäuses gemäß der vorliegen­ den Erfindung. Beim Beispiel gemäß Fig. 6 wird ein IC- Chip 64 von einer Abdeckung 67 umschlossen, die vor­ zugsweise aus elektrisch nicht leitendem, jedoch wärme­ leitfähigem Material, wie etwa Keramik oder Kunststoff, besteht. Der IC-Chip 64 kann durch ein Haftmittel 65 so an der Abdeckung 37 angebracht werden, daß ein pyhsi­ kalischer Schutz ebenso erzielt wird wie eine Wärmeab­ leitung. Der untere Teil des IC-Gehäuses ist zur luft­ dichten Abdichtung mit einem Umhüllungsmaterial 68, wie etwa Epoxidharz, versehen.
Zwischen der Unterseite des IC-Chips 64 und einem Sub­ strat 69 einer gedruckten Leiterplatte (PCB) ist ein Elastomerelement 66 vorgesehen. Die gedruckte Leiter­ platte 69 weist Leiterplattenanschlußflecken (Elektroden) 62 auf, auf denen Anschlüsse 30 in der in Fig. 6 gezeigten Weise vorstehen. Die Anschlußflecken 32 auf dem IC-Chip 64 und die Leiterplattenanschlußflecken 62 auf dem Leiterplattensubstrat 69 sind durch eine Leitung 63, beispielsweise durch ein auf einer biegsamen gedruckten Leiterplatte ausgebildeten Leitmu­ ster, miteinander verbunden. Das Elastomerelement 66 läßt sich beispielsweise in horizontaler Richtung ver­ schieben und bietet so zwischen den Anschlüssen 30 und dem IC-Chip 64 eine elastische Verbindung, wenn das IC- Gehäuse gegen eine gedruckte Leiterplatte gepreßt wird oder sich die Temperatur erheblich verändert.
Beim vorliegenden Beispiel sind die Anschlußflecken 32 am Rand des IC-Chips 64 angeordnet und die Anschlüsse 30 befinden sich im Mittelbereich des IC-Gehäuses. So­ mit ist die Anzahl der beim Beispiel gemäß Fig. 6 zur Verfügung stehenden Anschlüsse gegebenenfalls geringer als diejenige beim Beispiel gemäß Fig. 3. Ähnlich wie beim Beispiel gemäß Fig. 3 sind die Anschlüsse 30 durch das unter Bezugnahme auf die Fig. 5A bis 5R erläuterte Photolithographieverfahren direkt auf den Leiterplattenanschlußflecken 62 ausgebildet.
Die Fig. 7 und 8 zeigen geschnittene Seitenansichten von Beispielen für die Struktur zur Befestigung des erfin­ dungsgemäßen IC-Gehäuses an einer gedruckten Leiter­ platte. Beim Beispiel gemäß Fig. 7 ist das IC-Gehäuse gemäß der vorliegenden Erfindung durch einen Befestigungsmechanismus an einer gedruckten Leiter­ platte gehaltert, welcher ein Paar von Befestigungshe­ beln aufweist. Bei diesem Beispiel ist das Befesti­ gungselement 83 mit einem Paar von jeweils an einem Ende angeordneten Befestigungshebeln 85 so versehen, daß es gegen die Oberfläche der Abdeckung 37 (67) des IC-Gehäuses drückt. Ein Paar von Verbindungsstücken 87 ist beispielsweise durch einen Preßsitz an einer ge­ druckten Leiterplatte 74 befestigt. Jedes Verbindungs­ stück 87 weist an seinem oberen Ende einen Haken auf, der mit dem entsprechenden Befestigungshebel 85, wie in Fig. 7 gezeigt, in Eingriff kommt. Wird der Befesti­ gungsmechanismus geschlossen, so werden dementsprechend die Anschlüsse 30 des IC-Gehäuses gegen die auf der ge­ druckten Leiterplatte 74 befindlichen Anschlußflecken 72 gepreßt, wodurch zwischen beiden ein elektrischer Kontakt entsteht. Beim Beispiel gemäß Fig. 8 ist ein Be­ festigungsmechanismus mit einem an einem Ende des Befe­ stigungselements 83 ausgebildeten Befestigungshebel 85 vorgesehen. Ein Verbindungsstück 88 kann mechanisch mit dem Befestigungselement 83 verbunden sein. Vorzugsweise sind die Befestigungshebel 85 federbetäti%t, um das IC- Gehäuse auf einfache Weise an der gedruckten Leiter­ platte anzubringen bzw. davon zu entfernen.
Wie sich den obigen Ausführungen entnehmen läßt, ist das IC-Gehäuse gemäß der vorliegenden Erfindung in der Lage, hochdichte elektrische Verbindungen und eine hohe elektrische Leistung für IC-Chips zu bieten und es kann als ein dem Chip angepaßtes Gehäuse (CSP) ausgeführt sein, bei dem die Größe des Gehäuses der Größe des darin eingeschlossenen Chips entspricht. Das IC-Gehäuse gemäß der vorliegenden Erfindung kann auf einfache Weise an einer gedruckten Leiterplatte angebracht bzw. davon entfernt werden. Das IC-Gehäuse weist zudem einzigartige Anschlußstrukturen auf, die direkt auf den Anschlußflecken eines IC-Chips bzw. den Elektroden auf anderen Substraten ausgebildet sind, wobei diese An­ schlußstrukturen aufgrund ihrer Federkräfte eine Kon­ taktkraft erzeugen.

Claims (14)

1. Gehäuse für eine integrierte Schaltung (IC), enthal­ tend
  • 1. eine Abdeckung aus isolierendem Material mit ho­ her Wärmeleitfähigkeit;
  • 2. einen IC-Chip mit einer Vorder- und einer Rück­ seite, wobei die Rückseite an einer Innendecke der Abdeckung befestigt ist;
  • 3. eine Vielzahl von durch ein Photolithographie­ verfahren auf Anschlußflecken auf der Vorder­ seite des IC-Chips hergestellten Anschlüssen, wobei jeder Anschluß einen auf dem Anschlußflec­ ken vertikal ausgebildeten Grundbereich, einen mit einem Ende auf dem Grundbereich angeordneten horizontalen Bereich sowie einen auf einem ande­ ren Ende des horizontalen Bereichs vertikal an­ geordneten Anschlußbereich umfaßt; sowie
  • 4. ein an der Vorderseite des IC-Chips zur luft­ dichten Abdichtung des IC-Gehäuses angebrachtes Umhüllungsmaterial;
  • 5. wobei die Vielzahl von Anschlüssen durch das Um­ hüllungsmaterial hindurch vorsteht und der hori­ zontale Bereich jedes Anschlusses eine Kontakt­ kraft erzeugt, wenn der Anschluß gegen einen Zielanschluß gepreßt wird.
2. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 1, wobei die Anschlußflecken auf dem IC-Chip aus Metall bestehen und durch ein Metallisierungs­ verfahren, enthaltend ein Ablagerungs-, Aufdamp­ fungs-, Zerstäubungs- oder Plattierungsverfahren, gebildet werden.
3. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 1, wobei die Anschlüsse direkt auf den An­ schlußflecken hergestellt werden, um diese elek­ trisch zu verbinden.
4. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 1, wobei die Anschlüsse aus Metall bestehen und durch ein Ablagerungsverfahren erzeugt werden, nachdem auf den Anschlußflecken eine Fotomaske aus­ gebildet wurde.
5. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 1, wobei die Anschlüsse auf den Anschlußflec­ ken durch eine Wiederholung von wenigstens drei Photolithographieverfahren hergestellt werden, wobei jedes Photolithographieverfahren die Verfahrens­ schritte einer Beschichtung mit Fotolack, der Mas­ kenherstellung, der Belichtung, der Entfernung des Fotolacks und einer galvanischen Materialablagerung umfaßt.
6. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 1, wobei der Anschlußbereich des Anschlusses aus einem Material besteht, das nicht zu den zur Herstellung des Anschlusses der Ausführungsform ver­ wendeten Materialien gehört.
7. Gehäuse für eine integrierte Schaltung (IC), enthal­ tend
  • 1. eine Abdeckung aus isolierendem Material mit ho­ her Wärmeleitfähigkeit;
  • 2. einen IC-Chip mit einer Vorder- und einer Rück­ seite, wobei die Rückseite mit Hilfe eines Haft­ mittels an einer Innendecke der Abdeckung befe­ stigt ist und die Vorderseite eine Vielzahl von aus leitfähigem Material bestehenden Anschluß­ flecken aufweist;
  • 3. ein Elastomerelement, dessen Oberseite mit einem Mittelbereich der Vorderseite des IC-Chips in Kontakt kommt;
  • 4. ein Substrat für eine gedruckte Leiterplatte (PCB), welches an einer Unterseite des Elasto­ mer-elements vorgesehen ist und eine Vielzahl von Leiterplattenanschlußflecken aus leitfähigem Metall umfaßt;
  • 5. eine Vielzahl von Anschlüssen, die auf den auf dem Leiterplattensubstrat ausgebildeten Leiterplattenanschlußflecken ausgeformt sind, wobei jeder Anschluß durch ein Photolithogra­ phieverfahren hergestellt wurde und einen am Leiterplattenanschlußflecken vertikal ausgebil - deten Grundbereich, einen mit einem Ende auf dem Grundbereich angeordneten horizontalen Bereich sowie einen auf einem anderen Ende des horizon­ talenBereichs vertikal angeordneten Anschlußbe­ reich umfaßt;
  • 6. eine Vielzahl von Leitungen, welche die auf dem IC-Chip vorgesehenen Anschlußflecken mit den auf dem Leiterplattensubstrat vorgesehenen Leiter­ plattenanschlußflecken verbindet; und
  • 7. ein Umhüllungsmaterial, welches die Vorderseite des IC-Chips und das Leiterplattensubstrat so abdeckt, daß das IC-Gehäuse luftdicht abgedich­ tet wird;
  • 8. wobei die Vielzahl von Anschlüssen durch das Um­ hüllungsmaterial vorsteht und der horizontale Bereich jedes Anschlusses eine Kontaktkraft er­ zeugt, wenn der Anschluß gegen einen Zielan­ schluß gepreßt wird.
8. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 7, wobei die Anschlußflecken auf dem IC-Chip aus Metall bestehen und durch ein Metallisierungs­ verfahren, enthaltend ein Ablagerungs-, Aufdamp­ fungs-, Zerstäubungs- oder Plattierungsverfahren, gebildet werden.
9. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 7, wobei die Anschlüsse direkt auf den An­ schlußflecken hergestellt werden, um diese elek­ trisch zu verbinden.
10. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 7, wobei die Anschlüsse aus Metall bestehen und durch ein tlagerungsverfahren erzeugt werden, nachdem auf den Anschlußflecken eine Fotomaske aus­ gebildet wurde.
11. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 7, wobei die Anschlüsse auf den Anschlußflec­ ken durch eine Wiederholung von wenigstens drei Photolithographieverfahren hergestellt werden, wobei jedes Photolithographieverfahren die Verfahrens­ schritte einer Beschichtung mit Fotolack, der Mas­ kenherstellung, der Belichtung, der Entfernung des Fotolacks und einer galvanischen Materialablagerung umfaßt.
12. Gehäuse für eine integrierte Schaltung (IC) nach An­ spruch 7, wobei der Anschlußbereich des Anschlusses aus einem Material besteht, das nicht zu den zur Herstellung des Anschlusses der Ausführungsform ver­ wendeten Materialien gehört.
13. Verfahren zur Montage eines IC-Gehäuses auf einer Leiterplatte, enthaltend die folgenden Verfahrens­ schritte:
  • 1. Anbringen eines Verbindungsstücks an der ge­ druckten Leiterplatte, wobei dieses Verbindungs­ stück an seinem oberen Ende mit einem Haken ver­ sehen ist;
  • 2. Vorsehen eines IC-Gehäuses mit einer Vielzahl von im IC-Gehäuse auf Anschlußflecken eines Halbleiter-Chips angeordneten Anschlüssen, wobei jeder Anschluß durch ein Photo­ lithographieverfahren hergestellt wurde und einen auf dem Anschlußflecken vertikal aus­ gebildeten Grundbereich, einen mit einem Ende auf dem Grundbereich angeordneten horizontalen Bereich sowie einen auf einem anderen Ende des horizontalen Bereichs vertikal angeordneten An­ schlußbereich umfaßt;
  • 3. Ausrichten des IC-Gehäuses auf der gedruckten Leiterplatte in einer Weise, daß die Anschlüsse auf entsprechenden, auf der gedruckten Leiter­ platte ausgebildeten Anschlußflecken zu liegen kommen;
  • 4. Anbringen eines Befestigungsmittels mit einem Befestigungshebel über dem IC-Gehäuse; und
  • 5. Einhaken des Befestigungshebels in den am Ver­ bindungsstück ausgebildeten Haken sowie Drehen des Befestigungshebels, um das IC-Gehäuse gegen die gedruckte Leiterplatte zu pressen.
14. Verfahren zur Montage eines IC-Gehäuses auf einer gedruckten Leiterplatte nach Anspruch 13, wobei das Verbindungsstück ein Paar stabartiger Elemente um­ faßt, ein unterer Bereich jedes Elements in einer Durchgangsöffnung der gedruckten Leiterplatte in ei­ nem Preßsitz gehaltert wird und wobei das Befestigungsmittel an jedem seiner Enden einen Be­ festigungshebel aufweist.
DE19940633A 1998-08-27 1999-08-27 IC-Gehäuse Ceased DE19940633A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/140,961 US6031282A (en) 1998-08-27 1998-08-27 High performance integrated circuit chip package

Publications (1)

Publication Number Publication Date
DE19940633A1 true DE19940633A1 (de) 2000-03-02

Family

ID=22493554

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19940633A Ceased DE19940633A1 (de) 1998-08-27 1999-08-27 IC-Gehäuse

Country Status (6)

Country Link
US (1) US6031282A (de)
JP (1) JP3410396B2 (de)
KR (1) KR20000017577A (de)
DE (1) DE19940633A1 (de)
SG (1) SG95603A1 (de)
TW (1) TW464961B (de)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
US7063541B2 (en) 1997-03-17 2006-06-20 Formfactor, Inc. Composite microelectronic spring structure and method for making same
SG108210A1 (en) * 1998-06-19 2005-01-28 Advantest Corp Probe contactor formed by photolithography process
US6184576B1 (en) * 1998-09-21 2001-02-06 Advantest Corp. Packaging and interconnection of contact structure
US6441315B1 (en) 1998-11-10 2002-08-27 Formfactor, Inc. Contact structures with blades having a wiping motion
US6436802B1 (en) * 1998-11-30 2002-08-20 Adoamtest Corp. Method of producing contact structure
US6579804B1 (en) * 1998-11-30 2003-06-17 Advantest, Corp. Contact structure and production method thereof and probe contact assembly using same
SG75186A1 (en) * 1998-11-30 2000-09-19 Advantest Corp Method for producing contact structures
US6255126B1 (en) * 1998-12-02 2001-07-03 Formfactor, Inc. Lithographic contact elements
TW589453B (en) * 1998-12-02 2004-06-01 Formfactor Inc Lithographic contact elements
US6268015B1 (en) 1998-12-02 2001-07-31 Formfactor Method of making and using lithographic contact springs
US6672875B1 (en) 1998-12-02 2004-01-06 Formfactor, Inc. Spring interconnect structures
US6491968B1 (en) 1998-12-02 2002-12-10 Formfactor, Inc. Methods for making spring interconnect structures
US6644982B1 (en) * 1998-12-04 2003-11-11 Formfactor, Inc. Method and apparatus for the transport and tracking of an electronic component
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
US6351133B1 (en) * 1999-03-31 2002-02-26 Adoamtest Corp. Packaging and interconnection of contact structure
US6888362B2 (en) * 2000-11-09 2005-05-03 Formfactor, Inc. Test head assembly for electronic components with plurality of contoured microelectronic spring contacts
US6713374B2 (en) 1999-07-30 2004-03-30 Formfactor, Inc. Interconnect assemblies and methods
US7189077B1 (en) 1999-07-30 2007-03-13 Formfactor, Inc. Lithographic type microelectronic spring structures with improved contours
US6780001B2 (en) * 1999-07-30 2004-08-24 Formfactor, Inc. Forming tool for forming a contoured microelectronic spring mold
US6939474B2 (en) * 1999-07-30 2005-09-06 Formfactor, Inc. Method for forming microelectronic spring structures on a substrate
US7435108B1 (en) * 1999-07-30 2008-10-14 Formfactor, Inc. Variable width resilient conductive contact structures
US6396296B1 (en) * 2000-05-15 2002-05-28 Advanced Micro Devices, Inc. Method and apparatus for electrical characterization of an integrated circuit package using a vertical probe station
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6809935B1 (en) 2000-10-10 2004-10-26 Megic Corporation Thermally compliant PCB substrate for the application of chip scale packages
KR100410946B1 (ko) * 2001-05-16 2003-12-18 삼성전기주식회사 이미지 센서 모듈 및 그 제조 방법
US6555920B2 (en) * 2001-07-02 2003-04-29 Intel Corporation Vertical electronic circuit package
US6759311B2 (en) 2001-10-31 2004-07-06 Formfactor, Inc. Fan out of interconnect elements attached to semiconductor wafer
US6911726B2 (en) * 2002-06-07 2005-06-28 Intel Corporation Microelectronic packaging and methods for thermally protecting package interconnects and components
US20040000428A1 (en) * 2002-06-26 2004-01-01 Mirng-Ji Lii Socketless package to circuit board assemblies and methods of using same
US7122760B2 (en) * 2002-11-25 2006-10-17 Formfactor, Inc. Using electric discharge machining to manufacture probes
US20040119485A1 (en) * 2002-12-20 2004-06-24 Koch Daniel J. Probe finger structure and method for making a probe finger structure
US6945827B2 (en) * 2002-12-23 2005-09-20 Formfactor, Inc. Microelectronic contact structure
JP3952963B2 (ja) * 2003-02-21 2007-08-01 ヤマハ株式会社 半導体装置及びその製造方法
US6948940B2 (en) * 2003-04-10 2005-09-27 Formfactor, Inc. Helical microelectronic contact and method for fabricating same
US7005751B2 (en) * 2003-04-10 2006-02-28 Formfactor, Inc. Layered microelectronic contact and method for fabricating same
US7056131B1 (en) 2003-04-11 2006-06-06 Neoconix, Inc. Contact grid array system
US7628617B2 (en) * 2003-06-11 2009-12-08 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US7244125B2 (en) * 2003-12-08 2007-07-17 Neoconix, Inc. Connector for making electrical contact at semiconductor scales
US20100167561A1 (en) * 2003-04-11 2010-07-01 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US20050120553A1 (en) * 2003-12-08 2005-06-09 Brown Dirk D. Method for forming MEMS grid array connector
US7114961B2 (en) * 2003-04-11 2006-10-03 Neoconix, Inc. Electrical connector on a flexible carrier
US20070020960A1 (en) * 2003-04-11 2007-01-25 Williams John D Contact grid array system
US7758351B2 (en) * 2003-04-11 2010-07-20 Neoconix, Inc. Method and system for batch manufacturing of spring elements
US7113408B2 (en) * 2003-06-11 2006-09-26 Neoconix, Inc. Contact grid array formed on a printed circuit board
US8584353B2 (en) * 2003-04-11 2013-11-19 Neoconix, Inc. Method for fabricating a contact grid array
US7597561B2 (en) * 2003-04-11 2009-10-06 Neoconix, Inc. Method and system for batch forming spring elements in three dimensions
US6809418B1 (en) * 2003-09-10 2004-10-26 Kung-Chao Tung Integrated circuit package structure
US20050083071A1 (en) * 2003-10-16 2005-04-21 Fred Hartnett Electronic circuit assembly test apparatus
US20050227510A1 (en) * 2004-04-09 2005-10-13 Brown Dirk D Small array contact with precision working range
US7383632B2 (en) * 2004-03-19 2008-06-10 Neoconix, Inc. Method for fabricating a connector
US7025601B2 (en) * 2004-03-19 2006-04-11 Neoconix, Inc. Interposer and method for making same
US20050205988A1 (en) * 2004-03-19 2005-09-22 Epic Technology Inc. Die package with higher useable die contact pad area
US7090503B2 (en) * 2004-03-19 2006-08-15 Neoconix, Inc. Interposer with compliant pins
US7347698B2 (en) * 2004-03-19 2008-03-25 Neoconix, Inc. Deep drawn electrical contacts and method for making
US7695053B1 (en) * 2004-04-16 2010-04-13 Bae Systems Survivability Systems, Llc Lethal threat protection system for a vehicle and method
US9476911B2 (en) 2004-05-21 2016-10-25 Microprobe, Inc. Probes with high current carrying capability and laser machining methods
US8988091B2 (en) * 2004-05-21 2015-03-24 Microprobe, Inc. Multiple contact probes
US7759949B2 (en) * 2004-05-21 2010-07-20 Microprobe, Inc. Probes with self-cleaning blunt skates for contacting conductive pads
US9097740B2 (en) 2004-05-21 2015-08-04 Formfactor, Inc. Layered probes with core
US7659739B2 (en) * 2006-09-14 2010-02-09 Micro Porbe, Inc. Knee probe having reduced thickness section for control of scrub motion
USRE43503E1 (en) 2006-06-29 2012-07-10 Microprobe, Inc. Probe skates for electrical testing of convex pad topologies
US20060000642A1 (en) * 2004-07-01 2006-01-05 Epic Technology Inc. Interposer with compliant pins
US7354276B2 (en) * 2004-07-20 2008-04-08 Neoconix, Inc. Interposer with compliant pins
US7590909B2 (en) * 2005-08-24 2009-09-15 Hewlett-Packard Development Company, L.P. In-circuit testing system and method
US20070050738A1 (en) * 2005-08-31 2007-03-01 Dittmann Larry E Customer designed interposer
US7649367B2 (en) * 2005-12-07 2010-01-19 Microprobe, Inc. Low profile probe having improved mechanical scrub and reduced contact inductance
US7357644B2 (en) * 2005-12-12 2008-04-15 Neoconix, Inc. Connector having staggered contact architecture for enhanced working range
US7312617B2 (en) 2006-03-20 2007-12-25 Microprobe, Inc. Space transformers employing wire bonds for interconnections with fine pitch contacts
KR100838511B1 (ko) * 2006-07-31 2008-06-17 주식회사 파이컴 프로브 형성 방법
US8907689B2 (en) * 2006-10-11 2014-12-09 Microprobe, Inc. Probe retention arrangement
US7514948B2 (en) * 2007-04-10 2009-04-07 Microprobe, Inc. Vertical probe array arranged to provide space transformation
US8723546B2 (en) 2007-10-19 2014-05-13 Microprobe, Inc. Vertical guided layered probe
US8230593B2 (en) * 2008-05-29 2012-07-31 Microprobe, Inc. Probe bonding method having improved control of bonding material
US8073019B2 (en) * 2009-03-02 2011-12-06 Jian Liu 810 nm ultra-short pulsed fiber laser
US8641428B2 (en) 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
KR101689547B1 (ko) * 2015-01-22 2016-12-26 주식회사 유니드 전기 접속 구조의 제조 방법
CN104979303B (zh) * 2015-07-08 2018-12-04 气派科技股份有限公司 一种高密度集成电路封装结构
TWI773381B (zh) * 2021-06-15 2022-08-01 美商全球連接器科技有限公司 電性檢測載板裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4992376A (en) * 1988-09-19 1991-02-12 Bristol-Myers Company Biological pure culture of Streptomyces violaceus ATCC 53807
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
EP0538010A3 (en) * 1991-10-17 1993-05-19 Fujitsu Limited Semiconductor package, a holder, a method of production and testing for the same
JPH0864647A (ja) * 1994-08-19 1996-03-08 Hitachi Ltd 半導体装置の検査方法
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
JPH08330311A (ja) * 1995-06-02 1996-12-13 Citizen Watch Co Ltd 半導体装置
US5866939A (en) * 1996-01-21 1999-02-02 Anam Semiconductor Inc. Lead end grid array semiconductor package
JP3863213B2 (ja) * 1996-03-27 2006-12-27 株式会社ルネサステクノロジ 半導体装置

Also Published As

Publication number Publication date
JP3410396B2 (ja) 2003-05-26
SG95603A1 (en) 2003-04-23
US6031282A (en) 2000-02-29
TW464961B (en) 2001-11-21
KR20000017577A (ko) 2000-03-25
JP2000074993A (ja) 2000-03-14

Similar Documents

Publication Publication Date Title
DE19940633A1 (de) IC-Gehäuse
DE69834561T2 (de) Halbleiteranordnung und herstellungsverfahren dafür
DE69635397T2 (de) Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
DE60033901T2 (de) Verpackung für Halbleitervorrichtung und deren Herstellungsverfahren
DE10148042B4 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines höhenstrukturierten metallischen Systemträgers und Verfahren zu deren Herstellung
DE10295940B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock
DE60300619T2 (de) Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE69918631T2 (de) Flipchip-Metallisierung für eine elektronische Baugruppe
DE69133497T2 (de) Leiterrahmen für eine Halbleiteranordnung und dessen Herstellungsverfahren
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102007027378B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE19650296A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10031204A1 (de) Systemträger für Halbleiterchips und elektronische Bauteile sowie Herstellungsverfahren für einen Systemträger und für elektronische Bauteile
DE2810054A1 (de) Elektronische schaltungsvorrichtung und verfahren zu deren herstellung
DE10301512A1 (de) Verkleinertes Chippaket und Verfahren zu seiner Herstellung
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE4113954A1 (de) Matrix-verbindungsglied
WO2005041295A2 (de) Halbleitermodul mit gehäusedurchkontakten
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
EP1106040B1 (de) Verfahren zur herstellung von verdrahtungen mit elektrisch leitenden querverbindungen zwischen ober- und unterseite eines substrats sowie verdrahtung mit derartigen querverbindungen
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE10259881A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE19822794C1 (de) Mehrfachnutzen für elektronische Bauelemente, insbesondere akustische Oberflächenwellen-Bauelemente

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8131 Rejection