DE19920603A1 - Verfahren und Schaltung zum Bestimmen der Redundanz einer Halbleiterspeichervorrichtung - Google Patents
Verfahren und Schaltung zum Bestimmen der Redundanz einer HalbleiterspeichervorrichtungInfo
- Publication number
- DE19920603A1 DE19920603A1 DE19920603A DE19920603A DE19920603A1 DE 19920603 A1 DE19920603 A1 DE 19920603A1 DE 19920603 A DE19920603 A DE 19920603A DE 19920603 A DE19920603 A DE 19920603A DE 19920603 A1 DE19920603 A1 DE 19920603A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- switching element
- node
- fuse
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 title claims abstract description 8
- 238000005381 potential energy Methods 0.000 claims description 5
- 240000008881 Oenanthe javanica Species 0.000 claims 1
- 230000007423 decrease Effects 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 12
- 230000002950 deficient Effects 0.000 description 9
- 238000003491 array Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 4
- 230000035515 penetration Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 241001465754 Metazoa Species 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/18—Auxiliary circuits, e.g. for writing into memory
Abstract
Eine Redundanzbestimmungsschaltung zum Bestimmen einer redundanten Speicherzelle in einem Speicherzellenarray, wenn eine normale Zelle defekt ist. Die Schaltung enthält ein Schaltelement, eine Sicherung und eine Lastschaltung, die zwischen Zuführungen von hohen und niedrigen Potentialen seriell verbunden sind. Ein Schalttreiber betreibt das Schaltelement. Eine Halteschaltung verriegelt das Potential an einem Knoten zwischen dem Schaltelement und einer von der Sicherung und der Lastschaltung. Die Schaltung erzeugt dann ein Redundanzbestimmungssignal.
Description
Die vorliegende Erfindung betrifft im allgemeinen eine
Halbleiterspeichervorrichtung, und im besonderen eine Redun
danzbestimmungsschaltung zum Bestimmen einer redundanten
Speicherzelle in einem Speicherzellenarray, wenn eine nor
male Zelle defekt ist.
Um die Qualität zu verbessern, enthält eine Halbleiter
speichervorrichtung eine Redundanzfunktion, durch die eine
defekte Zelle durch eine redundante Zelle in einem Zellen
array bei dem Herstellungsprozeß ersetzt wird. Für die
Redundanzfunktion ist eine Redundanzbestimmungsschaltung
vorgesehen, die ein Redundanzsignal gemäß dem Durchtrennen
einer Sicherung der defekten Zelle erzeugt. Fig. 1 ist ein
schematisches Blockdiagramm einer ersten herkömmlichen
Redundanzbestimmungsschaltung 100. Eine Einzelimpulserzeu
gungsschaltung erzeugt ein Steuersignal ϕ1 mit einem Pegel
der Energiezufuhr VDD, nachdem eine vorbestimmte Zeit nach
dem Anlauf der Energiezufuhr VDD verstrichen ist. Das Steu
ersignal ϕ1 wird dem Gate eines P-Kanal-MOS-Transistors Tr1
zugeführt. Die Source des Transistors ist mit der Energiezu
fuhr VDD verbunden, und das Drain (ein Knoten N1) ist über
eine Schmelzsicherung 2 mit einer Energiezufuhr Vss ver
bunden. Der Knoten N1 ist mit einem Eingangsanschluß einer
Halteschaltung 3 verbunden. Die Halteschaltung 3 führt
komplementäre Redundanzsignale R, /R einem Reihendecodierer
(nicht gezeigt) gemäß einem Potential an dem Knoten N1 zu,
nachdem die Energie ein ist. Wenn zum Beispiel das Redun
danzsignal R hoch wird und das Redundanzsignal /R niedrig
wird, stoppt der Reihendecodierer den Zugriff auf die
defekte Zelle in einem Speicherzellenarray und greift auf
die zuvor spezifizierte redundante Zelle zu.
Fig. 2 ist ein Wellenformdiagramm der Energiezufuhr und
des Steuersignals in der ersten herkömmlichen Redundanz
bestimmungsschaltung 100. Wenn die Energiezufuhr VDD einge
schaltet wird, steigt das Steuersignal ϕ1 auf den Pegel der
Energiezufuhr VDD an, nachdem die vorbestimmte Verzögerungs
zeit nach dem Anlauf der Energiezufuhr VDD verstrichen ist.
Der Transistor Tr1 wird für eine vorbestimmte Zeit t1 einge
schaltet, nachdem die Potentialdifferenz größer als die
Schwelle geworden ist und bis die Potentialdifferenz zwi
schen der Energiezufuhr VDD und dem Steuersignal ϕ1 kleiner
als eine Schwelle des Transistors Tr1 wird.
Wenn die Sicherung 2 nicht durchtrennt wird, fließt der
Drainstrom des Transistors Tr1 bei der Energiezufuhr Vss
über die Sicherung 2, und der Knoten N1 wird im wesentlichen
auf dem Pegel des niedrigen Potentials der Energiezufuhr Vss
gehalten. Die Halteschaltung 3 hält den Knoten N1 auf einem
L-Pegel und gibt ein Redundanzsignal R Low und ein Redun
danzsignal /R High aus. Die Halteschaltung 3 behält die Aus
gabezustände der Redundanzsignale R, /R bei, selbst wenn der
Transistor Tr1 ausgeschaltet wird, nachdem die vorbestimmte
Zeit t1 abgelaufen ist.
Wenn die Sicherung 2 abschaltet, steigt der Knoten N1
während der vorbestimmten Zeit t1 im wesentlichen auf den
Pegel der Energiezufuhr VDD an. Daraufhin gibt die Halte
schaltung das Redundanzsignal R High und das Redundanzsignal
/R Low aus. Die Halteschaltung 3 behält die Ausgabezustände
der Redundanzsignale R, /R bei, selbst wenn der Transistor
Tr1 ausgeschaltet wird, nachdem die vorbestimmte Zeit t1 ab
gelaufen ist.
In der ersten herkömmlichen Redundanzbestimmungsschal
tung 100 wird, wie es in Fig. 2 durch gestrichelte Linien
gezeigt ist, wenn der Anlauf der Energiezufuhr VDD, die der
Source des Transistors Tr1 zugeleitet wird, in dem abge
schalteten Zustand der Sicherung 2 langsam erfolgt, die Ein-
Zeit t1 des Transistors Tr1 verkürzt. Denn das Steuersignal
ϕ1 steigt an, bevor die Potentialdifferenz zwischen dem Gate
und der Source des Transistors Tr1 genügend größer als die
Schwelle ist. Daraufhin fließt kein ausreichender Drainstrom
zu dem Transistor Tr1, und das Potential an dem Knoten N1
steigt nicht genügend an. Obwohl die Sicherung 2 abgeschal
tet ist, gibt die Halteschaltung 3 als Resultat das Redun
danzsignal R Low und das Redundanzsignal /R High aus. Wenn
des weiteren ein Kriechstrom in der abgeschalteten Sicherung
2 fließt, wird der Potentialanstieg an dem Knoten N1 weiter
unterdrückt, und die Wahrscheinlichkeit, daß eine unkorrekte
Entscheidung bewirkt wird, nimmt zu.
Um solch ein Problem zu überwinden, könnte die Ein-Zeit
t1 des Transistors Tr1 verlängert werden, indem die anstei
gende Flanke des Steuersignals ϕ1 weiter verzögert wird.
Jedoch nimmt in diesem Fall der Eindringungsstrom zu, der
bei der Energiezufuhr Vss von der Energiezufuhr VDD über den
Transistor Tr1 und die Sicherung 2 fließt. Darüber hinaus
wird die Verzögerungszeit der Einzelimpulserzeugungsschal
tung 1 unter Verwendung einer MOS-(Metall-Oxid-Halbleiter)-
Kapazität eingestellt. Um die Verzögerungszeit zu verlän
gern, muß daher die Kapazität erhöht werden. Eine große MOS-
Kapazität vergrößert jedoch den Schaltungsbereich der
Einzelimpulserzeugungsschaltung 1.
Fig. 3 ist ein schematisches Blockdiagramm einer zwei
ten herkömmlichen Redundanzbestimmungsschaltung 200. Ein
Steuersignal ϕ2, das durch eine Einzelimpulserzeugungsschal
tung 4 erzeugt wird, wird dem Gate eines N-Kanal-MOS-Transi
stors Tr2 zugeführt. Die Source des Transistors Tr2 ist mit
der Energiezufuhr Vss verbunden, und sein Drain (ein Knoten
N2) ist mit der Energiezufuhr VDD über die Sicherung 2 ver
bunden. Ein Eingangsanschluß der Halteschaltung 3 ist mit
dem Knoten N2 verbunden. Wenn das Redundanzsignal R niedrig
wird und das Redundanzsignal /R hoch wird, stoppt der Rei
hendecodierer (nicht gezeigt) den Zugriff auf die defekte
Zelle in dem Speicherzellenarray und greift auf die zuvor
spezifizierte redundante Zelle zu.
Fig. 4 ist ein Wellenformdiagramm der Energiezufuhr und
des Steuersignals der zweiten herkömmlichen Redundanzbestim
mungsschaltung 200. Wenn die Energiezufuhr VDD eingeschaltet
wird, wird das Steuersignal ϕ2 mit dem Pegel der Energiezu
fuhr VDD erzeugt, nachdem eine vorbestimmte Zeit nach dem
Anlauf der Energiezufuhr VDD verstrichen ist. Der Transistor
Tr2 wird für die vorbestimmte Zeit t2 eingeschaltet, bis die
Potentialdifferenz zwischen der Energiezufuhr Vss und dem
Steuersignal ϕ2 kleiner als die Schwelle des Transistors Tr2
wird, nachdem die Potentialdifferenz größer als die Schwelle
geworden ist.
Wenn die Sicherung 2 nicht durchtrennt oder abschaltet
wird, wird ein Drainstrom von der Energiezufuhr VDD dem
Transistor Tr2 über die Sicherung 2 zugeführt, und der Kno
ten N2 wird gemäß dem Widerstandsverhältnis zwischen der
Sicherung 2 und dem Transistor Tr2 im wesentlichen auf dem
Pegel der Energiezufuhr VDD gehalten. Die Halteschaltung 3
hält den Knoten N2 auf dem H-Pegel und gibt das Redundanz
signal R High und das Redundanzsignal /R Low aus.
Wenn die Sicherung 2 abschaltet, fällt das Potential an
dem Knoten N2 im wesentlichen auf den Pegel der Energie
zufuhr Vss ab. Daraufhin gibt die Halteschaltung 3 das
Redundanzsignal R Low und das Redundanzsignal /R High aus.
Wenn in der zweiten herkömmlichen Redundanzbestimmungs
schaltung 200 ein Kriechstrom in der abgeschalteten Siche
rung 2 fließt, wird der Potentialabfall an dem Knoten N2
unterdrückt. Obwohl die Sicherung 2 durchtrennt ist, kann
daraufhin die Halteschaltung 3 das Redundanzsignal R High
und das Redundanzsignal /R Low ausgeben.
Um solch ein Problem zu überwinden, könnte die Ein-Zeit
t2 des Transistors Tr2 durch weiteres Verzögern der abfal
lenden Flanke des Steuersignals ϕ2 verlängert werden. Jedoch
erhöht sich in diesem Fall der Eindringungsstrom, der bei
der Energiezufuhr Vss von der Energiezufuhr VDD über die
Sicherung 2 und den Transistor Tr2 fließt. Um die Verzöge
rungszeit der Einzelimpulserzeugungsschaltung 4 zu verlän
gern, muß weiterhin eine MOS-Kapazität erhöht werden, wo
durch der Schaltungsbereich der Einzelimpulserzeugungsschal
tung 4 vergrößert wird.
Es ist eine Aufgabe der vorliegenden Erfindung, eine
Redundanzbestimmungsschaltung vorzusehen, die eine unkor
rekte Bestimmung verhindert, wenn eine Sicherung abgeschal
tet oder durchtrennt ist, ohne den Energieverbrauch und den
Schaltungsbereich zu vergrößern.
Gemäß einem ersten Aspekt der vorliegenden Erfindung
ist eine Redundanzbestimmungsschaltung vorgesehen, die ein
Schaltelement enthält, einen Schalttreiber, der mit dem
Schaltelement verbunden ist, zum Betreiben des Schaltelemen
tes, eine Sicherung und eine Lastschaltung, die mit der
Sicherung seriell verbunden ist. Eine von der Sicherung und
der Lastschaltung ist mit dem Schaltelement verbunden. Eine
Halteschaltung ist mit einem Knoten zwischen dem Schaltele
ment und einer von der Sicherung und der Lastschaltung ver
bunden, verriegelt ein Potential an dem Knoten und erzeugt
ein Redundanzbestimmungssignal.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung
ist eine Redundanzbestimmungsschaltung vorgesehen, die ein
Schaltelement enthält, das zwischen einer Energiezufuhr mit
hohem Potential und einem Knoten verbunden ist, einen
Schalttreiber, der mit dem Schaltelement verbunden ist, zum
Betreiben des Schaltelementes, eine Sicherung, eine Last
schaltung, die zwischen einer Energiezufuhr mit niedrigem
Potential und dem Knoten mit der Sicherung seriell verbunden
ist, und eine Halteschaltung, die mit dem Knoten verbunden
ist, zum Verriegeln eines Potentials an dem Knoten und
Erzeugen eines Redundanzbestimmungssignals.
Gemäß einem dritten Aspekt der vorliegenden Erfindung
ist eine Redundanzbestimmungsschaltung vorgesehen, die ein
Schaltelement enthält, das zwischen einer Energiezufuhr mit
niedrigem Potential und einem Knoten verbunden ist, einen
Schalttreiber, der mit dem Schaltelement verbunden ist, zum
Betreiben des Schaltelementes, eine Sicherung, eine Last
schaltung, die zwischen einer Energiezufuhr mit hohem Poten
tial und dem Knoten mit der Sicherung seriell verbunden ist,
und eine Halteschaltung, die mit dem Knoten verbunden ist,
zum Verriegeln eines Potentials an dem Knoten und Erzeugen
eines Redundanzbestimmungssignals.
Gemäß einem vierten Aspekt der vorliegenden Erfindung
ist eine Halbleiterspeichervorrichtung vorgesehen, die ein
Speicherzellenarray enthält, das ein normales Zellenarray
und ein redundantes Zellenarray umfaßt, eine Redundanz
bestimmungsschaltung zum Erzeugen eines Redundanzbestim
mungssignals und einen Decodierer, der mit der Redundanz
bestimmungsschaltung verbunden ist, zum Ausführen einer
Redundanzoperation, um eine normale Zelle des normalen Zel
lenarrays oder eine redundante Zelle des redundanten Zel
lenarrays gemäß dem Redundanzbestimmungssignal zu selektie
ren. Die Redundanzbestimmungsschaltung enthält ein Schalt
element, einen Schalttreiber, der mit dem Schaltelement ver
bunden ist, zum Betreiben des Schaltelementes, eine Siche
rung, eine Lastschaltung, die mit der Sicherung seriell ver
bunden ist. Eine von der Sicherung und der Lastschaltung ist
mit dem Schaltelement verbunden. Eine Halteschaltung ist mit
einem Knoten zwischen dem Schaltelement und einer von der
Sicherung und der Lastschaltung verbunden, verriegelt ein
Potential an dem Knoten und erzeugt das Redundanzbestim
mungssignal.
Gemäß einem fünften Aspekt der vorliegenden Erfindung
ist eine Halbleiterspeichervorrichtung vorgesehen, die ein
Speicherzellenarray enthält, das ein normales Zellenarray
und ein redundantes Zellenarray umfaßt, eine Redundanz
bestimmungsschaltung zum Erzeugen eines Redundanzbestim
mungssignals und einen Decodierer, der mit der Redundanz
bestimmungsschaltung verbunden ist, zum Ausführen einer
Redundanzoperation, um eine normale Zelle des normalen
Zellenarrays oder eine redundante Zelle des redundanten
Zellenarrays gemäß dem Redundanzbestimmungssignal zu selek
tieren. Die Redundanzbestimmungsschaltung enthält ein Schal
telement, das zwischen einer Energiezufuhr mit hohem Poten
tial und einem Knoten verbunden ist, einen Schalttreiber,
der mit dem Schaltelement verbunden ist, zum Betreiben des
Schaltelementes, eine Sicherung, eine Lastschaltung, die
zwischen der Energiezufuhr mit niedrigem Potential und dem
Knoten mit der Sicherung seriell verbunden ist, und eine
Halteschaltung, die mit dem Knoten verbunden ist, zum Ver
riegeln eines Potentials an dem Knoten und Erzeugen des
Redundanzbestimmungssignals.
Gemäß einem sechsten Aspekt der vorliegenden Erfindung
ist eine Halbleiterspeichervorrichtung vorgesehen, die ein
Speicherzellenarray enthält, das ein normales Zellenarray
und ein redundantes Zellenarray umfaßt, eine Redundanz
bestimmungsschaltung zum Erzeugen eines Redundanzbestim
mungssignals und einen Decodierer, der mit der Redundanz
bestimmungsschaltung verbunden ist, zum Ausführen einer
Redundanzoperation, um eine normale Zelle des normalen
Zellenarrays oder eine redundante Zelle des redundanten
Zellenarrays gemäß dem Redundanzbestimmungssignal zu selek
tieren. Die Redundanzbestimmungsschaltung enthält ein.
Schaltelement, das zwischen einer Energiezufuhr mit niedri
gem Potential und einem Knoten verbunden ist, einen Schalt
treiber, der mit dem Schaltelement verbunden ist, zum
Betreiben des Schaltelementes, eine Sicherung, eine Last
schaltung, die zwischen einer Energiezufuhr mit hohem Poten
tial und dem Knoten mit der Sicherung seriell verbunden ist,
und eine Halteschaltung, die mit dem Knoten verbunden ist,
zum Verriegeln eines Potentials an dem Knoten und Erzeugen
des Redundanzbestimmungssignals.
Gemäß einem siebten Aspekt der vorliegenden Erfindung
ist ein Verfahren zum Bestimmen der Redundanz vorgesehen.
Zuerst werden eine Sicherung, eine Lastschaltung und ein
Schaltelement zwischen einer Energiezufuhr mit hohem Poten
tial und einer Energiezufuhr mit niedrigem Potential seriell
verbunden. Dann wird das Schaltelement betrieben, um ein
Potential an einem Knoten zwischen dem Schaltelement und der
Sicherung zu erzeugen. Das Potential an dem Knoten verändert
sich durch einen Spannungsabfall, der durch die Lastschal
tung erzeugt wird. Das Potential an dem Knoten wird gehal
ten, um ein Redundanzbestimmungssignal zu erzeugen.
Gemäß einem achten Aspekt der vorliegenden Erfindung
ist ein Verfahren zum Bestimmen der Redundanz vorgesehen.
Zuerst wird ein Schaltelement mit einer Energiezufuhr mit
hohem Potential verbunden, und eine Sicherung und eine Last
schaltung werden zwischen dem Schaltelement und einer Ener
giezufuhr mit niedrigem Potential seriell verbunden. Dann
wird das Schaltelement betrieben, um an einem Knoten zwi
schen dem Schaltelement und der Sicherung ein Potential zu
erzeugen. Das Potential an dem Knoten nimmt durch einen
Spannungsabfall zu, der durch die Lastschaltung erzeugt
wird. Dann wird das Potential an dem Knoten gehalten, um ein
Redundanzbestimmungssignal zu erzeugen.
Gemäß einem neunten Aspekt der vorliegenden Erfindung
ist ein Verfahren zum Bestimmen der Redundanz vorgesehen.
Zuerst wird ein Schaltelement mit einer Energiezufuhr mit
niedrigem Potential verbunden, und eine Sicherung und eine
Lastschaltung werden zwischen dem Schaltelement und einer
Energiezufuhr mit hohem Potential seriell verbunden. Dann
wird das Schaltelement betrieben, um ein Potential an einem
Knoten zwischen dem Schaltelement und der Sicherung zu
erzeugen. Das Potential an dem Knoten nimmt durch einen
Spannungsabfall ab, der durch die Lastschaltung erzeugt
wird. Dann wird das Potential an dem Knoten gehalten, um ein
Redundanzbestimmungssignal zu erzeugen.
Andere Aspekte und Vorteile der Erfindung gehen aus der
folgenden Beschreibung in Verbindung mit den beiliegenden
Zeichnungen hervor, welche die Prinzipien der Erfindung als
Beispiel zeigen.
Die Erfindung zusammen mit ihren Zielen und Vorteilen
kann am besten unter Bezugnahme auf die folgende Beschrei
bung der zur Zeit bevorzugten Ausführungsformen zusammen mit
den beiliegenden Zeichnungen verstanden werden, in denen:
Fig. 1 ein schematisches Blockdiagramm einer ersten
herkömmlichen Redundanzbestimmungsschaltung ist;
Fig. 2 ein Wellenformdiagramm einer Energiezufuhr und
eines Steuersignals in der Redundanzbestimmungsschaltung von
Fig. 1 ist;
Fig. 3 ein schematisches Blockdiagramm einer zweiten
herkömmlichen Redundanzbestimmungsschaltung ist;
Fig. 4 ein Wellenformdiagramm einer Energiezufuhr und
eines Steuersignals in der Redundanzbestimmungsschaltung von
Fig. 3 ist;
Fig. 5 ein schematisches Blockdiagramm einer Redundanz
bestimmungsschaltung gemäß einer ersten Ausführungsform der
vorliegenden Erfindung ist;
Fig. 6 ein eingehenderes Schaltungsdiagramm der Redun
danzbestimmungsschaltung von Fig. 5 ist;
Fig. 7(a)-7(d) Schaltungsdiagramme einer Lastschal
tung der Redundanzbestimmungsschaltung von Fig. 6 sind;
Fig. 8 ein Blockdiagramm einer Speichervorrichtung mit
der Redundanzbestimmungsschaltung von Fig. 6 ist;
Fig. 9 ein schematisches Blockdiagramm einer Redundanz
bestimmungsschaltung gemäß einer zweiten Ausführungsform der
vorliegenden Erfindung ist;
Fig. 10 ein schematisches Blockdiagramm einer Redun
danzbestimmungsschaltung gemäß einer dritten Ausführungsform
der vorliegenden Erfindung ist;
Fig. 11 ein schematisches Blockdiagramm einer
Redundanzbestimmungsschaltung gemäß einer vierten
Ausführungsform der vorliegenden Erfindung ist; und
Fig. 12(a) und 12(b) Schaltungsdiagramme einer Last
schaltung der Redundanzbestimmungsschaltung von Fig. 10
sind.
In den Zeichnungen werden durchgängig gleiche Bezugs
zeichen für die gleichen Elemente verwendet.
Fig. 5 ist ein schematisches Blockdiagramm einer Redun
danzbestimmungsschaltung 300 gemäß einer ersten Ausführungs
form der vorliegenden Erfindung. Die Redundanzbestimmungs
schaltung 300 enthält ein Schaltelement Tr, eine Lastschal
tung 13 und eine Sicherung 14, die zwischen einer Energie
zufuhr mit hohem Potential V1 und einer Energiezufuhr mit
niedrigem Potential V2 seriell verbunden sind. Die Redun
danzbestimmungsschaltung 300 enthält ferner einen Schalt
treiber 11, der das Schaltelement Tr betreibt, und eine Hal
teschaltung 17, die das Potential an einem Knoten zwischen
dem Schaltelement Tr und der Lastschaltung 13 verriegelt und
das verriegelte Potential ausgibt. Die Lastschaltung 13 er
zeugt einen Spannungsabfall gemäß dem Strom, der in der
Sicherung 14 fließt. Wenn in der Sicherung 14 ein Kriech
strom fließt, bewirken der Spannungsabfall, der in der
Sicherung 14 erzeugt wird, und der Spannungsabfall, der in
der Lastschaltung 13 erzeugt wird, die Spannung an dem Kno
ten. Durch diese Operation wird das Knotenpotential ausrei
chend angehoben oder verringert und eine unkorrekte Ent
scheidung verhindert, wenn die Sicherung abgeschaltet ist.
Fig. 6 ist ein Schaltungsdiagramm der Redundanzbestim
mungsschaltung 300 von Fig. 5. Der Schalttreiber 11 ist eine
Einzelimpulserzeugungsschaltung 11a, in der die Source eines
P-Kanal-MOS-Transistors Tr11 mit der Energiezufuhr VDD ver
bunden ist und das Drain des Transistors Tr11 mit dem Gate
und dem Drain eines N-Kanal-MOS-Transistors Tr12 verbunden
ist. Die Source (ein Knoten N3) des Transistors Tr12 ist mit
dem Drain eines N-Kanal-MOS-Transistors Tr13 verbunden, und
die Source des Transistors Tr13 ist mit der Energiezufuhr
Vss verbunden. Die Gates der Transistoren Tr11 und Tr13 sind
zusammen und mit der Energiezufuhr Vss verbünden. Der Knoten
N3 ist mit der Energiezufuhr Vss über einen Kondensator C1
verbunden und mit einem Eingangsanschluß einer Inverter
schaltung 12a verbunden. Der Kondensator C1 verzögert den
Anstieg des Potentials an dem Knoten N3. Ein Ausgangssignal
der Inverterschaltung 12a wird auf das Gate eines P-Kanal-
MOS-Transistors Tr15 als Steuersignal ϕ1 über Inverterschal
tungen 12b bis 12d angewendet.
Ausgangsanschlüsse der Inverterschaltungen 12a und 12c
sind mit der Energiezufuhr VDD über Kondensatoren C2 und C4
verbunden, und Ausgangsanschlüsse der Inverterschaltungen
12b und 12d sind mit der Energiezufuhr Vss über Kondensato
ren C3 und C5 verbunden. Die Kondensatoren C2 und C4 verzö
gern die abfallenden Flanken der Ausgangssignale der Inver
terschaltungen 12a bzw. 12c, und die Kondensatoren C3 und C5
verzögern die ansteigenden Flanken der Ausgangssignale der
Inverterschaltungen 12b bzw. 12d.
Ein Ausgangssignal der Inverterschaltung 12c wird auf
das Gate eines P-Kanal-MOS-Transistors Tr14 angewendet. Die
Source des Transistors Tr14 ist mit der Energiezufuhr VDD
verbunden, und das Drain ist mit dem Knoten N3 verbunden.
Wenn die Energiezufuhren VDD und Vss eingeschaltet
werden, werden in der Einzelimpulserzeugungsschaltung 11 die
Gatepotentiale der Transistoren Tr11 und Tr13 niedrig. Wenn
zu dieser Zeit das Potential an dem Knoten N3 um einen Wert,
der gleich der Schwelle des Transistors Tr13 oder größer als
diese ist, niedriger als der Pegel der Energiezufuhr Vss
ist, wird der Transistor Tr13 eingeschaltet, und der Knoten
N3 wird auf den Pegel der Energiezufuhr Vss hochgezogen.
Wenn ferner der Knoten N3 gleich dem Pegel der Energiezufuhr
Vss oder größer als dieser ist, wird der Transistor Tr13 in
dem Aus-Zustand gehalten. Die Transistoren Tr11 und Tr12
werden im wesentlichen gleichzeitig eingeschaltet, und das
Potential an dem Knoten N3 wird in die Nähe des Pegels der
Energiezufuhr VDD hochgezogen. Zu dieser Zeit wird der
Anstieg des Potentials an dem Knoten N3 auf Grund des Ladens
des Kondensators C1 verzögert.
Wenn das Potential an dem Knoten N3 ansteigt und größer
als die Schwelle der Inverterschaltung 12a wird, gibt die
Inverterschaltung 12a ein Ausgangssignal Low aus. Die abfal
lende Flanke des Ausgangssignals der Inverterschaltung 12a
wird durch den Kondensator C2 verzögert. Wenn das Ausgangs
signal der Inverterschaltung 12a so fällt, daß es gleich der
Schwelle der Inverterschaltung 12b oder größer als diese
ist, gibt die Inverterschaltung 12b das Ausgangssignal High
aus. Die ansteigende Flanke des Ausgangssignals der Inver
terschaltung 12b wird durch den Kondensator C3 verzögert.
Wenn das Ausgangssignal der Inverterschaltung 12b über die
Schwelle der Inverterschaltung 12c ansteigt, gibt die Inver
terschaltung 12c das Ausgangssignal Low aus. Die abfallende
Flanke des Ausgangssignals der Inverterschaltung 12c wird
durch den Kondensator C4 verzögert. Wenn das Ausgangssignal
der Inverterschaltung 12c fällt, wird der Transistor Tr14
eingeschaltet, und das Potential an dem Knoten N3 wird im
wesentlichen auf den Pegel der Energiezufuhr VDD hochgezo
gen. Wenn das Ausgangssignal der Inverterschaltung 12c so
fällt, daß es gleich der Schwelle der Inverterschaltung 12d
oder kleiner als diese ist, gibt die Inverterschaltung 12d
ein Steuersignal ϕ1 High aus. Die ansteigende Flanke des
Steuersignals ϕ1 wird durch den Kondensator C5 verzögert.
Das Steuersignal ϕ1 steigt demzufolge, wie in Fig. 2
gezeigt, auf den Pegel der Energiezufuhr VDD an, nachdem die
Verzögerungszeit, die durch die jeweiligen Kondensatoren C1
bis C5 und die jeweiligen Inverterschaltungen 12a bis 12d
eingestellt wird, nach dem Anlauf der Energiezufuhr VDD ver
strichen ist.
Die Source des P-Kanal-MOS-Transistors Tr15 ist mit der
Energiezufuhr VDD verbunden, sein Drain (ein Knoten N4) ist
mit der Energiezufuhr Vss über die Lastschaltung 13 und die
Sicherung verbunden.
Fig. 7(a) bis 7(d) sind Schaltungsdiagramme von Varian
ten, die die Lastschaltung 13 annehmen kann. Die Lastschal
tung 13a von Fig. 7(a) ist ein P-Kanal-MOS-Transistor Tr16,
dessen Gate mit der Erde oder der Energiezufuhr Vss verbun
den ist. Die Lastschaltung 13b von Fig. 7(b) ist mit P-Ka
nal-MOS-Transistoren Tr17 und Tr18 seriell verbunden, deren
Gates mit der Erde oder der Energiezufuhr Vss verbunden
sind. Die Lastschaltung 13c von Fig. 7(c) ist ein Widerstand
15. Die Lastschaltung 13d von Fig. 7(d) ist eine Diode 16.
Jedes Element der verschiedenen Ausführungsformen 13a-13d
wird so eingestellt, daß die Veränderung des Widerstandes
des Elementes bei einer Veränderung des Wertes des Stromes,
der hindurchfließt, klein wird.
Unter erneuter Bezugnahme auf Fig. 6 ist ein Eingangs
anschluß der Halteschaltung 17 mit einem Knoten N4 verbun
den. In der Halteschaltung 17 verriegelt eine Verriegelungs
schaltung 19, die Inverterschaltungen 18a und 18b enthält,
das Potential an dem Knoten N4. Eine Inverterschaltung 18c
invertiert das Ausgangssignal der Verriegelungsschaltung 19
und gibt ein Redundanzsignal R aus. Eine Inverterschaltung
18d invertiert das Ausgangssignal der Inverterschaltung 18c
und gibt ein Redundanzsignal /R aus. Wenn das Potential an
dem Knoten N4 hoch ist, verriegelt die Halteschaltung 17 das
Redundanzsignal R High und das Redundanzsignal /R Low und
gibt sie aus. Wenn das Potential an dem Knoten N4 niedrig
ist, verriegelt die Halteschaltung 17 das Redundanzsignal R
Low und das Redundanzsignal /R High und gibt sie aus.
Die Lastschaltung 13 bewirkt, daß das Potential an dem
Knoten N4 ansteigt, wenn der Transistor Tr15 eingeschaltet
wird und die Sicherung 14 nicht abschaltet. Jedoch wird das
Potential an dem Knoten N4 auf den L-Pegel für die Schwelle
der Inverterschaltung 18a eingestellt. Dadurch kann die Ver
riegelungsschaltung 19 den Knoten N4 Low verriegeln.
Wenn der Transistor Tr15 eingeschaltet wird und ein
Kriechstrom durch die abgeschaltete Sicherung 14 fließt,
fällt die Spannung der Lastschaltung 13 ab. Zu dieser Zeit
wird das Potential an dem Knoten N4 auf den H-Pegel für die
Schwelle der Inverterschaltung 18a eingestellt. Dadurch kann
die Verriegelungsschaltung 19 das Potential des Knotens N4
High verriegeln.
Fig. 8 ist ein schematisches Blockdiagramm einer Spei
chervorrichtung 340 mit der Redundanzbestimmungsschaltung
300. Ein Adressenpuffer 20 empfängt ein Adressensignal AD
von einer externen Vorrichtung (nicht gezeigt) und führt das
Adressensignal AD einem Reihendecodierer 21 und einem Spal
tendecodierer 22 zu. Gemäß einem Wortleitungsselektions
signal, das von dem Reihendecodierer 21 ausgegeben wird,
wird eine spezifische Wortleitung in einem Speicherzellen
array 23 selektiert. Gemäß einem Spaltenselektionssignal,
das von dem Spaltendecodierer 22 ausgegeben wird, wird eine
spezifische Spaltenleitung in dem Speicherzellenarray 23
selektiert, und auf diese Weise wird eine spezifische Spei
cherzelle selektiert.
Das Speicherzellenarray 23 hat ein normales Zellenarray
24 und ein redundantes Array 25, das angrenzend an das nor
male Zellenarray 24 angeordnet ist. E/A-Schaltungen 26 und
27 sind angrenzend an die normalen und redundanten Speicher
zellenarrays 24 bzw. 25 angeordnet. Der Spaltendecodierer
empfängt die Redundanzsignale R und /R, die von der Redun
danzbestimmungsschaltung 300 ausgegeben werden. Wenn durch
einen Operationstest eine defekte Zelle in dem normalen Zel
lenarray 24 detektiert wird, wird eine Sicherung (nicht ge
zeigt) in einer Redundanzbestimmungsschaltung 300 abgeschal
tet, und das Redundanzsignal R High und das Redundanzsignal
/R Low werden von der Redundanzbestimmungsschaltung 300 aus
gegeben. Der Spaltendecodierer 22 selektiert eine redundante
Spaltenleitung des redundanten Zellenarrays 25 anstelle der
Spaltenleitung der defekten Zelle gemäß den Redundanzsigna
len R High und /R Low. Somit werden über die E/A-Schaltung
26 eine Schreiboperation und eine Leseoperation für die
Speicherzelle ausgeführt, die mit der redundanten Spalten
leitung verbunden ist. Die Redundanzsignale R und /R können
dem Reihendecodierer 21 zugeführt werden. In diesem Fall
würde eine redundante Wortleitung des redundanten Zellen
arrays 25 anstelle der Wortleitung der defekten Zelle selek
tiert werden.
Als nächstes wird die Operation der Redundanzbestim
mungsschaltung 300 (Fig. 6) beschrieben. Wenn die Energie
eingeschaltet wird und der Pegel der Energiezufuhr VDD an
läuft, steigt das Steuersignal ϕ1 an, wie in Fig. 2 gezeigt,
nachdem eine vorbestimmte Verzögerungszeit abgelaufen ist.
Der Transistor Tr15 wird für die vorbestimmte Zeit t1 einge
schaltet, bis das Steuersignal ϕ1 ansteigt, nachdem die
Potentialdifferenz zwischen der Energiezufuhr VDD und dem
Steuersignal ϕ1 größer als die Schwelle des Transistors Tr15
geworden ist.
In dem nichtabgeschalteten Zustand der Sicherung 14
fließt der Drainstrom des Transistors Tr15 bei der Energie
zufuhr Vss über die Lastschaltung 13 und die Sicherung 14,
und das Potential an dem Knoten N4 wird für die Schwelle der
Inverterschaltung 18a auf dem L-Pegel gehalten. Die Halte
schaltung 17 verriegelt das Potential des L-Pegels an dem
Knoten N4 und gibt das Redundanzsignal R Low und das Redun
danzsignal /R High aus. Die Halteschaltung 17 behält das
Redundanzsignal R Low und das Redundanzsignal /R High bei,
selbst wenn der Transistor Tr15 ausgeschaltet wird, nachdem
die vorbestimmte Zeit t1 abgelaufen ist.
In dem abgeschalteten Zustand der Sicherung 14 steigt
das Potential an dem Knoten N4 auf den Pegel der Energie
zufuhr VDD an, wenn der Transistor Tr15 während der vorbe
stimmten Zeit t1 eingeschaltet ist. Daraufhin gibt die Hal
teschaltung 17 das Redundanzsignal R High und das Redundanz
signal /R Low aus und behält den Signalzustand bei, selbst
wenn der Transistor Tr15 abgeschaltet wird, nachdem die vor
bestimmte Zeit t1 abgelaufen ist.
Wenn der Transistor Tr15 eingeschaltet ist und ein
Kriechstrom in der abgeschalteten Sicherung 14 fließt,
fließt der Kriechstrom in der Sicherung 14 über die Last
schaltung 13. Daraufhin nimmt der Spannungsabfall der Siche
rung 14 im Vergleich zu dem nichtabgeschalteten Zustand der
Sicherung 14 ausreichend zu. Dann steigt das Potential an
dem Knoten N4 von der Energiezufuhr Vss auf Grund des Span
nungsabfalls der Lastschaltung 13 und der Sicherung 14 an
und erreicht den H-Pegel für die Schwelle der Inverterschal
tung 18a. Somit gibt die Halteschaltung 17 das Redundanz
signal R High und das Redundanzsignal /R Low aus.
Die Charakteristiken der Redundanzbestimmungsschaltung
300 sind unten beschrieben.
(1) In dem nichtabgeschalteten Zustand der Sicherung
14 gibt die Redundanzbestimmungsschaltung 300 das Redundanz
signal R Low und das Redundanzsignal /R High in Übereinstim
mung mit dem Ein-Zustand der Energie aus.
(2) In dem abgeschalteten Zustand der Sicherung 14
gibt die Redundanzbestimmungsschaltung 300 das Redundanz-
signal R High und das Redundanzsignal /R Low in Übereinstim
mung mit dem Ein-Zustand der Energie aus.
(3) Wenn ein Kriechstrom in der Sicherung 14 fließt,
nachdem die Sicherung 14 abgeschaltet worden ist, wird das
Potential an dem Knoten N4 durch die Lastschaltung 13 hoch
gezogen. Daher gibt die Redundanzbestimmungsschaltung 300
das Redundanzsignal R High und das Redundanzsignal /R Low
aus.
(4) Wenn die Sicherung 14 abgeschaltet ist und die
Energie eingeschaltet ist, wird die Ein-Zeit des Transistors
Tr15 verkürzt, da der Start der Energiezufuhr VDD langsam
erfolgt. Da in solch einem Fall das Potential an dem Knoten
N4 durch die Lastschaltung 13 hochgezogen wird, gibt die
Redundanzbestimmungsschaltung 300 das Redundanzsignal R High
und das Redundanzsignal /R Low aus.
(5) Da die Verzögerungszeit der Einzelimpulserzeu
gungsschaltung 11 nicht verlängert zu werden braucht, selbst
wenn die Ein-Zeit des Transistors Tr15 verkürzt wird, wird
eine Vergrößerung des Schaltungsbereiches der Einzelimpuls
erzeugungsschaltung 11 verhindert.
(6) Da die Ein-Zeit des Transistors Tr15 nicht mehr
als nötig verlängert zu werden braucht, wird die Erhöhung
des Eindringungsstromes, d. h., des Stromverbrauchs, der in
der Sicherung 14 fließt, verhindert, wenn die Sicherung 14
nicht abschaltet.
(7) Die Speichervorrichtung 340 führt gemäß dem Redun
danzsignal R High und dem Redundanzsignal /R Low, die durch
die Redundanzbestimmungsschaltung 300 erzeugt werden, wenn
die Sicherung 14 abgeschaltet ist, eine Redundanzoperation
akkurat aus.
(8) Die Speichervorrichtung 340 führt eine Redundanz
operation sicher aus und verhindert die Erhöhung des Ener
gieverbrauchs.
Fig. 9 ist ein schematisches Blockdiagramm einer Redun
danzbestimmungsschaltung 400 gemäß einer zweiten Ausfüh
rungsform der vorliegenden Erfindung. In der zweiten Ausfüh
rungsform ist der erste Anschluß der Sicherung 14 mit dem
Knoten N4 verbunden, und der zweite Anschluß ist mit der
Energiezufuhr Vss über die Lastschaltung 13 verbunden. Bei
dieser Verbindungskonfiguration arbeitet die Lastschaltung
13 auf dieselbe Weise wie in der ersten Ausführungsform.
Fig. 10 ist ein schematisches Blockdiagramm einer
Redundanzbestimmungsschaltung 500 gemäß einer dritten Aus
führungsform der vorliegenden Erfindung. Eine Einzelimpuls
erzeugungsschaltung 11 der dritten Ausführungsform gibt ein
Steuersignal ϕ2 High für eine vorbestimmte Zeit in Überein
stimmung mit dem Ein-Zustand der Energie aus.
Das Steuersignal ϕ2 wird auf das Gate eines N-Kanal-
MOS-Transistors Tr19 angewendet. Die Source des Transistors
Tr19 ist mit der Energiezufuhr Vss verbunden, und das Drain
(ein Knoten N5) ist mit der Energiezufuhr VDD über eine
Lastschaltung 13 und die Sicherung 14 verbunden.
Fig. 12(a) und 12(b) sind Schaltungsdiagramme von Vari
anten, die die Lastschaltung 13 annehmen kann. Die Last
schaltung 13e von Fig. 12(a) ist ein N-Kanal-MOS-Transistor
Tr20, dessen Gate mit der Energiezufuhr VDD verbunden ist.
Der N-Kanal-MOS-Transistor Tr20 hält immer einen Ein-Zustand
als Reaktion auf die eingeschaltete Energie der Energiezu
fuhr VDD. Die Lastschaltung 13f von Fig. 12(b) umfaßt zwei
seriell verbundene N-Kanal-MOS-Transistoren Tr21 und Tr22,
deren Gates mit der Energiezufuhr VDD verbunden sind. Die
Lastschaltung 13 kann auch ein Widerstand oder eine Diode
sein.
Ein Eingangsanschluß der Halteschaltung 17 ist mit
einem Knoten N5 verbunden. Bei der Schaltung 500 stoppt eine
Speichervorrichtung (nicht gezeigt) den Zugriff auf eine
defekte Zelle eines normalen Zellenarrays gemäß dem Redun
danzsignal R Low und dem Redundanzsignal /R High und greift
auf die redundante Zelle eines redundanten Zellenarrays zu.
Wenn der Pegel der Energiezufuhr VDD auf Grund des Ein-
Zustandes der Energie ansteigt, wie in Fig. 4 gezeigt, gibt
die Einzelimpulserzeugungsschaltung 11 das Steuersignal ϕ2
mit dem Pegel der Energiezufuhr VDD für die vorbestimmte
Zeit t2 ab dem Anlaufen der Energiezufuhr VDD aus. Der Tran
sistor Tr19 wird für die vorbestimmte Zeit t2 eingeschaltet,
bis das Steuersignal ϕ2 fällt, nachdem die Potentialdiffe
renz zwischen der Energiezufuhr Vss und dem Steuersignal ϕ2
größer als die Schwelle des Transistors Tr19 geworden ist.
In dem nichtabgeschalteten Zustand der Sicherung 14
wird ein Drainstrom dem Transistor Tr19 von der Energiezu
fuhr VDD über die Sicherung 14 und die Lastschaltung 13 zu
geführt. Das Potential des Knotens N5 wird für die Schwelle
der Inverterschaltung 18a der Halteschaltung 17 gemäß dem
Widerstandsverhältnis der Sicherung 14 und der Lastschaltung
13 zu dem Transistor Tr19 auf dem H-Pegel gehalten. Die Hal
teschaltung 17 verriegelt das Potential des H-Pegels an dem
Knoten N5 und gibt das Redundanzsignal R High und das Redun
danzsignal /R Low aus. Die Halteschaltung 17 behält das
Redundanzsignal R High und das Redundanzsignal /R Low selbst
dann bei, falls der Transistor Tr19 ausgeschaltet wird,
nachdem die vorbestimmte Zeit t2 abgelaufen ist.
In dem abgeschalteten Zustand der Sicherung 14 fällt
das Potential an dem Knoten N5, wenn der Transistor Tr19 für
die vorbestimmte Zeit t2 eingeschaltet ist, im wesentlichen
auf den Pegel der Energiezufuhr Vss ab. Die Halteschaltung
17 gibt das Redundanzsignal R Low und das Redundanzsignal /R
High aus und behält das Redundanzsignal R Low und das Redun
danzsignal /R High bei, selbst wenn der Transistor Tr19 aus
geschaltet wird, nachdem die vorbestimmte Zeit t2 abgelaufen
ist.
Wenn der Transistor Tr19 eingeschaltet ist, wenn ein
Kriechstrom in der Sicherung 14 fließt, obwohl die Sicherung
14 abgeschaltet ist, fließt der Kriechstrom von der Siche
rung 14 zu der Lastschaltung 13. Zu dieser Zeit ist der
Spannungsabfall der Sicherung 14 im Vergleich zu dem
nichtabgeschalteten Zustand der Sicherungsschaltung 14 groß
genug. Demzufolge fällt das Potential an dem Knoten N5 von
der Energiezufuhr VDD durch den Spannungsabfall der Last
schaltung 13 und der Sicherung 14 ab und erreicht den L-
Pegel für die Schwelle der Inverterschaltung 18a. Somit gibt
die Halteschaltung 17 das Redundanzsignal R Low und das
Redundanzsignal /R High aus.
Die Operation der Redundanzbestimmungsschaltung 500 ist
dieselbe wie bei der ersten Ausführungsform, außer daß die
Redundanzsignale R und /R, die von der Halteschaltung 17
ausgegeben werden, umgekehrt sind.
Fig. 11 ist ein schematisches Blockdiagramm einer
Redundanzbestimmungsschaltung gemäß einer vierten Ausfüh
rungsform der vorliegenden Erfindung. In der vierten Ausfüh
rungsform ist der erste Anschluß der Sicherung 14 mit dem
Knoten N5 verbunden, und ihr zweiter Anschluß ist mit der
Energiezufuhr VDD über die Lastschaltung 13 verbunden. Bei
dieser Verbindungskonfiguration arbeitet die Lastschaltung
13 auf dieselbe Weise wie in der ersten Ausführungsform.
Der Fachwelt sollte klar sein, daß die vorliegende
Erfindung in vielen anderen spezifischen Formen verkörpert
werden kann, ohne vom Grundgedanken oder Schutzumfang der
Erfindung abzuweichen. Es versteht sich, daß die Erfindung
besonders in einer Speichervorrichtung verkörpert werden
kann, die irgendeine der Redundanzbestimmungsschaltungen
hat. Ferner kann jede solche Speicherausführungsform in
einer Bibliothek als RAM-Makro gespeichert sein, und die
Bibliothek kann an Kunden vertrieben werden. Deshalb sind
die vorliegenden Beispiele und Ausführungsformen als erläu
ternd und nichteinschränkend zu betrachten, und die Erfin
dung soll nicht auf die hierin genannten Details begrenzt
werden, sondern kann innerhalb des Schutzumfanges und der
Äquivalenz der beigefügten Ansprüche abgewandelt werden.
Claims (18)
1. Redundanzbestimmungsschaltung mit:
einem Schaltelement (Tr);
einem Schalttreiber (11), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes;
einer Sicherung (14); und
einer Halteschaltung (17), die mit einem Knoten zwi schen dem Schaltelement und einer von der Sicherung und der Lastschaltung verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen eines Redundanzbestimmungs signals, welche Redundanzbestimmungsschaltung gekennzeichnet ist durch eine Lastschaltung (13), die mit der Sicherung seriell verbunden ist, wobei eine von der Sicherung und der Lastschaltung mit dem Schaltelement verbunden ist.
einem Schaltelement (Tr);
einem Schalttreiber (11), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes;
einer Sicherung (14); und
einer Halteschaltung (17), die mit einem Knoten zwi schen dem Schaltelement und einer von der Sicherung und der Lastschaltung verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen eines Redundanzbestimmungs signals, welche Redundanzbestimmungsschaltung gekennzeichnet ist durch eine Lastschaltung (13), die mit der Sicherung seriell verbunden ist, wobei eine von der Sicherung und der Lastschaltung mit dem Schaltelement verbunden ist.
2. Redundanzbestimmungsschaltung mit:
einem Schaltelement (Tr15), das zwischen einer Energie zufuhr mit hohem Potential (VDD) und einem Knoten (N4) ver bunden ist;
einem Schalttreiber (11a), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes;
einer Sicherung (14); und
einer Halteschaltung (17), die mit dem Knoten verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen eines Redundanzbestimmungssignals, welche Redun danzbestimmungsschaltung gekennzeichnet ist durch eine Last schaltung (13a), die zwischen einer Energiezufuhr mit nied rigem Potential und dem Knoten mit der Sicherung seriell verbunden ist.
einem Schaltelement (Tr15), das zwischen einer Energie zufuhr mit hohem Potential (VDD) und einem Knoten (N4) ver bunden ist;
einem Schalttreiber (11a), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes;
einer Sicherung (14); und
einer Halteschaltung (17), die mit dem Knoten verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen eines Redundanzbestimmungssignals, welche Redun danzbestimmungsschaltung gekennzeichnet ist durch eine Last schaltung (13a), die zwischen einer Energiezufuhr mit nied rigem Potential und dem Knoten mit der Sicherung seriell verbunden ist.
3. Schaltung nach Anspruch 2, bei der das Schalt
element ein P-Kanal-MOS-Transistor ist und die Lastschaltung
ein P-Kanal-MOS-Transistor (Tr16) ist, dessen Gate mit der
Energiezufuhr mit niedrigem Potential verbunden ist.
4. Schaltung nach Anspruch 2, bei der das Schalt
element ein P-Kanal-MOS-Transistor ist und die Lastschaltung
zwei seriell verbundene P-Kanal-MOS-Transistoren (Tr17,
Tr18) umfaßt, deren Gates mit der Energiezufuhr mit niedri
gem Potential verbunden sind.
5. Schaltung nach Anspruch 2, bei der das Schalt
element ein P-Kanal-MOS-Transistor ist und die Lastschaltung
ein Widerstand (15) ist.
6. Schaltung nach Anspruch 2, bei der das Schalt
element ein P-Kanal-MOS-Transistor ist und die Lastschaltung
eine Diode (16) ist.
7. Redundanzbestimmungsschaltung mit:
einem Schaltelement (Tr19), das zwischen einer Energie zufuhr mit niedrigem Potential (Vss) und einem Knoten (N5) verbunden ist;
einem Schalttreiber (11b), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes;
einer Sicherung (14); und
einer Halteschaltung (17), die mit dem Knoten verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen eines Redundanzbestimmungssignals, welche Redun danzbestimmungsschaltung gekennzeichnet ist durch eine Last schaltung (13b), die zwischen einer Energiezufuhr mit hohem Potential und dem Knoten mit der Sicherung seriell verbunden ist.
einem Schaltelement (Tr19), das zwischen einer Energie zufuhr mit niedrigem Potential (Vss) und einem Knoten (N5) verbunden ist;
einem Schalttreiber (11b), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes;
einer Sicherung (14); und
einer Halteschaltung (17), die mit dem Knoten verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen eines Redundanzbestimmungssignals, welche Redun danzbestimmungsschaltung gekennzeichnet ist durch eine Last schaltung (13b), die zwischen einer Energiezufuhr mit hohem Potential und dem Knoten mit der Sicherung seriell verbunden ist.
8. Schaltung nach Anspruch 7, bei der das Schalt
element ein N-Kanal-MOS-Transistor ist und die Lastschaltung
ein N-Kanal-MOS-Transistor (Tr20) ist, dessen Gate mit der
Energiezufuhr mit hohem Potential verbunden ist.
9. Schaltung nach Anspruch 7, bei der das Schalt
element ein N-Kanal-MOS-Transistor ist und die Lastschaltung
zwei seriell verbundene N-Kanal-MOS-Transistoren (Tr21,
Tr22) umfaßt, deren Gates mit der Energiezufuhr mit hohem
Potential verbunden sind.
10. Schaltung nach Anspruch 7, bei der das Schalt
element ein N-Kanal-MOS-Transistor ist und die Lastschaltung
ein Widerstand ist.
11. Schaltung nach Anspruch 7, bei der das Schalt
element ein N-Kanal-MOS-Transistor ist und die Lastschaltung
eine Diode ist.
12. Schaltung nach irgendeinem der Ansprüche 1 bis 11,
bei der die Lastschaltung einen Spannungsabfall gemäß einem
Strom erzeugt, der in der Sicherung fließt.
13. Halbleiterspeichervorrichtung mit:
einem Speicherzellenarray (23), das ein normales Zellenarray (24) und ein redundantes Zellenarray (25) enthält;
einer Redundanzbestimmungsschaltung (300) zum Erzeugen eines Redundanzbestimmungssignals; und
einem Decodierer (22), der mit der Redundanzbestim mungsschaltung verbunden ist, zum Ausführen einer Redundanz operation, um eine normale Zelle des normalen Zellenarrays oder eine redundante Zelle des redundanten Zellenarrays gemäß dem Redundanzbestimmungssignal zu selektieren, welche Redundanzbestimmungsschaltung enthält:
ein Schaltelement (Tr5),
einen Schalttreiber (11a), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes,
eine Sicherung (14) und
eine Halteschaltung (17), die mit einem Knoten zwischen dem Schaltelement und einer von der Sicherung und der Last schaltung verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen des Redundanzbestimmungssignals, und welche Redundanzbestimmungsschaltung gekennzeichnet ist durch eine Lastschaltung (13a), die mit der Sicherung seri ell verbunden ist, wobei eine von der Sicherung und der Lastschaltung mit dem Schaltelement verbunden ist.
einem Speicherzellenarray (23), das ein normales Zellenarray (24) und ein redundantes Zellenarray (25) enthält;
einer Redundanzbestimmungsschaltung (300) zum Erzeugen eines Redundanzbestimmungssignals; und
einem Decodierer (22), der mit der Redundanzbestim mungsschaltung verbunden ist, zum Ausführen einer Redundanz operation, um eine normale Zelle des normalen Zellenarrays oder eine redundante Zelle des redundanten Zellenarrays gemäß dem Redundanzbestimmungssignal zu selektieren, welche Redundanzbestimmungsschaltung enthält:
ein Schaltelement (Tr5),
einen Schalttreiber (11a), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes,
eine Sicherung (14) und
eine Halteschaltung (17), die mit einem Knoten zwischen dem Schaltelement und einer von der Sicherung und der Last schaltung verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen des Redundanzbestimmungssignals, und welche Redundanzbestimmungsschaltung gekennzeichnet ist durch eine Lastschaltung (13a), die mit der Sicherung seri ell verbunden ist, wobei eine von der Sicherung und der Lastschaltung mit dem Schaltelement verbunden ist.
14. Halbleiterspeichervorrichtung mit:
einem Speicherzellenarray (23), das ein normales Zel lenarray (24) und ein redundantes Zellenarray (25) enthält;
einer Redundanzbestimmungsschaltung (300) zum Erzeugen eines Redundanzbestimmungssignals; und
einem Decodierer (22), der mit der Redundanzbestim mungsschaltung verbunden ist, zum Ausführen einer Redundanz operation, um eine normale Zelle des normalen Zellenarrays oder eine redundante Zelle des redundanten Zellenarrays gemäß dem Redundanzbestimmungssignal zu selektieren, welche Redundanzbestimmungsschaltung enthält:
ein Schaltelement (Tr15), das zwischen einer Energie zufuhr mit hohem Potential und einem Knoten verbunden ist,
einen Schalttreiber (11a), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes,
eine Sicherung (14) und
eine Halteschaltung (17), die mit dem Knoten verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen des Redundanzbestimmungssignals, und welche Redun danzbestimmungsschaltung gekennzeichnet ist durch eine Last schaltung (13a), die zwischen der Energiezufuhr mit niedri gem Potential und dem Knoten mit der Sicherung seriell ver bunden ist.
einem Speicherzellenarray (23), das ein normales Zel lenarray (24) und ein redundantes Zellenarray (25) enthält;
einer Redundanzbestimmungsschaltung (300) zum Erzeugen eines Redundanzbestimmungssignals; und
einem Decodierer (22), der mit der Redundanzbestim mungsschaltung verbunden ist, zum Ausführen einer Redundanz operation, um eine normale Zelle des normalen Zellenarrays oder eine redundante Zelle des redundanten Zellenarrays gemäß dem Redundanzbestimmungssignal zu selektieren, welche Redundanzbestimmungsschaltung enthält:
ein Schaltelement (Tr15), das zwischen einer Energie zufuhr mit hohem Potential und einem Knoten verbunden ist,
einen Schalttreiber (11a), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes,
eine Sicherung (14) und
eine Halteschaltung (17), die mit dem Knoten verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen des Redundanzbestimmungssignals, und welche Redun danzbestimmungsschaltung gekennzeichnet ist durch eine Last schaltung (13a), die zwischen der Energiezufuhr mit niedri gem Potential und dem Knoten mit der Sicherung seriell ver bunden ist.
15. Halbleiterspeichervorrichtung mit:
einem Speicherzellenarray (23), das ein normales Zel lenarray (24) und ein redundantes Zellenarray (25) enthält;
einer Redundanzbestimmungsschaltung (300) zum Erzeugen eines Redundanzbestimmungssignals; und
einem Decodierer (22), der mit der Redundanzbestim mungsschaltung verbunden ist, zum Ausführen einer Redundanz operation, um eine normale Zelle des normalen Zellenarrays oder eine redundante Zelle des redundanten Zellenarrays gemäß dem Redundanzbestimmungssignal zu selektieren, welche Redundanzbestimmungsschaltung enthält:
ein Schaltelement (Tr19), das zwischen einer Energie zufuhr mit niedrigem Potential und einem Knoten verbunden ist,
einen Schalttreiber (11b), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes,
eine Sicherung (14) und
eine Halteschaltung (17), die mit dem Knoten verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen des Redundanzbestimmungssignals, und welche Redun danzbestimmungsschaltung gekennzeichnet ist durch eine Last schaltung (13b), die zwischen einer Energiezufuhr mit hohem Potential und dem Knoten mit der Sicherung seriell verbunden ist.
einem Speicherzellenarray (23), das ein normales Zel lenarray (24) und ein redundantes Zellenarray (25) enthält;
einer Redundanzbestimmungsschaltung (300) zum Erzeugen eines Redundanzbestimmungssignals; und
einem Decodierer (22), der mit der Redundanzbestim mungsschaltung verbunden ist, zum Ausführen einer Redundanz operation, um eine normale Zelle des normalen Zellenarrays oder eine redundante Zelle des redundanten Zellenarrays gemäß dem Redundanzbestimmungssignal zu selektieren, welche Redundanzbestimmungsschaltung enthält:
ein Schaltelement (Tr19), das zwischen einer Energie zufuhr mit niedrigem Potential und einem Knoten verbunden ist,
einen Schalttreiber (11b), der mit dem Schaltelement verbunden ist, zum Betreiben des Schaltelementes,
eine Sicherung (14) und
eine Halteschaltung (17), die mit dem Knoten verbunden ist, zum Verriegeln eines Potentials an dem Knoten und Erzeugen des Redundanzbestimmungssignals, und welche Redun danzbestimmungsschaltung gekennzeichnet ist durch eine Last schaltung (13b), die zwischen einer Energiezufuhr mit hohem Potential und dem Knoten mit der Sicherung seriell verbunden ist.
16. Verfahren zum Bestimmen der Redundanz, das die
folgenden Schritte umfaßt:
serielles Verbinden einer Sicherung, einer Lastschal tung und eines Schaltelementes zwischen einer Energiezufuhr mit hohem Potential und einer Energiezufuhr mit niedrigem Potential;
Betreiben des Schaltelementes, um ein Potential an einem Knoten zwischen dem Schaltelement und der Sicherung zu erzeugen, welches Potential an dem Knoten durch einen Span nungsabfall schwankt, der durch die Lastschaltung erzeugt wird; und
Halten des Potentials an dem Knoten, um ein Redundanz bestimmungssignal zu erzeugen.
serielles Verbinden einer Sicherung, einer Lastschal tung und eines Schaltelementes zwischen einer Energiezufuhr mit hohem Potential und einer Energiezufuhr mit niedrigem Potential;
Betreiben des Schaltelementes, um ein Potential an einem Knoten zwischen dem Schaltelement und der Sicherung zu erzeugen, welches Potential an dem Knoten durch einen Span nungsabfall schwankt, der durch die Lastschaltung erzeugt wird; und
Halten des Potentials an dem Knoten, um ein Redundanz bestimmungssignal zu erzeugen.
17. Verfahren zum Bestimmen der Redundanz, das die
folgenden Schritte umfaßt:
Verbinden eines Schaltelementes mit einer Energiezufuhr mit hohem Potential;
serielles Verbinden einer Sicherung und einer Last schaltung zwischen dem Schaltelement und einer Energiezufuhr mit niedrigem Potential;
Betreiben des Schaltelementes, um ein Potential an einem Knoten zwischen dem Schaltelement und der Sicherung zu erzeugen, welches Potential an dem Knoten durch einen Span nungsabfall zunimmt, der durch die Lastschaltung erzeugt wird; und
Halten des Potentials an dem Knoten, um ein Redundanz bestimmungssignal zu erzeugen.
Verbinden eines Schaltelementes mit einer Energiezufuhr mit hohem Potential;
serielles Verbinden einer Sicherung und einer Last schaltung zwischen dem Schaltelement und einer Energiezufuhr mit niedrigem Potential;
Betreiben des Schaltelementes, um ein Potential an einem Knoten zwischen dem Schaltelement und der Sicherung zu erzeugen, welches Potential an dem Knoten durch einen Span nungsabfall zunimmt, der durch die Lastschaltung erzeugt wird; und
Halten des Potentials an dem Knoten, um ein Redundanz bestimmungssignal zu erzeugen.
18. Verfahren zum Bestimmen der Redundanz, das die
folgenden Schritte umfaßt:
Verbinden eines Schaltelementes mit einer Energiezufuhr mit niedrigem Potential;
serielles Verbinden einer Sicherung und einer Last schaltung zwischen dem Schaltelement und einer Energiezufuhr mit hohem Potential;
Betreiben des Schaltelementes, um ein Potential an einem Knoten zwischen dem Schaltelement und der Sicherung zu erzeugen, welches Potential an dem Knoten durch einen Span nungsabfall abnimmt, der durch die Lastschaltung erzeugt wird; und
Halten des Potentials an dem Knoten, um ein Redundanz bestimmungssignal zu erzeugen.
Verbinden eines Schaltelementes mit einer Energiezufuhr mit niedrigem Potential;
serielles Verbinden einer Sicherung und einer Last schaltung zwischen dem Schaltelement und einer Energiezufuhr mit hohem Potential;
Betreiben des Schaltelementes, um ein Potential an einem Knoten zwischen dem Schaltelement und der Sicherung zu erzeugen, welches Potential an dem Knoten durch einen Span nungsabfall abnimmt, der durch die Lastschaltung erzeugt wird; und
Halten des Potentials an dem Knoten, um ein Redundanz bestimmungssignal zu erzeugen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10305492A JP2000132990A (ja) | 1998-10-27 | 1998-10-27 | 冗長判定回路、半導体記憶装置及び冗長判定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19920603A1 true DE19920603A1 (de) | 2000-05-04 |
Family
ID=17945822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19920603A Withdrawn DE19920603A1 (de) | 1998-10-27 | 1999-05-05 | Verfahren und Schaltung zum Bestimmen der Redundanz einer Halbleiterspeichervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (2) | US6128234A (de) |
JP (1) | JP2000132990A (de) |
KR (1) | KR100355625B1 (de) |
DE (1) | DE19920603A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1085332A2 (de) * | 1999-07-23 | 2001-03-21 | Seiko Epson Corporation | Integrierte Halbleiterschaltung, Flüssigkristallvorrichtung, elektronisches Gerät und Verfahren zur integrierten Halbleiterschaltungsprüfung |
EP1184874A2 (de) * | 2000-08-09 | 2002-03-06 | Agere Systems Guardian Corporation | Abtast- und Verriegelungsschaltung für Schmelzsicherungsabgleichverbindungen auf einem Chip |
Families Citing this family (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6424161B2 (en) * | 1998-09-03 | 2002-07-23 | Micron Technology, Inc. | Apparatus and method for testing fuses |
FR2787912B1 (fr) | 1998-12-23 | 2001-03-02 | St Microelectronics Sa | Circuit electronique configurable |
KR100412421B1 (ko) * | 2001-06-27 | 2003-12-31 | 주식회사 하이닉스반도체 | 더블 폴리 캐패시터 형성 방법 |
US6781437B2 (en) * | 2001-07-11 | 2004-08-24 | Infineon Technologies Aktiengesellschaft | Zero static power programmable fuse cell for integrated circuits |
US6839298B2 (en) * | 2001-07-11 | 2005-01-04 | Infineon Technologies Aktiengesellschaft | Zero static power fuse cell for integrated circuits |
US6603344B2 (en) * | 2001-07-11 | 2003-08-05 | Infineon Technologies Ag | Zero static power programmable fuse cell for integrated circuits |
JP3857573B2 (ja) * | 2001-11-20 | 2006-12-13 | 富士通株式会社 | ヒューズ回路 |
US6900502B2 (en) | 2003-04-03 | 2005-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel on insulator device |
US6882025B2 (en) * | 2003-04-25 | 2005-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained-channel transistor and methods of manufacture |
US6867433B2 (en) | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
US20050012087A1 (en) * | 2003-07-15 | 2005-01-20 | Yi-Ming Sheu | Self-aligned MOSFET having an oxide region below the channel |
US7078742B2 (en) | 2003-07-25 | 2006-07-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Strained-channel semiconductor structure and method of fabricating the same |
US6936881B2 (en) * | 2003-07-25 | 2005-08-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor that includes high permittivity capacitor dielectric |
US6940705B2 (en) | 2003-07-25 | 2005-09-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Capacitor with enhanced performance and method of manufacture |
US7101742B2 (en) * | 2003-08-12 | 2006-09-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel complementary field-effect transistors and methods of manufacture |
US20050035369A1 (en) * | 2003-08-15 | 2005-02-17 | Chun-Chieh Lin | Structure and method of forming integrated circuits utilizing strained channel transistors |
US20050035410A1 (en) * | 2003-08-15 | 2005-02-17 | Yee-Chia Yeo | Semiconductor diode with reduced leakage |
US7112495B2 (en) * | 2003-08-15 | 2006-09-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method of a strained channel transistor and a second semiconductor component in an integrated circuit |
US7071052B2 (en) * | 2003-08-18 | 2006-07-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistor with reduced leakage |
US7888201B2 (en) | 2003-11-04 | 2011-02-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator SRAM configured using partially-depleted and fully-depleted transistors |
US20050186722A1 (en) * | 2004-02-25 | 2005-08-25 | Kuan-Lun Cheng | Method and structure for CMOS device with stress relaxed by ion implantation of carbon or oxygen containing ions |
US20050266632A1 (en) * | 2004-05-26 | 2005-12-01 | Yun-Hsiu Chen | Integrated circuit with strained and non-strained transistors, and method of forming thereof |
US7098722B2 (en) * | 2004-07-13 | 2006-08-29 | Etron Technology, Inc. | Low power design for fuse control circuit |
JP4959267B2 (ja) | 2006-03-07 | 2012-06-20 | ルネサスエレクトロニクス株式会社 | 半導体装置および電気ヒューズの抵抗値の増加方法 |
US7551712B2 (en) * | 2006-04-20 | 2009-06-23 | General Electric Company | CT detector with non-rectangular cells |
US8558278B2 (en) * | 2007-01-16 | 2013-10-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained transistor with optimized drive current and method of forming |
EP2020684A3 (de) * | 2007-07-25 | 2009-04-08 | NEC Electronics Corporation | Halbleiterbauelement und Verfahren zur Einstellung der Offset-Spannung |
US7943961B2 (en) * | 2008-03-13 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strain bars in stressed layers of MOS devices |
US7808051B2 (en) * | 2008-09-29 | 2010-10-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell without OD space effect in Y-direction |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01184796A (ja) * | 1988-01-19 | 1989-07-24 | Nec Corp | 半導体メモリ装置 |
JPH07105159B2 (ja) * | 1989-11-16 | 1995-11-13 | 株式会社東芝 | 半導体記憶装置の冗長回路 |
JPH06275095A (ja) * | 1993-03-18 | 1994-09-30 | Fujitsu Ltd | 半導体記憶装置及び冗長アドレス書込方法 |
US5345110A (en) * | 1993-04-13 | 1994-09-06 | Micron Semiconductor, Inc. | Low-power fuse detect and latch circuit |
US5444650A (en) * | 1994-01-25 | 1995-08-22 | Nippondenso Co., Ltd. | Semiconductor programmable read only memory device |
US5838620A (en) * | 1995-04-05 | 1998-11-17 | Micron Technology, Inc. | Circuit for cancelling and replacing redundant elements |
US5566107A (en) * | 1995-05-05 | 1996-10-15 | Micron Technology, Inc. | Programmable circuit for enabling an associated circuit |
KR100204340B1 (ko) * | 1996-06-19 | 1999-06-15 | 윤종용 | 메모리 장치의 모드 셋팅 회로 |
US5663902A (en) * | 1996-07-18 | 1997-09-02 | Hewlett-Packard Company | System and method for disabling static current paths in fuse logic |
US5831923A (en) * | 1996-08-01 | 1998-11-03 | Micron Technology, Inc. | Antifuse detect circuit |
US5999038A (en) * | 1998-09-24 | 1999-12-07 | Atmel Corporation | Fuse circuit having zero power draw for partially blown condition |
JP2000200497A (ja) * | 1998-11-05 | 2000-07-18 | Nec Corp | ヒュ―ズ判定回路およびメモリの冗長設定回路 |
-
1998
- 1998-10-27 JP JP10305492A patent/JP2000132990A/ja active Pending
-
1999
- 1999-05-05 DE DE19920603A patent/DE19920603A1/de not_active Withdrawn
- 1999-05-12 US US09/310,192 patent/US6128234A/en not_active Expired - Fee Related
- 1999-05-21 KR KR1019990018401A patent/KR100355625B1/ko not_active IP Right Cessation
-
2000
- 2000-08-09 US US09/694,058 patent/US6256239B1/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1085332A2 (de) * | 1999-07-23 | 2001-03-21 | Seiko Epson Corporation | Integrierte Halbleiterschaltung, Flüssigkristallvorrichtung, elektronisches Gerät und Verfahren zur integrierten Halbleiterschaltungsprüfung |
EP1085332A3 (de) * | 1999-07-23 | 2002-05-08 | Seiko Epson Corporation | Integrierte Halbleiterschaltung, Flüssigkristallvorrichtung, elektronisches Gerät und Verfahren zur integrierten Halbleiterschaltungsprüfung |
EP1184874A2 (de) * | 2000-08-09 | 2002-03-06 | Agere Systems Guardian Corporation | Abtast- und Verriegelungsschaltung für Schmelzsicherungsabgleichverbindungen auf einem Chip |
EP1184874A3 (de) * | 2000-08-09 | 2002-07-31 | Agere Systems Guardian Corporation | Abtast- und Verriegelungsschaltung für Schmelzsicherungsabgleichverbindungen auf einem Chip |
Also Published As
Publication number | Publication date |
---|---|
US6256239B1 (en) | 2001-07-03 |
KR100355625B1 (ko) | 2002-10-09 |
KR20000028576A (ko) | 2000-05-25 |
US6128234A (en) | 2000-10-03 |
JP2000132990A (ja) | 2000-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19920603A1 (de) | Verfahren und Schaltung zum Bestimmen der Redundanz einer Halbleiterspeichervorrichtung | |
DE3925153C2 (de) | ||
DE10237995B4 (de) | Interne Spannungserzeugungsschaltung, zugehöriges Halbleiterspeicherbauelement und Leistungszufuhrverfahren | |
DE3102799C2 (de) | Halbleiter-Speichervorrichtung | |
DE4041945A1 (de) | Integrierte halbleiterschaltkreiseinrichtung | |
DE3930932C2 (de) | ||
DE3227464A1 (de) | Programmierbare schaltung | |
DE3320673A1 (de) | Halbleiterspeicher | |
DE4305864C2 (de) | Ausgabepufferschaltung | |
DE3424765A1 (de) | Integrierter mikrocomputer mit nichtfluechtigem ram-speicher | |
DE4040492A1 (de) | Automatische loeschoptimierschaltung fuer einen elektrisch loesch- und programmierbaren halbleiterspeicher und automatisches loeschoptimierungsverfahren | |
DE4236456C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE3618572A1 (de) | Halbleiterspeicherelement | |
DE102008024301B4 (de) | Integrierte Schaltung und Verfahren zum Erfassen eines Signalflankenübergangs | |
DE19937829A1 (de) | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten | |
DE19654577A1 (de) | Verfahren zum Treiben von Wortleitungen in Halbleiter-Speichervorrichtungen | |
DE4018296A1 (de) | Elektrische schaltung fuer einen parallelschreibtest eines breiten mehrfachbytes in einer halbleiterspeichereinrichtung | |
DE2347968A1 (de) | Assoziative speicherschaltung | |
DE4004771A1 (de) | Eingangsschaltkreis fuer einen logikschaltkreis mit einem anschlussknoten und betriebsverfahren fuer diesen | |
DE112007002102T5 (de) | Verbesserte Leckstrom-Unterdrückung für einen Hochspannungs-Latch | |
DE3514252A1 (de) | Halbleiterspeichervorrichtung | |
DE19911101C2 (de) | Nicht-flüchtige Halbleiterspeichervorrichtung | |
DE4434117C2 (de) | Halbleiterschaltung | |
DE2049076A1 (de) | Kreuzpunkt Matnxgedachtnis | |
DE10248065B4 (de) | Inhaltsadressierbares Speicherbauelement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |