DE19913375B4 - Method for producing a MOS transistor structure - Google Patents

Method for producing a MOS transistor structure Download PDF

Info

Publication number
DE19913375B4
DE19913375B4 DE19913375A DE19913375A DE19913375B4 DE 19913375 B4 DE19913375 B4 DE 19913375B4 DE 19913375 A DE19913375 A DE 19913375A DE 19913375 A DE19913375 A DE 19913375A DE 19913375 B4 DE19913375 B4 DE 19913375B4
Authority
DE
Germany
Prior art keywords
layer
trench
drift region
region
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19913375A
Other languages
German (de)
Other versions
DE19913375A1 (en
Inventor
Franz Dr. Hirler
Wolfgang Dr. Werner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE19913375A priority Critical patent/DE19913375B4/en
Priority to PCT/DE2000/000621 priority patent/WO2000057481A2/en
Priority to US09/701,291 priority patent/US6465843B1/en
Priority to EP00920348A priority patent/EP1145324A3/en
Priority to JP2000607274A priority patent/JP2002540603A/en
Publication of DE19913375A1 publication Critical patent/DE19913375A1/en
Application granted granted Critical
Publication of DE19913375B4 publication Critical patent/DE19913375B4/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

Verfahren zur Herstellung einer MOS-Transistorstruktur, mit den Schritten
– Bereitstellen einer hochdotierten Substratschicht (2) ersten Leitungstyps,
– epitaktisches Aufwachsen einer Bodyschicht (9) zweiten Leitungstyps,
– Bilden einer Sourceregion (10) in der Bodyschicht (9),
– Strukturieren eines Grabens (14) in die Bodyschicht (9), der an die Sourceregion (10) angrenzt,
– Implantieren von Dotiermaterial ersten Leitungstyps durch den Boden des Grabens (14) in die Bodyschicht (9) vor oder nach Bildung einer Gateoxidschicht (4), die den Graben (14) auskleidet, so daß eine Driftregion (6) in lateraler Richtung benachbart zu Bodyregionen (9) entsteht, die sich vom Boden des Grabens (14) bis zur hochdotierten Substratschicht (2) erstreckt, wobei die Dotierungskonzentration der Bodyregionen (9) und der Driftregion (6) so eingestellt werden, daß das Integral der Dotierungskonzentration in der Driftregion (6) in lateraler Richtung zwischen zwei benachbarten Bodyregionen (9) kleiner oder gleich ist wie das Integral der Dotierungskonzentration der Bodyregionen (9) in...Method for producing a MOS transistor structure, comprising the steps
Providing a highly doped substrate layer (2) of the first conductivity type,
Epitaxially growing a body layer (9) of the second conductivity type,
Forming a source region (10) in the body layer (9),
- structuring a trench (14) into the body layer (9) adjacent to the source region (10),
- implanting doping material of the first conductivity type through the bottom of the trench (14) into the body layer (9) before or after formation of a gate oxide layer (4) lining the trench (14) so that a drift region (6) is adjacent in the lateral direction Body regions (9) is formed, which extends from the bottom of the trench (14) to the highly doped substrate layer (2), wherein the doping concentration of the body regions (9) and the drift region (6) are adjusted so that the integral of the doping concentration in the drift region (6) in the lateral direction between two adjacent body regions (9) is less than or equal to the integral of the doping concentration of the body regions (9) in ...

Figure 00000001
Figure 00000001

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer MOS-Transistorstruktur mit einer Trench-Gate-Elektrode und einem verringerten Einschaltwiderstand. Es ist ein wichtiges Ziel bei der Entwicklung von MOS-Transistorstrukturen, insbesondere für Leistungstransistoren, eine Verringerung des spezifischen Einschaltwiderstandes der Transistorstruktur zu erreichen. Damit kann einerseits die statische Verlustleistung minimiert werden, andererseits lassen sich höhere Stromdichten erreichen, wodurch kleinere und billigere Halbleiterbauelemente für den gleichen Gesamtstrom verwendet werden können.The The present invention relates to a process for the preparation of a MOS transistor structure with a trench gate electrode and a reduced on-resistance. It is an important goal in the development of MOS transistor structures, especially for Power transistors, a reduction of the specific on-resistance to reach the transistor structure. Thus, on the one hand, the static Power losses are minimized, on the other hand can be higher current densities achieve, resulting in smaller and cheaper semiconductor devices for the same Total current can be used.

Eine bekannte Methode, den spezifischen Einschaltwiderstand zu verringern, besteht darin, statt einer Planaren Transistorstruktur eine Transistorstruktur zu verwenden, die eine Trench-Gate-Elektrode aufweist. Der Nachteil solcher Transistorstrukturen ist jedoch das Auftreten von elektrischen Feldspitzen in der Nähe des Gateoxides der Trench-Elektroden, welche bei zu hohen Source-Drain-Spannungen durch Avalanche im angrenzenden Silizium und Injektion von heißen Ladungsträgern das Gateoxid schädigen und zu einer Zerstörung des Bauelementes führen. Eine aus dem Stand der Technik bekannte Abhilfe für dieses Problem ist eine Ausdehnung der Bodyregion bis unter die Trench-Gate-Elektrode in die Transistorstruktur hinein. Eine solche Anordnung ist in 1 dargestellt und ist beispielsweise aus WO 98/04 004 A1 oder aus US 5 525 821 A entnehmbar. Dabei kann auch vorgesehen sein, daß, wie in 1 dargestellt, in der Bodyregion eine Tiefdiffusion 8 mit höherer Dotierungskonzentration vorgesehen ist, so daß ein Avalanchedurchbruch im Bereich dieser Tiefdiffusion 8 erfolgt. Nachteil dieser Transistorstruktur ist jedoch, daß gerade eine solche Tiefdiffusion eine große laterale Ausdehnung auf weist, die einer Verkleinerung der Transistorstrukturen zur Reduzierung des spezifischen Einschaltwiderstandes entgegenwirkt.One known method of reducing the on-state resistance is to use a transistor structure having a trench gate instead of a planar transistor structure. The disadvantage of such transistor structures, however, is the occurrence of electric field peaks in the vicinity of the gate oxide of the trench electrodes, which damage the gate oxide at too high source-drain voltages through avalanche in the adjacent silicon and injection of hot charge carriers and lead to destruction of the device , A remedy for this problem known from the prior art is an expansion of the body region into the transistor structure below the trench gate electrode. Such an arrangement is in 1 shown and is for example off WO 98/04 004 A1 or off US 5 525 821 A removable. It can also be provided that, as in 1 shown, in the body region a deep diffusion 8th is provided with a higher doping concentration, so that an avalanche breakthrough in the region of this deep diffusion 8th he follows. Disadvantage of this transistor structure, however, is that just such a deep diffusion has a large lateral extent, which counteracts a reduction of the transistor structures to reduce the specific on-resistance.

Eine weitere Möglichkeit zur Verringerung des Einschaltwiderstandes ist in US 5 216 275 A beschrieben. Dort wird ein Kompensationsprinzip angewandt, um im Sperrfall eine weitgehend intrinsische Schicht zu erzeugen, im eingeschalteten Fall jedoch eine Schicht hoher Leitfähigkeit. Dazu wird statt einer Driftregion eine Schicht lateral alternierender n- und p-Regionen vorgesehen, deren Ladungen sich im Sperrfall weitgehend aufheben.Another way to reduce the on-resistance is in US 5 216 275 A described. There, a compensation principle is applied to produce a largely intrinsic layer in the case of blocking, but in the switched-on case, a layer of high conductivity. For this purpose, instead of a drift region, a layer of laterally alternating n- and p-regions is provided, the charges of which largely cancel each other out in the blocking case.

Hierzu ist jedoch nötig, neben einer Substratschicht, einer Bodyregion, einer Sourceregion und einer Gate-Elektrode eine separate, speziell strukturierte Schicht als Driftregion zu schaffen, die den baulichen Aufwand der Transistoranordnung erhöht.For this is necessary, however next to a substrate layer, a body region, a source region and a gate electrode a separate, specially structured layer as a drift region to create the structural complexity of the transistor arrangement elevated.

Die JP 11-26 758 A beschreibt ein Verfahren zur Herstellung eines Trench-MOSFET. Bei diesem Verfahren werden in einer p-dotierten Halbleiterschicht, die die spätere Body-Zone bildet, Gräben erzeugt. Die Gräben enden oberhalb eines Halbleitersubstrats, das die spätere Drain-Zone bildet. Über die Gräben werden n-Dotierstoffe in den durch die Halbleiterschicht und das Halbleitersubstrat gebildeten Halbleiterkörper eingebracht, wodurch stark n-dotierte Halbleiterzonen erzeugt werden. Diese Halbleiterzonen dienen dazu, diejenigen Abschnitte der Body-Zone, in denen sich bei leitend angesteuertem Bauelement ein leitender Kanal ausbildet, niederohmig an die durch das Halbleitersubstrat gebildete Drain-Zone anzuschließen.The JP 11-26 758 A describes a method of making a trench MOSFET. In this method, trenches are produced in a p-doped semiconductor layer which forms the later body zone. The trenches terminate above a semiconductor substrate which forms the later drain zone. Via the trenches, n-type dopants are introduced into the semiconductor body formed by the semiconductor layer and the semiconductor substrate, as a result of which heavily n-doped semiconductor zones are produced. These semiconductor zones serve to connect those sections of the body zone, in which a conductive channel is formed in the case of a conductively driven component, to a low-resistance connection to the drain zone formed by the semiconductor substrate.

Die US 5 637 898 A beschreibt einen Trenchtransistor mit einer Feldelektrode, die dielektrisch gegenüber einer Driftzone des Transistors isoliert ist und die durch einen Abschnitt der Gate-Elektrode gebildet ist.The US 5 637 898 A describes a trench transistor having a field electrode which is dielectrically insulated from a drift region of the transistor and which is formed by a portion of the gate electrode.

Die US 5 122 474 A beschreibt ein Verfahren zur Herstellung einer CMOS-Halbleiterbauelementstruktur.The US 5 122 474 A describes a method of fabricating a CMOS semiconductor device structure.

Die WO 97/29 518 A1 beschreibt einen vertikalen Leistungstransistor, der nach dem Kompensationsprinzip funktioniert. Dieser Leistungstransistor weist eine Driftzone auf, in der komplementär zueinander dotierte Halbleiterzonen angeordnet sind, die sich bei sperrendem Bauelement gegenseitig ausräumen.The WO 97/29 518 A1 describes a vertical power transistor that works on the compensation principle. This power transistor has a drift zone, in which complementary doped semiconductor zones are arranged, which cancel each other out with a blocking component.

Die JP 06-021 468 A beschreibt ein Verfahren zur Herstellung eines Trenchtransistors. Bei diesem Verfahren werden Gräben in einer p-dotierten Halbleiterschicht, die die spätere Body-Zone bildet, erzeugt. Diese Gräben enden noch oberhalb einer n-dotierten Halbleiterschicht, die unterhalb der p-dotierten Halbleiterschicht angeordnet ist und die die spätere Driftzone des Transistors bildet. Nach Herstellen der Gräben werden n-dotierte Dotierstoffatome über den Boden der Gräben in die p-dotierte Halbleiterschicht eingebracht, um die p-dotierte Schicht in diesem Bereich umzudotieren und dadurch die spätere Driftzone an die Gräben anzuschließen.The JP 06-021 468 A describes a method for producing a trench transistor. In this method, trenches are generated in a p-doped semiconductor layer, which forms the later body zone. These trenches end even above an n-doped semiconductor layer, which is arranged below the p-doped semiconductor layer and which forms the later drift zone of the transistor. After the trenches have been formed, n-doped dopant atoms are introduced into the p-doped semiconductor layer via the bottom of the trenches in order to re-circumscribe the p-doped layer in this region and thereby connect the later drift zone to the trenches.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer MOS-Transistorstruktur mit einer Trench-Gate-Elektrode bereitzustellen, das einfach durchführbar ist.task The present invention is a process for the preparation a MOS transistor structure with a trench gate electrode to provide easy to carry out is.

Diese Aufgabe wird gelöst durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 und 2.These Task is solved by a method having the features of claim 1 and Second

Die durch dieses Verfahren hergestellten MOS-Transistorstrukturen weisen jeweils eine hochdotierte Substratschicht ersten Leitungstyps auf, die eine erste Oberfläche der Transistorstruktur definiert. Auf dieser erste Oberfläche ist entweder direkt eine Drain-Metallisierung vorgesehen, oder es kann im Fall eines IGBT in diesem Bereich noch eine Anodenzone vorgesehen sein, auf der dann die entsprechende Metallisierung aufgebracht ist.The MOS transistor structures produced by this method each have a heavily doped substrate layer of the first conductivity type defines a first surface of the transistor structure. On this first surface either a drain metallization is provided directly, or in the case of an IGBT an anode zone may still be provided in this region, on which the corresponding metallization is then applied.

Von einer zweiten Oberfläche der Transistorstruktur aus erstreckt sich eine Bodyregion zweiten Leitungstyps in die Transistorstruktur. In diese Bodyregion ist eine Sourceregion ersten Leitungstyps eingebettet, die sich ebenfalls von der zweiten Oberfläche aus in die Bodyregion erstreckt.From a second surface the transistor structure extends from a body region of the second conductivity type in the transistor structure. In this body region is a source region embedded in the first type of line, which is also the second surface out into the body region.

Weiterhin erstreckt sich von der zweiten Oberfläche der Transistorstruktur aus eine Gate-Elektrode in die Transistorstruktur, die in einem Graben angeordnet ist, der mit einem Gateoxid ausgekleidet ist. Der Graben weist dabei eine Tiefe auf, die geringer ist als die Tiefe der Bodyregion.Farther extends from the second surface of the transistor structure from a gate electrode into the transistor structure, which is in a trench is arranged, which is lined with a gate oxide. The ditch has a depth that is less than the depth of the body region.

Schließlich ist eine Driftregion ersten Leitungstyps vorgesehen, die an den Boden des Grabens angrenzt, und die sich bis zur Substratschicht erstreckt. Diese Driftregion kann dabei insbesondere im Bereich der hochdotierten Substratschicht eine laterale Ausdehnung aufweisen, die größer ist als die laterale Ausdehnung des Grabens der Gate-Elektrode.Finally is a drift region of the first conductivity type provided to the ground of the trench and extending to the substrate layer. This drift region can be particularly in the field of highly doped Substrate layer have a lateral extent, which is larger as the lateral extent of the trench of the gate electrode.

Es ist vorgesehen, daß das Integral der Dotierungskonzentration der Bodyregion in lateraler Richtung zwischen zwei benachbarten Driftregionen größer oder gleich ist wie das Integral der Dotierungskonzentration in einer Driftregion in derselben lateralen Richtung. Hierdurch wird ein Avalanchedurchbruch im Bereich der Trench-Gate-Elektrode verhindert, wobei gleichzeitig eine Struktur bereitgestellt wird, deren Strukturgröße weitgehend frei variiert werden kann. Einer Verkleinerung der Transistorstrukturen stehen praktisch keine Hindernisse entgegen, wodurch eine Erhöhung der Kanalweite pro Fläche und damit eine Verringerung des spezifischen Einschaltwiderstandes erzielt werden kann. Außerdem ist eine höhere Dotierung der Bodyregion sowie der Driftregion möglich, da sich die beiden Gebiete im Sperrfall weitgehend gegenseitig ausräumen und somit ein weitgehend intrinsisches Gebiet entsteht, das effektiv Sperrspannungen aufnehmen kann.It is provided that the Integral of the doping concentration of the body region in the lateral direction between two adjacent drift regions is greater than or equal to that Integral of the doping concentration in a drift region in the same lateral Direction. This will cause an avalanche breakthrough in the area of Trench gate electrode prevents, while maintaining a structure is provided, the structure size varies largely freely can be. A reduction of the transistor structures are virtually no obstacles, thereby increasing the Channel width per area and thus a reduction of the specific on-resistance can be achieved. Furthermore is a higher one Doping the body region and the drift region possible, since the two areas in the blocking case largely cancel each other out and thus a largely intrinsic area arises that effectively absorb reverse voltages can.

Im Durchlaßfall jedoch kommt die erhöhte Dotierungskonzentration zum Tragen, die in einer höheren Leitfähigkeit resultiert. Dies gilt insbesondere, wenn das Integral der Dotierungskonzentration der Bodyregion in lateraler Richtung gleich dem Integral der Dotierungskonzentration in der angrenzenden Driftregion in derselben lateralen Richtung ist. Hierbei wird eine praktisch komplette gegenseitige Ausräumung der beiden Gebiete im Sperrfall erreicht. Wird dagegen das Integral der Dotierungskonzentration der Bodyregion größer gewählt als das Integral der Dotierungskonzentration in der Driftregion, so verbleibt im Sperrfall ein Rest an Ladungsträgern in der Bodyregion, wodurch sichergestellt werden kann, daß ein möglicher Avalanchedurchbruch im Bereich der Bodyregion und nicht im Bereich der Trench-Gate-Elektrode erfolgt.in the forward-biasing however, the increased doping concentration comes to bear in a higher conductivity results. This is especially true when the integral of the doping concentration the body region in the lateral direction equal to the integral of the doping concentration in the adjacent drift region in the same lateral direction is. This is a virtually complete mutual elimination of reached both areas in the case of blocking. Will be the integral the doping concentration of the body region selected to be greater than the integral of the doping concentration in the drift region, remains in the blocking case, a residue of charge carriers in the Bodyregion, which can ensure that a possible Avalanche breakthrough in the area of the body region and not in the area the trench gate electrode takes place.

Die vorliegende Transistorstruktur ist damit wesentlich einfacher aufgebaut als die Struktur aus dem Stand der Technik, speziell als die Struktur aus US 5 216 275 A , bei der noch eine zusätzliche Strukturierung der Driftregion notwendig ist. Dies wird im Fall der vorliegenden Erfindung durch eine vorteilhafte Anpassung der Bodyregion selbst vermieden.The present transistor structure is thus constructed much simpler than the structure of the prior art, especially as the structure US 5 216 275 A , in which an additional structuring of the drift region is necessary. This is avoided in the case of the present invention by an advantageous adaptation of the body region itself.

In einer bevorzugten Ausführungsform wird vorgesehen, daß das Integral der Dotierungskonzentration in der Bodyregion in lateraler Richtung maximal 2 × 1012 cm–2 beträgt. Dieser Wert liegt in der Regel im Bereich knapp unterhalb der Durchbruchsladung, d. h. derjenigen Ladung in der entsprechenden Bodyregion, bei der ein Durchbruch am pn-Übergang zur angrenzenden Driftregion erfolgen würde, bevor das Gebiet komplett ausgeräumt werden kann. Um einen solchen Durchbruch zu vermeiden, wird die Dotierungskonzentration entsprechend kleiner gewählt.In a preferred embodiment, it is provided that the integral of the doping concentration in the body region in the lateral direction is at most 2 × 10 12 cm -2 . This value is usually in the range just below the breakdown charge, ie, that charge in the corresponding body region where a breakdown would occur at the pn junction to the adjacent drift region before the area can be completely cleared. In order to avoid such a breakthrough, the doping concentration is chosen correspondingly smaller.

Es kann vorgesehen sein, daß die Bodyregion durch eine Epitaxieschicht gebildet wird. Die Driftregion kann dann beispielsweise durch Implantationsschritte, Diffusionsschritte oder Auffüllen von zuvor gebildeten Gräben mit Halbleitermaterial erfolgen. Hierzu wird auf die nachfolgende Beschreibung verschiedener Herstellungsmöglichkeiten verwiesen. Die-Herstellung dotierter Gebiete mittels Auffüllen von Gräben ist prinzipiell aus US 5 216 275 A bekannt.It can be provided that the body region is formed by an epitaxial layer. The drift region can then take place, for example, by implantation steps, diffusion steps or filling of previously formed trenches with semiconductor material. Reference is made to the following description of various production options. The production of doped regions by filling trenches is in principle out US 5 216 275 A known.

Um beispielsweise die Einsatzspannung im Kanalbereich unabhängig von der Gesamtladung der Bodyregion gestalten zu können, kann vorgesehen sein, daß die Dotierungskonzentration der Bodyregion einen Gradienten aufweist. Es kann dabei ein Gradient in lateraler Richtung und/oder ein Gradient in vertikaler Richtung in der Bodyregion vorgesehen werden.Around For example, the threshold voltage in the channel area regardless of the overall charge of the body region can be designed, can be provided that the Doping concentration of the body region has a gradient. It can be a gradient in the lateral direction and / or a gradient be provided in the vertical direction in the body region.

Bei dem erfindungsgemäßen Verfahren zur Herstellung einer MOS-Transistorstruktur werden folgende Schritte durchgeführt:
Bereitstellen einer hochdotierten Substratschicht ersten Leitungstyps,
epitaktisches Aufwachsen einer Bodyschicht zweiten Leitungstyps,
Bilden einer Sourceregion in der Bodyschicht,
Strukturieren eines Grabens in die Bodyschicht, der an die Sourceregion angrenzt,
Implantieren von Dotiermaterial ersten Leitungstyps durch den Boden des Grabens in die Bodyschicht vor oder nach Bildung einer Gateoxidschicht, die den Graben auskleidet,
Auffüllen des Grabens mit einer Gate-Elektrode.In the method according to the invention for producing a MOS transistor structure, the following steps are carried out:
Providing a highly doped substrate layer of the first conductivity type,
epitaxial growth of a body layer of the second conductivity type,
Forming a source region in the body layer,
Structuring a trench into the body layer adjacent to the source region
Implant doping material of the first conductivity type through the bottom of the trench into the body layer before or after formation of a gate oxide layer lining the trench,
Filling the trench with a gate electrode.

Es erfolgt somit ein epitaktisches Aufwachsen einer Bodyschicht direkt auf der hochdotierten Substratschicht, ohne daß zwischen diesen beiden Schichten noch eine Driftregion vorgesehen wäre. Es kann dabei in einer bevorzugten Ausführungsform während des Aufwachsens eine Variation der Dotierungskonzentration der Bodyschicht erfolgen. Die Bildung einer Driftregion erfolgt erst nach dem Strukturieren von Gate-Gräben in die Bodyschicht. Das Dotiermaterial wird dabei so in die Bodyschicht implantiert, daß eine Driftregion entsteht, die vom Boden des Gate-Grabens bis zur hochdotierten Substratschicht reicht. Dies kann durch entsprechende Wahl der Geometrie und der Implantationsparameter erfolgen, oder durch eine nach der Implantation durchgeführte Ausdiffusion des Dotiermaterials bis zur hochdotierten Substratschicht. Es können auch alternativ mehrere Implantationsschritte mit unterschiedlicher Implantationsenergie durchgeführt werden, um eine Driftregion der gewünschten Ausdehnung bis zur hochdotierten Substratschicht herzustellen.It Thus, an epitaxial growth of a body layer takes place directly on the heavily doped substrate layer, without between these two layers still a drift region would be provided. It can do it in one preferred embodiment during the Growing up a variation of the doping concentration of the body layer respectively. The formation of a drift region occurs only after structuring from gate ditches into the Body layer. The doping material thereby becomes the body layer implanted that one Drift region is created, from the bottom of the gate trench to the highly doped Substrate layer is enough. This can be done by appropriate choice of geometry and the implantation parameters, or by an after the Implantation performed Outdiffusion of the doping material to the highly doped substrate layer. It can Alternatively, several implantation steps with different implantation energy carried out be a drift region of the desired extent to the highly doped Substrate layer produce.

Der Gate-Graben kann so in die Bodyschicht strukturiert werden, daß er unmittelbar an eine Sourceregion angrenzt. Es kann aber auch vorgesehen werden, daß der Graben durch eine Sourceregion in die Bodyschicht strukturiert wird, so daß sich automatisch ein Angrenzen des Grabens an die Sourceregion sowie die Bodyschicht ergibt.Of the Gate trench can be structured in the body layer so that it immediately adjacent to a source region. But it can also be provided that the Digging is structured by a source region into the body layer, so that automatically adjoining the trench to the source region as well the body layer results.

Bei einem weiteren zur Veranschaulichung dienenden Verfahren wird eine MOS-Transistorstruktur in einer Aufbautechnik hergestellt. Es erfolgt dabei:
Bereitstellen einer hochdotierten Substratschicht ersten Leitungstyps,
Bildung von Bodyregionen und Driftregionen durch wiederholtes epitaktisches Aufwachsen einer dotierten Teilschicht ersten oder zweiten Leitungstyps, wobei jeweils nach dem Aufwachsen der Teilschicht Bereiche des entgegengesetzten Leitungstyps in der Teilschicht zur Bildung säulenförmiger Strukturen erzeugt werden,
Bilden von Sourceregionen in den Bodyregionen,
Strukturieren von Gräben in den Driftregionen, die an mindestens eine Bodyregion und eine Sourceregion angrenzen, Auskleiden der Gräben mit einem Gateoxid und Auffüllen der Gräben mit einer Gateelektrode.In another illustrative method, a MOS transistor structure is fabricated using a packaging technique. It takes place here:
Providing a highly doped substrate layer of the first conductivity type,
Formation of body regions and drift regions by repeated epitaxial growth of a doped sub-layer of the first or second conductivity type, wherein regions of the opposite conductivity type in the sub-layer are formed after the growth of the sub-layer to form columnar structures,
Forming source regions in the body regions,
Patterning trenches in the drift regions adjacent to at least one body region and a source region, lining the trenches with a gate oxide, and filling the trenches with a gate electrode.

Es kann dabei vorgesehen sein, daß die Bildung der beschriebenen säulenförmigen Strukturen bereits mit dem Aufwachsen der ersten Teilschicht erfolgt. Es kann jedoch auch vorgesehen sein, daß zunächst eine oder mehrere Teilschichten zur Bildung einer weiteren Driftregion auf die hochdotierte Substratschicht aufgewachsen werden. Erst bei dem Aufwachsen späterer Teilschichten erfolgt dann die Bildung der säulenförmigen Strukturen durch die Vorsehung der entsprechenden Bereiche entgegengesetzten Leitungstyps in den Teilschichten. In diesem Fall weist somit bei der kompletten Struktur die Bodyregion einen gewissen Abstand von der hochdotierten Substratschicht auf, wobei die beiden Gebiete durch eine Driftregion voneinander getrennt sind.It can be provided that the Formation of the described columnar structures already takes place with the growth of the first sub-layer. It can, however also be provided that a first or multiple sublayers to form another drift region grown on the highly doped substrate layer. Only at; only when growing up later Partial layers is then the formation of the columnar structures through the Provision of the corresponding areas of opposite conductivity type in the sublayers. In this case thus points at the complete Structure the body region a certain distance from the highly doped substrate layer on, with the two areas separated by a drift region are separated.

Dieses Verfahren ist zwar durch die Notwendigkeit eines wiederholten Aufwachsen von Teilschichten sowie die Einbringung von dotierten Bereichen in die Teilschichten etwas aufwendiger als das erste Verfahren. Andererseits kann eine exaktere Dotierung der unterschiedlichen Bereiche, d. h. der Bodyregion und der Driftregion, sowie deren Lage und Ausdehnung in der Transistorstruktur eingestellt werden.This Although the process is due to the need for repeated growth of sub-layers and the introduction of doped areas in the sub-layers a little more complicated than the first method. On the other hand, a more precise doping of the different Areas, d. H. the body region and the drift region, as well as their Position and extent in the transistor structure can be adjusted.

Das erste erfindungsgemäße Verfahren weist dagegen den Vorteil auf, daß durch das epitaktische Aufwachsen die Bodyschicht mit einer relativ genau definierten Dotierungskonzentration entsprechend den gewünschten Vorgaben erzeugt werden kann, wobei die Driftregion dann durch einen einzigen, bzw. durch mehrere, direkt aufeinanderfolgende Implantationsschritte, ggf. mit nachfolgender Ausdiffusion, erzeugt werden kann.The first inventive method has on the other hand, the advantage that by the epitaxial growth of the body layer with a relatively accurate defined doping concentration corresponding to the desired Defaults can be generated, the drift region then by a single, or by several, directly consecutive implantation steps, possibly with subsequent outdiffusion, can be generated.

Ein weiteres zur Veranschaulichung dienendes Verfahren zur Herstellung einer MOS-Transistorstruktur weist folgende Schritte auf:
Bereitstellen einer hochdotierten Substratschicht ersten Leitungstyps,
Bereitstellen einer Bodyschicht zweiten Leitungstyps auf der hochdotierten Substratschicht,
Bildung von Gräben in der Bodyschicht,
Auffüllen der Gräben mit dotiertem Halbleitermaterial ersten Leitungstyps,
Rückätzen des dotierten Halbleitermaterials auf der Oberfläche der Transistorstruktur bis zur Bodyschicht, so daß Driftregionen ersten Leitungstyps und Bodyregionen zweiten Leitungstyps an die Oberfläche grenzen,
Bilden von Sourceregionen in den Bodyregionen,
Strukturieren von Gräben in die Driftregionen, wobei die Gräben an mindestens eine Bodyregion und eine Sourceregion angrenzen,
Auskleiden der Gräben mit einer Gateoxidschicht,
Auffüllen der Gräben mit einer Gate-Elektrode.Another illustrative method of fabricating a MOS transistor structure comprises the following steps:
Providing a highly doped substrate layer of the first conductivity type,
Providing a body layer of second conductivity type on the heavily doped substrate layer,
Formation of trenches in the body layer,
Filling the trenches with doped semiconductor material of the first conductivity type,
Back etching of the doped semiconductor material on the surface of the transistor structure to the body layer, so that drift regions of the first conductivity type and body regions of the second conductivity type adjoin the surface,
Forming source regions in the body regions,
Patterning trenches in the drift regions, wherein the trenches adjoin at least one body region and a source region,
Lining the trenches with a gate oxide layer,
Filling the trenches with a gate electrode.

Es kann somit die Bodyregion beispielsweise dadurch erzeugt werden, daß eine Epitaxieschicht mit einer Dotierung entsprechenden Leitungstyps auf der hochdotierten Substratschicht, oder ggf. auf einer Driftregion, die auf der hochdotierten Substratschicht bereitgestellt wurde, aufgewachsen wird. Die Driftregion wird dann durch Strukturieren von Gräben sowie deren Auffüllen mit Halbleitermaterial gebildet. Anschließend kann die Bildung der Gate-Gräben beispielsweise mit derselben Maske erfolgen, mit der die Gräben für die Driftregion erzeugt wurden, soweit die Toleranzen für ein erneutes Aufbringen dieser gemeinsamen Maske dies erlauben. Es kann somit im Idealfall eine zusätzliche Maske für die Strukturierung der Gate-Gräben eingespart werden.Thus, the body region can thus be produced, for example, by growing an epitaxial layer with a doping of a corresponding conductivity type on the highly doped substrate layer, or possibly on a drift region provided on the heavily doped substrate layer. The drift region is then formed by patterning trenches and filling them with semiconductor material. At closing, the formation of the gate trenches can be done, for example, with the same mask with which the trenches for the drift region have been created, as far as the tolerances for reapplication of this common mask allow. It can thus be saved in the ideal case, an additional mask for the structuring of the gate trenches.

Bei jedem der beschriebenen erfindungsgemäßen Verfahren kann vorgesehen werden, daß die Dotierungskonzentration der Bodyregionen und der Driftregionen so eingestellt wird, daß das Integral der Dotierungskonzentration in einer Driftregion in lateraler Richtung zwischen zwei benachbarten Bodyregionen kleiner oder gleich ist als das Integral der Dotierungskonzentration der Bodyregion in derselben lateralen Richtung. Hierdurch kann, wie bereits beschrieben, eine gegenseitige Ausräumung der Gebiete und damit eine erhöhte Spannungsaufnahme und Leitfähigkeit der Gebiete erzielt werden, wobei gleichzeitig ein möglicher Avalanchedurchbruch auf den Bereich der Bodyregion beschränkt werden kann. Es wird dabei bevorzugt das Integral der Dotierungskonzentration in einer Bodyregion in lateraler Richtung auf maximal 2 × 1012 cm–2 beschränkt.In each of the described methods of the invention, it may be provided that the doping concentration of the body regions and the drift regions is adjusted so that the integral of the doping concentration in a drift region in the lateral direction between two adjacent body regions is less than or equal to the integral of the doping concentration of the body region in the same lateral direction. In this way, as already described, a mutual clearing of the areas and thus an increased voltage pick-up and conductivity of the areas can be achieved, wherein at the same time a possible avalanche breakdown can be restricted to the area of the body region. In this case, the integral of the doping concentration in a body region in the lateral direction is preferably restricted to a maximum of 2 × 10 12 cm -2 .

Darüber hinaus kann bei jedem der erfindungsgemäßen Verfahren vorgesehen werden, daß die Dotierungskonzentration der Bodyregionen so eingestellt wird, daß diese einen Gradienten in vertikaler und/oder lateraler Richtung aufweisen.Furthermore can in any of the methods of the invention be provided that the Doping concentration of the body regions is adjusted so that these have a gradient in the vertical and / or lateral direction.

Anhand der 1 bis 7 sowie der nachfolgenden Beschreibung werden spezielle Ausführungsbeispiele erläutert.Based on 1 to 7 As well as the following description special embodiments are explained.

Es zeigen:It demonstrate:

1: Transistoranordnung mit Tiefdiffusion in der Bodyregion nach dem Stand der Technik. 1 : Transistor arrangement with deep diffusion in the body region according to the prior art.

2: Transistoranordnung mit einer Epitaxieschicht als Bodyschicht und implantierten Driftregionen unter den Gate-Gräben. 2 : Transistor arrangement with an epitaxial layer as a body layer and implanted drift regions under the gate trenches.

3: Schematische Darstellung einer Transistoranordnung mit Bodyregionen, die bis zur hochdotierten Substratschicht reichen. 3 : Schematic representation of a transistor arrangement with body regions that extend to the highly doped substrate layer.

4: Anordnung nach 3, wobei zwischen den Bodyregionen und der Substratschicht eine Driftregion vorgesehen ist. 4 : Arrangement after 3 wherein a drift region is provided between the body regions and the substrate layer.

5: Darstellung der Herstellungsschritte einer Transistorstruktur mit Implantation von Dotiermaterial durch den Boden der Gate-Gräben. 5 : Representation of the manufacturing steps of a transistor structure with implantation of doping material through the bottom of the gate trenches.

6: Herstellung einer MOS-Transistoranordnung durch Auffüllen von Gräben in einer Bodyschicht mit Halbleitermaterial entgegengesetzten Leitungstyps. 6 : Fabrication of a MOS transistor arrangement by filling trenches in a body layer with semiconductor material of opposite conductivity type.

7: Herstellung einer Transistoranordnung in Aufbautechnik durch sukzessives Aufwachsen von Teilschichten und Einbringen von Dotiermaterial entgegengesetzten Leitungstyps in die Teilschichten. 7 : Production of a transistor arrangement in a construction technique by successive growth of partial layers and introduction of doping material of opposite conductivity type into the partial layers.

Wie bereits erläutert, zeigt 1 eine MOS-Transistoranordnung nach dem Stand der Technik. Dabei definiert eine hochdotierte n+-Substratschicht 2 eine erste Oberfläche 21 der Transistoranordnung. Auf diese erste Oberfläche 21 ist eine Drain-Metallisierung 1 aufgebracht. Über der hochdotierten Substratschicht 2 ist eine n–-Driftregion 6 angeordnet. An diese Driftregion 6 grenzt eine p-Bodyregion 9 an, das eine hochdotierte p+-Tiefdiffusion 8 aufweist. In die Bodyregion 9 sind n+-Sourceregionen 10 eindiffundiert. Die Bodyregion 9 und die Sourceregionen 10 erstrecken sich von einer zweiten Oberfläche 3 der MOS-Transistoranordnung in die Transistorstruktur. Ebenso erstrecken sich Gateelektroden 5, die von einem Gateoxid 4 umgeben und in einem Gate-Graben angeordnet sind, von der zweiten Oberfläche 3 aus in die Transistorstruktur. Eine Oxidschicht 12 überdeckt die Gateelektroden 5 und Teile der Sourceregionen 10. Eine Metallisierung 13 dient zur Kontaktierung der Sourceregionen 10 sowie der Bodyregion 9.As already explained, shows 1 a MOS transistor arrangement according to the prior art. In this case, a highly doped n.sup. + Substrate layer 2 defines a first surface 21 the transistor arrangement. On this first surface 21 is a drain metallization 1 applied. Over the heavily doped substrate layer 2 is an n - drift region 6 arranged. To this drift region 6 borders a p-body region 9 that is a highly doped p + deep diffusion 8th having. In the body region 9 are n + source regions 10 diffused. The body region 9 and the source regions 10 extend from a second surface 3 the MOS transistor arrangement in the transistor structure. Likewise, gate electrodes extend 5 that of a gate oxide 4 surrounded and arranged in a gate trench, from the second surface 3 out into the transistor structure. An oxide layer 12 covers the gate electrodes 5 and parts of the source regions 10 , A metallization 13 serves to contact the source regions 10 as well as the body region 9 ,

2 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Transistorstruktur, wobei die Bodyregion 9 durch eine Epitaxieschicht gebildet wird. Diese kann, wie in 2 dargestellt, bezüglich ihrer Dotierungskonzentration einen Gradienten aufweisen. So wird ein unterer Bereich der Bodyschicht gebildet, der eine p–-Dotierung aufweist, sowie ein oberer Bereich 7 der Bodyschicht, der eine höhere, p-Dotierung aufweist, die dazu dient, die Einsatzspannung im Kanalbereich der Transistorstruktur einzustellen. Die Bodyschicht 9 grenzt direkt an die hochdotierte n+-Substratschicht 2 an. Die n–-Driftregion 6 wird lediglich durch implantierte Gebiete unterhalb der Gate-Elektrode 5 gebildet. Die Dotierungskonzentration der Bodyschicht 9 sowie der Driftregion 6 werden dabei so eingestellt, daß das laterale Integral der Dotierungskonzentration der Bodyschicht 9 zwischen zwei Driftregionen 6 größer oder gleich dem Integral der Dotierungskonzentration in einer Driftregion 6 in derselben lateralen Richtung ist. Das Integral der Dotierungskonzentration beträgt dabei maximal 2 × 1012 cm–2. 2 shows an embodiment of a transistor structure according to the invention, wherein the body region 9 is formed by an epitaxial layer. This can, as in 2 shown to have a gradient with respect to their doping concentration. Thus, a lower region of the body layer is formed, which has a p - doping, and an upper region 7 the body layer, which has a higher, p-doping, which serves to adjust the threshold voltage in the channel region of the transistor structure. The body layer 9 Adjacent to the highly doped n + substrate layer 2 at. The n - drift region 6 is only by implanted areas below the gate electrode 5 educated. The doping concentration of the body layer 9 as well as the drift region 6 are adjusted so that the lateral integral of the doping concentration of the body layer 9 between two drift regions 6 greater than or equal to the integral of the doping concentration in a drift region 6 in the same lateral direction. The integral of the doping concentration amounts to a maximum of 2 × 10 12 cm -2 .

In 3 und 4 sind schematisch zwei Anordnungsmöglichkeiten für die Driftregionen 6 sowie die Bodyregionen 9 dargestellt. Wie 3 zeigt, können die Bodyregionen bis zur hochdotierten n+-Substratschicht 2 reichen und somit direkt an diese angrenzen. Es ist aber auch, wie in 4 dargestellt, möglich, daß die Bodyregionen 9 nicht ganz bis zur hochdotierten Substratschicht 2 reichen, sondern daß sich die n–-Driftregion 6 einerseits unter die Gate-Elektroden 5 erstreckt, andererseits auch zwischen den Bodyregionen 9 und der hochdotierten Substratschicht 2 angeordnet ist. Durch die gestrichelten Linien in der Driftregion 6 soll angedeutet werden, daß die Bereiche unter den Gate-Elektroden 5 sowie zwischen den Bodyregionen 9 und der hochdotierten Substratschicht 2 in der Regel ein weitgehend einheitliche Dotierung aufweisen. Es kann jedoch auch vorgesehen sein, daß zur besseren Gewährleistung einer gegenseitigen Ausräumung der Driftregion 6 und der Bodyregionen 9 in der Driftregion unter den Gate-Elektroden eine etwas andere Dotierungskonzentration gewählt wird als in demjenigen Bereich, der an die hochdotierte Substratschicht angrenzt.In 3 and 4 schematically are two possible arrangements for the drift regions 6 as well as the body regions 9 shown. As 3 shows, the body regions can reach the highly doped n + substrate layer 2 range and thus directly adjoin them. It is, however, as in 4 shown, possible that the body regions 9 not quite up to the highly doped substrate layer 2 rich, but that the n - drift region 6 on the one hand under the gate electrodes 5 extends, on the other hand also between the body regions 9 and the heavily doped substrate layer 2 is arranged. Through the dashed lines in the drift region 6 is to indicate that the areas under the gate electrodes 5 as well as between the body regions 9 and the heavily doped substrate layer 2 usually have a largely uniform doping. However, it may also be provided that to better ensure a mutual elimination of the drift region 6 and the body regions 9 a slightly different doping concentration is selected in the drift region under the gate electrodes than in the region adjacent to the highly doped substrate layer.

5 zeigt in Teilschritten a bis d die Herstellung einer Transistorstruktur, wobei die Bildung der Driftregion 6 unter den Gate-Elektroden 5 durch eine Implantation von Dotiermaterial durch den Boden der Gate-Gräben 14 erfolgt. Hierfür wird zunächst, wie 5a zeigt, auf einer hochdotierten n+-Substratschicht 2 eine p-Bodyschicht 9 bereitgestellt. Es kann dabei auch, wie 5a zeigt, vorgesehen werden, daß zwischen der Bodyschicht 9 und der Substratschicht 2 bereits eine erste Driftregion 6 angeordnet wird. Es kann auch bereits in diesem Schritt die Bildung von n+-Sourceregionen 10 im Bereich der zweiten Oberfläche 3 der Transistorstruktur erfolgen. 5 shows in substeps a to d the preparation of a transistor structure, wherein the formation of the drift region 6 under the gate electrodes 5 by implanting dopant material through the bottom of the gate trenches 14 he follows. For this, first, how 5a shows on a heavily doped n + substrate layer 2 a p-body layer 9 provided. It can also, like 5a shows, be provided that between the body layer 9 and the substrate layer 2 already a first drift region 6 is arranged. It may also be in this step the formation of n + source regions 10 in the area of the second surface 3 the transistor structure take place.

Anschließend erfolgt die Strukturierung von Gate-Gräben 14 in die p-Bodyschicht 9. Die nicht zu strukturierenden Bereiche der Bodyschicht werden dabei durch eine Maske, beispielsweise aus einer Oxidschicht 16 und einer Nitridschicht 15 abgedeckt. Anschließend erfolgt die Implantation von n-Dotiermaterial durch die Böden der Gate-Gräben 14 in die p-Bodyschicht 9. Es bilden sich, wie 5c zeigt, somit n-dotierte Bereiche 17 in der p-Bodyschicht 9. Je nach Art der Implantation können diese n-Bereiche 17 bereits bis zur Driftregion 6 reichen. Es kann jedoch auch vorgesehen werden, daß eine Ausdehnung der n-Gebiete 17 durch einen nachgeschalteten Diffusionsschritt erfolgt. Die solchermaßen vergrößerten n-Gebiete 17 gehen dann, wie 5d zeigt, in die unter der p-Bodyschicht 9 angeordnete Driftregion 6 über.Subsequently, the structuring of gate trenches takes place 14 in the p-body layer 9 , The areas of the body layer which are not to be structured are thereby covered by a mask, for example an oxide layer 16 and a nitride layer 15 covered. Subsequently, the implantation of n-doping material through the floors of the gate trenches 14 in the p-body layer 9 , It form, how 5c shows, thus n-doped areas 17 in the p-body layer 9 , Depending on the type of implantation, these n-areas 17 already up to the drift region 6 pass. However, it can also be provided that an extension of the n-areas 17 done by a subsequent diffusion step. The thus enlarged n-areas 17 then go, like 5d shows in the under the p-body layer 9 arranged drift region 6 above.

Anschließend kann zur Vervollständigung der Transistorstruktur ein Auffüllen der Gate-Gräben mit einem Gateoxid 4 sowie einer Gate-Elektrode 5 erfolgen. Schließlich wird die Oxidschicht 12 über der Gate-Elektrode sowie die Metallisierung 13 über den Sourceregionen 10 und der Bodyschicht 9 angeordnet.Subsequently, to complete the transistor structure, a filling of the gate trenches with a gate oxide 4 and a gate electrode 5 respectively. Finally, the oxide layer 12 over the gate electrode as well as the metallization 13 over the source regions 10 and the body layer 9 arranged.

Wie 5d deutlich zeigt, kann durch eine Implantation und ggf. eine nachfolgende Ausdiffusion erreicht werden, daß die zunächst durchgehende Bodyschicht 9 in einzelne, voneinander getrennte Bodyregionen 9 unterteilt wird. Hierzu ist nicht notwendig das Vorhandensein einer Driftregion 6 zwischen der Bodyschicht 9 und der hochdotierten Substratschicht 2 notwendig, wie die Darstellung in 2 zeigt. Hier wird die Trennung der Bodyschicht in einzelne Bodyregionen 9 allein durch die Implantation einer Driftregion 6 unter die Gate-Elektrode 5 erreicht.As 5d clearly shows, can be achieved by an implantation and possibly a subsequent outdiffusion that the first continuous body layer 9 into individual, separate body regions 9 is divided. This does not necessarily require the presence of a drift region 6 between the body layer 9 and the heavily doped substrate layer 2 necessary, as the representation in 2 shows. Here is the separation of the body layer into individual body regions 9 solely by the implantation of a drift region 6 under the gate electrode 5 reached.

6, in der ein zur Veranschaulichung dienendes Verfahren dargestellt ist, zeigt in den Schritten a bis e die Herstellung einer Transistoranordnung durch Auffüllen von Gräben mit Halbleitermaterial. Hierzu wird, analog zur 5a, zunächst eine hochdotierte Substratschicht 2, eine Driftregion 6, sowie eine darüber angeordnete p-Bodyschicht 9, ggf. bereits Source-Regionen 10 vorgesehen. Auf die Vorsehung einer n-Driftregion 6 gemäß 6a kann jedoch auch verzichtet werden. 6 , in which an illustrative method is shown, in steps a to e shows the production of a transistor arrangement by filling trenches with semiconductor material. For this purpose, analogous to 5a , first a highly doped substrate layer 2 , a drift region 6 , as well as a p-body layer arranged above it 9 , possibly already source regions 10 intended. On the providence of an n-drift region 6 according to 6a but can also be dispensed with.

Gemäß 6b werden zunächst Gräben 18 in die p-Bodyschicht 9 strukturiert, so daß eine Unterteilung der Bodyschicht 9 in einzelne Bodyregionen 9 erfolgt. Hierzu kann eine Maske aus Siliziumoxid 16 und Siliziumnitrid 15 Anwendung finden. Anschließend erfolgt ein Auffüllen der Gräben 18 mit n-dotiertem Halbleitermaterial 19, das die Gräben 18 vollstän dig auskleidet und auch die Oberfläche 3 der – Transistorstruktur bedeckt. Das Halbleitermaterial 19 wird im Bereich der Oberfläche 3 soweit zurückgeätzt, daß die Bodyregionen 9 wieder an die Oberfläche 3 treten.According to 6b are first trenches 18 in the p-body layer 9 structured so that a subdivision of the body layer 9 in individual body regions 9 he follows. For this purpose, a mask of silicon oxide 16 and silicon nitride 15 Find application. Subsequently, a filling of the trenches 18 with n-doped semiconductor material 19 that the trenches 18 completely lined and also the surface 3 the - covered transistor structure. The semiconductor material 19 will be in the area of the surface 3 so far etched back that the body regions 9 back to the surface 3 to step.

Anschließend erfolgt die Strukturierung von Gate-Gräben 14 in die Driftregionen 6 zwischen den Bodyregionen 9, wobei die Gate-Gräben 14 eine geringere Tiefe aufweisen als die Gräben 19, die zuvor zur Bildung der Driftregionen 6 zwischen den Bodyregionen 9 strukturiert wurden. Zur Bildung der Gate-Gräben kann idealerweise dieselbe Maske verwendet werden, die bereits zuvor zur Bildung der Gräben 19 verwendet wurde.Subsequently, the structuring of gate trenches takes place 14 in the drift regions 6 between the body regions 9 where the gate trenches 14 have a smaller depth than the trenches 19 previously used to form the drift regions 6 between the body regions 9 were structured. Ideally, to form the gate trenches, the same mask as previously used to form the trenches may be used 19 has been used.

6e zeigt die fertige Transistorstruktur nach Auffüllen der Gate-Gräben 14 mit einem Gateoxid 4 und einer Gate-Elektrode 5, sowie nach Anbringen der Oxidschicht 12 und der Metallisierung 13. 6e shows the finished transistor structure after filling the gate trenches 14 with a gate oxide 4 and a gate electrode 5 , and after attaching the oxide layer 12 and the metallization 13 ,

7, in der ein zur Veranschaulichung dienendes Verfahren dargestellt ist, zeigt in den Schritten a bis d die Herstellung einer Transistorordnung in einer Aufbautechnik, wobei sukzessive Epitaxie-Teilschichten 20 auf eine hochdotierte Substratschicht 2 aufgewachsen werden. 7e und 7f zeigen eine Alternative zu den 7a und 7c. 7 in which an illustrative method is illustrated, in steps a to d shows the fabrication of a transistor arrangement in a building technique, wherein successive epitaxial sublayers 20 on a highly doped substrate layer 2 to be raised. 7e and 7f show an alternative to the 7a and 7c ,

Gemäß 7a werden auf einer hochdotierten n+-Substratschicht 2 nacheinander mehrere p-Epitaxie-Teilschichten 20 aufgewachsen. Nach dem Aufwachsen einer jeden Teilschicht 20 erfolgt die Bildung von n-dotierten Gebieten 6 in den Teilschichten 20. Dies kann beispielsweise durch Implantation oder Diffusion erfolgen. Die n-dotierten Gebiete sind dabei so angeordnet, daß sie über mehrere Teilschichten 20 hinweg als säulenartige Gebilde durchgehende Driftregionen 6 bilden. Dabei werden automatisch zwischen diesen Driftregionen 6 p-Bodyregionen 9 gebildet, die ebenfalls eine säulenartige Struktur aufweisen. Eine solche Anordnung nach dem Aufwachsen aller Teilschichten 20 ist in 7b dargestellt. Die letzte der Teilschichten bildet dabei die zweite Oberfläche 3 der Transistorstruktur.According to 7a are deposited on a heavily doped n + substrate layer 2 successively several p-epitaxial sublayers 20 grew up. To the growth of each sublayer 20 the formation of n-doped areas occurs 6 in the sublayers 20 , This can be done for example by implantation or diffusion. The n-doped regions are arranged so that they over several sub-layers 20 away as a columnar structure continuous drift regions 6 form. It will be automatically between these drift regions 6 p-body regions 9 formed, which also have a columnar structure. Such an arrangement after the growth of all partial layers 20 is in 7b shown. The last of the partial layers forms the second surface 3 the transistor structure.

Wie 7c zeigt, erfolgt anschließend die Bildung von n+-Sourceregionen 10 in den p-Bodyregionen 9, sowie die Strukturierung von Gate-Gräben 14 in die Driftregionen 6, so daß die Gate-Gräben 14 jeweils an mindestens eine Sourceregion 10 sowie eine p-Bodyregion 9 angrenzen. Die Gate-Gräben 14 erstrecken sich dabei von der zweiten Oberfläche 3 der Transistorstruktur aus in die Transistorstruktur hinein, allerdings in eine geringere Tiefe, als die p- Bodyregionen 9. Schließlich erfolgt die Bildung eines Gate-Oxids 4 sowie einer Gate-Elektrode 5 in jedem der Gate-Gräben 14. Danach kann die übliche Anbringung der Oxidschicht 12 sowie einer Metallisierung 13 auf der Transistorstruktur erfolgen.As 7c shows, then the formation of n + -Sourceregionen 10 in the p-body regions 9 , as well as the structuring of gate trenches 14 in the drift regions 6 so that the gate trenches 14 each to at least one source region 10 as well as a p-body region 9 adjoin. The gate trenches 14 extend from the second surface 3 of the transistor structure into the transistor structure, but to a lesser depth than the p body regions 9 , Finally, the formation of a gate oxide occurs 4 and a gate electrode 5 in each of the gate ditches 14 , Thereafter, the usual attachment of the oxide layer 12 as well as a metallization 13 done on the transistor structure.

Als Alternative zu dem in 7a dargestellten Verfahren kann auch vorgesehen werden, daß als Teilschichten 20 n-dotierte Epitaxieschichten aufgewachsen werden. Dabei kann vorgesehen sein, daß zunächst einige Teilschichten auf der hochdotierten Substratschicht 2 erzeugt werden, in die jedoch keine p-dotierten Gebiete eindiffundiert werden. Es erfolgt somit die Bildung einer Driftregion über der n+-dotierten Substratschicht 2. Erst nach der Bildung einer gewissen Anzahl von n-dotierten Teilschichten erfolgt die Bildung von p-dotierten Gebieten 9 in den weiteren Teilschichten 20, wie 7e zeigt. Dabei werden die p-dotierten Gebiete 9 so angeordnet, daß sich säulenartige Gebilde ergeben, die p-Bodyregionen 9 darstellen. Diese Bodyregionen 9 sind durch n-Driftregionen 6, die ebenfalls eine säulenartige Struktur aufweisen, voneinander getrennt, wie aus 7f deutlich wird. Nach Abscheidung aller Teilschichten 20 und somit der Fertigstellung der säulenartigen Struktur erfolgt die Bildung der Sourceregionen 10 sowie die Strukturierung von Gate-Gräben 14 in die säulenartigen Driftregionen 6. Anschließend werden die weiteren Verfahrensschritte durchgeführt, die bereits im Zusammenhang mit der 7d erläutert wurden.As an alternative to the in 7a can also be provided that as partial layers 20 N-doped epitaxial layers are grown. It can be provided that initially some sub-layers on the highly doped substrate layer 2 are generated, but in which no p-doped regions are diffused. There is thus the formation of a drift region over the n + -doped substrate layer 2 , Only after the formation of a certain number of n-doped partial layers does the formation of p-doped regions take place 9 in the other sublayers 20 , as 7e shows. This will be the p-doped regions 9 arranged so as to give columnar structures, the p-body regions 9 represent. These body regions 9 are through n-drift regions 6 , which also have a columnar structure, separated from each other, as shown 7f becomes clear. After deposition of all partial layers 20 and thus the completion of the columnar structure, the formation of the source regions takes place 10 and the structuring of gate trenches 14 into the columnar drift regions 6 , Subsequently, the further process steps are carried out, already in connection with the 7d were explained.

Bei jedem der beschriebenen Herstellungsverfahren kann entweder vorgesehen sein, daß einheitlich dotierte Bodyregionen 9 erzeugt werden. Es kann jedoch auch in den Bodyregionen 9 ein lateraler und/oder vertikaler Gradient der Dotierungskonzentration vorgesehen sein.In each of the described manufacturing methods can be provided either that uniformly doped body regions 9 be generated. It can, however, also in the body regions 9 a lateral and / or vertical gradient of the doping concentration may be provided.

Claims (5)

Verfahren zur Herstellung einer MOS-Transistorstruktur, mit den Schritten – Bereitstellen einer hochdotierten Substratschicht (2) ersten Leitungstyps, – epitaktisches Aufwachsen einer Bodyschicht (9) zweiten Leitungstyps, – Bilden einer Sourceregion (10) in der Bodyschicht (9), – Strukturieren eines Grabens (14) in die Bodyschicht (9), der an die Sourceregion (10) angrenzt, – Implantieren von Dotiermaterial ersten Leitungstyps durch den Boden des Grabens (14) in die Bodyschicht (9) vor oder nach Bildung einer Gateoxidschicht (4), die den Graben (14) auskleidet, so daß eine Driftregion (6) in lateraler Richtung benachbart zu Bodyregionen (9) entsteht, die sich vom Boden des Grabens (14) bis zur hochdotierten Substratschicht (2) erstreckt, wobei die Dotierungskonzentration der Bodyregionen (9) und der Driftregion (6) so eingestellt werden, daß das Integral der Dotierungskonzentration in der Driftregion (6) in lateraler Richtung zwischen zwei benachbarten Bodyregionen (9) kleiner oder gleich ist wie das Integral der Dotierungskonzentration der Bodyregionen (9) in derselben lateralen Richtung, – Auffüllen des Grabens (14) mit einer Gate-Elektrode (5).Method for producing a MOS transistor structure, comprising the steps of providing a highly doped substrate layer ( 2 ) first conductivity type, - epitaxial growth of a body layer ( 9 ) second conductivity type, - forming a source region ( 10 ) in the body layer ( 9 ), - structuring a trench ( 14 ) in the body layer ( 9 ), to the source region ( 10 ), implanting doping material of the first conductivity type through the bottom of the trench ( 14 ) in the body layer ( 9 ) before or after formation of a gate oxide layer ( 4 ), the ditch ( 14 ), so that a drift region ( 6 ) in a lateral direction adjacent to body regions ( 9 ) arising from the bottom of the trench ( 14 ) to the highly doped substrate layer ( 2 ), wherein the doping concentration of the body regions ( 9 ) and the drift region ( 6 ) are adjusted so that the integral of the doping concentration in the drift region ( 6 ) in the lateral direction between two adjacent body regions ( 9 ) is less than or equal to the integral of the doping concentration of the body regions ( 9 ) in the same lateral direction, - filling the trench ( 14 ) with a gate electrode ( 5 ). Verfahren zur Herstellung einer MOS-Transistorstruktur, mit den Schritten – Bereitstellen einer hochdotierten Substratschicht (2) ersten Leitungstyps, – Bereitstellen einer ersten Driftregion (6) auf der Substratschicht (2), – epitaktisches Aufwachsen einer dotierten Bodyschicht (9) zweiten Leitungstyps auf der ersten Driftregion (6), – Bilden einer Sourceregion (10) in der Bodyschicht (9), – Strukturieren eines Grabens (14) in die Bodyschicht (9), der an die Sourceregion (10) angrenzt, – Implantieren von Dotiermaterial ersten Leitungstyps durch den Boden des Grabens (14) in die Bodyschicht (9) vor oder nach Bildung einer Gateoxidschicht (4), die den Graben (14) auskleidet, so daß eine zweite Driftregion (6) in lateraler Richtung benachbart zu Bodyregionen (9) entsteht, die sich vom Boden des Grabens (14) bis zu der ersten Driftregion (6) erstreckt, wobei die Dotierungskonzentration der Bodyregionen (9) und der zweiten Driftregion (6) so eingestellt werden, daß das Integral der Dotierungskonzentration in der zweiten Driftregion (6) in lateraler Richtung zwischen zwei benachbarten Bodyregionen (9) kleiner oder gleich ist wie das Integral der Dotierungskonzentration der Bodyregionen (9) in derselben lateralen Richtung, – Auffüllen des Grabens (14) mit einer Gate-Elektrode (5).Method for producing a MOS transistor structure, comprising the steps of providing a highly doped substrate layer ( 2 ) first conductivity type, - providing a first drift region ( 6 ) on the substrate layer ( 2 ), - Epitaxial growth of a doped body layer ( 9 ) second conductivity type on the first drift region ( 6 ), - forming a source region ( 10 ) in the body layer ( 9 ), - structuring a trench ( 14 ) in the body layer ( 9 ), to the source region ( 10 ), implanting doping material of the first conductivity type through the bottom of the trench ( 14 ) in the body layer ( 9 ) before or after formation of a gate oxide layer ( 4 ), the ditch ( 14 ), so that a second drift region ( 6 ) in a lateral direction adjacent to body regions ( 9 ) arising from the bottom of the trench ( 14 ) to the first drift region ( 6 ), wherein the doping concentration of the body regions ( 9 ) and the second drift region ( 6 ) are set so that the integral of the doping concentration in the second drift region ( 6 ) in the lateral direction between two adjacent body regions ( 9 ) is less than or equal to the integral of the doping concentration of the body regions ( 9 ) in the same lateral direction, - filling the trench ( 14 ) with a gate electrode ( 5 ). Verfahren nach Anspruch 1 oder 2, wobei eine Variation der Dotierungskonzentration der Bodyschicht (9) während des epitaktischen Aufwachsens erfolgt.Method according to claim 1 or 2, wherein a variation of the doping concentration of the body layer ( 9 ) during epitaxial growth. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Implantieren mehrere Implantationsschritte unterschiedlicher Implantationsenergie umfaßt.Method according to one of claims 1 to 3, wherein the implanting several implantation steps of different implantation energy includes. Verfahren nach einem der Ansprüche 1 bis 4, wobei der Graben (14) durch die Sourceregion (10) in die Bodyschicht (9) strukturiert wird.Method according to one of claims 1 to 4, wherein the trench ( 14 ) through the source region ( 10 ) in the body layer ( 9 ) is structured.
DE19913375A 1999-03-24 1999-03-24 Method for producing a MOS transistor structure Expired - Fee Related DE19913375B4 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE19913375A DE19913375B4 (en) 1999-03-24 1999-03-24 Method for producing a MOS transistor structure
PCT/DE2000/000621 WO2000057481A2 (en) 1999-03-24 2000-03-01 Mos-transistor structure with a trench-gate electrode and a reduced specific closing resistor and methods for producing an mos transistor structure
US09/701,291 US6465843B1 (en) 1999-03-24 2000-03-01 MOS-transistor structure with a trench-gate-electrode and a limited specific turn-on resistance and method for producing an MOS-transistor structure
EP00920348A EP1145324A3 (en) 1999-03-24 2000-03-01 Mos-transistor structure with a trench-gate electrode and a reduced specific closing resistor and methods for producing an mos transistor structure
JP2000607274A JP2002540603A (en) 1999-03-24 2000-03-01 MOS transistor structure having trench gate electrode and reduced switching specific resistance, and method of manufacturing MOS transistor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19913375A DE19913375B4 (en) 1999-03-24 1999-03-24 Method for producing a MOS transistor structure

Publications (2)

Publication Number Publication Date
DE19913375A1 DE19913375A1 (en) 2000-10-05
DE19913375B4 true DE19913375B4 (en) 2009-03-26

Family

ID=7902261

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19913375A Expired - Fee Related DE19913375B4 (en) 1999-03-24 1999-03-24 Method for producing a MOS transistor structure

Country Status (5)

Country Link
US (1) US6465843B1 (en)
EP (1) EP1145324A3 (en)
JP (1) JP2002540603A (en)
DE (1) DE19913375B4 (en)
WO (1) WO2000057481A2 (en)

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210823A (en) * 2000-01-21 2001-08-03 Denso Corp Semiconductor device
US7745289B2 (en) 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6803626B2 (en) 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6916745B2 (en) 2003-05-20 2005-07-12 Fairchild Semiconductor Corporation Structure and method for forming a trench MOSFET having self-aligned features
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
JP4932088B2 (en) 2001-02-19 2012-05-16 ルネサスエレクトロニクス株式会社 Insulated gate type semiconductor device manufacturing method
US6569738B2 (en) * 2001-07-03 2003-05-27 Siliconix, Inc. Process for manufacturing trench gated MOSFET having drain/drift region
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
US7009247B2 (en) 2001-07-03 2006-03-07 Siliconix Incorporated Trench MIS device with thick oxide layer in bottom of gate contact trench
US20060038223A1 (en) * 2001-07-03 2006-02-23 Siliconix Incorporated Trench MOSFET having drain-drift region comprising stack of implanted regions
US6764906B2 (en) * 2001-07-03 2004-07-20 Siliconix Incorporated Method for making trench mosfet having implanted drain-drift region
US6849898B2 (en) 2001-08-10 2005-02-01 Siliconix Incorporated Trench MIS device with active trench corners and thick bottom oxide
US7033876B2 (en) * 2001-07-03 2006-04-25 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same
DE10239862B4 (en) * 2002-08-29 2007-03-15 Infineon Technologies Ag Trench transistor cell, transistor arrangement and method for producing a transistor arrangement
US7576388B1 (en) 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
JP5299373B2 (en) * 2003-01-16 2013-09-25 富士電機株式会社 Semiconductor element
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7166890B2 (en) 2003-10-21 2007-01-23 Srikant Sridevan Superjunction device with improved ruggedness
KR100994719B1 (en) 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 Superjunction semiconductor device
US7368777B2 (en) 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
DE102004009323B4 (en) * 2004-02-26 2017-02-16 Infineon Technologies Ag Vertical trenched DMOS transistor and method of making the same
WO2005084221A2 (en) * 2004-03-01 2005-09-15 International Rectifier Corporation Self aligned contact structure for trench device
US7045857B2 (en) * 2004-03-26 2006-05-16 Siliconix Incorporated Termination for trench MIS device having implanted drain-drift region
TWI256676B (en) * 2004-03-26 2006-06-11 Siliconix Inc Termination for trench MIS device having implanted drain-drift region
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
DE102005012117B4 (en) * 2005-03-16 2008-10-16 Infineon Technologies Austria Ag transistor device
JP2006269720A (en) * 2005-03-24 2006-10-05 Toshiba Corp Semiconductor device and its fabrication process
WO2006108011A2 (en) 2005-04-06 2006-10-12 Fairchild Semiconductor Corporation Trenched-gate field effect transistors and methods of forming the same
AT504290A2 (en) 2005-06-10 2008-04-15 Fairchild Semiconductor FIELD EFFECT TRANSISTOR WITH LOAD BALANCE
US7492003B2 (en) * 2006-01-24 2009-02-17 Siliconix Technology C. V. Superjunction power semiconductor device
US7446374B2 (en) 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US20090053869A1 (en) * 2007-08-22 2009-02-26 Infineon Technologies Austria Ag Method for producing an integrated circuit including a trench transistor and integrated circuit
CN103762243B (en) 2007-09-21 2017-07-28 飞兆半导体公司 Power device
US9484451B2 (en) 2007-10-05 2016-11-01 Vishay-Siliconix MOSFET active area and edge termination area charge balance
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP5298565B2 (en) * 2008-02-22 2013-09-25 富士電機株式会社 Semiconductor device and manufacturing method thereof
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5216801B2 (en) 2010-03-24 2013-06-19 株式会社東芝 Semiconductor device
US8319290B2 (en) 2010-06-18 2012-11-27 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
CN102468169A (en) * 2010-11-01 2012-05-23 中芯国际集成电路制造(上海)有限公司 N-channel metal oxide semiconductor (NMOS) transistor and formation method thereof
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP2014518017A (en) 2011-05-18 2014-07-24 ビシャイ‐シリコニックス Semiconductor device
CN102412266B (en) * 2011-10-13 2014-12-10 上海华虹宏力半导体制造有限公司 Power device structure capable of improving safety operation region (SOA) capacity and manufacturing method
US9431249B2 (en) 2011-12-01 2016-08-30 Vishay-Siliconix Edge termination for super junction MOSFET devices
US9614043B2 (en) 2012-02-09 2017-04-04 Vishay-Siliconix MOSFET termination trench
US9842911B2 (en) 2012-05-30 2017-12-12 Vishay-Siliconix Adaptive charge balanced edge termination
US9508596B2 (en) 2014-06-20 2016-11-29 Vishay-Siliconix Processes used in fabricating a metal-insulator-semiconductor field effect transistor
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9882044B2 (en) 2014-08-19 2018-01-30 Vishay-Siliconix Edge termination for super-junction MOSFETs
CN105632931B (en) * 2014-11-04 2020-04-28 台湾积体电路制造股份有限公司 Method for manufacturing semiconductor device and semiconductor device
JP6032337B1 (en) 2015-09-28 2016-11-24 富士電機株式会社 Semiconductor device and manufacturing method of semiconductor device
CN116666222A (en) * 2023-07-28 2023-08-29 江西萨瑞半导体技术有限公司 Trench MOS device and preparation method thereof

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
JPH0621468A (en) * 1992-06-29 1994-01-28 Toshiba Corp Insulated gate semiconductor device
US5525821A (en) * 1992-07-21 1996-06-11 Mitsubishi Denki Kabushiki Kaisha PN junction trench isolation type semiconductor device
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
WO1997029518A1 (en) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Field effect controlled semiconductor component
WO1998004004A1 (en) * 1996-07-19 1998-01-29 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
JPH1126758A (en) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd Trench type mos semiconductor device and manufacture thereof

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4943537A (en) * 1988-06-23 1990-07-24 Dallas Semiconductor Corporation CMOS integrated circuit with reduced susceptibility to PMOS punchthrough
US4906588A (en) * 1988-06-23 1990-03-06 Dallas Semiconductor Corporation Enclosed buried channel transistor
US5410170A (en) * 1993-04-14 1995-04-25 Siliconix Incorporated DMOS power transistors with reduced number of contacts using integrated body-source connections
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
FR2738394B1 (en) * 1995-09-06 1998-06-26 Nippon Denso Co SILICON CARBIDE SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF
JP3938964B2 (en) * 1997-02-10 2007-06-27 三菱電機株式会社 High voltage semiconductor device and manufacturing method thereof
DE19808182C1 (en) * 1998-02-26 1999-08-12 Siemens Ag Electrically programmable memory cell arrangement
KR100275756B1 (en) * 1998-08-27 2000-12-15 김덕중 Trench insulated gate bipolar transistor
DE19908809B4 (en) * 1999-03-01 2007-02-01 Infineon Technologies Ag Method for producing a MOS transistor structure with adjustable threshold voltage

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5122474A (en) * 1988-06-23 1992-06-16 Dallas Semiconductor Corporation Method of fabricating a CMOS IC with reduced susceptibility to PMOS punchthrough
US5216275A (en) * 1991-03-19 1993-06-01 University Of Electronic Science And Technology Of China Semiconductor power devices with alternating conductivity type high-voltage breakdown regions
JPH0621468A (en) * 1992-06-29 1994-01-28 Toshiba Corp Insulated gate semiconductor device
US5525821A (en) * 1992-07-21 1996-06-11 Mitsubishi Denki Kabushiki Kaisha PN junction trench isolation type semiconductor device
US5637898A (en) * 1995-12-22 1997-06-10 North Carolina State University Vertical field effect transistors having improved breakdown voltage capability and low on-state resistance
WO1997029518A1 (en) * 1996-02-05 1997-08-14 Siemens Aktiengesellschaft Field effect controlled semiconductor component
WO1998004004A1 (en) * 1996-07-19 1998-01-29 Siliconix Incorporated High density trench dmos transistor with trench bottom implant
JPH1126758A (en) * 1997-07-03 1999-01-29 Fuji Electric Co Ltd Trench type mos semiconductor device and manufacture thereof

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Patent Abstracts of Japan & JP 06021468 A *
Patent Abstracts of Japan: JP 06-021 468 A

Also Published As

Publication number Publication date
WO2000057481A3 (en) 2001-07-26
EP1145324A2 (en) 2001-10-17
EP1145324A3 (en) 2001-10-24
DE19913375A1 (en) 2000-10-05
WO2000057481A2 (en) 2000-09-28
US6465843B1 (en) 2002-10-15
JP2002540603A (en) 2002-11-26

Similar Documents

Publication Publication Date Title
DE19913375B4 (en) Method for producing a MOS transistor structure
DE102006036347B4 (en) Semiconductor device with a space-saving edge structure
DE102008039845B4 (en) IGBT with a semiconductor body
DE102009038731B4 (en) Semiconductor component with charge carrier compensation structure and method for manufacturing a semiconductor component
DE69735349T2 (en) TRIANGLE DIGITIZED TRANSISTOR TRANSISTOR
DE60125784T2 (en) TRACK MOSFET STRUCTURE WITH LOW GATE CHARGE
DE102006025218B4 (en) Power semiconductor device with charge compensation structure and method for producing the same
DE69628633T2 (en) Insulated gate semiconductor device and manufacturing method
EP1190447B1 (en) Trench mos-transistor
DE102008023349B4 (en) Semiconductor device
DE112011104322T5 (en) Semiconductor device and method for manufacturing a semiconductor device
DE102005012217B4 (en) Lateral MISFET and method of making the same
DE112006003714T5 (en) The charge balance insulated gate bipolar transistor
DE102004041198B4 (en) Lateral semiconductor device with a field electrode and a discharge structure
EP1181712B1 (en) Low-resistance vdmos semiconductor component
DE112014003489T5 (en) A silicon carbide semiconductor device and method of manufacturing the same
DE102019115161A1 (en) PERFORMANCE DEVICE WITH SUPER TRANSITION AND SCHOTTKY DIODE
DE112016006380T5 (en) Semiconductor device
DE102014101859B4 (en) Superjunction semiconductor device with overcompensation zones and method for their production
DE102005048447B4 (en) Semiconductor power device with charge compensation structure and method of making the same
DE102015109538B3 (en) Transistor with improved avalanche breakdown behavior and method of manufacture
DE102004009323B4 (en) Vertical trenched DMOS transistor and method of making the same
DE102007034800A1 (en) Mask-saving production of complementary lateral high-voltage transistors with RESURF structure
DE10361135B4 (en) Trench transistor and method of making a high energy implanted drain trench transistor
DE102018103836B4 (en) Silicon carbide semiconductor component and method for producing a silicon carbide semiconductor component

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: INFINEON TECHNOLOGIES AG, 81669 MUENCHEN, DE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee