DE19907168C1 - Schichtanordnung sowie Verfahren zu deren Herstellung - Google Patents

Schichtanordnung sowie Verfahren zu deren Herstellung

Info

Publication number
DE19907168C1
DE19907168C1 DE19907168A DE19907168A DE19907168C1 DE 19907168 C1 DE19907168 C1 DE 19907168C1 DE 19907168 A DE19907168 A DE 19907168A DE 19907168 A DE19907168 A DE 19907168A DE 19907168 C1 DE19907168 C1 DE 19907168C1
Authority
DE
Germany
Prior art keywords
recess
layer
bump
layers
layer stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19907168A
Other languages
English (en)
Inventor
Guenter Igel
Juergen Gahle
Mirko Lehmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Priority to DE19907168A priority Critical patent/DE19907168C1/de
Priority to EP99125339A priority patent/EP1030359A3/de
Priority to JP2000038351A priority patent/JP2000243776A/ja
Priority to US09/506,634 priority patent/US6191489B1/en
Application granted granted Critical
Publication of DE19907168C1 publication Critical patent/DE19907168C1/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

Bei einem Verfahren zum Herstellen einer einen Bump für eine Flip-Chip- oder dergleichen Verbindung aufweisenden Schichtanordnung (1) werden mehrere Schichten (2, 3, 4, 5, 6, 7, 11) aus Festkörpermaterial zu einem Schichtstapel (8) geschichtet. In den Schichtstapel (8) wird quer zu den Schichtebenen der Schichten (2, 3, 4, 5, 6, 7, 11) eine sich über mehrere der Schichten (2, 3, 4, 5, 6, 7, 11) erstreckende Ausnehmung (10) eingebracht. In die Ausnehmung (10) wird ein Bump-Material (14) eingebracht. An der seitlichen Begrenzungswand der Ausnehmung (10) durch Abtragen von Schichtmaterial unterschiedlicher Schichten (2, 3, 4, 5, 6, 7, 11) des Schichtstapels (8) eine Profilierung erzeugt wird, die ausgehend von der Oberfläche (9) des Schichtstapels (8) zum Inneren der Ausnehmung (10) hin schichtweise wenigstens zwei Rücksprünge (12) und zumindest einen dazwischen befindlichen Vorsprung (13) aufweist. Nach dem Fertigstellen der Profilierung wird ein Bump-Material (14) in die Ausnehmung (10) eingebracht, das die Rücksprünge (12) hintergreift (Fig. 1).

Description

Die Erfindung bezieht sich auf ein Verfahren nach dem Oberbegriff von Anspruch 1 und auf eine Schichtanordnung nach dem Oberbegriff von Anspruch 9.
Ein solches Verfahren und eine danach hergestellte Schicht­ anordnung sind bereits aus dem Buch Flip Chip Technologies, John H. Lau, McGraw-Hill (1996), Seite 27 und 28 bekannt. Dabei wird auf einen Teilbereich der Oberfläche eines aus einem Halbleiter- Material bestehenden Substrats zunächst bereichsweise eine als Anschlußpad dienende Aluminium-Schicht aufgebracht. Danach wird das Substrat mit einer Passivierungsschicht beschichtet, welche die Aluminium-Schicht und den daran angrenzenden Oberflächenbereich des Substrats überdeckt. Zum Freilegen der Aluminium-Schicht wird dann eine Ausnehmung in die Passivierungsschicht eingebracht. Auf die Aluminium-Schicht und die seitlich daran angrenzenden Bereiche der Passivierungsschicht werden Haftschichten aufgebracht, welche das Anhaften weiterer darauf aufzubringender Schichten und des in die Ausnehmung einzubringenden Bump-Materials verbessern sollen. Auf die Haftschichten werden dann eine Kupfer-Schicht, die das Eindringen von Feuchtigkeit in den Schichtstapel erschweren soll und eine Gold-Schicht aufgetragen, die als Oxidationsbarriere dient. Anschließend wird in die Ausnehmung das Bump-Material eingebracht, beispielsweise durch Aufdampfen durch eine Metallmaske hindurch, durch Platieren, Dispergieren oder Bedrucken.
Zwar wird durch die zwischen dem Substrat und dem Bump-Material befindlichen Haftschichten in gewissem Umfang ein besseres Anhaften des Bumps an das Substrat erreicht, jedoch ist die mechanische Festigkeit der nach dem Verfahren hergestellten Schichtanordnung dennoch verbesserungswürdig. In der Praxis hat sich außerdem die Feuchtigkeitsbeständigkeit der Schichtanordnung als problematisch erwiesen, da Feuchtigkeit das Bump-Material unterkriechen und an dem Bump-Material und/oder den Schichten des Schichtstapels Korrosion verursachen kann. Dadurch wird einerseits die mechanische Festigkeit der Schichtanordnung geschwächt und andererseits kann die Feuchtigkeit aber auch die elektrischen Eigenschaften der Schichtanordnung verändern. Insbesondere besteht bei einem als elektrischer Anschlußkontakt dienenden Bump die Gefahr, daß die Feuchtigkeit elektrische Kriechströme oder Kurzschlüsse verursacht.
Auch aus JP 10189633 A, in: Patent Abstracts of Japan, ist ein Verfahren nach dem Oberbegriff von Anspruch 1 bekannt. Dabei werden auf einem Substrat zunächst mehrere Schichten zu einem Schichtstapel geschichtet. Anschließend wird der Schichtstapel mit einer Maskierungsschicht beschichtet, in die an einer Stelle, an der auf den Schichtstapel ein Bump aufgebracht werden soll, eine Öffnung eingebracht wird. In diese Öffnung wird das Bump-Material zum Formen des Bumps eingebracht. Danach wird die Maskierungsschicht entfernt. Auch bei der nach diesem Verfahren hergestellten Schichtanordnung haftet der Bump nur relativ schlecht an dem Schichtstapel an. Auch kann Feuchtigkeit zwischen den Bump und den Schichtstapel eindringen.
Bei dem aus US 5 872 399 bekannten Verfahren zum Herstellen einer Schichtanordnung wird auf ein Substrat ein Schichtstapel mit mehreren Schichten aufgebracht. In die oberste Schicht des Schichtstapels wird eine Ausnehmung eingebracht, in die zur Bildung einer Lötkugel ein elektrisch leitendes Material eingefüllt wird. Im Boden der Ausnehmung sind Ätzlöcher vorgesehen, um die Kontaktfläche der Lötkugel zu vergrößern und die mechanische Festigkeit der Lötkugel zu verbessern. Durch diese Maßnahme kann die mechanische Festigkeit der Lötkugel jedoch nur in begrenztem Umfang verbessert werden.
Es besteht deshalb die Aufgabe, eine Schichtanordnung der eingangs genannten Art zu schaffen, bei welcher der Bump mechanisch gut an den Schichten des Schichtstapels anhaftet. Bei einem aus elektrisch leitfähigem Material bestehenden Bump soll die Schichtanordnung außerdem einen kleinen elektrischen Widerstand zwischen dem Bump und den Schichten ermöglichen. Außerdem besteht die Aufgabe, ein Verfahren zum Herstellen einer solchen Schichtanordnung anzugeben.
Diese Aufgabe wird bezüglich des Verfahrens mit den Merkmalen des Patentanspruchs 1 gelöst. Die Begrenzungswand der Ausnehmung wird also durch schichtweises Abtragen von Schichtmaterial mit einer Profilierung versehen und das Bump-Material wird so in die Ausnehmung eingebracht, daß es in die Profilierung beziehungsweise die jeweils zwischen zueinander benachbarten Profilierungsvor- und rücksprüngen gebildeten Freiräume eingreift. In vorteilhafter Weise ergibt sich dadurch eine formschlüssige Verbindung zwischen dem Bump und dem Schichtstapel, wobei seitliche Vorsprünge des Bumps die Rücksprünge der Begrenzungswand des Schichtstapels hintergreifen. Das Bump-Material greift also kammartig in die Profilierung der durch den Schichtstapel gebildeten Begrenzungswand der Ausnehmung ein, wodurch ein gutes Anhaften des Bumps an den Schichtstapel und somit eine entsprechend große Festigkeit der Verbindung zwischen dem Bump und dem Schichtstapel erreicht wird. Zweckmäßigerweise wird das Bump-Material vollständig in die Ausnehmung eingebracht, so daß sich ein durchgehend einstückiger, mechanisch stabiler Bump ergibt, der makroskopisch betrachtet homogen und frei von Grenzflächen ist. Mikroskopisch betrachtet kann das Bump-Material Inhomogenitäten aufweisen, z. B. wenn das Bump-Material aus einer elastischen Kunststoffmasse besteht, in die Metall- oder dergleichen Festkörper­ partikel eingeschlossen sind.
Durch die sich durch die in die Begrenzungswand eingebrachten Vor- und Rücksprünge der Profilierung ergebende Verzahnung zwischen dem Schichtstapel und dem Bump-Material wird außerdem eine gute Feuchtigkeitsbeständigkeit der Schichtanordnung erreicht. Insbesondere wird die Gefahr vermindert, daß Feuchtigkeit von der Oberfläche der Schichtanordnung entlang der die Grenzfläche zwischen dem Schichtstapel und dem Bump, bildenden Oberfläche der Begrenzungs­ wand der Ausnehmung zur Rückseite des Bumps gelangt und dort Korrosion verursacht.
Die Schichten der Schichtanordnung können beispielsweise durch Bedampfen, durch eine chemische Reaktion an der Oberfläche des Schichtstapels, insbesondere durch Oxidation von Schichtmaterial, durch galvanisches Abscheiden von Schichtmaterial oder andere aus der Planartechnik an sich bekannte Beschichtungsverfahren hergestellt werden. Dadurch kann eine gute mechanische Verbindung zwischen den jeweils benachbart aneinander angrenzenden Schichten des Schicht­ stapels erreicht werden.
Da das Bump-Material erst nach Fertigstellung der Schichtanordnung in die Ausnehmung eingebracht wird, ermöglicht das Verfahren außerdem eine einfache Herstellung der Schichtanordnung. Insbesondere kann die Ausnehmung in einem Arbeitsgang in mehrere oder sogar sämtliche Schichtendes Schichtstapels eingebracht werden, beispielsweise durch einen Ätzprozeß. Beim Einbringen des Bumps in den Schichtstapel kann somit ein Eingriff in den Fertigungsprozeß des Schichtstapels vermieden werden.
Eine besonders vorteilhafte Ausführungsform der Erfindung sieht vor, daß ein flüssiges oder fließfähiges Bump-Material in die Ausnehmung eingebracht und anschließend verfestigt wird, insbesondere durch Erstarren, Aushärten, und/oder durch Trocknen eines in dem Bump-Material enthaltenen Lösungsmittels. Das Bump-Material kann dadurch auf einfache Weise in die Ausnehmung eingefüllt werden, wobei auch im Bereich der jeweils zwischen zueinander benachbarten Rücksprüngen und Vorsprüngen der Begrenzungswand gebildeten Freiräume bzw. Aussparungen eine vollständige Befüllung und somit eine gute formschlüssige Verbindung des Bumps mit dem Schichtstapel erreicht werden kann. Das flüssige oder fließfähige Bump-Material kann beispielsweise durch Bedrucken des Schichtstapels in die Ausnehmung eingebracht werden, insbesondere mittels Siebdrucktechnik. Dadurch kann das Bump-Material auf einfache Weise in eine Vielzahl von in dem Schichtstapel befindlichen Ausnehmungen gleichzeitig eingefüllt werden.
Eine andere Ausführungsform der Erfindung sieht vor, daß das Bump- Material auf die seitliche Begrenzungswand und/oder den Boden der Ausnehmung aufgalvanisiert wird. Das Bump-Material kann dann besonders gut in den Bereich der Rücksprünge der Begrenzungswand der Ausnehmung gelangen. Das Aufgalvanisieren des Bump-Materials kann stromlos oder mittels eines externen elektrischen Feldes erfolgen.
Eine bevorzugte, besonders vorteilhafte Ausführungsform der Erfindung sieht vor, daß der Schichtstapel zum Einbringen der Ausnehmung mit einem Ätzmittel in Berührung gebracht wird und daß die Schichtmaterialien der einzelnen Schichten zum Einformen der Profilierung in die Begrenzungswand der Ausnehmung so ausgewählt werden, daß sie bezüglich des Ätzmittels unterschiedliche Ätzraten aufweisen. Mittels des Ätzmittels können sämtliche Schichten des Schichtstapels auf einfache Weise in einem Arbeitsgang schichtweise profiliert werden. Im Bereich eines zwischen zwei zueinander benachbarten Schichten zu bildenden Rücksprungs weist die näher an der an die Ausnehmung angrenzenden Oberfläche des Schichtstapels befindliche erste der beiden zueinander benachbarten Schichten eine kleinere Ätzrate auf, als die benachbart dazu angeordnete, weiter von der Oberfläche des Schichtstapels beabstandete zweite Schicht. Dadurch wird im Bereich der zweiten Schicht eine den Rücksprung bildende Unterätzung der ersten Schicht erreicht.
Bei einer besonders vorteilhaften Weiterbildung der Erfindung ist vorgesehen, daß wenigstens eine, insbesondere mehrere elektrisch leitfähige Schichten zu dem Schichtstapel geschichtet werden, daß die Ausnehmung derart in den Schichtstapel eingebracht wird, daß sie insbesondere im Bereich eines Vorsprungs und/oder Rücksprungs der Profilierung der Begrenzungswand an die elektrisch leit­ fähige(n) Schicht(en) angrenzt, und daß zur Bildung eines Anschlußkontaktes ein elektrisch leitfähiges Bump-Material in die Ausnehmung eingefüllt oder eingebracht wird. Der Bump kann also mit mehreren elektrisch leitfähigen Schichten des Schichtstapels gleichzeitig verbunden sein, die gegebenenfalls ihrerseits untereinander verbunden sein können. Der elektrische Kontaktwider­ stand zwischen den elektrisch leitfähigen Schichten und dem Bump wird dadurch erheblich vermindert. Gegebenenfalls kann zusätzlich zu seitlich an die Ausnehmung angrenzenden Schichten des Schicht­ stapels auch eine den Grund der Ausnehmung bildende Schichtstapel- Schicht aus einem elektrisch leitfähigen Material bestehen, was einen noch geringeren elektrischen Kontaktwiderstand zwischen dem Bump und den elektrisch leitfähigen Schichten ermöglicht. Bei einem Stromfluß in den Bump ergibt sich dann aufgrund des reduzierten ohmschen Übergangswiderstandes zwischen den elektrisch leitfähigen Schichten und dem Bump eine geringere Wärmeentwicklung. Die thermische Belastung der Schaltungsanordnung, die beispielsweise eine integrierte Schaltung aufweisen kann und/oder Teil einer elektrischen Leiterplatte sein kann, wird dadurch entsprechend vermindert. Gegebenenfalls kann der Bump auch als Durchkontaktierung dienen, die in einer und/oder in mehreren unterschiedlichen Schichten des Schichtstapels angeordnete, elektrisch leitfähige Schicht­ bereiche, wie Leiterbahnen oder dergleichen elektrisch miteinander verbindet. Die elektrisch leitfähigen Schichten des Schichtstapels und/oder das Bump-Material weist vorzugsweise ein oder mehrere Metalle als Hauptbestandteile auf, insbesondere Aluminium, Kupfer, Silber, Gold, Wolfram, Titan, Nickel und/oder Palladium.
Bei einer Ausführungsform der Erfindung ist vorgesehen, daß vor, während und/oder nach dem Einbringen des flüssigen oder fließfähigen Bump-Materials in die Ausnehmung ein insbesondere elektrisch leitfähiger Kontaktstift oder ein Kontaktdraht in das Bump-Material eingesteckt wird und daß das Bump-Material danach verfestigt wird. Dadurch ergibt sich eine einfach herzustellende Bond-Verbindung, die außer einer guten mechanischen Stabilität und einem niedrigen elektrischen Kontaktwiderstand auch den Vorteil hat, daß sie sich nur über einen relativ kleinen Oberflächenbereich des Schichtstapels erstreckt. Bei einer als Halbleiterchip ausgebildeten Schicht­ anordnung kann dadurch teure Chipfläche eingespart werden.
Vorteilhaft ist, wenn die Ausnehmung als Sackloch in den Schicht­ stapel eingebracht wird, wenn im Boden der Ausnehmung wenigstens ein dem Inneren der Ausnehmung zugewandtes optisches Sende- und/oder Empfängerelement angeordnet wird und wenn in die Ausnehmung ein optisch transparentes Bump-Material eingefüllt oder eingebracht wird. Dadurch ergibt sich eine kompakt aufgebaute optische Sende- und oder Empfangseinrichtung. Dabei ist es sogar möglich, daß in den Schichtstapel eine Vielzahl von Ausnehmungen arrayförmig nebeneinander eingebracht wird, in denen jeweils zumindest ein optisches Sende- und/oder Empfängerelement angeordnet wird. In unterschiedlichen Ausnehmungen können gegebenenfalls Bump-Materialien unterschiedlicher Farbe, die z. B. Basisfarben eines Farbsystems sein können, als optischer Farbfilter eingefüllt werden.
Bei einer vorteilhaften Ausführungsform des Verfahrens wird wenigstens eine optisch transparente Schicht zu dem Schichtstapel geschichtet und in die Ausnehmung wird ein optisch transparentes Bump-Material eingefüllt oder eingebracht. Die optisch transparente Schicht der nach dem Verfahren hergestellten Schichtanordnung kann dann als Lichtleiter für durch den Bump in den Schichtstapel ein- und/oder aus diesem auszukoppelnde optische Strahlung dienen.
Bezüglich der Schichtanordnung besteht die Lösung der vorstehend genannten Aufgabe in den Merkmalen des Patentanspruchs 9.
Der Bump ist dann formschlüssig mit dem Schichtstapel verbunden und hintergreift dessen Schichten bereichsweise, wodurch eine besonders gute Haftung des Bumps an dem Schichtstapel erreicht wird. Darüber hinaus weist die Schichtanordnung eine gute Feuchtigkeits- und Korrosionsbeständigkeit auf. Insbesondere wird durch die Profilierung der seitlichen Begrenzungswand der Ausnehmung und die quer zur Erstreckungsrichtung des Bumps verlaufenden Vorsprünge beziehungsweise Rücksprünge dieser Profilierung der entlang der Begrenzungswand von der Oberfläche des Schichtstapels zu der Rückseite des Bumps beziehungsweise zum Grund der Ausnehmung hin verlaufende Weg vergrößert, so daß an der Oberfläche des Schicht­ stapels befindliche Feuchtigkeit nicht so leicht zur Rückseite des Bumps gelangen kann. Im übrigen gelten die zu dem Verfahren genannten Vorteile für die Schichtanordnung entsprechend.
Bei einer besonders vorteilhaften Ausführungsform der Erfindung ist der Bump als elektrischer Anschlußkontakt ausgebildet und besteht aus einem elektrisch leitfähigen Material, wobei der Bump mit wenigstens einer, die Ausnehmung des Schichtstapels begrenzenden, vorzugsweise einen Vorsprung der Profilierung der seitlichen Begrenzungswand bildenden Schicht des Schichtstapels elektrisch leitfähig verbunden ist. Dabei ist es sogar möglich, daß mehrere Schichten des Schichtstapels aus einem elektrisch leitfähigen Material bestehen, das mit seinem an die Ausnehmung angrenzenden Randbereich elektrisch leitfähig mit dem Bump verbunden ist. Die Schichtanordnung weist dann einen besonders niedrigen Ohmschen Widerstand zwischen dem Bump und den elektrisch leitfähigen Schichten, die gegebenenfalls untereinander verbunden sein können, auf.
Nachfolgend sind Ausführungsbeispiele der Erfindung anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1 einen Längsschnitt durch eine mikromechanische Schicht­ anordnung, mit einer in die Oberfläche eines Schicht­ stapels eingelassenen Ausnehmung, in der ein Bump für eine Flip-Chip-Verbindung angeordnet ist,
Fig. 2 eine Darstellung ähnlich Fig. 1, wobei jedoch in das Bump- Material ein Kontaktstift eingelassen ist und
Fig. 3 eine Darstellung ähnlich Fig. 2, wobei jedoch der in das Bump-Material eingreifende Endbereich des Kontaktstifts profiliert ist.
Bei einem Verfahren zum Herstellen einer im ganzen mit 1 bezeichneten Schichtanordnung werden auf einem Substratmaterial 2, das beispielsweise aus Silizium, Galliumarsenid, Siliziumkarbid, Indiumphospid oder dergleichen Festkörpermaterial bestehen kann, mehrere Schichten 3, 4, 5, 6, 7 aus Festkörpermaterial zu einem Schichtstapel 8 geschichtet. Die einzelnen Schichten 3, 4, 5, 6, 7 werden mit aus der Planartechnik an sich bekannten Verfahren, zum Beispiel durch Sputtern oder chemical Vapour deposition (CVD), planar auf das Substratmaterial 2 aufgebracht.
Nach Fertigstellung des Schichtstapels 8 wird mittels eines Ätzmittels in die flachseitige Oberfläche 9 des Schichtstapels 8 quer zu den Schichtungsebenen der Schichten 3, 4, 5, 6, 7 eine von den Schichten 3, 4, 5, 6, 7 seitlich umgrenzte Ausnehmung 10 eingebracht, die mehrere der Schichten 3, 4, 5, 6, 7 durchsetzt und an ihrer tiefsten Stelle an eine Basis-Schicht 11 angrenzt, die in das Substratmaterial 2 eingelassen ist. An der seitlichen Begrenzungswand der Ausnehmung 10 wird durch Abtragen von Schichtmaterial unterschiedlicher Schichten 3, 4, 5, 6, 7 des Schichtstapels 8 eine Profilierung erzeugt, die ausgehend von der Oberfläche 9 des Schichtstapels 8 zum Inneren der Ausnehmung 10 hin schichtweise zwei Rücksprünge 12 und einen dazwischen befindlichen Vorsprung 13 aufweist.
Nach dem Fertigstellen der Profilierung wird ein flüssiges oder fließfähiges Bump-Material 14, das beispielsweise ein Polymer oder ein lötfähiges Metall sein kann, in die Ausnehmung 10 eingefüllt, derart, daß es die Rücksprünge 12 hintergreift. Anschließend wird das Bump-Material 14 verfestigt. Bei einem Polymer kann dies beispielsweise durch Aushärten, bei einem in einem Lösungsmittel gelösten Bump-Material durch Verdunsten des Lösungsmittels und bei einem Metall durch Abkühlen und Erstarren erreicht werden. Nach dem Verfestigen des Bump-Materials ergibt sich zwischen dem Schichtstapel 8 und dem Bump-Material 14 eine formschlüssige Verbindung, die eine hohe mechanische Festigkeit gegen Herauslösen des Bump-Materials 14 aus der Ausnehmung 10 aufweist. Die Ausnehmung 10 wird in einem Arbeitsgang vollständig mit dem Bump-Material 14 gefüllt. Nach dem Verfestigen des Bump-Materials ist dieses deshalb durchgehend einstückig und unter Vermeidung von Grenzschichten miteinander verbunden.
Das Bump-Material 14 wird derart in die Ausnehmung 10 eingefüllt, daß es zumindest nach dem Verfestigen einen gegenüber der durch den Umfangsrand des Bumps aufgespannten Ebene etwa in Erstreckungs­ richtung des Bumps vorstehenden Überstand 15 aufweist. Bei den in Fig. 1 bis 3 gezeigten Ausführungsbeispielen steht der Überstand 15 jeweils über die Oberfläche 9 des Schichtstapels 8 über. Der Überstand 15 kann aber auch ganz oder teilweise im Inneren der Ausnehmung 10 angeordnet sein. Die quer zu den Schichtungsebenen der Schichten 3, 4, 5, 6, 7 orientierte Dicke des Überstands 15 beträgt ein Vielfaches der entsprechenden Dicke der einzelnen Schichten 3, 4, 5, 6, 7. Der Überstand 15 kann mit einem in der Zeichnung nicht dargestellten Verbindungsteil, beispielsweise einem Chip, einer Leiterplatte oder einem mikromechanischen Bauteil verbunden werden, beispielsweise durch Kleben oder Löten.
Der Rücksprung 12 und der Vorsprung 13 werden durch Ätzen in die Begrenzungswand der Ausnehmung 10 eingebracht. Zueinander benachbart aneinander angrenzende Schichten 3, 5, 6, 7 des Schichtstapels 8 weisen dazu bezüglich des Ätzmittels jeweils eine unterschiedliche Ätzrate auf. In der Zeichnung ist deutlich erkennbar, daß die Schichten 4 und 6 etwa die gleiche Ätzrate aufweisen und daß die dazu benachbarten Schichten 3, 5 und 7 eine größere Ätzrate haben als die Schichten 4 und 6. Dementsprechend weist die Ausnehmung 10 im Bereich der Schichten 3, 5, 6 einen größeren Durchmesser auf als im Bereich der Schichten 4 und 6.
Die Schichten 4, 5, 6, 7 und die Basis-Schicht 11 bestehen aus einem elektrisch leitfähigen, metallischen Material. Der in die Ausnehmung 10 eingreifende Bump ist als elektrischer Anschlußkontakt ausgebildet und besteht ebenfalls aus einem elektrisch leitfähigen Material, beispielsweise aus Metall oder einem Metallpartikel enthaltenden Polymer-Material. Die an die Oberfläche 9 des Schichtstapels 8 angrenzende Schicht 3 ist eine elektrisch isolierende Passivierungs­ schicht. Die Schichten 4, 5, 6, 7 sind jeweils an der seitlichen Begrenzungswand der Ausnehmung 10 und die Basis-Schicht 11 ist am Grund der Ausnehmung 10 elektrisch leitfähig mit dem Bump-Material 14 verbunden. Außerdem sind die Schichten 4, 5, 6, 7 und 11 untereinander elektrisch leitend verbunden. In vorteilhafter Weise ergibt sich dadurch ein vergleichsweise kleiner elektrischer Kontaktwiderstand zwischen dem Bump-Material 14 und den Schichten 4, 5, 6, 7, 11 des Schichtstapels 8. In der Zeichnung ist deutlich erkennbar, daß durch die Rücksprünge 12 und die Vorsprünge 13 eine relativ große Verbindungsfläche zwischen dem Bump-Material 14 und dem Schichtstapel 8 vorhanden ist, wodurch der elektrische Widerstand zwischen dem Bump-Material und den elektrisch leitfähigen Schichten 4, 5, 6, 7, 11 des Schichtstapels 8 zusätzlich vermindert wird. Entsprechend ergibt sich auch eine gute Wärmeleitfähigkeit zwischen dem Bump-Material und den Schichtstapel 8, wodurch die thermische Beanspruchung der Schichtanordnung 1 reduziert wird.
Bei dem Ausführungsbeispiel nach Fig. 2 wird vor dem Verfestigen des in die Ausnehmung 10 eingebrachten Bump-Materials ein Kontaktstift 16 in das Bump-Material 14 eingesetzt, der beispiels­ weise ein zu einem externen Anschlußpad führender Bonddraht sein kann. Aus Fig. 2 ist erkennbar, daß der Kontaktstift 16 mit seiner Längsachse quer, insbesondere etwa orthogonal zu den Schichtungs­ ebenen der Schichten 3, 4, 5, 6, 7 angeordnet ist. Die Bondverbindung beansprucht deshalb nur einen relativ kleinen Teilbereich der Oberfläche 9 des Schichtstapels 8. Zum Verankern des Kontaktstifts 16 in dem Bump-Material 14 kann der Kontaktstift 16 quer zu seiner Erstreckungsrichtung orientierte Profilierungsvorsprünge 17 aufweisen, welche das Bump-Material 14 in Gebrauchsstellung jeweils hintergreift (Fig. 3). Die Vorsprünge 17 sind zumindest an einem in das Bump-Material eingreifenden Abschnitt des Kontaktstifts 16 vorgesehen, können aber auch meinem außerhalb des Bump-Materials 14 befindlichen Kontaktstift-Abschnitt angeordnet sein.
Erwähnt werden soll noch, daß der Schichtstapel 8 insbesondere zwischen zwei elektrisch leitfähigen Schichten 2, 3, 4, 5, 6, 7, 11 wenigstens eine elektrische Isolationsschicht aufweisen kann, die zum Beispiel aus Siliziumoxyd, Siliziumnitrid oder SIPOS bestehen kann. Bei dem Ausführungsbeispiel nach Fig. 1 können beispielsweise die Schichten 5, 7 Isolationsschichten sein. Solche Isolationsschichten sind vor allem bei einem mittels eines CMOS- Prozeß hergestellten CMOS-Bauteil von Vorteil, bei dem für die Funktion des CMOS-Bauteils benötigte Leiterbahnen durch ganzflächiges Aufbringen einer Metallisierung auf einen Chip und anschließendes Maskieren dieser Metallisierung hergestellt werden, wobei zwischen zueinander benachbarten Schichten mit Leiterbahnen jeweils eine Isolationsschicht angeordnet wird. Die an die Ausnehmung 10 seitlich angrenzenden Schichten 3, 4, 5, 6, 7 des Schichtstapels 8 können dann beim Maskieren der Metallisierung in einem Arbeitsgang mit den Leiterbahnen hergestellt werden. In vorteilhafter Weise kann dadurch das Aufbringen zusätzlicher Schichten 3, 4, 5, 6, 7 für den Schichtstapel 8 entfallen.

Claims (13)

1. Verfahren zum Herstellen einer wenigstens einen Bump auf­ weisenden Schichtanordnung (1), insbesondere für eine Flip- Chip-Verbindung, wobei mehrere Schichten (2, 3, 4, 5, 6, 7, 11) aus Festkörpermaterial zu einem Schichtstapel (8) geschichtet werden, in den ausgehend von der Oberfläche des Schichtstapels in einer quer zu den Schichtungsebenen der Schichten (2, 3, 4, 5, 6, 7, 11) verlaufenden Richtung wenigstens eine Ausnehmung (10) eingebracht wird, in die ein Bump-Material (14) eingefüllt oder eingebracht wird, dadurch gekennzeichnet, daß in den Schichtstapel (8) eine sich über mehrere seiner Schichten (2, 3, 4, 5, 6, 7, 11) erstreckende Ausnehmung (10) eingebracht wird, daß an der seitlichen Begrenzungswand der Ausnehmung (10) durch Abtragen von Schichtmaterial unterschiedlicher Schichten (2, 3, 4, 5, 6, 7, 11) des Schichtstapels (8) eine Profilierung erzeugt wird, die ausgehend von der an die Ausnehmung (10) angrenzenden Oberfläche (9) des Schichtstapels (8) zum Inneren der Ausnehmung (10) hin schichtweise wenigstens zwei Rücksprünge (12) und zumindest einen dazwischen befindlichen Vorsprung (13) aufweist und daß das Bump-Material (14) nach dem Fertigstellen der Profilierung derart in die Ausnehmung (10) eingebracht wird, daß es die Rücksprünge (12) hintergreift.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein flüssiges oder fließfähiges Bump-Material (14) in die Ausnehmung (10) eingebracht und anschließend verfestigt wird, insbesondere durch Erstarren, Aushärten, und/oder durch Trocknen eines in dem Bump-Material (14) enthaltenen Lösungs­ mittels.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Bump-Material (14) auf die seitliche Begrenzungswand und/oder den Boden der Ausnehmung (10) aufgalvanisiert wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekenn­ zeichnet, daß der Schichtstapel (8) zum Einbringen der Ausnehmung (10) mit einem Ätzmittel in Berührung gebracht wird und daß die Schichtmaterialien der einzelnen Schichten (2, 3, 4, 5, 6, 7, 11) zum Einformen der Profilierung in die Begrenzungswand der Ausnehmung (10) so ausgewählt werden, daß sie bezüglich des Ätzmittels unterschiedliche Ätzraten aufweisen.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß wenigstens eine, insbesondere mehrere elektrisch leitfähige Schichten (2, 3, 4, 5, 6, 7, 11) zu dem Schicht­ stapel (8) geschichtet werden, daß die Ausnehmung (10) derart in den Schichtstapel (8) eingebracht wird, daß sie ins­ besondere im Bereich eines Vorsprungs (12) und/oder Rücksprungs (13) der Profilierung der Begrenzungswand an die elektrisch leitfähige(n) Schicht(en) (2, 3, 4, 5, 6, 7, 11) angrenzt, und daß zur Bildung eines Anschlußkontaktes ein elektrisch leitfähiges Bump-Material (14) in die Ausnehmung (10) eingefüllt oder eingebracht wird.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekenn­ zeichnet, daß vor, während und/oder nach dem Einbringen des flüssigen oder fließfähigen Bump-Materials (14) in die Ausnehmung (10) ein insbesondere elektrisch leitfähiger Kontaktstift (16) oder ein Kontaktdraht in das Bump-Material (14) eingesteckt wird und daß das Bump-Material (14) danach verfestigt wird.
7. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekenn­ zeichnet, daß die Ausnehmung (10) als Sackloch in den Schichtstapel (8) eingebracht wird, daß im Boden der Ausnehmung wenigstens ein dem Inneren der Ausnehmung (10) zugewandtes optisches Sende- und/oder Empfängerelement angeordnet wird und daß in die Ausnehmung (10) ein optisch transparentes Bump- Material (14) eingefüllt oder eingebracht wird.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß wenigstens eine optisch transparente Schicht (2, 3, 4, 5, 6, 7, 11) zu dem Schichtstapel (8) geschichtet wird.
9. Schichtanordnung (1) mit einem mehrere Schichten (2, 3, 4, 5, 6, 7, 11) aus Festkörpermaterial aufweisenden Schichtstapel (8), der eine Ausnehmung (10) hat, die sich ausgehend von der Oberfläche des Schichtstapels in einer quer zu den Schichtungsebenen der Schichten (2, 3, 4, 5, 6, 7, 11) verlaufenden Richtung erstreckt, in der ein insbesondere für eine Flip-Chip-Verbindung vorgesehener Bump angeordnet ist, der aus einem durchgehend einstückigen Bump-Material (14) besteht, dadurch gekennzeichnet, daß sich die Ausnehmung (10) in der quer zu den Schichtungsebenen der Schichten (2, 3, 4, 5, 6, 7, 11) verlaufenden Richtung über mehrere Schichten (2, 3, 4, 5, 6, 7, 11) des Schichtstapels (8) erstreckt, daß die seitliche Begrenzungswand der Ausnehmung (10) wenig­ stens eine Profilierung aufweist, die ausgehend von der an die Ausnehmung (10) angrenzenden Oberfläche (9) des Schicht­ stapels (8) zum Inneren der Ausnehmung (10) hin schichtweise wenigstens zwei Rücksprünge (12) und zumindest einen dazwischen befindlichen Vorsprung (13) aufweist, und daß der Bump diese Rücksprünge (12) hintergreift.
10. Schichtanordnung nach Anspruch 9, dadurch gekennzeichnet, daß der Bump als elektrischer Anschlußkontakt ausgebildet ist und aus einem elektrisch leitfähigen Bump-Material (14) be­ steht, und daß der Bump mit wenigstens einer, die Ausnehmung (10) des Schichtstapels (8) begrenzenden, vorzugsweise einen Rücksprung (12) und/oder einen Vorsprung (13) der Profilierung der seitlichen Begrenzungswand aufweisenden Schicht (2, 3, 4, 5, 6, 7, 11) des Schichtstapels (8) elektrisch leitfähig verbunden ist.
11. Schichtanordnung nach einem der Ansprüche 9 bis 10, dadurch gekennzeichnet, daß in den Bump ein insbesondere elektrisch leitfähiger Kontaktstift (16) oder ein Kontaktdraht einge­ setzt ist.
12. Schichtanordnung nach Anspruch 9, dadurch gekennzeichnet, daß der Bump aus einem optisch transparenten Bump-Material (14) besteht und insbesondere an seinem freien Ende einen etwa linsenförmigen Überstand (15) aufweist, daß die Ausnehmung (10) als Sackloch ausgebildet ist und daß im Boden der Ausnehmung (10) wenigstens ein dem Bump zugewandtes optisches Sende- und/oder Empfängerelement angeordnet ist.
13. Schichtanordnung nach Anspruch 12, dadurch gekennzeichnet, daß der Bump und zumindest eine Schicht (2, 3, 4, 5, 6, 7, 11) des Schichtstapels (8) aus einem optisch transparenten Material bestehen.
DE19907168A 1999-02-19 1999-02-19 Schichtanordnung sowie Verfahren zu deren Herstellung Expired - Fee Related DE19907168C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19907168A DE19907168C1 (de) 1999-02-19 1999-02-19 Schichtanordnung sowie Verfahren zu deren Herstellung
EP99125339A EP1030359A3 (de) 1999-02-19 1999-12-20 Schichtanordnung sowie Verfahren zu deren Herstellung
JP2000038351A JP2000243776A (ja) 1999-02-19 2000-02-16 薄膜構造ユニットを製造する方法並びに該方法によって製造された薄膜構造ユニット
US09/506,634 US6191489B1 (en) 1999-02-19 2000-02-18 Micromechanical layer stack arrangement particularly for flip chip or similar connections

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19907168A DE19907168C1 (de) 1999-02-19 1999-02-19 Schichtanordnung sowie Verfahren zu deren Herstellung

Publications (1)

Publication Number Publication Date
DE19907168C1 true DE19907168C1 (de) 2000-08-10

Family

ID=7898166

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19907168A Expired - Fee Related DE19907168C1 (de) 1999-02-19 1999-02-19 Schichtanordnung sowie Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (1) US6191489B1 (de)
EP (1) EP1030359A3 (de)
JP (1) JP2000243776A (de)
DE (1) DE19907168C1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2594928A2 (de) 2011-11-21 2013-05-22 Micronas GmbH Halbleiter-Gassensor
EP2600145A1 (de) 2011-12-02 2013-06-05 Micronas GmbH Leitkleberverbindung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19852967B4 (de) * 1998-11-17 2004-05-27 Micronas Gmbh Messeinrichtung mit einer Halbleiteranordnung
US6569753B1 (en) * 2000-06-08 2003-05-27 Micron Technology, Inc. Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same
US7228177B2 (en) * 2005-04-26 2007-06-05 Medtronic, Inc. Chip level biostable interconnect for implantable medical devices
US8575018B2 (en) * 2006-02-07 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming bump structure with multi-layer UBM around bump formation area
KR100850763B1 (ko) * 2007-06-18 2008-08-06 삼성전기주식회사 인쇄회로기판 및 그 제조방법
FR2928491A1 (fr) * 2008-03-06 2009-09-11 Commissariat Energie Atomique Procede et dispositif de fabrication d'un assemblage d'au moins deux puces microelectroniques
US8319344B2 (en) 2008-07-14 2012-11-27 Infineon Technologies Ag Electrical device with protruding contact elements and overhang regions over a cavity
US8309396B2 (en) 2009-01-26 2012-11-13 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for 3D integrated circuit stacking
TWI367697B (en) * 2009-08-17 2012-07-01 Nan Ya Printed Circuit Board Printed circuit board and fabrication method thereof
JP5675443B2 (ja) * 2011-03-04 2015-02-25 新光電気工業株式会社 配線基板及び配線基板の製造方法
US10622324B2 (en) * 2018-02-08 2020-04-14 Sensors Unlimited, Inc. Bump structures for high density flip chip interconnection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872399A (en) * 1996-04-01 1999-02-16 Anam Semiconductor, Inc. Solder ball land metal structure of ball grid semiconductor package

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844780A (ja) * 1981-09-10 1983-03-15 Fujitsu Ltd 半導体発光素子
US4764801A (en) * 1985-10-08 1988-08-16 Motorola Inc. Poly-sidewall contact transistors
US6043563A (en) * 1997-05-06 2000-03-28 Formfactor, Inc. Electronic components with terminals and spring contact elements extending from areas which are remote from the terminals
EP0483408B1 (de) * 1990-11-02 1995-02-08 International Business Machines Corporation Auswechselbare Höchstintegrationspackung
JP2644079B2 (ja) * 1990-11-05 1997-08-25 山形日本電気株式会社 半導体集積回路
JPH04188836A (ja) * 1990-11-22 1992-07-07 Nippon Steel Corp 半導体装置のバンプ構造
US5246880A (en) * 1992-04-27 1993-09-21 Eastman Kodak Company Method for creating substrate electrodes for flip chip and other applications
US5854534A (en) * 1992-08-05 1998-12-29 Fujitsu Limited Controlled impedence interposer substrate
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers
KR950001962A (ko) * 1993-06-30 1995-01-04 김광호 반도체 칩 범프
US5416872A (en) * 1993-07-06 1995-05-16 At&T Corp. Arrangement for interconnecting an optical fiber an optoelectronic component
US5432675A (en) * 1993-11-15 1995-07-11 Fujitsu Limited Multi-chip module having thermal contacts
US5543586A (en) 1994-03-11 1996-08-06 The Panda Project Apparatus having inner layers supporting surface-mount components
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5605856A (en) * 1995-03-14 1997-02-25 University Of North Carolina Method for designing an electronic integrated circuit with optical inputs and outputs
JP3183190B2 (ja) * 1995-12-14 2001-07-03 株式会社デンソー 半導体装置の製造方法
US5851923A (en) 1996-01-18 1998-12-22 Micron Technology, Inc. Integrated circuit and method for forming and integrated circuit
JPH09260529A (ja) * 1996-03-22 1997-10-03 Shinko Electric Ind Co Ltd 半導体装置用基板及び半導体装置
JPH09298252A (ja) * 1996-05-01 1997-11-18 Shinko Electric Ind Co Ltd 半導体パッケージ及びこれを用いた半導体装置
US6037786A (en) * 1996-12-13 2000-03-14 International Business Machines Corporation Testing integrated circuit chips
US5969424A (en) 1997-03-19 1999-10-19 Fujitsu Limited Semiconductor device with pad structure
JP3340350B2 (ja) * 1997-04-18 2002-11-05 富士通株式会社 薄膜多層基板及び電子装置
US6117299A (en) * 1997-05-09 2000-09-12 Mcnc Methods of electroplating solder bumps of uniform height on integrated circuit substrates
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
JP2958871B2 (ja) 1998-01-07 1999-10-06 カシオ計算機株式会社 半導体装置の製造方法
US5955781A (en) * 1998-01-13 1999-09-21 International Business Machines Corporation Embedded thermal conductors for semiconductor chips

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872399A (en) * 1996-04-01 1999-02-16 Anam Semiconductor, Inc. Solder ball land metal structure of ball grid semiconductor package

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 10189633 A. In: Pat.Abstr. of JP *
LAU, John H.: Flip Chip Technologies, McGraw-Hill,1996, S. 27-28 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2594928A2 (de) 2011-11-21 2013-05-22 Micronas GmbH Halbleiter-Gassensor
US8592875B2 (en) 2011-11-21 2013-11-26 Micronas Gmbh Semiconductor gas sensor
EP2600145A1 (de) 2011-12-02 2013-06-05 Micronas GmbH Leitkleberverbindung
DE102011119957A1 (de) * 2011-12-02 2013-06-06 Micronas Gmbh Befestigungsvorrichtung
US8669662B2 (en) 2011-12-02 2014-03-11 Micronas Gmbh Fastening device

Also Published As

Publication number Publication date
US6191489B1 (en) 2001-02-20
EP1030359A2 (de) 2000-08-23
EP1030359A3 (de) 2002-08-21
JP2000243776A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE10205026C1 (de) Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE19907168C1 (de) Schichtanordnung sowie Verfahren zu deren Herstellung
WO2005081315A2 (de) Halbleiterbauteil mit einem stapel aus halbleiterchips und verfahren zur herstellung desselben
DE19743767A1 (de) Halbleiterchip-Gehäuse für Oberflächenmontage sowie Verfahren zum Herstellen desselben
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE19709295A1 (de) Halbleiterbaugruppe
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE102004041088B4 (de) Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
DE10158809B4 (de) Herstellungsverfahren für eine Leiterbahn auf einem Substrat und eine entsprechende Leiterbahn
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE10162948A1 (de) Halbleiterbauelement eines LGA-Typs und Verfahren zum Anbringen des Halbleiterbauelements
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10302022B4 (de) Verfahren zur Herstellung eines verkleinerten Chippakets
DE10343300A1 (de) Halbleitergehäusestruktur
DE10239081B4 (de) Verfahren zur Herstellung einer Halbleitereinrichtung
DE10017746A1 (de) Elektronisches Bauteil mit mikroskopisch kleinen Kontaktflächen und Verfahren zu seiner Herstellung
WO2008040307A2 (de) Verfahren zur herstellung einer anordnung optoelektronischer bauelemente und anordnung optoelektronischer bauelemente
DE102004044179B4 (de) Verfahren zur Montage von Halbleiterchips
DE102007002807B4 (de) Chipanordnung
DE10359217A1 (de) Elektrische Durchkontaktierung von HL-Chips
DE102005057256A1 (de) Verfahren zum Herstellen eines Moduls mit einer integrierten Schaltung auf einem Substrat und ein dadurch hergestelltes Modul
DE102004030800B4 (de) Verfahren zur Herstellung einer keramischen Leiterplatte
WO2003100854A2 (de) Elektronisches bauelement-modul und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8100 Publication of patent without earlier publication of application
D1 Grant (no unexamined application published) patent law 81
8327 Change in the person/name/address of the patent owner

Owner name: MICRONAS GMBH, 79108 FREIBURG, DE

8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140902