DE19855216A1 - Halbleiterbauelement und Leiterrahmen für ein Halbleiterbauelement - Google Patents

Halbleiterbauelement und Leiterrahmen für ein Halbleiterbauelement

Info

Publication number
DE19855216A1
DE19855216A1 DE1998155216 DE19855216A DE19855216A1 DE 19855216 A1 DE19855216 A1 DE 19855216A1 DE 1998155216 DE1998155216 DE 1998155216 DE 19855216 A DE19855216 A DE 19855216A DE 19855216 A1 DE19855216 A1 DE 19855216A1
Authority
DE
Germany
Prior art keywords
conductor
hanging
chip
contact point
reinforcement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1998155216
Other languages
English (en)
Inventor
Zhi-Kang Qin
Hiroshi Kawashimo
Yoshiharu Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE19855216A1 publication Critical patent/DE19855216A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Abstract

Ein Halbleiterbauelement enthält einen Leiterrahmen, der sich zusammensetzt aus einer Chipkontaktstelle, welche eine Mehrzahl von Ecken aufweist, einer Mehrzahl von inneren Leitern, welche ein inneres Endteil besitzen, einem äußeren Leiter, einer Verstärkung eines hängenden Leiters, einem ersten hängenden Leiter und einem zweiten hängenden Leiter; einem auf den Leiterrahmen gebondeten Halbleiterchip; und einem Metalldraht. Die Länge einer Seite des Halbleiterchips ist 2,5 mm kleiner als eine Seite des äußeren Durchmessers eines Gußteils, die Länge einer Seite des äußersten Umfangs der Verstärkung des hängenden Leiters ist nicht größer als die Länge einer Seite des Halbleiterchips, die Chipkontaktstelle ist in der Nähe abgesenkt, wo der zweite hängende Leiter mit der Verstärkung des hängenden Leiters verbunden ist, und es ist eine Stufe bezüglich des zweiten hängenden Leiters vorgesehen. Die Wölbung der äußeren Form des Halbleiterbauelements kann reduziert werden.

Description

Die vorliegende Erfindung bezieht sich auf ein Halblei­ terbauelement und auf einen Leiterrahmen für ein Halblei­ terbauelement. Insbesondere bezieht sich die vorliegende Erfindung auf ein Halbleiterbauelement hoher Qualität und Zuverlässigkeit, welches durch Befestigen und Halten eines Halbleiterchips, dessen Seitenlänge 70% einer Seite der äu­ ßeren Dimension eines Gussteils beträgt, auf einem Leiter­ rahmen und durch Versiegeln bzw. Verschließen des Halblei­ terchips mit einem Harz erzielt wird, und bezieht sich auf einen Leiterrahmen, welcher für das Halbleiterbauelement verwendet wird.
Bei einem herkömmlichen Halbleiterbauelement ist eine Dimension einer Chipkontaktstelle eines Leiterrahmens 0,2 bis 0,4 mm größer als eine Größe eines Halbleiterchips unter Berücksichtigung der Anbringungsgenauigkeit in einer Chip­ bondvorrichtung zur Zeit des Chipbondens des Halbleiter­ chips auf die Chipkontaktstelle. Wenn die Chipkontaktstelle aus einem Material auf der Grundlage von Cu gebildet wird, gibt es eine große Differenz zwischen dem thermischen Aus­ dehnungskoeffizienten des Halbleiterchips αsi = 3,5 × 10-6 und dem thermischen Ausdehnungskoeffizienten von Cu αcu = 17 × 10-6. Wenn aus diesem Grund der Halbleiterchip auf die Chipkontaktstelle gebondet wird, wird eine Differenz bezüg­ lich einer thermischen Beanspruchung erzeugt, und somit bricht der Halbleiterchip in Horizontalrichtung und das Gussteil einer Baugruppe bzw. eines Gehäuses ist um mehr als 100 µm infolge einer Wärmeverzerrung zur Zeit des Gie­ ßens des Gehäuses überhöht. Daher ist eine Charakteristik einer verbleibenden thermischen Beanspruchung wie ein Löt­ wärmewiderstand und eine Wärmezykluscharakteristik mögli­ cherweise verschlechtert. Aus diesem Grunde ist normaler­ weise der Halbleiterchip mit einer Dimension von bis zu 4 mm × 4 mm auf der Chipkontaktstelle angebracht.
Um die Schwierigkeit einer verbleibenden thermischen Beanspruchungscharakteristik zu lösen und um in der Lage zu sein, den Halbleiterchip mit einer Dimension von nicht we­ niger als 4 mm × 4 mm anzubringen, wird dementsprechend das Material für die Chipkontaktstelle in ein Material auf der Grundlage von Fe mit einem thermischen Ausdehnungskoeffizi­ enten αfe von 5,5 × 10-6 geändert. Es wird jedoch eine Wär­ mestrahlungscharakteristik des Halbleiterbauelements durch ein Material für die Chipkontaktstelle bestimmt, und in dem Fall einer Chipkontaktstelle auf der Grundlage von fe be­ trägt die thermische Leitfähigkeit von fe γfe 0,0159 W/mm°C im Vergleich mit der thermischen Leitfähigkeit von Cu γcu von 0,0159 W/mm°C. Daher wird der Wert eines erlaubbaren elektrischen Energieverbrauchs des fertiggestellten Halb­ leiterbauelements klein.
Die nichtgeprüfte japanische Patentveröffentlichung Nr. 202105/1995 und die nichtgeprüfte japanische Patentveröf­ fentlichung Nr. 236685/1995 offenbaren Beispiele der Chip­ kontaktstelle. Jedoch ist bei diesen Veröffentlichungen (1) die Dimension eines Halbleiterchips ist kleiner als eine äußere Dimension der Chipkontaktstelle, (2) die Dimension des Halbleiterchips ist kleiner als die äußere Dimension einer Verstärkung, (3) ein kleiner Halbleiterchip, dessen Dimension 30% der Dimension der Form des Gehäuses beträgt, ist in dem Gussteil aufgenommen, und die Dimension des Halbleiterchips ist gleich oder kleiner als eine Dimension der äußeren Größe des Halbleiterchips bezüglich der äußeren Größe des Gussteils, (4) eine Lücke zwischen der Chipkon­ taktstelle und der Verstärkung ist in etwa gleich einer Differenz zwischen den Dimensionen des Halbleiterchips und der Chipkontaktstelle und eine Breite der Verstärkung ist in etwa gleich der Lücke zwischen der Chipkontaktstelle und der Verstärkung, (5) ein Material für die Chipkontaktstelle ist nicht beschrieben, (6) es gibt keine Beschreibung da­ rüber, dass ein Senkbetrag einer Chipkontaktstelle auf der Grundlage von Cu größer sein sollte als ein Senkbetrag ei­ ner Chipkontaktstelle auf der Grundlage von Fe, und (7) es gibt keine Beschreibung über eine Beziehung zwischen der Steifigkeit eines an einer Chipkontaktstelle hängenden Lei­ ters und einer Dimension der Chipkontaktstelle. Aus diesem Grunde wird man mit Phänomenen nicht fertig, welche bei ei­ nem Zusammenbau eines Halbleiters auftreten, wie einer Chiperhöhung, welche infolge eines Chipbondens auftritt, einer Änderung eines Senkbetrags des Rahmens nach einem Drahtbonden und mit allen Phänomenen, welche infolge eines Ungleichgewichts der Fluididität des Harzes zum Zeitpunkt des Gießens oder Pressens auftreten, so dass ein Verhältnis bzw. eine Proportion der Dimension des in dem Gussteil auf­ genommenen Halbleiterchips nicht größer gebildet werden kann.
Wenn in der Zukunft die Funktion des Halbleiterchips verbessert wird und die Anzahl von Anschlussstiften erhöht wird, wird das Volumen des Halbleiterchips bezüglich des Volumens der Harzversiegelung größer. Zur selben Zeit wer­ den die Volumina der Chipkontaktstelle, des hängenden Lei­ ters und des inneren Leiters der Chipkontaktstelle größer.
Wenn bezüglich des Halbleiterchips auf die Chipkon­ taktstelle ein Chipbonden angewandt wird, wird aus diesem Grund die Chipkontaktstelle infolge der Verbindung von Ma­ terialien mit unterschiedlichem thermischen Ausdehnungs­ koeffizienten verbogen, und somit werden ein Dämmstreifen (dam bar) und ein Leiterrahmen über einen hängenden Leiter zum Halten der Chipkontaktstelle gebildet. Wenn beispiels­ weise die Steifigkeit des hängenden Leiters der Steifigkeit des Leiterrahmens angenähert wird, wird der Leiterrahmen durch eine Krümmung der Chipkontaktstelle beeinflusst und somit wird der Leiterrahmen deformiert. Aus diesem Grunde wird die Größe des Abstands der in dem Rahmen des Zusammen­ baus des Halbleiterbauelements vorgesehenen Transportperfo­ ration beeinflusst, und somit tritt ein ungeeigneter Rah­ mentransport in eine Drahtbondvorrichtung auf.
Wenn demgegenüber die Steifigkeit des hängenden Leiters sehr viel kleiner als die Steifigkeit des Leiterrahmens ge­ macht wird, wird eine Auswirkung der Chipkontaktstellenver­ krümmung auf den Leiterrahmen verringert, und somit wird der Leiterrahmen nicht deformiert. Wenn jedoch ein Metall­ gussteil entfernt wird, nachdem der Leiter durch Pressen unter Verwendung des Metallgussteils in dem Drahtbondver­ fahren drahtgebondet worden ist, tritt die Schwierigkeit auf, dass ein Hebebetrag des Halbleiterchips infolge einer Zugspannung eines Metalldrahts größer wird. Darüber hinaus ergibt sich in dem Fall, bei welchem der Halbleiterchip durch geschmolzenes Harz unter Verwendung eines Metallguss­ teils in dem Gießverfahren versiegelt wird, die Schwierig­ keit auf, dass dann, wenn das geschmolzene Harz in das Me­ tallgussteil gegossen wird, der Betrag des Hebens der Chip­ kontaktstelle in Richtung nach oben und unten infolge des Fließdrucks des geschmolzenen Harzes größer wird.
Wenn die Proportion des Volumens des Halbleiterchips zu dem Volumen der Harzversiegelung größer wird, wird die Wir­ kung der oben beschriebenen Phänomene spürbar, und in eini­ gen Fällen wird die Herstellung von Halbleiterbauelementen schwierig. Wenn ein derartiges Halbleiterbauelement herge­ stellt wird, ist das Bauelement stark überhöht, und das Bauelement genügt nicht dem Ebenheits- bzw. Gleichmäßig­ keitsstandard des Leiters. Aus diesem Grund ergeben sich die Schwierigkeiten, dass der Ertrag sich verringert und die Widerstandsfähigkeit gegenüber einem Lötmittel und Wärme, die Widerstandsfähigkeit gegenüber einem Wärmezy­ klus, die Widerstandsfähigkeit gegenüber einem Bruch und die Widerstandsfähigkeit gegenüber einem Auslösen nicht hinreichend sind.
Daher ist es Aufgabe der vorliegenden Erfindung ein Halbleiterbauelement mit hoher Qualität und Zuverlässigkeit und einen Leiterrahmen bereitzustellen, welcher für das Halbleiterbauelement verwendet wird, wobei (1) die Wölbung reduziert ist und die Chipkontaktstellenverschiebung zu der Zeit des Chipbondverfahrens reduziert ist, (2) die Kon­ taktstellenverschiebung zur Zeit des Drahtbondens reduziert ist und (3) die Kontaktstellenverschiebung zur Zeit des Gießens reduziert ist und somit die Proportion des Volumens eines Halbleiterchips zu dem Volumen einer Harzversiegelung groß wird.
Die Lösung der Aufgabe erfolgt durch die Merkmale der unabhängigen nebengeordneten Ansprüche.
Entsprechend einem ersten Gesichtspunkt der vorliegen­ den Erfindung ist ein Halbleiterbauelement vorgesehen mit:
einem Leiterrahmen (F), welcher sich zusammensetzt aus einer Chipkontaktstelle (1) mit einer Mehrzahl von Ecken; einer Mehrzahl von inneren Leitern (2), welche in vorge­ schriebenen Intervallen entlang einem Umfangsrand der Chip­ kontaktstelle (1) angeordnet sind und ein inneres Endteil (2a) besitzen; einem äußeren Leiter (3), welcher sich von einer Außenseite der inneren Leiter (2) erstreckt; einer Verstärkung (4) eines hängenden Leiters, welche in einer Rahmenform zwischen der Chipkontaktstelle (1) und dem inne­ ren Leiter (2) entlang dem Umfangsrand der Chipkon­ taktstelle 1 angeordnet ist; einem ersten hängenden Leiter 5 zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) eines hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) des hängenden Leiters mit einem Dämmstreifen (6) zwischen den inneren Leitern (2) und den äußeren Leitern (3),
einem Halbleiterchip (CP), welcher durch eine Chipver­ bindung (10) auf den Leiterrahmen (F) gebondet ist, und
einem Metalldraht (11) zum elektrischen Verbinden des Halbleiterchips (CP) mit den in der Mehrzahl vorkommenden inneren Leitern (2),
wobei der Leiterrahmen (F), der Halbleiterchip (CP) und der Metalldraht (11) mit einem Gussharz (12) umhüllt sind und das Endteil (13) der äußeren Leiter des Leiterrah­ mens (F), der Dämmstreifen (6) und die Endteile (14) des zweiten hängenden Leiters an einem äußeren Teil in der Nähe der Grenze des Gussteils, welche mit dem Dämmstreifen (6) verbunden ist, abgetrennt sind, und
wobei die Länge einer Seite des Halbleiterchips 2,5 mm kleiner als eine Seite des äußeren Durchmessers des Guss­ teils ist, eine Seite des äußersten Umfangs der in Rahmen­ form gebildeten Verstärkung (4) des hängenden Leiters nicht größer als die Länge einer Seite des Halbleiterchips (CP) ist, eine Seite der Chipkontaktstelle (1) 3 mm überschreitet und nicht größer als 50% der Länge der einen Seite des äußersten Umfangs der in der Rahmenform gebildeten Verstär­ kung (4) eines hängenden Leiters ist, die Chipkontaktstelle (1) in der Nähe abgesenkt ist, wo der zweite hängenden Lei­ ter (7) zur Verbindung der Verstärkung (4) des hängenden Leiters mit dem Dämmstreifen (6) mit der Verstärkung (4) eines hängenden Leiters verbunden ist und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vorgesehen ist.
Entsprechend einem zweiten Gesichtspunkt der vorliegen­ den Erfindung ist ein Leiterrahmen für ein Halbleiterbaue­ lement vorgesehen mit:
einer Chipkontaktstelle (1), welche eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche ein inneres Endteil (2a) aufweisen, wobei der Mit­ telpunkt eines imaginär aufgenommenen Halbleiterchips (CP) mit dem Mittelpunkt der Chipkontaktstelle (1) übereinstimmt und welche an vorgeschriebenen Intervallen entlang einem Umfangsrand des Halbleiterchips (CP) mit einer notwendigen Lücke dazwischen angeordnet sind; einem Dämmstreifen (6), welcher auf einem äußeren erweiterten Teil der inneren Lei­ ter (2) gebildet ist; einer Mehrzahl von äußeren Leitern (3), welche sich von dem Dämmstreifen (6) erstrecken, deren Enden mit einem Schienenteil (9) des Rahmens verbunden sind; einer Verstärkung (4) eines hängenden Leiters, welche in einer Rahmenform entlang einem Umfangsrand der Chipkon­ taktstelle (1) mit einem Abstand angeordnet sind, der grö­ ßer als die Dimension der Chipkontaktstelle (1); einem er­ sten hängenden Leiter (5) zur Verbindung der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) des hängenden Leiters und einem zweiten hängenden Leiter (7) zur Verbin­ dung der Verstärkung (4) eines hängenden Leiters mit dem Dämmstreifen (6),
wobei die Chipkontaktstelle (1) in der Nähe abgesenkt ist, wo der zweite hängende Leiter (7) mit der Verstärkung (4) eines hängenden Leiters verbunden ist, und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vorgesehen ist.
Entsprechend einem dritten Gesichtspunkt der vorliegen­ den Erfindung ist ein Leiterrahmen für ein Halbleiterbaue­ lement vorgesehen mit:
einer Chipkontaktstelle (1), welche eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche ein inneres Endteil (2a) aufweisen, wobei der Mit­ telpunkt eines imaginär aufgenommenen Halbleiterchips (CP) mit dem Mittelpunkt der Chipkontaktstelle (1) übereinstimmt und welche in vorgeschriebenen Intervallen entlang einem Umfangsrand des Halbleiterchips (CP) unter Halten einer notwendigen Lücke dazwischen angeordnet sind; einem Dämmstreifen (6), welcher auf einem äußeren erweiterten Teil der inneren Leiter (2) gebildet ist; einer Mehrzahl von äußeren Leitern (6), welche sich von dem Dämmstreifen (6) erstrecken, deren Enden mit einem Schienenteil (9) des Rahmens verbunden sind; einer Verstärkung (4) eines hängen­ den Leiters, welche in einer Rahmenform entlang einem Um­ fangsrand der Chipkontaktstelle (1) mit einem Abstand ange­ ordnet ist, der größer als die Dimension der Chipkon­ taktstelle (1) ist; einem ersten hängenden Leiter (5) zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Ver­ stärkung (4) eines hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) des hängenden Leiters mit dem Dämmstreifen (6),
wobei der erste hängende Leiter (5) eine Breite be­ sitzt, die größer als die Breite des zweiten hängenden Lei­ ters (7) ist, die Chipkontaktstelle (1) in der Nähe abge­ senkt ist, wo der zweite hängende Leiter (7) mit der Ver­ stärkung (4) eines hängenden Leiters verbunden ist und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vor­ gesehen ist, welche eine Größe von wenigstens der Hälfte des Werts aufweist, der erlangt wird durch Subtrahieren der Dicke des Halbleiterchips (CP), der Dicke der Chipverbin­ dung (10) und der Dicke der Chipkontaktstelle (1) von der Dicke des Gussteils.
Entsprechend einem vierten Gesichtspunkt der vorliegen­ den Erfindung ist ein Leiterrahmen für ein Halbleiterbaue­ lement vorgesehen mit:
einer Chipkontaktstelle (1), welche eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche ein inneres Endteil (2a) aufweisen, wobei der Mit­ telpunkt eines imaginär aufgenommenen Halbleiterchips (CP) mit dem Mittelpunkt der Chipkontaktstelle (1) übereinstimmt und welche in vorgeschriebenen Intervallen entlang einem Umfangsrand des Halbleiterchips (CP) unter Halten einer notwendigen Lücke dazwischen angeordnet sind; einem Dämmstreifen (6), welcher auf einem äußeren erweiterten Teil der inneren Leiter (2) gebildet ist; einer Mehrzahl von äußeren Leitern (3), welche sich von dem Dämmstreifen (6) erstrecken, deren Enden mit einem Schienenteil (9) des Rahmens verbunden sind; einer Verstärkung (4) eines hängen­ den Leiters, welche in einer Rahmenform entlang einem Um­ fangsrand der Chipkontaktstelle (1) abgetrennt angeordnet ist, wobei der Abstand größer als die Dimension der Chip­ kontaktstelle (1) ist; einem ersten hängenden Leiter (5) zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) eines hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) ei­ nes hängenden Leiters mit dem Dämmstreifen (6),
wobei der erste hängenden Leiter (5) eine Breite be­ sitzt, die größer als die Breite des zweiten hängenden Lei­ ters (7) ist, die Chipkontaktstelle (1) in der Nähe abge­ senkt ist, wo der zweite hängende Leiter (7) mit der Ver­ stärkung (4) eines hängenden Leiters verbunden ist und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vor­ gesehen ist.
Entsprechend einem fünften Gesichtspunkt der vorliegen­ den Erfindung ist ein Halbleiterbauelement vorgesehen mit:
einem Leiterrahmen (F), der sich zusammensetzt aus ei­ ner Chipkontaktstelle (1), welche eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche in vorgeschriebenen Intervallen entlang einem Umfangsrand der Chipkontaktstelle angeordnet sind und ein inneres Endteil (2a) besitzen; einem äußeren Leiter (3), welcher sich von einer Außenseite der inneren Leiter (2) erstreckt; einer Verstärkung (4) eines hängenden Leiters, welche in einer Rahmenform zwischen der Chipkontaktstelle (1) und den inne­ ren Leitern (2) entlang dem Umfangsrand der Chipkon­ taktstelle (1) angeordnet ist; einem ersten hängenden Lei­ ter (5) zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) eines hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) eines hängenden Leiters mit einem Dämmstreifen (6) zwi­ schen den inneren Leitern (2) und den äußeren Leitern (3),
einem Halbleiterchip (CP), welcher durch eine Chipver­ bindung 10 auf den Leiterrahmen (F) gebondet ist, und
einem Metalldraht (11) zum elektrischen Verbinden des Halbleiterchips (CP) mit den in der Mehrzahl vorkommenden inneren Leitern (2),
wobei der Leiterrahmen(F), der Halbleiterchip (CP) und der Metalldraht (11) von einem Gussharz (12) umhüllt sind und das Endteil (13) der äußeren Leiter des Leiterrahmens (F), der Dämmstreifen (6) und die Endteile (14) des zweiten hängenden Leiters an einem äußeren Teil der Nähe der Grenze des Gussteils, welche mit dem Dämmstreifen (6) verbunden ist, abgeschnitten sind, und
wobei der erste hängende Leiter (5) eine Breite be­ sitzt, die größer als die Breite des zweiten hängenden Lei­ ters (7) ist, die Chipkontaktstelle (1) in der Nähe abge­ senkt ist, wo der zweite hängende Leiter (7) mit der Ver­ stärkung (4) eines hängenden Leiters verbunden ist und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vor­ gesehen ist, deren Größe wenigstens die Hälfte eines Werts beträgt, welcher erlangt wird durch Subtrahieren der Dicke des Halbleiterchips (CP), der Dicke der Chipverbindung (10) und der Dicke der Chipkontaktstelle (1) von der Dicke des Gussteils.
Entsprechend einem sechsten Gesichtspunkt der vorlie­ genden Erfindung ist ein Halbleiterbauelement vorgesehen mit:
einem Leiterrahmen (F), welcher sich zusammensetzt aus einer Chipkontaktstelle (1), die eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche in vorgeschriebenen Intervallen entlang einem Umfangsrand der Chipkontaktstelle (1) angeordnet sind und ein inneres End­ teil (2a) aufweisen; einem äußeren Leiter (3), welcher sich von einer äußeren Seite der inneren Leiter (2) erstreckt; einer Verstärkung (4) eines hängenden Leiters, welche in einer Rahmenform zwischen der Chipkontaktstelle (1) und den inneren Leitern (2) entlang dem Umfangsrand der Chipkon­ taktstelle (1) angeordnet ist; einem ersten hängenden Lei­ ter (5) zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) des hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) des hängenden Leiters mit einem Dämmstreifen (6) zwi­ schen den inneren Leitern (2) und den äußeren Leitern (3);
einem Halbleiterchip (CP), welcher durch eine Chipver­ bindung (10) auf den Leiterrahmen (F) gebondet ist, und
einem Metalldraht (11) zum elektrischen Verbinden des Halbleiterchips (CP) mit den in der Mehrzahl vorkommenden inneren Leitern (2), wobei der Leiterrahmen (F), der Halb­ leiterchip (CP) und der Metalldraht (11) mit einem Gussharz (12) umhüllt sind und das Endteil (13) der äußeren Leiter des Leiterrahmens, der Dämmstreifen (6) und die Endteile (14) des zweiten hängenden Leiters an einem äußeren Teil in der Nähe der Grenze des Gussteils, welche mit dem Dämmstreifen (6) verbunden ist, abgeschnitten sind, und wo­ bei der erste hängende Leiter (5) eine Breite besitzt, die größer als die Breite des zweiten hängenden Leiters (7) ist, die Chipkontaktstelle (1) in der Nähe abgesenkt ist, wo der zweite hängende Leiter (7) mit der Verstärkung (4) des hängenden Leiters verbunden ist und eine Stufe (8) be­ züglich des zweiten hängenden Leiters (7) vorgesehen ist.
Die vorliegende Erfindung wird in der nachfolgenden Be­ schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 zeigt eine partielle Abrissdraufsicht, welche einen Leiterrahmen im gegossenen Zustand für ein Halblei­ terbauelement einer Ausführungsform der vorliegenden Erfin­ dung darstellt;
Fig. 2 zeigt eine Draufsicht auf den Leiterrahmen für das Halbleiterbauelement einer Ausführungsform der vorlie­ genden Erfindung;
Fig. 3 zeigt eine Querschnittsansicht, welche ein Hauptteil des Leiterrahmens von Fig. 2 darstellt;
Fig. 4 zeigt eine Querschnittsansicht, welche das Halb­ leiterbauelement unter Verwendung des Leiterrahmens von Fig. 2 darstellt;
Fig. 5 zeigt eine Ansicht, welche einen Zustand dar­ stellt, bei welchem der Halbleiterchip auf den Leiterrahmen von Fig. 3 gebondet ist;
Fig. 6 zeigt eine Ansicht, welche einen idealen Zustand der vorliegenden Erfindung darstellt, wobei eine Chipkon­ taktstelle ohne Deformation vor dem Guß abgesenkt ist;
Fig. 7 zeigt eine Ansicht, welche eine Änderung des Chipkontaktstellensenkbetrages darstellt;
Fig. 8 stellt anhand eines Modells dar, dass eine äqui­ valente Fehlerkonstante des Chipkontaktstellenteils mit ei­ ner zusammengesetzten äquivalenten Fehlerkonstante jedes Teils des Leiterrahmens für das Halbleiterbauelement kombi­ niert ist;
Fig. 9 zeigt eine Ansicht, welche einen Änderungszu­ stand des Leiterrahmens für das Halbleiterbauelement nach einem Chipbonden und Drahtbonden darstellt;
Fig. 10 zeigt eine Ansicht, welche einen Zustand dar­ stellt, unmittelbar bevor der Leiterrahmen für das Halblei­ terbauelement in ein Metallgussteil eingesetzt und festge­ klemmt wird;
Fig. 11 zeigt eine Ansicht zum Erklären der Deformation eines zweiten hängenden Leiters;
Fig. 12 zeigt eine Ansicht, welche einen Chipkon­ taktstellenverschiebebetrag in dem Fall darstellt, bei wel­ chem ein herkömmlicher Leiterrahmen für ein Halbleiterbaue­ lement keine rahmenförmige Verstärkung des hängenden Lei­ ters besitzt;
Fig. 13 zeigt eine erläuternde Ansicht, welche eine Po­ sitionsbeziehung zwischen der Verstärkung des hängenden Leiters und der Chipkontaktstelle darstellt;
Fig. 14 zeigt eine perspektivische Ansicht, welche ei­ nen zweiten hängenden Leiter erläutert;
Fig. 15 zeigt eine Ansicht, welche eine Beziehung von Dimensionen auf der Grundlage eines Dämmstreifenes dar­ stellt, wenn die Chipkontaktstelle und der hängende Leiter verschoben sind;
Fig. 16 zeigt eine Ansicht eines Zustands, wobei der nicht deformierte Leiterrahmen für ein Halbleiterbauelement in dem Metallgussteil festgeklemmt ist;
Fig. 17 stellt einen Zustand dar, unmittelbar bevor der deformierte Leiterrahmen für ein Halbleiterbauelement in das Metallgussteil gesetzt und festgeklemmt wird;
Fig. 18 zeigt eine Ansicht, welche eine Deformation des zweiten hängenden Leiters, der Verstärkung des hängenden Leiters, eines hängenden Leiters und einer Chipkon­ taktstelle darstellt, nachdem der Leiterrahmen in dem Me­ tallgussteil festgeklemmt worden ist;
Fig. 19 zeigt eine Draufsicht, welche ein Hauptteil des Leiterrahmens für ein Halbleiterbauelement entsprechend Ausführungsformen 1 und 2 darstellt;
Fig. 20 zeigt eine erläuternde Ansicht, welche eine Be­ ziehung zwischen der Verschiebung des hängenden Leiters und der Chipkontaktstelle darstellt;
Fig. 21 zeigt eine ebene Ansicht, welche die Chipkon­ taktstelle und den hängenden Leiter in dem herkömmlichen Leiterrahmen für ein Halbleiterbauelement darstellt;
Fig. 22 zeigt eine Draufsicht, welche die Chipkon­ taktstelle und den hängenden Leiter in einem anderen her­ kömmlichen Leiterrahmen für ein Halbleiterbauelement dar­ stellt;
Fig. 23 zeigt eine erläuternde Ansicht, welche die Chipkontaktstiftverschiebung vor und nach dem Gießen dar­ stellt; und
Fig. 24 zeigt eine Ansicht, welche eine Änderung des Chipkontaktstellensenkbetrags in jedem Verarbeitungsschritt des Halbleiterbauelements darstellt.
Das Halbleiterbauelement und der Leiterrahmen für ein Halbleiterbauelement der vorliegenden Erfindung wird im folgenden auf der Grundlage der zugehörigen Figuren be­ schrieben.
Fig. 1 stellt den Zustand dar, bei welchem bei der vor­ liegenden Ausführungsform Halbleiterchips in einer einzigen Reihe in einer Chipkontaktstelle angebracht sind und das Gießen beendet ist. In einem Teil der Figur ist ein Teil dargestellt, bei welchem ein Dämmstreifen (dam bar) und ein externer Leiter abgeschnitten sind. Die Figur zeigt eben­ falls ein Beispiel einer Beziehung zwischen einer äußeren Dimension des Gussteils und einer Dimension des Halbleiter­ chips. Fig. 2 stellt ein Beispiel einer Beziehung zwischen den Dimensionen der Chipkontaktstelle, einer rahmenförmigen Verstärkung des hängenden Leiters, eines ersten hängenden Leiters, eines zweiten hängenden Leiters und des Halblei­ terchips bei der vorliegenden Ausführungsform dar, wobei das Gussharz von Fig. 1 ausgelassen ist. Fig. 3 zeigt eine Querschnittsansicht, welche ein Hauptteil des Leiterrahmens darstellt.
Wie in Fig. 1 bis 3 dargestellt setzt sich ein Lei­ terrahmen F einer Ausführungsform der vorliegenden Erfin­ dung zusammen aus einer Chipkontaktstelle 1, welche eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern 2, welche in vorgeschriebenen Intervallen entlang eines Umfangsrands 1a der Chipkontaktstelle 1 angeordnet sind und ein inneres Endteil 2a aufweisen; äußeren Leitern 3, welche an einer Außenseite der inneren Leiter 2 vorgese­ hen sind; einer Verstärkung 4 des hängenden Leiters, welche in einer Rahmenform zwischen der Chipkontaktstelle 1 und dem inneren Leiter 2 entlang des Umfangsrands 1a der Chip­ kontaktstelle 1 angeordnet ist; einem ersten hängenden Lei­ ter 5 zum Verbinden der Ecken der Chipkontaktstelle 1 mit der Verstärkung 4 des hängenden Leiters; und einem zweiten hängenden Leiter 7 zum Verbinden der Verstärkung 4 des hän­ genden Leiters mit einem Dämmstreifen 6 zwischen den inne­ ren Leitern 2 und den äußeren Leitern 3. Die Chipkon­ taktstelle ist durch Biegen in der Nähe abgesenkt, wo der zweite hängende Leiter 7 mit der Verstärkung 4 des hängen­ den Leiters verbunden ist, und es ist eine Stufe 8 an dem zweiten hängenden Leiter 7 vorgesehen. Ein Rahmenschienen­ abschnitt 9 ist an einem äußeren Umfang der äußeren Leiter 3 gebildet. Darüber hinaus gelangen die inneren Endteile 2a der inneren Leiter 2 in eine Position derart, dass die in­ neren Leiter 2 mit vorgeschriebenen Intervallen entlang dem Umfangsrand des Halbleiterchips CP angeordnet sind, wobei eine notwendige Lücke von dem Halbleiterchip CP zu einem Mittelpunkt des Halbleiterchips CP verbleibt, welcher ima­ ginär übereinstimmend mit einem Mittelpunkt der Chipkon­ taktstelle 1 aufgenommen ist.
Ein Phänomen der Wölbung des Gehäuses, welches nach dem Gießen oder dergleichen auftritt, besitzt eine enge Bezie­ hung zu der Steifigkeit des hängenden Leiters, einer Länge oder eines Bereichs des Bondens zwischen der Chipkon­ taktstelle und dem Halbleiterchip und einer Chipkon­ taktstellensenkdimension. Wenn wie in der japanischen nichtgeprüften Patentveröffentlichung Nr. 202105/1995 und der japanischen nichtgeprüften Patentveröffentlichung Nr. 236685/1996 erwähnt die Länge oder der Bereich des Bondens zwischen der Chipkontaktstelle und dem Halbleiterchip ein­ fach verringert ist, wird die Länge des hängenden Leiters der Chipkontaktstelle größer. Als Ergebnis verringert sich die Steifigkeit des hängenden Leiters der Chipkon­ taktstelle, und der Verschiebungsbetrag der Chipkon­ taktstelle in Richtung nach oben und unten wird größer we­ gen einer Kraft in Richtung nach oben und unten, welche an die Chipkontaktstelle und den Halbleiterchip infolge einer Differenz der Fluidität zwischen dem Gussharz, welches auf dem Halbleiterchip fließt, und dem Gussharz, welches unter der Chipkontaktstelle zur Zeit des Gießens des Gussharzes fließt, angelegt wird. Daher ist eine Einrichtung zum Redu­ zieren der Länge oder des Bereichs des Bondens zwischen der Chipkontaktstelle und dem Halbleiterchip zur Reduzierung der Überhöhung der Chipkontaktstelle und einer Änderung des Chipkontakstellensenkbetrags nach dem Chipbonden, welche infolge einer Differenz des thermischen Ausdehnungskoeffi­ zienten zwischen dem Halbleiterchip und der Chipkon­ taktstelle auftritt, gegensätzlich einer Einrichtung zur Reduzierung der Länge des hängenden Leiters der Chipkon­ taktstelle und zum Erhöhen der Steifigkeit des hängenden Leiters der Chipkontaktstelle, so dass ein Verschiebungsbe­ trag des Chipkontaktstellensenkbetrags infolge der Kraft in Richtung nach oben und unten kleiner wird, welche durch ei­ ne Differenz in der Fließgeschwindigkeit des Gussharzes er­ zeugt wird. Daher ergibt sich eine Schwierigkeit bei der Anordnung der Chipkontaktstelle und deren hängendem Leiter.
Die Einrichtung zum einfachen Reduzieren der Bondlänge der Chipkontaktstelle und des Halbleiterchips ist nicht nur aus der japanischen nichtgeprüften Patentveröffentlichung Nr. 202105/1995 und der japanischen nichtgeprüften Patent­ veröffentlichung Nr. 236685/1996, sondern ebenfalls aus der japanischen nichtgeprüften Gebrauchsmusterveröffentlichung Nr. 4226/1982 bekannt. Es ergibt sich die Schwierigkeit, wie das Verringern der Steifigkeit des hängenden Leiters verhindert werden kann, welche durch eine große Länge des hängenden Leiters infolge dieser Einrichtung hervorgerufen wird. Eine Einrichtung, welche diese Schwierigkeit löst, bezieht sich auf eine Anordnung der Verstärkung des hängen­ den Leiters der Chipkontaktstelle bei der vorliegenden Erfindung.
Bei der japanischen nichtgeprüften Patentveröffentli­ chung Nr. 202105/1995 und der japanischen nichtgeprüften Patentveröffentlichung Nr. 236685/1996 ist ein Balken bzw. Ausleger, welcher sehr ähnlich der Verstärkung des hängen­ den Leiters der Chipkontaktstelle der vorliegenden Erfin­ dung ist, in der Nähe der Chipkontaktstelle vorgesehen, je­ doch verstärkt diese Anordnung nicht den hängenden Leiter, sondern verstärkt lediglich die Chipkontaktstelle. Dies ist dieselbe Einrichtung wie sie in der japanischen Patentan­ meldung Nr. 212090/1996 und der japanischen nichtgeprüften Patentveröffentlichung Nr. 249341/1988 offenbart ist, je­ doch wird bei diesen bekannten Techniken anders als bei der vorliegenden Erfindung ein großer Halbleiterchip nicht in einer Chipkontaktstelle aufgenommen, so dass die Wölbung nicht reduziert werden kann und eine Verschiebung der Chip­ kontaktstelle nicht auf einen kleinen Wert unterdrückt wer­ den kann. Daher kann ein kostengünstiges Halbleiterbauele­ ment mit hoher Zuverlässigkeit und Qualität, bei welchem der Halbleiterchip eine hinreichende Wärmestrahlungscharak­ teristik besitzt, die Gehäusewölbung reduziert ist und eine verbleibende thermische Beanspruchung minimal ist, nicht erzielt werden.
Daher setzt sich der Leiterrahmen der vorliegenden Er­ findung zusammen aus der Chipkontaktstelle 1, welche ver­ gleichsweise kleiner als der Halbleiterchip CP ist, der Verstärkung 4 des hängenden Leiters der Kontaktstelle 1, welche in einer Position hinreichend abgetrennt von der Chipkontaktstelle 1 vorgesehen ist, so dass keine Effekte auf die Chipkontaktstelle 1 ausgeübt werden, dem ersten hängenden Leiter 5 zur Verbindung der Chipkontaktstelle 1 mit der Verstärkung 4 des hängenden Leiters und dem zweiten hängenden Leiter 7 zur Verbindung der Verstärkung 4 des hängenden Leiters mit dem Dämmstreifen 6.
Wie in Fig. 4 dargestellt ist bei dem Halbleiterbauele­ ment eine Ausführungsform der vorliegenden Erfindung ein Metalldraht 11, welcher den auf dem Leiterrahmen F ange­ brachten Halbleiterchip CP über ein Chipbondmaterial 10 mit den in der Mehrzahl vorkommenden inneren Leitern 2 verbin­ det, mit einem Gussharz 12 verpackt, und ein äußeres Lei­ terendteil 13 (vgl. Fig. 1) des Leiterrahmens F, ein Dämmstreifen 6 und ein zweites Endteil 14 des hängenden Leiters (vgl. Fig. 1) in dem äußeren Teil in der Nähe der Grenze des Gussteils, welche mit dem Dämmstreifen 6 verbun­ den ist, sind abgetrennt. Der Halbleiterchip CP, bei wel­ chem wenigstens eine Seite größer als eine äußere Dimension des Gussteils ist, ist auf die Chipkontaktstelle 1 chipge­ bondet, welche die rahmenförmige Verstärkung 4 des hängen­ den Leiters in einem Kupferrahmen mit dem thermischen Aus­ dehnungskoeffizienten von αcu = 17 × 10-6 besitzt, und da­ nach werden sie gegossen. Zu dieser Zeit ist die Wölbung infolge einer in dem Halbleiterbauelement hervorgerufenen Wärmeverzerrung reduziert. Aus diesem Grund ist die Wär­ mestrahlungscharakteristik verbessert, und es ist die ver­ bleibende thermische Beanspruchung verringert, so dass das Halbleiterbauelement erzielt werden kann, welches eine hin­ reichende Wärmebeständigkeit wie eine Beständigkeit gegen­ über einem Wärmezyklus und eine Beständigkeit gegenüber ei­ nem Wärmeschock aufweist.
Im folgenden werden Funktionen zur Einstellung der Wöl­ bung und der Verschiebung der Chipkontaktstelle beschrie­ ben, welche durch eine Dimension der Chipkontaktstelle, des ersten hängenden Leiters, des zweiten hängenden Leiters und der Verstärkung des hängenden Leiters erzielt werden.
Zuerst werden eine verbleibende thermische Verzerrung und thermische Beanspruchung erzeugt, da die Chipkon­ taktstelle, das Chipbondmaterial, der Halbleiterchip und das Gussmaterial, welche unterschiedliche thermische Wärme­ koeffizienten besitzen, miteinander in einer Schichtform verbunden sind; der Halbleiterchip, der hängende Leiter und das Gussmaterial in einer Schichtform miteinander verbunden sind und die inneren Leiter und das Gussmaterial in einer Schichtform zusammen verbunden sind. Es werden nämlich thermische Beanspruchungen wie eine Druckbeanspruchung und eine Zugbeanspruchung σj in Teilen erzeugt, welche durch Verbinden der Teile zusammen in einer Schichtform angeord­ net sind, und es wird die Druckbeanspruchung und die Zugbe­ anspruchung σj in den jeweiligen Teilen j wegen eines Gleichgewichts von mechanischen Kräften erzeugt, so dass die Beziehung Σ Wj × Tj × σj = 0 erfüllt wird (wobei Wj und Tj die Breite und Dicke der Teile j jeweils darstel­ len). Jedoch wird die intern gespeicherte Energie U in dem Halbleiterbauelement infolge der thermischen Beanspruchung dargestellt durch U = Σ Ej × εj2 × Wj × Tj × Lj/2 (wobei Ej das Elastizitätsmodul der Teile j in Längsrichtung ist) oder U = Σ σj2 × Wj × Tj × Lj/(2 × Ej), und der Wert wird nicht zu 0. Wenn die intern gespeicherte Energie reduziert wird, kann dementsprechend ein Halbleiterbauelement erzielt werden, bei welchem die Wärmestrahlungscharakteristik her­ vorragend ist, die verbleibende thermische Beanspruchung niedrig ist und die Wärmewiderstandsfähigkeit wie die Wi­ derstandsfähigkeit gegenüber einem Wärmezyklus und die Wi­ derstandsfähigkeit gegenüber einem Wärmeschock hervorragend ist. Somit wird neben der Funktion des Senkens, welche für den ersten hängenden Leiter, den zweiten hängenden Leiter, die Verstärkung des hängenden Leiters und die Chipkon­ taktstelle vorgesehen ist, im folgenden die Funktion des Senkens beschrieben, welche für den zweiten hängenden Lei­ ter, die Verstärkung des hängenden Leiters, die Chipkon­ taktstelle und die zweite hängende Kontaktstelle vorgesehen ist.
Fig. 5 stellt einen Zustand dar, bei welchem der Halb­ leiterchip auf den Leiterrahmen von Fig. 3 chipgebondet ist. Fig. 6 stellt die Dimensionsbeziehung zwischen der Chipkontaktstelle 1, der rahmenförmigen Verstärkung 4 des hängenden Leiters, dem ersten hängenden Leiter 5, dem zwei­ ten hängenden Leiter 7 und dem Halbleiterchip CP in einem idealen Zustand dar, bei welchem die Wärmedeformation nicht zur Zeit des Chipbondens auftritt. Fig. 7 stellt eine über­ triebene Änderung des Chipkontaktstellensenkbetrags dar, wobei die Chipkontaktstelle 1 und der Halbleiterchip über­ höht werden, wenn die Temperatur auf Raumtemperatur nach einer Wärmeentwicklung durch das Chipbonden und das Chip­ bondaushärten bei etwa 230°C verringert wird.
Wenn wie in Fig. 5 dargestellt der Halbleiterchip CP auf den in Fig. 2 dargestellten Leiterrahmen F, welcher auf einem Wärmeblock 15 angebracht ist, chipgebondet wird, wird der in Fig. 6 dargestellte Zustand bei einer hohen Tempera­ tur direkt nach dem Chipbonden aufrecht erhalten, wenn je­ doch die Temperatur auf Raumtemperatur verringert wird, wird wie in Fig. 7 dargestellt eine Chipkontaktstellensenk­ dimension ΔCB an dem Mittelpunkt der Chipkontaktstelle kleiner als eine Chipkontaktstellensenkdimension ΔCB an dem Mittelpunkt der in Fig. 6 dargestellten Chipkontaktstelle 1. Demgegenüber wird wie in Fig. 7 dargestellt eine Dimen­ sion ΔAC von dem Dämmstreifen 6 bis zu der Oberfläche des Halbleiterchips CP an dem Mittelpunkt der Chipkontaktstelle 1 größer als eine Dimension ΔAC von dem Dämmstreifen 6 bis zu der Oberfläche des Halbleiterchips CP an dem Mittelpunkt der in Fig. 6 dargestellten Chipkontaktstelle 1. Dieses Phänomen wird in Fig. 8 beschrieben. Fig. 8 stellt ein fe­ dergekoppeltes Modell dar, bei welchem eine Mittellinie des Halbleiterchips CP eine Symmetrieachse für die Deformation ist, und K1 stellt eine äquivalente Federkonsante dar, nach dem der Halbleiterchip auf die Chipkontaktstelle chipgebon­ det ist, K2 stellt eine äquivalente Federkonstante der er­ sten und zweiten hängenden Leiter dar, K3 stellt eine äqui­ valente Federkonstante dar, welche die Oberseite des Dämmstreifens, den Rahmenschienenabschnitt und den äußeren Leiter in Fig. 2 beinhaltet, und K4 stellt eine äquivalente Federkonstante dar, welche die Unterseite des Dämmstrei­ fens, den Rahmen und den äußeren Leiter von Fig. 2 beinhal­ tet. Da sich dieses Modell aus dem Leiterrahmen zusammen­ setzt, welcher denselben thermischen Wärmekoeffizienten au­ ßer für das Teil K1 besitzt, tritt eine freie thermische Ausdehnung und thermische Schrumpfung nach dem Chipbonden auf. Da jedoch der Halbleiterchip zusammen mit dem Teil K1 durch Chipbonden verbunden ist, besitzt lediglich dieses Teil einen unterschiedlichen zusammengesetzten äquivalenten thermischen Wärmekoeffizienten. Wenn aus diesem Grund die Chipbondtemperatur, welche hoch ist, auf Raumtemperatur verringert wird, tritt eine Differenz A entsprechend dem Produkt einer Differenz des thermischen Ausdehnungskoeffi­ zienten und einer Differenz in der Temperatur in dem ver­ bundenen Teil zwischen K1 und K2 wie in Fig. 8 dargestellt auf. Wegen des Kräftegleichgewichts wird die folgende Glei­ chung erfüllt.
K1 × Δ1 = K2 × Δ2 + K3 × Δ3 + K4 × Δ4
Dadurch wird dargestellt, dass die Verschiebung ent­ sprechend dem Produkt einer Differenz des thermischen Aus­ dehnungskoeffizienten und einer Differenz der Temperatur hervorgerufen durch die Chipkontaktstelle und den Halblei­ terchip am meisten durch eine Verschiebung Δ2 der äquiva­ lenten Federkonstanten K2, eine Verschiebung Δ3 der äquiva­ lenten Federkonstanten K3 und einer Verschiebung Δ4 der äquivalenten Federkonstanten K4 beeinflusst wird. Die zu­ sammengesetzte äquivalente Federkonstante K1 der Chipkon­ taktstelle und des Halbleiterchips ist im allgemeinen zwei- bis dreimal größer als die anderen Federkonstanten K2, K3 und K4.
Der wichtige Punkt in diesem Fall besteht darin, dass die Verschiebung großenteils durch die Verschiebung Δ2 der äquivalenten Federkonstanten K2 der hängenden Leiter absor­ biert wird. Da Δ3 und Δ4 als Verschiebungen des Rahmen­ schienenabschnitts wirken, sollte Δ3 und ΔA so klein wie möglich sein. Wenn Δ3 und ΔA groß wird, tritt ein Fehler bezüglich eines Perforationsabstands auf, da die Perfora­ tion für den Transport in dem Rahmenschienenabschnitt vor­ gesehen ist. Als Ergebnis wird bei einem Transportsystem einer Drahtbondvorrichtung und einem Gussteil danach die Unmöglichkeit eines Transports bzw. eine Transportblockie­ rung hervorgerufen, und es wird somit die Produktivität stark verschlechtert.
Im folgenden wird ein Phänomen beschrieben, bei welchem eine einfache Zug-/Druckkraft (hiernach als Zugkraft be­ zeichnet) und ein Biegemoment, welche hervorgerufen werden, wenn der Halbleiterchip auf der Chipkontaktstelle chipge­ bondet wird und sie miteinander verbunden werden, die Chip­ kontaktstellenverschiebung über den hängenden Leiter her­ vorruft, und es wird beschrieben, wie der erste hängende Leiter, die Verstärkung des hängenden Leiters, der zweite hängende Leiter und die Verbiegung des zweiten hängenden Leiters eine Reduzierung des obigen Phänomens beeinflussen. Wie oben erwähnt ist die Anordnung derart ausgestaltet, dass eine Deformation, welche in dem Teil des hängenden Leiters auftritt, um den Deformierungsbetrag Δ2 der äquiva­ lenten Federkonstante K2 des hängenden Leiters absorbiert wird, dass Δ3 und Δ4 klein werden und dass Δ2 am kleinsten wird. Es wird diese Deformierung wie in Fig. 9 dargestellt durchgeführt. In dieser Figur ist der Halbleiterchip ausge­ lassen. Fig. 10 zeigt ein Modell des Biegens bzw. Krümmens. Entsprechend der Figur wird ein Biegemoment M und eine Zug­ kraft F in dem Teil von B bis H erzeugt, in welchem der Halbleiterchip CP mit der Chipkontaktstelle 1 zusammen durch Chipbonden verbunden ist. Das Biegemoment M und die Zugkraft F werden auf den ersten hängenden Leiter 5, auf die Verstärkung 4 des hängenden Leiters, auf den zweiten hängenden Leiter 7 und auf den Dämmstreifen 6 übertragen, um eine Verschiebung entsprechend der Steifigkeit der je­ weiligen Teile zu erzeugen.
Im folgenden wird eine Wirkung des gekrümmten Teils in der Nähe der Verstärkung 4 des hängenden Leiters, welche für den zweiten hängenden Leiter vorgesehen ist, beschrie­ ben.
Entsprechend Fig. 11 ist ein gebogenes bzw. gekrümmtes Teil für das Chipkontaktstellensenken in der Nähe der Ver­ stärkung 4 für den hängenden Leiter, welche für den zweiten hängenden Leiter 7 vorgesehen ist, vorgesehen, und dieses Teil ist zur Erläuterung vergrößert dargestellt. Der erste hängende Leiter, die Chipkontaktstelle, usw. sind dabei ausgelassen. Darüber hinaus ist für eine Verschiebung von B-C-D-E-F-G in Fig. 10 eine vergrößertes Beispiel der Ver­ schiebung der jeweiligen Teile in Fig. 12 dargestellt, wenn der Punkt B der Chipkontaktstelle 1 und der Punkt G des Dämmstreifens 6 durch einen einzelnen hängenden Leiter ver­ bunden sind. Fig. 13(a) stellt ein Beispiel dar, bei wel­ chem die Verstärkung 4 des hängenden Leiters an einer Posi­ tion vorgesehen ist, welche die Länge des hängenden Leiters wie in Fig. 12 dargestellt in gleiche Teile teilt. Dabei ist das Chipkontaktstellensenken ausgelassen.
Wenn entsprechend Fig. 11 das Moment M und die Zugkraft F an die Verstärkung 4 des hängenden Leiters über den er­ sten hängenden Leiter wie in der Figur dargestellt angelegt wird, wird G-F-E, welches den Zustand vor der Deformierung darstellt, zu G-F'-E'. Wenn die Zugkraft wirkt, erstreckt sich das dem zweiten hängenden Leiter 7 bereitgestellte Chipkontaktstellensenken auf G-F-E-D, und das Moment (Chipkontaktstellensenkbetrag 1) × F wirkt darauf derart, dass ein Winkel G-F-E sich erweitert und ein Winkel F-E-D sich verschmälert. Das dem zweiten hängenden Leiter 7 von Fig. 7 bereitgestellte Chipkontaktstellensenken ändert die Zugkraft F in das Moment von (Chipkontaktstellensenkbetrag 1) × F.
Wenn sich die Steifigkeit derart erhöht, dass sich die Winkel GFE und FED nicht ändern, wird der Betrag der Ver­ schiebung von dem Punkt C auf C' größer. Aus diesem Grund reduziert eine Reduzierung der Steifigkeit des zweiten hän­ genden Leiters 7 und des gekrümmten Teils, dessen Winkel sich in der Nähe der Verstärkung 4 des hängenden Leiters ändert, die für den zweiten hängenden Leiter 7 bereitge­ stellt wird, einen Verschiebebetrag.
Wenn demgegenüber in dem Fall, bei welchem das Chipkon­ taktstellensenken nicht bereitgestellt wird, wenn die Druckkraft F auf den linearen hängenden Leiter vor der in Fig. 12 dargestellten Deformation beispielsweise einwirkt, tritt die Verschiebung lediglich in Richtung der Ausdehnung auf, so dass die Steifigkeit gegenüber der Zugkraft F groß ist. Aus diesem Grunde kann die Verschiebung von Fig. 12 lediglich in einer Änderungsrichtung des Chipkontaktstel­ lenabsenkens auftreten. Als Ergebnis erfolgt eine Änderung SD, und somit wird der Chipkontaktstellenverschiebebetrag groß.
Im folgenden werden praktische Anwendungen der Anord­ nung der Chipkontaktstelle 1, des ersten hängenden Leiters 5, des zweiten hängenden Leiters 7 und der rahmenförmigen Verstärkung 4 des hängenden Leiters beschrieben.
In Fig. 2 sind zur Beschreibung der Wirkungen des er­ sten hängenden Leiters 5, des zweiten hängenden Leiters 7, der Chipkontaktstelle 1 und der Verstärkung 4 des hängenden Leiters Teile außer dem zur Erklärung notwendigen Teil aus­ gelassen, und die Dimension der Chipkontaktstelle 1 beträgt nicht mehr als 1/2 der Dimension des Halbleiterchips CP.
Wenn wie oben erwähnt der größte Verschiebungsbetrag nicht durch die Verschiebung Δ2 der äquivalenten Federkon­ stante K2 absorbiert wird, sollte eine Verteilung auf Δ3 und Δ4 erhöht werden. Da Δ3 und Δ4 eine Verschiebung des Rahmenschienenabschnitts sind und die Perforation für den Transport für den Rahmen vorgesehen ist, tritt ein Fehler bei dem Perforationsabstand und somit bei dem Transportsy­ stem der Drahtbondvorrichtung und den Gussteil danach auf, wodurch die Unmöglichkeit eines Transports bzw. eine Trans­ portdotierung hervorgerufen wird und sich die Produktivität stark verschlechtert.
Bezüglich der Zugkraft und des Biegemoments, welche er­ zeugt werden, um den Halbleiterchip mit der Chipkon­ taktstelle durch Chipbonden zu verbinden wie oben bezüglich des Modells von Fig. 8 erwähnt, verursacht die Deformie­ rung, welche in dem Teil des hängenden Leiters auftritt, den größten Betrag einer Verschiebung bezüglich der äquiva­ lenten Federkonstante K2 des hängenden Leiters. Wie in Fig. 10 dargestellt ruft diese Deformation das Biegemoment M und die Zugkraft F in dem Teil von B-H hervor, an welchem der Halbleiterchip CP mit der Chipkontaktstelle 1 durch Chip­ bonden verbunden ist. Das Biegemoment M und die Zugkraft F werden auf den ersten hängenden Leiter 5, die Verstärkung 4 des hängenden Leiters und den Dämmstreifen 6 übertragen, und es tritt eine Verschiebung entsprechend der Steifigkeit der jeweiligen Teile auf.
Die Erklärung für den ersten hängenden Leiter 5, wel­ cher eine einfache Balken- bzw. Auslegerform besitzt, ist ausgelassen, und Fig. 11 zeigt eine Deformation, wobei das Moment M und die Zugkraft F auf den zweiten hängenden Lei­ ter 7 aufgebracht werden. Fig. 14 zeigt einen Zustand, bei welchem das Moment M und die Zugkraft F auf einen Bereich aufgebracht werden, bei welchem der zweite hängende Leiter 7 abgesenkt ist. Es ist nötig, dass der hängende Leiter derart gestaltet wird, dass er wunschgemäß deformiert wird. Extrem dargestellt, die Steifigkeit des hängenden Leiters sollte wenig unterdrückt werden. Wenn bei der vorliegenden Ausführungsform, bei welcher die Chipkontaktstelle in der Nähe der Verstärkung 4 des ersten hängenden Leiters 5 abge­ senkt ist, die Zugkraft F aufgebracht wird, werden der Win­ kel D-E-F und der Winkel E-F-G durch das Moment M' von (Senkbetrag 1 × F) geändert.
Wie in Fig. 14 gezeigt wird die Deformationssteifigkeit in Richtung X gegen die Zugkraft F dargestellt durch Kfx = W × T × E/L. Dabei stellen W die Breite, T die Dicke, E das Längselastizitätsmodul und L die Länge dar. Demgegenüber wird die Steifigkeit gegen die Biegedeformation dargestellt durch Km = C × W × T3 × E/L3. Dabei stellt C eine Konstante dar, welche sich mit den Haltebedingungen an beiden Enden ändert.
Zum Erlangen eines Plastikgehäuses, welches den Halb­ leiterchip einer großen Dimension aufgenommen hat, ist es nötig, Kfx und Km derart zu bestimmen, dass eine Entlastung bezüglich der thermischen Deformation oder thermischen Be­ anspruchung auftritt. Des weiteren wird entsprechend der obigen Beschreibung die Gleichung Kfx/Km = L2/(C × T2) er­ zielt. Deshalb sind bei der vorliegenden Ausführungsform die Chipkontaktstelle 1, der Chiphalbleiter CP, der erste hängende Leiter 5, die Verstärkung 4 des hängenden Leiters und der zweite hängende Leiter 7 derart angeordnet, dass die Deformationssteifigkeit Kfx gegen die Verschiebung in die Richtung wirkt, wo die Deformation unterdrückt werden soll, und die Biegedeformationssteifigkeit Km wirkt positiv gegen die Verschiebung in die Richtung, wo die Deformation nicht unterdrückt werden soll.
δ1 in Fig. 10 stellt einen Verschiebebetrag infolge der Wölbung der Chipkontaktstelle 1 dar, δ2 stellt einen Ver­ schiebebetrag des ersten hängenden Leiters 5 dar und δ3 stellt einen Verschiebebetrag des zweiten hängenden Leiters 7 dar. Wenn die Chipbondverbindungslänge B-H zwischen dem Halbleiterchip CP und der Chipkontaktstelle 1 verkürzt wird, kann δ1 verringert werden und der Wert des Biegemo­ ments M infolge einer thermischen Deformation kann eben­ falls verringert werden. Der Verschiebebetrag δ2 des ersten hängenden Leiters 5 kann durch Verkürzen eines Abstands Lc­ b von C-B und durch Vergrößern der Breite W verringert wer­ den. Der Verschiebungsbetrag δ3 des zweiten hängenden Lei­ ters 7 kann durch Verkürzen der Länge des zweiten hängenden Leiters 7 zwischen der Verstärkung 4 des hängenden Leiters und dem Dämmstreifen 6 verringert werden. Bei der vorlie­ genden Ausführungsform wird der zweite hängende Leiter 7 an einen Teil, welches mit der Verstärkung 4 des hängenden Leiters verbunden ist, derart gekrümmt, dass die Chipkon­ taktstelle abgesenkt ist, und als Ergebnis wird die Länge des zweiten hängenden Leiters 7 größer. Dies liegt daran, dass die thermische Deformation an diesem Teil zentriert ist und dass nach dem Gießen in der Nähe des äußeren Um­ fangs des Gussteils, welches den zweiten hängende Leiter 7 mit dem Dämmstreifen 6 verbindet, eine Trennung derart durchgeführt wird, so dass der Zwang des verbundenen Teils, an welchem die verbleibende innere thermische Beanspruchung und die verbleibende innere thermische Deformierung auftre­ ten, ausgeschaltet wird.
Bei dem zweiten hängenden Leiter 7 der vorliegenden Ausführungsform wird die thermische Deformation positiv ab­ sorbiert. Unter Bezugnahme auf Fig. 10 und 14 wird eine Beschreibung eines Verfahrens des zweckbestimmten Steuerns der Deformationsrichtung des zweiten hängenden Leiters 7 gegeben, so dass er entsprechend den Figuren in die Rich­ tung Z ausgerichtet ist. Der zweite hängende Leiter ist derart gebildet, dass seine Breite W und Dicke T der Bezie­ hung W < T genügt. Entsprechend Fig. 13 wird ein polares Moment eines Bereichs bezüglich der Y-Achse dargestellt durch by ly = W × T3/12 und ein polares Moment des Bereichs bezüglich der Z-Achse wird dargestellt durch by lz = T × W3/12. Da die Biegesteifigkeit in die axiale Z-Richtung wie daraus ersichtlich um (W/C)2 größer als die Biegesteifig­ keit in die axiale Y-Richtung ist, wird die Verschiebung durch die schwächere Biegesteifigkeit in der axialen Y- Richtung gesteuert, und somit tritt die Verschiebung in der axialen Z-Richtung auf, welche sich in einem rechten Winkel zu der axialen Y-Richtung erstreckt.
Der Chipkontaktstellensenkbetrag ändert sich in Abhän­ gigkeit der Position, an welcher die Verstärkung 4 des hän­ genden Leiters vorgesehen ist. Im folgenden wird das Resul­ tat einer Position einer Lücke zwischen der Chipkon­ taktstelle 1 und dem Dämmstreifen 6 beschrieben, in welcher die Verstärkung 4 des hängenden Leiters angeordnet ist.
Fig. 12 stellt einen Deformationsbetrag Sd eines hän­ genden Leiters dar, wobei eine verbundene Länge zwischen der Chipkontaktstelle und dem Dämmstreifen 6 LO beträgt. In diesem Fall wird wie in Fig. 13(a) und 13(b) dargestellt die Beziehung LO = L1 + L2 + Lr erfüllt, wobei L1 die Länge des ersten hängenden Leiters 5 darstellt, dem die Verstär­ kung 4 des hängenden Leiters bereitgestellt wird, L2 die Länge des zweiten hängenden Leiters 7 und Lr die Länge der Verstärkung 4 des hängenden Leiters darstellt. Darüber hin­ aus ist wie in Fig. 15 dargestellt die Dimension in Rich­ tung der Breite der Verstärkung 4 des hängenden Leiters be­ züglich der Länge Lr, wobei sich die zwei Verstärkungen 4 des hängenden Leiters, der erste hängende Leiter 5 und der zweite hängende Leiter 7 schneiden, sehr viel größer als die Breite des ersten hängenden Leiters 5 mit der Länge L1 und des zweiten hängenden Leiters 7 mit der Länge L2, so dass die Steifigkeit dieses Teils groß ist, und somit kann die Verschiebung in diesem Teil aufgehoben werden. Aus die­ sem Grunde wird wegen des Deformationsbetrags Sd des hän­ genden Leiters 5 mit einer Länge L0 bezüglich dem Moment und der Zugkraft auf der Grundlage der verbleibenden ther­ mischen Beanspruchung, welche auf den Chipkontakt nach dem Chipbonden wirkt, die Beziehung LO < L1 + L2 und Sd < Sc < Sb erfüllt. Wenn sich die Breite der Verstärkung 4 des hän­ genden Leiters vergrößert, um die Verschiebung stark aufzu­ heben, wird als Ergebnis die Verstärkung 4 des hängenden Leiters in dem Gussteil versiegelt bzw. verschlossen, und somit verbleibt ein Großteil der verbleibenden thermischen Beanspruchung nach dem Gießen in dem Halbleiterbauelement. Dementsprechend werden die Widerstandsfähigkeit gegenüber einem Wärmezyklus und die Widerstandsfähigkeit gegenüber einem Bruch verschlechtert. Aus diesem Grunde besitzen die Volumina des Halbleiterchips, der Chipkontaktstelle, der hängenden Leiter, der Verstärkung des inneren Leiters und der inneren Leiter, welche das Volumen des Gussteils ein­ nehmen, die optimalen Werte. Darüber hinaus werden auf her­ kömmliche Weise die optimalen Werte der Länge, der Dicke und der Breite des Halbleiterchips, der Chipkontaktstelle, des hängenden Leiters, des inneren Leiters und des Guss­ teilmaterials erlangt, um eine Widerstandsfähigkeit gegen­ über einem Wärmezyklus und eine Widerstandsfähigkeit gegen­ über einem Bruch aufrechtzuerhalten, jedoch werden bei der vorliegenden Ausführungsform die optimalen Werte der Länge, der Dicke und der Breite der Verstärkung des hängenden Lei­ ters ebenfalls erzielt.
Fig. 13(b) stellt eine Differenz der Funktion einer Än­ derung der Position dar, entsprechend der wie in Fig. 13(a) und 13(b) dargestellt die Verstärkung 4 des hängenden Leiters vorgesehen ist. Wenn entsprechend Fig. 13(b) die Verstärkung 4 des hängenden Leiters in der Nähe der Chip­ kontaktstelle 1 vorgesehen ist, verstärkt die Verstärkung 4 des hängenden Leiters den ersten hängenden Leiter 5 und die Chipkontaktstelle 1 gleichzeitig, so dass die Wölbung zur Zeit des Chipbondens des Halbleiterchips CP auf die Chip­ kontaktstelle 1, welche klein vorgesehen wird, nicht redu­ ziert werden kann. Da der zweite hängende Leiter 7, welcher verstärkt sein sollte, nicht viel verstärkt werden kann, wird L0 wie in Fig. 12 dargestellt lediglich auf L2 wie in Fig. 13(a) dargestellt verkürzt.
Dementsprechend wird die Verstärkung 4 des hängenden Leiters an einer Position vorgesehen, welche von der Chip­ kontaktstelle 1 abgetrennt ist, so dass die Chipkon­ taktstelle 1 nicht verstärkt wird, und sie wird an einer Position vorgesehen, welche so nahe wie möglich an dem äu­ ßeren Umfang des Halbleiterchips CP befindlich ist. Als Er­ gebnis kann die Verschiebung der Chipkontaktstelle redu­ ziert werden.
Wenn entsprechend Fig. 4 das Gießen derart durchgeführt wird, dass die Dimension von der Oberfläche des Halbleiter­ chips CP zu der oberen äußeren Oberfläche des Gussteils gleich der Dimension von der Rückseite des Halbleiterchips CP zu der unteren äußeren Oberfläche des Gussteils ist, tritt die Verschiebung der Chipkontaktstelle nicht zur Zeit des Gießens auf. Jedoch wird bei dem Halbleiterbauelement, welches derart gegossen wird, die Wölbung nicht immer zu 0.
Es werden die Dimension von der oberen Oberfläche des Halbleiterchips CP auf die obere äußere Oberfläche des Gussteils und die Dimension von der Rückseitenoberfläche des Halbleiterchips auf die untere äußere Oberfläche des Gussteils durch eine Kombination der Dimension des Halblei­ terchips CP, des Materials der Chipkontaktstelle 1, der Di­ mension der Chipkontaktstelle 1, der Dimension und des Ma­ terials der rahmenförmigen Verstärkung 4 des hängenden Lei­ ters und der Dimension und des Materials des Chipbondmate­ rials 10 geändert, um die Wölbung des Gehäuses nach dem Gießen auf null zu bringen. Beispielsweise betragen bei dem in Fig. 4 dargestellten Halbleiterbauelement in dem Fall, bei welchem der Kupferrahmen mit der quadratischen Chipkon­ taktstelle gebildet ist, deren eine Seite 4 mm beträgt, wo­ bei die Dimension der äußeren Form des Gussteils 24 mm be­ trägt und die Dicke davon 1,4 mm beträgt, die Dimension von der oberen Oberfläche des Halbleiterchips (Dicke: 0,45 mm) zu der oberen äußeren Oberfläche des Gussteils 0,56 mm und die Dimension von der Rückseitenoberfläche des Halbleiter­ chips zu der unteren äußeren Oberfläche des Gussteils 0,382 mm, um eine minimale Wölbung zur Zeit des Gießens zu erzielen. Demgegenüber beträgt in dem Fall der Verwendung des Kupferrahmens die Dimension von der oberen Oberfläche des Halbleiterchips CP zu der oberen äußeren Oberfläche des Gussteils 0,531 mm, und die Dimension von der Rückseiten­ oberfläche des Halbleiterchips CP zu der unteren äußeren Oberfläche des Gussteils 0,419 mm, um eine minimale Wölbung zur Zeit des Gießens zu erzielen. Zur Zeit des Gießens wird die Dimension auf 0,475 ((1,4-0,45)/2)mm ohne die Verschie­ bung der Chipkontaktstelle geändert. Daher ist es zur Redu­ zierung der Differenz nötig, die Dimension einer Seite der Chipkontaktstelle 1 zu ändern und die optimale Dimension zu bestimmen.
Da bei dem Herstellungsverfahren des Halbleiterbauele­ ments die Verschiebung der Chipkontaktstelle in dem Rahmen in dem Chipbondverfahren auftritt und durch den Draht bei dem Drahtbondverfahren erhöht wird, wird verlangt, dass der Chipkontaktstellensenkbetrag zur Zeit des Einbeziehens bzw. Einführens des Rahmens in das Herstellungsverfahren um ei­ nen Betrag zur Verschiebung kleiner ist als der Chipkon­ taktstellensenkbetrag unmittelbar vor dem Gießverfahren.
Wenn aus diesem Grund der Chipkontaktstellensenkbetrag zur Zeit des Herstellungsverfahrens 1,5 × tiefer bzw. grö­ ßer als die Plattendicke des Leiterrahmens ist, tritt die Verschiebung der Chipkontaktstelle nicht zur Zeit des Gie­ ßens auf, und die Wölbung des Gehäuses kann so nahe wie möglich an null gebracht werden, nachdem das Halbleiterbau­ element gegossen worden ist.
Fig. 16 zeigt einen Zustand, bei welchem der Leiterrah­ men F auf einem oberen Metallgussteil 16 und einem unteren Metallgussteil 17 ohne thermische Deformation angebracht ist.
Fig. 17 stellt eine Differenz der Dimensionen der Lücke innerhalb des Metallgussteils zur Erläuterung eines Un­ gleichgewichts zwischen einer Dimension einer Lücke von der Oberfläche des Halbleiterchips CP zu dem oberen Metallguss­ teil 16, die Dimension einer Lücke von der Chipkon­ taktstelle 1 zu dem unteren Metallgussteil 17 und die Di­ mension einer Lücke von der Rückseitenoberfläche des Halb­ leiterchips CP zu dem unteren Metallgussteil dar, auf wel­ chem der Leiterrahmen F angebracht ist, bei welchem wie in Fig. 7 dargestellt eine thermische Deformation auftritt.
Fig. 18 stellt lediglich einen Leiterrahmen F mit einer thermischen Deformation entsprechend Fig. 7 unter Auslas­ sung des Halbleiterchips dar. Was die erzwungene Verschie­ bung anbelangt wird eine thermische Deformation infolge ei­ ner Differenz zwischen dem äquivalenten thermischen Ausdeh­ nungskoeffizienten des chipgebondeten Teils, nachdem die Chipkontaktstelle auf den Halbleiterchip gebondet ist, und dem thermischen Ausdehnungskoeffizienten des Leiterrahmens, welcher die Chipkontaktstelle umgibt, hervorgerufen. Fig. 18 stellt einen Zustand dar, unmittelbar bevor ein ge­ schmolzenes Gussharz eingegossen wird, nachdem der in Fig. 10 dargestellte Leiterrahmen in das Metallgussteil von ei­ ner Position von Fig. 17 gestellt worden ist, wobei kein Raum verbleibt. Die Position, an welcher die Chipkon­ taktstelle in diesem Zustand abgesenkt ist, bestimmt die Wölbung des Halbleiterbauelements nach dem Gießen. Darüber hinaus stellt Fig. 18 dar, dass dann, wenn das Gießen unter Verwendung des Rahmens F mit thermischer Deformierung durchgeführt wird, das Gewicht des Metallgussteils auf das Dämmstreifenteil des Rahmens plaziert wird, welcher durch die oberen und unteren Metallgussteile und das Leiterrah­ menendteil festgeklemmt wird, und somit wird eine Biegebe­ anspruchung auf das Chipkontaktstellenteil und das Teil des hängenden Leiters durch das Metallgussteil aufgebracht.
Im folgenden wird die vorliegende Erfindung auf der Grundlage von Beispielen beschrieben, jedoch ist die vor­ liegende Erfindung nicht auf diese Beispiele beschränkt.
Erstes Beispiel
Wie in Fig. 19 dargestellt ist der zweite hängende Lei­ ter 7 derart angeordnet, dass die Breite W2 0,2 mm beträgt, eine Plattendicke T2 0,125 mm beträgt und die Länge L2 3,658 mm beträgt, und die Chipkontaktstelle ist derart abge­ senkt, dass eine Stufe von 0,3 mm in dem verbundenen Teil mit der rahmenförmigen Verstärkung 4 des hängenden Leiters gebildet ist. Darüber hinaus ist die rahmenförmige Verstär­ kung 4 des hängenden Leiters in einer Rahmenform derart ge­ bildet, dass die Breite Wr 0,4 mm beträgt und die äußere Di­ mension 14 mm × 9 mm beträgt. Der erste hängende Leiter 5 ist derart gebildet, dass die Breite W1 1 mm und die Dicke T1 0,125 mm betragen und die Chipkontaktstelle 1 mit der Ver­ stärkung 4 des hängenden Leiters verbindet, und es sind zwei Schlitze 20 mit einer Breite von 0,4 mm auf der Mittel­ linie des ersten hängenden Leiters 5 mit der Breite W1 von 1 mm gebildet. Die Dimension des Halbleiterchips CP beträgt 14,2 mm × 10 mm, und die äußere Dimension des Gussharzes be­ trägt 20 mm × 14 mm × 1,4 mm. Die Chipkontaktstelle 1 besitzt eine quadratische Form, bei welcher eine Seite 5 mm beträgt, und es sind dreizehn Durchgangslöcher 21 von 0,8 mm in einem Abstand von 0,8 mm gebildet. Es sind zwar zwei Schlitze 20 gebildet, jedoch kann deren Anzahl eins oder nicht weniger als drei betragen. Darüber hinaus ist die Anzahl von Durch­ gangslöchern 21 nicht auf dreizehn beschränkt, und die An­ zahl davon kann geeignet gewählt werden, und anstelle der gezeigten Durchgangslöcher 21 können kreuzförmige Durch­ gangslöcher gebildet werden.
Fig. 15 zeigt eine vergrößerte Ansicht der Verstärkung 4 des hängenden Leiters, des ersten hängenden Leiters 5, des Dämmstreifens 6 und des zweiten hängenden Leiters 7 wie in Fig. 2 dargestellt. Wenn die Chipkontaktstelle 1 bei­ spielsweise nach unten verschoben ist (in Fig. 15 ist die Oberseite unten befindlich) ist die Länge des ersten hän­ genden Leiters 5 ausgedehnt, und wenn wie in Fig. 15 und 20 dargestellt die Verschiebung der Chipkontaktstelle 1 H1 ist, ist die äußere Umfangsdimension WO1 der Verstärkung 4 des hängenden Leiters auf WO2 ausgedehnt, und wenn die Ver­ schiebung der Chipkontaktstelle 1 H2 ist, ist die äußere Umfangsdimension auf WO3 ausgedehnt. Die Verschiebung von WO1 auf WO2 wird durch die Steifigkeit gegenüber einer Ver­ schiebung infolge einer Zuglast der Verstärkung 4 des hän­ genden Leiters gestützt. Da ein Ende des ersten hängenden Leiters 5 mit der Chipkontaktstelle 1 verbunden ist und das andere Ende mit der Verstärkung 4 des hängenden Leiters verbunden ist, können als Grenzbedingung beider Enden fest­ gelegte Enden bezüglich der Verschiebung in die Z-Richtung konzipiert sein, welche sich rechtwinklig zu der Oberfläche der Chipkontaktstelle 1 erstreckt. Wie oben erwähnt besitzt die Verstärkung 4 des hängenden Leiters eine Zuglaststei­ figkeit und die Grenzbedingung, bei welcher beide Enden des ersten hängenden Leiters 5 eine starke Biegesteifigkeit ge­ genüber dem Biegemoment besitzen.
Die Verstärkung 4 des hängenden Leiters ist um die Chipkontaktstelle 1 herum vorgesehen, wobei ein vorge­ schriebener Abstand davon gehalten wird, und es ist bei dem vorliegenden Beispiel effektiv, wenn die Verstärkung 4 des hängenden Leiters in der Nähe eines Mittelpunkts eines Ab­ stands zwischen der Chipkontaktstelle 1 und dem Dämmstrei­ fen 6 gebildet ist. Wenn im allgemeinen eine Anzahl von An­ schlussstiften erhöht ist, wird die Breite des ersten hän­ genden Leiters 5 schmaler, jedoch sind in dem vorliegenden Beispiel wie in Fig. 19 dargestellt in dem Fall, bei wel­ chem der zweite hängende Leiter 7 und der erste hängende Leiter 5 unterschiedliche Längen und Breiten besitzen, der dicke und kurze zweite hängende Leiter 7 und der breite und lange erste hängende Leiter 5 gebildet. Als Ergebnis kann der äußerst befriedigende Effekt bezüglich der Verschiebung der Chipkontaktstelle erzielt werden.
Fig. 15 und 20 zeigen ein Beispiel zur Erläuterung des Falles, bei welchem die Chipkontaktstelle nach unten verschoben ist, es kann jedoch in dem Fall, bei welchem die Chipkontaktstelle nach oben verschoben ist, derselbe Effekt erzielt werden. Wenn jedoch die Chipkontaktstelle nach un­ ten verschoben ist, ist jedoch der Zustand befriedigender als in dem Fall, bei welchem die Chipkontaktstelle nach oben verschoben ist. Dies liegt daran, dass da der Halblei­ terchip CP größer als die äußere Umfangsdimension der Ver­ stärkung 4 des hängenden Leiters ist, in dem Fall, bei wel­ chem die Verschiebung H1 des ersten hängenden Leiters 5 groß ist, der Halbleiterchip CP in Kontakt mit der Verstär­ kung 4 des hängenden Leiters gebracht wird und die Verstär­ kung 4 des hängenden Leiters die Verschiebung H1 des hän­ genden Leiters begrenzt.
Dementsprechend kann der Chipkontaktstellensenkbetrag nach dem Drahtbonden und vor dem Gießen derart eingestellt werden, dass sich die Chipkontaktstelle durch das Gießen des Gussharzes nach unten verschiebt. In dem Fall des dün­ nen Gehäuses wie eines TQFP und TSOP, bei welchen die Dicke der äußeren Form des Gussteils 1 mm beträgt, kann die Chip­ kontaktstelle an einer Position gebildet werden, an welcher sie nicht zur Zeit des Gießens des Gussharzes verschoben wird.
Der in Fig. 19 dargestellte Halbleiterchip CP, bei wel­ chem eine Länge einer Seite 70% einer Länge einer Seite der äußeren Form des Gussteils beträgt, ist durch ein Harzchip­ bondmaterial 10 auf die Chipkontaktstelle 1 chipgebondet, und jeweilige Elektroden des Halbleiterchips sind mit ent­ sprechenden inneren Endteilen 2a der inneren Leiter 2 durch einen Bonddraht verbunden. Als nächstes wird, nachdem der Leiterrahmen, auf welchem der Halbleiterchip CP befestigt ist, auf dem Metallgussteil angebracht worden ist, ein ge­ schmolzenes Gussharz eingegossen, um den Chip zu versiegeln bzw. zu verschließen. Als Ergebnis wird ein Halbleiterbaue­ lement mit hoher Qualität und Zuverlässigkeit erlangt.
Der Leiterrahmen F, welcher die in Fig. 19 dargestellte Anordnung besitzt, wird in dem Halbleiterbauelement verwen­ det, dessen Körpergröße 14 mm × 20 mm beträgt und dessen äu­ ßere Gussform rechtwinklig ist, und in dem Halbleiterbaue­ lement, dessen Körpergröße 12 mm × 12 mm bis 24 mm × 24 mm be­ trägt und dessen äußere Gussform quadratisch ist, und es können hinreichende Ergebnisse bezüglich beider Bauelemente erzielt werden. Insbesondere können die Gehäusewölbung, ei­ ne Feuchtigkeitsabsorptionsbruchwiderstandsfähigkeit und die Rahmenstärke wesentlich verbessert werden.
Bezüglich der Gehäusewölbung kann bei dem Halbleiter­ bauelement, bei welchem der Halbleiterchip CP auf dem Rah­ men angebracht ist, der eine Chipkontaktstelle wie in Fig. 19 dargestellt besitzt, die Wölbung auf 40 µm im Vergleich mit dem herkömmlichen Bauelement mit einer Wölbung von 80 µm reduziert werden, bei welchem das Halbleiterchip auf dem Rahmen F1 angebracht ist, der eine große Chipkontaktstelle wie in Fig. 21 dargestellt besitzt. Dabei ist bei dem her­ kömmlichen Halbleiterbauelement, bei welchem der Halblei­ terchip auf dem Rahmen mit einer Chipkontaktstelle wie in Fig. 22 dargestellt ohne Verstärkung angebracht ist, ist der Chip zur Zeit des Gießens bloßgelegt.
Bezüglich der Feuchtigkeitsabsorptionsbruchwi­ derstandsfähigkeit beträgt bei dem Halbleiterbauelement, bei welchem der Halbleiterchip auf dem Rahmen F1 mit einer herkömmlichen Chipkontaktstelle wie in Fig. 21 dargestellt angebracht ist, die Feuchtigkeitsabsorptionsbruchwi­ derstandsfähigkeit 30°C/70% R.H. 96 Stunden, jedoch beträgt bei dem Halbleiterbauelement, bei welchem der Halbleiter­ chip auf dem Rahmen mit einer Chipkontaktstelle wie in Fig. 19 dargestellt angebracht ist, die Feuchtigkeitsabsorpti­ onsbruchwiderstandsfähigkeit 30°C/70% R.H. 336 Stunden.
Bezüglich der Rahmenstärke hängt bei dem Halbleiterbau­ element, bei welchem die Halbleiterchips einer großen, mittleren und kleinen Größe auf dem Rahmen mit einer Chip­ kontaktstelle wie in Fig. 19 dargestellt angebracht sind, hängt die Wölbung (PKG-Wölbung) nicht stark von der Größe der Chips ab, und die Rahmenstärke ist besser als bei dem Halbleiterbauelement, bei welchem die Halbleiterchips einer großen, mittleren und kleinen Größe auf dem Rahmen mit ei­ ner Chipkontaktstelle wie in Fig. 21 dargestellt und auf dem Rahmen mit einer Chipkontaktstelle ohne Verstärkung des hängenden Leiters wie in Fig. 22 dargestellt angebracht sind.
Tabelle 1
Zweites Beispiel
In dem vorliegenden Beispiel wurde der Leiterrahmen verwendet, der sich von dem ersten Beispiel dahingehend un­ terscheidet, dass die Chipkontaktstelle als Quadrat ausge­ bildet ist, dessen eine Seite eine Größe von 3 mm beträgt, und es wurde der Halbleiterchip verwendet, dessen Dimension 14 mm × 10 mm beträgt und wobei die Dimension der äußeren Form des Gussharzes 20 mm × 14 mm × 1,4 mm betrug.
Es wurden der Rahmen dieses Beispiels, der in Fig. 22 dargestellte Rahmen, bei welchem die kleine Chipkon­ taktstelle nicht die Verstärkung des hängenden Leiters auf­ weist, und der in Fig. 21 dargestellte Rahmen verwendet, welcher größer als der Halbleiterchip ist. Nachdem der große Halbleiterchip auf die Chipkontaktstelle durch das Harzchipbondmaterial chipgebondet worden ist, wurden die Elektroden des Halbleiterchips mit den entsprechenden inne­ ren Endteilen der inneren Leiter durch einen Bonddraht ver­ bunden, um den Chip mit Gussharz zu versiegeln bzw. zu ver­ schließen. Fig. 23 stellt einen Unterschied eines Verschie­ bungsbetrags zwischen den hängenden Leitern A' und A" und die Chipkontaktstellen B' und B" nach dem Versiegeln bzw. Verschließen bezüglich des ersten Rahmens F des vorliegen­ den Beispiels und des in Fig. 22 dargestellten Rahmens F2 dar. Aktuelle Messungen, welche durch Querschnittsschleif­ wirkung erzielt wurden, sind in Tabelle 2 dargestellt. In Tabelle 2 stellen A und B Rahmenecken und Chipkontaktstel­ lenecken dar. Jedoch besitzen bei dem herkömmlichen Bei­ spiel (Fig. 21) A und B dieselbe Position. Fig. 24 stellt die Ergebnisse der Messung einer Änderung eines Chipkon­ taktstellensenkbetrags vor dem Chipbonden (S), nach dem Chipbonden (S1), nach dem Drahtbonden (S2) und nach dem Gießen (S3) in den rohen Rahmen F, F1 und F2 dar. Es wurde entsprechend den Ergebnissen bestätigt, dass dann, wenn geschmolzenes Harz in das Metallgussteil gegossen wird, ei­ ne Verschiebung des hängenden Leiters und eine Chipkon­ taktstellenverschiebung, welche durch eine Unausgewogenheit des Gießens von Harz hervorgerufen wird, durch die in Fig. 19 dargestellte Rahmenverstärkung bei dem herkömmlichen kleinen Chipkontaktstellenrahmen mit einem langen hängenden Leiter wie in Fig. 22 dargestellt unterdrückt werden kann. In dem in Fig. 22 dargestellten Rahmen wurde die Chipkon­ taktstelle nach dem. Gießen bloßgelegt. Dabei ist ein Chip­ kontaktstellenverschiebungsbetrag stark entsprechend der Position der Verstärkung zur Zeit des Gießens verändert.
Tabelle 2
Wie oben beschrieben ist bei der vorliegenden Erfindung entsprechend Anspruch 1 eine Seite des Halbleiterchips 2,5 mm kleiner als eine Seite des äußeren Durchmessers des Gussteils, eine Seite des äußersten Umfangs der Verstärkung des hängenden Leiters, die in der Rahmenform gebildet ist, ist nicht größer als die Länge einer Seite des Halbleiter­ chips, eine Seite der Chipkontaktstelle überschreitet 3 mm und ist nicht größer als 50% der Länge einer Seite des äußeren Umfangs der in einer Rahmenform gebildeten Verstär­ kung des hängenden Leiters, die Chipkontaktstelle ist in der Nähe abgesenkt, wo der zweite hängenden Leiter zum Ver­ binden der Verstärkung des hängenden Leiters mit dem Dämmstreifen mit der Verstärkung des hängenden Leiters ver­ bunden ist, und es ist eine Stufe für den zweiten hängenden Leiter vorgesehen. Bei dem Erfindungsgegenstand nach An­ spruch 5 besitzt der erste hängende Leiter eine Breite, die größer als die Breite des zweiten hängenden Leiters ist, die Chipkontaktstelle ist in der Nähe abgesenkt, wo der zweite hängende Leiter mit der Verstärkung des hängenden Leiters verbunden ist, und es ist eine Stufe für den zwei­ ten hängenden Leiter vorgesehen, deren Größe wenigstens die Hälfte eines Werts beträgt, welcher erlangt wird durch Sub­ trahieren der Dicke des Halbleiterchips, der Dicke des Chipbondens und der Dicke der Chipkontaktstelle von der Dicke des Gussteils. Entsprechend der Erfindung nach An­ spruch 6 besitzt der erste hängende Leiter eine Breite, die größer als die Breite des zweiten hängenden Leiters ist, die Chipkontaktstelle ist in der Nähe abgesenkt, wo der zweite hängende Leiter mit der Verstärkung des hängenden Leiters verbunden ist, und es ist eine Stufe für den zwei­ ten hängenden Leiter vorgesehen. Daher kann bei dem Prozess des Zusammenbaus des Halbleiterbauelements, nämlich bei dem Chipbondschritt zum Befestigen und Halten des Halbleiter­ chips an der Chipkontaktstelle, dem Drahtbondschritt zum Verbinden der Elektroden, die auf dem Halbleiterchip vorge­ sehen sind, mit den in der Mehrzahl vorkommenden inneren Leitern unter Verwendung des Metalldrahts und bei dem Gieß­ schritt zum Verschließen bzw. Versiegeln des Halbleiter­ chips, der Kontaktstelle und der in der Mehrzahl vorkommen­ den inneren Leiter mit einer vorgeschriebenen äußeren Größe mit Harz, die Position der Chipkontaktstelle in Längsrich­ tung vor dem Schritt des Drahtbondens ohne Verschieben der Chipkontaktstelle nach oben und unten beibehalten werden. Aus diesem Grund ist der Ertrag beim Prozess des Zusammen­ baus des Halbleiterbauelements verbessert, und es wird das Druck- bzw. Beanspruchungsgleichgewicht des Halbleiterbaue­ lements in Längsrichtung ungleichförmig, so dass die Wöl­ bung der äußeren Form des Halbleiterbauelements reduziert und verhindert werden kann. Da bei dem Zuverlässigkeitstest bezüglich des Halbleiterbauelements darüber hinaus insbe­ sondere die Feuchtigkeitsabsorptionsbruchwi­ derstandsfähigkeit stark verbessert werden kann, kann die Haltbarkeit bei der praktischen Verwendung des Halbleiter­ bauelements verbessert werden. Als Ergebnis kann ein Halb­ leiterbauelement mit hoher Qualität und Zuverlässigkeit er­ zielt werden.
Bei der Erfindung nach Anspruch 2 ist die Chipkon­ taktstelle in der Nähe abgesenkt, wo der zweite hängende Leiter mit der Verstärkung des hängenden Leiters verbunden ist, und es ist eine Stufe bezüglich des zweiten hängenden Leiters vorgesehen. Entsprechend der Erfindung nach An­ spruch 3 besitzt der erste hängende Leiter eine Breite, die größer als die Breite des zweiten hängenden Leiters ist, die Chipkontaktstelle ist in der Nähe abgesunken, wo der zweite hängende Leiter mit der Verstärkung des hängenden Leiters verbunden ist, und es ist eine Stufe bezüglich des zweiten hängenden Leiters vorgesehen, welche eine Größe von wenigstens der Hälfte des Werts aufweist, der durch Subtra­ hieren der Dicke des Halbleiterchips und der Dicke des Chipbondens und der Dicke der Chipkontaktstelle von der Dicke des Gussteils erlangt wird. Entsprechend der Erfin­ dung nach Anspruch 4 besitzt der ersten hängende Leiter ei­ ne Breite, die größer als die Breite des zweiten hängenden Leiters ist, die Chipkontaktstelle ist in der Nähe abgesun­ ken, wo der zweite hängende Leiter mit der Verstärkung des hängenden Leiters verbunden ist, und es ist eine Stufe be­ züglich des zweiten hängenden Leiters vorgesehen. Dement­ sprechend kann die Verschiebung der Chipkontaktstelle redu­ ziert werden.
Vorstehend wurden ein Halbleiterelement und ein Leiter­ rahmen für ein Halbleiterelement offenbart. Das Halbleiter­ bauelement enthält einen Leiterrahmen, der sich zusammen­ setzt aus einer Chipkontaktstelle, welche eine Mehrzahl von Ecken aufweist, einer Mehrzahl von inneren Leitern, welche ein inneres Endteil besitzen, einem äußeren Leiter, einer Verstärkung eines hängenden Leiters, einem ersten hängenden Leiter und einem zweiten hängenden Leiter; einem auf den Leiterrahmen gebondeten Halbleiterchip; und einem Metall­ draht. Die Länge einer Seite des Halbleiterchips ist 2,5 mm kleiner als eine Seite des äußeren Durchmessers eines Gus­ steils, die Länge einer Seite des äußersten Umfangs der Verstärkung des hängenden Leiters ist nicht größer als die Länge einer Seite des Halbleiterchips, die Chipkon­ taktstelle ist in der Nähe abgesenkt, wo der zweite hängen­ de Leiter mit der Verstärkung des hängenden Leiters verbun­ den ist, und es ist eine Stufe bezüglich des zweiten hän­ genden Leiters vorgesehen. Die Wölbung der äußeren Form des Halbleiterbauelement kann reduziert werden, und es kann ein Halbleiterbauelement mit hoher Qualität und Zuverlässigkeit erlangt werden.

Claims (6)

1. Halbleiterrahmen mit:
einem Leiterrahmen (F), welcher sich zusammensetzt aus einer Chipkontaktstelle (1) mit einer Mehrzahl von Ecken; einer Mehrzahl von inneren Leitern (2), welche in vorge­ schriebenen Intervallen entlang einem Umfangsrand der Chip­ kontaktstelle (1) angeordnet sind und ein inneres Endteil (2a) besitzen; einem äußeren Leiter (3), welcher sich von einer Außenseite der inneren Leiter (2) erstreckt; einer Verstärkung (4) eines hängenden Leiters, welche in einer Rahmenform zwischen der Chipkontaktstelle (1) und dem inne­ ren Leiter (2) entlang dem Umfangsrand der Chipkon­ taktstelle 1 angeordnet ist; einem ersten hängenden Leiter 5 zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) eines hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) des hängenden Leiters mit einem Dämmstreifen (6) zwischen den inneren Leitern (2) und den äußeren Leitern (3),
einem Halbleiterchip (CP), welcher durch eine Chipver­ bindung (10) auf den Leiterrahmen (F) gebondet ist, und
einem Metalldraht (11) zum elektrischen Verbinden des Halbleiterchips (CP) mit den in der Mehrzahl vorkommenden inneren Leitern (2),
wobei der Leiterrahmen (F), der Halbleiterchip (CP) und der Metalldraht (11) mit einem Gussharz (12) umhüllt sind und das Endteil (13) der äußeren Leiter des Leiterrah­ mens (F), der Dämmstreifen (6) und die Endteile (14) des zweiten hängenden Leiters an einem äußeren Teil in der Nähe der Grenze des Gussteils, welche mit dem Dämmstreifen (6) verbunden ist, abgetrennt sind, und
wobei die Länge einer Seite des Halbleiterchips 2,5 mm kleiner als eine Seite des äußeren Durchmessers des Guss­ teils ist, eine Seite des äußersten Umfangs der in Rahmen­ form gebildeten Verstärkung (4) des hängenden Leiters nicht größer als die Länge einer Seite des Halbleiterchips (CP) ist, eine Seite der Chipkontaktstelle (1) 3 mm überschreitet und nicht größer als 50% der Länge der einen Seite des äußersten Umfangs der in der Rahmenform gebildeten Verstär­ kung (4) eines hängenden Leiters ist, die Chipkontaktstelle (1) in der Nähe abgesenkt ist, wo der zweite hängenden Lei­ ter (7) zur Verbindung der Verstärkung (4) des hängenden Leiters mit dem Dämmstreifen (6) mit der Verstärkung (4) eines hängenden Leiters verbunden ist und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vorgesehen ist.
2. Leiterrahmen F für ein Halbleiterbauelement mit:
einer Chipkontaktstelle (1), welche eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche ein inneres Endteil (2a) aufweisen, wobei der Mit­ telpunkt eines imaginär aufgenommenen Halbleiterchips (CP) mit dem Mittelpunkt der Chipkontaktstelle (1) übereinstimmt und welche an vorgeschriebenen Intervallen entlang einem Umfangsrand des Halbleiterchips (CP) mit einer notwendigen Lücke dazwischen angeordnet sind; einem Dämmstreifen (6), welcher auf einem äußeren erweiterten Teil der inneren Lei­ ter (2) gebildet ist; einer Mehrzahl von äußeren Leitern (3), welche sich von dem Dämmstreifen (6) erstrecken, deren Enden mit einem Schienenteil (9) des Rahmens verbunden sind; einer Verstärkung (4) eines hängenden Leiters, welche in einer Rahmenform entlang einem Umfangsrand der Chipkon­ taktstelle (1) mit einem Abstand angeordnet sind, der grö­ ßer als die Dimension der Chipkontaktstelle (1); einem er­ sten hängenden Leiter (5) zur Verbindung der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) des hängenden Leiters und einem zweiten hängenden Leiter (7) zur Verbin­ dung der Verstärkung (4) eines hängenden Leiters mit dem Dämmstreifen (6),
wobei die Chipkontaktstelle (1) in der Nähe abgesenkt ist, wo der zweite hängende Leiter (7) mit der Verstärkung (4) eines hängenden Leiters verbunden ist, und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vorgesehen ist.
3. Leiterrahmen (F) für ein Halbleiterbauelement mit:
einer Chipkontaktstelle (1), welche eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche ein inneres Endteil (2a) aufweisen, wobei der Mit­ telpunkt eines imaginär aufgenommenen Halbleiterchips (CP) mit dem Mittelpunkt der Chipkontaktstelle (1) übereinstimmt und welche in vorgeschriebenen Intervallen entlang einem Umfangsrand des Halbleiterchips (CP) unter Halten einer notwendigen Lücke dazwischen angeordnet sind; einem Dämmstreifen (6), welcher auf einem äußeren erweiterten Teil der inneren Leiter (2) gebildet ist; einer Mehrzahl von äußeren Leitern (6), welche sich von dem Dämmstreifen (6) erstrecken, deren Enden mit einem Schienenteil (9) des Rahmens verbunden sind; einer Verstärkung (4) eines hängen­ den Leiters, welche in einer Rahmenform entlang einem Um­ fangsrand der Chipkontaktstelle (1) mit einem Abstand ange­ ordnet ist, der größer als die Dimension der Chipkon­ taktstelle (1) ist; einem ersten hängenden Leiter (5) zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Ver­ stärkung (4) eines hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) des hängenden Leiters mit dem Dämmstreifen (6),
wobei der erste hängende Leiter (5) eine Breite be­ sitzt, die größer als die Breite des zweiten hängenden Lei­ ters (7) ist, die Chipkontaktstelle (1) in der Nähe abge­ senkt ist, wo der zweite hängende Leiter (7) mit der Ver­ stärkung (4) eines hängenden Leiters verbunden ist und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vor­ gesehen ist, welche eine Größe von wenigstens der Hälfte des Werts aufweist, der erlangt wird durch Subtrahieren der Dicke des Halbleiterchips (CP), der Dicke der Chipverbin­ dung (10) und der Dicke der Chipkontaktstelle (1) von der Dicke des Gussteils.
4. Leiterrahmen (F) für ein Halbleiterbauelement mit:
einer Chipkontaktstelle (1), welche eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche ein inneres Endteil (2a) aufweisen, wobei der Mit­ telpunkt eines imaginär aufgenommenen Halbleiterchips (CP) mit dem Mittelpunkt der Chipkontaktstelle (1) übereinstimmt und welche in vorgeschriebenen Intervallen entlang einem Umfangsrand des Halbleiterchips (CP) unter Halten einer notwendigen Lücke dazwischen angeordnet sind; einem Dämmstreifen (6), welcher auf einem äußeren erweiterten Teil der inneren Leiter (2) gebildet ist; einer Mehrzahl von äußeren Leitern (3), welche sich von dem Dämmstreifen (6) erstrecken, deren Enden mit einem Schienenteil (9) des Rahmens verbunden sind; einer Verstärkung (4) eines hängen­ den Leiters, welche in einer Rahmenform entlang einem Um­ fangsrand der Chipkontaktstelle (1) abgetrennt angeordnet ist, wobei der Abstand größer als die Dimension der Chip­ kontaktstelle (1) ist; einem ersten hängenden Leiter (5) zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) eines hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) ei­ nes hängenden Leiters mit dem Dämmstreifen (6),
wobei der erste hängenden Leiter (5) eine Breite be­ sitzt, die größer als die Breite des zweiten hängenden Lei­ ters (7) ist, die Chipkontaktstelle (1) in der Nähe abge­ senkt ist, wo der zweite hängende Leiter (7) mit der Ver­ stärkung (4) eines hängenden Leiters verbunden ist und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vor­ gesehen ist.
5. Halbleiterbauelement mit:
einem Leiterrahmen (F), der sich zusammensetzt aus ei­ ner Chipkontaktstelle (1), welche eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche in vorgeschriebenen Intervallen entlang einem Umfangsrand der Chipkontaktstelle angeordnet sind und ein inneres Endteil (2a) besitzen; einem äußeren Leiter (3), welcher sich von einer Außenseite der inneren Leiter (2) erstreckt; einer Verstärkung (4) eines hängenden Leiters, welche in einer Rahmenform zwischen der Chipkontaktstelle (1) und den inne­ ren Leitern (2) entlang dem Umfangsrand der Chipkon­ taktstelle (1) angeordnet ist; einem ersten hängenden Lei­ ter (5) zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) eines hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) eines hängenden Leiters mit einem Dämmstreifen (6) zwi­ schen den inneren Leitern (2) und den äußeren Leitern (3),
einem Halbleiterchip (CP), welcher durch eine Chipver­ bindung 10 auf den Leiterrahmen (F) gebondet ist, und
einem Metalldraht (11) zum elektrischen Verbinden des Halbleiterchips (CP) mit den in der Mehrzahl vorkommenden inneren Leitern (2),
wobei der Leiterrahmen(F), der Halbleiterchip (CP) und der Metalldraht (11) von einem Gussharz (12) umhüllt sind und das Endteil (13) der äußeren Leiter des Leiterrahmens (F), der Dämmstreifen (6) und die Endteile (14) des zweiten hängenden Leiters an einem äußeren Teil der Nähe der Grenze des Gussteils, welche mit dem Dämmstreifen (6) verbunden ist, abgeschnitten sind, und
wobei der erste hängende Leiter (5) eine Breite be­ sitzt, die größer als die Breite des zweiten hängenden Lei­ ters (7) ist, die Chipkontaktstelle (1) in der Nähe abge­ senkt ist, wo der zweite hängende Leiter (7) mit der Ver­ stärkung (4) eines hängenden Leiters verbunden ist und eine Stufe (8) bezüglich des zweiten hängenden Leiters (7) vor­ gesehen ist, deren Größe wenigstens die Hälfte eines Werts beträgt, welcher erlangt wird durch Subtrahieren der Dicke des Halbleiterchips (CP), der Dicke der Chipverbindung (10) und der Dicke der Chipkontaktstelle (1) von der Dicke des Gussteils.
6. Halbleiterbauelement mit:
einem Leiterrahmen (F), welcher sich zusammensetzt aus einer Chipkontaktstelle (1), die eine Mehrzahl von Ecken aufweist; einer Mehrzahl von inneren Leitern (2), welche in vorgeschriebenen Intervallen entlang einem Umfangsrand der Chipkontaktstelle (1) angeordnet sind und ein inneres End­ teil (2a) aufweisen; einem äußeren Leiter (3), welcher sich von einer äußeren Seite der inneren Leiter (2) erstreckt; einer Verstärkung (4) eines hängenden Leiters, welche in einer Rahmenform zwischen der Chipkontaktstelle (1) und den inneren Leitern (2) entlang dem Umfangsrand der Chipkon­ taktstelle (1) angeordnet ist; einem ersten hängenden Lei­ ter (5) zum Verbinden der Ecken der Chipkontaktstelle (1) mit der Verstärkung (4) des hängenden Leiters; und einem zweiten hängenden Leiter (7) zum Verbinden der Verstärkung (4) des hängenden Leiters mit einem Dämmstreifen (6) zwi­ schen den inneren Leitern (2) und den äußeren Leitern (3);
einem Halbleiterchip (CP), welcher durch eine Chipver­ bindung (10) auf den Leiterrahmen (F) gebondet ist, und
einem Metalldraht (11) zum elektrischen Verbinden des Halbleiterchips (CP) mit den in der Mehrzahl vorkommenden inneren Leitern (2), wobei der Leiterrahmen (F), der Halb­ leiterchip (CP) und der Metalldraht (11) mit einem Gussharz (12) umhüllt sind und das Endteil (13) der äußeren Leiter des Leiterrahmens, der Dämmstreifen (6) und die Endteile (14) des zweiten hängenden Leiters an einem äußeren Teil in der Nähe der Grenze des Gussteils, welche mit dem Dämmstreifen (6) verbunden ist, abgeschnitten sind, und wo­ bei der erste hängende Leiter (5) eine Breite besitzt, die größer als die Breite des zweiten hängenden Leiters (7) ist, die Chipkontaktstelle (1) in der Nähe abgesenkt ist, wo der zweite hängende Leiter (7) mit der Verstärkung (4) des hängenden Leiters verbunden ist und eine Stufe (8) be­ züglich des zweiten hängenden Leiters (7) vorgesehen ist.
DE1998155216 1998-03-27 1998-11-30 Halbleiterbauelement und Leiterrahmen für ein Halbleiterbauelement Ceased DE19855216A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08172398A JP3892139B2 (ja) 1998-03-27 1998-03-27 半導体装置

Publications (1)

Publication Number Publication Date
DE19855216A1 true DE19855216A1 (de) 1999-10-07

Family

ID=13754344

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998155216 Ceased DE19855216A1 (de) 1998-03-27 1998-11-30 Halbleiterbauelement und Leiterrahmen für ein Halbleiterbauelement

Country Status (5)

Country Link
US (1) US6020625A (de)
JP (1) JP3892139B2 (de)
KR (1) KR100310523B1 (de)
CN (1) CN1151555C (de)
DE (1) DE19855216A1 (de)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6001672A (en) * 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
US6157074A (en) * 1997-07-16 2000-12-05 Hyundai Electronics Industries Co., Ltd. Lead frame adapted for variable sized devices, semiconductor package with such lead frame and method for using same
JP3862411B2 (ja) * 1998-05-12 2006-12-27 三菱電機株式会社 半導体装置の製造方法及びその構造
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6777785B1 (en) * 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
US7042068B2 (en) 2000-04-27 2006-05-09 Amkor Technology, Inc. Leadframe and semiconductor package made using the leadframe
JP2001320007A (ja) 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
JP4840893B2 (ja) * 2000-05-12 2011-12-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
TW445608B (en) * 2000-05-19 2001-07-11 Siliconware Precision Industries Co Ltd Semiconductor package and manufacturing method thereof of lead frame without flashing
JP3403699B2 (ja) 2000-05-31 2003-05-06 宮崎沖電気株式会社 半導体装置および半導体装置の製造方法
JP4611503B2 (ja) * 2000-09-27 2011-01-12 ローム株式会社 半導体装置
KR100393448B1 (ko) * 2001-03-27 2003-08-02 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
US6597059B1 (en) 2001-04-04 2003-07-22 Amkor Technology, Inc. Thermally enhanced chip scale lead on chip semiconductor package
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP4611579B2 (ja) * 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
JP3961914B2 (ja) * 2002-09-05 2007-08-22 株式会社東芝 磁気メモリ装置
US7135760B2 (en) * 2002-09-30 2006-11-14 St Assembly Test Services Ltd. Moisture resistant integrated circuit leadframe package
US6905914B1 (en) 2002-11-08 2005-06-14 Amkor Technology, Inc. Wafer level package and fabrication method
US7723210B2 (en) 2002-11-08 2010-05-25 Amkor Technology, Inc. Direct-write wafer level chip scale package
AU2003261856A1 (en) * 2003-08-29 2005-03-29 Renesas Technology Corp. Lead frame and method of manufacturing the lead frame
US7328734B2 (en) * 2003-09-29 2008-02-12 Royal Group, Inc. Portable thermo-plastic welding machine and method
JP4079874B2 (ja) * 2003-12-25 2008-04-23 沖電気工業株式会社 半導体装置の製造方法
US8093694B2 (en) * 2005-02-14 2012-01-10 Stats Chippac Ltd. Method of manufacturing non-leaded integrated circuit package system having etched differential height lead structures
JP4435050B2 (ja) * 2005-05-24 2010-03-17 パナソニック株式会社 半導体装置
KR100782225B1 (ko) * 2005-09-02 2007-12-05 엘에스전선 주식회사 함몰부가 형성된 다이패드를 구비한 리드프레임 및반도체 패키지
US7572681B1 (en) 2005-12-08 2009-08-11 Amkor Technology, Inc. Embedded electronic component package
US7902660B1 (en) 2006-05-24 2011-03-08 Amkor Technology, Inc. Substrate for semiconductor device and manufacturing method thereof
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
JP5622347B2 (ja) * 2006-08-09 2014-11-12 セイコーエプソン株式会社 慣性センサ装置
US8035207B2 (en) * 2006-12-30 2011-10-11 Stats Chippac Ltd. Stackable integrated circuit package system with recess
JP5149854B2 (ja) 2009-03-31 2013-02-20 ルネサスエレクトロニクス株式会社 半導体装置
US8796561B1 (en) 2009-10-05 2014-08-05 Amkor Technology, Inc. Fan out build up substrate stackable package and method
US8937381B1 (en) 2009-12-03 2015-01-20 Amkor Technology, Inc. Thin stackable package and method
US9691734B1 (en) 2009-12-07 2017-06-27 Amkor Technology, Inc. Method of forming a plurality of electronic component packages
US8324511B1 (en) 2010-04-06 2012-12-04 Amkor Technology, Inc. Through via nub reveal method and structure
US8294276B1 (en) 2010-05-27 2012-10-23 Amkor Technology, Inc. Semiconductor device and fabricating method thereof
US8440554B1 (en) 2010-08-02 2013-05-14 Amkor Technology, Inc. Through via connected backside embedded circuit features structure and method
US8487445B1 (en) 2010-10-05 2013-07-16 Amkor Technology, Inc. Semiconductor device having through electrodes protruding from dielectric layer
US8791501B1 (en) 2010-12-03 2014-07-29 Amkor Technology, Inc. Integrated passive device structure and method
US8390130B1 (en) 2011-01-06 2013-03-05 Amkor Technology, Inc. Through via recessed reveal structure and method
US8552548B1 (en) 2011-11-29 2013-10-08 Amkor Technology, Inc. Conductive pad on protruding through electrode semiconductor device
US9048298B1 (en) 2012-03-29 2015-06-02 Amkor Technology, Inc. Backside warpage control structure and fabrication method
US9129943B1 (en) 2012-03-29 2015-09-08 Amkor Technology, Inc. Embedded component package and fabrication method
JP5632881B2 (ja) * 2012-06-15 2014-11-26 日立オートモティブシステムズ株式会社 熱式流量計
US9704639B2 (en) * 2014-11-07 2017-07-11 Solantro Semiconductor Corp. Non-planar inductive electrical elements in semiconductor package lead frame
CN105023905B (zh) * 2015-07-31 2018-01-16 日月光封装测试(上海)有限公司 导线框架和使用该导线框架的功率集成电路封装件
JP6260593B2 (ja) * 2015-08-07 2018-01-17 日亜化学工業株式会社 リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6673012B2 (ja) * 2016-05-26 2020-03-25 三菱電機株式会社 半導体装置およびその製造方法
CN110914981B (zh) * 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574226A (en) * 1980-06-11 1982-01-09 Agency Of Ind Science & Technol Transparent reactor
JPH0673358B2 (ja) * 1986-09-08 1994-09-14 三菱電機株式会社 半導体装置
US5291060A (en) * 1989-10-16 1994-03-01 Shinko Electric Industries Co., Ltd. Lead frame and semiconductor device using same
US5440170A (en) * 1990-09-10 1995-08-08 Fujitsu Limited Semiconductor device having a die pad with rounded edges and its manufacturing method
JP2877479B2 (ja) * 1990-09-27 1999-03-31 株式会社東芝 半導体装置用リードフレーム
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5859471A (en) * 1992-11-17 1999-01-12 Shinko Electric Industries Co., Ltd. Semiconductor device having tab tape lead frame with reinforced outer leads
JPH07202105A (ja) * 1993-12-28 1995-08-04 Sony Corp 半導体装置用リードフレーム
JPH0878605A (ja) * 1994-09-01 1996-03-22 Hitachi Ltd リードフレームおよびそれを用いた半導体集積回路装置
JP2536459B2 (ja) * 1994-09-26 1996-09-18 日本電気株式会社 半導体装置及びその製造方法
JP2767404B2 (ja) * 1994-12-14 1998-06-18 アナムインダストリアル株式会社 半導体パッケージのリードフレーム構造
US5708295A (en) * 1995-04-28 1998-01-13 Matsushita Electronics Corporation Lead frame and method of manufacturing the same, and resin sealed semiconductor device and method of manufacturing the same
US5789806A (en) * 1995-08-02 1998-08-04 National Semiconductor Corporation Leadframe including bendable support arms for downsetting a die attach pad
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
JPH09307051A (ja) * 1996-05-15 1997-11-28 Toshiba Corp 樹脂封止型半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR19990076527A (ko) 1999-10-15
JPH11284121A (ja) 1999-10-15
KR100310523B1 (ko) 2001-11-17
US6020625A (en) 2000-02-01
CN1151555C (zh) 2004-05-26
CN1230783A (zh) 1999-10-06
JP3892139B2 (ja) 2007-03-14

Similar Documents

Publication Publication Date Title
DE19855216A1 (de) Halbleiterbauelement und Leiterrahmen für ein Halbleiterbauelement
DE2931449C2 (de)
DE69737588T2 (de) Halbleiteranordnung und Herstellungsverfahren dafür
DE10066443B4 (de) Halbleitervorrichtung mit Abstrahlungsbauteilen
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE112004000258T5 (de) Alternativer Entwurf für ein Flip Chip in Leaded Molded Package und Verfahren zur Herstellung
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE10136283A1 (de) Halbleiteranordnung
DE4230187A1 (de) Baueinheit mit speicher-ic, sowie verfahren zum herstellen einer solchen baueinheit
DE4230030A1 (de) Halbleitergehaeuse und verfahren zu dessen zusammenbau
DE10142585A1 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE19808193A1 (de) Leadframevorrichtung und entsprechendes Herstellungsverfahren
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
DE69923427T2 (de) Ic karte, ic karten antenne und antennengestell
DE112016006376B4 (de) Halbleitervorrichtung
DE102005011863A1 (de) Halbleitermikrovorrichtung
DE10138982A1 (de) Zuleitungsrahmen, unter Verwendung desselben hergestelltes Halbleiter-Bauelement und Verfahren zum Herstellen des Halbleiter-Bauelements
DE19819217A1 (de) Befestigungsgrundplatte für eine elektronische Komponente
DE10297264B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69838442T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Paar Strahlungsanschlüssen und einer Vielfalt von Außenverbindungen, die aus einem einzelnen Leiterrahmen geformt sind
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE19503823A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4215471A1 (de) Halbleiterpackungen und verfahren zur herstellung solcher packungen
DE102017209904B4 (de) Elektronisches Bauelement, Leadframe für ein elektronisches Bauelement und Verfahren zur Herstellung eines elektronischen Bauelements und eines Leadframes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection