DE19846232A1 - Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung - Google Patents
Verfahren zur Herstellung eines Halbleiterbauelements mit RückseitenkontaktierungInfo
- Publication number
- DE19846232A1 DE19846232A1 DE19846232A DE19846232A DE19846232A1 DE 19846232 A1 DE19846232 A1 DE 19846232A1 DE 19846232 A DE19846232 A DE 19846232A DE 19846232 A DE19846232 A DE 19846232A DE 19846232 A1 DE19846232 A1 DE 19846232A1
- Authority
- DE
- Germany
- Prior art keywords
- back face
- connection region
- metallization
- metallization level
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Bei einem Verfahren zur Herstellung eines Halbleiterbauelementes mit Rückseitenkontaktierung werden zunächst Bauelementstrukturen des Halbleiterbauelements in einer ersten Hauptoberfläche eines Halbleitersubstrats erzeugt. Nachfolgend wird eine Ätzgrube in der zweiten Hauptoberfläche des Halbleitersubstrats gebildet, die sich bis zu einem hochdotierten Anschlußbereich der Bauelementstruktur oder bis zu einer Metallisierungsebene derselben erstreckt. Im Anschluß daran wird auf zumindest Bereichen der zweiten Hauptoberfläche, die die Ätzgrube umfassen, derart eine Isolationsschicht erzeugt, daß zumindest ein Abschnitt des hochdotierten Anschlußbereichs oder der Metallisierungsebene freibleibt. Anschließend wird eine Metallisierungsschicht auf der Isolationsschicht erzeugt, so daß die Metallisierungsschicht den freibleibenden Abschnitt des hochdotierten Anschlußbereichs oder der Metallisierungsebene mit dem Kontaktbereich auf der zweiten Hauptoberfläche des Halbleitersubstrats elektrisch leitfähig verbindet.
Description
Die vorliegende Erfindung bezieht sich auf ein Verfahren zur
Herstellung eines Halbleiterbauelements mit Rückseitenkon
taktierung, das vorteilhaft verwendet werden kann, um bei
spielsweise einen ionensensitiven Feldeffekttransistor zu
fertigen. Die Erfindung eignet sich jedoch zur Herstellung
beliebiger Halbleiterbauelemente mit einer Rückseitenkon
taktierung.
Verfahren zum Herstellen ionensensitiven Feldeffekttransi
storen mit Rückseitenkontakt sind beispielsweise in der
DE 44 30 812 C beschrieben. Bei den dort beschriebenen Verfahren
werden MOS-Transistoren und ISFET-Sensoren auf demselben
Substrat zusammen mit einem Rückseitenkontakt realisiert,
wobei die Realisierung der Transistoren, der Sensoren und
der Rückseitenkontaktierung parallel erfolgt.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein
einfaches Verfahren zur Herstellung von Bauelementen mit ei
ner Rückseitenverdrahtung zu schaffen. Diese Aufgabe wird
durch ein Verfahren gemäß Anspruch 1 gelöst.
Die vorliegende Erfindung schafft ein Verfahren zum Herstel
len eines Halbleiterbauelements mit einer Rückseitenkontak
tierung mit folgenden Schritten:
Erzeugen von Bauelementstrukturen des Halbleiterbauelements in einer ersten Hauptoberfläche eines Halbleitersubstrats;
Bilden einer Ätzgrube in der zweiten Hauptoberfläche des Halbleitersubstrats, die sich bis zu einem hochdotierten Anschlußbereich oder einer Metallisierungsebene der Bauele mentstruktur erstreckt;
Erzeugen einer Isolationsschicht auf zumindest Bereichen der zweiten Hauptoberfläche, die die Ätzgrube umfassen, derart, daß zumindest ein Abschnitt des hochdotierten Anschlußbe reichs freibleibt; und
Erzeugen einer Metallisierungsschicht auf der Isolations schicht, derart, daß die Metallisierungsschicht den frei bleibenden Abschnitt des hochdotierten Anschlußbereichs oder der Metallisierungsebene mit einem Kontaktbereich auf der zweiten Hauptoberfläche des Halbleitersubstrats elektrisch leitfähig verbindet.
Erzeugen von Bauelementstrukturen des Halbleiterbauelements in einer ersten Hauptoberfläche eines Halbleitersubstrats;
Bilden einer Ätzgrube in der zweiten Hauptoberfläche des Halbleitersubstrats, die sich bis zu einem hochdotierten Anschlußbereich oder einer Metallisierungsebene der Bauele mentstruktur erstreckt;
Erzeugen einer Isolationsschicht auf zumindest Bereichen der zweiten Hauptoberfläche, die die Ätzgrube umfassen, derart, daß zumindest ein Abschnitt des hochdotierten Anschlußbe reichs freibleibt; und
Erzeugen einer Metallisierungsschicht auf der Isolations schicht, derart, daß die Metallisierungsschicht den frei bleibenden Abschnitt des hochdotierten Anschlußbereichs oder der Metallisierungsebene mit einem Kontaktbereich auf der zweiten Hauptoberfläche des Halbleitersubstrats elektrisch leitfähig verbindet.
Soll eine solche Rückseitenkontaktierung bei einem Halblei
tersubstrats geringer Dicke (< 50 µm) durchgeführt werden,
wird vorzugsweise nach dem Erzeugen der Bauelementstrukturen
ein Handhabungssubstrat auf die erste Hauptoberfläche des
Halbleitersubstrats aufgebracht, woraufhin das Halbleiter
substrat von der der ersten Hauptoberfläche gegenüberliegen
den zweiten Hauptoberfläche her gedünnt wird.
Die vorliegende Erfindung betrifft somit ein Verfahren zur
Herstellung einer Schaltungsstruktur mit einer Rückseiten
kontaktierung. Das Verfahren ist mittels CMOS-kompatibler
Standard-Halbleitertechnologien durchführbar und realisiert
frei wählbare Kontakte zwischen der Schaltungsstruktur und
der Rückseitenmetallisierung. Die Kontaktierung erfolgt di
rekt in die hochdotierten Anschlußgebiete oder auf eine Me
tallisierungsebene der Schaltungsstruktur.
Bei dem erfindungsgemäßen Verfahren wird die Bauelementelage
in dem Substrat mit den entsprechenden Schaltungsstrukturen
zunächst fertig prozessiert, woraufhin das Bauelementsub
strat gedünnt wird. Nachfolgend werden von der Substratrück
seite her Kontaktlöcher durch die Bauelementsubstratschicht
bis auf die zu kontaktierenden hochdotierten Anschlußgebiete
oder eine Metallisierungsebene der Schaltungsstruktur geöff
net und metallisiert, so daß eine elektrisch leitfähige Ver
bindung zwischen Kontaktbereichen auf der Rückseite des Sub
strats und den Schaltungsstrukturen hergestellt sind.
Das erfindungsgemäße Verfahren schafft somit Halbleiterbau
elemente, bei denen vorteilhafterweise die Rückseite des
Bauelements für die Verdrahtung genutzt wird. Dieser Frei
heitsgrad ermöglicht beispielsweise die Rückseitenkontaktie
rung von großflächigen Sensorstrukturen, deren Verdrahtung
bei einer Vorderseitenverdrahtung nur in Gebieten neben den
Sensorflächen realisiert werden kann, und steigert somit
deutlich die Integrationsdichte. Weiterhin ermöglicht das
beschriebene Verfahren die Verlagerung von Verdrahtungsebe
nen, die beispielsweise zur Erreichung eines größeren Si
gnal-Rausch-Verhältnisses, einen erhöhten Flächenbedarf auf
weisen, auf die Rückseite des Bauelementsubstrats.
Bei dem erfindungsgemäßen Verfahren wird zunächst eine Bau
elementelage innerhalb eines Substrats mit fertig prozes
sierten Schaltungsstrukturen realisiert, wobei zur Reduzie
rung des Flächenbedarfs der Rückseitenverdrahtung bei bevor
zugten Ausführungsbeispielen nachfolgend das Bauelementsub
strat von der Rückseite her gedünnt wird. Diese Dünnung kann
mittels bekannter Techniken, beispielsweise naßchemischem
Ätzen oder mechanischem oder chemomechanischem Schleifen,
bis zu einer minimalen Dicke von 50 µm erfolgen. Bei kleine
ren angestrebten Dicken werden Maßnahmen zur Stabilisierung
des Bauelementsubstrats notwendig, wobei hierzu ein Handha
bungssubstrat auf die Vorderseite des Bauelementsubstrats in
der die Bauelementstrukturen gebildet sind, aufgebracht
wird. Hierzu wird die Vorderseite des Bauelementsubstrats
vorzugsweise mit einer Haftschicht versehen. Diese Haft
schicht kann gleichzeitig eine passivierende und/oder plana
risierende Funktion übernehmen. Nach diesem Aufbringen eines
Handhabungssubstrats wird das Bauelementsubstrat dann von
der Rückseite her gedünnt. Ist ein SOI-Substrat verwendet,
kann bei dieser Dünnung die vergrabene Isolatorschicht als
Ätzstop dienen. Bei dem erfindungsgemäßen Verfahren werden
anschließend von der Rückseite des Bauelementsubstrats her
Kontaktlöcher auf die zu kontaktierenden Gebiete geöffnet,
woraufhin die Rückseite des Bauelementsubstrats und die Sei
tenwände der Kontaktlöcher isoliert werden. Nachfolgend wird
eine Metallisierungsschicht mittels Standardverfahren aufge
bracht, die aus einer oder mehreren Metallisierungsebenen
bestehen kann. Somit können Kontakte zwischen hochdotierten
Anschlußgebieten oder einer der Metallisierungsebenen des
Bauelementsubstrats und einer Rückseitenmetallisierung des
Substrats realisiert werden.
Ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfin
dung wird nachfolgend bezugnehmend auf die beiliegenden
Zeichnungen näher erläutert. Es zeigen:
Fig. 1 bis 3 schematische Querschnittansichten zur Veran
schaulichung des erfindungsgemäßen Verfahrens.
In Fig. 1 ist ein Halbleitersubstrat 2 dargestellt, wobei
an einer Oberfläche desselben bereits Bauelementstrukturen
gebildet sind. Das Halbleitersubstrat 2 besteht vorzugsweise
aus Silizium. In der Oberfläche des Halbleitersubstrats sind
fertig prozessierte Schaltungsstrukturen und/oder Sensorflä
chen 4 gebildet. Ferner ist ein hochdotierter Anschlußbe
reich 6 vorgesehen. Die Sensorstrukturen 4 können beispiels
weise über eine Metallisierungsschicht 8, die beispielsweise
aus einer Aluminiumlegierung besteht, mit dem hochdotierten
Bereich 6 verbunden sein. Um eine Isolation der Metallisie
rungsschicht 8 von dem Halbleitersubstrat 2 zu gewährleis
ten, sind Isolatorschichten 10 vorgesehen. Die gesamte Ober
fläche des Bauelementsubstrats ist mit einer dielektrischen
Schicht 12 passiviert. Die in Fig. 1 dargestellte Struktur
kann ein Bauelementsubstrat sein, daß bereits von der Rück
seite her gedünnt ist. Soll eine derartige Dünnung bis auf
eine Dicke von weniger als 50 µm erfolgen, ist es bevorzugt,
auf der Vorderseite ein Handhabungssubstrat (nicht darge
stellt) vorzusehen.
Wie nun in Fig. 2 gezeigt ist, wird nachfolgend von der
Rückseite her eine Ätzgrube 14 in dem Halbleitersubstrat 2
gebildet, die bis zu dem Anschlußbereich 6 reicht. Es ist
offensichtlich, daß beispielsweise bei der Herstellung einer
Mehrzahl von Halbleiterbauelementstrukturen im Waferverbund
gleichzeitig eine Mehrzahl solcher Ätzgruben geöffnet werden
kann. Das Öffnen der Ätzgruben erfolgt vorzugsweise mittels
eines anisotropen Naßätzens. Dazu wird bei bevorzugten Aus
führungsformen der vorliegenden Erfindung nach dem Abschei
den einer geeigneten Hartmaskenschicht und deren Strukturie
rung, die mittels eines herkömmlichen Standardlithographie
schrittes durchgeführt wird, das Ätzen mittels einer
KOH- oder Cholin-Lösung oder einem Gemisch aus Monoethanolamin,
Dimethylsulfoxid und Wasser realisiert. Sind als Halbleiter
substrat Siliziumscheiben der Kristallorientierung <100<
verwendet, bilden sich hierbei Ätzgruben mit Öffnungsflanken
von 55° zur Scheibenoberfläche aus. Nach dem Öffnen der Ätz
gruben wird auf die Rückseite des Halbleitersubstrats 2 und
gleichzeitig auf die Seitenwände der Ätzgrube 14 eine Iso
lierungsschicht 16 aufgebracht. Diese Isolierungsschicht
dient zur elektrischen Isolation zwischen der nachfolgend
realisierten leitfähigen Verbindung und dem Siliziumsub
strat. Die sich ergebende Struktur ist in Fig. 2 darge
stellt.
In der Isolierungsschicht 16 wird dann in dem Abschnitt des
Anschlußbereichs 6 eine Kontaktierungsöffnung 18 erzeugt,
wobei alternativ die Isolierungsschicht 16 bereits mit einer
solchen Öffnung erzeugt wird. Abschließend wird eine Metal
lisierungsschicht 20 auf die Isolierungsschicht 16 aufge
bracht, so daß die Metallisierung in der Kontaktierungsöff
nung 18 in Kontakt zu dem Anschlußbereich 6 ist. Somit ist
eine einfache leitfähige Verbindung zwischen Kontaktberei
chen auf der Rückseite des Halbleitersubstrats 2 und dem An
schlußbereich 6 hergestellt. Die Metallschicht 20 kann dabei
zunächst ganz flächig abgeschieden werden und danach auf der
Rückseite des Halbleitersubstrats 2 in der gewünschten Weise
strukturiert werden.
Die vorliegende Erfindung schafft somit ein Verfahren zur
Rückseitenkontaktierung von elektrischen Bauelementen, deren
Prozessierung auf der Vorderseite abgeschlossen ist. Gemäß
der vorliegenden Erfindung werden keine Prozesse zur Rück
seitenkontaktierung durchgeführt, die sich auf die Prozes
sierung und/oder das Temperatur-Budget der fertig prozes
sierten Bauelemente auf der Vorderseite auswirken. Gemäß der
vorliegenden Erfindung sind die Bauelementeprozessierung auf
der Vorderseite und die Rückseitenkontaktierung vollständig
unabhängig voneinander.
Claims (2)
1. Verfahren zur Herstellung eines Halbleiterbauelements mit
Rückseitenkontaktierung, mit folgenden Schritten:
Erzeugen von Bauelementstrukturen (4, 6, 8, 10) des Halb leiterbauelements in ersten Hauptoberfläche eines Halb leitersubstrats (2);
Bilden einer Ätzgrube in der zweiten Hauptoberfläche des Halbleitersubstrats (2), die sich bis zu einem hochdo tierten Anschlußbereich (6) der Bauelementstruktur oder einer Metallisierungsebene der Bauelementstruktur er streckt;
Erzeugen einer Isolationsschicht (16) auf zumindest Be reichen der zweiten Hauptoberfläche, die die Ätzgrube (14) umfassen, derart, daß zumindest ein Abschnitt des hochdotierten Anschlußbereichs (6) oder der Metallisie rungsebene freibleibt; und
Erzeugen einer Metallisierungsschicht (20) auf der Isola tionsschicht (16), derart, daß die Metallisierungsschicht (20) den freibleibenden Abschnitt (18) des hochdotierten Anschlußbereichs (6) oder der Metallisierungsebene mit einem Kontaktbereich auf der zweiten Hauptoberfläche des Halbleitersubstrats (2) elektrisch leitfähig verbindet.
Erzeugen von Bauelementstrukturen (4, 6, 8, 10) des Halb leiterbauelements in ersten Hauptoberfläche eines Halb leitersubstrats (2);
Bilden einer Ätzgrube in der zweiten Hauptoberfläche des Halbleitersubstrats (2), die sich bis zu einem hochdo tierten Anschlußbereich (6) der Bauelementstruktur oder einer Metallisierungsebene der Bauelementstruktur er streckt;
Erzeugen einer Isolationsschicht (16) auf zumindest Be reichen der zweiten Hauptoberfläche, die die Ätzgrube (14) umfassen, derart, daß zumindest ein Abschnitt des hochdotierten Anschlußbereichs (6) oder der Metallisie rungsebene freibleibt; und
Erzeugen einer Metallisierungsschicht (20) auf der Isola tionsschicht (16), derart, daß die Metallisierungsschicht (20) den freibleibenden Abschnitt (18) des hochdotierten Anschlußbereichs (6) oder der Metallisierungsebene mit einem Kontaktbereich auf der zweiten Hauptoberfläche des Halbleitersubstrats (2) elektrisch leitfähig verbindet.
2. Verfahren nach Anspruch 1, bei dem vor dem Bilden der
Ätzgrube (14) ein Handhabungssubstrat auf die erste
Hauptoberfläche des Halbleiterchips (2) aufgebracht wird,
woraufhin das Halbleitersubstrat (2) von der der ersten
Hauptoberfläche gegenüberliegenden zweiten Hauptoberflä
che her gedünnt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19846232A DE19846232A1 (de) | 1998-09-03 | 1998-10-07 | Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19840194 | 1998-09-03 | ||
DE19846232A DE19846232A1 (de) | 1998-09-03 | 1998-10-07 | Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19846232A1 true DE19846232A1 (de) | 2000-03-09 |
Family
ID=7879700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19846232A Withdrawn DE19846232A1 (de) | 1998-09-03 | 1998-10-07 | Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19846232A1 (de) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6521512B2 (en) | 2000-10-04 | 2003-02-18 | Infineon Technologies Ag | Method for fabricating a thin, free-standing semiconductor device layer and for making a three-dimensionally integrated circuit |
DE10141571A1 (de) * | 2001-08-24 | 2003-03-13 | Schott Glas | Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung |
DE10244077A1 (de) * | 2002-09-06 | 2004-03-11 | INSTITUT FüR MIKROTECHNIK MAINZ GMBH | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung |
DE10260961A1 (de) * | 2002-12-20 | 2004-07-01 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG | Halbleitersensor mit frontseitiger Kontaktierung |
EP1505643A3 (de) * | 2003-08-06 | 2009-05-06 | Sanyo Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zu Ihrer Herstellung |
US7662670B2 (en) | 2002-10-30 | 2010-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
US7700957B2 (en) | 2001-08-24 | 2010-04-20 | Schott Ag | Process for making contact with and housing integrated circuits |
US7719102B2 (en) | 2002-06-18 | 2010-05-18 | Sanyo Electric Co., Ltd. | Semiconductor device |
US7795115B2 (en) | 2005-12-28 | 2010-09-14 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
US8105856B2 (en) | 2002-04-23 | 2012-01-31 | Semiconductor Components Industries, Llc | Method of manufacturing semiconductor device with wiring on side surface thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3986196A (en) * | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
US4505799A (en) * | 1983-12-08 | 1985-03-19 | General Signal Corporation | ISFET sensor and method of manufacture |
US5122856A (en) * | 1987-11-13 | 1992-06-16 | Nissan Motor Co., Ltd. | Semiconductor device |
US5166097A (en) * | 1990-11-26 | 1992-11-24 | The Boeing Company | Silicon wafers containing conductive feedthroughs |
-
1998
- 1998-10-07 DE DE19846232A patent/DE19846232A1/de not_active Withdrawn
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3986196A (en) * | 1975-06-30 | 1976-10-12 | Varian Associates | Through-substrate source contact for microwave FET |
US4505799A (en) * | 1983-12-08 | 1985-03-19 | General Signal Corporation | ISFET sensor and method of manufacture |
US5122856A (en) * | 1987-11-13 | 1992-06-16 | Nissan Motor Co., Ltd. | Semiconductor device |
US5166097A (en) * | 1990-11-26 | 1992-11-24 | The Boeing Company | Silicon wafers containing conductive feedthroughs |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6521512B2 (en) | 2000-10-04 | 2003-02-18 | Infineon Technologies Ag | Method for fabricating a thin, free-standing semiconductor device layer and for making a three-dimensionally integrated circuit |
US7821106B2 (en) | 2001-08-24 | 2010-10-26 | Schott Ag | Process for making contact with and housing integrated circuits |
DE10141571A1 (de) * | 2001-08-24 | 2003-03-13 | Schott Glas | Verfahren zur Herstellung von dreidimensional aufgebauten integrierten Schaltungen und mehrschichtige Schaltungsanordnung |
US8349707B2 (en) | 2001-08-24 | 2013-01-08 | Wafer-Level Packaging Portfolio Llc | Process for making contact with and housing integrated circuits |
DE10141571B4 (de) * | 2001-08-24 | 2005-01-27 | Schott Ag | Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist |
DE10141571B8 (de) * | 2001-08-24 | 2005-05-25 | Schott Ag | Verfahren zum Zusammenbau eines Halbleiterbauelements und damit hergestellte integrierte Schaltungsanordnung, die für dreidimensionale, mehrschichtige Schaltungen geeignet ist |
US7700957B2 (en) | 2001-08-24 | 2010-04-20 | Schott Ag | Process for making contact with and housing integrated circuits |
US7880179B2 (en) | 2001-08-24 | 2011-02-01 | Wafer-Level Packaging Portfolio Llc | Process for making contact with and housing integrated circuits |
US8105856B2 (en) | 2002-04-23 | 2012-01-31 | Semiconductor Components Industries, Llc | Method of manufacturing semiconductor device with wiring on side surface thereof |
US7719102B2 (en) | 2002-06-18 | 2010-05-18 | Sanyo Electric Co., Ltd. | Semiconductor device |
DE10244077A1 (de) * | 2002-09-06 | 2004-03-11 | INSTITUT FüR MIKROTECHNIK MAINZ GMBH | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung |
DE10244077B4 (de) * | 2002-09-06 | 2007-03-15 | INSTITUT FüR MIKROTECHNIK MAINZ GMBH | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung |
US7662670B2 (en) | 2002-10-30 | 2010-02-16 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device |
US7799606B2 (en) | 2002-12-20 | 2010-09-21 | Endress + Hauser Conducta Gesellschaft Fur Mess- U. Regeltechnik Mbh + Co. Kg | Semiconductor sensor having a front-side contact zone |
DE10260961A1 (de) * | 2002-12-20 | 2004-07-01 | Endress + Hauser Conducta Gesellschaft für Mess- und Regeltechnik mbH + Co. KG | Halbleitersensor mit frontseitiger Kontaktierung |
US7919875B2 (en) | 2003-08-06 | 2011-04-05 | Sanyo Electric Co., Ltd. | Semiconductor device with recess portion over pad electrode |
EP1505643A3 (de) * | 2003-08-06 | 2009-05-06 | Sanyo Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zu Ihrer Herstellung |
US7795115B2 (en) | 2005-12-28 | 2010-09-14 | Sanyo Electric Co., Ltd. | Method of manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4400985C1 (de) | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung | |
DE19813239C1 (de) | Verdrahtungsverfahren zur Herstellung einer vertikalen integrierten Schaltungsstruktur und vertikale integrierte Schaltungsstruktur | |
DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
DE3916228C2 (de) | Halbleiterspeichervorrichtung mit Stapelkondensatorzellenstruktur und Verfahren zu ihrer Herstellung | |
DE4235534C2 (de) | Verfahren zum Isolieren von Feldeffekttransistoren | |
DE2661098C2 (de) | ||
DE10132024A1 (de) | Halbleiter-Bauteil und Verfahren zu dessen Herstellung | |
DE19718721C2 (de) | DRAM-Zellenanordnung und Verfahren zu deren Herstellung | |
DE19509198C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Mehrschichtverbindungsstruktur | |
DE19509846A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
WO2006066690A1 (de) | Bauelement mit halbleiterübergang und verfahren zur herstellung | |
DE19846232A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit Rückseitenkontaktierung | |
DE43244T1 (de) | Statische fet-flip-flop-speicherzelle mit einer einzigen polykristallinen siliziumschicht. | |
DE10054190C2 (de) | Verfahren zum Einebnen einer Isolierung in Form eines flachen Grabens | |
DE102022122467A1 (de) | Dielektrische schicht, die ein metallpad einer glasdurchführung von einer oberfläche des glases trennt | |
DE19843624C1 (de) | Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung | |
DE10260616B3 (de) | Verfahren zur Simultanen Bildung von Bauelementenkontakten und Rückseitenkontakten auf Wafern mit einer vergrabenen Isolatorschicht | |
DE10223748A1 (de) | Integrierte Schaltungsvorrichtung, die selbstjustierte Kontakte mit einer erhöhten Ausrichtungsgrenze aufweisen, und Verfahren zur Herstellung derselben | |
DE10205122A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE19804004A1 (de) | Verfahren zum Herstellen eines CCD-Bildsensors | |
DE10244077A1 (de) | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung | |
WO1999056315A1 (de) | Verfahren zur kontaktierung eines elektrischen bauelements und elektrisches bauelement | |
DE4430812C1 (de) | Verfahren zum Herstellen eines ionensensitiven Feldeffekttransistors mit Rückseitenkontakt | |
DE19904571C1 (de) | Verfahren zur Herstellung einer integrierten Schaltungsanordnung aus zwei Substraten, wobei die Schaltungsstrukturen des Substrate exakt gegeneinander ausgerichtet sind | |
DE19746642C2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements sowie dessen Verwendung in einer Chipkarte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8130 | Withdrawal |