DE19845316C2 - Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung - Google Patents

Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung

Info

Publication number
DE19845316C2
DE19845316C2 DE19845316A DE19845316A DE19845316C2 DE 19845316 C2 DE19845316 C2 DE 19845316C2 DE 19845316 A DE19845316 A DE 19845316A DE 19845316 A DE19845316 A DE 19845316A DE 19845316 C2 DE19845316 C2 DE 19845316C2
Authority
DE
Germany
Prior art keywords
metal
semiconductor chip
conductor tracks
metal conductor
parts
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19845316A
Other languages
English (en)
Other versions
DE19845316A1 (de
Inventor
Dong Seok Chun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conversant IP NB 868 Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19845316A1 publication Critical patent/DE19845316A1/de
Application granted granted Critical
Publication of DE19845316C2 publication Critical patent/DE19845316C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73219—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

Die vorliegende Erfindung betrifft ein stapelbares Ball-Grid-Array-(BGA-)Halbleitergehäuse (Kugel-Gitter- Matrix-Halbleitergehäuse) und ein Verfahren zu dessen Her­ stellung.
Viele Firmen unternehmen gegenwärtig große Anstrengun­ gen, hoch integrierte Gehäuse mit hoher Pinanzahl (Kontakt­ zahl), wie zum Beispiel ein BGA-Halbleitergehäuse, bei dem eine Mehrzahl von Lotkugeln, die an einem Substrat ange­ bracht sind, als externe Anschlüsse verwendet werden, zu erzeugen. Ein Micro-BGA-Halbleitergehäuse, hergestellt, indem eine Mehrzahl von Lotkugeln durch Erwärmen in einem Ofen an einer oberen oder einer unteren Oberfläche eines Substrats angebracht werden, hat dahingehend Vorteile, daß dessen Produktivität erhöht wird und daß die externen An­ schlüsse bei Einwirkung von außen kaum verformt werden, da jeder der externen Anschlüsse eine Kugelform aufweist.
Nun wird mit Bezug auf die beigefügte Fig. 1 die Struk­ tur eines BGA-Halbleitergehäuses gemäß dem Stand der Technik beschrieben, wie er z. B. aus der Schrift US 5,477,611 be­ kannt ist.
In Fig. 1 ist ein Elastomer 2 an einer mittigen Positi­ on einer oberen Oberfläche eines Halbleiterchips 1 ange­ bracht und ein Klebstoffharz 3 mit hohem Haftvermögen auf dem Elastomer 2 geformt. Eine Mehrzahl von Metalleiterbah­ nen, die elektrische Signale übertragen, ist auf dem Kleb­ stoffharz 3 angebracht und ein Endteil jeder der Metallei­ terbahnen ist mit einer Metallzuleitung 4b verbunden, die mit einer auf einem Randteil der oberen Oberfläche des Halbleiterchips 1 geformten Kontaktfläche 6 verbunden ist. Ein Lötstopplack 5 bedeckt die Metalleiterbahnen 4a und das Klebstoffharz 3 abgesehen von Teilen der Metalleiterbahnen, auf denen Lotkugeln angebracht werden, und eine Kapselung 7 bedeckt die obere Oberfläche des Halbleiterchips 1 und die Metallzuleitungen 4b, die nicht mit dem Lötstopplack 5 be­ deckt sind. Zusätzlich sind auf den Metalleiterbahnen 4a leitende Kugeln 8 geformt und dienen als Ausgangsanschlüsse.
Da die leitenden Kugeln jedoch nur an einer Seite von Oberflächen des Gehäuses freigelegt sind (in Fig. 1 sind die leitenden Kugeln an dessen oberer Oberfläche freigelegt), ist es mit dem so ausgestatteten BGA-Halbleitergehäuse un­ möglich, ein stapelbares Gehäuse hoher Packungsdichte zu erzeugen.
Die vorliegende Erfindung richtet sich folglich auf ein Halbleitergehäuse, das Probleme infolge von Beschränkungen und Nachteilen des Stands der Technik umgeht.
Es ist Aufgabe der vorliegenden Erfindung, ein stapel­ bares BGA-Halbleitergehäuse und ein Verfahren zu dessen Herstellung bereitzustellen, die Vorteile des BGA-Gehäuses gemäß dem Stand der Technik wie keine Verformung äußerer Zuleitungen, Eignung für das Gehäuse mit hoher Pinanzahl und hervorragende Leitfähigkeit aufrechterhalten und auch die Dichte bestückter Halbleitergehäuse erhöhen.
Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargestellt und werden zum Teil aus der Beschreibung ersichtlich oder können durch Umsetzen der Erfindung in die Praxis erfahren werden. Die Aufgaben und andere Vorteile der Erfindung werden durch die insbesondere sowohl in der schriftlichen Beschreibung und den Ansprüchen als auch in den beigefügten Figuren darge­ stellte Struktur verwirklicht und erreicht.
Die Erfindung beinhaltet ein stapelbares BGA-Halb­ leitergehäuse: ein Trägerglied, ausgestattet mit einer Trägerplatte, einem auf einem Oberteil der Trägerplatte entlang deren Randteil geformten Trägerrahmen, an oberen und unteren Oberflächen des Trägerrahmens freigelegten Metallmustern, an einem Unterteil der Trägerplatte geformten und mit den Me­ tallmustern verbundenen Metalleiterbahnen, einem Lötstopp­ lack, der die Metalleiterbahnen abschirmt, und durch teil­ weises Freilegen der Metalleiterbahnen geformten Verbin­ dungsteilen; einen auf der Trägerplatte des Trägerglieds angebrachten Halbleiterchip, der auf einem Randteil von dessen oberer Oberfläche Kontaktflächen aufweist; an einem Oberteil des Halbleiterchips angebrachte Metalleiterbahnen; Metallzuleitungen, die mit Endteilen der Metalleiterbahnen und den Kontaktflächen des Halbleiterchips verbunden sind und zu einer Außenseite des Halbleiterchips verlaufen, um dadurch mit oberen Oberflächen der Metallmuster verbunden zu werden; eine Mehrzahl von leitenden Kugeln, die an den Me­ talleiterbahnen angebracht sind; einen Lötstopplack, der die Metalleiterbahnen bedeckt; und eine Kapselung die die Metal­ leiterbahnen, die Metallzuleitungen, die Metallmuster und Teile der oberen Oberfläche des Halbleiterchips bedeckt.
Außerdem wird ein Verfahren zur Herstellung eines sta­ pelbaren BGA-Halbleitergehäuses bereitgestellt, das beinhal­ tet: Formen eines Trägerglieds, das eine Trägerplatte, einen auf einem Oberteil der Trägerplatte entlang deren Randteil geformten Trägerrahmen, an oberen und unteren Oberflächen des Trägerrahmens freigelegte Metallmuster, an einem Unter­ teil der Trägerplatte geformte und mit den Metallmustern verbundene Metalleiterbahnen, einen Lötstopplack, der die Metallleiterbahnen abschirmt, und durch teilweises Freilegen der Metalleiterbahnen geformte Verbindungsteile beinhaltet; Anbringen der Metallmuster auf einem Halbleiterchip, der auf einem Randteil von dessen oberer Oberfläche Kontaktflächen aufweist; Formen eines Lötstopplacks auf den Metalleiterbah­ nen; Freilegen von Teilen oberer Oberflächen der Metallei­ terbahnen durch teilweises Entfernen des Lötstopplacks;
Anbringen des Halbleiterchips auf der Trägerplatte; Formen von Metalleiterbahnen und Metallzuleitungen durch Anbringen der Metallmuster an den Kontaktflächen des Halbleiterchips; Verbinden eines Endteils jeder der Metallzuleitungen mit oberen Oberflächen der Metallmuster; Abdecken der Metallzu­ leitungen, der Kontaktflächen und von Teilen des Halbleiter­ chips mit einer Kapselung; und Anbringen leitender Kugeln an entsprechenden freigelegten Teilen der Metalleiterbahnen des Oberteils des Halbleiterchips.
Die beigefügten Figuren zeigen Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären.
Fig. 1 ist ein vertikaler Schnitt durch ein BGA-Halb­ leitergehäuse gemäß dem Stand der Technik;
Fig. 2 ist ein vertikaler Schnitt durch ein stapelbares BGA-Halbleitergehäuse gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
Fig. 3 ist ein vertikaler Schnitt durch ein stapelbares BGA-Halbleitergehäuse gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
Fig. 4 ist ein vertikaler Schnitt durch gestapelte BGA- Halbleitergehäuse unter Verwenden eines stapelbaren BGA- Halbleitergehäuses gemäß der vorliegenden Erfindung; und
Fig. 5A bis 5H sind Diagramme des Herstellungsprozes­ ses für ein stapelbares BGA-Halbleitergehäuse gemäß der vorliegenden Erfindung.
Nun wird im Detail auf die bevorzugten Ausführungsfor­ men der vorliegenden Erfindung Bezug genommen, für die in den beigefügten Figuren Beispiele dargestellt sind.
Fig. 2 zeigt ein stapelbares BGA-Halbleitergehäuse gemäß einer ersten Ausführungsform der vorliegenden Erfin­ dung.
Zunächst wird ein Trägerglied 21 bereitgestellt, in dem eine Halbleiterchipvorrichtung plaziert wird. Die Struktur des Trägerglieds 21 ist folgende. Ein Trägerrahmen 25 vorbe­ stimmter Höhe ist entlang einem Randbereich auf einer Trä­ gerplatte 23 geformt. Metalleiterbahnen 24a mit demselben Muster wie Metalleiterbahnen 4a, die auf einer oberen Ober­ fläche des Halbleiterchips 1 geformt werden, sind an einer unteren Oberfläche der Trägerplatte 23 angebracht. Außerdem verhindert ein Lötstopplack 27, der die Metalleiterbahnen 24a und die Trägerplatte 23 bedeckt, daß leitende Kugeln, externe Anschlüsse und die Metalleiterbahnen 24a kurzge­ schlossen werden und schützt die Metalleiterbahnen 24a vor Einwirkung von außen. Der Lötstopplack 27 wird teilweise entfernt, um dadurch Teile der Metalleiterbahnen 24a freizu­ legen. Freigelegte Teile der Metalleiterbahnen 24a sind hier Verbindungsteile 24b. Die Verbindungsteile 24b entsprechen jeweils leitenden Kugeln 8a, die auf den auf dem Halbleiter­ chip 1 angebrachten Metalleiterbahnen 4a geformt sind.
Ferner sind Metallmuster 26, die zu Leiterbahnen wer­ den, in den Trägerrahmen 25, der die vorbestimmte Höhe auf­ weist und entlang dem Randbereich auf der Trägerplatte 23 geformt ist, gelegt. Die Metallmuster 26 sind mit einem Ende jeder der Metalleiterbahnen 24a verbunden. Das andere Ende jedes der Metallmuster 26 ist an der oberen Oberfläche des Trägerrahmens 25 freigelegt.
Als nächstes wird die Struktur des BGA-Halbleiterchip­ gehäuses erklärt. Der Halbleiterchip 1 ist durch einen Kleb­ stoff auf der Trägerplatte 23 des Trägerglieds 21 und an einer Innenseite des Trägerrahmens 25 angebracht. Ein Ela­ stomer 2 ist an einem Mittelteil der oberen Oberfläche des Halbleiterchips 1 angebracht und ein Klebstoffharz 3 mit hohem Haftvermögen ist auf dem Elastomer 2 geformt. Die Metalleiterbahnen 4a, die elektrische Signale übertragen, sind auf dem Klebstoffharz 3 angebracht und Endteile der Metalleiterbahnen 4a sind mit Metallzuleitungen 4b verbun­ den, die mit auf einem Randteil der oberen Oberfläche des Halbleiterchips 1 geformten Kontaktflächen 6 verbunden sind und zu einer Außenseite des Halbleiterchips 1 verlaufen, um mit Oberflächen der Metallmuster 26 verbunden zu sein.
Ein Lötstopplack 5 bedeckt die obere Oberfläche des Klebstoffharzes 3 und die gesamten Metalleiterbahnen 4a außer den Teilen, an denen die Lotkugeln angebracht sind. Außerdem bedeckt eine Kapselung 28 freigelegte Teile der oberen Oberfläche des Halbleiterchips 1, die Metallzuleitun­ gen 4b und den Oberteil des Trägerrahmens 25. Die leitenden Kugeln 8a sind an den vorbestimmten Teilen der Metalleiter­ bahnen 4a angebracht.
Signale, die vom Halbleiterchip über dessen Kontakt­ flächen ausgegeben werden, können somit über die mit den Metalleiterbahnen 4a verbundenen leitenden Kugeln 8a und die am unteren Teil des Trägerglieds 21 geformten Verbindungs­ teile 24b nach außen übertragen werden.
Das bedeutet, daß die Signalübertragung vom Halbleiter­ chip 1 und externen Schaltungen über die leitenden Kugeln 8a am Oberteil des Halbleiterchips 1 und die Verbindungsteile 24b an dessen Unterteil ermöglicht werden kann, um so gesta­ pelte Halbleitergehäuse herstellen zu können.
Fig. 3 ist ein vertikaler Schnitt durch ein stapelbares BGA-Halbleitergehäuse gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
Die Struktur der zweiten Ausführungsform ist abgesehen davon, daß leitende Kugeln 8b auch an den freigelegten Tei­ len, das heißt den Verbindungsteilen 24b der Metalleiterbah­ nen 24a am Unterteil des Trägerglieds 21 angebracht sind, dieselbe wie die der ersten Ausführungsform. Da gemäß dem BGA-Halbleitergehäuse der zweiten Ausführungsform die Signa­ le über die leitenden Kugeln 8a und die leitenden Kugeln 8b zu den Ober- und Unterteilen des Halbleiterchips 1 übertra­ gen werden, wird es möglich, eine Mehrzahl stapelbarer BGA- Halbleitergehäuse gemäß der ersten oder zweiten Ausführungs­ form der vorliegenden Erfindung zu stapeln und somit nimmt die Packungsdichte des Gehäuses zu.
Fig. 4 zeigt gestapelte BGA-Halbleitergehäuse unter Verwenden des stapelbaren BGA-Halbleitergehäuses gemäß der ersten Ausführungsfarm der vorliegenden Erfindung.
Wie darin gezeigt, wird eine Mehrzahl von stapelbaren BGA-Halbleitergehäusen 100, 110, 120, 130 gestapelt. Leiten­ de Kugeln 108a, die auf einer oberen Oberfläche des Gehäuses 100 geformt sind, entsprechen jeweils Verbindungsteilen 24b einer unteren Oberfläche des BGA-Halbleitergehäuses 110. Leitenden Kugeln 118a, die auf einer oberen Oberfläche des Gehäuses 110 der zweiten Lage geformt sind, entsprechen jeweils Verbindungsteilen 24b einer unteren Oberfläche des BGA-Halbleitergehäuses 120. Zusätzlich entsprechen auf einer oberen Oberfläche des stapelbaren BGA-Halbleitergehäuses 120 der dritten Lage geformte leitende Kugeln 128a jeweils Ver­ bindungsteilen 24b einer unteren Oberfläche des stapelbaren BGA-Halbleitergehäuses 130 der vierten Lage. Fig. 4 zeigt die vier gestapelten BGA-Gehäuse, aber die Anzahl von BGA- Gehäusen kann von Benutzer gewählt werden. Auf dem stapelba­ ren BGA-Halbleitergehäuse 130 geformte leitende Kugeln 138a dienen als externe Anschlüsse, die Signale zu den externen Schaltungen übertragen, indem sie auf Kontaktflächen einer Leiterplatte plaziert werden.
Nun wird das Verfahren zur Herstellung des stapelbaren BGA-Halbleiterchipgehäuses gemäß der vorliegenden Erfindung mit Bezug auf die beigefügten Figuren beschrieben.
In Fig. 5A wird zunächst das Trägerglied 21 bereitge­ stellt. Das Trägerglied 21 beinhaltet: die Trägerplatte 23, die Metalleiterbahnen 24a, von denen jeweils ein Endteil in der Trägerplatte 23 liegt und die an der unteren Oberfläche der Trägerplatte 23 geformt sind und zu einer oberen Ober­ fläche der Trägerplatte 23 verlaufen, den Lötstopplack 27, der die Metalleiterbahnen 24a abgesehen von vorbestimmten Teilen von diesen, das heißt den Verbindungsteilen 24b, bedeckt, den Trägerrahmen 25 vorbestimmter Höhe, der entlang dem Randteil auf der Trägerplatte 23 geformt ist, und die im Trägerrahmen 25 geformten Metallmuster 26, von denen jeweils ein Endteil an der oberen Oberfläche des Trägerrahmens 25 freigelegt und der andere Endteil mit den Metalleiterbahnen 24a verbunden ist, die auf der obere Oberfläche der Träger­ platte 23 verlaufend geformt sind.
Wie in Fig. 5B gezeigt, wird das Elastomer 2, auf des­ sen oberer und unterer Oberfläche das Klebstoffharz 3 aufge­ bracht ist, auf dem Halbleiterchip 1, der auf einem Randteil seiner oberen Oberfläche Kontaktflächen zur Eingabe/Ausgabe von Signalen aufweist, angebracht und die Metallmuster 4 werden auf dem Elastomer 2 angebracht. Ein Endteil jedes der Metallmuster 4 wird am Elastomer 2 angebracht und deren anderer Endteil wird zu einer Außenseite des Elastomers 2 verlaufend geformt. An den Endteilen der Metallmuster 4, die zur Außenseite des Elastomers 2 verlaufend geformt sind, werden Kerben geformt, so daß auch bei einer leichten Ein­ wirkung die Endteile der Metallmuster 4 angrenzend an die Kerben abgeschnitten werden. Als nächstes wird auf den Me­ tallmustern 4 und dem Klebstoffharz 3 der Lötstopplack 5 geformt.
Als nächstes wird der Halbleiterchip 1 von Fig. 5B wie in Fig. 5C gezeigt im Trägerglied 21 von Fig. 5A plaziert.
In Fig. 5D werden die auf dem Halbleiterchip 1 geform­ ten Kontaktflächen 6 unter Verwenden eines Bondwerkzeugs 30 mit den vorbestimmten Teilen der Metallmuster 4 verbunden, indem die vorbestimmten Teile der Metallmuster 4 nach unten gedrückt werden. Fig. 5D geht aus Fig. 30 hervor um zu zei­ gen, wie die Kontaktflächen 6 mit den Metallzuleitungen verbunden werden. Die Teile der Metallmuster 4, die auf der oberen Oberfläche des Elastomers 2 geformt sind, sind hier die Metalleiterbahnen 4a und deren Teile, die mit den Kon­ taktflächen 6 an deren Außenseiten verbunden werden, sind die Metallzuleitungen 4b.
Danach werden in Fig. 5E äußere Endteile der Kerben der Metallzuleitungen 4b, die sich in Richtung der Außenseite des Halbleiterchips 1 erstrecken, durch das Bondwerkzeug 30 abgeschnitten und außerdem werden die Endteile der Metallzu­ leitungen 4b durch Verwenden des Bondwerkzeugs 30 mit den oberen Oberflächen der Metallmuster 26 verbunden, die im Trägerrahmen 25 liegen.
In Fig. 5F wird die Kapselung 28 so geformt, daß sie die Metalleiterbahnen 4a und die auf den Halbleiterchip 1 geformten und mit dem Lötstopplack 5 bedeckten Metallzulei­ tungen 4b bedeckt. Als nächstes wird der auf den Metallei­ terbahnen 4a geformte Lötstopplack 5 teilweise entfernt, um so Teile der Metalleiterbahnen 4a freizulegen.
In Fig. 5G werden die leitenden Kugeln 8a auf den frei­ gelegten Teilen der Metalleiterbahnen 4a plaziert und es wird ein Reflow-Prozeß auf diese angewandt, um so die lei­ tenden Kugeln 8a an den Metalleiterbahnen 4a anzubringen.
Durch Ausführen der Prozesse von Fig. 5A bis 5G wird das stapelbare BGA-Halbleitergehäuse gemäß der ersten Aus­ führungsform der vorliegenden Erfindung fertiggestellt.
Ferner wird zusätzlich der Prozeß von Fig. 5H durchge­ führt, um so das stapelbare BGA-Halbleitergehäuse gemäß der zweiten Ausführungsform zu erzeugen. Das bedeutet, daß die leitenden Kugeln 8b auf den Verbindungsteilen 24b plaziert werden und der Reflow-Prozeß auf diese angewandt wird, um die leitenden Kugeln 8b an den Verbindungsteilen 24b anzu­ bringen.
Wie oben beschrieben, hält das stapelbare BGA-Halb­ leitergehäuse der vorliegenden Erfindung die Vorteile des herkömmlichen BGA-Gehäuses wie z. B. keine Verformung der äußeren Zuleitungen, und Eignung für Gehäuse mit hoher Pinanzahl aufrecht und erhöht zusätzlich die Packungsdichte von Halbleitergehäusen.

Claims (8)

1. Stapelbares BGA-Halbleitergehäuse, das umfaßt:
einen Träger (21), der eine Trägerplatte (23), einen auf einem Oberteil der Trägerplatte (23) entlang deren Rand­ teil geformten Trägerrahmen (25), an oberen und unteren Oberflächen des Trägerrahmens (25) freigelegte Metallmuster (26), an einem Unterteil der Trägerplatte (23) geformte und mit den Metallmustern (26) verbundene erste Metalleiter­ bahnen (24a), eine erste Lötstoppschicht (27), die die er­ sten Metalleiterbahnen (24a) abschirmt, und durch teilweises Freilegen der ersten Metalleiterbahnen (24a) geformte Ver­ bindungsteile (24b) beinhaltet;
einen Halbleiterchip (1), der auf der oberen Oberfläche der Trägerplatte (23) des Trägers (21) angebracht ist und der auf seinem oberen Rand Kontaktflächen (6) aufweist;
zweite Metalleiterbahnen (4a), die auf einem Oberteil des Halbleiterchips (1) angebracht sind;
Metallzuleitungen (4b), die mit Endteilen der zweiten Metalleiterbahnen (4a) und den randseitigen Kontaktflächen (6) des Halbleiterchips (1) verbunden sind und zu einer Außenseite des Halbleiterchips (1) verlaufen, um so mit oberen Oberflächen der Metallmuster (26) verbunden zu sein;
eine Mehrzahl von leitenden Kugeln (8a), die an den zweiten Metalleiterbahnen (4a) am oberen Teil des Halblei­ terchips (1) angebracht sind; wobei die Kugeln (8a) jeweils den Verbindungsteilen (24b) auf der unteren Oberfläche der Trägerplatte (23) entsprechen.
eine zweite Lötstoppschicht (5), die die zweiten Metal­ leiterbahnen (4a) bedeckt; und
eine Kapselung (28), die die zweiten Metalleiterbahnen (4a), die Metallzuleitungen (4b), die Metallmuster (26) auf der oberen Oberfläche des Trägerrahmens (25) und Teile der oberen Oberfläche des Halbleiterchips (1) bedeckt.
2. Gehäuse nach Anspruch 1, worin eine Mehrzahl von leitenden Kugeln (8b) an den Verbin­ dungsteilen (24b) an der unteren Oberfläche der Trägerplatte (23) befestigt ist.
3. Gehäuse nach Anspruch 1, worin die zweiten Metalleiter­ bahnen (4a) durch ein Elastomer (2) am Oberteil des Halblei­ terchips (1) befestigt sind.
4. Verfahren zur Herstellung eines stapelbaren BGA-Halb­ leiterchipgehäuses gemäß den Ansprüchen 1-3 mit den Schrit­ ten:
Formen eines Trägers (21), der eine Trägerplatte (23), einen auf einem Oberteil der Trägerplatte (23) entlang deren Randteil geformten Trägerrahmen (25), an oberen und unteren Oberflächen des Trägerrahmens (25) freigelegte Metallmuster (26), an einem Unterteil der Trägerplatte (23) geformte und mit den Metallmustern (26) verbundene erste Metalleiterbah­ nen (24a), eine erste Lötstoppschicht (27), die die ersten Metalleiterbahnen (24a) abschirmt, und durch teilweises Freilegen der ersten Metalleiterbahnen (24a) geformte Ver­ bindungsteile (24b) beinhaltet;
Anbringen von weiteren Metallmustern (4) auf einem Halbleiterchip (1), der auf seinem oberen Rand Kontaktflä­ chen (6) aufweist, wobei die weiteren Metallmuster (4) zwei­ te Metalleiterbahnen (4a) und Metallzuleitungen (4b) umfas­ sen;
Formen einer zweiten Lötstoppschicht (5) auf den zwei­ ten Metalleiterbahnen (4a);
Freilegen von Teilen oberer Oberflächen der zweiten Metalleiterbahnen (4a) durch teilweises Entfernen der zwei­ ten Lötstoppschicht (5);
Anbringen des Halbleiterchips (1) auf der oberen Ober­ fläche der Trägerplatte (23);
Formen der zweiten Metalleiterbahnen (4a) und Metallzu­ leitungen (4b) durch Anbringen der weiteren Metallmuster (4) an den randseitigen Kontaktflächen (6) des Halbleiterchips (1);
Verbinden eines Endteils jeder der Metallzuleitungen (4b) mit oberen Oberflächen der ersten Metallmuster (26)
Aufbringen einer Kapselung (28) zur Bedeckung der wei­ teren Metallmuster (4) und der randseitigen Kontaktflächen (6) des Halbleiterschips (1); und
Anbringen leitender Kugeln (8a) an entsprechenden frei­ gelegten Teilen der zweiten Metalleiterbahnen (4a) des obe­ ren Teils des Halbleiterchips (1).
5. Verfahren nach Anspruch 4, worin der Schritt Anbringen der weiteren Metallmuster (4) auf dem Halbleiterchip (1) umfaßt:
Anbringen eines Elastomers (2), auf dessen Ober- und Unterseiten ein Klebstoffharz (3) mit hohem Haftvermögen aufgebracht ist, arg der oberen Oberfläche des Halbleiter­ chips (1); und
Anbringen der weiteren Metallmuster (4) auf dem Elasto­ mer (2).
6. Verfahren nach Anspruch 4 oder 5, worin der Schritt Anbringen der weiteren Metallmuster (4) an den randseitigen Kontaktflächen (6) des Halbleiterchips (1) ein Prozeß ist, bei dem vorbestimmte Teile der weiteren Metallmuster (4) mit einem Bondwerkzeug (30) nach unten gedrückt werden und das Bondwerkzeug (30) in jede Richtung bewegt wird.
7. Verfahren nach einem der Ansprüche 4-6, worin der Schritt Anbringen der leitenden Kugeln (8a) an den zweiten Metalleiterbahnen (4a) des Oberteils des Halbleiterchips (1) umfaßt:
Plazieren der leitenden Kugeln (8a) auf den freigeleg­ ten Teilen der zweiten Metalleiterbahnen (4a); und
Anwenden eines Fließlöt-Prozesses auf die leitenden Kugeln (8a).
3. Verfahren nach Anspruch 7, worin leitende Kugeln (8b) auf den Verbindungsteilen (24b) an der unteren Oberfläche der Trägerplatte (23) plaziert werden und ein Fließlöt- Prozeß auf die leitenden Kugeln (8b) angewendet wird.
DE19845316A 1998-05-30 1998-10-01 Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung Expired - Fee Related DE19845316C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980020098A KR100266693B1 (ko) 1998-05-30 1998-05-30 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE19845316A1 DE19845316A1 (de) 1999-12-02
DE19845316C2 true DE19845316C2 (de) 2002-01-24

Family

ID=19537977

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19845316A Expired - Fee Related DE19845316C2 (de) 1998-05-30 1998-10-01 Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (2) US6291259B1 (de)
JP (1) JP3063032B2 (de)
KR (1) KR100266693B1 (de)
DE (1) DE19845316C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768191B2 (en) 2001-08-10 2004-07-27 Infineon Technologies Ag Electronic component with stacked electronic elements

Families Citing this family (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002051217A2 (en) 2000-12-21 2002-06-27 Shellcase Ltd. Packaged integrated circuits and methods of producing thereof
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
KR100318293B1 (ko) * 1999-11-02 2001-12-24 김 무 플립칩 반도체패키지 및 그 제조방법
KR100324333B1 (ko) 2000-01-04 2002-02-16 박종섭 적층형 패키지 및 그 제조 방법
KR100386081B1 (ko) * 2000-01-05 2003-06-09 주식회사 하이닉스반도체 반도체 패키지 및 그 제조 방법
JP3813402B2 (ja) * 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
KR100639700B1 (ko) * 2000-02-14 2006-10-31 삼성전자주식회사 칩 스케일 적층 칩 패키지
JP2001250907A (ja) * 2000-03-08 2001-09-14 Toshiba Corp 半導体装置及びその製造方法
US7102892B2 (en) 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US6545868B1 (en) * 2000-03-13 2003-04-08 Legacy Electronics, Inc. Electronic module having canopy-type carriers
US6624507B1 (en) * 2000-05-09 2003-09-23 National Semiconductor Corporation Miniature semiconductor package for opto-electronic devices
US6916121B2 (en) * 2001-08-03 2005-07-12 National Semiconductor Corporation Optical sub-assembly for optoelectronic modules
US6642613B1 (en) * 2000-05-09 2003-11-04 National Semiconductor Corporation Techniques for joining an opto-electronic module to a semiconductor package
JP3405456B2 (ja) * 2000-09-11 2003-05-12 沖電気工業株式会社 半導体装置，半導体装置の製造方法，スタック型半導体装置及びスタック型半導体装置の製造方法
JP3822043B2 (ja) * 2000-09-25 2006-09-13 太陽誘電株式会社 チップ部品組立体の製造方法
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
KR100375168B1 (ko) * 2000-11-02 2003-03-08 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
JP4586273B2 (ja) * 2001-01-15 2010-11-24 ソニー株式会社 半導体装置構造
AU2002250437A1 (en) * 2001-03-14 2002-09-24 Legacy Electronics, Inc. A method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
DE10120408B4 (de) * 2001-04-25 2006-02-02 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip, elektronische Baugruppe aus gestapelten Halbleiterchips und Verfahren zu deren Herstellung
JP3999945B2 (ja) * 2001-05-18 2007-10-31 株式会社東芝 半導体装置の製造方法
US6548759B1 (en) 2001-06-28 2003-04-15 Amkor Technology, Inc. Pre-drilled image sensor package
US6730536B1 (en) 2001-06-28 2004-05-04 Amkor Technology, Inc. Pre-drilled image sensor package fabrication method
US6486545B1 (en) * 2001-07-26 2002-11-26 Amkor Technology, Inc. Pre-drilled ball grid array package
US7023705B2 (en) 2001-08-03 2006-04-04 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US7269027B2 (en) * 2001-08-03 2007-09-11 National Semiconductor Corporation Ceramic optical sub-assembly for optoelectronic modules
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
US20030038356A1 (en) 2001-08-24 2003-02-27 Derderian James M Semiconductor devices including stacking spacers thereon, assemblies including the semiconductor devices, and methods
US6973225B2 (en) * 2001-09-24 2005-12-06 National Semiconductor Corporation Techniques for attaching rotated photonic devices to an optical sub-assembly in an optoelectronic package
DE10147376B4 (de) * 2001-09-26 2009-01-15 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
JP2005506690A (ja) * 2001-10-09 2005-03-03 テッセラ，インコーポレイテッド 積層パッケージ
TWI237354B (en) * 2002-01-31 2005-08-01 Advanced Semiconductor Eng Stacked package structure
EP1481424B1 (de) * 2002-02-26 2013-09-25 Legacy Electronics, Inc. Modularer ic-träger
US7053485B2 (en) * 2002-08-16 2006-05-30 Tessera, Inc. Microelectronic packages with self-aligning features
DE10239866B3 (de) * 2002-08-29 2004-04-08 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
KR20040026530A (ko) * 2002-09-25 2004-03-31 삼성전자주식회사 반도체 패키지 및 그를 이용한 적층 패키지
WO2004034434A2 (en) * 2002-10-11 2004-04-22 Tessera, Inc. Components, methods and assemblies for multi-chip packages
US7208825B2 (en) * 2003-01-22 2007-04-24 Siliconware Precision Industries Co., Ltd. Stacked semiconductor packages
KR100604821B1 (ko) * 2003-06-30 2006-07-26 삼성전자주식회사 적층형 볼 그리드 어레이 패키지 및 그 제조방법
US7156562B2 (en) * 2003-07-15 2007-01-02 National Semiconductor Corporation Opto-electronic module form factor having adjustable optical plane height
US6985668B2 (en) * 2003-07-15 2006-01-10 National Semiconductor Corporation Multi-purpose optical light pipe
US20050017337A1 (en) * 2003-07-21 2005-01-27 Cherng-Chiao Wu Stacking apparatus for integrated circuit assembly
KR100546374B1 (ko) * 2003-08-28 2006-01-26 삼성전자주식회사 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
DE102004010614B4 (de) * 2004-03-02 2006-12-14 Infineon Technologies Ag Basishalbleiterbauteil für einen Halbleiterbeuteilstapel und Verfahren zur Herstellung desselben
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
DE102004027788A1 (de) * 2004-06-08 2006-01-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Umverdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE102004036909B4 (de) 2004-07-29 2007-04-05 Infineon Technologies Ag Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
KR100658734B1 (ko) 2004-11-11 2006-12-19 주식회사 유니세미콘 스택 패키지 및 그 제조방법
KR100626618B1 (ko) * 2004-12-10 2006-09-25 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법
JP4444088B2 (ja) * 2004-12-10 2010-03-31 新光電気工業株式会社 半導体装置
WO2006076381A2 (en) * 2005-01-12 2006-07-20 Legacy Electronics, Inc. Radial circuit board, system, and methods
WO2006088270A1 (en) * 2005-02-15 2006-08-24 Unisemicon Co., Ltd. Stacked package and method of fabricating the same
JP2006351565A (ja) * 2005-06-13 2006-12-28 Shinko Electric Ind Co Ltd 積層型半導体パッケージ
US20070141751A1 (en) * 2005-12-16 2007-06-21 Mistry Addi B Stackable molded packages and methods of making the same
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
DE102006024147B3 (de) * 2006-05-22 2007-11-29 Infineon Technologies Ag Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
US7550834B2 (en) * 2006-06-29 2009-06-23 Sandisk Corporation Stacked, interconnected semiconductor packages
US7615409B2 (en) * 2006-06-29 2009-11-10 Sandisk Corporation Method of stacking and interconnecting semiconductor packages via electrical connectors extending between adjoining semiconductor packages
SG139573A1 (en) * 2006-07-17 2008-02-29 Micron Technology Inc Microelectronic packages with leadframes, including leadframes configured for stacked die packages, and associated systems and methods
US7901989B2 (en) * 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US7829438B2 (en) * 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US8513789B2 (en) * 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
JP5572089B2 (ja) 2007-07-27 2014-08-13 テッセラ，インコーポレイテッド 適用後パッド延在部を伴う再構成ウエハ積層パッケージング
US8551815B2 (en) 2007-08-03 2013-10-08 Tessera, Inc. Stack packages using reconstituted wafers
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8188586B2 (en) * 2007-11-01 2012-05-29 Stats Chippac Ltd. Mountable integrated circuit package system with mounting interconnects
US20090152740A1 (en) * 2007-12-17 2009-06-18 Soo-San Park Integrated circuit package system with flip chip
US8120186B2 (en) 2008-02-15 2012-02-21 Qimonda Ag Integrated circuit and method
US7919871B2 (en) * 2008-03-21 2011-04-05 Stats Chippac Ltd. Integrated circuit package system for stackable devices
WO2009154761A1 (en) * 2008-06-16 2009-12-23 Tessera Research Llc Stacking of wafer-level chip scale packages having edge contacts
US7859094B2 (en) * 2008-09-25 2010-12-28 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US8458477B2 (en) * 2008-12-01 2013-06-04 Novell, Inc. Communication with non-repudiation
KR101534680B1 (ko) * 2009-02-23 2015-07-07 삼성전자주식회사 적층형 반도체 패키지
JP2010212273A (ja) * 2009-03-06 2010-09-24 Elpida Memory Inc 半導体パッケージ用基板、該基板を用いた半導体パッケージ、および半導体パッケージ用基板の製造方法
KR101187214B1 (ko) * 2009-03-13 2012-10-02 테세라, 인코포레이티드 본드 패드를 통과하여 연장된 비아를 갖는 마이크로전자 소자를 포함하는 적층형 마이크로전자 어셈블리
US20100244212A1 (en) * 2009-03-27 2010-09-30 Jong-Woo Ha Integrated circuit packaging system with post type interconnector and method of manufacture thereof
US8236610B2 (en) * 2009-05-26 2012-08-07 International Business Machines Corporation Forming semiconductor chip connections
GB2477291B (en) * 2010-01-27 2014-06-11 Thales Holdings Uk Plc Microwave circuit package
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8409923B2 (en) * 2011-06-15 2013-04-02 Stats Chippac Ltd. Integrated circuit packaging system with underfill and method of manufacture thereof
US8697457B1 (en) 2011-06-22 2014-04-15 Bae Systems Information And Electronic Systems Integration Inc. Devices and methods for stacking individually tested devices to form multi-chip electronic modules
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
JP2016092292A (ja) * 2014-11-07 2016-05-23 イビデン株式会社 配線板およびその製造方法
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9917041B1 (en) * 2016-10-28 2018-03-13 Intel Corporation 3D chip assemblies using stacked leadframes
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10879195B2 (en) * 2018-02-15 2020-12-29 Micron Technology, Inc. Method for substrate moisture NCF voiding elimination

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
EP0704897A2 (de) * 1994-09-30 1996-04-03 Nec Corporation Halbleiteranordnung
JPH09321169A (ja) * 1996-05-24 1997-12-12 Toray Ind Inc 半導体パッケージ、半導体パッケージ回路板および半導体パッケージ用部材

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US6025258A (en) * 1994-01-20 2000-02-15 Fujitsu Limited Method for fabricating solder bumps by forming solder balls with a solder ball forming member
KR950027550U (ko) * 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5776796A (en) * 1994-05-19 1998-07-07 Tessera, Inc. Method of encapsulating a semiconductor package
JP2531382B2 (ja) * 1994-05-26 1996-09-04 日本電気株式会社 ボ―ルグリッドアレイ半導体装置およびその製造方法
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5821456A (en) * 1996-05-01 1998-10-13 Motorola, Inc. Microelectronic assembly including a decomposable encapsulant, and method for forming and reworking same
US6054337A (en) * 1996-12-13 2000-04-25 Tessera, Inc. Method of making a compliant multichip package
KR100214549B1 (ko) * 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
US6117705A (en) * 1997-04-18 2000-09-12 Amkor Technology, Inc. Method of making integrated circuit package having adhesive bead supporting planar lid above planar substrate
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US5950072A (en) * 1997-07-25 1999-09-07 Stmicroelectronics, Inc. Low-profile removable ball-grid-array integrated circuit package
KR100266637B1 (ko) * 1997-11-15 2000-09-15 김영환 적층형볼그리드어레이반도체패키지및그의제조방법
US6051890A (en) * 1997-12-24 2000-04-18 Intel Corporation Interleaving a bondwire between two bondwires coupled to a same terminal
US6020633A (en) * 1998-03-24 2000-02-01 Xilinx, Inc. Integrated circuit packaged for receiving another integrated circuit
US6028365A (en) * 1998-03-30 2000-02-22 Micron Technology, Inc. Integrated circuit package and method of fabrication
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
US5977640A (en) * 1998-06-26 1999-11-02 International Business Machines Corporation Highly integrated chip-on-chip packaging
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172303A (en) * 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5454160A (en) * 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
EP0704897A2 (de) * 1994-09-30 1996-04-03 Nec Corporation Halbleiteranordnung
JPH09321169A (ja) * 1996-05-24 1997-12-12 Toray Ind Inc 半導体パッケージ、半導体パッケージ回路板および半導体パッケージ用部材

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768191B2 (en) 2001-08-10 2004-07-27 Infineon Technologies Ag Electronic component with stacked electronic elements

Also Published As

Publication number Publication date
KR19990086916A (ko) 1999-12-15
KR100266693B1 (ko) 2000-09-15
US20010048151A1 (en) 2001-12-06
JP3063032B2 (ja) 2000-07-12
JPH11354669A (ja) 1999-12-24
US6291259B1 (en) 2001-09-18
DE19845316A1 (de) 1999-12-02
US6407448B2 (en) 2002-06-18

Similar Documents

Publication Publication Date Title
DE19845316C2 (de) Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19802347B4 (de) Stapelbares Halbleitersubstrat und stapelbare Halbleiterbaugruppe sowie Herstellungsverfahren derselben und Herstellungsverfahren eines stapelbaren Halbleiterbaugruppenmoduls
DE69133558T2 (de) Halbleiterchipanordnung und Verfahren zu Ihrer Herstellung
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE19716668C2 (de) Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen
DE10009733B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE10147955A1 (de) Halbleitervorrichtung
DE102007002707A1 (de) System-in Package-Modul
DE4421077A1 (de) Halbleitergehäuse und Verfahren zu dessen Herstellung
DE19628376A1 (de) Integrierte Schaltkreisanordnung und Verfahren zu deren Herstellung
DE102005043557A1 (de) Halbleiterbauteil mit Durchkontakten zwischen Oberseite und Rückseite und Verfahren zur Herstellung desselben
DE10045043A1 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE19725464A1 (de) Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung
DE10027852A1 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und zum Anordnen auf einem Substrat geeignetes Halbleiterbaelement
DE69723801T2 (de) Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE10127009A1 (de) Kunststoffgehäuse mit mehreren Halbleiterchips und einer Umverdrahtungsplatte sowie ein Verfahren zur Herstellung des Kunststoffgehäuses in einer Spritzgußform
DE19929606A1 (de) Integrierte Schaltung und Verfahren zu ihrer Herstellung
DE10136655C1 (de) Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben
DE19821916C2 (de) Halbleitereinrichtung mit einem BGA-Substrat
DE102004036909A1 (de) Halbleiterbasisbauteil mit Verdrahtungssubstrat und Zwischenverdrahtungsplatte für einen Halbleiterbauteilstapel sowie Verfahren zu deren Herstellung
DE4234700A1 (de) Halbleiterkompaktanordnung
DE10002639A1 (de) Bandträger für einen BGA und eine Halbleitervorrichtung, die diesen benutzt
EP0907966B1 (de) Integrierte halbleiterschaltung
DE10260005A1 (de) Chippaket und Verfahren zu seiner Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAELTE,

R081 Change of applicant/patentee

Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA

Free format text: FORMER OWNER: LG SEMICON CO., LTD., CHEONGJU, CHUNGCHEONGBUK, KR

Effective date: 20111130

Owner name: 658868 N.B. INC., CA

Free format text: FORMER OWNER: LG SEMICON CO., LTD., CHEONGJU, KR

Effective date: 20111130

R082 Change of representative

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

Effective date: 20111130

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Effective date: 20111130

Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE

Effective date: 20111130

Representative=s name: ISARPATENT, DE

Effective date: 20111130

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

Effective date: 20111130

R082 Change of representative

Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE

R081 Change of applicant/patentee

Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KYONGGI, KR

Effective date: 20120821

Owner name: 658868 N.B. INC., CA

Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KR

Effective date: 20120821

R082 Change of representative

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

Effective date: 20120907

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

Effective date: 20120821

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Effective date: 20120907

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Effective date: 20120821

Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE

Effective date: 20120907

Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE

Effective date: 20120821

Representative=s name: ISARPATENT, DE

Effective date: 20120907

Representative=s name: ISARPATENT, DE

Effective date: 20120821

R082 Change of representative

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

R081 Change of applicant/patentee

Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA

Free format text: FORMER OWNER: 658868 N.B. INC., SAINT JOHN, NEW BRUNSWICK, CA

Effective date: 20140925

R082 Change of representative

Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE

Effective date: 20140925

Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE

Effective date: 20140925

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee