Search Images Maps Play YouTube News Gmail Drive More »
Sign in
Screen reader users: click this link for accessible mode. Accessible mode has the same essential features but works better with your reader.

Patents

  1. Advanced Patent Search
Publication numberDE19845316 C2
Publication typeGrant
Application numberDE1998145316
Publication date24 Jan 2002
Filing date1 Oct 1998
Priority date30 May 1998
Also published asDE19845316A1, US6291259, US6407448, US20010048151
Publication number1998145316, 98145316, DE 19845316 C2, DE 19845316C2, DE-C2-19845316, DE19845316 C2, DE19845316C2, DE1998145316, DE98145316
InventorsDong Seok Chun
ApplicantLg Semicon Co Ltd
Export CitationBiBTeX, EndNote, RefMan
External Links: DPMA, Espacenet
Stapelbares Ball-Grid-Array-Halbleitergehäuse und Verfahren zu dessen Herstellung Stackable ball grid array semiconductor package and method for its production translated from German
DE 19845316 C2
Abstract  available in
Claims(8)  translated from German
1. Stapelbares BGA-Halbleitergehäuse, das umfaßt: 1. A stackable BGA semiconductor package, comprising:
einen Träger ( 21 ), der eine Trägerplatte ( 23 ), einen auf einem Oberteil der Trägerplatte ( 23 ) entlang deren Rand teil geformten Trägerrahmen ( 25 ), an oberen und unteren Oberflächen des Trägerrahmens ( 25 ) freigelegte Metallmuster ( 26 ), an einem Unterteil der Trägerplatte ( 23 ) geformte und mit den Metallmustern ( 26 ) verbundene erste Metalleiter bahnen ( 24 a), eine erste Lötstoppschicht ( 27 ), die die er sten Metalleiterbahnen ( 24 a) abschirmt, und durch teilweises Freilegen der ersten Metalleiterbahnen ( 24 a) geformte Ver bindungsteile ( 24 b) beinhaltet; a carrier (21) having a support plate (23), one on an upper part of the support plate (23) partially-formed support frame (25) along the edge thereof, at upper and lower surfaces of the support frame (25) exposed metal pattern (26), at a lower part of the support plate (23) molded and with the metal patterns (26) connected to the first metal conductor tracks (24 a), a first solder resist layer (27), which he most metal conductor tracks (24 a) shielding, and by partially exposing the first metal leads (24 a) Ver shaped connection parts (24 b) includes;
einen Halbleiterchip ( 1 ), der auf der oberen Oberfläche der Trägerplatte ( 23 ) des Trägers ( 21 ) angebracht ist und der auf seinem oberen Rand Kontaktflächen ( 6 ) aufweist; a semiconductor chip (1) which is on the upper surface of the support plate (23) of the support (21) mounted on its upper edge and the contact areas (6);
zweite Metalleiterbahnen ( 4 a), die auf einem Oberteil des Halbleiterchips ( 1 ) angebracht sind; second metal leads (4 a), which are mounted on an upper part of the semiconductor chip (1);
Metallzuleitungen ( 4 b), die mit Endteilen der zweiten Metalleiterbahnen ( 4 a) und den randseitigen Kontaktflächen ( 6 ) des Halbleiterchips ( 1 ) verbunden sind und zu einer Außenseite des Halbleiterchips ( 1 ) verlaufen, um so mit oberen Oberflächen der Metallmuster ( 26 ) verbunden zu sein; Metal leads (4 b) connected to end portions of the second metal leads (4 a) and the edge-side contact surfaces (6) of the semiconductor chip (1) are connected and to an outside of the semiconductor chip (1) extend so as with the upper surfaces of the metal pattern (26 to be) connected;
eine Mehrzahl von leitenden Kugeln ( 8 a), die an den zweiten Metalleiterbahnen ( 4 a) am oberen Teil des Halblei terchips ( 1 ) angebracht sind; a plurality of conductive balls (8 a) provided on the second metal leads (4a) are attached to the upper part of the semicon terchips (1); wobei die Kugeln ( 8 a) jeweils den Verbindungsteilen ( 24 b) auf der unteren Oberfläche der Trägerplatte ( 23 ) entsprechen. wherein the balls (8 a) in each case the connecting parts (24 b) correspond to the lower surface of the support plate (23).
eine zweite Lötstoppschicht ( 5 ), die die zweiten Metal leiterbahnen ( 4 a) bedeckt; a second solder resist layer (5), the conductor tracks the second metal (4 a) covered; und and
eine Kapselung ( 28 ), die die zweiten Metalleiterbahnen ( 4 a), die Metallzuleitungen ( 4 b), die Metallmuster ( 26 ) auf der oberen Oberfläche des Trägerrahmens ( 25 ) und Teile der oberen Oberfläche des Halbleiterchips ( 1 ) bedeckt. an encapsulation (28), the second metal leads (4 a), the metal leads (4 b), the metal pattern (26) on the upper surface of the support frame (25) and parts of the upper surface of the semiconductor chip (1) covered.
2. Gehäuse nach Anspruch 1, worin eine Mehrzahl von leitenden Kugeln ( 8 b) an den Verbin dungsteilen ( 24 b) an der unteren Oberfläche der Trägerplatte ( 23 ) befestigt ist. 2. The housing of claim 1, wherein a plurality of conductive balls (8 b) (24 b) is secured to the lower surface of the support plate (23) to the connec tion parts.
3. Gehäuse nach Anspruch 1, worin die zweiten Metalleiter bahnen ( 4 a) durch ein Elastomer ( 2 ) am Oberteil des Halblei terchips ( 1 ) befestigt sind. 3. The housing of claim 1, wherein the second metal leads are secured (4 a) by an elastomer (2) on the upper part of the semicon terchips (1).
4. Verfahren zur Herstellung eines stapelbaren BGA-Halb leiterchipgehäuses gemäß den Ansprüchen 1-3 mit den Schrit ten: 4. Process for the preparation of a stackable BGA semiconductor die package according to claims 1-3 with the crotch Ten:
Formen eines Trägers ( 21 ), der eine Trägerplatte ( 23 ), einen auf einem Oberteil der Trägerplatte ( 23 ) entlang deren Randteil geformten Trägerrahmen ( 25 ), an oberen und unteren Oberflächen des Trägerrahmens ( 25 ) freigelegte Metallmuster ( 26 ), an einem Unterteil der Trägerplatte ( 23 ) geformte und mit den Metallmustern ( 26 ) verbundene erste Metalleiterbah nen ( 24 a), eine erste Lötstoppschicht ( 27 ), die die ersten Metalleiterbahnen ( 24 a) abschirmt, und durch teilweises Freilegen der ersten Metalleiterbahnen ( 24 a) geformte Ver bindungsteile ( 24 b) beinhaltet; Molding a carrier (21) having a support plate (23), one on an upper part of the support plate (23) along its edge portion shaped support frame (25), on upper and lower surfaces of the support frame (25) exposed metal pattern (26), at a lower part of the support plate (23) molded and with the metal patterns (26) connected to the first Metalleiterbah NEN (24 a), a first solder resist layer (27) that insulates the first metal leads (24 a), and by partially exposing the first metal leads (24 a ) Ver shaped connection parts (24 b) includes;
Anbringen von weiteren Metallmustern ( 4 ) auf einem Halbleiterchip ( 1 ), der auf seinem oberen Rand Kontaktflä chen ( 6 ) aufweist, wobei die weiteren Metallmuster ( 4 ) zwei te Metalleiterbahnen ( 4 a) und Metallzuleitungen ( 4 b) umfas sen; Attaching further metal patterns (4) on a semiconductor chip (1) having on its upper edge Kontaktflä Chen (6), said further metal pattern (4) has two te metal conductor tracks (4 a) and metal leads (4 b) comprehensive Sen;
Formen einer zweiten Lötstoppschicht ( 5 ) auf den zwei ten Metalleiterbahnen ( 4 a); Forming a second solder resist layer (5) on the two-th metal conductor tracks (4 a);
Freilegen von Teilen oberer Oberflächen der zweiten Metalleiterbahnen ( 4 a) durch teilweises Entfernen der zwei ten Lötstoppschicht ( 5 ); Expose portions of upper surfaces of the second metal leads (4 a) by partially removing the two ten solder resist layer (5);
Anbringen des Halbleiterchips ( 1 ) auf der oberen Ober fläche der Trägerplatte ( 23 ); Mounting the semiconductor chip (1) on the upper surface of the upper support plate (23);
Formen der zweiten Metalleiterbahnen ( 4 a) und Metallzu leitungen ( 4 b) durch Anbringen der weiteren Metallmuster ( 4 ) an den randseitigen Kontaktflächen ( 6 ) des Halbleiterchips ( 1 ); Forming the second metal leads (4 a) and Metallzu lines (4 b) by attaching the further metal pattern (4) to the edge-side contact surfaces (6) of the semiconductor chip (1);
Verbinden eines Endteils jeder der Metallzuleitungen ( 4 b) mit oberen Oberflächen der ersten Metallmuster ( 26 ) Connecting an end portion of each of the metal leads (4 b) with upper surfaces of the first metal pattern (26)
Aufbringen einer Kapselung ( 28 ) zur Bedeckung der wei teren Metallmuster ( 4 ) und der randseitigen Kontaktflächen ( 6 ) des Halbleiterschips ( 1 ); Applying an encapsulation (28) to cover the white direct metal pattern (4) and the edge-side contact surfaces (6) of the semiconductor chip (1); und and
Anbringen leitender Kugeln ( 8 a) an entsprechenden frei gelegten Teilen der zweiten Metalleiterbahnen ( 4 a) des obe ren Teils des Halbleiterchips ( 1 ). Attaching conductive balls (8 a) corresponding to exposed portions of the second metal lines (4 a) of the obe ren portion of the semiconductor chip (1).
5. Verfahren nach Anspruch 4, worin der Schritt Anbringen der weiteren Metallmuster ( 4 ) auf dem Halbleiterchip ( 1 ) umfaßt: 5. The method according to claim 4, wherein the step of attaching further metal pattern (4) on the semiconductor chip (1) comprises:
Anbringen eines Elastomers ( 2 ), auf dessen Ober- und Unterseiten ein Klebstoffharz ( 3 ) mit hohem Haftvermögen aufgebracht ist, arg der oberen Oberfläche des Halbleiter chips ( 1 ); Attaching an elastomer (2), on the top and bottom surfaces, an adhesive resin (3) is applied with high adhesive strength, arg of the upper surface of the semiconductor chips (1); und and
Anbringen der weiteren Metallmuster ( 4 ) auf dem Elasto mer ( 2 ). Attaching the further metal pattern (4) on the Elasto mer (2).
6. Verfahren nach Anspruch 4 oder 5, worin der Schritt Anbringen der weiteren Metallmuster ( 4 ) an den randseitigen Kontaktflächen ( 6 ) des Halbleiterchips ( 1 ) ein Prozeß ist, bei dem vorbestimmte Teile der weiteren Metallmuster ( 4 ) mit einem Bondwerkzeug ( 30 ) nach unten gedrückt werden und das Bondwerkzeug ( 30 ) in jede Richtung bewegt wird. 6. The method according to claim 4 or 5, wherein the step mounting the further metal pattern (4) to the edge-side contact surfaces (6) of the semiconductor chip (1) is a process in which predetermined portions of the further metal pattern (4) comprising a bonding tool (30 ) are pressed down and the bonding tool (30) is moved in any direction.
7. Verfahren nach einem der Ansprüche 4-6, worin der Schritt Anbringen der leitenden Kugeln ( 8 a) an den zweiten Metalleiterbahnen ( 4 a) des Oberteils des Halbleiterchips ( 1 ) umfaßt: 7. The method according to any one of claims 4-6, wherein the step of mounting the conductive balls (8a) to the second metal leads (4 a) of the upper part of the semiconductor chip (1) comprises:
Plazieren der leitenden Kugeln ( 8 a) auf den freigeleg ten Teilen der zweiten Metalleiterbahnen ( 4 a); Placing the conductive balls (8 a) on the freigeleg th portions of the second metal leads (4 a); und and
Anwenden eines Fließlöt-Prozesses auf die leitenden Kugeln ( 8 a). Applying a Fließlöt process on the conductive balls (8 a).
3. Verfahren nach Anspruch 7, worin leitende Kugeln ( 8 b) auf den Verbindungsteilen ( 24 b) an der unteren Oberfläche der Trägerplatte ( 23 ) plaziert werden und ein Fließlöt- Prozeß auf die leitenden Kugeln ( 8 b) angewendet wird. 3. The method of claim 7, wherein conductive balls (8 b) on the connecting parts (24 b) are placed on the lower surface of the support plate (23) and a Fließlöt- process is applied to the conductive balls (8 b).
Description  translated from German

Die vorliegende Erfindung betrifft ein stapelbares Ball-Grid-Array-(BGA-)Halbleitergehäuse (Kugel-Gitter- Matrix-Halbleitergehäuse) und ein Verfahren zu dessen Her stellung. The present invention relates to a stackable ball grid array (BGA) semiconductor package (ball grid array semiconductor package) and a method for its forth position.

Viele Firmen unternehmen gegenwärtig große Anstrengun gen, hoch integrierte Gehäuse mit hoher Pinanzahl (Kontakt zahl), wie zum Beispiel ein BGA-Halbleitergehäuse, bei dem eine Mehrzahl von Lotkugeln, die an einem Substrat ange bracht sind, als externe Anschlüsse verwendet werden, zu erzeugen. Many companies currently making great s efforts gene with a high number of pins to produce highly integrated casing (number of contacts), such as a BGA semiconductor package in which a plurality of solder balls attached to a substrate are introduced, are used as external terminals, , Ein Micro-BGA-Halbleitergehäuse, hergestellt, indem eine Mehrzahl von Lotkugeln durch Erwärmen in einem Ofen an einer oberen oder einer unteren Oberfläche eines Substrats angebracht werden, hat dahingehend Vorteile, daß dessen Produktivität erhöht wird und daß die externen An schlüsse bei Einwirkung von außen kaum verformt werden, da jeder der externen Anschlüsse eine Kugelform aufweist. A Micro BGA semiconductor package manufactured by a plurality are inserted from the solder balls by heating in an oven at an upper or a lower surface of a substrate, the effect has advantages in that the productivity is increased and that the external At circuits when exposed to the outside be hardly deformed because each of the external terminals has a spherical shape.

Nun wird mit Bezug auf die beigefügte Fig. 1 die Struk tur eines BGA-Halbleitergehäuses gemäß dem Stand der Technik beschrieben, wie er z. B. aus der Schrift US 5,477,611 be kannt ist. Now the struc ture of a BGA semiconductor package is described with reference to the accompanying Fig. 1 described in the prior art as 5,477,611 is, for. Example, from the document US be known.

In Fig. 1 ist ein Elastomer 2 an einer mittigen Positi on einer oberen Oberfläche eines Halbleiterchips 1 ange bracht und ein Klebstoffharz 3 mit hohem Haftvermögen auf dem Elastomer 2 geformt. In Fig. 1, an elastomer 2 at a central positi on an upper surface of a semiconductor chip 1 is introduced and an adhesive resin 3 molded with high adhesion to the elastomer 2. Eine Mehrzahl von Metalleiterbah nen, die elektrische Signale übertragen, ist auf dem Kleb stoffharz 3 angebracht und ein Endteil jeder der Metallei terbahnen ist mit einer Metallzuleitung 4 b verbunden, die mit einer auf einem Randteil der oberen Oberfläche des Halbleiterchips 1 geformten Kontaktfläche 6 verbunden ist. A plurality of Metalleiterbah NEN, transmit electrical signals is on the adhesive resin attached 3 and terbahnen an end portion of each of the metal egg is connected to a metal feed line 4 b connected, which is connected with a molded on an edge portion of the upper surface of the semiconductor chip 1, the contact surface 6 , Ein Lötstopplack 5 bedeckt die Metalleiterbahnen 4 a und das Klebstoffharz 3 abgesehen von Teilen der Metalleiterbahnen, auf denen Lotkugeln angebracht werden, und eine Kapselung 7 bedeckt die obere Oberfläche des Halbleiterchips 1 und die Metallzuleitungen 4 b, die nicht mit dem Lötstopplack 5 be deckt sind. A solder mask 5 covers the metal lines 4a and the adhesive resin 3 apart from portions of the metal conductor tracks on which solder balls are attached, and an encapsulation 7 covers the upper surface of the semiconductor chip 1 and the metal leads 4 b, which are not covered with the solder resist 5 BU , Zusätzlich sind auf den Metalleiterbahnen 4 a leitende Kugeln 8 geformt und dienen als Ausgangsanschlüsse. In addition, 8 is formed on the metal lines 4 a conductive balls and serve as output ports.

Da die leitenden Kugeln jedoch nur an einer Seite von Oberflächen des Gehäuses freigelegt sind (in Fig. 1 sind die leitenden Kugeln an dessen oberer Oberfläche freigelegt), ist es mit dem so ausgestatteten BGA-Halbleitergehäuse un möglich, ein stapelbares Gehäuse hoher Packungsdichte zu erzeugen. Since the conductive balls, however, are exposed only on one side of surfaces of the housing (in FIG. 1, the conductive balls are exposed at the upper surface thereof), it is un with the so-equipped BGA semiconductor package possible to produce a stackable housing high density ,

Die vorliegende Erfindung richtet sich folglich auf ein Halbleitergehäuse, das Probleme infolge von Beschränkungen und Nachteilen des Stands der Technik umgeht. The present invention is directed therefore to a semiconductor package, which avoids problems due to limitations and disadvantages of the prior art.

Es ist Aufgabe der vorliegenden Erfindung, ein stapel bares BGA-Halbleitergehäuse und ein Verfahren zu dessen Herstellung bereitzustellen, die Vorteile des BGA-Gehäuses gemäß dem Stand der Technik wie keine Verformung äußerer Zuleitungen, Eignung für das Gehäuse mit hoher Pinanzahl und hervorragende Leitfähigkeit aufrechterhalten und auch die Dichte bestückter Halbleitergehäuse erhöhen. It is an object of the present invention, a stack Bares BGA semiconductor package and method for its manufacture, maintain the advantages of the BGA package according to the prior art, as no deformation of outer leads, is suitable for the housing with a high number of pins and excellent conductivity, and increase the density of loaded semiconductor package.

Zusätzliche Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargestellt und werden zum Teil aus der Beschreibung ersichtlich oder können durch Umsetzen der Erfindung in die Praxis erfahren werden. Additional features and advantages of the invention are illustrated in the following description and part will be apparent from the description or may be learned by practice of the invention into practice. Die Aufgaben und andere Vorteile der Erfindung werden durch die insbesondere sowohl in der schriftlichen Beschreibung und den Ansprüchen als auch in den beigefügten Figuren darge stellte Struktur verwirklicht und erreicht. The objectives and other advantages of the invention will be realized and attained by the particular both in the written description and claims as well as in the accompanying figures Darge set structure.

Die Erfindung beinhaltet ein stapelbares BGA-Halb leitergehäuse: ein Trägerglied, ausgestattet mit einer Trägerplatte, einem auf einem Oberteil der Trägerplatte entlang deren Randteil geformten Trägerrahmen, an oberen und unteren Oberflächen des Trägerrahmens freigelegten Metallmustern, an einem Unterteil der Trägerplatte geformten und mit den Me tallmustern verbundenen Metalleiterbahnen, einem Lötstopp lack, der die Metalleiterbahnen abschirmt, und durch teil weises Freilegen der Metalleiterbahnen geformten Verbin dungsteilen; The invention includes a stackable BGA semiconductor package: a support member, equipped with a support plate, a formed on an upper part of the support plate along its edge subcarriers frame exposed on upper and lower surfaces of the support frame metal patterns formed at a lower part of the support plate and with Me tallmustern associated metal lines, a solder barrier paint that shields the metal traces and education divide formed by partially exposing the metal lines connec; einen auf der Trägerplatte des Trägerglieds angebrachten Halbleiterchip, der auf einem Randteil von dessen oberer Oberfläche Kontaktflächen aufweist; one mounted on the carrier plate of the carrier member semiconductor chip having on an edge portion of the upper surface of contact pads; an einem Oberteil des Halbleiterchips angebrachte Metalleiterbahnen; to an upper part of the semiconductor chip attached metal leads; Metallzuleitungen, die mit Endteilen der Metalleiterbahnen und den Kontaktflächen des Halbleiterchips verbunden sind und zu einer Außenseite des Halbleiterchips verlaufen, um dadurch mit oberen Oberflächen der Metallmuster verbunden zu werden; Metal leads, which are connected to end parts of metal leads and the contact pads of the semiconductor chip and extending to an outside of the semiconductor chip, to thereby be connected to the upper surfaces of the metal pattern; eine Mehrzahl von leitenden Kugeln, die an den Me talleiterbahnen angebracht sind; a plurality of conductive balls are attached to the talleiterbahnen Me; einen Lötstopplack, der die Metalleiterbahnen bedeckt; a solder resist covering the metal lines; und eine Kapselung die die Metal leiterbahnen, die Metallzuleitungen, die Metallmuster und Teile der oberen Oberfläche des Halbleiterchips bedeckt. and an encapsulation of the conductor tracks the metal, the metal leads, the metal patterns and parts of the upper surface of the semiconductor chip covered.

Außerdem wird ein Verfahren zur Herstellung eines sta pelbaren BGA-Halbleitergehäuses bereitgestellt, das beinhal tet: Formen eines Trägerglieds, das eine Trägerplatte, einen auf einem Oberteil der Trägerplatte entlang deren Randteil geformten Trägerrahmen, an oberen und unteren Oberflächen des Trägerrahmens freigelegte Metallmuster, an einem Unter teil der Trägerplatte geformte und mit den Metallmustern verbundene Metalleiterbahnen, einen Lötstopplack, der die Metallleiterbahnen abschirmt, und durch teilweises Freilegen der Metalleiterbahnen geformte Verbindungsteile beinhaltet; In addition, a method for producing a sta pelbaren BGA semiconductor package is provided which beinhal tet: forming a carrier member, the one a backing plate, a shaped on an upper part of the support plate along the edge portion support frame, at upper and lower surfaces of the support frame exposed metal pattern on Among some of the support plate shaped and includes the metal patterns associated metal lines, a solder mask that shields the metal lines, and formed by partially exposing the metal lines connecting parts; Anbringen der Metallmuster auf einem Halbleiterchip, der auf einem Randteil von dessen oberer Oberfläche Kontaktflächen aufweist; Attaching the metal pattern on a semiconductor chip having on an edge portion of the upper surface of contact pads; Formen eines Lötstopplacks auf den Metalleiterbah nen; NEN forming a solder mask on the Metalleiterbah; Freilegen von Teilen oberer Oberflächen der Metallei terbahnen durch teilweises Entfernen des Lötstopplacks; Expose portions of the upper surfaces of the metal egg terbahnen by partially removing the solder resist;

Anbringen des Halbleiterchips auf der Trägerplatte; Mounting the semiconductor chips on the carrier plate; Formen von Metalleiterbahnen und Metallzuleitungen durch Anbringen der Metallmuster an den Kontaktflächen des Halbleiterchips; Forms of metal interconnects and metal leads by providing the metal pattern on the contact surfaces of the semiconductor chip; Verbinden eines Endteils jeder der Metallzuleitungen mit oberen Oberflächen der Metallmuster; Connect one end portion of each of the metal leads to the upper surfaces of the metal pattern; Abdecken der Metallzu leitungen, der Kontaktflächen und von Teilen des Halbleiter chips mit einer Kapselung; Covering the Metallzu lines, the contact surfaces and parts of the semiconductor chip with a encapsulation; und Anbringen leitender Kugeln an entsprechenden freigelegten Teilen der Metalleiterbahnen des Oberteils des Halbleiterchips. and attaching conductive balls corresponding to exposed portions of the metal lines of the upper part of the semiconductor chip.

Die beigefügten Figuren zeigen Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären. The accompanying figures show embodiments of the invention and together with the description serve to explain the principles of the invention.

Fig. 1 ist ein vertikaler Schnitt durch ein BGA-Halb leitergehäuse gemäß dem Stand der Technik; Fig. 1 is a vertical section through a conductor housing BGA-half of the prior art;

Fig. 2 ist ein vertikaler Schnitt durch ein stapelbares BGA-Halbleitergehäuse gemäß einer ersten Ausführungsform der vorliegenden Erfindung; Fig. 2 is a vertical section through a stackable BGA semiconductor package according to a first embodiment of the present invention;

Fig. 3 ist ein vertikaler Schnitt durch ein stapelbares BGA-Halbleitergehäuse gemäß einer zweiten Ausführungsform der vorliegenden Erfindung; Fig. 3 is a vertical section through a stackable BGA semiconductor package according to a second embodiment of the present invention;

Fig. 4 ist ein vertikaler Schnitt durch gestapelte BGA- Halbleitergehäuse unter Verwenden eines stapelbaren BGA- Halbleitergehäuses gemäß der vorliegenden Erfindung; Fig. 4 is a vertical section of the BGA semiconductor package is stacked using a stackable BGA semiconductor package according to the present invention; und and

Fig. 5A bis 5H sind Diagramme des Herstellungsprozes ses für ein stapelbares BGA-Halbleitergehäuse gemäß der vorliegenden Erfindung. Fig. 5A to 5H are diagrams of Herstellungsprozes ses for a stackable BGA semiconductor package according to the present invention.

Nun wird im Detail auf die bevorzugten Ausführungsfor men der vorliegenden Erfindung Bezug genommen, für die in den beigefügten Figuren Beispiele dargestellt sind. Now to the preferred Ausführungsfor men of the present invention, reference will be made in detail, for the accompanying examples are shown in FIGS.

Fig. 2 zeigt ein stapelbares BGA-Halbleitergehäuse gemäß einer ersten Ausführungsform der vorliegenden Erfin dung. Fig. 2 shows a stackable BGA semiconductor package according to a first embodiment of the present inven tion.

Zunächst wird ein Trägerglied 21 bereitgestellt, in dem eine Halbleiterchipvorrichtung plaziert wird. First, a support member 21 is provided, in which a semiconductor chip device is placed. Die Struktur des Trägerglieds 21 ist folgende. The structure of the support member 21 is as follows. Ein Trägerrahmen 25 vorbe stimmter Höhe ist entlang einem Randbereich auf einer Trä gerplatte 23 geformt. A support frame 25 vorbe unspecified amount formed along an edge region on a Trä carrier plate 23. Metalleiterbahnen 24 a mit demselben Muster wie Metalleiterbahnen 4 a, die auf einer oberen Ober fläche des Halbleiterchips 1 geformt werden, sind an einer unteren Oberfläche der Trägerplatte 23 angebracht. Metal strip conductors 24 a of the semiconductor chip 1 are formed with the same pattern as a metal conductor tracks 4, the area on an upper top are attached to a lower surface of the support plate 23. Außerdem verhindert ein Lötstopplack 27 , der die Metalleiterbahnen 24 a und die Trägerplatte 23 bedeckt, daß leitende Kugeln, externe Anschlüsse und die Metalleiterbahnen 24 a kurzge schlossen werden und schützt die Metalleiterbahnen 24 a vor Einwirkung von außen. Also prevents a solder resist 27, the metal leads 24 a and the support plate 23 covers that conductive balls, external terminals and the metal conductor tracks 24 a shorted are closed and protect the metal lines 24 a before exposure to the outside. Der Lötstopplack 27 wird teilweise entfernt, um dadurch Teile der Metalleiterbahnen 24 a freizu legen. The solder resist 27 is partially removed to thereby create parts of the metal traces 24 a freizu. Freigelegte Teile der Metalleiterbahnen 24 a sind hier Verbindungsteile 24 b. Exposed parts of the metal lines 24 a are here connecting parts 24 b. Die Verbindungsteile 24 b entsprechen jeweils leitenden Kugeln 8 a, die auf den auf dem Halbleiter chip 1 angebrachten Metalleiterbahnen 4 a geformt sind. The connecting parts 24 b respectively correspond to a conductive balls 8 that are formed on the semiconductor chip mounted on the metal leads 4 1 a.

Ferner sind Metallmuster 26 , die zu Leiterbahnen wer den, in den Trägerrahmen 25 , der die vorbestimmte Höhe auf weist und entlang dem Randbereich auf der Trägerplatte 23 geformt ist, gelegt. Furthermore, metal pattern 26 to the conductor tracks who, in the carrier frame 25, which has the predetermined height and is formed along the edge portion on the support plate 23 down. Die Metallmuster 26 sind mit einem Ende jeder der Metalleiterbahnen 24 a verbunden. The metal patterns 26 are connected to one end of each of the metal lines 24 a. Das andere Ende jedes der Metallmuster 26 ist an der oberen Oberfläche des Trägerrahmens 25 freigelegt. The other end of each of the metal pattern 26 is exposed at the upper surface of the support frame 25.

Als nächstes wird die Struktur des BGA-Halbleiterchip gehäuses erklärt. Next, the structure of the BGA type semiconductor chip package will be explained. Der Halbleiterchip 1 ist durch einen Kleb stoff auf der Trägerplatte 23 des Trägerglieds 21 und an einer Innenseite des Trägerrahmens 25 angebracht. The semiconductor chip 1 is mounted through an adhesive material on the carrier plate 23 of the carrier member 21 and at an inner side of the support frame 25. Ein Ela stomer 2 ist an einem Mittelteil der oberen Oberfläche des Halbleiterchips 1 angebracht und ein Klebstoffharz 3 mit hohem Haftvermögen ist auf dem Elastomer 2 geformt. Ela a Stomer 2 is attached to a center portion of the upper surface of the semiconductor chip 1 and an adhesive resin 3 with high adhesive strength is formed on the elastomer 2. Die Metalleiterbahnen 4 a, die elektrische Signale übertragen, sind auf dem Klebstoffharz 3 angebracht und Endteile der Metalleiterbahnen 4 a sind mit Metallzuleitungen 4 b verbun den, die mit auf einem Randteil der oberen Oberfläche des Halbleiterchips 1 geformten Kontaktflächen 6 verbunden sind und zu einer Außenseite des Halbleiterchips 1 verlaufen, um mit Oberflächen der Metallmuster 26 verbunden zu sein. The metal lines 4A that transmit electrical signals, are mounted on the adhesive resin 3 and end parts of the metal leads 4 a are verbun with metal leads 4 b the associated with molded on an edge portion of the upper surface of the semiconductor chip 1, the contact surfaces 6 and to an outside of the semiconductor chip 1 extend to be connected to surfaces of the metal pattern 26.

Ein Lötstopplack 5 bedeckt die obere Oberfläche des Klebstoffharzes 3 und die gesamten Metalleiterbahnen 4 a außer den Teilen, an denen die Lotkugeln angebracht sind. A solder mask 5 covers the upper surface of the adhesive resin 3 and the whole metal leads 4 a, except those parts in which the solder balls are attached. Außerdem bedeckt eine Kapselung 28 freigelegte Teile der oberen Oberfläche des Halbleiterchips 1 , die Metallzuleitun gen 4 b und den Oberteil des Trägerrahmens 25 . In addition, a covered enclosure 28 exposed parts of the upper surface of the semiconductor chip 1, the Metallzuleitun plans 4 b and the upper part of the support frame 25th Die leitenden Kugeln 8 a sind an den vorbestimmten Teilen der Metalleiter bahnen 4 a angebracht. The conductive balls 8a are at the predetermined portions of the metal conductor tracks 4a attached.

Signale, die vom Halbleiterchip über dessen Kontakt flächen ausgegeben werden, können somit über die mit den Metalleiterbahnen 4 a verbundenen leitenden Kugeln 8 a und die am unteren Teil des Trägerglieds 21 geformten Verbindungs teile 24 b nach außen übertragen werden. Signals outputted from the semiconductor chip through whose contact surfaces can thus via the A with the metal leads 4 connected to a conductive balls 8 and the shaped at the lower part of the support member 21 connecting parts 24 b are transferred to the outside.

Das bedeutet, daß die Signalübertragung vom Halbleiter chip 1 und externen Schaltungen über die leitenden Kugeln 8 a am Oberteil des Halbleiterchips 1 und die Verbindungsteile 24 b an dessen Unterteil ermöglicht werden kann, um so gesta pelte Halbleitergehäuse herstellen zu können. This means that the signal transmission from the semiconductor chip 1 and external circuits via the conductive balls 8a on the upper part of the semiconductor chip 1 and the connecting portions 24 b can be made possible at the lower part in order to produce so gesta pelte semiconductor package can.

Fig. 3 ist ein vertikaler Schnitt durch ein stapelbares BGA-Halbleitergehäuse gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Fig. 3 is a vertical section through a stackable BGA semiconductor package according to a second embodiment of the present invention.

Die Struktur der zweiten Ausführungsform ist abgesehen davon, daß leitende Kugeln 8 b auch an den freigelegten Tei len, das heißt den Verbindungsteilen 24 b der Metalleiterbah nen 24 a am Unterteil des Trägerglieds 21 angebracht sind, dieselbe wie die der ersten Ausführungsform. The structure of the second embodiment, except that conductive balls 8 b len also on the exposed Tei, that is, the connecting parts 24 b of the Metalleiterbah NEN 24 a at the lower part of the support member 21 is attached, the same as that of the first embodiment. Da gemäß dem BGA-Halbleitergehäuse der zweiten Ausführungsform die Signa le über die leitenden Kugeln 8 a und die leitenden Kugeln 8 b zu den Ober- und Unterteilen des Halbleiterchips 1 übertra gen werden, wird es möglich, eine Mehrzahl stapelbarer BGA- Halbleitergehäuse gemäß der ersten oder zweiten Ausführungs form der vorliegenden Erfindung zu stapeln und somit nimmt die Packungsdichte des Gehäuses zu. Since gene transmis according to the BGA semiconductor package of the second embodiment, the Signa le via the conductive balls 8 a and the conductive balls 8 b to the upper and lower parts of the semiconductor chips 1 are, it is possible to provide a plurality of stackable BGA semiconductor package according to the first or second execution stack of the present invention and thus increases the packing density of the housing.

Fig. 4 zeigt gestapelte BGA-Halbleitergehäuse unter Verwenden des stapelbaren BGA-Halbleitergehäuses gemäß der ersten Ausführungsfarm der vorliegenden Erfindung. Fig. 4 shows stacked BGA semiconductor package using the stackable BGA semiconductor package according to the first embodiment of the present invention Farm.

Wie darin gezeigt, wird eine Mehrzahl von stapelbaren BGA-Halbleitergehäusen 100 , 110 , 120 , 130 gestapelt. As shown therein, a plurality of stacked stackable BGA semiconductor packages 100, 110, 120, 130. Leiten de Kugeln 108 a, die auf einer oberen Oberfläche des Gehäuses 100 geformt sind, entsprechen jeweils Verbindungsteilen 24 b einer unteren Oberfläche des BGA-Halbleitergehäuses 110 . Conducting a de balls 108, which are formed on an upper surface of the housing 100, respectively correspond to connecting portions 24 b of a lower surface of the BGA semiconductor package 110th Leitenden Kugeln 118 a, die auf einer oberen Oberfläche des Gehäuses 110 der zweiten Lage geformt sind, entsprechen jeweils Verbindungsteilen 24 b einer unteren Oberfläche des BGA-Halbleitergehäuses 120 . Conductive balls 118a which are formed on an upper surface of the housing 110 of the second layer respectively correspond to connecting portions 24 b of a lower surface of the BGA semiconductor package 120th Zusätzlich entsprechen auf einer oberen Oberfläche des stapelbaren BGA-Halbleitergehäuses 120 der dritten Lage geformte leitende Kugeln 128 a jeweils Ver bindungsteilen 24 b einer unteren Oberfläche des stapelbaren BGA-Halbleitergehäuses 130 der vierten Lage. Fig. 4 zeigt die vier gestapelten BGA-Gehäuse, aber die Anzahl von BGA- Gehäusen kann von Benutzer gewählt werden. In addition, to correspond to an upper surface of the stackable BGA semiconductor package 120 of the third layer formed conductive balls 128a respectively Ver binding parts 24 b of a lower surface of the stackable BGA semiconductor package 130 of the fourth layer. Fig. 4 shows the four stacked BGA package, but the number of BGA packages can be selected by the user. Auf dem stapelba ren BGA-Halbleitergehäuse 130 geformte leitende Kugeln 138 a dienen als externe Anschlüsse, die Signale zu den externen Schaltungen übertragen, indem sie auf Kontaktflächen einer Leiterplatte plaziert werden. On the stapelba ren BGA semiconductor package 130 shaped conductive balls 138a serve as external ports that transmit signals to the external circuits by being placed on lands of a printed circuit board.

Nun wird das Verfahren zur Herstellung des stapelbaren BGA-Halbleiterchipgehäuses gemäß der vorliegenden Erfindung mit Bezug auf die beigefügten Figuren beschrieben. Now, the method for manufacturing the BGA stackable semiconductor chip package according to the present invention is described with reference to the accompanying figures.

In Fig. 5A wird zunächst das Trägerglied 21 bereitge stellt. In Fig. 5A, the support member 21 is first bereitge provides. Das Trägerglied 21 beinhaltet: die Trägerplatte 23 , die Metalleiterbahnen 24 a, von denen jeweils ein Endteil in der Trägerplatte 23 liegt und die an der unteren Oberfläche der Trägerplatte 23 geformt sind und zu einer oberen Ober fläche der Trägerplatte 23 verlaufen, den Lötstopplack 27 , der die Metalleiterbahnen 24 a abgesehen von vorbestimmten Teilen von diesen, das heißt den Verbindungsteilen 24 b, bedeckt, den Trägerrahmen 25 vorbestimmter Höhe, der entlang dem Randteil auf der Trägerplatte 23 geformt ist, und die im Trägerrahmen 25 geformten Metallmuster 26 , von denen jeweils ein Endteil an der oberen Oberfläche des Trägerrahmens 25 freigelegt und der andere Endteil mit den Metalleiterbahnen 24 a verbunden ist, die auf der obere Oberfläche der Träger platte 23 verlaufend geformt sind. The support member 21 includes: the support plate 23, the metal conductor tracks 24 a, each having one end portion in the carrier plate 23 lies and which are formed on the lower surface of the support plate 23 and an upper top surface of the support plate 23 extend, the solder resist 27, of the metal lines 24 a apart from predetermined parts of them, that is, the connecting parts 24 b, covered, the carrier frame 25 of predetermined height which is formed along the edge portion on the support plate 23, and formed in the support frame 25, metal patterns 26, each of which is exposed an end portion on the upper surface of the support frame 25 and the other end portion with the metal leads 24 a connected to the plate 23 to extend is formed on the upper surface of the carrier.

Wie in Fig. 5B gezeigt, wird das Elastomer 2 , auf des sen oberer und unterer Oberfläche das Klebstoffharz 3 aufge bracht ist, auf dem Halbleiterchip 1 , der auf einem Randteil seiner oberen Oberfläche Kontaktflächen zur Eingabe/Ausgabe von Signalen aufweist, angebracht und die Metallmuster 4 werden auf dem Elastomer 2 angebracht. As shown in Fig. 5B, the elastomer 2, on the SEN upper and lower surface of the adhesive resin 3 is being placed, on the semiconductor chip 1 which has, on an edge portion of the top surface thereof contact surfaces for input / output of signals applied and the Metal pattern 4 is mounted on the elastomer 2. Ein Endteil jedes der Metallmuster 4 wird am Elastomer 2 angebracht und deren anderer Endteil wird zu einer Außenseite des Elastomers 2 verlaufend geformt. An end portion of each of the metal pattern 4 is attached to the elastomer 2 and whose other end portion is formed to extend to an outer side of the elastomer 2. An den Endteilen der Metallmuster 4 , die zur Außenseite des Elastomers 2 verlaufend geformt sind, werden Kerben geformt, so daß auch bei einer leichten Ein wirkung die Endteile der Metallmuster 4 angrenzend an die Kerben abgeschnitten werden. At the end portions of the metal patterns 4, which are formed to extend to the outside of the elastomer 2, notches are formed, so that even when a slight An effective end portions of the metal pattern 4 adjacent cut off at the notches. Als nächstes wird auf den Me tallmustern 4 und dem Klebstoffharz 3 der Lötstopplack 5 geformt. Next, on the Me tallmustern 4 and the adhesive resin 3 of the solder resist 5 is formed.

Als nächstes wird der Halbleiterchip 1 von Fig. 5B wie in Fig. 5C gezeigt im Trägerglied 21 von Fig. 5A plaziert. 5B as shown in FIG. 5C in the carrier member 21 of Fig. 5A Next, the semiconductor chip 1 of Fig. Placed.

In Fig. 5D werden die auf dem Halbleiterchip 1 geform ten Kontaktflächen 6 unter Verwenden eines Bondwerkzeugs 30 mit den vorbestimmten Teilen der Metallmuster 4 verbunden, indem die vorbestimmten Teile der Metallmuster 4 nach unten gedrückt werden. Fig. 5D geht aus Fig. 30 hervor um zu zei gen, wie die Kontaktflächen 6 mit den Metallzuleitungen verbunden werden. In Fig. 5D, the geform on the semiconductor chip 1 th contact surfaces 5D 30 6 connected using a bonding tool 30 with the predetermined portions of the metal pattern 4 by the predetermined portions of the metal pattern are pressed 4 downward.. From Fig. Forth for Display can be, as the contact surfaces are 6 connected to the metal leads. Die Teile der Metallmuster 4 , die auf der oberen Oberfläche des Elastomers 2 geformt sind, sind hier die Metalleiterbahnen 4 a und deren Teile, die mit den Kon taktflächen 6 an deren Außenseiten verbunden werden, sind die Metallzuleitungen 4 b. The parts of the metal pattern 4, which are formed on the upper surface of the elastomer 2, here are the metal leads 4 a and their parts, the contact surfaces with the Kon 6 connected at the outer sides thereof, the metal leads 4 b.

Danach werden in Fig. 5E äußere Endteile der Kerben der Metallzuleitungen 4 b, die sich in Richtung der Außenseite des Halbleiterchips 1 erstrecken, durch das Bondwerkzeug 30 abgeschnitten und außerdem werden die Endteile der Metallzu leitungen 4 b durch Verwenden des Bondwerkzeugs 30 mit den oberen Oberflächen der Metallmuster 26 verbunden, die im Trägerrahmen 25 liegen. Thereafter, in Fig. 5E, outer end portions of the notches of the metal leads 4 b which extend in the direction of the outside of the semiconductor chip 1 is cut off by the bonding tool 30 and also the end portions of Metallzu be lines 4 b, by using the bonding tool 30 with the upper surfaces the metal pattern 26 is connected, which are within the support frame 25.

In Fig. 5F wird die Kapselung 28 so geformt, daß sie die Metalleiterbahnen 4 a und die auf den Halbleiterchip 1 geformten und mit dem Lötstopplack 5 bedeckten Metallzulei tungen 4 b bedeckt. In FIG. 5F, the encapsulation 28 is formed so that it covers the lines 4 b metal lines 4a and formed on the semiconductor chip 1 and covered with the solder resist 5 Metallzulei. Als nächstes wird der auf den Metallei terbahnen 4 a geformte Lötstopplack 5 teilweise entfernt, um so Teile der Metalleiterbahnen 4 a freizulegen. Next, the terbahnen on the metal egg shaped solder resist 4 a 5 partially removed so as to expose portions of the metal lines 4a.

In Fig. 5G werden die leitenden Kugeln 8 a auf den frei gelegten Teilen der Metalleiterbahnen 4 a plaziert und es wird ein Reflow-Prozeß auf diese angewandt, um so die lei tenden Kugeln 8 a an den Metalleiterbahnen 4 a anzubringen. In Fig. 5G, the conductive balls 8a are placed on the exposed portions of the metal leads 4 a and there will be a reflow process applied to these in order to attach as the lei border balls 8 A to the metal leads 4 a.

Durch Ausführen der Prozesse von Fig. 5A bis 5G wird das stapelbare BGA-Halbleitergehäuse gemäß der ersten Aus führungsform der vorliegenden Erfindung fertiggestellt. By executing the processes of Figs. 5A to 5G, the stackable BGA semiconductor package according to the first imple mentation of the present invention completed.

Ferner wird zusätzlich der Prozeß von Fig. 5H durchge führt, um so das stapelbare BGA-Halbleitergehäuse gemäß der zweiten Ausführungsform zu erzeugen. Further in addition, the process of Fig. 5H is Runaway leads, so as to generate the stackable BGA semiconductor package according to the second embodiment. Das bedeutet, daß die leitenden Kugeln 8 b auf den Verbindungsteilen 24 b plaziert werden und der Reflow-Prozeß auf diese angewandt wird, um die leitenden Kugeln 8 b an den Verbindungsteilen 24 b anzu bringen. That is, the conductive balls on the connection parts 8 b 24 b are placed and the reflow process is applied to this, the conductive balls 8 b to bring on the connection parts 24 b.

Wie oben beschrieben, hält das stapelbare BGA-Halb leitergehäuse der vorliegenden Erfindung die Vorteile des herkömmlichen BGA-Gehäuses wie z. B. keine Verformung der äußeren Zuleitungen, und Eignung für Gehäuse mit hoher Pinanzahl aufrecht und erhöht zusätzlich die Packungsdichte von Halbleitergehäusen. As described above, holds the stackable BGA semiconductor package of the present invention, the advantages of the conventional BGA package such as. For example no deformation of the outer leads, and suitability for housing with a high number of pins upright and also increases the packing density of semiconductor packages.

Patent Citations
Cited PatentFiling datePublication dateApplicantTitle
EP0704897A2 *29 Sep 19953 Apr 1996Nec CorporationSemiconductor device
JPH09321169A * Title not available
US5172303 *23 Nov 199015 Dec 1992Motorola, Inc.Electronic component assembly
US5454160 *3 Dec 19933 Oct 1995Ncr CorporationApparatus and method for stacking integrated circuit devices
US5477611 *20 Sep 199326 Dec 1995Tessera, Inc.Method of forming interface between die and chip carrier
Referenced by
Citing PatentFiling datePublication dateApplicantTitle
US676819112 Aug 200227 Jul 2004Infineon Technologies AgElectronic component with stacked electronic elements
Classifications
International ClassificationH01L23/31, H01L25/10, H01L23/055, H01L25/11, H01L23/12, H01L25/18, H01L23/50
Cooperative ClassificationH01L2924/181, H01L2224/73219, H01L24/50, H01L25/105, H01L23/3107, H01L23/055, H01L2225/1058
European ClassificationH01L25/10J, H01L23/055, H01L23/31H
Legal Events
DateCodeEventDescription
2 Dec 1999OP8Request for examination as to paragraph 44 patent law
24 Jan 2002D2Grant after examination
18 Jul 20028364No opposition during term of opposition
30 Nov 2011R082Change of representative
Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE
Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAELTE,
19 Jan 2012R081Change of applicant/patentee
Owner name: 658868 N.B. INC., CA
Free format text: FORMER OWNER: LG SEMICON CO., LTD., CHEONGJU, KR
Effective date: 20111130
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA
Free format text: FORMER OWNER: LG SEMICON CO., LTD., CHEONGJU, CHUNGCHEONGBUK, KR
Effective date: 20111130
19 Jan 2012R082Change of representative
Representative=s name: ISARPATENT, DE
Effective date: 20111130
Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE
Effective date: 20111130
Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE
Effective date: 20111130
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE
Effective date: 20111130
Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE
Effective date: 20111130
21 Aug 2012R082Change of representative
Representative=s name: WUESTHOFF & WUESTHOFF PATENT- UND RECHTSANWAEL, DE
11 Oct 2012R081Change of applicant/patentee
Owner name: 658868 N.B. INC., CA
Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KR
Effective date: 20120821
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA
Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KYONGGI, KR
Effective date: 20120821
11 Oct 2012R082Change of representative
Representative=s name: ISARPATENT, DE
Effective date: 20120821
Representative=s name: ISARPATENT, DE
Effective date: 20120907
Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE
Effective date: 20120821
Representative=s name: ISARPATENT GBR PATENT- UND RECHTSANWAELTE, DE
Effective date: 20120907
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE
Effective date: 20120821
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE
Effective date: 20120907
Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE
Effective date: 20120821
Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE
Effective date: 20120907
25 Sep 2014R082Change of representative
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE
6 Nov 2014R081Change of applicant/patentee
Owner name: CONVERSANT IP N.B. 868 INC., SAINT JOHN, CA
Free format text: FORMER OWNER: 658868 N.B. INC., SAINT JOHN, NEW BRUNSWICK, CA
Effective date: 20140925
6 Nov 2014R082Change of representative
Representative=s name: ISARPATENT PATENTANWAELTE BEHNISCH, BARTH, CHA, DE
Effective date: 20140925
Representative=s name: ISARPATENT - PATENTANWAELTE- UND RECHTSANWAELT, DE
Effective date: 20140925
3 May 2016R119Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee