DE19840508A1 - Separating individual semiconductor chips from composite wafer - Google Patents
Separating individual semiconductor chips from composite waferInfo
- Publication number
- DE19840508A1 DE19840508A1 DE1998140508 DE19840508A DE19840508A1 DE 19840508 A1 DE19840508 A1 DE 19840508A1 DE 1998140508 DE1998140508 DE 1998140508 DE 19840508 A DE19840508 A DE 19840508A DE 19840508 A1 DE19840508 A1 DE 19840508A1
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- trenches
- thickness
- grooves
- semiconductor chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Abstract
Description
Die Erfindung betrifft die Fertigung von Halbleiter-Bauele menten (nachfolgend auch als Halbleiterchips bezeichnet), die zunächst auf einem gemeinsamen Halbleiter-Ausgangsmaterial ausgebildet werden. Das Ausgangsmaterial liegt in Form einer Halbleiterscheibe vor, die auch als Wafer bezeichnet wird. Die Vorderseite oder Frontseite des Wafers wird gemäß den funktionalen Anforderungen und den Kontaktierungsbedingungen bereichsweise strukturiert. Anschließend werden die so struk turierten Bereiche unter Bildung individueller Halbleiter- Bauelemente voneinander getrennt werden. Dieser Trennvorgang wird auch als Vereinzeln bezeichnet.The invention relates to the production of semiconductor devices elements (hereinafter also referred to as semiconductor chips), the initially on a common semiconductor starting material be formed. The starting material is in the form of a Semiconductor wafer before, which is also referred to as a wafer. The front or front of the wafer is made according to the functional requirements and the contacting conditions structured in areas. Then they are so structured areas with the formation of individual semiconductor Components are separated from each other. This separation process is also called singling.
Um eine saubere Trennung zu gewährleisten, die insbesondere die hochempfindlichen strukturierten Bereiche der Halbleiter chips unbeeinträchtigt läßt und die zu erzeugenden Kanten möglichst hochwertig ausbildet, muß das Vereinzeln hochprä zise und materialschonend durchgeführt werden. Dabei werden die zunächst auf der gemeinsamen Halbleiterscheibe ausgebil deten aktiven Bereiche der späteren Halbleiterchips durch so genannte "Ritzrahmen" voneinander getrennt. Der Ausdruck "Ritzrahmen" ist historisch bedingt und bezieht sich auf Trennverfahren, bei denen mittels einer Diamantspitze V-för mige Spuren entlang des Ritzrahmens erzeugt wurden, an denen anschließend durch Brechen die Halbleiter-Bauelemente verein zelt worden. Die dafür vorzusehende Spurbreite (Ritzrahmenbreite) liegt in der Größenordnung von 100 µm und ist somit ein wesentlicher Faktor im Hinblick auf die Aus beute einer Halbleiterscheibe, insbesondere bei dem derzeiti gen Trend zu immer kleiner werdenden Halbleiterchips.To ensure a clean separation, in particular the highly sensitive structured areas of the semiconductors leaves chips unaffected and the edges to be generated training as high quality as possible, the separation must be highly precise be carried out carefully and gently. In doing so which are initially formed on the common semiconductor wafer active areas of the later semiconductor chips through so called "scratch frame" separated. The expression "Scoring frame" is historical and refers to Separation processes in which V-för traces along the scoring frame were created on which then combine the semiconductor components by breaking tent. The track width to be provided for this (Scribe frame width) is of the order of 100 µm and is therefore an essential factor with regard to the out loot of a semiconductor wafer, especially in the current case against the trend towards ever smaller semiconductor chips.
Aus der DE 44 14 373 A1 geht ein heute weit verbreitetes Ver fahren zum Vereinzeln vom Halbleiter-Bauelementen hervor, das auf dem Sägen bzw. Trennschleifen basiert. Mit diesem Verfah ren können relativ saubere Halbleiterchipkanten unabhängig von etwaigen Kristallorientierungen des Halbleitermaterials erzeugt werden. Dabei wird der Wafer auf einem X-Y-Tisch be festigt und relativ zu einer mit hoher Drehzahl rotierenden Diamantschleifscheibe bewegt. Dabei ist es üblich, den Wafer auf eine selbstklebende Trägerfolie aufzubringen und mit ge ringer Tiefe (ca. 10 µm) in die Folie hineinzusägen, um das Wafermaterial entlang dem jeweiligen Ritzrahmen zu trennen und damit eine vollständige Vereinzelung der Halbleiter-Bau elemente zu realisieren. Um jedoch eine hohe Qualität der bei dem Trennprozeß gebildeten Halbleiterchipkanten zu gewährlei sten, müssen äußerst hochwertige Schneidwerkzeuge verwendet werden. Dies ist kostenaufwendig und beeinträchtigt wegen der begrenzten Standzeiten der Werkzeuge den Fertigungsprozeß bzw. den Fertigungsdurchsatz. Auch das erneute Einrichten nach einem Werkzeugaustausch ist im Hinblick auf die einzu haltenden geringen Toleranzen vergleichsweise aufwendig.From DE 44 14 373 A1 a Ver widely used today drive out of the semiconductor devices, the based on sawing or cutting. With this procedure Ren can relatively clean semiconductor chip edges independently of possible crystal orientations of the semiconductor material be generated. The wafer is placed on an X-Y table solidifies and rotates relative to a high speed Diamond grinding wheel moves. It is common for the wafer apply on a self-adhesive carrier film and with ge saw to a shallow depth (approx. 10 µm) into the film to Separate wafer material along the respective scoring frame and thus a complete isolation of the semiconductor construction realizing elements. However, in order to ensure high quality at to ensure the separation process formed semiconductor chip edges extremely high-quality cutting tools must be used become. This is expensive and compromised because of limited tool life the manufacturing process or the production throughput. Also the new setup after a tool exchange, the keeping small tolerances comparatively complex.
Da schon geringste mechanische oder geometrische Defekte an den Rändern (Kanten und insbesondere Ecken) der Halbleiter chips die Bruchgefahr erheblich erhöhen, besteht insbesondere im Hinblick auf das Bestreben nach weiter verengten Ritzrah men Bedarf nach einem Verfahren zum Vereinzeln von Halblei ter-Bauelementen, das annähernd fehlerfreie Kanten der ver einzelten Halbleiter-Bauelemente erzeugt.Even the slightest mechanical or geometric defects the edges (edges and especially corners) of the semiconductors Chips in particular significantly increase the risk of breakage in terms of striving for further narrowed Ritzrah a need for a method of separating semi-lead ter components, the almost error-free edges of the ver single semiconductor devices generated.
Dazu ist erfindungsgemäß ein Verfahren zum Vereinzeln von
Halbleiter-Bauelementen aus ihrem ursprünglichen Wafer-Ver
band vorgesehen, bei dem:
For this purpose, a method for separating semiconductor components from their original wafer band is provided according to the invention, in which:
- a) auf der Waferfrontseite entlang gewünschter Trennlinien zwischen den zukünftigen individuellen Halbleiter-Bauele menten Gräben erzeugt werden, deren Tiefe geringer als die Dicke des Wafers ist, unda) on the front of the wafer along the desired dividing lines between future individual semiconductor devices trenches are created whose depth is less than that Thickness of the wafer is, and
- b) in einem späteren Verfahrensschritt die Dicke des Wafers von seiner Rückseite her zumindest soweit vermindert wird, daß die dabei entstehende Waferrückseite die Gräbenböden erreicht.b) the thickness of the wafer in a later process step is at least reduced from the back, that the resulting wafer back is the trench bottoms reached.
Bei dem erfindungsgemäßen Verfahren können die Gräben mit an sich bekannten und beherrschten Verfahren erzeugt werden. Die Gräben können bevorzugt durch Ätzen, insbesondere Naßätzen, Trockenätzen oder Plasmaätzen, oder Laserschneiden erzeugt werden. Vorteilhafterweise erfolgt durch das Einbringen der Gräben in die Waferfrontseite keine vollständige, sondern nur eine teilweise Materialtrennung in Richtung der Waferdicke. Dabei wird die Mindesttiefe der Gräben durch die gewünschte Dicke des fertigen Halbleiter-Bauelementes bestimmt.In the method according to the invention, the trenches can also be used known and controlled processes are generated. The Trenches can preferably be etched, in particular wet etched, Dry etching or plasma etching, or laser cutting become. This is advantageously done by introducing the Trenches in the front of the wafer are not complete, but only a partial material separation in the direction of the wafer thickness. The minimum depth of the trenches is determined by the desired one Determines the thickness of the finished semiconductor device.
Ein wesentlicher Aspekt der Erfindung ist die Erkenntnis, daß mechanische Probleme, insbesondere die Gefahr eines Chip bruchs, dadurch erheblich vermindert oder gar ausgeschlossen werden können, daß zur Vereinzelung von der Waferfrontseite her nur ein Teilabtrag des Wafermaterials erforderlich ist. Damit kann die Schnitttiefe und somit die mechanische Bela stung des Wafermaterials beim Vereinzelungsprozeß erheblich vermindert werden.An essential aspect of the invention is the knowledge that mechanical problems, especially the risk of a chip break, thereby significantly reduced or even excluded can be used for singulation from the front of the wafer only a partial removal of the wafer material is required. This enables the cutting depth and thus the mechanical load of the wafer material in the dicing process considerably can be reduced.
Ein wesentlicher Vorteil des erfindungsgemäßen Verfahrens be steht darin, daß der zur vollständigen Vereinzelung der Halb leiter-Bauelemente notwendige weitere Materialabtrag in Rich tung der Waferdicke von der Rückseite des Wafers her in dem Verfahrensschritt des üblicherweise ohnehin notwendigen Ver minderns der Waferdicke (sog. Waferdünnen) integriert werden kann.A major advantage of the method according to the invention is that the complete separation of the half conductor components necessary further material removal in Rich wafer thickness from the back of the wafer in the Process step of the usually necessary anyway Ver less than the wafer thickness (so-called wafer thin) can.
Das erfindungsgemäße Verfahren zeichnet sich auch dadurch aus, daß keine wesentlichen zusätzlichen Verfahrensschritte erforderlich sind, um die Qualität der Halbleiterchipkanten signifikant zu erhöhen. Außerdem gestattet das erfindungs gemäße Verfahren in vorteilhafter Weise eine weitere Veren gung des Ritzrahmens bzw. der Grabenbreite, weil die Gräben nur mit einer erheblich geringeren Tiefe als bisher ausge bildet werden müssen. The method according to the invention is also characterized by this from that no significant additional procedural steps are required to the quality of the semiconductor chip edges significantly increase. In addition, the invention allows method according to another Veren in an advantageous manner the scoring frame or the trench width, because the trenches only with a much smaller depth than before must be formed.
Bei der bevorzugten Verwendung von Ätzverfahren oder beim La serschneiden ist kein Materialabtrag durch rotierende Schnei den (z. B. Sägeblätter) involviert; dies bedeutet eine beson ders schonende Behandlung der entstehenden Halbleiterchipkan ten.In the preferred use of etching processes or in La Cutting is not material removal by rotating cutting the (e.g. saw blades) involved; this means a special ders gentle treatment of the resulting semiconductor chips ten.
Ein besonders schonender Materialabtrag läßt sich nach einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens dadurch erreichen, daß die Gräben durch kumulativen Material abtrag erzeugt werden. In diesem Zusammenhang ist es beson ders vorteilhaft, wenn der kumulative Materialabtrag im Rah men von Verfahrensschritten vorgenommen wird, die ohnehin zur strukturellen Bearbeitung der funktionalen Waferfrontseite durchgeführt werden. So können beispielsweise mehrere erfor derliche Trenchätzungen dazu dienen, die Gräben schrittweise zu vertiefen. Dies hat den erheblichen Vorteil, daß kein zu sätzlicher Aufwand zur Erzeugung der Gräben anfällt.A particularly gentle material removal can be done after a advantageous development of the method according to the invention thereby achieve that the trenches by cumulative material removal can be generated. In this context it is special advantageous if the cumulative material removal in the frame men of procedural steps is carried out, which anyway to structural processing of the functional wafer front be performed. For example, several Such trench estimates serve to gradually dig the trenches to deepen. This has the significant advantage that no additional effort is required to create the trenches.
Ein Ausführungsbeispiel der Erfindung wird nachfolgend anhand einer Zeichnung weiter erläutert; es zeigen:An embodiment of the invention is described below a drawing further explained; show it:
Fig. 1 schematisch einen möglichen Ablauf des erfindungs gemäßen Verfahrens und Fig. 1 shows schematically a possible sequence of the inventive method and
Fig. 2 einen Ausschnitt eines nach dem erfindungsgemäßen Verfahren prozessierten Wafers. Fig. 2 shows a detail of a processed wafer by the inventive process.
Gemäß den Fig. 1 und 2 wird in an sich bekannter Weise zunächst die Frontseite 1 eines Wafers 2 bearbeitet. Dabei werden auch Gräben 4 entlang gewünschter Trennlinien 5, 6 eingebracht. Die Trennlinien 5, 6 definieren ein Raster, das der Anordnung der zu erzeugenden (zukünftigen) Halbleiter chips 8 entspricht. Der Verlauf der Trennlinien gibt den so genannten Ritzrahmen 10 wieder, der prinzipiell den bishe rigen sogenannten Sägestraßen entspricht. Der Ritzrahmen ist dabei durch den Abstand von den zukünftigen Kanten der Halb leiterchips nach deren Vereinzelung bestimmt, d. h. beispiels weise durch den Zwischenraum zwischen Anschlußflächen (Pads) benachbarter Chips. Gegebenenfalls können die Anschlußflächen von Schutzringen umgeben sein, die nicht verletzt werden dür fen; die Ritzrahmenbreite wäre dann durch die Schutzringe be grenzt.Referring to FIGS. 1 and 2 of the front side 1 is processed in a wafer 2 in a conventional manner. Trenches 4 are also introduced along desired dividing lines 5 , 6 . The dividing lines 5 , 6 define a grid that corresponds to the arrangement of the (future) semiconductor chips 8 to be produced. The course of the dividing lines reproduces the so-called scoring frame 10 , which in principle corresponds to the so-called saw streets. The scoring frame is determined by the distance from the future edges of the semiconductor chips after their separation, that is, for example, by the space between pads (pads) of adjacent chips. If necessary, the connection surfaces can be surrounded by protective rings which must not be injured; the scoring frame width would then be limited by the protective rings.
Die einzelnen zukünftigen Halbleiterchips 8 sind somit zu nächst in einem gemeinsamen Wafer-Verband 12 enthalten. Die Tiefe 14 der Gräben 4 ist geringer bemessen als die ursprüng liche Dicke 16 des Wafers.The individual future semiconductor chips 8 are thus initially contained in a common wafer assembly 12 . The depth 14 of the trenches 4 is dimensioned smaller than the original thickness 16 of the wafer.
Die Gräben 4 können wie angedeutet durch den Schneidstrahl 18 eines Lasers 19 erzeugt werden, der in seiner Leistung so eingestellt ist, daß der Schneidstrahl 18 den Wafer 12 nicht vollständig durchtrennt, sondern Gräben 4 mit der gewünschten Tiefe - d. h. einem gewünschten Abstand 14 zwischen Gräbenbö den 4b und Frontseite 1 - erzeugt.The trenches 4 can, as indicated, be generated by the cutting beam 18 of a laser 19 , the output of which is set such that the cutting beam 18 does not completely cut through the wafer 12 , but trenches 4 with the desired depth - ie a desired distance 14 between trench gaps the 4 b and front 1 - generated.
Die Gräben 4 können auch durch Ätzungen 20, 21 erzeugt werden. Besonders vorteilhaft können die Gräben 4 im Rahmen mehrerer Ätzungen (z. B. Naßätzen) 20, 21 erzeugt werden, die nacheinan derfolgend durchgeführt werden, um die Waferfrontseite 1 in gewünschter Weise zu strukturieren und die beispielsweise als sogenannte Trenchätzungen dienen. Mit den aufeinanderfolgen den Ätzungen 20, 21 wird die Grabentiefe 14 in z. B. zwei Tei lätzungen mit einer ersten Tiefe 24 und einer zweiten Tiefe 25 sukzessive erzeugt.The trenches 4 can also be produced by etching 20 , 21 . The trenches 4 can be produced particularly advantageously in the context of a plurality of etchings (for example wet etching) 20 , 21 which are carried out in succession in order to structure the wafer front side 1 in the desired manner and which serve, for example, as so-called trench etchings. With the successive etchings 20 , 21 , the trench depth 14 in z. B. two Tei etchings with a first depth 24 and a second depth 25 successively generated.
Anschließend wird der Wafer 2 mit seiner strukturierten Frontseite 1 auf eine Trägerfolie 30 geklebt. Von der Rück seite 32 des Wafers 2 her wird die ursprüngliche Dicke 16 des Wafers 2 vermindert. Dies erfolgt beispielsweise unter Ver wendung von diamantbesetzten Flachschleifscheiben 40, wie im unteren Teil der Fig. 2 angedeutet. Bevorzugt wird das Längsseitenplanschleifen nach DIN 8598T.11. Dabei wird der mit seiner Frontseite fertigprozessierte Wafer rückwärtig mit einem rotierenden Schleifring bearbeitet, der mit definierter axialer Vorschubgeschwindigkeit in die Rückseite des Wafers eindringt. Dabei wird der Wafer teilringförmig überdeckt. Um einen vollständigen gleichmäßigen Abtrag der Waferrückseite zu gewährleisten, wird der Wafer radial relativ zur Schleif scheibe bewegt. Dabei kann sich je nach Verfahrensweise ein stufenweiser Materialabtrag ergeben, an den sich ein Fein schliff anschließt. Dabei werden z. B. von einem Wafer von ur sprünglich 525 µm Dicke 400 µm abtragen. Selbstverständlich können mit dem erfindungsgemäßen Verfahren auch wesentlich dünnere Wafer behandelt werden. Schließlich erreicht die Schleifscheibe 40 mit ihrer Oberseite 41 infolge des rückwär tigen Materialabtrags die Böden 4b der Gräben 4, wodurch die individuellen Halbleiterchips 8 von ihren jeweiligen Nachbarn vollständig getrennt (vereinzelt) sind und nur noch an der gemeinsamen Trägerfolie 30 haften. Somit fällt die neu erzeugte Rückseite 32' in die Ebene der Gräbenböden 4b, so daß aus den Gräben 4 Trennfugen werden. Bedarfsweise kann an schließend die Waferdicke 14' noch weiter vermindert (gedünnt) werden.The structured front side 1 of the wafer 2 is then glued onto a carrier film 30 . From the rear side 32 of the wafer 2 , the original thickness 16 of the wafer 2 is reduced. This is done, for example, using diamond-coated surface grinding wheels 40 , as indicated in the lower part of FIG. 2. Longitudinal face grinding according to DIN 8598T.11 is preferred. The front of the finished wafer is processed with a rotating slip ring, which penetrates the back of the wafer at a defined axial feed rate. The wafer is covered in a partial ring. In order to ensure a complete, even removal of the back of the wafer, the wafer is moved radially relative to the grinding wheel. Depending on the procedure, this can result in gradual material removal, which is followed by a finishing touch. Here, for. B. remove from a wafer originally 525 microns thick 400 microns. Of course, much thinner wafers can also be treated with the method according to the invention. Finally, the grinding wheel 40 reaches the top 4 b of the trenches 4 with its top 41 as a result of the backward material removal, whereby the individual semiconductor chips 8 are completely separated (isolated) from their respective neighbors and only adhere to the common carrier film 30 . Thus, the newly created rear side 32 'falls into the plane of the trench bottoms 4 b, so that 4 separating joints become from the trenches. If necessary, the wafer thickness 14 'can then be further reduced (thinned).
Mit dem erfindungsgemäßen Verfahren wird insbesondere bei Verwendung von Ätzverfahren oder Laserschneidverfahren zur Herstellung der Gräben der bisher notwendige Sägeprozeß er setzt. Dies bedeutet nicht nur eine erhebliche verfahrens technische Vereinfachung, sondern insbesondere auch eine we sentlich schonendere Behandlung der entstehenden Halbleiter chipkanten. Die Kanten sind damit frei von mechanischen De fekten. Das erfindungsgemäße Verfahren ermöglicht außerdem, die sogenannten Ritzrahmen zu verengen, was die Anzahl mögli cher Halbleiterchips pro Wafer (Ausbeute) erheblich erhöht.With the method according to the invention, in particular Use of etching processes or laser cutting processes Production of the trenches he sawing process previously necessary puts. This not only means a significant process technical simplification, but especially a we considerably gentler treatment of the resulting semiconductors chip edges. The edges are therefore free from mechanical de fect. The method according to the invention also enables to narrow the so-called scoring frames, which is possible cher semiconductor chips per wafer (yield) increased significantly.
Claims (4)
- a) auf der Waferfrontseite (1) entlang gewünschter Trennli nien (5, 6) zwischen den zukünftigen individuellen Halblei ter-Bauelementen (8) Gräben (4) erzeugt werden, deren Tiefe (14) geringer als die Dicke (16) des Wafers (2) ist, und
- b) in einem späteren Verfahrensschritt die Dicke (14') des Wafers (2) seiner der Rückseite (32) her zumindest soweit vermindert wird, daß die dabei entstehende Waferrückseite (32') die Gräbenböden (4b) erreicht.
- a) on the wafer front ( 1 ) along desired separating lines ( 5 , 6 ) between the future individual semiconductor components ( 8 ), trenches ( 4 ) are produced, the depth ( 14 ) of which is less than the thickness ( 16 ) of the wafer ( 2 ) is, and
- b) the thickness (14 'its the back (32) is that the resulting wafer rear side (32) of the wafer (2) at least as far reduced forth' reached) the trench bottoms (4 b) in a subsequent process step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998140508 DE19840508A1 (en) | 1998-09-04 | 1998-09-04 | Separating individual semiconductor chips from composite wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE1998140508 DE19840508A1 (en) | 1998-09-04 | 1998-09-04 | Separating individual semiconductor chips from composite wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19840508A1 true DE19840508A1 (en) | 1999-12-02 |
Family
ID=7879895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1998140508 Withdrawn DE19840508A1 (en) | 1998-09-04 | 1998-09-04 | Separating individual semiconductor chips from composite wafer |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE19840508A1 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19962763A1 (en) * | 1999-07-01 | 2001-01-18 | Fraunhofer Ges Forschung | Wafer dicing method |
| EP1143510A2 (en) * | 2000-04-03 | 2001-10-10 | Fujitsu Limited | Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same |
| DE10054038A1 (en) * | 2000-10-31 | 2002-05-16 | Infineon Technologies Ag | Device used in production of electronic components comprises plate-like bodies, one having upper side with pattern made from recesses |
| WO2003028949A2 (en) * | 2001-10-01 | 2003-04-10 | Xsil Technology Limited | Method of machining substrates |
| SG100750A1 (en) * | 2000-08-31 | 2003-12-26 | Lintec Corp | Process for producing semiconductor device |
| DE10247819A1 (en) * | 2002-10-14 | 2004-04-22 | Infineon Technologies Ag | Production of a sensor arrangement for digital cameras comprises forming sensor chips having sensor fields on and/or in a substrate, forming a trench around each chip, separating the chips, and joining to form the sensor arrangement |
| US6756562B1 (en) | 2003-01-10 | 2004-06-29 | Kabushiki Kaisha Toshiba | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method |
| US6838299B2 (en) * | 2001-11-28 | 2005-01-04 | Intel Corporation | Forming defect prevention trenches in dicing streets |
| DE102006037789A1 (en) * | 2006-08-11 | 2008-02-14 | Infineon Technologies Ag | Separating semiconducting devices from semiconducting wafer involves etching separating trenches in first surface, reducing wafer from second main surface until reduced second surface reaches trenches, semiconducting devices are separated |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186646A (en) * | 1988-01-14 | 1989-07-26 | Matsushita Electric Ind Co Ltd | Dicing method |
| US5071792A (en) * | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| DE4308705A1 (en) * | 1992-03-19 | 1993-09-30 | Mitsubishi Electric Corp | Integrated circuit device with non-rectangular semiconductor chip - has inner contact points bordering on chip in configuration which corresponds to chip configuration |
| EP0627764A2 (en) * | 1993-05-27 | 1994-12-07 | Siemens Aktiengesellschaft | Process for the separation of chips on a wafer |
| DE4414373A1 (en) * | 1994-04-25 | 1995-10-26 | Siemens Ag | Standardised geometry semiconductor wafer for diode, transistor, power electronic chip |
-
1998
- 1998-09-04 DE DE1998140508 patent/DE19840508A1/en not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01186646A (en) * | 1988-01-14 | 1989-07-26 | Matsushita Electric Ind Co Ltd | Dicing method |
| US5071792A (en) * | 1990-11-05 | 1991-12-10 | Harris Corporation | Process for forming extremely thin integrated circuit dice |
| DE4308705A1 (en) * | 1992-03-19 | 1993-09-30 | Mitsubishi Electric Corp | Integrated circuit device with non-rectangular semiconductor chip - has inner contact points bordering on chip in configuration which corresponds to chip configuration |
| EP0627764A2 (en) * | 1993-05-27 | 1994-12-07 | Siemens Aktiengesellschaft | Process for the separation of chips on a wafer |
| DE4414373A1 (en) * | 1994-04-25 | 1995-10-26 | Siemens Ag | Standardised geometry semiconductor wafer for diode, transistor, power electronic chip |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19962763A1 (en) * | 1999-07-01 | 2001-01-18 | Fraunhofer Ges Forschung | Wafer dicing method |
| DE19962763C2 (en) * | 1999-07-01 | 2001-07-26 | Fraunhofer Ges Forschung | Wafer dicing method |
| US6756288B1 (en) | 1999-07-01 | 2004-06-29 | Fraunhofer-Gesellschaft Zur Foerderung Der Angewandten Forschung E.V. | Method of subdividing a wafer |
| EP1143510A2 (en) * | 2000-04-03 | 2001-10-10 | Fujitsu Limited | Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same |
| EP1143510A3 (en) * | 2000-04-03 | 2004-01-21 | Fujitsu Limited | Semiconductor device having increased reliability and method of producing the same and semiconductor chip suitable for such a semiconductor device and method of producing the same |
| SG100750A1 (en) * | 2000-08-31 | 2003-12-26 | Lintec Corp | Process for producing semiconductor device |
| DE10054038A1 (en) * | 2000-10-31 | 2002-05-16 | Infineon Technologies Ag | Device used in production of electronic components comprises plate-like bodies, one having upper side with pattern made from recesses |
| DE10054038B4 (en) * | 2000-10-31 | 2006-11-30 | Infineon Technologies Ag | Method for separating a plate-shaped body, in particular a semiconductor wafer, into individual pieces |
| WO2003028949A2 (en) * | 2001-10-01 | 2003-04-10 | Xsil Technology Limited | Method of machining substrates |
| WO2003028949A3 (en) * | 2001-10-01 | 2004-04-01 | Xsil Technology Ltd | Method of machining substrates |
| EP1677346A3 (en) * | 2001-10-01 | 2008-07-09 | Xsil Technology Limited | Machining substrates, particularly semiconductor wafers |
| EP1677346A2 (en) | 2001-10-01 | 2006-07-05 | Xsil Technology Limited | Machining substrates, particularly semiconductor wafers |
| US6838299B2 (en) * | 2001-11-28 | 2005-01-04 | Intel Corporation | Forming defect prevention trenches in dicing streets |
| DE10247819A1 (en) * | 2002-10-14 | 2004-04-22 | Infineon Technologies Ag | Production of a sensor arrangement for digital cameras comprises forming sensor chips having sensor fields on and/or in a substrate, forming a trench around each chip, separating the chips, and joining to form the sensor arrangement |
| DE10247819B4 (en) * | 2002-10-14 | 2014-10-30 | Infineon Technologies Ag | Method for producing an image sensor arrangement |
| DE10317115A1 (en) * | 2003-01-10 | 2004-07-22 | Kabushiki Kaisha Toshiba | Semiconductor wafer dividing device and semiconductor device manufacturing method |
| US6756562B1 (en) | 2003-01-10 | 2004-06-29 | Kabushiki Kaisha Toshiba | Semiconductor wafer dividing apparatus and semiconductor device manufacturing method |
| DE10317115B4 (en) * | 2003-01-10 | 2008-09-11 | Kabushiki Kaisha Toshiba | Semiconductor device manufacturing method |
| DE102006037789A1 (en) * | 2006-08-11 | 2008-02-14 | Infineon Technologies Ag | Separating semiconducting devices from semiconducting wafer involves etching separating trenches in first surface, reducing wafer from second main surface until reduced second surface reaches trenches, semiconducting devices are separated |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE602004011343T2 (en) | CHIP MOUNTING | |
| EP0627764B1 (en) | Process for the separation of chips from a wafer | |
| DE3335116C2 (en) | ||
| EP1924392B1 (en) | Method for severing brittle flat materials by laser beam, with traces produced prior to separation | |
| DE60211728T2 (en) | METHOD AND DEVICE FOR PROCESSING SUBSTRATES | |
| DE102015002542B4 (en) | wafer division process | |
| DE102013111016A1 (en) | Method for forming chip on silicon wafer for manufacturing semiconductor utilized in electronic applications, involves forming separation layer under groove within substrate, and isolating substrate by separation layer | |
| DE4220284C1 (en) | Cutting method for dicing multilayer wafers into individual chips - using two blades of material and thickness matched to substrate on each side | |
| DE102016111325B4 (en) | A method for separating a wafer, wafer comprising a plurality of individual chips and associated lithography masks | |
| DE10317115B4 (en) | Semiconductor device manufacturing method | |
| DE112004002374T5 (en) | Method and apparatus for laser dicing | |
| DE102020200724B4 (en) | Backing plate removal procedure | |
| DE19840508A1 (en) | Separating individual semiconductor chips from composite wafer | |
| DE102015204698A1 (en) | Method for dividing a wafer | |
| DE102014111977A1 (en) | Separating chips on a substrate | |
| DE102019201438B4 (en) | Method for producing a substrate and system for producing a substrate | |
| DE102016109693B4 (en) | Process for separating semiconductor dies from a semiconductor substrate and semiconductor substrate arrangement | |
| EP0279949A1 (en) | Process for manufacturing semiconductor components | |
| DE112018003840T5 (en) | LAYER ELEMENT PRODUCTION METHOD | |
| DE60315670T2 (en) | METHOD FOR THE PRODUCTION OF SUBSTRATES, ESPECIALLY FOR OPTICS, ELECTRONICS AND OPTOELECTRONICS | |
| DE102017106854A1 (en) | Carrier assembly and method for processing a carrier | |
| DE102020206233B3 (en) | METHOD FOR MANUFACTURING A SUBSTRATE AND SYSTEM FOR MANUFACTURING A SUBSTRATE | |
| DE112018003841T5 (en) | LAYER ELEMENT PRODUCTION METHOD | |
| DE112018003861T5 (en) | LAYER ELEMENT PRODUCTION METHOD | |
| EP0944920B1 (en) | Process for dividing a semiconductor wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAV | Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1 | ||
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8130 | Withdrawal |