DE19806017B4 - Halbleiter-Multichip-Modul - Google Patents

Halbleiter-Multichip-Modul Download PDF

Info

Publication number
DE19806017B4
DE19806017B4 DE19806017A DE19806017A DE19806017B4 DE 19806017 B4 DE19806017 B4 DE 19806017B4 DE 19806017 A DE19806017 A DE 19806017A DE 19806017 A DE19806017 A DE 19806017A DE 19806017 B4 DE19806017 B4 DE 19806017B4
Authority
DE
Germany
Prior art keywords
chips
substrate
module according
underside
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19806017A
Other languages
English (en)
Other versions
DE19806017A1 (de
Inventor
Duk Joo Kwak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of DE19806017A1 publication Critical patent/DE19806017A1/de
Application granted granted Critical
Publication of DE19806017B4 publication Critical patent/DE19806017B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Abstract

Halbleiter-Multichip-Modul, das folgendes aufweist:
– eine Vielzahl Halbleiterchips (11);
– eine statische Platte (12) mit einer Vielzahl durchgehender Einführöffnungen (12a) zur Aufnahme jeweils eines der Vielzahl von Chips (11);
– eine Schirmkappe (13) zum Befestigen auf der Unterseite der statischen Platte (12), um ein Ausweichen der Chips (11) nach unten durch die Einführöffnungen (12a) zu verhindern;
eine über den Chips (11) ausgeformte externe Anschlußeinheit (14), um elektrische Signale der Chips (11) nach außen zu liefern;
– eine Vielzahl Spannfedern (15) des Klemmentyps zum Zusammenspannen der Schirmkappe (13) und der externen Anschlußeinheit (14), um eine Verschiebung der Chips (11) zu verhindern;
– in den Einführöffnungen (12a) jeweils gesonderte elastische Einrichtungen (50), die den jeweils zugeordneten Chip (11) elastisch abstützen; bei dem
– die externe Anschlußeinheit (14) folgendes aufweist:
– ein vielschichtiges Substrat (20); und
– eine Vielzahl auf der Unterseite des Substrats...

Description

  • Die Erfindung betrifft einen Halbleiter-Multichip-Modul gemäß dem Oberbegriff des Patentanspruches 1. Ein solcher Halbleiter-Multichip-Modul ist aus der EP 0 473 260 A1 bekannt.
  • Die US 5,250,843 A beschreibt ein allgemeines instandsetzbares Multichip-Modul, bei dem ein Vergußmaterial, Metalldrähte, eine Isolierschicht und dgl. auf einem Halbleiterchip unter Anwendung von Verfahren wie Ätzen und Ultraviolettfixieren ausgeformt werden. Das heißt, daß die defekten Chips mittels eines chemischen oder physikalischen Verfahrens entfernt und durch einwandfreie Chips ersetzt werden, um dadurch das Multichip-Modul zu vervollständigen. Das auf diese Weise aufgebaute herkömmliche Multichip-Modul wird nunmehr beschrieben.
  • 1 zeigt eine Querschnittansicht eines instandsetzbaren Multichip-Moduls gemäß dem Stand der Technik, das folgendes enthält: ein Halbleitersubstrat 1; einen auf dem Substrat 1 aufgebrachten Kleber 2; eine Vielzahl Halbleiterchips 3, die auf dem Kleber 2 in bestimmten Abständen zueinander angebracht sind; ein Vergußmittel 4, das so strukturiert ist, daß es eine Vielzahl Kontaktierungsflecke (nicht dargestellt), die auf jedem der Chips 3 durch dieses hindurch ausgeformt sind, freilegt; Metalldrähte 5 entlang der Oberfläche des strukturierten Vergußmittels 4 zur elektrischen Verbindung; und eine Isolierschicht 6 entlang der Metalldrähte 5 zur elektrischen Isolierung. Bezugszeichen 7 kennzeichnet hierin einen strukturierten Leiter.
  • Der Kleber 2 mit einer vorgegebenen Dicke wird auf dem Substrat 1 ausgeformt. Die Vielzahl der Chips 3 wird an jeweils vorgegebenen Stellen auf dem Kleber 2 angebracht. Das Vergußmittel 4 wird die Vielzahl der Chips 3 umgebend vergossen. Das Vergußmittel 4 wird partiell geätzt, um die Vielzahl der Chip-Kontaktflecke (nicht dargestellt) durch es hindurch freizulegen. Zum Ausformen der Metalldrähte 5 entlang der Oberfläche des Vergußmittels 4 wird ein Metallisierungsprozeß und zum Ausformen der Isolierschicht 6 auf der Oberfläche des Vergußmittels 4 wird ein Isolierprozeß ausgeführt. Der strukturierte Leiter 7 wird entlang der Isolierschicht 6 unter Anwendung eines Ätzverfahrens ausgebildet, um so das Herstellungsverfahren abzuschließen.
  • Das instandsetzbare Multichip-Modul wird jedoch mit einer Vielzahl komplizierter Schritte, wie einem Metallisierungsschritt, einem Isolierungsschritt, einem Ätzschritt und dgl. hergestellt, wodurch es schwierig wird, die Produktivität zu verbessern und eine Kostensenkung zu erzielen.
  • Des Weiteren hat das Entfernen oder der Ersatz defekter Chips durch einwandfreie Chips komplizierte Schritte erforderlich gemacht, bei denen die nach dem Zusammenbau festgestellten defekten Chips durch ein chemisches oder physikalischen Verfahren, z.B. Metalldrahtentfernung mittels Lösungsmittel und selektives ultraviolettes Abtasten, entfernt werden sollten.
  • Bei der eingangs genannten EP 0 473 260 A1 sind die Chips mittels eines Klebstoffs oder eines Lots mit der Schirmkappe fest verbunden. Die anderen Seiten der Chips liegen unmittelbar an der externen Anschlusseinheit an. Die externe Anschlusseinheit wird durch eine durchgehende Platte gebildet, die in den den Chip gegenüberliegenden Bereichen Vorsprünge aufweist. Die Vorsprünge sind als Federelemente ausgebildet, wodurch die externe Anschlusseinheit elastisch an den Chips abgestützt ist.
  • DE 195 30 264 A1 offenbart ein Halbleitermodul mit einer Vielzahl Halbleiterchips, die mit ihren Unterseiten auf einer Platte verlötet sind. Die Oberseiten der Chips werden durch Kon taktstempel kontaktiert. Bei einer Ausführungsform sind die Kontaktstempel mittels Federn mit Druck beaufschlagt, so dass sie sich an den Chips abstützen.
  • US 5,751,062 A offenbart ein Multichip-Modul, bei dem die Halbleiterchips jeweils mit einer ersten wärmeleitenden Element ausgestattet sind. Jedes erste wärmeleitende Element weist Finger auf, die sich zwischen Finger eines gegenüberliegenden zweiten wärmeleitenden Element erstrecken. Einander zugeordnete erste und zweite wärmeleitende Elemente werden durch eine dazwischen angeordnete Feder von einander weg gedrängt, so daß Zwischenräume zwischen den Elementen und deren Fingern aufrecht gehalten werden.
  • Aufgabe der Erfindung ist es, ein Halbleiter-Multichip-Modul der eingangs genannten Art bereitzustellen, das einen einfachen Austausch defekter Chips ermöglicht und dabei eine sichere Kontaktgabe zu den Chips fördert.
  • Der erfindungsgemäße Halbleiter-Multichip-Modul ist im Patentanspruch 1 gekennzeichnet. Bevorzugte Ausgestaltungen sind in den abhängigen Ansprüchen beschrieben.
    •
  • Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung und den beiliegenden Zeichnungen; es zeigen:
  • 1 eine Querschnittansicht eines instandsetzbaren Halbleiter-Multichip-Moduls gemäß dem Stand der Technik;
  • 2 eine Querschnittansicht eines instandsetzbaren Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
  • 3 eine Querschnittansicht eines zerlegten Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
  • 4A eine Draufsicht einer externen Anschlußeinheit eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
  • 4B eine Querschnittansicht entlang der Linie A-A' in 4A;
  • 4C eine Ansicht von unten einer externen Anschlußeinheit eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
  • 5A eine Draufsicht der statischen Platte eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
  • 5B eine Querschnittansicht entlang der Linie B-B' in 5A;
  • 5C eine Ansicht von unten einer statischen Platte eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
  • 6A eine Draufsicht einer Schirmkappe mit elastischen Elementen eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
  • 6B eine Querschnittansicht entlang der Linie C-C' in 6A; und
  • 7 eine Querschnittansicht eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung zur Verdeutlichung des Austauschs defekter Halbleiterchips in diesem.
  • Nunmehr wird unter Bezugnahme auf die beiliegenden Zeichnungen ein Halbleiter-Multichip-Modul gemäß der vorliegenden Erfindung beschrieben, wobei 2 eine Querschnittansicht des Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung und 3 eine Querschnittansicht eines zerlegten Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung zeigen.
  • Wie daraus ersichtlich ist, enthält das Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung folgendes: eine Vielzahl Halbleiterchips 11, eine statische Platte 12 mit einer Vielzahl Einführöffnungen 12a zur Aufnahme der Vielzahl von Chips 11, eine Schirmkappe 13 zum Befestigen auf der Unterseite der statischen Platte 12, um ein Ausweichen der Chips 11 nach unten durch die Einführöffnungen 12a zu verhindern, eine über den Chips 11 ausgeformte externe Anschlußeinheit 14, um elektrische Signale der Chips 11 nach außen zu liefern, und eine Vielzahl Spannfedern 15 des Klemmentyps zum Zusammenspannen der Schirmkappe 13 und der externen Anschlußeinheit 14, um eine Verschiebung der Chips 11 zu verhindern.
  • Wie aus 4A bis 4C ersichtlich ist, enthält die externe Anschlußeinheit 14 folgendes: ein vielschichtiges Substrat 20, eine Vielzahl auf der Unterseite des Substrats 20 ausgeformter Höcker 21, um den Kontakt mit einer Vielzahl Kontaktflecke (nicht dargestellt), die auf jedem der Chips 11 ausgeformt sind, herzustellen, und eine Vielzahl Lötkügelchen 22, die an einer Oberfläche des Substrats 20 angeformt sind, um elektrische Signale nach außen zu leiten. Eine Vielzahl Führungsnasen 31 erstreckt sich von der Unterseite des Substrats 20 aus.
  • Wie aus 5A bis 5C ersichtlich ist, enthält die statische Platte 12 eine Vielzahl Gabelabschnitte 30, die zwischen ihren Zinken jeweils eine Führungsöffnung 30a aufweisen, die der Vielzahl Führungsnasen 31 entsprechen, die sich von der Unterseite des Substrats 20 der externen Anschlußeinheit 14 aus erstrecken, wodurch die Führungsnasen 31 jeweils in entsprechende Führungsöffnungen 30a der Vielzahl Führungsöffnungen geführt werden.
  • Ein oberer Dichtring 41 ist in und entlang einer Umfangskante der Unterseite des Substrats 20 und ein unterer Dichtring 42 ist in und entlang einer Umfangskante der Oberseite der statischen Platte 12 entsprechend dem oberen Dichtring 41 angebracht, um die Chips 11 gegen die Umgebung zu schützen.
  • Wie aus 6A und 6B ersichtlich ist, ist in jeder der Einführöffnungen 12a und unterhalb jeweils entsprechender Chips 11 ein elastisches Element 50 mit einer runden Kappe 51 und einer Stützfeder 52 zur elastischen Abstützung der runden Kappe 51 installiert, um die jeweils entsprechenden Chips 11 elastisch abzustützen.
  • Eine Wärmesenke 60 ist an der Unterseite der Schirmkappe 13 angebracht, um die während des Chipbetriebs von den jeweiligen Chips 11 erzeugte Wärme nach außen abzuleiten.
  • Ein Einrastansatz 15a ist an einem inneren Abschnitt jedes Endabschnitts der Spannfeder 15, und Einrastöffnungen 20a, 60a sind jeweils in entsprechenden Randabschnitten der Oberfläche des Substrats 20 und der Unterseite der Wärmesenke 60 ausgeformt, so daß beim Spannen der Spannfeder 15 die Einrastansätze 15a in den jeweils entsprechenden Einrastöffnungen 20a, 60a einrasten, um dadurch die Spannfeder 15 zu sichern.
  • Nunmehr wird das Verfahren für den Zusammenbau des auf diese Weise aufgebauten Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung beschrieben.
  • Zuerst wird die statische Platte 12 auf der Oberfläche der Schirmkappe 13 positioniert und eine elastisches Element 50 wird in jede Öffnung der durch die statische Platte 12 ausgeformten Vielzahl Einführöffnungen 12a eingeführt.
  • Ein Chip 11 wird in jede der Einführöffnungen 12a in der statischen Platte 12 eingeführt, so daß das Chip 11 auf der Oberfläche jedes der elastischen Elemente 50 angeordnet ist. Die externe Anschlußeinheit 14 wird auf der Oberfläche der statischen Platte 12 angebracht, so daß die Vielzahl der auf der Unterseite des Substrats 20 ausgebildeten Höcker 21 mit den Kontaktflecken (nicht dargestellt), die auf jedem der Chips 11 ausgeformt sind, in Kontakt gebracht werden können. Dabei werden die Führungsnasen 31, die sich von der Unterseite des Substrats 20 der externen Anschlußeinheit 14 aus erstrecken, in die entsprechenden Führungsöffnungen 30a der Gabelabschnitte 30 geführt, die auf der Oberfläche der statischen Platte 12 ausgeformt sind. Stickstoffgas N2 mit einem Druck unter dem atmosphärischen Druck wird nun in den Raum C zwischen der statischen Platte 12 und dem Substrat 20 eingeleitet, und der Raum C wird in einem partiellen Vakuumzustand gehalten, indem er mittels des oberen und des unteren Dichtrings 41, 42 abgedichtet wird, so daß die jeweiligen Chips 11 gegen äußere Einflußfaktoren wie beispielsweise Feuchte geschützt sind.
  • Nach dem Anbau der Wärmesenke 60 an der Unterseite der Schirmkappe 13 werden die Spannfedern 15 über das Substrat 20 und die Wärmesenke 60 gespannt, wobei die Einrastansätze 15a der Spannfeder 15 in die entsprechenden Einrastöffnungen 20a, 60a einrasten, die jeweils in der Oberfläche des Substrats 20 und der Unterseite der Wärmesenke 60 ausgebildet sind, womit das Halbleiter-Multichip-Modul gemäß der vorliegenden Erfindung fertiggestellt ist.
  • Wie aus 7 ersichtlich ist, die ein Verfahren zum Austausch eines defekten Chips des Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung darstellt, wird bei Feststellen defekter Chips die Spannfeder 15 abgenommen und das Substrat 20 vom Modul gelöst. Die defekten Chips werden gegen einwandfreie Chips ausgetauscht, und das Multichip-Modul wird wie oben beschrieben unter eine Stickstoffgasatmosphäre wieder zusammengebaut.
  • Wie oben beschrieben enthält das Halbleiter-Multichip-Modul gemäß der vorliegenden Erfindung eine Vielzahl Halbleiterchips, eine statische Platte mit einer Vielzahl Einführöffnungen zur Aufnahme der Vielzahl Chips, eine Schirmkappe zum Anbringen auf der Unterseite der statischen Platte, um die Chips daran zu hindern, nach unten durch die Einführöffnungen auszuweichen, eine über den Chips ausgeformte externe Anschlußeinheit, um elektrische Signale der Chips nach außen zu liefern, und eine Vielzahl Spannfedern des Klemmentyps zum Zusammenspannen der Schirmkappe und der externen Anschlußeinheit, um eine Verschiebung der Chips zu verhindern.
  • Abschließend kann festgestellt werden, daß das Halbleiter-Multichip-Modul gemäß der vorliegenden Erfindung die Produktivität durch Senken der Fertigungszeit erhöht.
  • Des weiteren ermöglicht das Halbleiter-Multichip-Modul gemäß der vorliegenden Erfindung den einfachen Austausch defekter Chips gegen einwandfreie Chips, indem die Spannfedern gelöst und wieder aufgeklemmt werden.

Claims (6)

  1. Halbleiter-Multichip-Modul, das folgendes aufweist: – eine Vielzahl Halbleiterchips (11); – eine statische Platte (12) mit einer Vielzahl durchgehender Einführöffnungen (12a) zur Aufnahme jeweils eines der Vielzahl von Chips (11); – eine Schirmkappe (13) zum Befestigen auf der Unterseite der statischen Platte (12), um ein Ausweichen der Chips (11) nach unten durch die Einführöffnungen (12a) zu verhindern; eine über den Chips (11) ausgeformte externe Anschlußeinheit (14), um elektrische Signale der Chips (11) nach außen zu liefern; – eine Vielzahl Spannfedern (15) des Klemmentyps zum Zusammenspannen der Schirmkappe (13) und der externen Anschlußeinheit (14), um eine Verschiebung der Chips (11) zu verhindern; – in den Einführöffnungen (12a) jeweils gesonderte elastische Einrichtungen (50), die den jeweils zugeordneten Chip (11) elastisch abstützen; bei dem – die externe Anschlußeinheit (14) folgendes aufweist: – ein vielschichtiges Substrat (20); und – eine Vielzahl auf der Unterseite des Substrats (20) ausgeformter Höcker (21), um den Kontakt mit einer einer entsprechenden Vielzahl Kontaktflecke, die auf der Oberfläche jedes der Chips (11) ausgeformt sind, herzustellen; – die statische Platte (12) eine Vielzahl Gabelabschnitte (30) an der Umfangskante aufweist, die zwischen ihren Zinken jeweils eine Führungsöffnung (30a) aufweist; und – eine Vielzahl Führungsnasen (31), die sich von der Unterseite des Substrats (20) der externen Anschlußeinheit (14) aus erstrecken, wodurch die Führungsnasen (31) jeweils in eine entsprechende Führungsöffnung (30a) der Vielzahl Führungsöffnungen (30a) geführt werden.
  2. Multichip-Modul nach Anspruch 1, bei dem eine Vielzahl Lötkügelchen (22), die an einer Oberfläche des Substrats (20) angeformt sind, um elektrische Signale nach außen zu leiten, angeordnet sind.
  3. Multichip-Modul nach Anspruch 1, bei dem ein oberer Dichtring (41) in und entlang einer Umfangskante der Unterseite des Substrats (20) und ein unterer Dichtring (42) in und entlang einer Umfangskante der Oberseite der statischen Platte (12) entsprechend dem oberen Dichtring (41) angebracht sind, um so die Chips (11) gegen die Umgebung zu schützen.
  4. Multichip-Modul nach einem der vorhergehenden Ansprüche, bei dem die elastische Einrichtung (50) folgendes aufweist: – eine runde Kappe (51) unter jedem der Chips (11); und – eine Stützfeder (52) zur elastischen Abstützung der runden Kappe (51).
  5. Multichip-Modul nach Anspruch 1, bei dem eine Wärmesenke (60) an der Unterseite der Schirmkappe (13) angebracht ist, um die während des Chipbetriebs von den jeweiligen Chips (11) erzeugte Wärme nach außen abzuleiten.
  6. Multichip-Modul nach Anspruch 1, bei dem ein Einrastansatz (15a) an einem inneren Abschnitt jedes Endabschnitts der Spannfedern (15) und eine Vielzahl Einrastöffnungen (20a, 60a) jeweils in entsprechenden Randabschnitten der Oberfläche des Substrats (20) und der Unterseite der Wärmesenke (60) ausgeformt sind, so daß beim Spannen jeder Spannfeder (15) die Einrastansätze (15a) in den jeweils entsprechenden Einrastöffnungen (20a, 60a) einrasten, um dadurch die Spannfeder (15) darin zu sichern.
DE19806017A 1997-03-05 1998-02-13 Halbleiter-Multichip-Modul Expired - Fee Related DE19806017B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019970007164A KR100214560B1 (ko) 1997-03-05 1997-03-05 반도체 멀티칩 모듈
KR7164/97 1997-03-05

Publications (2)

Publication Number Publication Date
DE19806017A1 DE19806017A1 (de) 1998-09-10
DE19806017B4 true DE19806017B4 (de) 2006-05-11

Family

ID=19498712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19806017A Expired - Fee Related DE19806017B4 (de) 1997-03-05 1998-02-13 Halbleiter-Multichip-Modul

Country Status (4)

Country Link
US (1) US6020597A (de)
JP (1) JP2847516B2 (de)
KR (1) KR100214560B1 (de)
DE (1) DE19806017B4 (de)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351034B1 (en) 1998-06-01 2002-02-26 Micron Technology, Inc. Clip chip carrier
JP3653417B2 (ja) * 1999-06-09 2005-05-25 株式会社日立製作所 マルチチップモジュールの封止構造
US6232669B1 (en) * 1999-10-12 2001-05-15 Advantest Corp. Contact structure having silicon finger contactors and total stack-up structure using same
US6464513B1 (en) * 2000-01-05 2002-10-15 Micron Technology, Inc. Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same
US6892796B1 (en) * 2000-02-23 2005-05-17 General Motors Corporation Apparatus and method for mounting a power module
US6284572B1 (en) * 2000-08-14 2001-09-04 St Assembly Test Services Pte Ltd. Boat and assembly method for ball grid array packages
KR100389920B1 (ko) * 2000-12-12 2003-07-04 삼성전자주식회사 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
KR20020046755A (ko) * 2000-12-15 2002-06-21 밍 루 보호용 케이스에 수납된 전자 부품의 방열 장치
EP1286393A3 (de) * 2001-06-28 2004-03-03 F & K Delvotec Bondtechnik GmbH Schaltkreisgehäuse
DE10137667B4 (de) 2001-08-01 2010-05-20 Qimonda Ag Schutzvorrichtung für Baugruppen mit Abstandhalter
DE10137618A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen
US6597061B1 (en) * 2001-08-03 2003-07-22 Sandisk Corporation Card manufacturing technique and resulting card
US7045889B2 (en) * 2001-08-21 2006-05-16 Micron Technology, Inc. Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US7049693B2 (en) * 2001-08-29 2006-05-23 Micron Technology, Inc. Electrical contact array for substrate assemblies
US20040119485A1 (en) * 2002-12-20 2004-06-24 Koch Daniel J. Probe finger structure and method for making a probe finger structure
DE10352705A1 (de) * 2003-11-12 2005-06-23 Diehl Bgt Defence Gmbh & Co. Kg Schaltungsanordnung
DE102004056984A1 (de) * 2004-11-25 2006-06-08 Siemens Ag Stromrichteranordnung
DE102004061936A1 (de) * 2004-12-22 2006-07-06 Siemens Ag Anordnung eines Halbleitermoduls und einer elektrischen Verschienung
DE102005013325A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren
WO2006138246A2 (en) * 2005-06-13 2006-12-28 Electro Ceramic Industries Electronic device package heat sink assembly
KR100736891B1 (ko) * 2006-01-13 2007-07-10 서울반도체 주식회사 Ｌｅｄ 램프
WO2008059301A1 (en) * 2006-11-14 2008-05-22 Infineon Technologies Ag An electronic component and method for its production
US9536815B2 (en) 2009-05-28 2017-01-03 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
WO2010138493A1 (en) 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
US8358003B2 (en) * 2009-06-01 2013-01-22 Electro Ceramic Industries Surface mount electronic device packaging assembly
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
WO2010147934A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Semiconductor die terminal
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141264A1 (en) 2009-06-03 2010-12-09 Hsio Technologies, Llc Compliant wafer level probe assembly
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US8789272B2 (en) 2009-06-02 2014-07-29 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor test socket
US9414500B2 (en) 2009-06-02 2016-08-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
WO2014011226A1 (en) 2012-07-10 2014-01-16 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2013036565A1 (en) 2011-09-08 2013-03-14 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141316A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
US8981568B2 (en) 2009-06-16 2015-03-17 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
EP2489956B2 (de) * 2011-02-21 2020-09-09 Gerdes Holding GmbH & Co. KG Kühleinrichtung eines elektrischen, sich erwärmenden Bauelements
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
EP3472860B1 (de) * 2016-06-20 2022-08-17 Zhuzhou CRRC Times Electric Co. Ltd Halbleiterbauelementunteranordnung
CN110164486A (zh) * 2019-03-27 2019-08-23 宜鼎国际股份有限公司 M.2适配卡的散热构造
EP3872851A1 (de) * 2020-02-27 2021-09-01 Infineon Technologies Austria AG Schutzkappe für verpackung mit wärmeschnittstellenmaterial

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473260A1 (de) * 1990-08-28 1992-03-04 International Business Machines Corporation Herstellung von Halbleiterpackungen
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
DE19530264A1 (de) * 1995-08-17 1997-02-20 Abb Management Ag Leistungshalbleitermodul
DE19725464A1 (de) * 1996-06-17 1997-12-18 Lg Semicon Co Ltd Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung
US5751062A (en) * 1994-12-15 1998-05-12 Hitachi, Ltd. Cooling device of multi-chip module

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1562139A (de) * 1968-02-09 1969-04-04 Siemens Ag
JPS56142660A (en) * 1980-04-09 1981-11-07 Nec Corp Multichip package
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US5345107A (en) * 1989-09-25 1994-09-06 Hitachi, Ltd. Cooling apparatus for electronic device
US5682064A (en) * 1993-08-16 1997-10-28 Micron Technology, Inc. Repairable wafer scale integration system
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0473260A1 (de) * 1990-08-28 1992-03-04 International Business Machines Corporation Herstellung von Halbleiterpackungen
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5751062A (en) * 1994-12-15 1998-05-12 Hitachi, Ltd. Cooling device of multi-chip module
DE19530264A1 (de) * 1995-08-17 1997-02-20 Abb Management Ag Leistungshalbleitermodul
DE19725464A1 (de) * 1996-06-17 1997-12-18 Lg Semicon Co Ltd Halbleiterchip-Stapelgehäuse und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
JPH10270635A (ja) 1998-10-09
KR100214560B1 (ko) 1999-08-02
DE19806017A1 (de) 1998-09-10
US6020597A (en) 2000-02-01
JP2847516B2 (ja) 1999-01-20
KR19980072375A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
DE19806017B4 (de) Halbleiter-Multichip-Modul
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE10148120B4 (de) Elektronische Bauteile mit Halbleiterchips und ein Systemträger mit Bauteilpositionen sowie Verfahren zur Herstellung eines Systemträgers
DE10331335B4 (de) Leistungs-Halbleitervorrichtung
DE10045043B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE19757850A1 (de) Lichtemittierendes Anzeigeelement, Verfahren zum Verbinden desselben mit einem elektrischen Verdrahtungssubstrat und Herstellungsverfahren hierfür
WO2004109812A2 (de) Gehäuse für ein strahlungsemittierendes bauelement, verfahren zu dessen herstellung und strahlungsemittierendes bauelement
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
EP2553525A1 (de) Vorrichtung mit optischem modul und trägerplatte
DE19820319B4 (de) Halbleiterbaustein
DE102004009056A1 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE19532755C1 (de) Chipmodul, insbesondere für den Einbau in Chipkarten, und Verfahren zur Herstellung eines derartigen Chipmoduls
DE102013202910A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE10352671A1 (de) Leistungsmodul
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
EP0009610A1 (de) Verfahren zur Herstellung prüfbarer Halbleiter-Miniaturgehäuse in Bandform
DE2734798C2 (de)
DE19715926B4 (de) Herstellungsverfahren für einen externen Anschluß für ein Kugelgitterarray-(BGA)Halbleiterbauteil
KR100623606B1 (ko) 비지에이형 반도체 장치의 제조방법, 비지에이형 반도체 장치용 티에이비 테이프, 및 비지에이형 반도체 장치
WO1998013863A1 (de) Verfahren zur flipchip-kontaktierung eines halbleiterchips mit geringer anschlusszahl

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee