DE19806017A1 - Halbleiter-Multichip-Modul - Google Patents

Halbleiter-Multichip-Modul

Info

Publication number
DE19806017A1
DE19806017A1 DE19806017A DE19806017A DE19806017A1 DE 19806017 A1 DE19806017 A1 DE 19806017A1 DE 19806017 A DE19806017 A DE 19806017A DE 19806017 A DE19806017 A DE 19806017A DE 19806017 A1 DE19806017 A1 DE 19806017A1
Authority
DE
Germany
Prior art keywords
chips
module according
multichip module
substrate
underside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19806017A
Other languages
English (en)
Other versions
DE19806017B4 (de
Inventor
Duk Joo Kwak
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19806017A1 publication Critical patent/DE19806017A1/de
Application granted granted Critical
Publication of DE19806017B4 publication Critical patent/DE19806017B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other

Description

Die vorliegende Erfindung betrifft ein Halbleiter-Multichip-Modul und insbesondere ein verbessertes Halbleiter-Multichip-Modul, das durch vereinfachte Zusammenbauschritte hergestellt werden kann und die Produktivität erhöht.
Die US-Patentschrift Nr. 5,250,843 beschreibt ein allgemeines instandsetzbares Multichip-Modul, bei dem ein Vergußmaterial, Metalldrähte, eine Isolierschicht und dgl. auf einem Halblei­ terchip unter Anwendung von Verfahren wie Ätzen und Ultravio­ lettfixieren ausgeformt werden. Das heißt, daß die defekten Chips mittels eines chemischen oder physikalischen Verfahrens entfernt und durch einwandfreie Chips ersetzt werden, um da­ durch das Multichip-Modul zu vervollständigen. Das auf diese Weise aufgebaute herkömmliche Multichip-Modul wird nunmehr beschrieben.
Fig. 1 zeigt eine Querschnittansicht eines instandsetzbaren Multichip-Moduls gemäß dem Stand der Technik, das folgendes enthält: ein Halbleitersubstrat 1; einen auf dem Substrat 1 aufgebrachten Kleber 2; eine Vielzahl Halbleiterchips 3, die auf dem Kleber 2 in bestimmten Abständen zueinander angebracht sind; ein Vergußmittel 4, das so strukturiert ist, daß es eine Vielzahl Kontaktierungsflecke (nicht dargestellt), die auf jedem der Chips 3 durch dieses hindurch ausgeformt sind, frei­ legt; Metalldrähte 5 entlang der Oberfläche des strukturierten Vergußmittels 4 zur elektrischen Verbindung; und eine Isolier­ schicht 6 entlang der Metalldrähte 5 zur elektrischen Isolie­ rung. Bezugszeichen 7 kennzeichnet hierin einen strukturierten Leiter.
Nunmehr werden die Herstellungsschritte des auf diese Weise aufgebauten instandsetzbaren Multichip-Moduls gemäß dem Stand der Technik beschrieben.
Der Kleber 2 mit einer vorgegebenen Dicke wird auf dem Sub­ strat 1 ausgeformt. Die Vielzahl der Chips 3 wird an jeweils vorgegebenen Stellen auf dem Kleber 2 angebracht. Das Verguß­ mittel 4 wird die Vielzahl der Chips 3 umgebend vergossen. Das Vergußmittel 4 wird partiell geätzt, um die Vielzahl der Chip-Kontaktflecke (nicht dargestellt) durch es hindurch freizule­ gen. Zum Ausformen der Metalldrähte 5 entlang der Oberfläche des Vergußmittels 4 wird ein Metallisierungsprozeß und zum Ausformen der Isolierschicht 6 auf der Oberfläche des Verguß­ mittels 4 wird ein Isolierprozeß ausgeführt. Der strukturierte Leiter 7 wird entlang der Isolierschicht 6 unter Anwendung eines Ätzverfahrens ausgebildet, um so das Herstellungsverfah­ ren abzuschließen.
Das instandsetzbare Multichip-Modul wird jedoch mit einer Vielzahl komplizierter Schritte, wie einem Metallisierungs­ schritt, einem Isolierungsschritt, einem Ätzschritt und dgl. hergestellt, wodurch es schwierig wird, die Produktivität zu verbessern und eine Kostensenkung zu erzielen.
Des weiteren hat das Entfernen oder der Ersatz defekter Chips durch einwandfreie Chips komplizierte Schritte erforderlich gemacht, bei denen die nach dem Zusammenbau festgestellten de­ fekten Chips durch ein chemisches oder physikalischen Verfah­ ren, z. B. Metalldrahtentfernung mittels Lösungsmittel und se­ lektives ultraviolettes Abtasten, entfernt werden sollten.
Es ist deshalb die Aufgabe der vorliegenden Erfindung, ein Halbleiter-Multichip-Modul bereitzustellen, das die dem Stand der Technik anhaftenden Nachteile überwindet, die Produktivi­ tät durch Senkung der Produktionszeiten verbessert und bei dem der Austausch defekter Chips vereinfacht ist.
Zur Lösung der obigen Aufgabe wird ein Halbleiter-Multichip-Modul gemäß der vorliegenden Erfindung bereitgestellt, das eine Vielzahl Halbleiterchips, eine statische Platte mit einer Vielzahl Einführöffnungen zur Aufnahme der Vielzahl von Chips, eine Schirmkappe zum Befestigen auf der Unterseite der stati­ schen Platte, um ein Ausweichen der Chips nach unten durch die Einführöffnungen zu verhindern, eine über den Chips ausgeform­ te externe Anschlußeinheit, um elektrische Signale der Chips nach außen zu liefern, und eine Vielzahl Spannfedern des Klem­ mentyps zum Zusammenspannen der Schirmkappe und der externen Anschlußeinheit, um die Chips daran zu hindern, nach außen auszuweichen, enthält.
Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden detaillierten Beschreibung und den beilie­ genden Zeichnungen; es zeigen:
Fig. 1 eine Querschnittansicht eines instandsetzbaren Halb­ leiter-Multichip-Moduls gemäß dem Stand der Technik;
Fig. 2 eine Querschnittansicht eines instandsetzbaren Halb­ leiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
Fig. 3 eine Querschnittansicht eines zerlegten Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
Fig. 4A eine Draufsicht einer externen Anschlußeinheit eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
Fig. 4B eine Querschnittansicht entlang der Linie A-A' in Fig. 4A;
Fig. 4C eine Ansicht von unten einer externen Anschlußeinheit eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Er­ findung;
Fig. 5A eine Draufsicht der statischen Platte eines Halblei­ ter-Multichip-Moduls gemäß der vorliegenden Erfindung;
Fig. 5B eine Querschnittansicht entlang der Linie B-B' in Fig. 5A;
Fig. 5C eine Ansicht von unten einer statischen Platte eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung;
Fig. 6A eine Draufsicht einer Schirmkappe mit elastischen Ele­ menten eines Halbleiter-Multichip-Moduls gemäß der vorliegen­ den Erfindung;
Fig. 6B eine Querschnittansicht entlang der Linie C-C' in Fig. 6A; und
Fig. 7 eine Querschnittansicht eines Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung zur Verdeutlichung des Austauschs defekter Halbleiterchips in diesem.
Nunmehr wird unter Bezugnahme auf die beiliegenden Zeichnungen ein Halbleiter-Multichip-Modul gemäß der vorliegenden Erfin­ dung beschrieben, wobei Fig. 2 eine Querschnittansicht des Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung und Fig. 3 eine Querschnittansicht eines zerlegten Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung zeigen.
Wie daraus ersichtlich ist, enthält das Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung folgendes: eine Viel­ zahl Halbleiterchips 11, eine statische Platte 12 mit einer Vielzahl Einführöffnungen 12a zur Aufnahme der Vielzahl von Chips 11, eine Schirmkappe 13 zum Befestigen auf der Untersei­ te der statischen Platte 12, um ein Ausweichen der Chips 11 nach unten durch die Einführöffnungen 12a zu verhindern, eine über den Chips 11 ausgeformte externe Anschlußeinheit 14, um elektrische Signale der Chips 11 nach außen zu liefern, und eine Vielzahl Spannfedern 15 des Klemmentyps zum Zusammenspan­ nen der Schirmkappe 13 und der externen Anschlußeinheit 14, um eine Verschiebung der Chips 11 zu verhindern.
Wie aus Fig. 4A bis 4C ersichtlich ist, enthält die externe Anschlußeinheit 14 folgendes: ein vielschichtiges Substrat 20, eine Vielzahl auf der Unterseite des Substrats 20 ausgeformter Höcker 21, um den Kontakt mit einer Vielzahl Kontaktflecke (nicht dargestellt), die auf jedem der Chips 11 ausgeformt sind, herzustellen, und eine Vielzahl Lötkügelchen 22, die an einer Oberfläche des Substrats 20 angeformt sind, um elektri­ sche Signale nach außen zu leiten. Eine Vielzahl Führungsnasen 31 erstreckt sich von der Unterseite des Substrats 20 aus.
Wie aus Fig. 5A bis 5C ersichtlich ist, enthält die statische Platte 12 eine Vielzahl Gabelabschnitte 30, die zwischen ihren Zinken jeweils eine Führungsöffnung 30a aufweisen, die der Vielzahl Führungsnasen 31 entsprechen, die sich von der Unter­ seite des Substrats 20 der externen Anschlußeinheit 14 aus er­ strecken, wodurch die Führungsnasen 31 jeweils in entsprechen­ de Führungsöffnungen 30a der Vielzahl Führungsöffnungen ge­ führt werden.
Ein oberer Dichtring 41 ist in und entlang einer Umfangskante der Unterseite des Substrats 20 und ein unterer Dichtring 42 ist in und entlang einer Umfangskante der Oberseite der stati­ schen Platte 12 entsprechend dem oberen Dichtring 41 ange­ bracht, um die Chips 11 gegen die Umgebung zu schützen.
Wie aus Fig. 6A und 6B ersichtlich ist, ist in jeder der Ein­ führöffnungen 12a und unterhalb jeweils entsprechender Chips 11 ein elastisches Element 50 mit einer runden Kappe 51 und einer Stützfeder 52 zur elastischen Abstützung der runden Kappe 51 installiert, um die jeweils entsprechenden Chips 11 elastisch abzustützen.
Eine Wärmesenke 60 ist an der Unterseite der Schirmkappe 13 angebracht, um die während des Chipbetriebs von den jeweiligen Chips 11 erzeugte Wärme nach außen abzuleiten.
Ein Einrastansatz 15a ist an einem inneren Abschnitt jedes Endabschnitts der Spannfeder 15, und Einrastöffnungen 20a, 60a sind jeweils in entsprechenden Randabschnitten der Oberfläche des Substrats 20 und der Unterseite der Wärmesenke 60 ausge­ formt, so daß beim Spannen der Spannfeder 15 die Einrastan­ sätze 15a in den jeweils entsprechenden Einrastöffnungen 20a, 60a einrasten, um dadurch die Spannfeder 15 zu sichern.
Nunmehr wird das Verfahren für den Zusammenbau des auf diese Weise aufgebauten Halbleiter-Multichip-Moduls gemäß der vor­ liegenden Erfindung beschrieben.
Zuerst wird die statische Platte 12 auf der Oberfläche der Schirmkappe 13 positioniert und eine elastisches Element 50 wird in jede Öffnung der durch die statische Platte 12 aus­ geformten Vielzahl Einführöffnungen 12a eingeführt.
Ein Chip 11 wird in jede der Einführöffnungen 12a in der sta­ tischen Platte 12 eingeführt, so daß das Chip 11 auf der Ober­ fläche jedes der elastischen Elemente 50 angeordnet ist. Die externe Anschlußeinheit 14 wird auf der Oberfläche der stati­ schen Platte 12 angebracht, so daß die Vielzahl der auf der Unterseite des Substrats 20 ausgebildeten Höcker 21 mit den Kontaktflecken (nicht dargestellt), die auf jedem der Chips 11 ausgeformt sind, in Kontakt gebracht werden können. Dabei wer­ den die Führungsnasen 31, die sich von der Unterseite des Sub­ strats 20 der externen Anschlußeinheit 14 aus erstrecken, in die entsprechenden Führungsöffnungen 30a der Gabelabschnitte 30 geführt, die auf der Oberfläche der statischen Platte 12 ausgeformt sind. Stickstoffgas N2 mit einem Druck unter dem atmosphärischen Druck wird nun in den Raum C zwischen der sta­ tischen Platte 12 und dem Substrat 20 eingeleitet, und der Raum C wird in einem partiellen Vakuumzustand gehalten, indem er mittels des oberen und des unteren Dichtrings 41, 42 abge­ dichtet wird, so daß die jeweiligen Chips 11 gegen äußere Ein­ flußfaktoren wie beispielsweise Feuchte geschützt sind.
Nach dem Anbau der Wärmesenke 60 an der Unterseite der Schirm­ kappe 13 werden die Spannfedern 15 über das Substrat 20 und die Wärmesenke 60 gespannt, wobei die Einrastansätze 15a der Spannfeder 15 in die entsprechenden Einrastöffnungen 20a, 60a einrasten, die jeweils in der Oberfläche des Substrats 20 und der Unterseite der Wärmesenke 60 ausgebildet sind, womit das Halbleiter-Multichip-Modul gemäß der vorliegenden Erfindung fertiggestellt ist.
Wie aus Fig. 7 ersichtlich ist, die ein Verfahren zum Aus­ tausch eines defekten Chips des Halbleiter-Multichip-Moduls gemäß der vorliegenden Erfindung darstellt, wird bei Fest­ stellen defekter Chips die Spannfeder 15 abgenommen und das Substrat 20 vom Modul gelöst. Die defekten Chips werden gegen einwandfreie Chips ausgetauscht, und das Multichip-Modul wird wie oben beschrieben unter eine Stickstoffgasatmosphäre wieder zusammengebaut.
Wie oben beschrieben enthält das Halbleiter-Multichip-Modul gemäß der vorliegenden Erfindung eine Vielzahl Halbleiter­ chips, eine statische Platte mit einer Vielzahl Einführöff­ nungen zur Aufnahme der Vielzahl Chips, eine Schirmkappe zum Anbringen auf der Unterseite der statischen Platte, um die Chips daran zu hindern, nach unten durch die Einführöffnungen auszuweichen, eine über den Chips ausgeformte externe An­ schlußeinheit, um elektrische Signale der Chips nach außen zu liefern, und eine Vielzahl Spannfedern des Klemmentyps zum Zu­ sammenspannen der Schirmkappe und der externen Anschlußein­ heit, um eine Verschiebung der Chips zu verhindern.
Abschließend kann festgestellt werden, daß das Halbleiter- Multichip-Modul gemäß der vorliegenden Erfindung die Produk­ tivität durch Senken der Fertigungszeit erhöht.
Des weiteren ermöglicht das Halbleiter-Multichip-Modul gemäß der vorliegenden Erfindung den einfachen Austausch defekter Chips gegen einwandfreie Chips, indem die Spannfedern gelöst und wieder aufgeklemmt werden.

Claims (8)

1. Halbleiter-Multichip-Modul, das folgendes aufweist:
eine Vielzahl Halbleiterchips (11);
eine statische Platte (12) mit einer Vielzahl durchgehender Einführöffnungen (12a) zur Aufnahme jeweils eines der Vielzahl von Chips (11);
eine Schirmkappe (13) zum Befestigen auf der Unterseite der statischen Platte (12), um ein Ausweichen der Chips (11) nach unten durch die Einführöffnungen (12a) zu verhindern;
eine über den Chips (11) ausgeformte externe Anschlußeinheit (14), um elektrische Signale der Chips (11) nach außen zu lie­ fern; und
eine Vielzahl Spannfedern (15) des Klemmentyps zum Zusammen­ spannen der Schirmkappe (13) und der externen Anschlußeinheit (14), um eine Verschiebung der Chips (11) zu verhindern.
2. Multichip-Modul nach Anspruch 1, bei dem die externe An­ schlußeinheit (14) folgendes aufweist:
ein vielschichtiges Substrat (20);
eine Vielzahl auf der Unterseite des Substrats (20) ausgeform­ ter Höcker (21), um den Kontakt mit einer einer entsprechenden Vielzahl Kontaktflecke, die auf der Oberfläche jedes der Chips (11) ausgeformt sind, herzustellen; und
eine Vielzahl Lötkügelchen (22), die an einer Oberfläche des Substrats (20) angeformt sind, um elektrische Signale nach außen zu leiten.
3. Multichip-Modul nach Anspruch 1, bei dem die statische Platte (12) eine Vielzahl Gabelabschnitte (30), die zwischen ihren Zinken jeweils eine Führungsöffnung (30a) aufweisen, und bei dem sich eine Vielzahl Führungsnasen (31) von der Unter­ seite des Substrats (20) der externen Anschlußeinheit (14) aus erstrecken, wodurch die Führungsnasen (31) jeweils in eine entsprechende Führungsöffnung (30a) der Vielzahl Führungsöff­ nungen (30a) geführt werden, enthält.
4. Multichip-Modul nach Anspruch 1, bei dem ein oberer Dichtring (41) in und entlang einer Umfangskante der Unter­ seite des Substrats (20) und ein unterer Dichtring (42) in und entlang einer Umfangskante der Oberseite der statischen Platte (12) entsprechend dem oberen Dichtring (41) angebracht ist, um so die Chips (11) gegen die Umgebung zu schützen.
5. Multichip-Modul nach Anspruch 1, bei dem eine elastische Einrichtung (50) unter jedem der Chips (11) ausgeformt ist, um die jeweils entsprechenden Chips (11) elastisch abzustützen.
6. Multichip-Modul nach Anspruch 5, bei dem die elastische Einrichtung (50) folgendes aufweist:
eine runde Kappe (51) unter jedem der Chips (11); und
einer Stützfeder (52) zur elastischen Abstützung der runden Kappe (51).
7. Multichip-Modul nach Anspruch 1, bei dem eine Wärmesenke (60) an der Unterseite der Schirmkappe (13) angebracht ist, um die während des Chipbetriebs von den jeweiligen Chips (11) er­ zeugte Wärme nach außen abzuleiten.
8. Multichip-Modul nach Anspruch 1, bei dem ein Einrastan­ satz (15a) an einem inneren Abschnitt jedes Endabschnitts der Spannfedern (15) und eine Vielzahl Einrastöffnungen (20a, 60a) jeweils in entsprechenden Randabschnitten der Oberfläche des Substrats (20) und der Unterseite der Wärmesenke (60) ausge­ formt sind, so daß beim Spannen jeder Spannfeder (15) die Ein­ rastansätze (15a) in den jeweils entsprechenden Einrastöffnun­ gen (20a, 60a) einrasten, um dadurch die Spannfeder (15) darin zu sichern.
DE19806017A 1997-03-05 1998-02-13 Halbleiter-Multichip-Modul Expired - Fee Related DE19806017B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR7164/97 1997-03-05
KR1019970007164A KR100214560B1 (ko) 1997-03-05 1997-03-05 반도체 멀티칩 모듈

Publications (2)

Publication Number Publication Date
DE19806017A1 true DE19806017A1 (de) 1998-09-10
DE19806017B4 DE19806017B4 (de) 2006-05-11

Family

ID=19498712

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19806017A Expired - Fee Related DE19806017B4 (de) 1997-03-05 1998-02-13 Halbleiter-Multichip-Modul

Country Status (4)

Country Link
US (1) US6020597A (de)
JP (1) JP2847516B2 (de)
KR (1) KR100214560B1 (de)
DE (1) DE19806017B4 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10137618A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen
DE10137667A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen mit Abstandhalter
DE10352705A1 (de) * 2003-11-12 2005-06-23 Diehl Bgt Defence Gmbh & Co. Kg Schaltungsanordnung
WO2006056555A2 (de) * 2004-11-25 2006-06-01 Siemens Aktiengesellschaft Stromrichteranordnung
DE102005013325A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren
EP2489956A1 (de) * 2011-02-21 2012-08-22 Gerdes OHG Kühleinrichtung eines elektrischen, sich erwärmenden Bauelements

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351034B1 (en) * 1998-06-01 2002-02-26 Micron Technology, Inc. Clip chip carrier
JP3653417B2 (ja) * 1999-06-09 2005-05-25 株式会社日立製作所 マルチチップモジュールの封止構造
US6232669B1 (en) * 1999-10-12 2001-05-15 Advantest Corp. Contact structure having silicon finger contactors and total stack-up structure using same
US6464513B1 (en) * 2000-01-05 2002-10-15 Micron Technology, Inc. Adapter for non-permanently connecting integrated circuit devices to multi-chip modules and method of using same
US6892796B1 (en) * 2000-02-23 2005-05-17 General Motors Corporation Apparatus and method for mounting a power module
US6284572B1 (en) * 2000-08-14 2001-09-04 St Assembly Test Services Pte Ltd. Boat and assembly method for ball grid array packages
KR100389920B1 (ko) * 2000-12-12 2003-07-04 삼성전자주식회사 열팽창에 의한 신뢰성 저하를 개선할 수 있는 반도체 모듈
KR20020046755A (ko) * 2000-12-15 2002-06-21 밍 루 보호용 케이스에 수납된 전자 부품의 방열 장치
EP1286393A3 (de) * 2001-06-28 2004-03-03 F & K Delvotec Bondtechnik GmbH Schaltkreisgehäuse
US6597061B1 (en) * 2001-08-03 2003-07-22 Sandisk Corporation Card manufacturing technique and resulting card
US7045889B2 (en) * 2001-08-21 2006-05-16 Micron Technology, Inc. Device for establishing non-permanent electrical connection between an integrated circuit device lead element and a substrate
US7049693B2 (en) * 2001-08-29 2006-05-23 Micron Technology, Inc. Electrical contact array for substrate assemblies
US20040119485A1 (en) * 2002-12-20 2004-06-24 Koch Daniel J. Probe finger structure and method for making a probe finger structure
DE102004061936A1 (de) * 2004-12-22 2006-07-06 Siemens Ag Anordnung eines Halbleitermoduls und einer elektrischen Verschienung
WO2006138246A2 (en) * 2005-06-13 2006-12-28 Electro Ceramic Industries Electronic device package heat sink assembly
KR100736891B1 (ko) * 2006-01-13 2007-07-10 서울반도체 주식회사 Ｌｅｄ 램프
DE112006004099B4 (de) * 2006-11-14 2013-08-22 Infineon Technologies Ag Elektronisches Bauelement und Verfahren zu dessen Herstellung
WO2010147939A1 (en) 2009-06-17 2010-12-23 Hsio Technologies, Llc Semiconductor socket
WO2010138493A1 (en) * 2009-05-28 2010-12-02 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US8358003B2 (en) * 2009-06-01 2013-01-22 Electro Ceramic Industries Surface mount electronic device packaging assembly
US9232654B2 (en) 2009-06-02 2016-01-05 Hsio Technologies, Llc High performance electrical circuit structure
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141297A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2010141264A1 (en) 2009-06-03 2010-12-09 Hsio Technologies, Llc Compliant wafer level probe assembly
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9184145B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Semiconductor device package adapter
US9184527B2 (en) 2009-06-02 2015-11-10 Hsio Technologies, Llc Electrical connector insulator housing
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
WO2011002709A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
WO2010141298A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Composite polymer-metal electrical contacts
US8525346B2 (en) 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
WO2010141311A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
WO2010141318A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US8928344B2 (en) 2009-06-02 2015-01-06 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
WO2012074963A1 (en) 2010-12-01 2012-06-07 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
US8955216B2 (en) 2009-06-02 2015-02-17 Hsio Technologies, Llc Method of making a compliant printed circuit peripheral lead semiconductor package
WO2010147782A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Simulated wirebond semiconductor package
US8984748B2 (en) 2009-06-29 2015-03-24 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9755335B2 (en) 2015-03-18 2017-09-05 Hsio Technologies, Llc Low profile electrical interconnect with fusion bonded contact retention and solder wick reduction
EP3472860B1 (de) * 2016-06-20 2022-08-17 Zhuzhou CRRC Times Electric Co. Ltd Halbleiterbauelementunteranordnung
CN110164486A (zh) * 2019-03-27 2019-08-23 宜鼎国际股份有限公司 M.2适配卡的散热构造
EP3872851A1 (de) * 2020-02-27 2021-09-01 Infineon Technologies Austria AG Schutzkappe für verpackung mit wärmeschnittstellenmaterial

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1562139A (de) * 1968-02-09 1969-04-04 Siemens Ag
JPS56142660A (en) * 1980-04-09 1981-11-07 Nec Corp Multichip package
US4922376A (en) * 1989-04-10 1990-05-01 Unistructure, Inc. Spring grid array interconnection for active microelectronic elements
US5345107A (en) * 1989-09-25 1994-09-06 Hitachi, Ltd. Cooling apparatus for electronic device
EP0473260B1 (de) * 1990-08-28 1995-12-27 International Business Machines Corporation Herstellung von Halbleiterpackungen
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5682064A (en) * 1993-08-16 1997-10-28 Micron Technology, Inc. Repairable wafer scale integration system
JP2926537B2 (ja) * 1994-12-15 1999-07-28 株式会社日立製作所 マルチチップモジュ−ルの冷却装置
JP3588503B2 (ja) * 1995-06-20 2004-11-10 株式会社東芝 圧接型半導体装置
DE19530264A1 (de) * 1995-08-17 1997-02-20 Abb Management Ag Leistungshalbleitermodul
KR100186331B1 (ko) * 1996-06-17 1999-03-20 문정환 적층형 패키지

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10137618A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen
DE10137667A1 (de) * 2001-08-01 2003-02-27 Infineon Technologies Ag Schutzvorrichtung für Baugruppen mit Abstandhalter
US6927487B2 (en) 2001-08-01 2005-08-09 Infineon Technologies Ag Protective device with spacer for subassemblies
DE10137667B4 (de) * 2001-08-01 2010-05-20 Qimonda Ag Schutzvorrichtung für Baugruppen mit Abstandhalter
DE10352705A1 (de) * 2003-11-12 2005-06-23 Diehl Bgt Defence Gmbh & Co. Kg Schaltungsanordnung
WO2006056555A2 (de) * 2004-11-25 2006-06-01 Siemens Aktiengesellschaft Stromrichteranordnung
WO2006056555A3 (de) * 2004-11-25 2006-07-27 Siemens Ag Stromrichteranordnung
DE102005013325A1 (de) * 2005-03-22 2006-10-05 Infineon Technologies Ag Verfahren zur Verbindung einer Mehrzahl integrierter Schaltungen zu einem Schaltungsmodul, entsprechendes Schaltungsmodul und entsprechendes Anwendungsverfahren
EP2489956A1 (de) * 2011-02-21 2012-08-22 Gerdes OHG Kühleinrichtung eines elektrischen, sich erwärmenden Bauelements

Also Published As

Publication number Publication date
KR19980072375A (ko) 1998-11-05
KR100214560B1 (ko) 1999-08-02
DE19806017B4 (de) 2006-05-11
JP2847516B2 (ja) 1999-01-20
US6020597A (en) 2000-02-01
JPH10270635A (ja) 1998-10-09

Similar Documents

Publication Publication Date Title
DE19806017A1 (de) Halbleiter-Multichip-Modul
DE102014202651B4 (de) Halbleitervorrichtungen und Halbleitermodul
DE69133468T3 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe
DE19725464C2 (de) Halbleiterbaugruppe und Verfahren zu deren Herstellung, bei dem ein Klebstoff aus anisotrop leitendem Material verwendet wird
US6225146B1 (en) Lead frame, method of manufacturing lead frame, semiconductor device and method of manufacturing semiconductor device
US7944032B2 (en) Integrated circuit package with molded insulation
DE10331335B4 (de) Leistungs-Halbleitervorrichtung
DE102009044561B4 (de) Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers
DE102010060798B4 (de) Verfahren zum Verpacken einer Halbleitervorrichtung mit einer Klemme
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE112010002822T5 (de) Gehäuse für licht emittierende dioden
DE112004000564T5 (de) Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package
EP1629538A2 (de) Gehäuse für ein strahlungsemittierendes bauelement, verfahren zu dessen herstellung und strahlungsemittierendes bauelement
DE2733724A1 (de) Halbleiter-bauelement mit kunststoffkapselung
US7859090B2 (en) Die attach method and leadframe structure
DE102005006730A1 (de) Leiterrahmen, Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE10004410A1 (de) Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung
DE112004002702B4 (de) Verfahren zum Herstellen einer Halbleiterbaugruppe und Matrixbaugruppe
DE19820319B4 (de) Halbleiterbaustein
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
KR20020025669A (ko) 반도체장치의 제조방법
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102009042921A1 (de) Halbleiterbauelement
DE10006445C2 (de) Zwischenrahmen für einen Gehäuserahmen von Halbleiterchips
DE102008020469A1 (de) Stapelpackung mit Freigabeschicht und Verfahren zum Bilden derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee