DE19753279C2 - Elektrische Schaltung mit mindestens einem geschalteten Kondensator und Verfahren zum Betreiben dieser Schaltung - Google Patents

Description

Die Erfindung betrifft eine elektrische Schaltung mit mindestens einem sogenannten geschalteten Kondensator. Die Erfindung betrifft außerdem ein Verfahren zum Betreiben einer solchen elektrischen Schaltung.

Speziell geht es um eine elektrische Schaltung mit mindestens einem geschalteten Kondensator, der über einen Parallelkreis mit zwei elek­ tronischen, komplementären Schaltern geschaltet wird, die von kom­ plementären Schaltimpulsen angesteuert werden, mit einem Schaltimpuls­ geber, der ein Grundtaktsignal empfängt und daraus einen ersten Schalt­ impulszug sowie einen nahezu komplementären, zweiten Schaltimpulszug bildet. Außerdem geht es um ein Verfahren zum Betreiben einer solchen elektrischen Schaltung.

Es sind Schaltungen zum Erzeugen von Schaltimpulsen für Halbleiterschalter und dergleichen bekannt. Aus der DE 36 36 757 A1 ist ein Impulserzeuger bekannt, bei dem vorgegebene Eingangsimpulse direkt auf einen Eingang eines UND-Gatters gegeben werden, dessen anderer Eingang eine verzögerte Version der Eingangsimpulse empfängt. Das Ausmaß der Zeitverzögerung läßt sich durch ein digitales Datenwort in einem Datenregister einstellen, indem das Datenwort auf eine Verzögerungsschaltung gegeben wird. Es handelt sich bei diesem Impulserzeuger also um eine Schaltung zum Erzeugen von Taktimpulsen mit von außen manipulierbarer Impulsdauer. Ein spezieller Verwendungszweck für die Impulszüge mit veränderbarer Impulsbreite ist in der Druckschrift nicht angegeben.

Aus der US 4 417 158 ist eine Impulserzeugerschaltung zum Erzeugen eines ersten und eines zweiten Paares von Impulsen sowie dazugehöriger komplementärer Impulse bekannt. Solche Impulszüge können beim Betreiben einer elektrischen Schaltung, die einen sogenannten "geschalteten Kondensator" enthält, zu gewissen Problemen führen, die weiter unten noch näher ausgeführt werden.

Aus der JP 3-204222 ist ein Taktimpulserzeuger zum Erzeugen von paarweisen Taktimpulsen bekannt, wobei mit Hilfe von Verzögerungsgliedern eine gegenseitige Verzögerung einzelner Taktimpulse erreicht wird.

Es ist bekannt, in integrierten Schaltungen bestimmte Funktionen mit Hilfe von sogenannten geschalteten Kondensatoren (switched capacitors; SC) zu realisieren, beispielsweise die Funktion eines ohmschen Wider­ stands. Bekanntlich errechnet sich die Impedanz eines Kondensators aus dem Reziprokwert des Produkts aus Frequenz und Kapazität. Dement­ sprechend werden zum Simulieren ohmscher Widerstände integrierte Kondensatoren über Schalter angesteuert, so daß ein ständiger Umlade­ vorgang am Kondensator stattfindet. Die Frequenz des Ansteuersignals ist auf die Kapazität des Kondensators so abgestimmt, daß die ge­ wünschte Impedanz erreicht wird.

Durch Simulierung ohmscher Widerstände mit Hilfe geschalteter Kon­ densatoren läßt sich eine beträchtliche Ersparnis bei der Chipbelegungs­ fläche erreichen.

Zum Schalten eines "geschalteten Kondensators" verwendet man übli­ cherweise einen Feldeffekttransistor mit isoliertem Gate (IGFET), ins­ besondere verwendet man zwei miteinander parallel geschaltete kom­ plementäre Feldeffekttransistoren (CMOS-Feldeffekttransistoren).

Bei der vorliegenden Erfindung geht es um Probleme bei dem Ansteuern eines geschalteten Kondensators mit komplementären Transistorschaltern, die mit komplementären Schaltimpulszügen angesteuert werden.

Fig. 1a zeigt einen geschalteten Kondensator C_S mit einem ersten Schalt­ transistor 1, der mit einem Schaltsignal ϕn angesteuert wird, zu dem ein zweiter, zu dem ersten Schalttransistor komplementärer Schalttransistor geschaltet ist, der mit einem komplementären Schaltsignal ϕp angesteu­ ert wird. Durch die komplementäre Ansteuerung der komplementären Transistoren sind entweder beide Transistoren gleichzeitig geschlossen oder gleichzeitig geöffnet.

Fig. 1b zeigt eine schematische Skizze einer Schaltung innerhalb einer integrierten Schaltung mit einer geschalteten Kapazität C_S, dem jeweils ein Transistorschalter vorgeschaltet und ein Transistorschalter nachge­ schaltet ist. Der geschalteten Kapazität nachgeordnet ist ein Operations­ verstärker. Die in Fig. 1a dargestellte Schaltung entspricht der Schalt­ kapazität C_S mit dem diesem vorgeschalteten Schalter, der von dem Schaltimpulszug ϕ angesteuert wird, wobei ϕ in Fig. 1b die beiden Signale ϕ_n und ϕ_p in Fig. 1a beinhaltet. Der in Fig. 1b dargestellte Schalter, der von dem Signal ϕ angesteuert wird, kann in ähnlicher Weise ausgebildet sein wie die in Fig. 1a dargestellte Parallelschaltung von zwei komplementären MOS-Feldeffekttransistoren.

In Fig. 1a sind gestrichelt parasitäre Kapazitäten Cn und Cp angedeutet. Diese parasitären Kapazitäten werden gebildet durch die Gate-Source- Kapazität des ersten Schalttransistors 1 bzw. des zweiten Schalttran­ sistors 2. Wenn diese beiden parasitären Kapazitäten Cn und Cp glei­ chen Wert haben und ein gleichzeitiges Sperren und gleichzeitiges Öff­ nen der Transistorschalter 1 und 2 erfolgt, lädt der Kondensator C_S bzw. entlädt dieser Kondensator in der vorbestimmten Weise. Allerdings ergibt sich eine Offset-Spannung an dem Kondensator C_S, wenn die beiden Kapazitäten Cn und Cp voneinander verschieden sind:

ΔQ_pn = (Cp - Cn)ΔU = ΔCpn . ΔU

ΔCpn = 0 ΔQ_pn = 0

( bedeutet: daraus folgt)

Aus der obigen Gleichung ergibt sich eine Restladung für C_S von 0, wenn Cp genau so groß ist wie Cn, ansonsten ergibt sich eine von 0 verschiedene Restladung. Der obige Einfluß der parasitären Kapazitäten Cn und Cp wird auch als "Taktdurchgriff" (clock feedthrough) bezeich­ net.

Ein weiterer, den exakten Betrieb des geschalteten Kondensators beein­ trächtigender Faktor ist der sogenannte Ladungstransfer (charge trans­ fer), der dadurch entsteht, daß der Umschaltzeitpunkt beim Öffnen und Schließen der beiden Schalttransistoren 1 und 2 in Fig. 1 für die beiden Schalttransistoren differiert.

In Fig. 3 sind im oberen Teil die Signalverläufe für die Schaltimpulse ϕn bzw. ϕp dargestellt, wobei zu sehen ist, daß in der Praxis die Sig­ nalflanken nicht senkrecht zur Zeitachse, sondern schräg verlaufen. Im unteren Teil der Fig. 3 ist die Ausgangsspannung Vout der Schaltungs­ anordnung nach Fig. 1a dargestellt. Im Idealfall sollte nach dem Umschalten der beiden Schalttransistoren 1 und 2 die Ausgangsspannung Vout am Kondensator C_S den vorherigen Wert behalten. Tatsächlich ergibt sich jedoch ein Versatz (Offset-Spannung) mit dem Wert ΔU_cs = ΔQ/C_S.

Bedingt ist diese Offsetspannung durch unterschiedliche Schaltschwellen der beiden Schalttransistoren 1 und 2 (bzw. bei einem CMOS-Feldef­ fekttransistor des n-Kanals und des p-Kanals).

Wie oben aus Fig. 3 ersichtlich ist, wird bei der Abfallflanke des Schalt­ impulses ϕn der Schaltzeitpunkt entsprechend der Schwellenspannung V_Tn früher erreicht als der Schaltzeitpunkt bei dem Schalttransistor 2, bei dem das Schaltsignal ϕp die Schwellenspannung V_Tp relativ spät erreicht.

Fig. 4 zeigt die Schaltung nach Fig. 1b für den Zeitpunkt, der in Fig. 3 dargestellt ist. Zunächst schließt der Schalttransistor 1 im Verlauf der Rückflanke des Signals ϕn, so daß der Widerstand dieses Schalters Roffn sehr hoch ist (der Widerstand zwischen Drain und Source des Schalttransistors 1).

Da der untere Schalttransistor 2 noch nicht geschlossen ist, ist der Ein­ schaltwiderstand Ronp (der Widerstand zwischen Drain und Source des Schalttransistors 2) noch viel kleiner als der Ausschaltwiderstand Roffn des ersten Schalttransistors 1.

Jetzt ergibt sich für die dann wirksamen parasitären Kapazitäten folgende Situation:

Zwischen dem Gate des Schalttransistors 1 und dem Ausgangsknoten der Schaltung befindet sich eine Kapazität C_CFN (CF steht für "clock feed­ through"). Zwischen dem Gate des unteren Schalttransistors 2 und dem Ausgangsknoten der Schaltung ergibt sich eine Kapazität von

C_CFP + C_CTP

(wobei CT für "charge transfer" steht).

Während in dem Kanal des Schalttransistors 1 keine Ladung mehr ge­ speichert ist, erfolgt keine Kompensation der in dem p-Kanal des Schalt­ transistors 2 gespeicherten Ladung. Hiermit errechnet sich die Rest­ ladung wie folgt:

ΔQ = (C_CT + C_CFP)V_TN - C_CFN . V_TN ≈ C_CT . V_TN

Um die durch die obigen Vorgänge und Gegebenheiten der Schaltung entstehenden Offset-Spannungen zu vermeiden, schlägt die vorliegende Erfindung vor, die Flanken der Schaltimpulszüge so zu regeln, daß eine vollständige (wenn man von einer bleibenden Regelabweichung absieht) Kompensation der Offset-Spannung erfolgt.

Zu diesem Zweck schafft die Erfindung ein Verfahren zum Betreiben einer Schaltung mit einem geschalteten Kondensator, bei dem zumindest und bevorzugt von mindestens einem der komplementären Schaltimpuls­ signale die Vorderflanke und/oder die Rückflanke derart regelbar ist, daß sie nach Maßgabe der Ausgangsspannung der zueinander parallel liegenden Schalter gegenüber der zugehörigen Flanke des anderen der komplementären Schaltimpulssignale verschoben wird. Die elektronischen Schalter sind vorzugsweise komplementäre MOS-FETs.

Denkbar ist eine solche Flankenregelung in Form einer Änderung der Flankensteilheit. Dies ist aber möglicherweise schaltungstechnisch nur schwierig zu realisieren. Deshalb wird die zu regelnde Flanke zeitlich verschoben, und zwar in der Weise, daß beide Schalter praktisch gleich­ zeitig in den Sperrzustand gelangen.

Die Erfindung schafft außerdem eine elektrische Schaltung mit minde­ stens einem geschalteten Kondensator, der über einen Parallelkreis aus zwei elektronischen, komplementären Schaltern geschaltet wird von zwei komplementären Schaltimpulszügen, die von einem Schaltimpulsgeber aus einem Grundtaktsignal erzeugt werden. Zum Regeln der Vorder­ flanke und/oder Rückflanke zumindest des einen Schaltimpulszugs enthält die Schaltung:

• - eine Regelschaltung, die die beiden Schaltungimpulszüge empfängt und unter Verwendung eines Bezugssignals ein Stellsignal liefert, und
• - eine Verzögerungsschaltung innerhalb des Schaltimpulsgebers, die das Stellsignal empfängt und den ersten und/oder den zweiten Schaltimpulszug abhängig von dem Stellsignal verzögert.

In einer bevorzugten Ausgestaltung der Erfindung ist die Verzögerungs­ schaltung im Ausgangskreis für den ersten Schaltimpulszug angeordnet. Der zweite Schaltimpulszug bleibt dann unverändert so, wie er von dem Schaltimpulsgeber bereitgestellt wird, und nur der erste Schaltimpulszug wird relativ zu dem zweiten Schaltimpulszug verzögert.

Ein typisches Anwendungsbeispiel für geschaltete Kondensatoren sind Filterschaltungen. Eine solche Filterschaltung mit beispielsweise einem Operationsverstärker, in dessen Rückkopplungskreis ein Kondensator und in dessen Eingangskreis ein durch einen geschalteten Kondensator simu­ lierter Widerstand liegt, wird erfindungsgemäß in Form einer "Nachbil­ dung" als Regelschaltung eingesetzt. Je nachdem, ob das durch diese "Nachbildung" gewonnene Ausgangssignal größer oder kleiner als ein Referenzsignal ist, werden die Flanken des einen Schaltimpulszugs mehr oder weniger stark verzögert, mit dem Ziel, daß beide Schalttransistoren gleichzeitig sperren.

Im folgenden werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:

Fig. 1a eine Schaltungsskizze mit einem geschalteten Kondensator und einem diesem vorgeschalteten elektronischen Schalter, bestehend aus zwei komplementären Schalttransistoren,

Fig. 1b eine Skizze einer Filterschaltung, in deren Eingangskreis ein ohmscher Widerstand durch einen geschalteten Kondensator mit vor- und nachgeschaltetem elektronischen Schalter simuliert wird;

Fig. 2 Impulsdiagramme für Schaltimpulszüge, die die beiden Schalttransistoren 1 und 2 in Fig. 1a und zwei dazu komplementäre Schalttransistoren ansteuern;

Fig. 3 ein Wellenformdiagramm zum Erläutern der Probleme der bekannten Schaltungen mit komplementär angesteuerten Schalttransisto­ ren;

Fig. 4 eine Ersatzschaltung für den Schalter nach Fig. 1a im Umschaltzeitpunkt;

Fig. 5 ein Wellenformdiagramm ähnlich demjenigen in Fig. 3, jedoch für erfindungsgemäß gesteuerte Schaltimpulse;

Fig. 6 ein Blockdiagramm eines Schaltimpulsgebers gemäß der Erfindung; und

Fig. 7 eine Nachbildung einer elektrischen Schaltung, die zur Gewinnung eines Stellsignals für zwei Verzögerungsglieder in der Schal­ tung nach Fig. 6 dient.

Die Arbeits- und Funktionsweise der erfindungsgemäßen Schaltung und des erfindungsgemäßen Verfahrens sollen zunächst anhand der Fig. 5 erläutert werden.

Wie man durch Vergleich mit der Fig. 3 sieht, ist die Abfallflanke des Schaltimpulses ϕn zeitlich verzögert gegenüber der Anstiegsflanke des Schaltimpulses ϕp. Dies wird durch eine unten noch näher zu erläutern­ de Regelung der Flanke des Schaltimpulszugs ϕn erreicht. Die ungere­ gelte, nicht verzögerte Flanke des Schaltimpulses ϕn ist durch eine gestrichelte Linie angedeutet.

Wie aus dem Wellenformdiagramm in Fig. 5 ersichtlich ist, erfolgt zunächst im Zeitpunkt t1 die Pegeländerung des Schaltimpulses ϕp. Wie unten in Fig. 5 zu sehen ist, steigt Vout gegenüber Vin an, aber nur solange, bis der Schaltimpuls ϕn abzufallen beginnt. Die beiden Schalt­ schwellen V_Tn und V_Tp werden kurz nacheinander zu dem Zeitpunkt t3 bzw. t4 erreicht. In der Zeitspanne zwischen t3 und t4 ist der n-Kanal bzw. der Schalttransistor 1 in Fig. 1a gesperrt, für den p-Kanal bzw. den Schalttransistor 2 erfolgt keine Kompensation. Nach dem Zeitpunkt t4 ist dann auch der p-Kanal gesperrt, es erfolgt lediglich eine Kom­ pensation des CF-Anteils. Zwischen den Zeitpunkten t5 und t6 erfolgt dann schließlich die Ladungskompensation für den p-Kanal, weil die Flanke des Signals ϕn gegenüber derjenigen des Signals ϕp verzögert ist.

Um den oben erläuterten Betrieb zu erreichen, wird der in Fig. 6 darge­ stellte Schaltimpulsgeber verwendet.

Ein Grundtaktsignal CLK wird auf ein NAND-Gatter NAND1 gegeben, gleichzeitig wird das invertierte Signal von CLK auf ein NAND-Gatter NAND2 gegeben. Das Ausgangssignal von NAND1 gelangt über ein Verzögerungsglied 3 und einen Negator IN1 an einen Taktausgang für das Signal CLKn. Wie weiter unten noch erläutert wird, ist dieses Takt­ signal oder Schaltimpulssignal geregelt durch ein Stellsignal "reg", welches von der unten noch erläuterten Schaltung gemäß Fig. 7 erzeugt wird.

Das Ausgangssignal von NAND1 gelangt außerdem über zwei Negatoren IN7 und IN9 an einen zweiten Eingang von NAND2. Der zweite Ein­ gang von NAND1 empfängt außerdem das Ausgangssignal von NAND2 über zwei Negatoren IN8 und IN10.

Das zu dem Signal CLKn komplementäre oder negierte Signal wird als Signal CLKNn als geregeltes Schaltimpulssignal am Ausgang eines Negators IN2 erhalten, dem ein weiteres Verzögerungsglied 4 vorge­ schaltet ist, welches seinerseits an den Ausgang von NAND2 ange­ schlossen ist.

Über eine Reihenschaltung aus zwei Negatoren IN3 und IN5 wird ein ungeregeltes Schaltimpulssignal CLKp aus dem Ausgangssignal von NAND1 gebildet. Aus dem Ausgangssignal von NAND2 wird über zwei Negatoren IN6 und IN4 ein ungeregeltes Taktsignal oder Schaltimpuls­ signal CLKNp gebildet.

Fig. 2 zeigt die in Fig. 6 dargestellten Eingangs- und Ausgangssignale, wobei insbesondere ersichtlich ist, daß die Rückflanke des Signal CLKn gegenüber CLKp geregelt ist und CLKNn gegenüber CLKNp geregelt ist.

Fig. 7 zeigt die Skizze einer Schaltung, mit der das in Fig. 6 als Ein­ gangssignal für die Verzögerungsglieder 3 und 4 dargestellte Stellsignal "reg" gewonnen wird. Die in Fig. 7 dargestellte Schaltung ist im Prinzip so aufgebaut wie die elektrische Schaltung nach Fig. 1b, in der der Schaltungskondensator C_S im Eingangskreis eines Operationsverstärkers der Filterschaltung zu schalten ist. Die in Fig. 7 dargestellte Schaltung enthält die beiden Schalter im Eingangskreis bzw. im Ausgangskreis des Kondensators C_S und den Operationsverstärker, wobei anstelle der Ein­ gangsspannung Vin in Fig. 1b eine feste Referenzspannung Vref ein­ gangsseitig angelegt ist.

Die Ausgangssignale des Schaltimpulsgebers nach Fig. 6 werden in der in Fig. 7 dargestellten Weise an die Schalttransistoren gegeben. Hier­ durch wird an dem Ausgang der Schaltung nach Fig. 7 ein Stellsignal für die beiden Verzögerungsschaltungen 3 und 4 in Fig. 6 erhalten. Steigt das Signal "reg" an, so wird der Schaltimpuls CLKn entsprechend stark verzögert, mit der Folge, daß hierdurch die Amplitude des Stell­ signals "reg" sinkt und damit auch die Verzögerung kleiner wird, die das Verzögerungsglied 3 in Fig. 6 macht. Entsprechendes gilt für das negierte Signal CLKNn.

Durch die erfindungsgemäße Flankenregelung des Schaltimpulszugs für das Schaltimpulssignal CLKn bzw. CLKNn wird die Entstehung von Offset-Spannungen an dem geschalteten Kondensator vermieden.

In Abwandlung der oben beschriebenen Ausführungsform könnte alterna­ tiv auch natürlich das Signal CLKp bzw. CLKNp flankengeregelt wer­ den.

Claims (7)

1. Verfahren zum Betreiben einer elektrischen Schaltung, die einen geschalteten Kondensator enthält, der mittels komplementärer elek­ tronischer Schalter (1, 2) geschaltet wird, die elektrisch parallel zueinander liegen und mit komplementären Schaltimpulssignalen (ϕn, ϕp; CLKn, CLKp) angesteuert werden, dadurch gekennzeichnet, daß von mindestens einem der komplementären Schaltimpulssignale (z. B. ϕn) die Vorderflanke und/oder die Rückflanke derart geregelt wird, daß sie nach Maßgabe der Ausgangsspannung der zueinander parallel liegenden Schalter (1, 2) gegenüber der entsprechenden Flanke des anderen der komplementären Schaltimpulssignale (ϕp) verschoben wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Verschiebung der Flanke(n) eine zeitliche Verschiebung ist.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Flanke derart verschoben wird, daß beide Schalter im we­ sentlichen gleichzeitig in den Sperrzustand gelangen.

4. Elektrische Schaltung mit mindestens einem geschalteten Kondensator, der über einen Parallelkreis aus zwei elektronischen, komplementären Schaltern (1, 2) geschaltet wird, die von komple­ mentären Schaltimpulsen (ϕn, ϕp) angesteuert werden, mit einem Schaltimpulsgeber, der ein Grundtaktsignal (CLK) empfängt und daraus einen ersten Schaltimpulszug (CLKn) sowie einen dazu kom­ plementären, zweiten Schaltimpulszug (CLKp) bildet, gekennzeichnet durch

• - eine Regelschaltung (Fig. 7), die die beiden Schaltimpulszüge empfängt und unter Verwendung eines Bezugssignals (Vref) ein Stellsignal (reg) liefert, und
• - eine Verzögerungsschaltung (3, 4) innerhalb des Schaltimpuls­ gebers, die das Stellsignal empfängt und den ersten und/oder den zweiten Schaltimpulszug abhängig von dem Stellsignal (reg) verzögert.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Verzögerungsschaltung in dem Ausgangskreis für den ersten Schaltimpulszug angeordnet ist.

6. Schaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß die Regelschaltung als Nachbildung der den geschalteten Kon­ denstor (C_S) enthaltenden elektrischen Schaltung ausgebildet ist.

7. Schaltung nach Anspruch 4, 5 oder 6, dadurch gekennzeichnet, daß die elektronische Schaltern (1, 2) komplementäre MOS-FETs sind.