DE19742839A1 - Mehrlagige Schaltkreisplatine und Herstellungsverfahren für diese - Google Patents

Mehrlagige Schaltkreisplatine und Herstellungsverfahren für diese

Info

Publication number
DE19742839A1
DE19742839A1 DE19742839A DE19742839A DE19742839A1 DE 19742839 A1 DE19742839 A1 DE 19742839A1 DE 19742839 A DE19742839 A DE 19742839A DE 19742839 A DE19742839 A DE 19742839A DE 19742839 A1 DE19742839 A1 DE 19742839A1
Authority
DE
Germany
Prior art keywords
layers
strips
circuit
detection
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19742839A
Other languages
English (en)
Inventor
Deok Gin Yang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019970020009A external-priority patent/KR19980041741A/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of DE19742839A1 publication Critical patent/DE19742839A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0008Apparatus or processes for manufacturing printed circuits for aligning or positioning of tools relative to the circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Description

Die Erfindung richtet sich auf eine mehrlagige Schaltkreisplatine zur Verwendung als Computerhauptplatine, bei einem in einer Kamera eingebauten Modul mit mehreren Mikrobausteinen (VTR MCM), bei einer Packungseinheit in der Größen­ ordnung eines Mikrobausteins (CSP), bei einem tragbaren Telephon od. dgl., so­ wie auf ein Herstellungsverfahren für diese. Insbesondere richtet sich die Erfin­ dung auf eine mehrlagige Schaltkreisplatine und ein Herstellungsverfahren für diese, wobei eine falsche Anordnung von Lagen und/oder eine Exzentrizität auf einfachem Weg erkannt werden kann.
Inmitten der Entwicklungsphase für eine geräteinterne Anordnung von Elektronik­ komponenten wurde die mehrlagige Schaltkreisplatine entwickelt. Seit dieser Zeit wurden lebhafte Untersuchungen durchgeführt, um eine hohe Verdichtung einer Schaltkreisplatine zu erreichen.
In jüngerer Zeit wurden entsprechend dem Trend zu einer hohen Geschwindigkeit und einer hohen Packungsdichte von elektronischen Geräte Forderungen nach Schaltkreisplatinen in unzählbar aufeinandergestapelter Form laut, und deshalb wurde die Schaltkreisplatine noch komplizierter.
Im allgemeinen umfaßt eine mehrlagige Schaltkreisplatine ein Laminat mit einem Kupferüberzug (im folgenden als "CCL" bezeichnet), welches durch das beidseiti­ ge Beschichten einer isolierenden Lage mit Kupferfolie hergestellt wird. Eine mehrlagige Schaltkreisplatine enthält weiterhin innere Schaltkreislagen sowie äu­ ßere Schaltkreislagen, welche auf dem CCL aufgestapelt sind und mit Schalt­ kreismustern bedruckt sind.
Fig. 1 zeigt das Herstellungsverfahren für eine herkömmliche, mehrlagige Schalt­ kreisplatine, wobei sechs Lagen übereinandergestapelt sind.
Wie in den Fig. 1A und 1B wiedergegeben, werden in dem Fall einer 6lagigen Schaltkreisplatine zur Herstellung innerer Schaltkreislagen 10 Schaltkreismuster 14 an beiden Seiten eines CCL 11 gemäß einem zuvor hergestellten Design nach einem Fotoätzverfahren hergestellt. Sodann wird ein anderes CCL 13 mit Schalt­ kreismustern auf demselben Weg hergestellt.
Wie Fig. 1C erkennen läßt, können die inneren Schaltkreislagen 10 erzeugt wer­ den, indem eine Mehrzahl innerer Schaltkreislagen auf einem CCL-Be­ arbeitungsfilm 1 angeordnet wird. Die CCLs 11 und 13 bilden die inneren Schaltkreislagen 10, nachdem sie ein Stapelverfahren gemäß Fig. 1B durchlaufen haben.
Insbesondere wird bei der Herstellung der inneren Schaltkreislagen 10 ein kle­ bendes, isolierendes Blatt wie bspw. eine Vorimprägnierung 12 zwischen die CCLs 11 und 13 eingeschoben und daraufhin läßt man Hitze und Druck einwirken. Unter diesen Bedingungen können sechs oder noch mehr Schaltkreislagen er­ zeugt werden, wenn zwei oder mehr CCLs verwendet werden, um vier oder mehr Innern Schaltkreislagen zu bilden, anders als bei der in dem Zeichnung wiederge­ gebenen Platine.
Daraufhin werden die inneren Schaltkreislagen 10 gebohrt und anschließend gal­ vanisiert. Sodann wird eine durchgehende Öffnung 15 hergestellt, um elektrische Verbindungen zwischen den inneren Schaltkreislagen zu bilden. So werden die inneren Schaltkreislagen hergestellt.
Als nächstes werden, wie dies in Fig. 1D zu sehen ist, Vorimprägnierungen 22 und 24 auf den obersten sowie untersten Flächen der inneren Schaltkreislagen 10 aufgeschichtet. Um die äußeren Schaltkreislagen zu bilden, werden sodann CCLs oder dünne Kupferfilme 21 und 23 aufgelegt und sodann werden die gesamten Schaltkreislagen einer Behandlung mit Hitze und Druck unterzogen.
Wie Fig. 1E veranschaulicht, wird die Schaltkreisplatine einem Bohr- sowie einem Galvanisierschritt unterzogen, ähnlich wie bei der Herstellung der inneren Schalt­ kreislagen, um eine Durchgangsöffnung 25 herzustellen. Die solchermaßen gebil­ dete, mehrlagige Schaltkreisplatine wird mit einer Abdeckpaste besprüht und schließlich wird eine Endbehandlung ausgeführt durch Schneiden mit einer Vorla­ genschneidmaschine.
Bei der Herstellung der oben beschriebenen, mehrlagigen Schaltkreisplatine kann jedoch während des Aufeinanderstapelns der inneren Schaltkreislagen und wäh­ rend des Aufschichtens der äußeren Schaltkreislagen in Abhängigkeit von der Geschicklichkeit der Arbeiter und von einer Toleranzabweichung eines (in der Fi­ gur nicht wiedergegebenen) Stapelstiftes ein unzusammenhängender Schalt­ kreis entstehen (Unvereinbarkeit der Schaltkreise, auch als "Fehljustierung" be­ zeichnet).
Fig. 2 zeigt ein Beispiel für eine Fehljustierung eines Schaltkreises, welche wäh­ rend des Stapelverfahrens aufgetreten ist. Dies bedeutet, Fig. 2A läßt erkennen, daß eine Durchgangsöffnung 15a für die Herstellung einer elektrischen Verbin­ dung zwischen einer zweiten Lage und einer fünften Lage ernstliche Abweichun­ gen aufweist, als Folge einer Fehljustierung während des Aufeinanderstapelns der inneren Schaltkreislagen 10.
Aus Fig. 2B ist eine Situation zu erkennen, wobei das Aufeinanderstapeln der inneren und äußeren Schaltkreislagen fehlerbehaftet ist und wobei ein Muster 26a im Bereich der Durchgangsöffnung 25 (welche für die elektrische Kontaktierung der äußeren Schaltkreisschichten dient) gänzlich verschoben ist. Falls eine derar­ tige Fehljustierung auftritt, kann es passieren, daß die fertigen Produkte ein ver­ schlechtertes Verhalten zeigen. Falls eine weniger kritische Fehljustierung aufge­ treten ist, werden selbst bei der abschließenden Inspektion elektrische Signale abgegeben, und deshalb ist es bei dem fertigen Produkt schwierig, den Defekt zu unterscheiden, falls keine eingehende Untersuchung durchgeführt wird.
Im übrigen kann während der Herstellung einer herkömmlichen, mehrlagigen Schaltkreisplatine eine falsche Anordnung der Lagen auftreten, entweder infolge mangelnder Geschicklichkeit der Arbeiter oder durch einen Verfahrensfehler. In diesem Fall ist das Problem schwerwiegender als bei einer Fehljustierung. Das bedeutet, in diesem Fall werden die elektrischen Eigenschaften beträchtlich her­ abgesetzt. Dementsprechend können die fertigen Produkte eine deutlich herab­ gesetzte Leistungsfähigkeit aufweisen oder müssen nicht selten sogar weggewor­ fen werden.
Bisher wird zur Vermeidung von falschen Anordnungen von Lagen an einem Teil jeder Lage 30 eine Ziffernmarkierung 40 angebracht, wie dies in Fig. 3A darge­ stellt ist. Diese Ziffernmarkierung 40 zeigt die Reihenfolge der aufeinandergesta­ pelten Lagen. Fig. 3B ist eine detailliertere Wiedergabe der Fig. 3A, und sie zeigt eine zweite Lage.
Um dies an einem besonderen Beispiel zu erläutern, es werden die folgenden An­ ordnungen vorgenommen, bevor die Aufeinanderstapelung gemäß Fig. 3C erfolgt. D.h., arabische Ziffern 41 bis 46 werden beginnend mit der niedrigsten Lage 37 (der ersten Lage) an beiden Seiten der Lagen aufgetragen, über die zweite und dritte Lage des CCL 33, über die vierte und fünfte Lage des CCL 31 und bis zu der obersten Schaltkreislage 35. So entsteht die Ziffernmarkierung 40.
Die Ziffernmarkierung 40 kann durch Fotoätzen einer Kupferfolie oder durch An­ bringen von arabischen Ziffern hergestellt werden. Da zwischen den Schaltkreis­ lagen Vorimprägnierungen 32, 36 und 38 eingeschoben sind, und da die isolie­ renden Schichten zwischen den CCLs transparent sind, ist die Erkennbarkeit zu einem gewissen Grad möglich, falls die Anzahl der aufeinandergestapelten Lagen nicht zu groß ist.
Falls jedoch bei der herkömmlichen Technologie, wobei die Reihenfolge der La­ gen durch arabische Ziffern angezeigt wird, die Anzahl der aufeinandergestapel­ ten Lagen zunimmt, werden die arabischen Ziffern, welche die Reihenfolge anzei­ gen, nicht mehr lesbar. Deshalb ist mittlerweile nicht nur die Erkennung einer fal­ schen Anordnung schwierig geworden, sondern insbesondere kann eine Fehlju­ stierung nicht überprüft werden. Weiter kann selbst in dem Fall, daß eine falsche Anordnung von Lagen auftritt, diese Abweichung nicht mit einem elektrischen Prüfgerät festgestellt werden. Falls darüber hinaus eine Fehljustierung die Prüfung als nicht abweichend passiert hat, werden die charakteristischen, elektrischen Werte herabgesetzt mit dem Ergebnis, daß die Produktqualität erheblich ver­ schlechtert ist. Insbesondere in dem Fall einer falschen Anordnung von Lagen können Störungen auftreten, falls die charakteristischen Werte nach dem Einbau der Komponente abweichen.
Deshalb besteht eine Forderung nach einem Hilfsmittel zur Erkennung einer Fehljustierung und einer falschen Anordnung von Lagen.
Die gegenwärtige Erfindung soll die oben beschriebenen Nachteile der herkömm­ lichen Technologien überwinden.
Deshalb ist es eine Aufgabe der vorliegenden Erfindung, eine mehrlagige Schalt­ kreisplatine zu schaffen, bei der eine Fehljustierung von Lagen direkt und mit blo­ ßem Auge erkennbar ist.
Ein weiteres Anliegen der gegenwärtigen Erfindung ist es, eine mehrlagige Schaltkreisplatine vorzusehen, bei der eine Fehljustierung von Lagen schnell und exakt festgestellt werden kann.
Eine wiederum andere Absicht der Erfindung ist es, eine mehrlagige Schalt­ kreisplatine derart auszubilden, daß eine falsche Anordnung von Lagen mit blo­ ßem Auge exakt festgestellt werden kann.
Eine nochmals andere Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung einer mehrlagigen Schaltkreisplatine zu schaffen, mit dem eine Fehljustierung von Lagen vermieden werden kann.
Ein abermals abweichendes Bestreben der gegenwärtigen Erfindung ist es, eine mehrlagige Schaltkreisplatine derart auszugestalten, daß eine Fehljustierung von Lagen und eine falsche Anordnung von Lagen gleichzeitig mit bloßem Auge exakt festgestellt werden kann.
Schließlich ist es ein weiteres Bestreben der Erfindung, ein Verfahren zur Herstel­ lung einer mehrmaligen Schaltkreisplatine zur Verfügung zu stellen, mit dem so­ wohl eine Fehljustierung von Lagen als auch eine falsche Anordnung von Lagen vermieden werden können.
Zur Lösung dieses Problems umfaßt die mehrlagige Schaltkreisplatine gemäß der vorliegenden Erfindung: Äußere Schaltkreislagen als oberste sowie unterste Schicht; innere Schaltkreislagen zwischen den äußeren Schaltkreislagen; Isolationsschichten zwischen den äußeren und den inneren Schaltkreislagen; und wei­ terhin: Einen Streifen zum Erkennen von Fehljustierungen, der auf einer Zu­ schneidelinie von jeder der Schaltkreislagen vorgesehen ist und jeweils dieselbe Länge aufweist, so daß die Erkennung einer Fehljustierung mit bloßem Auge möglich ist, wobei die Mittelpunkte der Erkennungsstreifen für Fehljustierungen in einer Dickenrichtung ausgerichtet sind.
Nach einem anderen Gesichtspunkt der vorliegenden Erfindung umfaßt die erfin­ dungsgemäße, mehrlagige Schaltkreisplatine: Äußere Schaltkreislagen als ober­ ste sowie unterste Schicht; innere Schaltkreislagen zwischen den äußeren Schalt­ kreislagen; Isolationsschichten zwischen den äußeren und den inneren Schalt­ kreislagen; und weiterhin: Einen Streifen zum Erkennen von falsch angeordneten Lagen, der jeweils auf einer Zuschneidelinie von jeder der Schaltkreislagen vorge­ sehen ist, so daß die Erkennung der falschen Anordnung mit bloßem Auge mög­ lich ist, wobei die Erkennungsstreifen für falsch angeordnete Lagen bei einem niedrigsten Erkennungsstreifen beginnend nach oben jeweils in einer Richtung um einen vorgegebenen horizontalen Abstand versetzt sind.
Entsprechend einem wiederum abweichenden Aspekt der gegenwärtigen Erfin­ dung umfaßt die erfindungsgemäße, mehrlagige Schaltkreisplatine: Äußere Schaltkreislagen als oberste sowie unterste Schicht; innere Schaltkreislagen zwi­ schen den äußeren Schaltkreislagen; Isolationsschichten zwischen den äußeren und den inneren Schaltkreislagen; und weiterhin: Einen Streifen zum Erkennen einer Fehljustierung und einen Streifen zum Erkennen einer fehlerhaft angeordne­ ten Lage, jeweils auf einer Zuschneidelinie von jeder der mit Schaltkreisen verse­ henen Lagen, so daß die Erkennung einer fehlerhaften Anordnung sowie einer fehlerhaften Justierung mit bloßem Auge möglich ist.
Entsprechend einer wiederum anderen Lehre der Erfindung umfaßt das erfin­ dungsgemäße Verfahren zur Herstellung einer mehrlagigen Schaltkreisplatine die folgenden Schritte: Anfertigung einer Vielzahl von inneren Schaltkreislagen mit auf CCLs gedruckten Schaltkreismustern; Einschieben von Isolationsschichten zwi­ schen die inneren Schaltkreislagen; Galvanisieren der aufeinandergestapelten, inneren Schaltkreislagen; Bildung von Isolationsschichten auf den galvanisierten, inneren Schaltkreislagen, Aufschichtung von äußeren Lagen, Versehen der äuße­ ren Lagen des Stapels mit Schaltkreismustern; sowie Zuschneiden der aufeinan­ der gestapelten, inneren und äußeren Schaltkreislagen, dadurch gekennzeichnet, daß bei dem Schritt der Anfertigung von Schaltkreismustern auf den inneren und äußeren Lagen ein optisch wahrnehmbarer Erkennungsstreifen für Fehljustierun­ gen mit jeweils identischer Länge auf einer Zuschneidelinie von jeder der Lagen gebildet wird, wobei die Mittelpunkte der Erkennungsstreifen für Fehljustierungen in einer Dickenrichtung ausgerichtet sind.
Gemäß einem weiteren Gedanken der vorliegenden Erfindung umfaßt das Verfah­ ren zur Herstellung einer mehrlagigen Schaltkreisplatine folgende Schritte: Anfer­ tigung einer Vielzahl von inneren Schaltkreislagen mit auf CCLs gedruckten Schaltkreismustern; Einschieben von isolierenden Schichten zwischen den inne­ ren Schaltkreislagen; Galvanisieren der aufeinander gestapelten, inneren Schalt­ kreislagen; Bildung von Isolationsschichten auf den galvanisierten Schaltkreisla­ gen, Aufschichten von äußeren Lagen, und Anbringen von Schaltkreismustern auf den äußeren Lagen; und Zuschneiden der aufeinander gestapelten, inneren und äußeren Schaltkreislagen, dadurch gekennzeichnet, daß bei dem Schritt der An­ fertigung von Schaltkreismustern auf den inneren und äußeren Lagen ein optisch wahrnehmbarer Erkennungsstreifen für fehlerhaft angeordnete Lagen mit jeweils identischer Länge auf einer Zuschneidelinie von jeder Lage gebildet wird, wobei die Erkennungsstreifen für falsch angeordnete Lagen bei einem niedrigsten Er­ kennungsstreifen beginnend nach oben in einer Richtung um jeweils einen vorge­ gebenen horizontalen Abstand versetzt sind.
Nach einem weiteren Prinzip der vorliegenden Erfindung umfaßt das Verfahren zur Herstellung einer mehrlagigen Schaltkreisplatine folgende Schritte: Anferti­ gung einer Vielzahl von inneren Schaltkreislagen mit auf CCLs gedruckten Schalt­ kreismustern; Einschieben von isolierenden Schichten zwischen die inneren Schaltkreislagen; Galvanisierung der aufeinandergestapelten, inneren Schaltkreis­ lagen; Bildung von isolierenden Schichten auf den galvanisierten, inneren Schalt­ kreislagen, Aufschichtung von äußeren Lagen, und Anfertigung von Schaltkreis­ mustern auf den äußeren Lagen; und Zuschneiden der aufeinandergestapelten, inneren und äußeren Schaltkreislagen, dadurch gekennzeichnet, daß bei dem Schritt der Anfertigung von Schaltkreismustern auf den inneren und äußeren La­ gen ein optisch wahrnehmbarer Erkennungsstreifen für Fehljustierungen und ein optisch wahrnehmbarer Erkennungsstreifen für fehlerhaft angeordnete Lagen mit jeweils identischer Länge auf einer Zuschneidelinie von jeder der Lagen gleichzei­ tig hergestellt wird.
Die obigen Wirkungen und weitere Vorteile der gegenwärtigen Erfindung ergeben sich aus den folgenden, im einzelnen beschriebenen, bevorzugten Ausführungs­ formen der Erfindung sowie anhand der beigefügten Zeichnung. Hierbei zeigt:
Fig. 1 eine schematische Darstellung des Herstellungsverfahrens für die allgemeine, mehrlagige Schaltkreisplatine;
Fig. 2 eine perspektivische Darstellung eines Beispiels der mehrlagigen Schaltkreisplatine nach Fig. 1;
Fig. 3 eine schematische Darstellung mit den Ziffernmarkierungen für die Anzeige der Schichtungsfolge bei dem herkömmlichen Verfahren;
Fig. 4 eine schematische Ansicht zur Erläuterung des Herstellungsverfah­ rens für den erfindungsgemäßen Streifen zur Erkennung von Fehl­ justierungen;
Fig. 5 eine teilweise abgebrochene Ansicht von Platinen mit verschiede­ nen, erfindungsgemäß hergestellten Streifen zur Erkennung von Fehljustierungen;
Fig. 6 eine schematische Darstellung zur Erläuterung des erfindungsge­ mäßen Herstellungsverfahrens für die Streifen zur Erkennung von fehlerhaft angeordneten Lagen;
Fig. 7 eine schematische Ansicht einer erfindungsgemäßen Platine, auf welcher Erkennungsstreifen für Fehljustierungen und Erkennungs­ streifen für falsch angeordnete Lagen gemeinsam angeordnet sind;
Fig. 8 eine vereinfachte Darstellung zur Erläuterung des Herstellungsver­ fahrens für eine erfindungsgemäße Platine, auf der Erkennungs­ streifen für Fehljustierungen und Erkennungsstreifen für falsch an­ geordnete Lagen gemeinsam vorhanden sind;
Fig. 9 eine vereinfachte Darstellung, um den Verfahrensschritt der Feststel­ lung einer Fehljustierung unter Verwendung der erfindungsgemäßen Erkennungsstreifen für Fehljustierungen zu verdeutlichen;
Fig. 10 eine vereinfachte Darstellung, um den Verfahrensschritt des Feststel­ lens einer fehlerhaften Anordnung der Lagen unter Verwendung der erfindungsgemäßen Erkennungsstreifen für fehlerhaft angeordnete Lagen sichtbar zu machen; sowie
Fig. 11 eine vereinfachte Darstellung, um den Verfahrensschritt des Feststel­ lens einer falschen Anordnung von Lagen und einer Fehljustierung unter Verwendung der erfindungsgemäßen Erkennungsstreifen für fehlerhaft angeordnete Lagen und für Fehljustierungen zu erläutern.
Im Rahmen des Verfahrens zur Herstellung einer mehrlagigen Schaltkreisplatine wird eine Mehrzahl von Schaltkreislagen aufeinandergestapelt, und sodann wird eine Formgebungsbehandlung durchgeführt, indem die aufeinandergestapelte Platine entlang einer Schnittlinie geschnitten wird.
Wie in Fig. 4A dargestellt, wird für die folgenden Ausführungen auf eine 6lagige Platine 100 Bezug genommen. Bei der Herstellung der mehrlagigen Schalt­ kreisplatine 100 werden innere Schaltkreislagen gebildet, in welchen Schaltkreis­ muster auf eine Mehrzahl von CCLs 111 und 113 gegebenenfalls beidseitig ge­ druckt und/oder durch Ätzen hergestellt werden. Sodann wird eine isolierende Schicht 112 zwischen die inneren Schaltkreislagen eingeschoben, und daraufhin werden die aufeinandergestapelten, inneren Schaltkreislagen galvanisiert. An­ schließend werden die isolierenden Schichten 116 und 118 auf der obersten und der untersten Seite der inneren Schalkreislagen aufgebracht, und schließlich wer­ den äußere Schaltkreislagen auf der Struktur erzeugt, insbesondere aufgeschich­ tet. Sodann werden die Schaltkreismuster durch Ätzen hergestellt. Die Schaltkreis­ lagen werden entlang einer Zuschneidelinie 110 (strichpunktierte Linie) auf die tatsächliche Produktgröße zugeschnitten.
Wie Fig. 4A zeigt, werden bei der erfindungsgemäßen Herstellung einer mehrlagi­ gen Schaltkreisplatine Erkennungsstreifen 211-216 für Fehljustierungen auf CCLs 111, 113, 115 und 117 einer durch Aufeinanderstapelung gebildeten Platine 100 angefertigt.
Insbesondere wird ein Erkennungsstreifen 210 für Fehljustierungen in der folgen­ den Form hergestellt. Dies bedeutet, Erkennungsstreifen 214 und 215 für Fehlju­ stierungen und Erkennungsstreifen 212 und 213 für Fehljustierungen werden je­ weils auf beiden Seiten der CCLs 111 und 113 gebildet, welche die inneren Schaltkreislagen darstellen. Weiterhin werden Streifen 216 und 211 zur Erken­ nung von Fehljustierungen auf beiden Seiten der CCLs 115 und 117 angeordnet, welche als äußere Schaltkreislagen dienen. Nun kommt jedoch das Allerwichtig­ ste: D.h., wie in Fig. 4A zu erkennen, sollten die auf der erfindungsgemäßen, mehrlagigen Schaltkreisplatine gebildeten Streifen 210-216 zur Erkennung von Fehljustierungen auf einer Zuschneidelinie 110 angeordnet sein, so daß sie nach einer Behandlung mit einer Zuschneidmaschine mit bloßem Auge erkennbar sind.
Damit es darüber hinaus möglich ist, Fehljustierungen zwischen verschiedenen Lagen exakt zu erkennen, müssen die Mittelpunkte der Streifen 210-216 zur Er­ kennung von Fehljustierungen in Richtung der Dicke der mehrlagigen Schalt­ kreisplatine 100 ausgerichtet sein. Wenn die Streifen 210-216 zur Erkennung von Fehljustierungen nach einer Behandlung mit einer Zuschneidmaschine er­ kennbar sind und gleichzeitig in Richtung der Dicke der Platine exakt ausgerichtet sein sollen, ist es wünschenswert, den Streifen 210-216 zur Erkennung von Fehljustierungen eine rechteckige Form zu geben.
Fig. 4B repräsentiert ein Beispiel einer mehrlagigen Schaltkreisplatine, wobei die Streifen 210-216 zur Erkennung von Fehljustierungen nach der Behandlung mit der Zuschneidmaschine bloßgelegt sind.
An jeder Lage kann ein einzelner Streifen zur Erkennung von Fehljustierungen vorgesehen sein, aber wie Fig. 5A zeigt, werden bevorzugt zwei oder mehr Strei­ fen 210-216 und 220-226 zur Erkennung von Fehljustierungen an jeder Lage angeordnet.
In dem Fall, wo zwei oder mehr Streifen zur Erkennung von Fehljustierungen an jeder der Lagen vorgesehen sind, sollten die Längen der Streifen bevorzugt un­ terschiedlich voneinander sein. Jedoch sollten die zu derselben Ausrichtung gehö­ renden Streifen 210-216; 220-226 zur Erkennung von Fehljustierungen in dem Fall, wo zwei oder mehr derartige Streifen an jeder der Lagen vorgesehen sind, dieselben Bedingungen erfüllen, wie in dem Fall, wo ein einzelner Streifen zur Er­ kennung von Fehljustierungen an jeder der Lagen vorgesehen ist. In diesem Fall kann eine Fehljustierung weit exakter erkannt werden.
In dem Fall, wo zwei oder mehr Streifen zur Erkennung von Fehljustierungen an jeder der Lagen vorgesehen sind, müssen diese Streifen nicht an derselben Kante einer Lage angeordnet sein. Die der Erkennung von Fehljustierungen dienenden Streifen 210-216 und 220-226 können vielmehr an unterschiedlichen Kanten angeordnet sein, wie dies in Fig. 5B wiedergegeben ist. In einem solchen Fall kann die Fehljustierung in den vier Richtungen weitaus exakter erkannt werden im Vergleich zu dem Fall, wo die Streifen zur Erkennung von Fehljustierungen an derselben Kante angeordnet sind.
Im übrigen ist auf der Zuschneidelinie von jeder Lage ein optisch wahrnehmbarer Streifen 310-316 zur Erkennung falsch angeordneter Lagen vorhanden (nach der Behandlung mit einer Zuschneidmaschine erkennbar), wie Fig. 6 zeigt. Damit nicht genug, sondern die Streifen zur Erkennung falsch angeordneter Lagen sind derart positioniert, daß sie von einem niedrigsten Streifen 311 beginnend nach oben in horizontaler Richtung nach außen versetzt sind. Die Streifen zur Erken­ nung falsch angeordneter Lagen müssen nicht exakt identische Längen aufwei­ sen, sie sollten jedoch bevorzugt dieselbe Länge haben.
Gemäß Fig. 6 ist ein einziger Streifen 310-316 zur Erkennung von falsch ange­ ordneten Lagen an einer Kante von jeder Lage vorgesehen. Es können jedoch zwei oder mehr Streifen zur Erkennung von falsch angeordneten Lagen an jeder Lage vorgesehen sein. In dem Fall, wo zwei oder mehr Streifen zur Erkennung von falsch angeordneten Lagen vorgesehen sind, müssen sie nicht einer Kante jeder Lage zugeordnet sein, sondern sie können sich auch an unterschiedlichen Kanten befinden.
Wie Fig. 7 erkennen läßt, können die Steifen 210-216 zur Erkennung von Fehl­ justierungen und die Streifen 310-316 zur Erkennung von falsch angeordneten Lagen gleichzeitig vorhanden sein. In diesem Fall können Fehljustierungen und falsch angeordnete Lagen gleichzeitig erkannt werden.
Fig. 8 zeigt das Herstellungsverfahren für den Fall wo zwei Streifen 210-216 zur Erkennung von Fehljustierungen und ein Streifen 310-316 zur Erkennung von fehlerhaft angeordneten Lagen gleichzeitig an jeder Lage angeordnet sind.
Dies bedeutet, daß bei einer gleichzeitigen Herstellung von Streifen zur Erken­ nung von Fehljustierungen und von Streifen zur Erkennung von falsch angeordne­ ten Lagen die Herstellungsbedingungen für eine mehrlagige Schaltkreisplatine identisch mit den Bedingungen für die getrennte Bildung von Streifen für die Er­ kennung von Fehljustierungen und von Streifen für die Erkennung von falsch an­ geordneten Lagen sind.
Fig. 8A enthält eine Darstellung des Verfahrensschrittes der Aufeinanderstapelung der Lagen. Die Fig. 8B-8E enthalten Draufsichten auf die CCLs 115, 111, 113 und 117. Hier sind zwei Streifen 210-216 und 220-226 zur Erkennung von Fehljustierungen und ein Streifen 310-316 zur Erkennung von falsch angeordne­ ten Lagen auf einer Zuschneidelinie 110 angeordnet. Um eine Fehljustierung zwi­ schen einzelnen Lagen erkennen zu können, müssen die Streifen 210 und 220 zur Erkennung von Fehljustierungen exakt in einer geraden Linie ausgerichtet sein, wie dies in Fig. 8F wiedergegeben ist. Bei dieser Ausführungsform haben die Streifen 210 und 220 zur Erkennung von Fehljustierungen unterschiedliche Län­ gen, aber ihre Längen können genausogut identisch sein.
Die Streifen 310-316 zur Erkennung von fehlerhaft angeordneten Lagen sind nicht nur auf der Zuschneidelinie angeordnet, sondern sollten in einer derartigen Form angeordnet sein, daß die Streifen 312-316 von dem niedrigsten Streifen 311 beginnend nach oben in horizontaler Richtung nach auswärts versetzt sind, wie dies in den Fig. 8B-8F dargestellt ist. Falls die Streifen 210 und 220 für die Erkennung von Fehljustierungen und die Streifen 310 für die Erkennung von feh­ lerhaft angeordneten Lagen nach den oben beschriebenen Bedingungen herge­ stellt sind, so treten alle Streifen nach der Behandlung mit dem Schneidgerät sichtbar hervor, und die Stapelreihenfolge kann überprüft werden.
Das Verfahren zur Herstellung der Streifen 210, 220 zur Erkennung von Fehlju­ stierungen und/oder der Streifen 310 zur Erkennung von fehlerhaft angeordneten Lagen wird in der folgenden Art durchgeführt: Dies bedeutet, während der Herstel­ lung des Bearbeitungsfilms wird die Kupferfolie derart behandelt, daß sie an der­ jenigen Position erhalten bleibt, welche der für die Herstellung des Erkennungs­ streifens vorgesehenen Position entspricht.
Die Erkennungsstreifen 210, 220 für Fehljustierungen und die Streifen 310 zur Erkennung von fehlerhaft angeordneten Lagen müssen eine optisch erkennbare Größe aufweisen, und ihre Größe sollte vorzugsweise 2 cm oder weniger betra­ gen. Besonders bevorzugt wird ein Größenbereich zwischen 0,1-1,0 cm.
Die Positionen, an denen die Streifen 210, 220 zur Erkennung von Fehljustierun­ gen und die Erkennungsstreifen 310 für fehlerhaft angeordnete Lagen angeord­ net werden, sind nicht besonders vorgeschrieben. Jedoch sollten die Streifen 210, 220 zur Erkennung von Fehljustierungen in dem Fall, wo die Anzahl der aufeinan­ dergestapelten Lagen 111, 113, 115, 117 gering ist, vorzugsweise in der Mitte der Lagen bezüglich deren Längsrichtung plaziert sein. Falls die Anzahl der aufeinan­ dergestapelten Lagen 111, 113, 115, 117 groß ist, sollten die Streifen 210, 220 zur Erkennung von Fehljustierungen vorzugsweise in der Nähe des Endes einer Lage bezüglich deren Längsrichtung angeordnet sein, und die Streifen 310 zur Erkennung von fehlerhaft angeordneten Lagen sollten vorzugsweise nahe dem Ende der Lagen in deren Längsrichtung positioniert sein.
Das technische Konzept der vorliegenden Erfindung, wobei Erkennungsstreifen 210, 220 für Fehljustierungen und Streifen 310 zur Erkennung von fehlerhaft an­ geordneten Lagen vorgesehen sind, kann in geeigneter Form auf eine mehrlagige Schaltkreisplatine mit vielfach aufeinandergestapelten Lagen angewendet wer­ den, bspw. mit zehn Stapel lagen oder mehr.
Solchermaßen sind die Schaltkreislagen mit den Erkennungsstreifen für Fehlju­ stierungen und den Streifen zur Erkennung von fehlerhaft angeordneten Lagen aufeinandergestapelt worden. Sodann konnten die Erkennungsstreifen für Fehl­ justierungen und die Streifen zur Erkennung fehlerhaft angeordneter Lagen nach der Behandlung mit dem Schneidgerät beobachtet werden. Die Fig. 9 bis 11 zei­ gen die beobachteten Ergebnisse.
In Fig. 9 ist eine mehrlagige Schaltkreisplatine 100 wiedergegeben, bei der aus­ schließlich Erkennungsstreifen 210 für Fehljustierungen vorhanden sind. Fig. 9A veranschaulicht den Fall, daß Fehljustierungen an der zweiten Lage 212 und an der dritten Lage 213 aufgetreten sind. In Fig. 9B ist der Fall dargestellt, daß eine CCL-Lage fehlt.
In Fig. 10 ist eine mehrlagige Schaltkreisplatine 100 zu sehen, welche ausschließ­ lich Streifen 310 zur Erkennung von fehlerhaft angeordneten Lagen aufweist. Fig. 10A illustriert den Fall, daß die zweite Lage 312 und die dritte Lage 313 falsch angeordnet ist. Fig. 10B gibt den Fall wieder, daß eine Lage fehlt. Fig. 10C zeigt den Fall, daß die zweite und dritte Lage 312 und 313 doppelt aufeinandergesta­ pelt sind.
Fig. 11 läßt eine mehrlagige Schaltkreisplatine 100 erkennen, bei welcher Erken­ nungsstreifen 210, 220 für Fehljustierungen und Streifen 310 zur Erkennung von fehlerhaft angeordneten Lagen gleichzeitig vorgesehen sind. Fig. 11A entspricht dem Fall, daß die zweite Lage 312 und die dritte Lage 313 fehlerhaft umgewech­ selt sind. Bei dem Fall gemäß Fig. 11B sind Fehljustierungen in der vierten Lage (214 und 224) und in der fünften Lage (215 und 225) aufgetreten. In Fig. 11C ist der Fall skizziert, daß eine Lage fehlt.
Gemäß der vorliegenden, oben beschriebenen Erfindung können Fehljustierun­ gen und falsch angeordnete Lagen festgestellt werden. Somit kann die Zuverläs­ sigkeit der Produktqualität gesteigert werden und der Verkauf von fehlerhaften Produkten wird vermieden. Demzufolge kann das Ansehen der Produkte erhöht werden.

Claims (38)

1. Mehrlagige Schaltkreisplatine (100), umfassend: Äußere Schaltkreislagen (115, 117) als oberste sowie unterste Schicht; innere Schaltkreislagen (111, 113) zwischen den äußeren Schaltkreislagen (115, 117); Isolationsschich­ ten (112, 116, 117) zwischen den äußeren und den inneren Schaltkreisla­ gen (111, 113, 115, 117), sowie weiterhin umfassend:
Einen Streifen (310-316) zum Erkennen von falsch angeordneten Lagen (111, 113, 115, 117), der jeweils auf einer Zuschneidelinie (110) von jeder der äußeren und inneren, mit Schaltkreisen versehenen Lagen (111, 113, 115, 117) vorgesehen ist, so daß die Erkennung einer falschen Anordnung mit bloßem Auge möglich ist, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen bei einem niedrigsten Erkennungsstreifen (311) beginnend nach oben in einer Richtung jeweils um einen vorgegebenen horizontalen Abstand versetzt sind.
2. Mehrlagige Schaltkreisplatine nach Anspruch 1, wobei die Erkennungsstrei­ fen (310-316) für falsch angeordnete Lagen auf den äußeren und inneren Schaltkreislagen (111, 113, 115, 117) dieselbe Länge aufweisen.
3. Mehrlagige Schaltkreisplatine nach Anspruch 1, wobei die Erkennungsstrei­ fen (310-316) für falsch angeordnete Lagen an den äußeren und inneren Schaltkreislagen (111, 113, 115, 117) jeweils in einer Anzahl von einem oder mehreren pro Lage vorgesehen sind.
4. Mehrlagige Schaltkreisplatine nach Anspruch 3, wobei die Erkennungsstrei­ fen (310-316) für falsch angeordnete Lagen an den äußeren und inneren Schaltkreislagen (111, 113, 115, 117) unterschiedliche Längen aufweisen.
5. Mehrlagige Schaltkreisplatine nach Anspruch 3, wobei die Erkennungsstrei­ fen (310-316) für falsch angeordnete Lagen an den äußeren und inneren Schaltkreislagen (111, 113, 115, 117) an derselben Kante angeordnet sind.
6. Mehrlagige Schaltkreisplatine nach Anspruch 3, wobei die Erkennungsstrei­ fen (310-316) für falsch angeordnete Lagen an den äußeren und inneren Schaltkreislagen (111, 113, 115, 117) an einer oder mehreren Kanten an­ geordnet sind.
7. Mehrlagige Schaltkreisplatine nach Anspruch 1, wobei die Erkennungsstrei­ fen (310-316) für falsch angeordnete Lagen an den äußeren und inneren Schaltkreislagen (111, 113, 115, 117) eine Länge von 2 cm oder weniger aufweisen.
8. Mehrlagige Schaltkreisplatine nach Anspruch 7, wobei die Erkennungsstrei­ fen (310-316) für falsch angeordnete Lagen an den äußeren und inneren Schaltkreislagen (111, 113, 115, 117) eine Länge von 0,1 bis 1,0 cm auf­ weisen.
9. Mehrlagige Schaltkreisplatine nach Anspruch 1, wobei die Erkennungsstrei­ fen (310-316) für falsch angeordnete Lagen an den äußeren und inneren Schaltkreislagen (111, 113, 115, 117) aus Kupferfolie hergestellt sind.
10. Verfahren zur Herstellung einer mehrlagigen Schaltkreisplatine (100), um­ fassend folgende Schritte:
  • - Anfertigung einer Vielzahl von inneren Schaltkreislagen mit auf CCLs (111, 113) (Laminate mit Kupferüberzug) gedruckten Schaltkreis­ mustern;
  • - Aufeinanderstapeln der inneren Schaltkreislagen (111, 113) mit ein­ geschobenen Isolationsschichten (112);
  • - Galvanisieren der aufeinandergestapelten, inneren Schaltkreislagen (111, 113);
  • - Bildung von Isolationsschichten (116, 118) auf den galvanisierten, inneren Schaltkreislagen (111, 113), Aufschichtung von äußeren La­ gen (115, 117) und Anfertigung von Schaltkreismustern auf den äu­ ßeren Lagen (115, 117); und
  • - Zuschneiden (110) der aufeinandergestapelten, inneren und äuße­ ren Schaltkreislagen (111, 113, 115, 117),
dadurch gekennzeichnet, daß bei dem Schritt der Anfertigung von Schalt­ kreismustern auf den inneren und/oder äußeren Lagen (111, 113, 115, 117) ein optisch wahrnehmbarer Erkennungsstreifen (310-316) für falsch angeordnete Lagen mit jeweils identischer Länge auf einer Zuschneidelinie (110) von jeder der aufeinandergestapelten inneren und äußeren Lagen (111, 113, 115, 117) gebildet wird, wobei diese Erkennungsstreifen (310-316) bei einem niedrigsten Erkennungsstreifen (311) beginnend nach oben jeweils um einen vorgegebenen, horizontalen Abstand in einer Richtung versetzt sind.
11. Verfahren nach Anspruch 10, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen durch ein Photoätzverfahren hergestellt werden.
12. Verfahren nach Anspruch 10, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen eine identische Länge aufweisen.
13. Verfahren nach Anspruch 10, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen in einer Anzahl von einem oder mehreren an je­ der Lage vorgesehen sind.
14. Verfahren nach Anspruch 13, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen unterschiedliche Längen aufweisen.
15. Verfahren nach Anspruch 13, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen an derselben Kante jeder Schicht (111, 113, 115, 117) angeordnet sind.
16. Verfahren nach Anspruch 13, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen an einer oder mehren Kanten vorgesehen sind.
17. Verfahren nach Anspruch 10, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen eine Länge von 2 cm oder weniger aufweisen.
18. Verfahren nach Anspruch 17, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen eine Länge von 0,1 bis 1,0 cm aufweisen.
19. Verfahren nach Anspruch 10, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen aus Kupferfolie hergestellt sind.
20. Mehrlagige Schaltkreisplatine (100), umfassend: Äußere Schaltkreislagen (115, 117) als oberste sowie unterste Schicht; innere Schaltkreislagen (111, 113) zwischen den äußeren Schaltkreislagen (115, 117); Isolationsschich­ ten (112, 116, 118) zwischen den äußeren und den inneren Schaltkreisla­ gen (111, 113, 115, 117), sowie weiterhin umfassend:
einen Streifen (210-216; 220-226) zum Erkennen von Fehljustierungen, der jeweils auf einer Zuschneidelinie (110) von jeder der äußeren und inne­ ren, mit Schaltkreisen versehenen Lagen (111, 113, 115, 117) vorgesehen ist und jeweils identische Länge aufweist, so daß die Erkennung einer Fehljustierung mit bloßem Auge möglich ist, wobei die Mittelpunkte der Er­ kennungsstreifen (210-216; 220-226) für Fehljustierungen in einer Dic­ kenrichtung ausgerichtet sind; und
einen Streifen (310-316) zum Erkennen von falsch angeordneten Lagen, der jeweils auf einer Zuschneidelinie (110) von jeder der äußeren und in inne­ ren, mit Schaltkreisen versehenen Lagen (111, 113, 115, 117) vorgesehen ist, so daß die Erkennung einer falschen Anordnung mit bloßem Auge mög­ lich ist, wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen bei einem niedrigsten Erkennungsstreifen (311) beginnend nach oben in einer Richtung jeweils um einen vorgegebenen horizontalen Ab­ stand versetzt sind.
21. Mehrlagige Schaltkreisplatine nach Anspruch 20, wobei die auf den äuße­ ren und inneren Schaltkreislagen (111, 113, 115, 117) gebildeten Erken­ nungsstreifen (210-216; 220-226; 310-316)) für Fehljustierungen und für falsch angeordnete Lagen in einer Anzahl von einem oder mehreren pro Lage vorgesehen sind.
22. Mehrlagige Schaltkreisplatine nach Anspruch 21, wobei die Erkennungs­ streifen (210-216; 220-226) für Fehljustierungen jeweils in einer Anzahl von zweien auf jeder der äußeren und inneren Schaltkreislagen (111, 113, 115, 117) gebildet sind, und wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen jeweils in einer Anzahl von einem auf jeder der äußeren und inneren Schaltkreislagen (111, 113, 115, 117) vorgesehen sind.
23. Mehrlagige Schaltkreisplatine nach Anspruch 21, wobei die Erkennungs­ streifen (210-216; 220-226) für Fehljustierungen unterschiedliche Längen aufweisen.
24. Mehrlagige Schaltkreisplatine nach Anspruch 21, wobei die auf den äuße­ ren und inneren Schaltkreislagen (111, 113, 115, 117) gebildeten Erken­ nungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und falsch angeordnete Lagen an identischen Kanten jeder Schicht (111, 113, 115, 117) ausgebildet sind.
25. Mehrlagige Schaltkreisplatine nach Anspruch 21, wobei die auf den äuße­ ren und inneren Schaltkreislagen (111, 113, 115, 117) gebildeten Erken­ nungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und falsch angeordnete Lagen an unterschiedlichen Kanten jeder Schicht (111, 113, 115, 117) angeordnet sind.
26. Mehrlagige Schaltkreisplatine nach Anspruch 20, wobei die auf den äuße­ ren und inneren Schaltkreislagen (111, 113, 115, 117) gebildeten Erken­ nungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und falsch angeordnete Lagen eine Länge von 2 cm oder weniger aufweisen.
27. Mehrlagige Schaltkreisplatine nach Anspruch 26, wobei die auf den äuße­ ren und inneren Schaltkreislagen (111, 113, 115, 117) gebildeten Erken­ nungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und falsch angeordnete Lagen eine Länge von 0,1 bis 1,0 cm aufweisen.
28. Mehrlagige Schaltkreisplatine nach Anspruch 20, wobei die Erkennungs­ streifen (210-216; 220-226) für Fehljustierungen aus Kupferfolie herge­ stellt sind.
29. Verfahren zur Herstellung einer mehrlagigen Schaltkreisplatine (100), um­ fassend die folgenden Schritte:
  • - Anfertigung einer Anzahl von inneren Schaltkreislagen mit auf CCLs (111, 113) (Laminate mit Kupferüberzug) gedruckten Schaltkreis­ mustern;
  • - Aufeinanderstapeln der inneren Schaltkreislagen (111, 113) mit ein­ geschobenen Isolationsschichten (112);
  • - Galvanisieren der aufeinandergestapelten, inneren Schaltkreislagen (111, 113);
  • - Bildung von Isolationsschichten (116, 118) auf den galvanisierten, inneren Schaltkreislagen (111, 113), Aufschichtung von äußeren La­ gen (115, 117), und Anfertigung von Schaltkreismustern auf den äu­ ßeren Lagen (115, 117); und
  • - Zuschneiden (110) der aufeinandergestapelten, inneren und äuße­ ren Schaltkreislagen (111, 113, 115, 117),
    dadurch gekennzeichnet, daß
  • - bei dem Schritt der Anfertigung von Schaltkreismustern auf den inne­ ren und äußeren Lagen (111, 113, 115, 117) ein optisch wahrnehm­ barer Erkennungsstreifen (210-216; 220-226) für Fehljustierungen mit jeweils identischer Länge auf einer Zuschneidelinie (110) von je­ der der inneren und äußeren Schaltkreislagen (111, 113, 115, 117) gebildet wird, wobei die Mittelpunkte dieser Erkennungsstreifen (210-216; 220-226) für Fehljustierungen in einer Dickenrichtung ausge­ richtet sind; und
  • - ein optisch wahrnehmbarer Erkennungsstreifen (310-316) für falsch angeordnete Lagen mit jeweils identischer Länge auf einer Zu­ schneidelinie (110) von jeder der inneren und äußeren Lagen (111, 113, 115, 117) gebildet wird, wobei diese Erkennungsstreifen (310-316) bei einem niedrigsten Erkennungsstreifen (311) beginnend nach oben jeweils um einen vorgegebenen, horizontalen Abstand in einer Richtung versetzt sind.
30. Verfahren nach Anspruch 29, wobei die auf den inneren und äußeren Schaltkreislagen (111, 113, 115, 117) gebildeten Erkennungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und für falsch angeordnete Lagen in einem gemeinsamen Verfahrenschritt durch ein Photoätzverfah­ ren hergestellt werden.
31. Verfahren nach Anspruch 29, wobei die auf den inneren und äußeren Schaltkreislagen (111, 113, 115, 117) gebildeten Erkennungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und für falsch angeordnete Lagen in einer Anzahl von einem oder mehreren auf jeder Lage gebildet werden.
32. Verfahren nach Anspruch 31, wobei die Erkennungsstreifen (210-216; 220-226) für Fehljustierungen in einer Anzahl von zweien an jedem der inne­ ren und äußeren Schaltkreislagen (111, 113, 115, 117) gebildet sind, und wobei die Erkennungsstreifen (310-316) für falsch angeordnete Lagen in einer Anzahl von einem an jeder Lage gebildet sind.
33. Verfahren nach Anspruch 31, wobei die Erkennungsstreifen (210-216; 220-226) für Fehljustierungen unterschiedliche Längen aufweisen.
34. Verfahren nach Anspruch 29, wobei die auf den inneren und äußeren Schaltkreislagen (111, 113, 115, 117) gebildeten Erkennungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und für falsch angeordnete Lagen auf einer Kante jeder Lage gebildet sind.
35. Verfahren nach Anspruch 29, wobei die auf den inneren und äußeren Schaltkreislagen (111, 113, 115, 117) gebildeten Erkennungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und für falsch angeordnete Lagen an verschiedenen Kanten jeder Lage gebildet sind.
36. Verfahren nach Anspruch 29, wobei die auf den inneren und äußeren Schaltkreislagen (111, 113, 115, 117) gebildeten Erkennungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und für falsch angeordnete Lagen eine Länge von 2 cm oder weniger aufweisen.
37. Verfahren nach Anspruch 29, wobei die auf den inneren und äußeren Schaltkreislagen (111, 113, 115, 117) gebildeten Erkennungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und für falsch angeordnete Lagen eine Länge von 0,1 bis 1,0 cm aufweisen.
38. Verfahren nach Anspruch 29, wobei die auf den inneren und äußeren Schaltkreislagen (111, 113, 115, 117) gebildeten Erkennungsstreifen (210-216; 220-226; 310-316) für Fehljustierungen und für falsch angeordnete Lagen aus Kupferfolie hergestellt sind.
DE19742839A 1996-11-30 1997-09-29 Mehrlagige Schaltkreisplatine und Herstellungsverfahren für diese Ceased DE19742839A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR19960060277 1996-11-30
KR1019970020009A KR19980041741A (ko) 1996-11-30 1997-05-22 다층인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE19742839A1 true DE19742839A1 (de) 1998-06-04

Family

ID=26632316

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742839A Ceased DE19742839A1 (de) 1996-11-30 1997-09-29 Mehrlagige Schaltkreisplatine und Herstellungsverfahren für diese

Country Status (3)

Country Link
US (1) US6091026A (de)
JP (1) JPH10163630A (de)
DE (1) DE19742839A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011151453A3 (en) * 2010-06-04 2012-03-08 Plastic Logic Limited Method for dividing a large substrate into smaller ones and method for controllably selectively depositing a sealant material
US8795815B2 (en) 2007-10-02 2014-08-05 Mitsubishi Electric Corporation Laminated structure

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7732732B2 (en) 1996-11-20 2010-06-08 Ibiden Co., Ltd. Laser machining apparatus, and apparatus and method for manufacturing a multilayered printed wiring board
EP1852209B1 (de) * 1996-11-20 2013-08-14 Ibiden Co., Ltd. Laserbearbeitungsvorrichtung zur Herstellung einer bestückten Leiterplatte
US6232559B1 (en) * 1998-01-05 2001-05-15 International Business Machines Corporation Multi-layer printed circuit board registration
JP2003243564A (ja) * 2002-02-08 2003-08-29 Samsung Electro Mech Co Ltd プリント回路基板ストリップのメッキのための設計方法及びこれを用いた半導体チップパッケージの製造方法
KR100483621B1 (ko) * 2002-02-08 2005-04-18 삼성전기주식회사 인쇄회로기판 스트립의 도금을 위한 설계구조 및 이를 이용한 반도체 칩 패키지의 제조방법
US7372886B2 (en) * 2004-06-07 2008-05-13 Avago Technologies Fiber Ip Pte Ltd High thermal conductivity vertical cavity surface emitting laser (VCSEL)
KR100856326B1 (ko) * 2006-07-19 2008-09-03 삼성전기주식회사 레이저 리프트 오프를 이용한 유전체 박막을 갖는 박막 커패시터 내장된 인쇄회로기판 제조방법, 및 이로부터 제조된 박막 커패시터 내장된 인쇄회로기판
CN102387664B (zh) * 2010-09-06 2013-10-09 富葵精密组件(深圳)有限公司 电路板印刷方法
RU2013100939A (ru) * 2011-05-27 2014-07-20 Хуавэй Текнолоджиз Ко., Лтд. Многослойная печатная плата и способ ее изготовления
CN102413633B (zh) * 2011-11-03 2014-04-30 华为技术有限公司 一种检测多层电路板偏位的装置及方法
US9572257B2 (en) * 2014-07-31 2017-02-14 Keysight Technologies, Inc. Multi-layered printed circuit board having core layers including indicia
CN110400152A (zh) * 2018-04-17 2019-11-01 鹏鼎控股(深圳)股份有限公司 用于印刷电路板的品质追溯系统
US11296001B2 (en) * 2018-10-19 2022-04-05 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3272909A (en) * 1964-11-04 1966-09-13 Avco Corp Printed circuit package with indicia
US5093183A (en) * 1990-09-13 1992-03-03 Sundstrand Corporation Printed circuit board with layer and order of assembly identification
JP3306910B2 (ja) * 1992-07-06 2002-07-24 ソニー株式会社 印刷用スキージ先端の平坦度出し方法及び該方法に用いるセッティング治具
JPH0653629A (ja) * 1992-07-31 1994-02-25 Matsushita Electric Works Ltd プリント配線板の検査方法
US5266380A (en) * 1992-09-08 1993-11-30 Motorola, Inc. Method and apparatus for visual verification of proper assembly and alignment of layers in a multi-layer printed circuit board
JP3333561B2 (ja) * 1992-12-14 2002-10-15 大日本印刷株式会社 凹版印刷版
US5429859A (en) * 1994-05-24 1995-07-04 Hughes Aircraft Company LTCC alignment marks for mechanical parts placement

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8795815B2 (en) 2007-10-02 2014-08-05 Mitsubishi Electric Corporation Laminated structure
DE102008018241B4 (de) * 2007-10-02 2017-01-12 Mitsubishi Electric Corp. Geschichtete Struktur
WO2011151453A3 (en) * 2010-06-04 2012-03-08 Plastic Logic Limited Method for dividing a large substrate into smaller ones and method for controllably selectively depositing a sealant material
CN103155722A (zh) * 2010-06-04 2013-06-12 造型逻辑有限公司 用于将大基板分割成更小的基板的方法和用于可控地选择性地沉积密封材料的方法
CN103155722B (zh) * 2010-06-04 2016-11-09 弗莱克因艾伯勒有限公司 用于将大基板分割成更小的基板的方法和用于可控地选择性地沉积密封材料的方法

Also Published As

Publication number Publication date
US6091026A (en) 2000-07-18
JPH10163630A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
DE19742839A1 (de) Mehrlagige Schaltkreisplatine und Herstellungsverfahren für diese
EP0175045B1 (de) Verfahren zur Herstellung von durchkontaktierten flexiblen Leiterplatten für hohe Biegebeanspruchung
DE2261120C3 (de) Laminierte Schaltkarten aus mehreren mit Schaltungsmustern versehenen Isolierplatten
DE3342564C2 (de)
DE3020196C2 (de) Mehrebenen-Leiterplatte und Verfahren zu deren Herstellung
DE2539925A1 (de) Verfahren zur herstellung einer mehrschichtigen gedruckten schaltungsplatte
DE112013006199T5 (de) Leiterplatte
DE3822071A1 (de) Verfahren zur herstellung eines mehrschichtigen hybridschaltungssubstrats
DE102006057542A1 (de) Leiterplatte mit eingebetteten elektronischen Bauteilen und Herstellungsverfahren derselben
DE4134617A1 (de) Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung
EP2588998A1 (de) Verfahren zur herstellung eines datenträgerkörpers für einen tragbaren datenträger und datenträgerkörper
DE19511300A1 (de) Antennenstruktur
DE102006027653A1 (de) Parallelchip-Eingebettete gedruckte Schaltungsplatine und Herstellungsverfahren dafür
DE19940480C2 (de) Leiterbahnträgerschicht zur Einlaminierung in eine Chipkarte, Chipkarte mit einer Leiterbahnträgerschicht und Verfahren zur Herstellung einer Chipkarte
DE19742837A1 (de) Mehrlagige Schaltkreisplatine und Herstellungsverfahren für diese
DE3031103C2 (de) Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten
DE102005027276B3 (de) Verfahren zur Herstellung einer Stapelanordnung
DE3810486C2 (de)
DE3423181A1 (de) Verfahren zur herstellung von vorlaminaten fuer mehrlagenleiterplatten
AT11108U1 (de) Markierung zum markieren bzw. codieren eines gegenstands sowie verfahren zur herstellung einer derartigen markierung und verwendung
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE102016226257A1 (de) Mehrlagige leiterkarte und verfahren zum herstellen einer solchen mehrlagigen leiterkarte
DE60031424T2 (de) Apparat und methode zur herstellung von mehrschichtigen leiterplatten
EP1674602A1 (de) Verfahren und Einrichtung zum Einbringen von Nähten in Textilien, insbesondere in technische Textilien
DE3518919C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection