DE19730215C2 - Schaltungsanordnung mit einer ersten Steuereinheit und einer zweiten Steuereinheit - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Eine derartige Schaltungsanordnung ist aus der JP 08-103 087 A bekannt. Sie umfaßt zwei Halbleiterschalter in Halb­ brückenschaltung, welche jeweils einen Spannungsversorgungs­ anschluß einer Versorgungsspannungsquelle mit einem Schal­ tungsausgang verbinden, und welche durch jeweils eine Steu­ ereinheit gegenphasig, d. h. im Gegentakt, angesteuert wer­ den. Diese Schaltungsanordnung hat den Nachteil, daß die beiden Steuereinheiten insbesondere bei einer hohen Ver­ sorgungsspannung nicht integrationsfähig sind und Steuersi­ gnale mit unterschiedlichen Spannungspegeln benötigen, die nicht mit kostengünstigen Schaltungsmitteln generierbar sind.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungs­ anordnung der im Oberbegriff des Patentanspruches 1 angege­ benen Gattung so weiterzubilden, daß sie auch mit einer hohen Versorgungsspannung an den Spannungsversorgungsan­ schlüssen betreibbar ist und ihre Steuereinheiten integrier­ bar und mit geringem Schaltungsaufwand steuerbar sind.

Diese Aufgabe ist durch die im Patentanspruch 1 angegebenen Merkmale gelöst. Vorteilhafte Weiterbildungen und Ausgestal­ tungen sind Gegenstand der Unteransprüche.

Erfindungsgemäß wird die erste Steuereinheit aus einer Betriebsspan­ nungsquelle und die zweite Steuereinheit aus einem wiederaufladbaren Energiespeicher - vorzugsweise aus einem Kondensator - mit Spannung versorgt. Die Betriebsspannungsquelle ist hierzu an die erste Steuereinheit und der Energiespeicher an die zweite Steuereinheit angeschlossen. Des weiteren ist die Betriebsspannungsquelle mit einem Anschluß an den ersten Versorgungsanschluß und der Energiespeicher mit einem Anschluß an den Schaltungsausgang der Schaltungsanordnung angeschlossen. Der Schaltungsausgang hat für die zweite Steuereinheit somit die Wirkung eines Bezugspotentialanschlusses, an dem ein schwimmendes Bezugspotential ansteht. Um den Energiespeicher aufzuladen und Steuerinformationen von der ersten Steuereinheit zur zweiten Steuereinheit zu übertragen, wird von der ersten Steuereinheit ein Strom bereitgestellt, der der zweiten Steuer­ einheit über eine die Steuereinheiten miteinander verbindende Schaltein­ heit, vorzugsweise über eine Diode, zugeführt wird. Das Schaltelement läßt sich hierzu durch die erste Steuereinheit, vorzugsweise während der Zeit, in der der erste Halbleiterschalter geschlossen und der zweite Halbleiterschal­ ter offen ist, entsprechend ein- und ausschalten und ist bei offenem ersten Halbleiterschalter und geschlossenem zweiten Halbleiterschalter offen, um die Steuereinheiten voneinander galvanisch zu entkoppeln.

Vorteilhafterweise wird der durch das Schaltelement fließende Strom aus zwei von der ersten Steuereinheit nacheinander bereitgestellten Teil­ strömen - einem Ladestrom zum Aufladen des Energiespeichers und einem Signalstrom zur Übertragung der Steuerinformationen - zusammengesetzt und in der zweiten Steuereinheit anhand seines durch die erste Steuerein­ heit festgelegten Signalverlaufs, beispielsweise anhand seiner Amplitude oder der fest vorgegebenen Reihenfolge seiner Signalflanken, ausgewertet, um ihn entweder als Ladestrom oder als Signalstrom zu identifizieren.

Die erfindungsgemäße Schaltungsanordnung vereinigt folgende Vorteile in sich:

• - Sie ist einfach und kostengünstig herstellbar und läßt sich in einer Vielzahl von Anwendungen, beispielsweise in elektronischen Vor­ schaltgeräten für Halogenlampen oder Leuchtstoffröhren, in Gleich­ strom-Gleichstrom-Wandlern oder in Motorsteueranordnungen, als Treiber für Halbleiterschalter in Halbbrückenschaltung einsetzen.
• - Als Halbleiterschalter sind Transistoren, insbesondere Leistungstran­ sistoren, vorzugsweise Feldeffekt- oder IGB-(Insulated Gate Bipolar)- Transistoren, einsetzbar.
• - Bei einer hohen Versorgungsspannung zwischen den Versorgungs­ spannungsanschlüssen müssen lediglich die Halbleiterschalter und das Schaltelement eine hohe Spannungsfestigkeit aufweisen.
• - Die Steuereinheiten lassen sich in Standardtechnologien auf jeweils einen oder auf einen gemeinsamen Halbleiterchip integrieren. Im Falle der Integration auf getrennte Halbleiterchips lassen sich diese beispielsweise mit einem Isolierkleber auf einen gemeinsamen Träger fixieren und in ein gemeinsames Gehäuse vergießen.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die Figuren näher beschrieben. Es zeigen:

Fig. 1: ein Prinzipschaltbild der erfindungsgemäßen Schaltungsan­ ordnung,

Fig. 2: ein Detailschaltbild der Schaltungsanordnung aus Fig. 1,

Fig. 3: Zeitdiagramme für verschiedene Signale der Schaltungsan­ ordnung aus Fig. 2.

Gemäß Fig. 1 sind die Steuereinheiten S1, S2 auf jeweils einen Halbleiter­ chip integriert und weisen mit den Anschlußpins P10, P13 bzw. P20, P23 jeweils zwei Steueranschlüsse und mit den Anschlußpins P11, P12 bzw. P21, P22 jeweils zwei Versorgungsanschlüsse zur Spannungsversorgung auf. Die erste Steuereinheit S1 fungiert als Mastereinheit und die zweite Steuerein­ heit S2 als durch die Mastereinheit gesteuerte Slaveeinheit. An die Anschlußpins P11 und P12 der ersten Steuereinheit S1 ist die Betriebsspan­ nungsquelle UB angeschlossen - deren Betriebsspannung UO beträgt beispielsweise 10 V - und an die Anschlußpins P21 und P22 der zweiten Steuereinheit S2 ist der als Kondensator ausgebildete Energiespeicher C angeschlossen. Der Anschlußpin P12 ist ferner mit dem ersten Spannungs­ versorgungsanschluß M, beispielsweise mit einem Masseanschluß, und der Anschlußpin P22 mit dem Schaltungsausgang A verbunden.

Die Halbleiterschalter T1, T2 sind im vorliegenden Beispiel als n-Kanal MOS- Leistungstransistoren ausgebildet, sie können jedoch auch als Bipolartran­ sistoren ausgebildet sein. Der erste Transistor T1 ist dabei mit seinem Gate- Anschluß an den Anschlußpin P10 der ersten Steuereinheit S1, mit seinem Drain-Anschluß an den Schaltungsausgang A und mit seinem Source-An­ schluß an den ersten Spannungsversorgungsanschluß M angeschlossen und der zweite Transistor T2 mit seinem Gate-Anschluß an den Anschlußpin P20 der zweiten Steuereinheit S2, mit seinem Drain-Anschluß an den zweiten Spannungsversorgungsanschluß V+ und mit seinem Source-Anschluß an den Schaltungsausgang A angeschlossen. Zwischen die Spannungsversor­ gungsanschlüsse V+, M wird die Versorgungsspannung U+ angelegt, welche beispielsweise 400 V beträgt. Zwischen dem Schaltungsausgang A und dem ersten Spannungsversorgungsanschluß M liegt dann die Ausgangsspannung UA an, die einer in der Figur nicht gezeigten und an den Schaltungsanschluß A anzuschließenden Last zugeführt wird.

Die Halbleiterschalter T1, T2 werden durch die Steuereinheiten S1, S2 derart gesteuert, daß sie nicht beide gleichzeitig geschlossen sind, d. h. sie werden entweder im Gegentakt wiederholt geöffnet und geschlossen oder zur Deaktivierung der Schaltungsanordnung beide geöffnet. Die Steuerein­ heiten S1, S2 müssen daher zueinander synchronisiert werden. Diese Synchronisierung erfolgt über das als Diode HVD ausgeführte Schaltelement, das anodenseitig mit dem Anschlußpin P13 und kathodenseitig mit dem Anschlußpin P23 verbunden ist. Aufgrund der hohen Versorgungsspannung U+ ist die Diode HVD als Hochvolt-Diode ausgebildet, d. h. als Diode mit hoher Spannungsfestigkeit in Sperrichtung.

Bei geschlossenem ersten Halbleiterschalter T1 und offenem zweiten Halb­ leiterschalter T2 nimmt die Ausgangsspannung UA ihren minimalen Wert an, der nahezu 0 V beträgt. Bei offenem ersten Halbleiterschalter T1 und geschlossenem zweiten Halbleiterschalter T2 nimmt sie hingegen ihren maximalen Wert an, der etwa gleich der Versorgungsspannung U+ ist. In diesem Fall sind die Potentiale an sämtlichen Anschlußpins P20 . . . P23 der zweiten Steuereinheit S2 wesentlich höher als die Potentiale an den Anschlußpins P10 . . . P13 der ersten Steuereinheit S1, so daß die Diode HVD in Sperrichtung vorgespannt ist. Die Steuereinheiten S1, S2 sind dann vonein­ ander galvanisch entkoppelt. Bei minimaler Ausgangsspannung UA läßt sich die Diode HVD durch die von der ersten Steuereinheit S1 am Anschlußpin P13 bereitgestellte Steuerspannung U13 in Durchlaßrichtung vorspannen, um den Strom ILS von der ersten Steuereinheit S1 der zweiten Steuereinheit S2 zuzuführen. Mit dem Strom ILS werden dabei der Kondensator C aufge­ laden und Steuerinformationen über die Schaltzeitpunkte des zweiten Halbleiterschalters T2 von der ersten zur zweiten Steuereinheit übertragen. Er wird aus zwei bei minimaler Ausgangsspannung UA von der ersten Steuereinheit S1 am Anschlußpin P13 abwechselnd bereitgestellten Teilströmen - dem zum Aufladen des Kondensators C erforderlichen Lade­ strom IL und dem die Steuerinformationen enthaltenden Signalstrom IS - zusammengesetzt, die in der zweiten Steuereinheit S2 nach einem vorge­ gebenen Kriterium, beispielsweise anhand ihrer Amplitude oder der fest vorgegebenen zeitlichen Reihenfolge ihrer Signalflanken, eindeutig identi­ fizierbar sind.

Beim Ausführungsbeispiel gemäß Fig. 2 werden der Ladestrom IL und der Signalstrom IS anhand ihrer Amplitude identifiziert. Bei diesem Ausfüh­ rungsbeispiel weist die erste Steuereinheit S1 eine aus der Betriebs­ spannungsquelle UB gespeiste Auswerte/Treibereinheit AT1 auf, die den ersten Transistor T1 über einen mit dem Anschlußpin P10 verbundenen Treiberausgang AT10 ansteuert und die über einen weiteren Anschlußpin P14 oder über einen Datenbus Systeminformationen zur Steuerung der Transistoren T1, T2 erhält. Die erste Steuereinheit S1 weist ferner einen durch die Auswerte/Treibereinheit AT1 angesteuerten Schalter SW auf, über den der Anschlußpin P13 mit dem Anschlußpin P11 verbunden ist. Der Anschlußpin P13 ist zudem mit einem zur Abgabe des Signalstromes IS vorgesehenen Stromausgang AT11 der Auswerte/Treibereinheit AT1 ver­ bunden.

Die zweite Steuereinheit S2 weist eine Entkopplungsdiode D, einen Ableit­ widerstand RA, zwei Komparatoren K1, K2 sowie eine Auswerte/Treiber­ einheit AT2 auf, wobei der Anschlußpin P23 über die Entkopplungsdiode D mit dem Anschlußpin P21 sowie über den Ableitwiderstand RA mit dem Anschlußpin P22 verbunden ist und den Komparatoren K1, K2 und der Aus­ werte/Treibereinheit AT2 zur Spannungsversorgung die im Kondensator C gespeicherte Spannung UC zugeführt wird. Die Auswerte/Treibereinheit AT2 wird über den Anschlußpin P23 und durch die Komparatoren K1, K2 ange­ steuert und steuert ihrerseits über den Anschlußpin P20 den zweiten Transistor T2 an.

Die erste Steuereinheit S1 liefert am Anschlußpin P13 die Steuerspannung U13, die gemäß Fig. 3 während der Zeit, in der der erste Halbleiterschalter T1 geschlossen und der zweite Halbleiterschalter offen ist und die Ausgangsspannung UA infolgedessen nahezu Null ist, einen ersten Spannungspuls UP1 der Breite tL, einen zweiten Spannungspuls UP2 der Breite tE und einen dritten Spannungspuls UP3 der Breite tV aufweist. Die Pulsbreite tL stellt dabei die Ladezeit zum Aufladen des Kondensators C dar während die Pulsbreite tV die Verzögerungszeit ab einem definierten Triggerereignis, beispielsweise der fallenden Signalflanke des Spannungs­ pulses UP3, bis zum Einschaltzeitpunkt t10 des zweiten Halbleiterschalters T2 und die Pulsbreite tE die Einschaltzeitdauer t10-t11 des zweiten Halbleiter­ schalters T2 vorgibt.

Zur Erzeugung des ersten Spannungspulses UP1 wird der Schalter SW bei leitendem ersten Transistor T1 und sperrendem zweiten Transistor T2 für die Zeitdauer tL geschlossen und somit die Betriebsspannung UO an den Anschlußpin P13 angelegt. Die Amplitude des Spannungspulses UP1 ist so groß, daß die Dioden HVD und D hierdurch in Durchlaßrichtung vorgespannt werden und somit ein Stromkreis von der Betriebsspannungsquelle UB über den Schalter SW, die Dioden HVD und D, den Kondensator C und den ersten Transistor T1 zurück zur Betriebsspannungsquelle UB geschlossen wird. Durch diesen Stromkreis fließt der den Kondensator C aufladende Lade­ strom IL. Nach dem Öffnen des Schalters SW wird - wiederum bei leitendem ersten Transistor T1 und sperrendem zweiten Transistor T2 - dem Anschluß­ pin P13 über den Stromausgang AT11 der Auswerte/Treibereinheit AT1 zunächst der zweite Spannungspuls UP2 und daraufhin der dritte Spannungspuls UP3 zugeführt. Die Amplituden dieser Spannungspulse UP2, UP3 sind - beispielsweise um den Faktor 2 - kleiner als die Amplitude des ersten Spannungspulses UP1. Sie reichen zwar aus, um die Diode HVD in Durchlaßrichtung vorzuspannen, sind jedoch aufgrund des bereits aufge­ ladenen Kondensators C zu klein, um auch die Entkopplungsdiode D in Durchlaßrichtung vorzuspannen. Infolgedessen fließt der durch die Spannungspulse UP2, UP3 bewirkte Signalstrom IS von der Auswerte/Treibereinheit AT1 über die Diode HVD, den Ableitwiderstand RA und den ersten Transistor T1 zum ersten Spannungsversorgungsanschluß M ab. Die am Ableitwiderstand RA abfallende Spannung US wird im ersten Komparator K1 mit einer in der zweiten Steuereinheit S2 erzeugten ersten Referenzspannung UR1 verglichen. Anhand des Ergebnisses dieses Vergleichs erkennt die Auswerte/Treibereinheit AT2, ob am Anschlußpin P23 der Lade­ strom IL oder der Signalstrom IS ansteht. Die Spannungspulse UP2, UP3 werden somit eindeutig dem Signalstrom IL zugeordnet und deren Puls­ breiten tE und tV zur Bestimmung der Schaltzeitpunkte t10, t11 des zweiten Transistors T2 ausgewertet.

Der zweite Transistor T2 ist über einen Widerstand R mit dem Schaltungs­ ausgang A verbunden. Die an diesem Widerstand R abfallende Spannung UM ist ein Maß des durch den zweiten Transistor T2 fließenden Stromes und wird über den Anschlußpin P24 dem zweiten Komparator K2 zugeführt. Um den zweiten Transistor T2 vor zu hohen Strömen zu schützen, wird dieser, sobald die Spannung UM eine in der zweiten Steuereinheit S2 erzeugte zweite Referenzspannung UR2 überschreitet, durch die Auswerte/Treiber­ einheit AT2 ausgeschaltet.

Im vorliegenden Ausführungsbeispiel wird der Signalstrom IS zur Über­ tragung der Steuerinformationen pulsweitenmoduliert. Denkbar ist jedoch auch eine digitale Übertragung der Steuerinformationen. Außerdem ist es denkbar am Anschlußpin P13 Spannungspulse gleicher Amplitude bereitzu­ stellen. Diese lassen sich dann beispielsweise über die fest vorgegebene Reihenfolge ihrer Signalflanken dem Ladestrom IL oder dem Signalstrom IS eindeutig zuordnen. Des weiteren sind Schaltungsanordnungen denkbar, bei denen der Signalstrom IS in der zweiten Steuereinheit S2 dem Konden­ sator C zugeführt wird, so daß der Signalstrom IS gleichzeitig als Ladestrom IL fungiert.

Claims (4)

1. Schaltungsanordnung mit einer ersten Steuereinheit (S1) zur Ansteuerung eines einen Schaltungsausgang (A) mit einem ersten Spannungsversorgungsanschluß (M) ver­ bindenden ersten Halbleiterschalters (T1) und mit ei­ ner zweiten Steuereinheit (S2) zur Ansteuerung eines den Schaltungsausgang (A) mit einem zweiten Spannungs­ versorgungsanschluß (V+) verbindenden zweiten Halblei­ terschalters (T2), wobei die erste Steuereinheit (S1) an einer Betriebsspannungsquelle (UB) liegt, deren einer Anschluß mit dem ersten Spannungsversorgungsan­ schluß (M) verbunden ist und die zweite Steuereinheit (S2) an einem Energiespeicher (C) als Spannungsversor­ gung liegt, dessen einer Anschluß mit dem Schaltungs­ ausgang (A) der Schaltungsanordnung verbunden ist und der über seinen anderen Anschluß aus der Betriebsspan­ nungsquelle (UB) wieder aufladbar ist, dadurch gekenn­ zeichnet, daß die Steuereinheiten (S1, S2) über eine durch die erste Steuereinheit (S1) schaltbare Schalt­ einheit (HVD) miteinander verbunden sind, über welche der Strom (ILS) zum Wiederaufladen des Energiespei­ chers (C) und zur Übertragung von Steuerinformationen von der ersten Steuereinheit (S1) der zweiten Steuerein­ heit (S2) zuführbar ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß der Strom (ILS) einen durch die erste Steuereinheit (S1) festgelegten Signalverlauf auf­ weist, und daß er anhand seines Signalverlaufs von der zweiten Steuereinheit (S2) entweder als Ladestrom (IL) zum Aufladen des Energiespeichers (C) oder als Signal­ strom (IS) zur Übertragung der Steuerinformationen identifizierbar ist.

3. Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schalteinheit (HVD) bei geschlossenem ersten Halbleiterschalter (T1) und offe­ nem zweiten Halbleiterschalter (T2) durchlässig ist, hingegen bei offenem ersten Halbleiterschalter (T1) und geschlossenem zweiten Halbleiterschalter (T2) die Schalteinheit (HVD) gesperrt ist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß zwischen den Spannungsver­ sorgungsanschlüssen (V+, M) eine hohe Versorgungsspan­ nung (U+) anliegt und daß die Schalteinheit (HVD) und die Halbleiterschalter (T1, T2) eine hohe Spannungs­ festigkeit aufweisen.