DE19718410C2 - Distribute real-time image data streams - Google Patents

Distribute real-time image data streams

Info

Publication number
DE19718410C2
DE19718410C2 DE1997118410 DE19718410A DE19718410C2 DE 19718410 C2 DE19718410 C2 DE 19718410C2 DE 1997118410 DE1997118410 DE 1997118410 DE 19718410 A DE19718410 A DE 19718410A DE 19718410 C2 DE19718410 C2 DE 19718410C2
Authority
DE
Germany
Prior art keywords
image data
data streams
processor systems
image
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1997118410
Other languages
German (de)
Other versions
DE19718410A1 (en
Inventor
Siegfried Foesel
Thomas Wagner
Thomas Wenzel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to DE1997118410 priority Critical patent/DE19718410C2/en
Priority to DE29724310U priority patent/DE29724310U1/en
Publication of DE19718410A1 publication Critical patent/DE19718410A1/en
Application granted granted Critical
Publication of DE19718410C2 publication Critical patent/DE19718410C2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining

Description

Bei der Qualitätskontrolle mit einer Bildverarbeitung ergibt sich oft das Problem, daß zur Bewältigung der notwendigen Rechenleistung mehrere Prozessoren benötigt werden, da der eingehende Datenstrom einen einzelnen Prozessor überlastet. Gleichzeitig besteht eine Anlage oft aus mehreren nebeneinander angeordneten Signal- oder Objekt-Aufnehmern, wie Kameras, Mikrophone, Spannungsabtaster, um die notwendige Auflösung und Abtastbreite zu realisieren. Die Verarbeitungsleistung eines Prozessors ist dabei in der Regel nicht auf die zu liefernde Datenmenge einer einzelnen Kamera abgestimmt.The result of quality control with image processing results often the problem that to cope with the necessary Computing power multiple processors are required because of the incoming data stream overloaded a single processor. At the same time, a system often consists of several side by side arranged signal or object sensors, such as cameras, Microphones, voltage scanners to the necessary resolution and Realize scanning width. The processing power of a Processor is usually not on the one to be delivered Data volume of a single camera matched.

Bisher wird - im Stand der Technik - in der Bildverarbeitung ein Aufbau gem. Fig. 2a und 2b für Qualitätskontrollsysteme verwendet. Eine oder mehrere Sensorquellen (hier Kameras) versorgen einen Prozessor(knoten) mit Daten. Bei sehr langsamen Datenströmen können auch die Daten mehrerer Sensorquellen (Aufnehmer) vollständig von einem Prozessor verarbeitet werden. Die Rechenleistung des Prozessors wird dabei so ausgelegt, daß er die Daten aller angeschlossenen Sensorquellen verarbeiten kann. Die verrechenbare Datenmenge des Prozessors muß größer oder gleich der von den Sensoren gelieferten Datenmenge sein. Da aber heutige Kameras ähnliche oder größere Datenmengen liefern können, als der Prozessor verarbeiten kann, behilft man sich damit, daß nach der Kamera eine hardwaremäßig realisierte Vorverarbeitung eingefügt wird, die die Datenmenge durch geeigneten Datenverlust auf die Rechenleistung des Prozessors reduziert. Der erlaubte Datenverlust in der Vorverarbeitung ist aber immer von der verwendeten Auswertung abhängig, so daß bei einer Änderung der Auswerteverfahren auch eine neue Hardware-Vorverarbeitung realisiert werden muß. Eine Software-Parametrierung und eine schnelle Änderung des Verarbeitungs-Algorithmus ist durch die angepasste erforderliche Hardware-Vorverarbeitung unmöglich.So far - in the prior art - in image processing a structure according to 2a and 2b are used. For quality control systems. One or more sensor sources (here cameras) supply a processor (node) with data. In the case of very slow data streams, the data from several sensor sources (sensors) can also be completely processed by one processor. The computing power of the processor is designed so that it can process the data from all connected sensor sources. The billable amount of data of the processor must be greater than or equal to the amount of data supplied by the sensors. However, since today's cameras can deliver similar or larger amounts of data than the processor can process, it helps to insert a hardware-implemented preprocessing that reduces the amount of data to the computing power of the processor through suitable data loss. The permitted data loss in preprocessing is always dependent on the evaluation used, so that if the evaluation method changes, new hardware preprocessing must also be implemented. A software parameterization and a quick change of the processing algorithm is impossible due to the adapted required hardware preprocessing.

Aus Photonics Spectra, 3/97, Seite 41, ist ein mit Bilddaten arbeitendes Multiprozessorsystem "Matrox Genesis" bekannt. Es ist in seiner Hardware skalierbar, aber auf einem Bus zusammengeschaltet.From Photonics Spectra, 3/97, page 41, is one with image data working multiprocessor system "Matrox Genesis" known. It is  scalable in its hardware, but on a bus connected together.

Es geht der Erfindung mit ihrer Aufgabenstellung darum, ein Verarbeitungssystem speziell für Bilder vorzuschlagen, das es erlaubt, ein Prozessorsystem in einer Verarbeitungsaufgabe hinsichtlich der verfügbaren Rechenleistung optimal einzusetzen.It is the task of the invention with a Processing system specifically to propose images that it allowed a processor system in a processing task optimally used with regard to the available computing power.

Es wird dazu vorgeschlagen, die Datenströme aller Aufnehmer zusammenzuführen und - angepaßt an die Rechenleistung eines jeweiligen von mehreren Prozessoren - diesem Prozessor eine bestimmte Teildatenmenge zur Verarbeitung zuzuführen (Anspruch 1 oder 11).It is suggested that the data streams of all transducers merge and - adapted to the computing power of a each of several processors - this processor one to supply a certain amount of partial data for processing (claim 1 or 11).

Die Idee besteht darin, die Daten aller Sensoren (Aufnehmer oder Quellen) in einem Bildverteiler zu einem virtuellen Gesamtdatenstrom zu vereinigen und diesen gesammelten Datenstrom anschließend flexibel auf die angeschlossenen Prozessorknoten verteilend zu extrahieren. Dadurch erhält jeder Prozessorknoten genau die Datenmenge, die er noch verarbeiten kann.The idea is to record the data of all sensors (sensors or Sources) in a picture distributor to a virtual one Unite total data stream and this collected data stream then flexibly on the connected processor nodes distributing extract. This gives each processor node exactly the amount of data he can still process.

Damit wird erfindungsgemäß eine optimale Ausnutzung der einzelnen Prozessoren möglich, eine Rechnerleistung muss nicht mehr zu einem Aufnehmer mehr oder weniger genau passen und vice versa; die Rechnerleistung wird von der Auflösung des Aufnehmers (Sensors), der die gelieferte (und zu verarbeitende) Datenleistung vorgibt, entkoppelt. Unnötige Redundanz durch zusätzliche Prozessorknoten und nur unzureichende Auslastung eines Prozessorknotens kann vermieden werden. Die Hardware wird "skalierbar" und kann sich aus Standard-Komponenten, wie Workstations oder Standard-PCs, zusammensetzen. Bei einer Erweiterung der Anlage aufgrund eines anderen Algorithmus und benötigter höherer Rechenleistung oder mehr oder datenlieferfreudigerer Sensoren kann ein zusätzlicher Prozessorknoten hinzugefügt und die Verteilung der Datenströme umkonfiguriert werden, ohne die gesamte Anlage neu dimensionieren zu müssen. According to the invention, this makes optimal use of the individual Processors possible, computing power no longer has to more or less exactly fit a transducer and vice versa; the computing power depends on the resolution of the transducer (Sensors), which the delivered (and to be processed) Specifies data performance, decouples. Unnecessary redundancy additional processor nodes and insufficient utilization a processor node can be avoided. The hardware will "scalable" and can consist of standard components such as Workstations or standard PCs. At a Expansion of the system based on a different algorithm and required higher computing power or more or sensors that are more willing to deliver data can use an additional one Processor nodes added and the distribution of data streams can be reconfigured without having to re-dimension the entire system to have to.  

Eine Minimierung der Prozessorknoten und eine sehr gute Ausnutzung der Rechnerkapazitäten wird dadurch erreicht. Bei einem Umstieg auf einen anderen Verarbeitungsalgorithmus muß nur die Verteilungsfunktion in dem Bildverteiler verändert werden. Dies erlaubt zum einen einen optimalen Ausnutzungsgrad bei mehreren Signalquellen und schafft zudem erst die Möglichkeit bei einer einzelnen Sensorquelle die Daten auf mehrere Prozessorknoten zu verteilen und den Prozessorsystemen zur Verfügung zu stellen, ohne eine Daten unterdrückende Vorverarbeitung durchführen zu müssen.A minimization of the processor nodes and a very good one This enables utilization of the computer capacities. at a switch to another processing algorithm only has to the distribution function in the image distributor can be changed. On the one hand, this allows an optimal degree of utilization multiple signal sources and also creates the opportunity a single sensor source the data on several Distribute processor nodes and the processor systems To make available without a data suppressive To have to do preprocessing.

Die Anzahl m der Ausgänge (Ausgangskanäle), sowie die Datenmenge pro Ausgangskanal im Bildverteiler sind bevorzugt programmierbar. Sollte bei einem bestehenden System eine neue Verteilfunktion oder solche Schema eingesetzt werden und die Rechenleistung für diesen Algorithmus in einem Knoten nicht mehr ausreichen, so wird ein zusätzlicher Prozessorknoten eingebunden, die Anzahl der Ausgänge erhöht und die Datenmenge pro Ausgangskanal reduziert.The number m of outputs (output channels) and the amount of data each output channel in the image distributor is preferably programmable. Should a new distribution function for an existing system or such a scheme can be used and the computing power for this algorithm in a node is no longer sufficient an additional processor node included, the number of Outputs increased and the amount of data per output channel reduced.

Die Erfindung(en) werden nachfolgend anhand mehrerer Ausführungsbeispiele erläutert und ergänzt.The invention (s) are described below with reference to several Exemplary embodiments explained and supplemented.

Fig. 1 ist ein verallgemeinertes Blockschaltbild eines Beispiels der Erfindung. Figure 1 is a generalized block diagram of an example of the invention.

Fig. 2a, Fig. 2b sind verallgemeinerte Blockschaltbilder nach dem Stand der Technik. Fig. 2a, Fig. 2b are generalized block diagrams according to the prior art.

Fig. 3 ist ein spezielles erstes Blockschaltbild eines bildverarbeitenden Beispiels der Erfindung mit Zeilenkameras. Fig. 3 is a specific first block diagram of an image processing example of the invention with line scan cameras.

Fig. 4 ist ein inneres Blockschaltbild eines Beispiels einer Bildverteilerschaltung. Fig. 4 is an internal block diagram of an example of an image distribution circuit.

Fig. 5 ist ein zweites spezielles Blockschaltbild eines bildverarbeitenden Beispiels der Erfindung mit Flächenkameras. Figure 5 is a second specific block diagram of an image processing example of the invention with area scan cameras.

Am Beispiel der Oberflächenanalyse soll das Verfahren erläutert und ergänzt werden. Die Problemstellung sei, eine Endloskontrolle eines - nicht gezeigten - Bahnmaterials mit hoher Auflösung durchzuführen. Veranschaulicht ist das in Fig. 3, die eine spezielle Gestaltung des auf Bilder ausgerichteten Abtastsystems mit Vereinigungsstufe 20a und Extraktionsstufe 20b gem. Fig. 1 ist.The method will be explained and supplemented using the example of surface analysis. The problem was to carry out an endless inspection of a web material - not shown - with high resolution. This is illustrated in FIG. 3, which shows a special design of the scanning system aligned with images with union stage 20 a and extraction stage 20 b. Fig. 1 is.

Gegeben sei ein Bahnmaterial, das eine Breite von 1200 mm besitzt und auf Fehler der Größe von 40 µm hin untersucht werden soll. Die max. Vorschubgeschwindigkeit Vmax sei 600 mm/s. Die Abtastung soll mit drei Zeilenkameras 10, 11, 12 erfolgen.Consider a web material that is 1200 mm wide and should be examined for defects of 40 µm in size. The max. Feed speed V max is 600 mm / s. The scanning should take place with three line cameras 10 , 11 , 12 .

Geht man davon aus, daß der minimale Fehler in jeder Richtung mindestens in zwei Pixeln der Kamera enthalten sein sollte, wäre die notwendige Auflösung des Kamerasystems 20 µm. Zur Abtastung der Bahnbreite benötigt man somit 6000 Pixel bei einer Zeilenfrequenz von 30 kHz (= 600 mm/sec dividiert durch 20 µm). Die Gesamtdatenrate beträgt somit 180 Mpixel/sec. Als Kamerasystem bietet sich die Verwendung von drei Zeilenkameras mit 2048 Pixeln bei jeweils zwei Ausgängen und 30 Mpixel pro Ausgangskanal an. Als Eingänge in den Bildverteiler wären daher sechs Kanäle je 30 Mpixel/s vorhanden, um die obige Anforderung zu erfüllen.Assuming that the minimum error in each direction should be contained in at least two pixels of the camera the necessary resolution of the camera system 20 µm. For sampling of the web width you need 6000 pixels for one  Line frequency of 30 kHz (= 600 mm / sec divided by 20 µm). The The total data rate is 180 Mpixel / sec. As a camera system offers the use of three line cameras with 2048 pixels with two outputs and 30 Mpixels per output channel. Six channels of 30 Mpixel / s would therefore be the inputs to the image distributor to meet the above requirement.

Um eine möglichst hohe Datenbandbreite zu erreichen, besitzen heutige CCD-Sensoren unter Umständen mehr als einen Ausgangskanal (typ. 1 bis 16 Kanäle), da die Datenrate pro Kanal bei max. 40 Mpixel/s liegt. Über jeden Ausgangskanal wird dann ein bestimmter Teil des Bildes nach außen übertragen.To achieve the highest possible data bandwidth, own CCD sensors today may have more than one output channel (typically 1 to 16 channels), since the data rate per channel at max. 40 Mpixel / s lies. Then over each output channel certain part of the picture transmitted to the outside.

Als Verarbeitungseinheit (Prozessorknoten) sind im Beispiel Multipentium-Boards 40, 41, . . . 48 gewählt, bei denen jeder Prozessor aufgrund des Verarbeitungsalgorithmus eine Datenrate von 20 Mpixel/s an deinem Eingang e40, e41, . . . e48 verarbeiten kann. Zur Verarbeitung werden 9 Prozessoren 40 bis 48 eingesetzt, die mit Teilen der virtuellen Zeile gespeist werden. Jeder Prozessor erhält eine Teilzeile von 6000/9 Pixel, also ca. 667 Pixel, die er verarbeiten kann. Die Ergebnisse werden über eine Netzverbindung zwischen den Prozessoren ausgetauscht oder an einen Master-Prozessor zur Steuerung weitergeleitet.Multipentium boards 40 , 41 ,... Are used as processing units (processor nodes) in the example. , , 48 selected, in which each processor based on the processing algorithm a data rate of 20 Mpixel / s at your input e 40 , e 41 ,. , , e 48 can process. For processing, 9 processors 40 to 48 are used, which are fed with parts of the virtual line. Each processor receives a partial line of 6000/9 pixels, i.e. approx. 667 pixels, which it can process. The results are exchanged between the processors via a network connection or forwarded to a master processor for control.

Der Bildverteiler 20 besitzt gem. Fig. 4 zwei Kreuzschienenverteiler (Crosspoint-Switch) 20a und 20b am Eingang bzw. am Ausgang. Am Eingang werden die Datenpfade durch den Crosspoint-Switch 20a auf eine interne Speicherstruktur des Bildverteilers gemappt oder vereinigt (konglomeriert). Zwei Speicherbänke sind als Speicher 21 dargestellt. Als Speicher 21 steht ein Zweitorspeicher (Dual-Port-RAM) zur Verfügung, der von zwei Seiten gleichzeitig gelesen oder beschrieben werden kann.The image distributor 20 has gem. Fig. 4 two crossbar switch (crosspoint switch) 20 a and 20 b at the input and at the output. At the entrance of the data paths through the crosspoint switch 20 a on an internal storage structure of the image distributor to be mapped or pooled (conglomerates). Two memory banks are shown as memory 21 . A two-port memory (dual-port RAM), which can be read or written from two sides simultaneously, is available as the memory 21 .

Ein linker Adressen-Sequencer 22a steuert dabei pixelweise den Crosspoint-Switch 20a und gibt die Adresse zum Speichern an das Dual-Port-RAM 21 aus. Am Ausgang befindet sich ebenfalls ein Crosspoint-Switch 20b, der die vom Dual-Port-RAM 21 gelesenen Daten pixelweise von der internen Speicherstruktur auf die Ausgangskanäle mappt oder verteilt (extrahiert). Dazu ist ein zweiter Adressen-Sequencer 22b vorhanden, der unabhängig vom ersten das Lesen und Mappen der Ausgangsdaten organisiert. Zur Synchronisation der Eingangs- und Ausgangsdaten wird eine Ablaufsteuerung 23 verwendet.A left address sequencer 22 a controls the crosspoint switch 20 a pixel by pixel and outputs the address for storage to the dual-port RAM 21 . At the output there is also a crosspoint switch 20 is b, the data read from the dual port RAM 21 pixel by pixel maps or from the internal memory structure to the output channels distributed (extracted). For this purpose, a second address sequencer 22 b is provided, which organizes reading and mapping of the output data independently of the first. A sequence controller 23 is used to synchronize the input and output data.

Ein sich durch das gesteuerte Vereinigen bildende virtuelle Bild im internen Speicher kann sowohl eine Zeile als auch eine Fläche des beobachteten Objekts sein. In einem Fall werden Teilzeilen ausgeschnitten und den Prozessoren 40 bis 48 zur Verfügung gestellt, im anderen Fall können bestimmte Teilflächen zur Verarbeitung an die Prozessoren 40 bis 48 weitergeleitet werden. Dies ist bevorzugt für Aufgaben in der Texturanalyse von Oberflächen anzuwenden.A virtual image formed by the controlled merging in the internal memory can be both a line and an area of the observed object. In one case, partial lines are cut out and made available to the processors 40 to 48 , in the other case certain partial areas can be passed on to the processors 40 to 48 for processing. This is preferred for tasks in the texture analysis of surfaces.

Als zusätzliche Möglichkeit können Eingangsdaten mehrfach auf Ausgangskanäle a40, a41, . . ., a48 verteilt werden. Insbesondere können so überlappende Regionen geschaffen werden, die von mehreren Prozessoren ausgewertet und berücksichtigt werden können. Fehler, die normalerweise auf der Grenze zwischen zwei Bearbeitungsabschnitten liegen und von zwei unterschiedlichen Prozessoren nur teilweise erfasst und ausgewertet werden, können durch die überlappenden Bearbeitungsregionen sicher erkannt und unabhängig voneinander ausgewertet werden.As an additional option, input data can be transferred to output channels a 40 , a 41,. , ., a 48 can be distributed. In particular, overlapping regions can be created in this way, which can be evaluated and taken into account by several processors. Errors that normally lie on the boundary between two processing sections and are only partially recorded and evaluated by two different processors can be reliably detected by the overlapping processing regions and evaluated independently of one another.

An einem weiteren Beispiel gem. Fig. 5 soll die Verteilung von Teilflächen an mehrere Prozessoren 40 bis 43 gezeigt werden. Bei einem Texturanalyseproblem erfaßt eine Flächenkamera 19 die Oberfläche und leitet die aufgenommenen Bilder mit einer Pixelrate von 15 Mpixel/s an den Bildverteiler 20 (z. B. aufgebaut gem. Fig. 4).According to another example. FIG. 5 shows the distribution of partial areas to a plurality of processors 40 to 43 . In a texture analysis Problem an area camera 19 detects the surface and directs the captured images with a pixel rate of 15 Mpixel / s to the image distributor 20 (z. B. constructed gem. Fig. 4).

Da Texturanalysen sehr rechenaufwendig sind, kann ein Prozessor nur eine mittlere Datenrate von 3,75 Mpixel/sec verarbeiten. Daher werden aus dem Bild Teilflächen der Größe 64 × 64 Pixel ausgeschnitten und an verschiedene Prozessoren verteilt. Diese können dann parallel auf ihren Teilflächen eine Auswertung vornehmen und die Ergebnisse an eine übergeordnete Stelle weiterleiten.Since texture analysis is very computationally expensive, a processor can only process an average data rate of 3.75 Mpixel / sec. Therefore, the image becomes partial areas of 64 × 64 pixels cut out and distributed to different processors. This can then make an evaluation in parallel on their subareas make and the results to a higher level  hand off.

Die Bildverteiler-Struktur 20 läßt sich - ausgehend von dem allgemeinen Blockschaltbild gem. Fig. 1 - auch auf andere schnelle Signalquellen ausweiten, bei denen die Rechnerleistung eines Prozessors nicht ausreicht (z. B. akustische Signale, Spannungen, Logikanalyse etc.).The image distribution structure 20 can - starting from the general block diagram according to Fig. 1 - also extend to other fast signal sources for which the computing power of a processor is insufficient (e.g. acoustic signals, voltages, logic analysis, etc.).

Die Zusammenführung der Auswerteergebnisse von den einzelnen Prozessoren am Ausgang des Bildverteilers erfolgt in einem "Master" zu einem Gesamtergebnis.The merging of the evaluation results from the individual Processors at the output of the image distributor are made in one "Master" to an overall result.

Eine Mehrfachauswertung der gleichen Daten durch eine Parallelübertragung an mehrere Prozessoren ist möglich; es könnten so verschiedene Erkennungs- und Auswerteverfahren für denselben Oberflächenbereich eingesetzt werden.A multiple evaluation of the same data by one Parallel transmission to several processors is possible; it could use different detection and evaluation methods for the same surface area can be used.

Claims (12)

1. Verfahren zum Verteilen von Echtzeit-Bilddatenströmen aus mehreren Signalquellen (10, 11, 12, . . .; 19) unter Benutzung eines Bildverteilers (20) an mehrere Prozessorsysteme (40; . . .; 48) zur Verarbeitung
wobei die Echtzeit-Bilddatenströme im Bildverteiler unter Steuerung eines ersten Adressensequencers (22a) in einen Zwischenspeicher (21) geladen werden, aus dem sie unter Adressierung durch einen zweiten Adressensequencer (22b) an die mehreren Prozessorsysteme (40; . . .; 48) ausgegeben werden;
und die Steuerung über den zweiten Adressensequencer (22b) von der jeweiligen Verarbeitungsleistung der Prozessorsysteme (40; . . .; 48) abhängt.
1. A method for distributing real-time image data streams from a plurality of signal sources ( 10 , 11 , 12 ,...; 19 ) using an image distributor ( 20 ) to a plurality of processor systems ( 40 ;...; 48 ) for processing
wherein the real-time image data streams in the image distribution under control of a first Adressensequencers load (22 a) into an intermediate memory (21), from which it as addressed by a second Adressensequencer (22 b) to the plurality of processor systems (40;...; 48 ) are issued;
and the control via the second address sequencer ( 22 b) depends on the respective processing power of the processor systems ( 40 ;...; 48 ).
2. Verfahren nach Anspruch 1, bei dem die Signalquellen (10; . . .; 19) Bildwandler sind, insbesondere eine zweidimensionale Flächenkamera (19), zur Aufzeichnung und Abgabe der Bilddaten.2. The method according to claim 1, wherein the signal sources ( 10 ;...; 19 ) are image converters, in particular a two-dimensional area camera ( 19 ), for recording and outputting the image data. 3. Verfahren nach Anspruch 1, bei dem die Verteilung der ausgegebenen Echtzeit-Bilddatenströme über eine jeweils einzelne Ankopplung eines jeweiligen Prozessorsystems (40; . . .; 48) an einem jeweiligen gesonderten Rechneranschluß (a40; . . .; a48) erfolgt.3. The method according to claim 1, wherein the distribution of the output real-time image data streams via a respective individual coupling of a respective processor system ( 40 ;...; 48 ) to a respective separate computer connection (a 40 ;...; A 48 ) , 4. Verfahren nach Anspruch 1, wobei das Ausgeben der gespeicherten Bilddaten als jeweiliger Teildatenstrom eine jeweilige Teildatenmenge umfaßt, die kleiner ist als die im Zwischenspeicher (21) zwischengespeicherte Datenmenge an Bilddaten aus den Echtzeit-Bilddatenströmen der mehreren Signalquellen (10, 11, 12, . . .; 19).4. The method according to claim 1, wherein the output of the stored image data as a respective partial data stream comprises a respective partial data amount that is smaller than the amount of data temporarily stored in the buffer ( 21 ) of image data from the real-time image data streams of the plurality of signal sources ( 10 , 11 , 12 , .. ; 19 ). 5. Verfahren nach Anspruch 1, wobei die mehreren Prozessorsysteme (40; . . .; 48) Standard-Komponenten sind, wie Workstations oder Standard-PCs. 5. The method of claim 1, wherein the plurality of processor systems ( 40 ; ... ; 48 ) are standard components, such as workstations or standard PCs. 6. Verfahren nach Anspruch 1, wobei bei einer Änderung eines Verarbeitungs-Algorithmus in einem der Prozessorsysteme die Verteilung der Datenströme aus dem Zwischenspeicher (21) umkonfiguriert bzw. geändert werden.6. The method according to claim 1, wherein when a processing algorithm is changed in one of the processor systems, the distribution of the data streams from the buffer store ( 21 ) is reconfigured or changed. 7. Verfahren nach Anspruch 1 oder 3, wobei die Anzahl (m) der Ausgänge des Bildverteilers (20a, 22a, 21, 20b, 22b) veränderbar ist, insbesondere programmierbar ist.7. The method according to claim 1 or 3, wherein the number (m) of the outputs of the image distributor ( 20 a, 22 a, 21 , 20 b, 22 b) is variable, in particular programmable. 8. Verfahren nach Anspruch 1, wobei die Echtzeit- Bilddatenströme aus den mehreren Signalquellen (10, 11, 12, . . .; 19) ohne Verlust von Bilddaten den Zwischenspeicher (21) erreichen und die Summe der ersten Datenströme zu den Prozessorsystemen (40; . . .; 48) nicht weniger Daten enthalten, als die Summe der Datenströme zum Zwischenspeicher (21).8. The method according to claim 1, wherein the real-time image data streams from the plurality of signal sources ( 10 , 11 , 12 ,...; 19 ) reach the buffer store ( 21 ) without loss of image data and the sum of the first data streams to the processor systems ( 40 ; ... ; 48 ) contain no less data than the sum of the data streams to the buffer ( 21 ). 9. Verfahren nach Anspruch 1, wobei in jedem der Prozessorsysteme (40; . . .; 48) jeweils dorthin als Teildatenstrom geleitete Bilddaten nach Methoden der Bildverarbeitung verarbeitet werden und Ergebnisse der Verarbeitung der Prozessorsysteme als gesonderte Rechnerknoten über eine Netzverbindung zwischen den Prozessorsystemen (40; . . .; 48) ausgetauscht oder an einen Master-Rechner weitergeleitet werden.9. The method according to claim 1, wherein in each of the processor systems ( 40 ;...; 48 ) image data directed there as a partial data stream are processed according to image processing methods and results of the processing of the processor systems as separate computer nodes via a network connection between the processor systems ( 40 ;...; 48 ) can be exchanged or forwarded to a master computer. 10. Verfahren nach Anspruch 9, wobei die Bildverarbeitungsmethoden eine oder mehrere von den folgenden sind:
Objekterkennung, Oberflächenanalyse, Analyse komplexer Texturen, Personenidentifikation.
10. The method of claim 9, wherein the image processing methods are one or more of the following:
Object recognition, surface analysis, analysis of complex textures, person identification.
11. System zur Ausführung des Verfahrens nach Anspruch 1 zur Weitergabe von Bliddatenströmen von Signalquellen (10, 11, 12 bis 18, 19) an eine Verarbeitung durchführende Prozessorsysteme (40; . . .; 48), mit mehreren Eingängen für die Bilddatenströme, welches System aufweist:
  • a) einen Bilddatenvereiniger (20a, 22a) mit einem ersten Adressensequencer (22a);
  • b) einen Bilddatenverteiler (22b, 20b) mit einem zweiten Adressensequencer (22b) und
  • c) einen zwischen den Bilddatenvereiniger und den Bilddatenverteiler angeordneten Speicher (21) zur Speicherung der von dem ersten Adressensequencer (22a) zugeführten Bilddatenströme, wobei der Speicher von dem Bilddatenvereiniger (20a, 22a) gesteuert speisbar ist und der Speicher gleichzeitig von dem Bilddatenverteiler (22b, 20b) gesteuert auslesbar ist;
  • d) wobei die beiden Adressengeneratoren unabhängig voneinander sind und das Auslesen von einer konfigurierten Verarbeitungsleistung der Prozessorsysteme (40; . . .; 48) abhängig eingestellt wird.
11. System for carrying out the method according to claim 1 for passing on blid data streams from signal sources ( 10 , 11 , 12 to 18 , 19 ) to processor systems ( 40 ;...; 48 ) which carry out processing, with a plurality of inputs for the image data streams which System has:
  • a) an image data combiner ( 20 a, 22 a) with a first address sequencer ( 22 a);
  • b) an image data distributor ( 22 b, 20 b) with a second address sequencer ( 22 b) and
  • c) a memory ( 21 ) arranged between the image data combiner and the image data distributor for storing the image data streams supplied by the first address sequencer ( 22 a), the memory being controllable by the image data combiner ( 20 a, 22 a) and the memory being able to be fed by the same Image data distributor ( 22 b, 20 b) can be read out in a controlled manner;
  • d) the two address generators being independent of one another and the reading being set as a function of a configured processing power of the processor systems ( 40 ; ... ; 48 ).
12. System nach Anspruch 11, bei dem mehrere Zeilen- oder zumindest eine Flächenkamera (19) als Signalquellen dienen.12. The system of claim 11, wherein a plurality of line or at least one area camera ( 19 ) serve as signal sources.
DE1997118410 1997-04-30 1997-04-30 Distribute real-time image data streams Expired - Lifetime DE19718410C2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1997118410 DE19718410C2 (en) 1997-04-30 1997-04-30 Distribute real-time image data streams
DE29724310U DE29724310U1 (en) 1997-04-30 1997-04-30 Optimization system with multiprocessors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1997118410 DE19718410C2 (en) 1997-04-30 1997-04-30 Distribute real-time image data streams

Publications (2)

Publication Number Publication Date
DE19718410A1 DE19718410A1 (en) 1998-11-12
DE19718410C2 true DE19718410C2 (en) 2003-11-06

Family

ID=7828312

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1997118410 Expired - Lifetime DE19718410C2 (en) 1997-04-30 1997-04-30 Distribute real-time image data streams

Country Status (1)

Country Link
DE (1) DE19718410C2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10156036A1 (en) 2001-11-15 2003-06-05 Evotec Ag Method and device for data processing
DE10161675A1 (en) * 2001-12-14 2003-06-26 Harald Schmalfus Light section measurement for use in measuring the surface geometry of objects, e.g. for use in quality control of production line objects, has a parallel processing arrangement for speeding processing of measurement data

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130797A (en) * 1989-02-27 1992-07-14 Mitsubishi Denki Kabushiki Kaisha Digital signal processing system for parallel processing of subsampled data
EP0533099A2 (en) * 1991-09-17 1993-03-24 Matsushita Electric Industrial Co., Ltd. Recognition unit and recognition apparatus
US5361203A (en) * 1992-04-14 1994-11-01 Olympus Optical Co., Ltd. Endoscope image data filing system and an endoscope image data managing method for managing a large number of image data in various mode
US5535387A (en) * 1992-04-10 1996-07-09 Fujitsu Limited Uniform load distributing method for use in executing parallel processing in parallel computer
WO1997004384A1 (en) * 1995-07-21 1997-02-06 Emc Corporation Dynamic load balancing

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130797A (en) * 1989-02-27 1992-07-14 Mitsubishi Denki Kabushiki Kaisha Digital signal processing system for parallel processing of subsampled data
EP0533099A2 (en) * 1991-09-17 1993-03-24 Matsushita Electric Industrial Co., Ltd. Recognition unit and recognition apparatus
US5535387A (en) * 1992-04-10 1996-07-09 Fujitsu Limited Uniform load distributing method for use in executing parallel processing in parallel computer
US5361203A (en) * 1992-04-14 1994-11-01 Olympus Optical Co., Ltd. Endoscope image data filing system and an endoscope image data managing method for managing a large number of image data in various mode
WO1997004384A1 (en) * 1995-07-21 1997-02-06 Emc Corporation Dynamic load balancing

Non-Patent Citations (8)

* Cited by examiner, † Cited by third party
Title
JP 0030177961 AA aus der Datenbank DOKIDX des Host DEPATIS *
JP 0060274608 AA aus der Datenbank DOKIDX des Host DEPATIS *
JP 0090054759 AA aus der Datenbank DOKIDX des Host DEPATIS *
LAUER,Lothar: Acht sehen mehr. In: elektrotechnik,H.16,14. Juni 1993,75.Jg.,S.35-37 *
Matrox Genesis. In: Photonics Spectra, May 1997, S.177 *
MATROX: "MATROX GENESIS", in: Photonics Spectra 3/97, S. 41 *
SUNWOO,Myung Hoon, AGGARWAL,J.K.: FCM and FCHM Multiprocessors for Computer Vision. In: IEICE Trans. Inf. & Syst., Vol.E77-D, No.11, Nov. 1994, S.1291-1301 *
TEXAS INSTRUMENTS: "TMS320C80 (MVP) Multitasking Executive UserCs Guide", SPRU112A, März 1995, S. 1-1 bis 1-20 und 5-19 bis 5-21 von der "TMS320 DSP Solutions CD-ROM" *

Also Published As

Publication number Publication date
DE19718410A1 (en) 1998-11-12

Similar Documents

Publication Publication Date Title
DE60109858T2 (en) System for measuring inequality of stereoscopic images
DE2909153C2 (en) Device for the digital analysis of image or drawing patterns
DE3631333C2 (en)
DE3214189C2 (en)
DE2753063B2 (en) Storage unit
DE3141196A1 (en) VIDEO IMAGE PROCESSING DEVICE
DE60103131T2 (en) METHOD AND DEVICE FOR AUTOMATED PERCEPTION
DE69532873T2 (en) Image processing device
DE3811145C2 (en)
DE3618136A1 (en) ALTERNATE ADDRESSED SEMICONDUCTOR MEMORY GROUP
DE19718410C2 (en) Distribute real-time image data streams
DE69815251T2 (en) IMAGE PROCESSING SYSTEM AND METHOD
DE19528760A1 (en) Programmable image processing Large Scale Integrated circuit e.g. for OCR
DE3920705C2 (en)
DE4343094A1 (en) Arrangement and method for collecting data in a multiprocessor
EP3289470B1 (en) Value document handling apparatus having a data communication system and method for distributing sensor data in a value document handling apparatus
DE69724085T2 (en) Method and device for labeling image areas
DE3827313A1 (en) DIGITAL PROCESSING SYSTEM, PARTICULARLY VIDEO IMAGE PROCESSOR
DE69823998T2 (en) SYSTEM AND METHOD FOR LOCAL IMAGE PROCESSING
DE3436276C2 (en)
DE3044883A1 (en) METHOD AND ARRANGEMENT FOR FINDING PARTICULARS, BSPW. METAPHASE PLATES
EP0309875A2 (en) Demultiplexer
DE4407376A1 (en) Real-time image processing system, especially as an additional PC system
DE4301018A1 (en) Processing colour line scan camera signals for surface inspection
EP2214135B1 (en) Pipeline calculation device for connecting contour elements from image data

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R071 Expiry of right