DE19712375A1 - Watchdog-Schaltung - Google Patents
Watchdog-SchaltungInfo
- Publication number
- DE19712375A1 DE19712375A1 DE19712375A DE19712375A DE19712375A1 DE 19712375 A1 DE19712375 A1 DE 19712375A1 DE 19712375 A DE19712375 A DE 19712375A DE 19712375 A DE19712375 A DE 19712375A DE 19712375 A1 DE19712375 A1 DE 19712375A1
- Authority
- DE
- Germany
- Prior art keywords
- processor
- time window
- watchdog circuit
- test signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Description
Die vorliegende Erfindung betrifft eine Watchdog-Schaltung
zum Überwachen der Funktion eines Prozessors, wobei der
Prozessor an die Watchdog-Schaltung ein zyklisch sich
wiederholendes Testsignal abgibt und die Watchdog-Schaltung
ein Resetsignal für den Prozessor erzeugt, wenn das
Testsignal nicht in einem von der Watchdog-Schaltung
vorgegebenen Zeitfenster erscheint. Ein solcher Fenster-
Watchdog ist beispielsweise in der DE 33 20 587 A1 oder der
EP 0 479 806 B1 beschrieben. Es ist daraus bekannt, z. B. für
Mikroprozessoren Watchdog-Schaltungen einzusetzen, die den
Prozessor- Programmablauf überwachen. Bei korrektem
Programmablauf steuert der Mikroprozessor in bestimmten
Zeitabständen die Watchdog-Schaltung mit einem Testsignal
an. Erscheint dieses Testsignal in den von der Watchdog-
Schaltung vorgegebenen Zeitfenstern, so wird der
Programmablauf des Mikroprozessors ungehindert fortgeführt.
Tritt jedoch im Mikroprozessor ein Fehler auf,
beispielsweise dadurch, daß der Programmablauf unterbrochen
wird, so sendet der Mikroprozessor sein Testsignal nicht
innerhalb des vorgegebenen Zeitfensters an die Watchdog-
Schaltung aus. Das veranlaßt die Watchdog-Schaltung zur
Abgabe eines Resetsignals, welches den Mikroprozessor auf
den Programmstart zurücksetzt und/oder eine Fehlfunktion des
Mikroprozessors signalisiert.
Gemäß dem Patentanspruch 1 ist das von der Watchdog-
Schaltung vorgegebene Zeitfenster, in dem das Testsignal des
zu überwachenden Prozessors erscheinen sollte, in seiner
Breite steuerbar. Zweckmäßigerweise wird das Zeitfenster
gerade in der Startphase des Programmablaufs des Prozessors
vergrößert. Erfahrungsgemäß erreicht der Mikroprozessor in
der Startphase seines Programmablaufs noch nicht das
gewünscht exakte Zeitraster für das Testsignal, so daß die
Watchdog-Schaltung bei Vorgabe eines schmalen Zeitfensters
häufiger dem Prozessor durch Abgabe eines Resetsignals eine
Fehlfunktion im Programmablauf signalisiert. Es würde dann
häufiger zu einem Neustart des Programmablaufs kommen,
obwohl eigentlich keine Fehlfunktion des Programmablaufs
gegeben ist. Durch die Verbreiterung des Zeitfensters in der
Watchdog-Schaltung wird dem Programmablauf in der Startphase
ein größerer Spielraum zum Anlaufen gegeben. Sobald die
Startphase vorüber ist und der Programmablauf seinen
eingeschwungenen Zustand erreicht hat, wird das Zeitfenster
wieder auf seine ursprüngliche Breite zurückgesteuert. Für
die Veränderung der Breite des Zeitfensters braucht nur
seine obere Grenze steuerbar zu sein.
Anhand eines in der Zeichnung dargestellten
Ausführungsbeispiels wird nachfolgend die Erfindung näher
erläutert. Es zeigen:
Fig. 1 ein Blockschaltbild für eine Watchdog-Schaltung und
Fig. 2 ein die Funktion der Watchdog-Schaltung
beschreibendes Zeitdiagramm.
In der Fig. 1 ist das Blockschaltbild einer Watchdog
schaltung WD dargestellt, welche an einen Prozessor MC -
beispielsweise Mikroprozessor, Mikrocomputern
Mikrocontroller oder dergleichen - angeschlossen ist. Diese
Watchdog-Schaltung WD dient dazu, die Funktion des
Prozessors MC zu überwachen.
Die Watchdog-Schaltung WD enthält einen Taktgenerator TG,
der ein Taktsignal T mit vorgegebener Taktfrequenz erzeugt
und einem Taktzähler TZ zuführt. Das Zeitdiagramm in Fig. 2
zeigt das Taktsignal T. Das Ausgangssignal des Taktzählers
TZ wird zwei Schaltblöcken ZS1 und ZS2 zugeleitet, von denen
der Schaltblock ZS1 eine erste Zählerschwelle und der
Schaltblock ZS2 eine zweite Zählerschwelle vorgibt.
Entspricht der Zählerstand der in Schaltblock ZS1 abgelegten
unteren Zählerschwelle, so wird ein Impuls S1 abgegeben und
wenn der Zählerstand der im Schaltblock ZS2 vorgegebenen
oberen Zählerschwelle entspricht, wird der Impuls S2
erzeugt. Wie das Zeitdiagramm in Fig. 2 verdeutlicht,
bilden die beiden Impulse S1 und S2 durch ihren
gegenseitigen zeitlichen Abstand τ ein Zeitfenster. In
periodischen Abständen VT wird immer wieder ein neues
Zeitfenster der Breite τ durch die beiden Impulse S1 und S2
vorgegeben.
Über Beginn und Ende des Zeitfensters in Form der beiden
Impulse S1 und S2 wird eine Komparatorschaltung KP
informiert. Diese Komparatorschaltung KP erhält auch ein von
dem Prozessor MC abgegebenes Testsignal WDS. Die
Komparatorschaltung KP vergleicht nun das zeitliche
Eintreffen des Testsignals WDS in Relation zu dem Eintreffen
der das Zeitfenster begrenzenden Impulse S1 und S2. Tritt
das Testsignal WDS des Prozessors MC jeweils nach dem ersten
Impuls S1 und vor dem zweiten Impuls S2 des Zeitfensters
auf, so wie der Fall 1) im Zeitdiagramm der Fig. 2
andeutet, so arbeitet der Prozessor MC fehlerfrei. Erscheint
aber das Testsignal WDS im Fall 2) vor der unteren Schwelle
S1 des Zeitfensters oder wie im Fall 3) nach der oberen
Schwelle S2 des Zeitfensters, so liegt eine Fehlfunktion des
Prozessors MC vor. In den zuletzt genannten beiden Fällen 2)
und 3) gibt die Komparatorschaltung KP ein Resetsignal RST
an den Prozessor MC ab, so daß der Programmablauf des
Prozessors neu gestartet werden kann und/oder auf irgendeine
Weise die Fehlfunktion signalisiert wird. Die Resetsignale
RST für die beiden Fehlerfälle 2) und 3) sind in der Fig. 2
dargestellt. Im Fehlerfall 2) wird das Resetsignal RST
unmittelbar nach dem zu frühen Testsignal WDS abgegeben. Im
Fehlerfall 3) wird das Resetsignal RST von der
Komparatorschaltung KP nach dem Impuls S2 für die obere
Schwelle des Zeitfensters abgegeben, nämlich dann, wenn
sicher ist, daß das Testsignal WDS des Prozessors MC nicht
innerhalb des Zeitfensters erschienen ist.
Nach dem korrekterweise im Zeitfenster τ erschienenen
Testsignal WDS oder nach dem Resetsignal RST erzeugt die
Komparatorschaltung KP ein Rücksetzsignal ZRS für den
Taktzähler TZ. Dieser beginnt dann neu zu zählen. Nach einer
Verzögerungszeit VT, welche dem Abstand zwischen den
Zeitfenstern entspricht, wird die erste Zählerschwelle
erreicht, welche den Impuls S1 für den Beginn eines neuen
Zeitfensters auslöst.
Die Fig. 1 zeigt, daß dem Schaltblock ZS2 für die obere
Schwelle des Zeitfensters ein Steuersignal ZST zugeführt
wird, mit dem die obere Schwelle, d. h. die Breite τ des
Zeitfensters verändert werden kann. Wie einleitend
beschrieben, ist es zweckmäßig, bei einem Programmstart des
Prozessors MC das Zeitfenster τ zu verbreitern, damit das
Programm in der Startphase einen größeren Spielraum zum
Anlaufen erhält. Nach der Startphase wird das Zeitfenster
auf seine ursprüngliche Breite zurückgestellt. Das
Steuersignal ZST für das Zeitfenster wird vorteilhafterweise
vom Prozessor MC bereitgestellt. Die Breite des Zeitfensters
kann entweder, wie beschrieben, durch Verschieben der oberen
Schwelle des Zeitfensters oder durch Verschieben der unteren
Schwelle oder durch Verschieben beider Schwellen erfolgen.
Nach einem Reset des Prozessors MC wird auch der Taktzähler
TZ mit dem Rücksetzsignal ZRS neu gestartet. Das
Steuersignal ZST für das Zeitfenster wird dem Schaltblock
ZS2 über ein UND-Gatter UG zugeführt. An einem zweiten
Eingang des UND-Gatters UG liegt ein Verriegelungssignal VS.
Nur wenn das Verriegelungssignal den Zustand "1" hat, kann
das Zeitfenster variiert werden. Wenn das Verriegelungssignal
den Zustand "0" hat, ist eine Änderung des Zeitfensters
nicht möglich. Somit kann dafür gesorgt werden, daß das
Zeitfenster nach abgeschlossenem Programmstart nicht mehr
verändert weden kann.
Die Erzeugung des Zeitfensters mit der zeitlichen Lage des
Testsignals des Prozessors kann abweichend von dem
vorangehend beschriebenen Ausführungsbeispiel auf jede
andere Art vorgenommen werden. Aus Sicht der Erfindung ist
es wesentlich dabei, daß während der Startphase eines
Programmablaufs das Zeitfenster vergrößert wird.
Claims (3)
1. Watchdog-Schaltung zum Überwachen der Funktion eines
Prozessors, wobei der Prozessor an die Watchdog-Schaltung
ein zyklisch sich wiederholendes Testsignal abgibt und die
Watchdog-Schaltung ein Resetsignal für den Prozessor
erzeugt, wenn das Testsignal nicht in einem von der
Watchdog-Schaltung vorgegebenen Zeitfenster erscheint,
dadurch gekennzeichnet, daß die Breite (τ) des Zeitfensters
(S1, S2) steuerbar ist.
2. Watchdog-Schaltung nach Anspruch 1, dadurch
gekennzeichnet, daß die obere Grenze (S2) für das
Zeitfenster (S1, S2) steuerbar ist.
3. Watchdog-Schaltung nach Anspruch 1 oder 2, dadurch
gekennzeichnet, daß sie das Zeitfenster (S1, S2) vergrößert,
wenn im Prozessor (MC) ein Programmablauf gestartet wird.
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19712375A DE19712375A1 (de) | 1997-03-25 | 1997-03-25 | Watchdog-Schaltung |
EP97948734A EP0970424B1 (de) | 1997-03-25 | 1997-11-12 | Watchdog-schaltung |
PCT/DE1997/002645 WO1998043164A1 (de) | 1997-03-25 | 1997-11-12 | Watchdog-schaltung |
JP54464198A JP2001518219A (ja) | 1997-03-25 | 1997-11-12 | ウォッチドック回路 |
US09/381,777 US6463555B2 (en) | 1997-03-24 | 1997-11-12 | Watchdog circuit |
DE59704822T DE59704822D1 (de) | 1997-03-25 | 1997-11-12 | Watchdog-schaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19712375A DE19712375A1 (de) | 1997-03-25 | 1997-03-25 | Watchdog-Schaltung |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19712375A1 true DE19712375A1 (de) | 1998-10-01 |
Family
ID=7824483
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19712375A Withdrawn DE19712375A1 (de) | 1997-03-24 | 1997-03-25 | Watchdog-Schaltung |
DE59704822T Expired - Fee Related DE59704822D1 (de) | 1997-03-25 | 1997-11-12 | Watchdog-schaltung |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE59704822T Expired - Fee Related DE59704822D1 (de) | 1997-03-25 | 1997-11-12 | Watchdog-schaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6463555B2 (de) |
EP (1) | EP0970424B1 (de) |
JP (1) | JP2001518219A (de) |
DE (2) | DE19712375A1 (de) |
WO (1) | WO1998043164A1 (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10049440A1 (de) * | 2000-10-06 | 2002-04-11 | Daimler Chrysler Ag | Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems |
DE10255430A1 (de) * | 2002-11-28 | 2004-06-09 | Conti Temic Microelectronic Gmbh | Verfahren zur Reduzierung des Stromverbrauchs eines Mikroprozessors mit Watchdog-Schaltung |
DE10049441B4 (de) * | 2000-10-06 | 2008-07-10 | Conti Temic Microelectronic Gmbh | Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3636031B2 (ja) * | 2000-04-28 | 2005-04-06 | 株式会社デンソー | 電子制御装置内のマイクロコンピュータ監視方法 |
US6934893B1 (en) * | 2000-11-16 | 2005-08-23 | Stmicroelectronics S.A. | Method of monitoring the activation of programmed sequences of a programmed system and computer program and apparatus for implementing same |
US6892332B1 (en) * | 2001-11-01 | 2005-05-10 | Advanced Micro Devices, Inc. | Hardware interlock mechanism using a watchdog timer |
JP2003150408A (ja) * | 2001-11-15 | 2003-05-23 | Sumitomo Denko Brake Systems Kk | 車載制御装置用マイクロコンピュータの監視方法及び回路 |
US6957368B2 (en) * | 2002-01-23 | 2005-10-18 | Medtronic Emergency Response Systems, Inc. | Hazard mitigation in medical device |
DE10203807C1 (de) * | 2002-01-31 | 2003-07-31 | Siemens Ag | Verfahren und Schaltungsanordnung zum Überwachen der Funktion eines Prozessors |
CN100504712C (zh) * | 2002-08-30 | 2009-06-24 | Nxp股份有限公司 | 版本可编程电路模块 |
US7370212B2 (en) | 2003-02-25 | 2008-05-06 | Microsoft Corporation | Issuing a publisher use license off-line in a digital rights management (DRM) system |
US20040250178A1 (en) * | 2003-05-23 | 2004-12-09 | Munguia Peter R. | Secure watchdog timer |
US20050188274A1 (en) * | 2004-01-29 | 2005-08-25 | Embedded Wireless Labs | Watchdog system and method for monitoring functionality of a processor |
JP4379793B2 (ja) * | 2004-03-12 | 2009-12-09 | 株式会社デンソー | 車両用電子制御装置 |
US20060242406A1 (en) | 2005-04-22 | 2006-10-26 | Microsoft Corporation | Protected computing environment |
US8347078B2 (en) | 2004-10-18 | 2013-01-01 | Microsoft Corporation | Device certificate individualization |
EP1807760B1 (de) * | 2004-10-25 | 2008-09-17 | Robert Bosch Gmbh | Datenverarbeitungssystem mit variabler taktrate |
US8464348B2 (en) * | 2004-11-15 | 2013-06-11 | Microsoft Corporation | Isolated computing environment anchored into CPU and motherboard |
US8176564B2 (en) | 2004-11-15 | 2012-05-08 | Microsoft Corporation | Special PC mode entered upon detection of undesired state |
US8336085B2 (en) | 2004-11-15 | 2012-12-18 | Microsoft Corporation | Tuning product policy using observed evidence of customer behavior |
US7360253B2 (en) * | 2004-12-23 | 2008-04-15 | Microsoft Corporation | System and method to lock TPM always ‘on’ using a monitor |
DE102005008975A1 (de) * | 2005-02-28 | 2006-08-31 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Überwachung einer Prozessausführung |
US8438645B2 (en) | 2005-04-27 | 2013-05-07 | Microsoft Corporation | Secure clock with grace periods |
US8725646B2 (en) | 2005-04-15 | 2014-05-13 | Microsoft Corporation | Output protection levels |
US9363481B2 (en) | 2005-04-22 | 2016-06-07 | Microsoft Technology Licensing, Llc | Protected media pipeline |
US9436804B2 (en) | 2005-04-22 | 2016-09-06 | Microsoft Technology Licensing, Llc | Establishing a unique session key using a hardware functionality scan |
US20060265758A1 (en) | 2005-05-20 | 2006-11-23 | Microsoft Corporation | Extensible media rights |
US8353046B2 (en) | 2005-06-08 | 2013-01-08 | Microsoft Corporation | System and method for delivery of a modular operating system |
US8458533B2 (en) * | 2010-11-03 | 2013-06-04 | Texas Instruments Incorporated | Watch dog timer and counter with multiple timeout periods |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3320587A1 (de) * | 1983-06-08 | 1984-12-13 | Robert Bosch Gmbh, 7000 Stuttgart | Schaltungsanordnung zur ueberwachung von elektronischen rechenbausteinen |
US5048017A (en) * | 1988-12-29 | 1991-09-10 | Breneman Brian H | Watchdog timer |
DE3914003C2 (de) * | 1989-04-27 | 1995-10-05 | Siemens Ag | Anordnung zur Überwachung des Programmablaufes einer zumindest einen Mikroprozessor enthaltenden Steuerungsbaugruppe |
FR2648586B1 (fr) * | 1989-06-16 | 1991-09-27 | Jaeger | Dispositif de surveillance du fonctionnement d'un microcontroleur ou microprocesseur |
DE3920696A1 (de) | 1989-06-24 | 1991-01-10 | Bosch Gmbh Robert | Mikroprozessor-schaltungsanordnung mit watchdog-schaltung |
US5699511A (en) * | 1995-10-10 | 1997-12-16 | International Business Machines Corporation | System and method for dynamically varying low level file system operation timeout parameters in network systems of variable bandwidth |
-
1997
- 1997-03-25 DE DE19712375A patent/DE19712375A1/de not_active Withdrawn
- 1997-11-12 JP JP54464198A patent/JP2001518219A/ja not_active Abandoned
- 1997-11-12 DE DE59704822T patent/DE59704822D1/de not_active Expired - Fee Related
- 1997-11-12 WO PCT/DE1997/002645 patent/WO1998043164A1/de active IP Right Grant
- 1997-11-12 US US09/381,777 patent/US6463555B2/en not_active Expired - Fee Related
- 1997-11-12 EP EP97948734A patent/EP0970424B1/de not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10049440A1 (de) * | 2000-10-06 | 2002-04-11 | Daimler Chrysler Ag | Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems |
DE10049441B4 (de) * | 2000-10-06 | 2008-07-10 | Conti Temic Microelectronic Gmbh | Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems |
DE10255430A1 (de) * | 2002-11-28 | 2004-06-09 | Conti Temic Microelectronic Gmbh | Verfahren zur Reduzierung des Stromverbrauchs eines Mikroprozessors mit Watchdog-Schaltung |
Also Published As
Publication number | Publication date |
---|---|
EP0970424A1 (de) | 2000-01-12 |
EP0970424B1 (de) | 2001-10-04 |
WO1998043164A1 (de) | 1998-10-01 |
US20020124212A1 (en) | 2002-09-05 |
US6463555B2 (en) | 2002-10-08 |
DE59704822D1 (de) | 2001-11-08 |
JP2001518219A (ja) | 2001-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0970424B1 (de) | Watchdog-schaltung | |
DE2731336A1 (de) | Taktsystem | |
DE1159500B (de) | Verfahren zum Erzeugen einer Spannung, die von Unterschied zwischen zwei Frequenzen abhaengt | |
DE2726277A1 (de) | Abtastsignaldetektor | |
EP0163670A1 (de) | Vorrichtung zur überwachung von elektronischen rechenbausteinen, insbesondere mikroprozessoren. | |
DE4132139C2 (de) | Mikrocomputer mit Überwachungszeitgeber | |
DE3022746A1 (de) | Digitale phasenkomparatorschaltung | |
DE2751021C3 (de) | Synchronisierschaltung für eine Oszillatorschaltung | |
DE2305847B2 (de) | Anordnung zum erzeugen einer beliebigen frequenz aus einer anzahl in einem breiten frequenzband liegender diskreter frequenzen | |
DE2059797B1 (de) | Taktversorgungsanlage | |
DE2819519C2 (de) | Taktgeber | |
DE3212453C2 (de) | ||
DE2752882A1 (de) | Schieberegister-zeitgeber | |
DE2525072A1 (de) | Symmetrischer frequenzteiler zur teilung durch eine ungerade zahl | |
DE2416601C3 (de) | Verfahren und Schaltungsanordnung zum Empfang und zur Ausweitung empfangener Fernbedienungssignale | |
DE2926857A1 (de) | Schaltungsanordnung zur ermittlung eines fehlerhaften oszillators in einer schleifenschaltung | |
DE3311896A1 (de) | Frequenzbestimmungseinrichtung | |
DE1256689C2 (de) | Taktgeber mit einer einrichtung zur abschaltung und zur phasenrichtigen wiedereinschaltung der taktsignale von elektronischen datenverarbeitenden anlagen | |
DE2412966C3 (de) | Digitale Einrichtung zum Überwachen der Synchronisation bei Trägerfrequenzeinrichtungen | |
DE3146735C2 (de) | Selbstüberwachungseinrichtung für einen digitalen, programmgesteuerten Ablaufsteuerschaltkreis | |
DE2748075A1 (de) | Schaltungsanordnung zur verkuerzung der einphaszeit eines phasenregelkreises auf die phasenlage von eingangssignalen | |
EP0002811A1 (de) | Vorrichtung zur Interferenzstromtherapie | |
DE3127100C2 (de) | ||
DE3207120A1 (de) | Ueberwachungsschaltung fuer einen mikrocomputer | |
DE4202016C1 (en) | Channel clock generation for data transmission - setting data w.r.t. rising edge, and using pulse from counter to generate channel clock in second counter under control of evaluation unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |