DE19652395A1 - Integrierte Schaltkreisanordnung - Google Patents

Integrierte Schaltkreisanordnung

Info

Publication number
DE19652395A1
DE19652395A1 DE19652395A DE19652395A DE19652395A1 DE 19652395 A1 DE19652395 A1 DE 19652395A1 DE 19652395 A DE19652395 A DE 19652395A DE 19652395 A DE19652395 A DE 19652395A DE 19652395 A1 DE19652395 A1 DE 19652395A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
bond
corner
circuit arrangement
active surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19652395A
Other languages
English (en)
Inventor
Je Bong Kang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019960021244A external-priority patent/KR980006195A/ko
Priority claimed from KR1019960055751A external-priority patent/KR100210712B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19652395A1 publication Critical patent/DE19652395A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/06179—Corner adaptations, i.e. disposition of the bonding areas at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H01L2924/20753—Diameter ranges larger or equal to 30 microns less than 40 microns

Description

Die Erfindung betrifft eine integrierte Schaltkreisanordnung nach dem Oberbegriff des Anspruchs 1.
Bondinseln von Halbleiterchips werden gewöhnlich mit einem Leiterrahmen über Bonddrähte etwa aus Gold oder Aluminium verbunden. Hierbei sind der Drahtdurchmesser, der Rasterabstand der Bondinseln, der Rasterabstand der Innenanschlüsse des Leiterrahmens und die Anordnung der Bondinseln auf der aktiven Oberfläche des Halbleiterchips wichtige Parameter. Der Durchmesser des Bonddrahtes beeinflußt die maximale Spannweite, d. h. den Abstand zwischen Bondinsel und Innenanschluß, die beide durch den Bonddraht elektrisch gekoppelt werden. Wenn beispiels­ weise ein Bonddraht einen Durchmesser von 1,25 mil (32 µm) aufweist, er­ gibt sich unter der allgemein auf die Drahtspannweite angewendeten 100-⌀-Regel eine maximale Spannweite von 125 mil (320 µm). Die mögliche maximale Spannweite hängt ferner vom Abstand zwischen den Bondinseln und der Kante des Leiterrahmens (oder der Chipkontaktstelle) ab. Einer der wichtigsten Faktoren bei der Bestimmung der maximalen Spannweite ist, ob die Bonddrähte dem Druck des Gießflusses beim Umgießen standhalten, um elektrische Kurzschlüsse benachbarter Bonddrähte zu vermeiden. Derzeit liegt die maximale Spannweite bei etwa 180 bis 200 mil.
Die Rasterabstände der Bondinseln und Innenanschlüsse wird hauptsächlich durch die Anzahl von elektrischen Pfaden der integrierten Schaltkreisanordnung zu externen Einrichtungen bestimmt. Je mehr Bondin­ seln und daher auch Innenanschlüsse benötigt werden, desto kleiner sind diese Rasterabstände. Der Rasterabstand der Bondinseln hängt auch von Faktoren wie der Größe der Bondinseln, der Form des Drahtkopfes, der auf der Bondinsel gebildet wird, dem Abstand zwischen einer Kapillare und dem benachbarten Drahtkopf sowie dem Abstand zwischen der Kapillare und dem benachbarten Bonddraht ab. Derzeit beträgt das Minimum des Rasterab­ standes von Bondinseln 80 bis 100 µm und das Minimum des Rasterabstandes der Innenanschlüsse, das im Lichte einer herstellbaren Grenze eines Lei­ terrahmens bestimmt wird, etwa 180 bis 220 µm.
Fig. 5A, 5B zeigen ausschnittweise einen konventionellen Lei­ terrahmen, der zum Verkappen eines Halbleiterchips mit einer hohen E/A-Zahl geeignet ist. Ein Halbleiterchip 10 ist auf einer Chipkontaktstelle 12 eines Leiterrahmens befestigt, wobei die Chipkontaktstelle 12 mit Seitenschienen 17 des Leiterrahmens durch vier Eckverbindungsstreben 14 gekoppelt ist, die somit zum Aufhängen der Chipkontaktstelle 12 dienen. Innenanschlüsse 16 des Leiterrahmens sind elektrisch mit Bondinseln 20 des Halbleiterchips 10 über Bonddrähte 18 verbunden. Die Innenanschlüsse 16 erstrecken sich radial einwärts in Richtung auf die vier Seiten des Halbleiterchips 10, wobei dieser Leiterrahmentyp bei Bauelementen mit quadratischer Oberfläche wie QFP (Quad Flat Package), PLCC (Plastic Lea­ ded Chip Carrier), CLCC (Ceramic Leaded Chip Carrier) u. dgl. verwendet wird. Diese Bausteine können mehr als 200 E-/A-Verbindungen besitzen und weisen Außenanschlüsse auf, die als Knickflügel oder J-förmig zur Ober­ flächenmontage ausgebildet sind, um so eine höhere Montagedichte als bei Stiftmontage zu ermöglichen. Die Innenanschlüsse 16 enden innen an einer Linie 13, die nicht parallel zur entsprechenden Chipseite, sondern zur Mitte hiervon leicht auswärts geneigt verläuft, um mehr Innenanschlüsse als bei paralleler Anordnung unterbringen zu können.
Die Bondinseln 20 sind in rechteckiger Form längs des Randes der aktiven Oberfläche des Halbleiterchips 10 angeordnet. Jedoch müssen die Bonddrähte 18 in den Eckbereichen eine große Spannweite besitzen. Wenn etwa die Chipgröße 4675 µm² beträgt, der Rasterabstand der Bondin­ sein konstant 75 µm ist und ein Leiterrahmen mit 208 Anschlüssen ver­ wendet wird, bei dem der Rasterabstand "lp" der Innenanschlüsse 200 um beträgt, ist die Spannweite S2 im Zentralbereich 182 mil und die Spann­ weite S1 in den Eckbereichen 218 mil. Die längeren Eckdrähte können wäh­ rend des Bondvorgangs oder beim nachfolgenden Kapseln elektrische Kurz­ schlüsse bewirken. Insbesondere wird der Abstand zwischen benachbarten Bonddrähten nahe den Bondinseln enger. Bei obigem Beispiel betragen d1 und d2 97,6 bzw. 136,5 um, wobei d1 und d2 an einer Stelle gemessen sind, die 1/4 S1 bzw. 1/2 S1 von den Bondinseln entfernt ist.
Eckdrähte, die auf beiden Seiten eines Gitters G angeordnet sind, durch das flüssiger Kunststoff eingespritzt wird, der senkrecht über die langen Eckdrähte fließt, werden einer beträchtlichen Kraftein­ wirkung ausgesetzt, wodurch diese Drähte mit der Gefahr der Ausbildung elektrischen Kurzschlüssen verschwenken.
Um dies zu vermeiden, ist es bekannt, den Rasterabstand der Bondinseln 22 in den Eckbereichen - im obigen Beispiel auf beispielswei­ se 120 um - zu vergrößern, Fig. 6. Hierdurch wird dann erreicht, daß die Drahtabstände d3 und d4 auf 119,6 bzw. 151,2 um vergrößert werden. Je­ doch ergibt sich hierdurch auch eine größere Chipgröße.
Außerdem ist aus US 5 466 968 ein Leiterrahmen bekannt, bei dem Innenanschlüsse so verlaufen, daß sie um 90° bezüglich der typischen Anordnung von Fig. 5 verdreht sind. Hierdurch enden die Innenanschlüsse zu den Verbindungsstreben des Leiterrahmens hin fortschreitend näher am Halbleiterchip, wodurch die Eckdrähte nahe den Verbindungsstreben ver­ kürzt werden.
Da jedoch die Integration von Schaltkreisanordnungen fort­ schreitet, nimmt auch die Anzahl von E-/A-Anschlüssen, die hierfür er­ forderlich sind, ständig zu. Insbesondere trifft dies für Logik- und Mi­ kroprozessoranordnungen zu, bei denen der Anstieg proportional zur An­ zahl von Gattern auf dem Halbleiterchip zunimmt. Dementsprechend besteht ein Bedürfnis zur Beseitigung obiger Nachteile.
Aufgabe der Erfindung ist es, eine integrierte Schaltkreisan­ ordnung nach dem Oberbegriff des Anspruchs 1 zu schaffen, die eine er­ höhte Verläßlichkeit in bezug auf die Bonddrähte besitzt.
Diese Aufgabe wird entsprechend dem kennzeichnenden Teil des Anspruchs 1 gelöst.
Hierdurch wird eine erhöhte Verläßlichkeit in bezug auf die Bonddrähte, insbesondere auf eine Kurzschlußvermeidung durch diese in den Eckbereichen einer integrierten Schaltkreisanordnung erzielt, wobei gegebenenfalls zusätzlich die Zahl der Eingangs-/Ausgangsanschlüsse er­ höht werden kann.
Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
Die Erfindung wird nachstehend anhand von in den beigefügten Abbildungen dargestellten Ausführungsbeispielen näher erläutert.
Fig. 1A zeigt ausschnittweise eine Draufsicht auf einen Lei­ terrahmen und einen Halbleiterchip in einem Eckbereich.
Fig. 1B zeigt ein Detail "B" von Fig. 1A.
Fig. 2A und 2B zeigen Darstellungen entsprechend denjenigen der Fig. 1A und 1B einer weiteren Ausführungsform.
Fig. 3 zeigt eine Draufsicht auf einen Halbleiterchip.
Fig. 4A zeigt eine Draufsicht auf einen Leiterrahmen und einen damit verbundenen Halbleiterchip.
Fig. 4B zeigt einen Ausschnitt "D" von Fig. 4A.
Fig. 5A zeigt eine Draufsicht auf einen Leiterrahmen und einen damit verbundenen Halbleiterchip nach dem Stand der Technik.
Fig. 5B zeigt einen Ausschnitt "A" von Fig. 5A.
Fig. 6 zeigt ausschnittweise in Draufsicht einen Eckbereich eines Leiterrahmens und eines damit verbundenen Halbleiterchips eben­ falls nach dem Stand der Technik.
Fig. 1A und 1B zeigen einen Halbleiterchip 110, der an einer Chipkontaktstelle 112 befestigt und von dieser getragen wird, wobei die Chipkontaktstelle 112 an Seitenschienenbereiche (nicht dargestellt) ei­ nes Leiterrahmens durch Verbindungsstreben 114 gekoppelt ist. Die Ver­ bindungsstreben 114 sind an den vier Ecken der Chipkontaktstelle 112 an­ geordnet. Innenanschlüsse 116 eines Leiterrahmens erstrecken sich radial einwärts in Richtung auf die vier Seiten des Halbleiterchips 110. Die Innenanschlüsse 116 sind mit Bondinseln 120 des Halbleiterchips 110 durch Bonddrähte 118 verbunden. Die Bondinseln 120 sind auf der aktiven Oberfläche des Halbleiterchips 110 in einem orthogonalen Layout angeord­ net.
Die innere Begrenzungslinie 113 der Innenanschlüsse 116 ver­ läuft hierbei nicht parallel zur entsprechenden Seite des Halbleiter­ chips 110, sondern die mittleren Innenanschlüsse 116 befinden sich wei­ ter entfernt vom Halbleiterchip 110 als die äußeren, wodurch ermöglicht wird, daß mehr Innenanschlüsse 118 vorgesehen werden können. Wenn die Begrenzungslinie 113 von der jeweiligen Seite des Halbleiterchips 110 weiter beabstandet ist, kann die Anzahl der Innenanschlüsse 116 zwi­ schen den Verbindungsstreben 114 natürlich vergrößert werden. Aller­ dings wird das Ausmaß der Beabstandung durch eine maximale Spannweite der Bonddrähte 118 begrenzt.
Bevorzugt sind die Bondinseln 120 in den Eckbereichen bezüg­ lich des Halbleiterchips 110 um einen gleichbleibenden Rasterabstand "ps" einwärts versetzt, sh. insbesondere Fig. 1B. Die versetzten Bondin­ seln 120 in den Eckbereichen haben den gleichen Rasterabstand "pd" wie die anderen Bondinseln 120.
Bei einer derartigen Anordnung ist es möglich, den Abstand zwischen benachbarten Bonddrähten 118 im Eckbereich des Halbleiterchips 110 ohne Vergrößerung der Chipgröße zu vergrößern. Wenn beispielsweise diese Ausführungsform bei einer Chipgröße von 4675 µm² und einem Leiter­ rahmen mit 208 Anschlüssen verwendet wird, wobei der Anschlußrasterab­ stand "lp" 200 µm beträgt, während der Rasterabstand "ps" in den Eckbe­ reichen konstant 70 µm beträgt, betragen die Bonddrahtabstände d1 und d2 130,8 µm bzw. 160,2 µm, was eine Vergrößerung um 33,2 µm bzw. 23,7 µm im Vergleich zum Stand der Technik bedeutet. Somit ist ein elektrisches Kurzschließen benachbarter Bonddrähte 118 weniger wahrscheinlich, so daß eine verläßlichere Verdrahtung erhalten wird.
Bei der in den Fig. 2A und 2B dargestellten Ausführungsform ist der Rasterabstand der Bondinseln 120 nicht gleichmäßig, vielmehr ha­ ben die Bondinseln 120 in den Eckbereichen größere Abstände voneinander. Bei dieser Anordnung ist es möglich, die Abstände d1 und d2 der Bond­ drähte 118 in den Eckbereichen durch geringeres Verschieben der Bondin­ seln 120 als bei Fig. 1A, 1B in der gewünschten Weise zu vergrößern. Wenn bei dem vorstehenden Beispiel beispielsweise der Rasterabstand "ps" nur 35 µm und der Rasterabstand im Eckbereich "pd1" 120 µm beträgt und damit größer als der andere Rasterabstand "pd2" von 75 µm ist, sind die Bonddrahtabstände d1 und d2 141,7 µm bzw. 166,2 µm, was eine Ver­ größerung um 44,1 µm bzw. 29,7 µm bedeutet.
Im Innenbereich des Halbleiterchips 110, bei dem die Bondin­ seln 120 in den Eckbereichen einwärts versetzt sind, sind aktive Schalt­ kreiselemente in einem mittleren Bereich 130 ausgebildet, während Steu­ erkreise beispielsweise zum Anlegen von positiven und negativen Versor­ gungsspannungssignalen für die aktiven Schaltkreiselemente und zum elek­ trischen Verbinden der letzteren in einem Randbereich 140 ausgebildet sind (Fig. 3). Da die Miniaturisierung aktiver Schaltkreise schneller fortschreitet als die Reduktion des Bondinselabstandes, ist es ausrei­ chend, genügend Raum zum Versetzen der Bondinseln in den Eckbereichen vorzusehen. Um eine hohe Packungsdichte zu erreichen, sind Auslegungsre­ geln betreffend den Bondinselabstand und den Versatz der Bondinseln 120 in den Eckbereichen zu bestimmen, bevor mit dem Chip-Layout begonnen wird. Hierbei sind beispielsweise der Raum für die Eckbereichs-Bondin­ seln und die Grenze, bis zu der der Rasterabstand der Eckbereichs-Bond­ inseln vergrößert werden kann, zu berücksichtigen.
Der Halbleiterchip 210 von Fig. 4A und 4B besitzt Bondinseln 220 mit konstantem Rasterabstand sowie Eckbereichs-Bondinseln 220a, die in der gleichen Linie wie die anderen Bondinseln 220 angeordnet sind. Die Innenanschlüsse 216 erstrecken sich radial einwärts zur Chipkontakt­ stelle 212 und sind hierzu beabstandet. Die Enden der Innenanschlüsse 216 sind bis zur Mitte der jeweiligen Seite entlang einer Linie 230 an­ geordnet, die gegenüber einer parallelen Linie zur entsprechenden Seite der Chipkontaktstelle 212 etwas geneigt angeordnet ist. Zusätzlich sind Eckbereichs-Innenanschlüsse 216a nahe zur Verbindungsstrebe 214 weiter als die Linie 230 an die Eckbereiche des Halbleiterchips 210 herange­ führt, und zwar mit Annäherung an die Verbindungsstrebe 214 in zunehmen­ dem Maße. Hierbei wird es bevorzugt, die weiter herangeführten Abschnit­ te der Eckbereichs-Innenanschlüsse 216a parallel zueinander anzuordnen, damit der Abstand zwischen Eckbereichs-Bonddrähten 218 konstant ist.
Wenn eine derartige Struktur eines Leiterrahmens bei dem vor­ stehenden Beispiel eingesetzt wird, bleibt die Drahtspannweite S2 zu den mittleren Innenanschlüssen 216b ungeändert 182 mil, aber die Drahtspann­ weite S1 zu den Eckbereichs-Innenanschlüssen 216a wird beträchtlich auf 160 mil gesenkt, wodurch 58 mil an Drahtspannweite im Vergleich zum Stand der Technik eingespart werden können. Diese kürzeren Drahtverbin­ dungen reduzieren die Wahrscheinlichkeit eines Drahtverschwenkens wäh­ rend des Vergießens und damit des Entstehens von elektrischen Kurz­ schlüssen zwischen zwei Bonddrähten 218 im Eckbereich oder eines Bond­ drahtes mit einem falschen Innenanschluß. Dementsprechend wird die Ver­ läßlichkeit des Verdrahtens verbessert.
Da weiterhin die Drahtspannweite in den Eckbereichen reduziert wird, können die Linien 230 einen entsprechend größeren Abstand von den Seitenkanten des Halbleiterchips 210 besitzen, wodurch eine größere An­ zahl von Innenanschlüssen 216 bei gleicher maximaler Drahtspannbreite in den Eckbereichen vorgesehen werden kann. Dementsprechend können mehr Eingangs-/Ausgangs-Verbindungen vorgesehen werden.
Die nachstehende Tabelle dient zur Erläuterung der durch die Erfindung erzielten Verbesserung. Beim Stand der Technik nach Fig. 5B (St.d.T. 1) wird ein Halbleiterchip mit einer Größe von 4675 µm² und Bondinseln mit konstantem Rasterabstand von 75 µm sowie ein Leiterrahmen mit 208 Anschlüssen und einem Rasterabstand der Innenanschlüsse von 200 µm verwendet. In bezug auf diesen Stand der Technik ist das ansteigende Ausmaß des Drahtabstandes in der Tabelle dargestellt. Bei dem Stand der Technik nach Fig. 6 (St.d.T. 2) besitzen zwei Eckbereichs-Bondinseln ei­ nen größeren Abstand von 120 µm. Bei einem weiteren Stand der Technik (St.d.T. 3) beträgt der Eckbereichs-Bondinsel-Abstand 150 µm. Ausfüh­ rungsformen 1 bis 4 zeigen experimentelle Resultate bei Anwendung der Erfindung. Bei den Ausführungsformen 1 und 2 (Ausf. 1 und 2) sind zwei Eckbereichs-Bondinseln bezüglich des Halbleiterchips um 35 µm bzw. 70 µm einwärts versetzt, während der Bondinsel-Rasterabstand konstant gehalten ist, Fig. 1A, 1B. Bei Ausführungsform 3 (Ausf. 3) sind die Eckbereichs-Bondinseln gemäß Fig. 2A, 2B um 35 µm bei einem größeren Bondinsel-Ra­ sterabstand von 120 µm einwärts versetzt. Bei Ausführungsform 4 (Ausf. 4) sind die Eckbereichs-Innenanschlüsse entsprechend Fig. 3 einwärts in Richtung auf den Halbleiterchip verlängert.
Tabelle
Ersichtlich ist es daher möglich, bei einer IC-Einrichtung mit hoher E/A-Zahl den Bonddrahtabstand in den Eckbereichen zu vergrößern und die Drahtspannweite in den Eckbereichen zu verringern. Hierdurch läßt sich die Zuverlässigkeit der Bonddrähte verbessern und die EA-Zahl für eine IC-Einrichtung vergrößern.

Claims (8)

1. Integrierte Schaltkreisanordnung mit einem Halbleiterchip (110, 210) mit einer aktiven Oberfläche, auf der eine Vielzahl von Bond­ inseln (120, 220) ausgebildet sind, wobei die aktive Oberfläche vier Seiten mit jeweils einer Ecke zwischen jeweils zwei benachbarten Seiten aufweist, wobei die Vielzahl der Bondinseln (120, 220) längs der vier Seiten der aktiven Oberfläche in rechteckiger Form angeordnet sind, und mit einem Leiterrahmen, der eine den Halbleiterchip (110, 210) tragende Chipkontaktstelle (112, 212) und Innenanschlüsse (116, 216) aufweist, wobei letztere über Bonddrähte (118, 218) mit den Bondinseln (120, 220) verbunden sind und sich in Richtung auf die vier Seiten der aktiven Oberfläche radial einwärts erstrecken und bezüglich des Halbleiterchips (110, 210) beabstandet sind, dadurch gekennzeichnet, daß in den Eckbereichen die dort befindlichen Bondinseln (120) einwärts in bezug auf den Halbleiterchip (110, 120) versetzt angeordnet und/oder die Innenanschlüsse (216a) in Richtung auf den Halbleiterchip (210) verlän­ gert sind.
2. Schaltkreisanordnung nach Anspruch 1, dadurch gekennzeich­ net, daß die Bondinseln (120) in den Eckbereichen den gleichen Rasterab­ stand wie die übrigen Bondinseln (120) besitzen.
3. Schaltkreisanordnung nach Anspruch 1, dadurch gekennzeich­ net, daß die Bondinseln (120) in den Eckbereichen einen größeren Raster­ abstand als die übrigen Bondinseln (120) besitzen.
4. Schaltkreisanordnung nach einem der Ansprüche 1 bis 3, da­ durch gekennzeichnet, daß der Leiterrahmen vier Verbindungsstreben (114, 214) aufweist, die sich von den Ecken der Chipkontaktstelle (112, 212) diagonal auswärts erstrecken.
5. Schaltkreisanordnung nach Anspruch 4, dadurch gekennzeich­ net, daß die Innenanschlüsse (216a) in den Eckbereichen parallel zu den Verbindungsstreben (214) verlaufen.
6. Schaltkreisanordnung nach einem der Ansprüche 1 bis 5, da­ durch gekennzeichnet, daß die Bonddrähte (218) in den Eckbereichen zwi­ schen den dortigen Innenanschlüssen (216a) und Bondinseln (220a) eine kürzere Länge als die Bonddrähte (218) aufweisen, die in den mittleren Bereichen der Seiten der aktiven Oberfläche die dortigen Innenanschlüsse (216) mit den zugehörigen Bondinseln (220) verbinden.
7. Schaltkreisanordnung nach einem der Ansprüche 1 bis 6, da­ durch gekennzeichnet, daß die Innenanschlüsse (116, 216) längs einer Li­ nie (130, 230) enden, die zumindest in den Eckbereichen bezüglich einer Linie parallel zu der entsprechenden Seite der aktiven Oberfläche ein­ wärts geneigt verläuft.
8. Leiterrahmen für eine integrierte Schaltkreisanordnung mit einer Chipkontaktstelle (212) zum Tragen eines Halbleiterchips (110, 210), der eine Vielzahl von Bondinseln (220) aufweist, und Innenan­ schlüssen (216) zum Verbinden mit den Bondinseln (220), dadurch gekenn­ zeichnet, daß die Innenanschlüsse (216a) in den Eckbereichen des Halb­ leiterchips (210) in Richtung auf den Halbleiterchip (210) verlängert sind.
DE19652395A 1996-06-13 1996-12-17 Integrierte Schaltkreisanordnung Ceased DE19652395A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960021244A KR980006195A (ko) 1996-06-13 1996-06-13 와이어 본딩의 안정성을 위한 반도체 칩 패키지의 리드 프레임과 그를 이용한 반도체 칩 패키지
KR1019960055751A KR100210712B1 (ko) 1996-11-20 1996-11-20 와이어 본딩 안정성을 위한 전극 패드 배열을 갖는 반도체 칩을 이용한 반도체 집적회로 소자

Publications (1)

Publication Number Publication Date
DE19652395A1 true DE19652395A1 (de) 1997-12-18

Family

ID=26631909

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19652395A Ceased DE19652395A1 (de) 1996-06-13 1996-12-17 Integrierte Schaltkreisanordnung

Country Status (6)

Country Link
US (1) US5923092A (de)
JP (1) JPH1012658A (de)
CN (1) CN1168537A (de)
DE (1) DE19652395A1 (de)
FR (1) FR2749975B1 (de)
TW (1) TW368737B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004010299A1 (de) * 2004-03-03 2005-10-13 Atmel Germany Gmbh Infrarot-Empfänger-Chip
DE102004064118B4 (de) * 2004-03-03 2012-12-20 Atmel Automotive Gmbh Infrarot-Empfänger-Chip

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692989B2 (en) * 1999-10-20 2004-02-17 Renesas Technology Corporation Plastic molded type semiconductor device and fabrication process thereof
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
KR100314773B1 (ko) * 1999-12-30 2001-11-22 윤종용 반도체 칩 패키지 및 이에 사용되는 리드프레임
US6225685B1 (en) * 2000-04-05 2001-05-01 Advanced Micro Devices, Inc. Lead frame design for reduced wire sweep having a defined gap between tie bars and lead pins
JP2003273210A (ja) * 2002-03-12 2003-09-26 Fujitsu Ltd 半導体装置及びその製造方法
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
JP2005005306A (ja) * 2003-06-09 2005-01-06 Seiko Epson Corp 半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法
TWI250622B (en) * 2003-09-10 2006-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having high quantity of I/O connections and method for making the same
KR100642748B1 (ko) * 2004-07-24 2006-11-10 삼성전자주식회사 리드 프레임과 패키지 기판 및 이들을 이용한 패키지
DE102005035083B4 (de) * 2004-07-24 2007-08-23 Samsung Electronics Co., Ltd., Suwon Bondverbindungssystem, Halbleiterbauelementpackung und Drahtbondverfahren
JP5377366B2 (ja) * 2010-03-08 2013-12-25 ローム株式会社 半導体装置
CN102214589B (zh) * 2011-05-31 2013-04-24 华亚平 垂直芯片电子封装方法
JP5959097B2 (ja) * 2012-07-03 2016-08-02 ルネサスエレクトロニクス株式会社 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245214A (en) * 1991-06-06 1993-09-14 Northern Telecom Limited Method of designing a leadframe and a leadframe created thereby
GB2278956A (en) * 1993-06-09 1994-12-14 At & T Corp Integrated circuit with multiple relative offset bond pad array

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6265449A (ja) * 1985-09-18 1987-03-24 Mitsubishi Electric Corp 半導体集積回路装置
JPH01196138A (ja) * 1988-01-29 1989-08-07 Nec Corp マスタスライス集積回路
US5270570A (en) * 1988-10-10 1993-12-14 Lsi Logic Products Gmbh Lead frame for a multiplicity of terminals
JPH02210856A (ja) * 1989-02-10 1990-08-22 Fujitsu Ltd 半導体装置
US4999700A (en) * 1989-04-20 1991-03-12 Honeywell Inc. Package to board variable pitch tab
JPH03230556A (ja) * 1990-02-06 1991-10-14 Matsushita Electron Corp 半導体装置用リードフレーム
JPH04268749A (ja) * 1991-02-25 1992-09-24 Mitsubishi Electric Corp 半導体装置
JP3046630B2 (ja) * 1991-02-26 2000-05-29 株式会社日立製作所 半導体集積回路装置
KR100552353B1 (ko) * 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
JPH0653266A (ja) * 1992-08-03 1994-02-25 Yamaha Corp 半導体装置
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
JP2834990B2 (ja) * 1993-11-02 1998-12-14 ローム株式会社 クワッド型半導体装置用リードフレームの構造
JPH07231007A (ja) * 1994-02-15 1995-08-29 Toshiba Corp 半導体装置
WO1995028005A2 (en) * 1994-04-07 1995-10-19 Vlsi Technology, Inc. Staggered pad array

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5245214A (en) * 1991-06-06 1993-09-14 Northern Telecom Limited Method of designing a leadframe and a leadframe created thereby
GB2278956A (en) * 1993-06-09 1994-12-14 At & T Corp Integrated circuit with multiple relative offset bond pad array

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004010299A1 (de) * 2004-03-03 2005-10-13 Atmel Germany Gmbh Infrarot-Empfänger-Chip
DE102004010299B4 (de) * 2004-03-03 2008-03-06 Atmel Germany Gmbh Infrarot-Empfänger-Chip
US7538437B2 (en) 2004-03-03 2009-05-26 Atmel Germany Gmbh Infrared receiver chip
DE102004064118B4 (de) * 2004-03-03 2012-12-20 Atmel Automotive Gmbh Infrarot-Empfänger-Chip

Also Published As

Publication number Publication date
FR2749975A1 (fr) 1997-12-19
US5923092A (en) 1999-07-13
FR2749975B1 (fr) 1998-12-04
TW368737B (en) 1999-09-01
CN1168537A (zh) 1997-12-24
JPH1012658A (ja) 1998-01-16

Similar Documents

Publication Publication Date Title
DE19520700B4 (de) Halbleiterbausteinanordnung
DE19709295B4 (de) Halbleiterbaugruppe
DE602004005760T2 (de) Halbleitervorrichtung
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE10295972B4 (de) Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung
DE19801252C1 (de) Halbleiterkomponente
DE19652395A1 (de) Integrierte Schaltkreisanordnung
DE4230187B4 (de) Baueinheit mit Speicher-IC, sowie Verfahren zum Herstellen einer solchen Baueinheit
DE3913221A1 (de) Halbleiteranordnung
DE102006057332B4 (de) Zusammenbau aufweisend ein Substrat und einen auf dem Substrat montierten Chip
DE19708002A1 (de) Halbleiterbauelement und Anschlußrahmen dafür
DE19640225A1 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE19709259B4 (de) Mehrlagiges Bodenanschlussgehäuse
DE4239598A1 (de)
DE2451211A1 (de) Dichte packung fuer integrierte schaltungen
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE4321592B4 (de) Halbleitervorrichtungen sowie ein Chipauflage-Trägerteil und ein Tape-Carrier-Gehäuse hierfür
DE19732807B4 (de) Integriertes Schaltungsbauelement
DE19749539B4 (de) Halbleiterbaustein mit Leiterrahmen und Justierhilfen
DE69736505T2 (de) Halbleiterchipgehäuse in Chip-Grösse
DE602005005444T2 (de) Kontaktstellenstruktur, Leiterplatte und elektronische Vorrichtung
DE19717780A1 (de) Leiterrahmen für eine Halbleiterkomponente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection