DE19640244A1 - Capacitor with an electrode core and a thin layer of precious metal as the first electrode - Google Patents

Capacitor with an electrode core and a thin layer of precious metal as the first electrode

Info

Publication number
DE19640244A1
DE19640244A1 DE1996140244 DE19640244A DE19640244A1 DE 19640244 A1 DE19640244 A1 DE 19640244A1 DE 1996140244 DE1996140244 DE 1996140244 DE 19640244 A DE19640244 A DE 19640244A DE 19640244 A1 DE19640244 A1 DE 19640244A1
Authority
DE
Germany
Prior art keywords
electrode
capacitor
connection structure
dielectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE1996140244
Other languages
German (de)
Inventor
Carlos Dr Espejo-Mazure
Guenther Dr Schindler
Walter Dipl Phys Hartner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1996140244 priority Critical patent/DE19640244A1/en
Priority to PCT/DE1997/002153 priority patent/WO1998015014A1/en
Publication of DE19640244A1 publication Critical patent/DE19640244A1/en
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Abstract

A capacitor with a high epsilon dielectric or ferroelectric layer as a capacitor dialectric wherein the first electrode consists of an electrode core covered by a thin layer containing noble metal. The electrode core is made from material of a connecting structure and/or an oxygen barrier.

Description

Die Erfindung betrifft einen Kondensator in einer integrier­ ten Schaltung, insbesondere in einem integrierten Halbleiter­ speicher.The invention relates to a capacitor in an integrier circuit, especially in an integrated semiconductor Storage.

In integrierten Halbleiterschaltungen, beispielsweise in in­ tegrierten Speichern, ist die Erhöhung der Integrationsdichte ein vorrangiges Ziel. Bei einem Kondensator einer DRAM-Spei­ cherzelle kann der Platzbedarf dadurch verringert werden, daß als Kondensator Dielektrikum ein Paraelektrikum mit hoher Permittivität (Hoch-ε-Dielektrikum) verwendet wird, so daß für einen vorgegebenen Kapazitätswert eine geringere Konden­ satorfläche benötigt wird. Solche Kondensatoren werden in dem Speicher vorzugsweise als sogenannte "Stacked"-Kondensatoren (der Kondensator der Zelle ist oberhalb eines zugehörigen Auswahltransistors angeordnet) eingesetzt.In semiconductor integrated circuits, for example in tegrated storage, is the increase in integration density a primary goal. With a capacitor of a DRAM memory cherzelle the space requirement can be reduced in that as a capacitor dielectric, a paraelectric with high Permittivity (high ε dielectric) is used so that for a given capacity value, lower condensers sator area is required. Such capacitors are used in the Storage preferably as so-called "stacked" capacitors (the capacitor of the cell is above an associated one Selection transistor arranged) used.

Speicherzellen, die als Kondensatordielektrikum paraelektri­ sche Materialien benutzen, verlieren bei Auswahl der Versor­ gungsspannung ihre Ladung und somit ihre gespeicherte Infor­ mation. Ferner müssen diese Zellen wegen des Rest-Leckstroms ständig neu beschrieben werden (Refresh-Time). Der Einsatz eines ferroelektrischen Materials als Kondensatordielektrikum ermöglicht aufgrund der unterschiedlichen Polarisationsrich­ tungen des Ferroelektrikums den Bau eines nicht-flüchtigen Speichers (FRAM), der seine Information bei Ausfall der Ver­ sorgungsspannung nicht verliert und auch nicht ständig neu beschrieben werden muß. Der Rest-Leckstrom der Zelle beein­ flußt nicht das gespeicherte Signal.Memory cells that are used as capacitor dielectric paraelektri If you choose the right materials, you lose the supplier voltage their charge and thus their stored information mation. Furthermore, these cells have to leak due to the residual current are constantly rewritten (refresh time). The stake of a ferroelectric material as a capacitor dielectric enables due to the different polarization direction of the ferroelectric to build a non-volatile Memory (FRAM), which stores its information in the event of failure of the ver supply voltage does not lose and is not constantly new must be described. The residual leakage current of the cell affects does not flow the stored signal.

Zur Lösung der genannten Probleme sind verschiedene Hoch-ε- Dielektrika und Ferroelektrika aus der Literatur bekannt. Beispiele sind Barium-Strontium-Titanat (BST), Strontium- Titanat (ST) oder Blei-Zirconium-Titanat (PZT), wie bei­ spielsweise in den Artikeln Jap. Journal of Applied Physics, Vol. 34 (1995), Seiten 5178 bis 5183 und Seiten 5224 bis 5229 beschrieben. Die Herstellung dieser Materialien erfolgt durch einen Sputter-, Spin-on- oder Abscheideprozeß, der hohe Tem­ peraturen in einer sauerstoffhaltigen Atmosphäre benötigt. Dies hat zur Folge, daß die in der Halbleitertechnologie als Elektrodenmaterial verwendeten leitfähigen Materialien (zum Beispiel Polysilizium, Aluminium oder Wolfram) ungeeignet sind, da sie unter diesen Bedingungen oxidieren. Daher wird zumindest die erste Elektrode üblicherweise im wesentlichen aus einem Edelmetall wie Platin oder Ruthenium hergestellt. Diese neuen Elektrodenmaterialien sind jedoch für die Halb­ leitertechnologie relativ unbekannte Substanzen. Sie sind schwierig aufzubringen und nur bei geringer Schichtdicke be­ friedigend strukturierbar. Ferner sind sie sauerstoffdurch­ lässig, was zur Folge hat, daß während der Herstellung des Kondensatordielektrikums tieferliegende Strukturen oxidiert werden und ein ausreichender Kontakt zwischen erster Elektro­ de und dem Auswahltransistor nicht gewährleistet ist. Daher ist eine Barriere unterhalb des Kondensatordielektrikums not­ wendig, die eine Sauerstoffdiffusion unterdrückt.Various high-ε Dielectrics and ferroelectrics known from the literature. Examples are barium strontium titanate (BST), strontium  Titanate (ST) or lead zirconium titanate (PZT), as with for example in the articles Jap. Journal of Applied Physics, Vol. 34 (1995), pages 5178 to 5183 and pages 5224 to 5229 described. These materials are manufactured by a sputtering, spin-on or deposition process, the high tem temperatures in an oxygen-containing atmosphere. This has the consequence that the in semiconductor technology as Electrode material used conductive materials (for Example polysilicon, aluminum or tungsten) unsuitable because they oxidize under these conditions. Therefore at least the first electrode usually essentially made from a precious metal such as platinum or ruthenium. However, these new electrode materials are for half ladder technology relatively unknown substances. they are difficult to apply and only with thin layers structurable peacefully. Furthermore, they are oxygen-permeable casual, which means that during the manufacture of the Capacitor dielectric oxidized underlying structures and there is sufficient contact between the first electric de and the selection transistor is not guaranteed. Therefore a barrier below the capacitor dielectric is necessary agile, which suppresses oxygen diffusion.

Bisher wurde der Kondensator mit dem Hoch-ε-Dielektrikum oder Ferroelektrikum als Kondensatordielektrikum meist nach Fer­ tigstellung der konventionellen CMOS-Transistor-Struktur über dem Isolationsgebiet, das benachbarte Speicherzellen vonein­ ander trennt, als planarer Kondensator hergestellt. Der Vor­ teil dabei ist, daß zur Herstellung des planaren Kondensator­ dielektrikums ein Sputter- oder Solgelverfahren benutzt wer­ den kann, und daß ferner durch das Aufbringen des Dielektri­ kums, das in stark oxidierender Umgebung stattfindet, die Diffusion des Sauerstoffs durch die erste Elektrode hindurch der darunterliegenden Schicht nicht mehr schaden kann, da sich hier bereits ein Oxid befindet. Würde man die ferro- oder dielektrische Schicht direkt über der Anschlußstruktur zum Transistor aufbringen, erhielte man aufgrund der statt­ findenden Aufoxidation keine leitfähige Verbindung. Die Me­ tallisierung erfolgt üblicherweise nach der Fertigstellung des Kondensators, weil die Abscheidetemperatur über der Schmelztemperatur des Aluminiums liegt. Nachteilig bei diesem Zellkonzept ist der große Platzbedarf des planaren Kondensa­ tors und der daraus resultierenden Speicherzelle.So far, the capacitor with the high ε dielectric or Ferroelectric as a capacitor dielectric mostly after Fer completion of the conventional CMOS transistor structure via the isolation area that adjacent memory cells from one separates other than manufactured as a planar capacitor. The before part of it is that to produce the planar capacitor dielectric uses a sputtering or sol gel process that can, and that further by the application of the dielectric kums, which takes place in a strongly oxidizing environment, the Diffusion of oxygen through the first electrode can no longer harm the underlying layer, because there is already an oxide here. Would the ferro- or dielectric layer directly over the connection structure would apply to the transistor, one would get because of the instead  finding oxidizing no conductive connection. The Me tallization usually takes place after completion of the capacitor because the deposition temperature is above the Melting temperature of the aluminum is. A disadvantage of this Cell concept is the large space requirement of the planar condenser tors and the resulting memory cell.

Aufgabe der vorliegenden Erfindung ist es, einen Kondensator mit einem Hoch-ε-Dielektrikum oder Ferroelektrikum als Kon­ densatordielektrikum anzugeben, der einfach herstellbar ist und bei Integration in einer Speicherzelle einen geringen Platzbedarf aufweist. Ferner soll ein Herstellverfahren für einen solchen Kondensator angegeben werden.The object of the present invention is a capacitor with a high ε dielectric or ferroelectric as a con specify the dielectric dielectric that is easy to manufacture and a small one when integrated in a memory cell Has space requirements. Furthermore, a manufacturing process for such a capacitor can be specified.

Diese Aufgabe wird durch einen Kondensator mit den Merkmalen des Patentanspruchs 1 sowie durch ein Verfahren mit den Merk­ malen des Patentanspruchs 8 gelöst. Weiterbildungen sind Ge­ genstand von Unteransprüchen.This task is accomplished by a capacitor with the characteristics of claim 1 and by a method with the Merk paint the patent claim 8 solved. Further training is Ge subject of subclaims.

Bei der Erfindung besteht die erste Elektrode des Kondensa­ tors aus einem Elektrodenkern und einer darauf angeordneten dünnen edelmetallhaltigen Schicht. Der Elektrodenkern besteht aus dem gleichen Material wie die Anschlußstruktur (Plug) oder die Barriere oder setzt sich aus diesen beiden Materia­ lien zusammen. Die untere Elektrode wird also im wesentlichen aus dem Plug- oder dem Barrierenmaterial geformt und besitzt lediglich eine Auflage aus beispielsweise Platin. Anstelle von Platin kann alternativ Indium, Ruthenium, Palladium etc., oder ein leitendes Oxid wie RuO₂, IrO₂ etc. eingesetzt wer­ den.In the invention, the first electrode is the condenser tors from an electrode core and one arranged thereon thin layer containing precious metal. The electrode core is there made of the same material as the connection structure (plug) or the barrier or is made up of these two materia lien together. So the bottom electrode is essentially molded from the plug or barrier material and has just an edition of platinum, for example. Instead of of platinum, alternatively indium, ruthenium, palladium etc., or a conductive oxide such as RuO₂, IrO₂ etc. who used the.

Für die Anschlußstruktur wird bevorzugt Wolfram oder Polysi­ lizium eingesetzt als Barrierenmaterial können beispielswei­ se Nitride oder Carbide wie WN, WC, WTiN, TaN, TiN, TiC usw. verwendet werden. Diese Materialien sind leichter zu struktu­ rieren als Platin, geeignete Ätzprozesse sind dem Fachmann bekannt. Die Anschlußstruktur wird durch die Barriere vor der sauerstoffhaltigen Atmosphäre bei der Abscheidung des Konden­ satordielektrikums vor der Oxidation geschützt. Hierauf folgt nun eine dünne edelmetallhaltige Schicht, die sich leichter strukturieren läßt als eine dicke Schicht. Danach werden das Kondensatordielektrikum und die zweite Elektrode hergestellt. Vorzugsweise besitzt die zweite Elektrode an ihrer Grenzflä­ che zum Kondensatordielektrikum ebenfalls eine dünne edelme­ tallhaltige Schicht (Symmetrieeffekte, insbesondere des Leck­ stroms und der ferroelektrischen Hysteresekurve).Tungsten or polysi is preferred for the connection structure Silicon used as a barrier material can, for example Nitrides or carbides like WN, WC, WTiN, TaN, TiN, TiC etc. be used. These materials are easier to structure rieren as platinum, suitable etching processes are the expert known. The connection structure is through the barrier in front of the  oxygen-containing atmosphere during the deposition of the condensate protected against oxidation. It follows now a thin layer containing noble metal, which lightens itself can be structured as a thick layer. After that, that will be Capacitor dielectric and the second electrode made. The second electrode preferably has at its interface to the capacitor dielectric also a thin noble layer containing tall (effects of symmetry, especially of the leak currents and the ferroelectric hysteresis curve).

Die Anschlußstruktur kann durch eine selektive Kontaktloch­ auffüllung oder durch eine ganzflächige Abscheidung mit einem anschließenden Ätzprozeß hergestellt werden. Bei diesem Ätz­ prozeß wird vorzugsweise gleichzeitig der Elektrodenkern her­ gestellt. Bei einer aus Wolfram bestehenden Anschlußstruktur kann eine dazu selbstjustierte Barriere durch eine RTP-Nitri­ dation (Rapid Thermal Processing) mit stickstoffhaltigen Ga­ sen erzeugt werden.The connection structure can be through a selective contact hole filling or by a full-surface separation with a subsequent etching process. With this etch process is preferably at the same time the electrode core posed. For a connection structure made of tungsten can create a self-adjusted barrier using an RTP nitri dation (Rapid Thermal Processing) with nitrogenous Ga sen are generated.

Die Erfindung wird im folgenden anhand zweier Ausführungsbei­ spiele, die in den Fig. 1 und 2 dargestellt sind, näher erläutert.The invention is explained below with reference to two games Ausführungsbei, which are shown in FIGS. 1 and 2, explained in more detail.

Fig. 1 zeigt einen Querschnitt durch ein Silizium-Halblei­ tersubstrat 1 mit einer sogenannten Stacked-Capacitor-Spei­ cherzelle. An der Substratoberfläche sind zwei S/D-Gebiete 3, 4 des Auswahltransistors sowie ein Isolationsgebiet 2 zur Isolation von einer benachbarten Zellen angeordnet. Der Aus­ wahltransistor umfaßt ferner ein isoliert auf der Substrato­ berfläche aufgebrachtes Gate 5. Die Substratoberfläche ist mit einer Isolationsschicht 6, 7 bedeckt, die in diesem Fall aus einer Siliziumoxid/Siliziumnitrid-Doppelschicht besteht. In diese Isolationsschicht 6, 7 wird ein Kontaktloch mit ei­ nem bekannten Verfahren geätzt, das das S/D-Gebiet 3 frei­ legt. Es wird ganzflächig Wolfram abgeschieden und mit Hilfe einer Fototechnik so strukturiert, daß ein aufgefülltes Kon­ taktloch (Anschlußstruktur 8) und ein darüber verbleibender Teil 9 der Wolframschicht gebildet wird. Dafür kann ein be­ kannter Ätzprozeß eingesetzt werden. Nun wird eine RTP- Nitridation durchgeführt, so daß eine zum Schichtteil 9 selbstjustierte Barriere 10 aus Wolframnitrid erzeugt wird, die das Wolfram 9 vollständig bedeckt. Das verbleibende Wolf­ ram 9 und die Barriere 10 bilden zusammen den Elektrodenkern der ersten Elektrode. Anschließend wird eine dünne Platin- Schicht 11 aufgebracht und strukturiert. Dazu kann eine Ar­ gon-Ionen-Ätzung eingesetzt werden. Die verbleibende Platin- Schicht 11 bedeckt quasi als Auflage die gesamte Barriere 10 und gegebenenfalls einen Teil der umgebenden Isolations­ schicht 7. Der obere Teil der Isolationsschicht aus Silizium­ nitrid gewährleistet eine verbesserte Haftung des Platins auf der Isolationsschicht, da Siliziumnitrid als Haftvermittler für Edelmetallschichten wirkt. Die erste Elektrode setzt sich also zusammen aus Wolfram 9 (gleichzeitig Material der An­ schlußstruktur 8) und der Barriere 10, die zusammen den Elek­ trodenkern bilden, sowie der dünnen Platin-Schicht 11. Die Form der ersten Elektrode ist dabei im wesentlichen durch die Strukturierung des Wolfram 9 bestimmt. Schließlich wird das Hoch-ε-Kondensatordielektrikum 12 BST und darauf die zweite Elektrode 13 beispielsweise aus Platin aufgebracht. Fig. 1 shows a cross section through a silicon semiconductor substrate 1 with a so-called stacked capacitor memory cell. Two S / D regions 3 , 4 of the selection transistor and an insulation region 2 for the isolation of an adjacent cell are arranged on the substrate surface. The selection transistor further comprises an insulated gate 5 applied to the substrate surface. The substrate surface is covered with an insulation layer 6 , 7 , which in this case consists of a silicon oxide / silicon nitride double layer. In this insulation layer 6 , 7 , a contact hole is etched using a known method, which exposes the S / D region 3 . It is deposited over the entire surface of tungsten and structured with the help of a photo technique so that a filled contact hole Kon (connection structure 8 ) and a remaining part 9 of the tungsten layer is formed. A known etching process can be used for this. An RTP nitridation is now carried out, so that a barrier 10 of tungsten nitride which is self-aligned to the layer part 9 and which completely covers the tungsten 9 is produced . The remaining wolf ram 9 and the barrier 10 together form the electrode core of the first electrode. A thin platinum layer 11 is then applied and structured. Ar-ion etching can be used for this. The remaining platinum layer 11 covers the entire barrier 10 and, as the case may be, part of the surrounding insulation layer 7 as a support . The upper part of the insulation layer made of silicon nitride ensures improved adhesion of the platinum to the insulation layer, since silicon nitride acts as an adhesion promoter for noble metal layers. The first electrode is thus composed of tungsten 9 (at the same time material of the connection structure 8 ) and the barrier 10 , which together form the electrode core, and the thin platinum layer 11 . The shape of the first electrode is essentially determined by the structuring of the tungsten 9 . Finally, the high-ε capacitor dielectric 12 BST and the second electrode 13 made of platinum, for example, are applied.

Fig. 2 zeigt ein zweites Ausführungsbeispiel der Erfindung, wobei im folgenden nur die Unterschiede zu Fig. 1 erläutert werden. Die Anschlußstruktur 8 besteht in diesem Fall aus se­ lektiv abgeschiedenem Wolfram oder aus dotiertem Polysilizi­ um, ihre Oberkante liegt in einer Ebene mit der Oberkante der Isolationsschicht 7. Darauf wird eine Titannitrid-Schicht aufgebracht und zu dem Elektrodenkern strukturiert. Das ver­ bleibende Titannitrid 10 stellt gleichzeitig die Sauerstoff­ barriere dar. Wie im ersten Ausführungsbeispiel ist darauf eine dünne Platin-Schicht 11 aufgebracht. Die Barriere 10 und die Platin-Schicht 11 bilden zusammen die erste Elektrode, die Form der ersten Elektrode wird dabei durch die Barriere 10 als Elektrodenkern bestimmt. Das weitere Vorgehen ist wie oben beschrieben. FIG. 2 shows a second exemplary embodiment of the invention, only the differences from FIG. 1 being explained below. In this case, the connection structure 8 consists of selectively deposited tungsten or of doped polysilicon, its upper edge lies in one plane with the upper edge of the insulation layer 7 . A titanium nitride layer is applied thereon and structured to form the electrode core. The remaining titanium nitride 10 also represents the oxygen barrier. As in the first exemplary embodiment, a thin platinum layer 11 is applied thereon. The barrier 10 and the platinum layer 11 together form the first electrode, the shape of the first electrode being determined by the barrier 10 as the electrode core. The further procedure is as described above.

Claims (11)

1. Kondensator in einer integrierten Halbleiterschaltung
  • - mit einer ersten Elektrode (9, 10, 11), die über eine An­ schlußstruktur (8) an ein leitfähiges Gebiet (3) in einem Halbleitersubstrat (1) angeschlossen ist,
  • - mit einer zweiten Elektrode (13),
  • - mit einem Kondensatordielektrikum (12), das die erste und zweite Elektrode voneinander isoliert und aus einem Hoch-ε- Dielektrikum oder einem Ferroelektrikum besteht,
  • - mit einer Barriere (10), die unterhalb des Kondensatordi­ elektrikums (12) angeordnet ist,
1. Capacitor in a semiconductor integrated circuit
  • - With a first electrode ( 9 , 10 , 11 ), which is connected via a connection structure ( 8 ) to a conductive region ( 3 ) in a semiconductor substrate ( 1 ),
  • - With a second electrode ( 13 ),
  • with a capacitor dielectric ( 12 ) which insulates the first and second electrodes from one another and consists of a high-ε dielectric or a ferroelectric,
  • - With a barrier ( 10 ) which is arranged below the capacitor electric ( 12 ),
wobei die erste Elektrode einen Elektrodenkern (9, 10) und eine demgegenüber dünne edelmetallhaltigen Schicht (11) um­ faßt, und der Elektrodenkern (9, 10) aus dem Material der An­ schlußstruktur (8) und/oder der Barriere (10) besteht.wherein the first electrode comprises an electrode core ( 9 , 10 ) and a thin noble metal-containing layer ( 11 ), and the electrode core ( 9 , 10 ) consists of the material of the connection structure ( 8 ) and / or the barrier ( 10 ). 2. Kondensator nach Anspruch 1, bei dem die Anschlußstruktur aus Wolfram besteht.2. capacitor according to claim 1, in which the connection structure consists of tungsten. 3. Kondensator nach einem der Ansprüche 1 bis 2, bei dem die Barriere aus einem leitfähigen Nitrid besteht.3. capacitor according to one of claims 1 to 2, where the barrier is made of a conductive nitride. 4. Kondensator nach einem der Ansprüche 1 bis 3, bei dem die zweite Elektrode eine edelmetallhaltige Schicht umfaßt, die an das Kondensatordielektrikum (11) angrenzt.4. A capacitor according to any one of claims 1 to 3, wherein the second electrode comprises a layer containing noble metal, which is adjacent to the capacitor dielectric ( 11 ). 5. Kondensator nach einem der Ansprüche 1 bis 4, bei dem die erste Elektrode die Anschlußstruktur (8) und eine zur Anschlußstruktur benachbarte Isolationsschicht (6, 7) be­ deckt.5. A capacitor according to any one of claims 1 to 4, wherein the first electrode covers the connection structure ( 8 ) and an insulation layer ( 6 , 7 ) adjacent to the connection structure. 6. Kondensator nach Anspruch 5, bei dem die Isolationsschicht in ihrem oberen Teil aus Sili­ ziumnitrid besteht. 6. capacitor according to claim 5, in which the insulation layer in its upper part made of sili Zium nitride exists.   7. Kondensator nach einem der Ansprüche 1 bis 6, bei dem die edelmetallhaltige Schicht (11) aus Platin be­ steht.7. Capacitor according to one of claims 1 to 6, wherein the noble metal-containing layer ( 11 ) consists of platinum be. 8. Herstellverfahren für einen Kondensator in einer inte­ grierten Halbleiterschaltung,
  • - bei dem auf einem Substrat (1) ein Elektrodenkern (9, 10) erzeugt wird, der über einen Anschlußstruktur (8) mit einem leitfähigen Gebiet (3) im Halbleitersubstrat (1) verbunden ist, und der eine Sauerstoffbarriere (10) umfaßt,
  • - bei dem auf dem Elektrodenkern (9, 10) eine edelmetallhal­ tige Schicht (11) erzeugt wird, die eine geringere Schicht­ dicke als der Elektrodenkern aufweist und die gesamte frei­ liegende Oberfläche des Elektrodenkerns bedeckt,
  • - bei dem auf der edelmetallhaltigen Schicht (11) ein Konden­ satordielektrikum (12) erzeugt wird, das aus einem Hoch-ε- Dielektrikum oder Ferroelektrikum besteht,
  • - bei dem auf dem Kondensatordielektrikum (12) eine zweite Elektrode (13) erzeugt wird.
8. Manufacturing method for a capacitor in an integrated semiconductor circuit,
  • - In which an electrode core ( 9 , 10 ) is produced on a substrate ( 1 ), which is connected via a connection structure ( 8 ) to a conductive region ( 3 ) in the semiconductor substrate ( 1 ) and which comprises an oxygen barrier ( 10 ),
  • - In which on the electrode core ( 9 , 10 ) a noble metal-containing layer ( 11 ) is produced, which has a smaller layer thickness than the electrode core and covers the entire exposed surface of the electrode core,
  • - in which a capacitor dielectric ( 12 ) is produced on the layer ( 11 ) containing noble metal, which consists of a high-ε dielectric or ferroelectric,
  • - In which a second electrode ( 13 ) is generated on the capacitor dielectric ( 12 ).
9. Herstellverfahren nach Anspruch 8, bei dem die Anschlußstruktur (8) aus Wolfram besteht.9. The manufacturing method according to claim 8, wherein the connection structure ( 8 ) consists of tungsten. 10. Herstellverfahren nach Anspruch 9, bei dem eine selbstjustierte Barriere (10) durch Nitridation erzeugt wird.10. The manufacturing method according to claim 9, wherein a self-aligned barrier ( 10 ) is generated by nitridation.
DE1996140244 1996-09-30 1996-09-30 Capacitor with an electrode core and a thin layer of precious metal as the first electrode Ceased DE19640244A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE1996140244 DE19640244A1 (en) 1996-09-30 1996-09-30 Capacitor with an electrode core and a thin layer of precious metal as the first electrode
PCT/DE1997/002153 WO1998015014A1 (en) 1996-09-30 1997-09-23 Capacitor with an electrode core and a thin noble metal layer used as a first electrode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1996140244 DE19640244A1 (en) 1996-09-30 1996-09-30 Capacitor with an electrode core and a thin layer of precious metal as the first electrode

Publications (1)

Publication Number Publication Date
DE19640244A1 true DE19640244A1 (en) 1998-04-02

Family

ID=7807404

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1996140244 Ceased DE19640244A1 (en) 1996-09-30 1996-09-30 Capacitor with an electrode core and a thin layer of precious metal as the first electrode

Country Status (2)

Country Link
DE (1) DE19640244A1 (en)
WO (1) WO1998015014A1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842684C1 (en) * 1998-09-17 1999-11-04 Siemens Ag Integrated circuit high-permittivity capacitor arranged on support structure in semiconductor arrangement e.g. for DRAM circuit or ADC
EP1011144A1 (en) * 1998-12-16 2000-06-21 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
DE19919110A1 (en) * 1999-04-27 2000-11-09 Siemens Ag Process for structuring a metal or metal silicide layer and a capacitor produced with this process
EP1128417A2 (en) * 2000-02-22 2001-08-29 Matsushita Electronics Corporation Semiconductor memory device
WO2003092051A2 (en) * 2002-04-26 2003-11-06 Infineon Technologies Ag Barrier for capacitor over plug structures

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0697719A2 (en) * 1994-08-01 1996-02-21 Texas Instruments Incorporated Microelectronic structure including a conductive exotic-nitride barrier layer for high-dielectric-constant material electrodes and method of fabricating the same
US5534458A (en) * 1993-06-23 1996-07-09 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device with high dielectric capacitor having sidewall spacers

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
KR100190558B1 (en) * 1995-03-04 1999-10-15 구본준 Ferroelectric and capacitor of semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5534458A (en) * 1993-06-23 1996-07-09 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device with high dielectric capacitor having sidewall spacers
EP0697719A2 (en) * 1994-08-01 1996-02-21 Texas Instruments Incorporated Microelectronic structure including a conductive exotic-nitride barrier layer for high-dielectric-constant material electrodes and method of fabricating the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IBM Technical Disclosure Bulletin, Vol. 38, Nr. 11, Nov. 1995, S. 197-199 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19842684C1 (en) * 1998-09-17 1999-11-04 Siemens Ag Integrated circuit high-permittivity capacitor arranged on support structure in semiconductor arrangement e.g. for DRAM circuit or ADC
EP1011144A1 (en) * 1998-12-16 2000-06-21 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
DE19919110A1 (en) * 1999-04-27 2000-11-09 Siemens Ag Process for structuring a metal or metal silicide layer and a capacitor produced with this process
DE19919110C2 (en) * 1999-04-27 2002-06-27 Infineon Technologies Ag Process for structuring a metal or metal silicide layer and a capacitor produced with this process
US6537900B2 (en) 1999-04-27 2003-03-25 Infineon Technologies Ag Method for patterning a metal or metal silicide layer and a capacitor structure fabricated by the method
EP1128417A2 (en) * 2000-02-22 2001-08-29 Matsushita Electronics Corporation Semiconductor memory device
EP1128417A3 (en) * 2000-02-22 2005-09-14 Matsushita Electric Industrial Co., Ltd. Semiconductor memory device
WO2003092051A2 (en) * 2002-04-26 2003-11-06 Infineon Technologies Ag Barrier for capacitor over plug structures
WO2003092051A3 (en) * 2002-04-26 2004-02-05 Infineon Technologies Ag Barrier for capacitor over plug structures
CN100362626C (en) * 2002-04-26 2008-01-16 因芬尼昂技术股份公司 Barrier for capacitor over plug structures

Also Published As

Publication number Publication date
WO1998015014A1 (en) 1998-04-09

Similar Documents

Publication Publication Date Title
DE10000005C1 (en) Method for producing a ferroelectric semiconductor memory
DE19625883C2 (en) Capacitor structure of a semiconductor device and method for producing the same
DE19543539C1 (en) Method for producing a memory cell arrangement
DE19838741A1 (en) A metal-insulator-metal capacitor for a dynamic random access memory (DRAM) device
DE19640246A1 (en) Protected barrier semiconductor device for a stacked cell
DE10028424A1 (en) DRAM memory cell for DRAM memory device and its manufacturing method
DE10014315A1 (en) Semiconductor memory, especially with a ferroelectric capacitor, has a barrier metal covered at its side by an oxygen penetration preventing film and at its top by a lower capacitor electrode
DE19842704C2 (en) Manufacturing process for a capacitor with a high epsilon dielectric or a ferroelectric according to the fin stack principle using a negative mold
DE19649670A1 (en) Method of manufacturing a capacitor of a semiconductor device and associated arrangement
DE19712540C1 (en) Manufacturing method for a capacitor electrode made of a platinum metal
DE4327813A1 (en) Dual cell plate structure DRAM mfr. - has insulation films and conductor packing consisting of materials with different etching properties
DE19834649C1 (en) Method of manufacturing a memory cell
EP0859405B1 (en) Method of manufacturing a raised capacitor electrode
DE19620185C2 (en) Method of manufacturing a capacitor of a semiconductor device
EP1202333B1 (en) Storage capacitor, contact structure and method of manufacturing
DE10120302A1 (en) Semiconductor component and method for its production
DE19950540B4 (en) Process for the preparation of a capacitor electrode with barrier structure
EP0954030A1 (en) Process of manufacturing a capacitor for a semiconductor memory
DE19640244A1 (en) Capacitor with an electrode core and a thin layer of precious metal as the first electrode
DE19842684C1 (en) Integrated circuit high-permittivity capacitor arranged on support structure in semiconductor arrangement e.g. for DRAM circuit or ADC
DE19640413A1 (en) Method for manufacturing barrier-free semiconductor memory devices
DE10164741A1 (en) Multiple deposition of metal layers to produce the upper capacitor electrode of a trench capacitor
DE19640448C1 (en) Stacked cell capacitor-containing integrated circuit production
DE19620833A1 (en) Production of capacitor for semiconductor device
DE19640218C2 (en) Integrated semiconductor memory arrangement with storage capacitors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection