DE19625883C2 - Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben - Google Patents
Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselbenInfo
- Publication number
- DE19625883C2 DE19625883C2 DE19625883A DE19625883A DE19625883C2 DE 19625883 C2 DE19625883 C2 DE 19625883C2 DE 19625883 A DE19625883 A DE 19625883A DE 19625883 A DE19625883 A DE 19625883A DE 19625883 C2 DE19625883 C2 DE 19625883C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- electrode
- produced
- insulating layer
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Description
Die Erfindung betrifft die Kondensatorstruktur eines Halb
leiterbauteils sowie ein Verfahren zum Herstellen derselben,
zum Erhöhen der Zuverlässigkeit und auch der Kapazität bei
einem hochintegrierten Bauteil wie einem DRAM.
Im allgemeinen verfügt ein DRAM über einen einfachen Aufbau,
bei dem ein Transistor und ein Kondensator eine Zelle bil
den, wodurch große Kapazität und auch niedrige Kosten er
zielbar sind. Demgemäß werden DRAMs für verschiedene Arten
elektronischer Erzeugnisse einschließlich Computern in gro
ßem Umfang verwendet, wobei sich der Anwendungsbereich der
selben kontinuierlich ausgeweitet hat. Derzeit befinden sich
DRAMs mit 16 Mb und 64 Mb in Massenherstellung, und DRAMs
mit 256 Mb oder 1 Gb befinden sich in einem frühen Entwick
lungsstadium. Mit zunehmender Integration von DRAMs verrin
gert sich die Kondensatorfläche innerhalb einer Zelle
schnell. Daher treten Herstelltechniken in den Vordergrund,
mit denen Kondensatoren herstellbar sind, die auf verringer
ter Fläche dieselbe Kapazität wie bisher aufweisen, damit
die Integration von DRAMs verbessert werden kann.
Nachfolgend wird ein Kondensator eines üblichen DRAM unter
Bezugnahme auf die beigefügten Zeichnungen 1a und 1b be
schrieben, die Schnittansichten sind, die den Aufbau eines
üblichen Kondensators mit einem Film mit hoher Dielektrizi
tätskonstante zeigen.
Betreffend die Herstellung von Kondensatoren erfolgten akti
ve Untersuchungen hinsichtlich der Verwendung von Materia
lien mit hoher Dielektrizitätskonstante, wie BaSrTiO3(BST),
BaTiO3, SrTiO3 und PbZrO3. Wenn jedoch derartige Materialien
als dielektrischer Film bei einem Kondensator verwendet wer
den, bestehen die folgenden Einschränkungen:
- - Erstens entsteht, wenn als Speicherknotenschicht (untere Elektrode) Polysilizium verwendet wird, ein Grenzflächen- Oxidfilm zwischen der Elektrode und dem Film mit hoher Di elektrizitätskonstante, wodurch die Verwendbarkeit aufgeho ben ist.
- - Ferner sollten, da die Abscheidung des Films mit hoher Di elektrizitätskonstante bei hohen Temperaturen von 600- 700°C ausgeführt wird, Materialien mit hohem Schmelzpunkt, die nicht oxidieren, für die Elektrode verwendet werden.
Demgemäß benötigt die Herstellung von Kondensatoren unter
Verwendung eines Materials mit hoher Dielektrizitätskonstan
te eine Verbesserung des Aufbaus der Specherknotenelektrode
sowie eine Entwicklung des zugehörigen Prozesses.
Anders gesagt, sollte, damit eine Polysiliziumelektrode ver
wendet werden kann, eine mehrschichtige Elektrode entwickelt
werden, in der eine Sperrschicht ausgebildet ist, um die
Ausbildung eines Grenzflächen-Oxidfilms zwischen dem dielek
trischen Film und der Elektrode zu verhindern.
Ferner sollte zum Herstellen einer Elektrode unter Verwen
dung von Materialien wie Pt, Pd, Rh, Ru usw. die Entwicklung
von Ätzprozessen vorangetrieben werden, jedoch besteht dies
bezüglich derzeit noch kein Erfolg.
Fig. 1a veranschaulicht einen typischen Kondensator mit
einem Film hoher Dielektrizitätskonstante, wie er in IEDM
'91 "A Stacked Capacitor With (BaxSr1-x)TiO3 for 256 M DRAM"
von Koyanma et al, auf den Seiten 823-826 veröffentlicht
ist.
Auf einem Bauteil-Isolierbereich eines Halbleitersubstrats 1
wird ein Feldoxidfilm 2 hergestellt. Im Halbleitersubstrat 1
werden zu beiden Seiten einer auf einem aktiven Bereich aus
gebildeten Gateelektrode 4 Fremdstoff-Diffusionsbereiche 3a
und 3b von LDD-Struktur ausgebildet. Durch ein Kontaktloch
in einem auf der gesamten Oberfläche ausgebildeten Zwischen
schicht-Isolierfilm 6 hindurch wird eine Kontaktsäule 5 zum
Verbinden der Fremdstoff-Diffusionsbereiche 3a und 3b mit
einer oberen Elektrode ausgebildet. Eine Metallsperrschicht
7a aus TiN wird mit vorbestimmter Breite auf dem Zwischen
schicht-Isolierfilm 6 einschließlich der Kontaktsäule 5 her
gestellt. Auf der Metallsperrschicht 7a wird eine aus Pt be
stehende untere Elektrode 7b hergestellt. Auf der gesamten
Oberfläche in einem Kondensatorbereich wird ein aus BST be
stehender Film 8 hoher Dielektrizitätskonstante hergestellt,
auf dem eine aus Pt bestehende obere Elektrode 9 hergestellt
wird, wodurch ein Kondensator fertiggestellt ist.
Beim vorstehend angegebenen Kondensator mit dem Film hoher
Dielektrizitätskonstante kommt es zu Leckströmen, wenn die
Stufenüberdeckung in einem Winkelbereich (A) des aus BST
bestehenden Films 8 hoher Dielektrizitätskonstante schlecht
ist.
In einem Bereich (B), in dem die aus TiN oder Ta bestehende
Metallsperrschicht 7a freiliegt, oxidiert diese, was den
Kontaktwiderstand erhöht, wenn der aus BST bestehende Film
hoher Dielektrizitätskonstante abgeschieden wird. Ferner ist
die Anhaftung zwischen der Metallsperrschicht 7a und der
unteren Elektrode 7b geschwächt, wodurch sich diese untere
Elektrode 7b abheben kann.
In Fig. 1b ist eine Struktur dargestellt, die vorgeschlagen
wurde, um die vorstehend angegebenen Nachteile bei einem
Kondensator mit einem Film hoher Dielektrizitätskonstante zu
meistern. Es handelt sich um einen Aufbau, wie er im US-
Patent 5,335,138 offenbart ist.
Auf einem Bauteil-Isolierbereich eines Halbleitersubstrats 1
wird ein Feldoxidfilm 2 hergestellt. Im Halbleitersubstrat 1
werden zu beiden Seiten einer auf einem aktiven Bereich her
gestellten Gateelektrode 4 Fremdstoff-Diffusionsbereiche 3a
und 3b mit LDD-Struktur ausgebildet. Durch ein Kontaktloch
in einem auf der gesamten Oberfläche ausgebildeten Zwischen
schicht-Isolierfilm 6 hindurch wird eine Kontaktsäule 5 zum
Verbinden der Fremdstoff-Diffusionsbereiche 3a und 3b mit
der oberen Elektrode hergestellt. Auf dem Zwischenschicht-
Isolierfilm 6 einschließlich der Kontaktsäule 5 wird eine
aus TiN bestehende Metallsperrschicht 7a mit vorbestimmter
Breite hergestellt, auf der wiederum eine aus Pt bestehende
untere Elektrode 7b hergestellt wird. Auf der Seite der Me
tallsperrschicht 7a und der unteren Elektrode 7b wird eine
leitende Seitenwand 10 ausgebildet. Auf der gesamten Fläche
des Kondensatorbereichs wird ein aus BST bestehender Film 8
hoher Dielektrizitätskonstante hergestellt, auf dem eine aus
Pt bestehende obere Elektrode 9 ausgebildet wird, um dadurch
einen Kondensator fertigzustellen.
Bei der vorstehend angegebenen Kondensatorstruktur ist, um
Schwierigkeiten hinsichtlich einer Zunahme von Leckströmen
und einer Oxidation der Metallsperrschicht zu überwinden,
die leitende Seitenwand 10 aus leitenden Materialien wie Si
liziumnitrid an der Seite der Metallsperrschicht 7a und der
unteren Elektrode 7b ausgebildet.
In einem Kondensator mit einem Film hoher Dielektrizitäts
konstante, wie oben beschrieben, sollte, um die Schwierig
keit eines Leckstroms aufgrund einer schlechten Stufenüber
deckung an der leitenden Seitenwand 10, der Film hoher Di
elektrizitätskonstante mit geeigneter Dicke abgeschieden
werden. Dadurch verringert sich die effektive Kapazität des
Kondensators (da die Kapazität der Hauptfläche abnimmt, wenn
die Dicke des dielektrischen Films an der Oberfläche der
Elektrode zunimmt).
Außerdem ist es schwierig, da der obige, herkömmliche Kon
densator mit einem Film hoher Dielektrizitätskonstante eine
einfache Stapelstruktur aufweist, eine Kapazität zu erzie
len, wie sie bei erhöhter Integration von Speicherbauteilen
für die Einheitszelle in einem einen Kondensator bildenden
Bereich erforderlich ist.
Eine bekannte Halbleiterspeichervorrichtung (DE 44 47 229 A 1) weist eine
Kondensatorstruktur mit einer unteren Elektrode, einer darauf abgeschie
denen dielektrischen Schicht und einer oberen Elektrode auf. Die untere
Elektrode, die eine Vielzahl von Elektrodenabschnitten aufweist, steht da
bei durch ein Kontaktloch in einer Zwischenisolationsschicht mit einem
Fremdstoff-Diffusionsbereich eines Halbleitersubstrats in Kontakt. Das
Kontaktloch ist ringförmig von einem als Seitenwand, die durch anisotro
pes Ätzen hergestellt ist, ausgebildeten Elektrodenabschnitt umgeben, an
den sich auf seiner Außenseite ein plattenförmiger Elektrodenabschnitt
anschließt, während er mit seiner gewölbten Innenfläche mit einem sich
durch das Kontaktloch in der Zwischenisolationsschicht hindurcher
streckenden Durchgangskontakt in elektrischem Kontakt ist. Auf und au
ßen neben dem plattenförmigen Elektrodenabschnitt sowie auf dem
Durchgangskontakt sind weitere sich von der Zwischenisolationsschicht
weg erstreckende Elektrodenabschnitte vorgesehen, um die effektive Elek
trodenfläche zu vergrößern.
Bei dieser bekannten Kondensatorstruktur weist die untere Elektrode eine
Vielzahl von relativ scharfen Kanten und schmalen Gräben auf, in deren
Bereich die Ausbildung der dielektrischen Schicht schwierig ist.
Eine andere bekannte Kondensatorstruktur (IEDM 1990, Seiten 651 bis
654) umfaßt eine Speicherknoten-Elektrode, die durch eine dielektrische
Schicht getrennt auf einer unteren Plattenelektrode angeordnet ist. Die
Speicherknoten-Elektrode umgibt dabei ein Kontaktloch, das sich durch
die dielektrische Schicht, die untere Plattenelektrode und eine Zwischen
isolationsschicht hindurch erstreckt, um einen Durchgangskontakt auf
zunehmen, der die Speicherknotenelektrode mit einem Fremdstoff-Diffu
sionsbereich in einem Halbleitersubstrat verbindet. Auf den seitlichen und
oberen Oberflächen der einen im wesentlichen viereckigen Querschnitt
aufweisenden Speicherknoten-Elektrode ist eine weitere dielektrische
Schicht abgeschieden und darauf eine obere Plattenelektrode.
Auch bei dieser bekannten Kondensatorstruktur ist es schwierig, die Kan
ten der Speicherknoten-Elektrode zuverlässig mit der dielektrischen
Schicht abzudecken.
Eine weitere bekannte Halbleiterspeichervorrichtung (DE 44 41 153 A1)
umfaßt einen Speicherknoten-Kondensator mit einer unteren Elektrode,
einer dielektrischen Schicht und einer oberen Elektrode, wobei die untere
Elektrode durch einen sich durch ein Kontaktloch in einer Zwischenisola
tionsschicht hindurchstreckenden Durchgangskontakt mit einem Fremd
stoff-Diffusionsbereich in elektrischem Kontakt ist. Zwischen einem das
Kontaktloch umgebenden plattenförmigen Elektrodenabschnitt und dem
Durchgangskontakt ist ein weiterer das Kontaktloch umgebender Elektro
nenabschnitt vorgesehen, der als Seitenwand durch anisotropes Ätzen
hergestellt ist und der den Durchgangskontakt mit dem plattenförmigen
Elektrodenabschnitt elektrisch verbindet, ohne die Oberfläche der unte
ren Elektrode zu beeinflussen. Zur Vergrößerung der effektiven Elektro
denfläche sind auf der Oberseite des plattenförmigen unteren Elektroden
abschnitts und am Durchgangskontakt ringförmige Vorsprünge mit im we
sentlichen quadratischem Querschnitt vorgesehen.
Auch hierbei ist es schwierig, die dielektrische Schicht an den verschiede
nen Kanten der unteren Elektrode zuverlässig auszubilden.
Davonausgehend liegt der Erfindung die Aufgabe zugrunde, eine Konden
satorstruktur für ein Halbleiterbauteil und ein Verfahren zum Herstellen
derselben zu schaffen, mit denen sich erhöhte Kapazitäten in einem hoch
integrierten Bauteil wie einem DRAM bei verbesserter Zuverlässigkeit er
zielen läßt.
Diese Aufgabe ist hinsichtlich der Kondensatorstruktur durch die Lehre
des beigefügten Anspruchs 1 und hinsichtlich des Verfahrens durch die
Lehre des Anspruchs 12 gelöst.
Die Erfindung wird nachfolgend unter Bezugnahme auf die bei
gefügten Zeichnungen anhand von Ausführungsbeispielen be
schrieben.
Fig. 1a und 1b sind Schnittansichten, die den Aufbau zweier
verschiedener bekannter Kondensatoren mit einem Film hoher
Dielektrizitätskonstante zeigen; und
Fig. 2a bis 2n und 3a bis 3n sind Schnittansichten zum Ver
anschaulichen eines Verfahrens zum Herstellen eines Konden
sators mit einem Film hoher Dielektrizitätskonstante gemäß
einem ersten bzw. einem zweiten Ausführungsbeispiel der Er
findung.
Bei einem erfindungsgemäßen Kondensator mit einem Film hoher
Dielektrizitätskonstante ist ein Feldoxidfilm 21 auf einem
Bauteil-Isolierbereich eines Halbleitersubstrats 20 ausge
bildet. Auf einem aktiven Bereich des Halbleitersubstrats 20
sind ein Gateisolierfilm 23 und eine Gateelektrode 24 ausge
bildet. Zu beiden Seiten der Gateelektrode 24 befinden sich
Fremdstoff-Diffusionsbereiche 22 von LDD-Struktur im Halb
leitersubstrat 20. Auf der gesamten Oberfläche ist eine er
ste Isolierschicht 26 mit einem Kontaktloch über dem Fremd
stoff-Diffusionsbereich 22 mit einer Dicke von ungefähr
300 nm ausgebildet, über der eine zweite Isolierschicht 27
mit einer Dicke von ungefähr 30 nm liegt, die sich weiter
erstreckt, als es der Strecke des Kontaktlochs entspricht.
Auf der ersten Isolierschicht 26 ist im sich weiter erstrec
kenden Bereich eine erste leitende Seitenwand 31b ausgebil
det, die aus einem Material wie Pt oder RuO2 besteht. Auf
dem Kontaktloch, einschließlich der ersten Seitenwand 31b,
ist eine Metallsperrschicht 32 aus einem Material wie TiN
mit einer Dicke von 50-100 nm so hergestellt, daß sie in
Kontakt mit dem Fremdstoff-Diffusionsbereich 22 steht. Eine
zweite, aus einem Material wie Pt oder RuO2 bestehende Elek
trodenschicht 31c ist mit einer Dicke von 50-100 nm auf
der Metallsperrschicht 32 ausgebildet. An der Seite entge
gengesetzt zur leitenden Seitenwand 31b befindet sich eine
zweite leitende Seitenwand 31e aus einem Material wie Pt
oder RuO2 mit vorbestimmter Breite auf der zweiten Isolier
schicht 27. Ein Film 34 hoher Dielektrizitätskonstante aus
einem Material wie BST ist auf der gesamten Oberfläche ein
schließlich einer unteren Elektrode ausgebildet, die aus der
ersten und zweiten leitenden Seitenwand 31b und 31e sowie
der zweiten Elektrodenschicht 31c besteht. Auf dem Film 34
hoher Dielektrizitätskonstante befindet sich eine obere
Elektrode 35 aus Pt, W oder RuO2. Die erste Isolierschicht
26 besteht aus SiO2 und die zweite Isolierschicht besteht
aus Si3N4.
Nachfolgend wird ein Herstellprozeß für den vorstehend ange
gebenen Kondensator mit einem Film hoher Dielektrizitätskon
stante beschrieben.
Zunächst werden, wie es in Fig. 2a dargestellt ist, eine
Gateelektrode 24 und eine Gate-Seitenwand 25 auf einem Gate
isolierfilm 23 auf einem Halbleitersubstrat 20 hergestellt,
das in einem Bauteil-Isolierbereich über einen Feldoxidfilm
21 verfügt. Im Halbleitersubstrat 20 sind zu beiden Seiten
der Gateelektrode 24 Fremdstoff-Diffusionsbereiche 22 mit
LDD-Struktur ausgebildet.
Wie es in Fig. 2b dargestellt ist, wird auf der gesamten
Oberfläche mittels eines CVD-Prozesses eine erste Isolier
schicht 26 mit einer Dicke von ungefähr 300 nm hergestellt.
Durch einen LPCVD(CVD bei niedrigem Druck)-Prozeß wird auf
der ersten Isolierschicht 26 eine Schicht aus Si3N4 als
zweite Isolierschicht 27 mit einer Dicke von ungefähr 30 nm
hergestellt.
Wie es in Fig. 2c dargestellt ist, wird mittels eines CVD-
Prozesses SiO2 mit einer Dicke von ungefähr 400 nm aufgetra
gen, um eine dritte Isolierschicht 28 herzustellen. Auf die
ser wird durch einen LPCVD-Prozeß Si3N4 mit einer Dicke von
30 nm abgeschieden, um eine vierte Isolierschicht 29 herzu
stellen. Dann wird auf die vierte Isolierschicht 29 ein
Photoresist 30 aufgetragen und gemustert, um dadurch einen
Bereich zu bilden, in dem die Speicherknotenelektrode eines
Kondensators hergestellt wird.
Wie es in Fig. 2d dargestellt ist, werden unter Verwendung
des gemusterten Photoresists 30 als Maske die vierte Iso
lierschicht 29, die dritte Isolierschicht 28 sowie die zwei
te Isolierschicht 27 der Reihe nach mittels eines reaktiven
Ionenätzens (RIE) unter Verwendung von CHF3/CF4 geätzt, um
dadurch ein Kontaktloch herzustellen. Dann wird der Photo
resist 30 in eine H2O2/H2SO4-Lösung eingetaucht und so ent
fernt.
Wie es in Fig. 2e dargestellt ist, wird Pt oder RuO2 durch
einen CVD-Prozeß mit einer Dicke von ungefähr 150-200 nm
auf der gesamten Oberfläche des Kondensatorbereichs abge
schieden, um dadurch eine erste Elektrodenschicht 31a herzu
stellen. Dabei wird der Abscheidungsprozeß für Pt durch
Pyrolyse von Pt(PF3)4-Gas bei einer Temperatur von 300°C
ausgeführt. Im Fall von RuO2 werden Ru(DPM)3 und O3 zur Re
aktion gebracht, um dadurch das RuO2 abzuscheiden.
Wie es in Fig. 2f dargestellt ist, wird die erste Elektro
denschicht 31a anisotrop geätzt, um nur an der Wand des im
vorigen Prozeß ausgebildeten Kontaktlochs zu verbleiben, um
dadurch eine erste leitende Seitenwand 31b auszubilden. Un
ter Verwendung dieser ersten leitenden Seitenwand 31b als
Maske werden die freigelegte erste Isolierschicht 26 und der
Gateisolierfilm 23 entfernt. Dabei wird der Ätzprozeß mit
tels eines Verfahrens mit induktiv gekoppeltem Plasma (ICP)
ausgeführt, wobei ein Gas mit hohem Kohlenstoffgehalt wie
C2F6 oder C3H8 verwendet wird, das gutes selektives Ätzver
halten gegen SiO2 und Si3N4 aufweist, wie sie für die erste
Isolierschicht 26 bzw. die zweite und vierte Isolierschicht
27 und 29 verwendet sind.
Wie es in Fig. 2g dargestellt ist, wird, um direkten Kontakt
zwischen dem als Elektrodenmaterial verwendeten Pt und dem
Halbleitersubstrat 20 zu verhindern, TiN mit guten Sperr
eigenschaften durch einen CVD-Prozeß oder einen Sputterpro
zeß mit Kollimation mit einer Dicke von 50-100 nm aufge
sputtert, um dadurch eine Metallsperrschicht 32 herzustel
len. Falls RuO2 als Elektrodenmaterial verwendet wird, wird
keine Metallsperrschicht 32 hergestellt. Dann wird auf der
gesamten Oberfläche des Kondensatorbereichs Pt oder RuO2 mit
einer Dicke von 50-100 nm abgeschieden, um dadurch eine
zweite Elektrodenschicht 31c herzustellen.
Wie es in Fig. 2h dargestellt ist, wird auf die gesamte
Oberfläche des Halbleitersubstrats 20 ein aufgeschleudertes
Glas (SOG = Spin on Glas) oder ein Photoresist aufgetragen,
um dadurch eine Einebnungsschicht 33 auszubilden.
Wie es in Fig. 2i dargestellt ist, wird die Einebnungs
schicht 33 mittels eines chemisch-mechanischen Polier(CMP)-
Prozesses oder eines RIE-Prozesses so weit zurückgeätzt, bis
die zweite Elektrodenschicht 31c freigelegt ist. Dann wird
die Einebnungsschicht 33 durch einen zusätzlichen Ätzprozeß
so geätzt, daß die dritte Isolierschicht 28 freigelegt ist.
Dabei wird dann, wenn die Einebnungsschicht 33 aus SOG be
steht, der RIE-Prozeß unter Verwendung von CHF3/CH4 ausge
führt. Wenn diese Schicht aus einem Photoresist besteht,
wird ein Plasmaätzen unter Verwendung von O2/Ar ausgeführt.
Dann wird das als Metallsperrschicht 32 verwendete TiN unter
Verwendung von BCl3/Cl2-Gas geätzt. Das als zweite Elektro
denschicht 31c verwendete Pt wird unter Verwendung von HBr-
Gas geätzt.
Durch den vorstehend angegebenen Prozeß wird SOG oder Photo
resist in das Kontaktloch eingebracht, in dem die Speicher
knotenelektrode des Kondensators hergestellt werden soll. Im
Bereich mit Ausnahme des obenangegebenen Bereichs werden die
Metallsperrschicht 33 und die zweite Elektrodenschicht 31c
entfernt.
Wie es in Fig. 2j dargestellt ist, wird die freigelegte
dritte Isolierschicht 28 mittels eines Ätzprozesses unter
Verwendung von HF-Gas entfernt. Auf der gesamten Oberfläche
des Kondensatorbereichs wird Pt oder RuO2 mittels eines CVD-
Prozesses mit einer Dicke von 100-200 nm abgeschieden, um
dadurch eine dritte Elektrodenschicht 31d auszubilden.
Wie es in den Fig. 2k und 2l dargestellt ist, wird die drit
te Elektrodenschicht 31d anisotrop geätzt, um an der Seite
der ersten leitenden Seitenwand 31b eine zweite leitende
Seitenwand 31e auszubilden, wodurch die untere Elektrode des
Kondensators fertiggestellt wird.
Dann wird die aus SOG oder Photoresist bestehende Eineb
nungsschicht 33, die noch im Kontaktloch verblieben ist,
entfernt.
Wie es in Fig. 2m dargestellt ist, wird mittels eines CVD-
oder eines Sputterprozesses ein Material mit hoher Dielek
trizitätskonstante wie BST, das als Oxid vorliegt, bei dem
ein einzelnes Metall mit Sauerstoff kombiniert ist, oder als
Mischoxid vorliegt, bei dem mehrere Metalle vorhanden sind,
auf der gesamten Oberfläche des Kondensatorbereichs abge
schieden, um dadurch einen Film 34 hoher Dielektrizitätskon
stante auszubilden.
Wie es in Fig. 2n dargestellt ist, wird auf dem Film 34 ho
her Dielektrizitätskonstante ein Material wie Pt, W oder
RuO2 abgeschieden, um dadurch eine obere Elektrode 35 eines
Kondensators herzustellen.
Nachfolgend werden unter Bezugnahme auf die Fig. 3a bis 3n
eine Kondensatorstruktur und ein Verfahren zum Herstellen
derselben gemäß dem zweiten Ausführungsbeispiel beschrieben.
Beim Kondensator gemäß dem zweiten Ausführungsbeispiel der
Erfindung ist die dielektrische Schicht mit Oxid-Nitrid(ON)-
Struktur ausgebildet.
Beim Kondensator gemäß dem zweiten Ausführungsbeispiel ist
ein Feldoxidfilm 21 in einem Bauteil-Isolierbereich eines
Halbleitersubstrats 20 ausgebildet. Ein Gateisolierfilm 23
und eine Gateelektrode 24 sind auf einem aktiven Bereich
dieses Substrats 20 vorhanden. Fremdstoff-Diffusionsbereiche
22 mit LDD-Struktur existieren im Halbleitersubstrat 20 zu
den beiden Seiten der Gateelektrode 24. Auf der gesamten
Oberfläche ist eine erste Isolierschicht 26 mit einem Kon
taktloch über dem Fremdstoff-Diffusionsbereich 22 mit einer
Dicke von ungefähr 300 nm vorhanden. Eine zweite Isolier
schicht 27 liegt mit einer Dicke von ungefähr 30 nm auf der
ersten Isolierschicht 26, mit weiterem Erstreckungsbereich,
als es dem Kontaktloch entspricht. Eine erste leitende Sei
tenwand 31b aus Polysilizium oder amorphem Silizium ist auf
der ersten Isolierschicht 26 entsprechend dem erweiterten
Bereich ausgebildet. Im Kontaktloch, einschließlich der er
sten leitenden Seitenwand 31b, ist eine zweite Elektroden
schicht 31c aus Polysilizium so ausgebildet, daß sie in Kon
takt mit dem Fremdstoff-Diffusionsbereich 22 steht. Eine
zweite leitende Seitenwand 31e aus Polysilizium, die über
vorbestimmte Breite verfügt, ist an der entgegengesetzten
Seite zur ersten leitenden Seitenwand 31b auf der zweiten
Isolierschicht 27 vorhanden. Auf der gesamten Oberfläche
einschließlich der unteren Elektrode mit der ersten und
zweiten leitenden Seitenwand 31b und 31e sowie der zweiten
Elektrodenschicht 31c ist ein dielektrischer ON-Film 34a
vorhanden. Auf diesem befindet sich eine aus Polysilizium
bestehende obere Elektrode 35.
In diesem Fall besteht die erste Isolierschicht 26 aus SiO2
und die zweite Isolierschicht besteht aus Si3N4.
Nachfolgend wird der Herstellprozeß für den vorstehend ange
gebenen Kondensator mit einem Film hoher Dielektrizitätskon
stante beschrieben.
Zunächst werden die Gateelektrode 24 und die Gateseitenwand
25 auf dem Gateisolierfilm 23 auf dem Halbleitersubstrat 20
ausgebildet, auf dem der Feldoxidfilm 21 als Bauteil-Iso
lierbereich existiert. Die Fremdstoff-Diffusionsbereiche 22
mit LDD-Struktur werden im Halbleitersubstrat 20 zu den bei
den Seiten der Gateelektrode 24 ausgebildet.
Wie es in Fig. 3b dargestellt ist, wird eine erste Isolier
schicht 26 mit einer Dicke von ungefähr 300 nm auf der ge
samten Oberfläche mittels eines CVD-Prozesses hergestellt.
Durch einen LPCVD-Prozeß wird Si3N4 mit einer Dicke von un
gefähr 30 nm auf der ersten Isolierschicht 26 abgeschieden,
um dadurch eine zweite Isolierschicht 27 auszubilden.
Wie es in Fig. 3c dargestellt ist, wird SiO2 mit einer Dicke
von ungefähr 400 nm mittels eines CVD-Prozesses aufgetragen,
um dadurch eine dritte Isolierschicht 28 herzustellen. Als
vierte Isolierschicht 29 wird auf der dritten Isolierschicht
28 Si3N4 durch einen LPCVD-Prozeß mit einer Dicke von unge
fähr 30 nm abgeschieden.
Dann wird ein Photoresist 30 auf die vierte Isolierschicht
29 aufgetragen und gemustert, um dadurch einen Bereich zu
bilden, in dem eine Speicherknotenelektrode eines Kondensa
tors hergestellt werden soll.
Wie es in Fig. 3d dargestellt ist, werden die vierte Iso
lierschicht 29, die dritte Isolierschicht 28 und die zweite
Isolierschicht 27 unter Verwendung des gemusterten Photore
sists 30 der Reihe nach mittels RIE unter Verwendung von
CHF3/CF4 geätzt, um ein Kontaktloch auszubilden. Dann wird
der Photoresist 30 in H2O2/H2SO4-Lösung eingetaucht und so
entfernt.
Wie es in Fig. 3e dargestellt ist, wird auf der gesamten
Oberfläche des Kondensatorbereichs Polysilizium oder amor
phes Silizium abgeschieden, um dadurch eine erste Elektro
denschicht 31a auszubilden.
Wie es in Fig. 3f dargestellt ist, wird diese erste Elektro
denschicht 31a auf solche Weise anisotrop geätzt, daß sie
nur an der Wand des im vorigen Prozeß hergestellten Kontakt
lochs verbleibt, wodurch eine erste leitende Seitenwand 31b
ausgebildet ist.
Unter Verwendung dieser leitenden Seitenwand 31b als Maske
werden die freigelegte erste Isolierschicht 26 und der Gate
isolierfilm 23 entfernt. Dieser Ätzprozeß wird mittels eines
ICP-Verfahrens unter Verwendung eines Gases mit hohem Koh
lenstoffgehalt wie C2F6 oder C3H8 mit gut selektivem Ätzver
mögen gegen SiO2 und Si3N4 verwendet, wie sie für die erste
Isolierschicht 26 bzw. die zweite und vierte Isolierschicht
27 und 29 verwendet sind.
Wie es in Fig. 3g dargestellt ist, wird auf der gesamten
Oberfläche des Kondensatorbereichs Polysilizium dünn abge
schieden, um dadurch eine zweite Elektrodenschicht 31c aus
zubilden.
Wie es in Fig. 3h dargestellt ist, wird auf die gesamte
Oberfläche des Halbleitersubstrats 20 ein durch ein Schleu
derverfahren hergestelltes Glas (SOG) oder ein Photoresist
aufgetragen, um dadurch eine Einebnungsschicht 33 herzustel
len.
Wie es in Fig. 31 dargestellt ist, wird die Einebnungs
schicht 33 mittels eines CMP-Prozesses oder eines RIE-Pro
zesses so weit zurückgeätzt, bis die zweite Elektroden
schicht 31c freigelegt ist. Dann wird die Einebnungsschicht
33 mittels eines zusätzlichen Ätzprozesses so weiter abge
ätzt, daß die dritte Isolierschicht 28 freigelegt ist. Wenn
die Einebnungsschicht 33 aus SOG besteht, wird der RIE-Pro
zeß hierbei unter Verwendung von CHF3/CF4 ausgeführt. Falls
sie aus einem Photoresist besteht, wird Plasmaätzen unter
Verwendung von O2/Ar ausgeführt.
Durch den vorstehend angegebenen Prozeß wird SOG oder Photo
resist in das Kontaktloch eingebracht, in dem die Speicher
knotenelektrode des Kondensators ausgebildet werden soll.
Auf dem Bereich mit Ausnahme des obenangegebenen Bereichs
wird die zweite Elektrodenschicht 31c entfernt.
Wie es in Fig. 3j dargestellt ist, wird auf der gesamten
Oberfläche des Kondensatorbereichs Polysilizium oder amor
phes Silizium mit vorbestimmter Dicke abgeschieden, um da
durch eine dritte Elektrodenschicht 31d auszubilden.
Wie es in Fig. 3k dargestellt ist, wird die dritte Elektro
denschicht 31d anisotrop abgeätzt, um eine zweite leitende
Seitenwand 31e an der Seite der ersten leitenden Seitenwand
31b auszubilden, um dadurch die untere Elektrode des Konden
sators fertigzustellen.
Wie es in den Fig. 31 und 3 m dargestellt ist, wird die aus
dem SOG oder Photoresist bestehende Einebnungsschicht 33,
die im Kontaktloch zurückgeblieben ist, entfernt. Auf der
gesamten Oberfläche wird Si3N4 abgeschieden und oxidiert, um
dadurch einen dielektrischen ON-Film 34a auszubilden.
Wie es in Fig. 3n dargestellt ist, wird Polysilizium oder
amorphes Silizium auf dem dielektrischen ON-Film 34a abge
schieden, um dadurch die obere Elektrode 35 des Kondensators
herzustellen.
Da der Kondensator durch einen einzelnen Maskenprozeß herge
stellt werden kann, können die Herstellkosten für ein Bau
teil verringert werden.
Außerdem ist, da das Kontaktloch, das das Halbleitersubstrat
mit der unteren Elektrode verbindet, durch Selbstausrichtung
hergestellt wird, ein durch Fehlausrichtung hervorgerufener
Beeinträchtigungsfaktor für das Bauteil verringert, was die
Bauteilzuverlässigkeit verbessert.
Claims (43)
1. Kondensatorstruktur eines Halbleiterbauteils, mit:
- - einem Halbleitersubstrat (20) mit einem Fremdstoff-Diffusionsbe reich (22),
- - einer auf dem Halbleitersubstrat (20) ausgebildeten ersten Isolier schicht (26) mit einem Kontaktloch, das den Fremdstoff-Diffusionsbereich (22) freilegt,
- - einer über der ersten Isolierschicht (26) ausgebildeten zweiten Iso lierschicht (27), die sich weiter erstreckt, als es der Weite des Kontaktlochs entspricht,
- - einer ersten leitenden Seitenwand (31b), die auf der ersten Isolierschicht (26) im sich weiter erstreckenden Bereich ausgebildet ist und die durch anisotropes Ätzen hergestellt ist,
- - einer unteren Elektrode (31c), die auf der Oberfläche des durch das Kontaktloch freigelegten Fremdstoff-Diffusionsbereichs (22), auf einer Wand des Kontaktlochs und auf der daran anschließenden Seitenfläche der ersten leitenden Seitenwand (31b) ausgebildet ist,
- - einer weiteren unteren Elektrode (31e), die an der in Bezug auf das Kontaktloch außen liegenden Seite der ersten leitenden Seitenwand (31b) als zweite Seitenwand, die durch anisotropes Ätzen hergestellt ist, ausge bildet ist,
- - einer dielektrischen Schicht (34), die auf den unteren Elektroden (31e, 31c) ausgebildet ist, und
- - einer oberen Elektrode (35), die auf der dielektrischen Schicht (34) ausgebildet ist.
2. Kondensatorstruktur nach Anspruch 1, dadurch gekennzeichnet,
daß die erste (26) und die zweite (27) Isolierschicht aus Materialien mit ver
schiedenen Ätzraten bestehen.
3. Kondensatorstruktur nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß die erste Isolierschicht (26) aus einer 300 nm (±20 nm)
dicken SiO2-Schicht besteht.
4. Kondensatorstruktur nach Anspruch 1, 2 oder 3, dadurch gekenn
zeichnet, daß die zweite Isolierschicht (27) aus einer 30 nm (±2 nm) dicken
Si3N4-Schicht besteht.
5. Kondensatorstruktur nach einem der vorstehenden Ansprüche, da
durch gekennzeichnet, daß die obere (35) und die unteren (31c, 31e) Elek
troden aus Platin (Pt) bestehen.
6. Kondensatorstruktur nach einem der Ansprüche 1 bis 4, dadurch ge
kennzeichnet, daß die obere (35) und die unteren (31c, 31e) Elektroden
aus RuO2 bestehen.
7. Kondensatorstruktur nach Anspruch 5, gekennzeichnet durch eine
Metallsperrschicht (32), die mit vorbestimmter Dicke an der Innenseite
des Kontaktlochs ausgebildet ist und in Kontakt mit dem Fremdstoff-Dif
fusionsbereich (22) steht.
8. Kondensatorstruktur nach Anspruch 7, dadurch gekennzeichnet,
daß die Metallsperrschicht (32) aus TiN besteht.
9. Kondensatorstruktur nach einem der vorstehenden Ansprüche, da
durch gekennzeichnet, daß die obere (35) und die unteren (31c, 31e) Elek
troden aus Polysilizium bestehen.
10. Kondensatorstruktur nach Anspruch 5 oder 6, dadurch gekenn
zeichnet, daß die dielektrische Schicht (34) aus einem Material mit hoher
Dielektrizitätskonstante besteht.
11. Kondensatorstruktur nach Anspruch 9, dadurch gekennzeichnet,
daß die dielektrische Schicht (34) aus einer Oxid-Nitrid(ON)-Struktur be
steht.
12. Verfahren zum Herstellen eines Kondensators eines Halbleiterbau
teils, mit folgenden Schritten:
- - Herstellen einer Gateelektrode (24) und einer Gateseitenwand (25) auf ei nem Halbleitersubstrat (20), auf dem ein Feldoxidfilm (21) in einem Bau teil-Isolierbereich ausgebildet ist; und
- - Herstellen von Fremdstoff-Diffusionsbereichen (22) mit LDD-Struktur im Halbleitersubstrat (20) auf den beiden Seiten der Gateelektrode (24); gekennzeichnet durch die folgenden Schritte:
- - Herstellen einer ersten, zweiten, dritten und vierten Isolierschicht (26, 27, 28, 29) auf der gesamten Oberfläche; Auftragen eines Photoresists (30) darauf und Mustern desselben, und anschließendes Ätzen der vierten Iso lierschicht (29), der dritten Isolierschicht (28) und der zweiten Isolier schicht (27), um dadurch ein Kontaktloch herzustellen;
- - Herstellen einer ersten Elektrodenschicht (31a) auf der gesamten Ober fläche und anisotropes Ätzen dieser ersten Elektrodenschicht (31a) in sol cher Weise, da sie nur an der Wand des Kontaktlochs zurückbleibt, um da durch eine erste leitende Seitenwand (31b) herzustellen;
- - Entfernen der freigelegten ersten Isolierschicht (26) unter Verwendung der ersten leitenden Seitenwand (31b) als Maske, und Herstellen einer zweiten Elektrodenschicht (31c) auf der gesamten Oberfläche;
- - Herstellen einer Einebnungsschicht (33) auf der gesamten Oberfläche des Halbleitersubstrats, auf dem die zweite Elektrodenschicht (31c) aus gebildet ist, und Zurückätzen der Einebnungsschicht (33), bis die zweite Elektrodenschicht (31c) freiliegt;
- - Entfernen der freigelegten zweiten Elektrodenschicht (31c) und der drit ten Isolierschicht (31d) mit einer vorbestimmten Dicke auf der gesamten Oberfläche;
- - anisotropes Ätzen der dritten Elektrodenschicht (31d), um eine zweite leitende Seitenwand (31e) an der Seite der ersten leitenden Seitenwand (31b) herszustellen;
- - Entfernen der im Kontaktloch zurückgebliebenen Einebnungsschicht und Herstellen einer dielektrischen Schicht (34) auf der gesamten Oberflä che; und
- - Herstellen einer oberen Elektrode (35) eines Kondensators auf der dielek trischen Schicht (34).
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß
die erste Isolierschicht (26) durch Abscheiden von SiO2 mit einer
Dicke von 300 nm (±20 nm) mittels eines CVD-Prozesses her
gestellt wird.
14. Verfahren nach einem der Ansprüche 12 oder 13, dadurch
gekennzeichnet, daß die zweite Isolierschicht (27) durch Abschei
den von Si3N4 mit einer Dicke von 30 nm (±2 nm) mittels
eines LPCVD-Prozesses hergestellt wird.
15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch
gekennzeichnet, daß die dritte Isolierschicht (28) durch Abschei
den von SiO2 mit einer Dicke von 400 nm (±20 nm) mittels
eines CVD-Prozesses hergestellt wird.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch
gekennzeichnet, daß die dritte Isolierschicht (29) durch Abschei
den von Si3N4 mit einer Dicke von 30 nm (±2 nm) mittels
eines LPCVD-Prozesses hergestellt wird.
17. Verfahren nach einem der Ansprüche 12 bis 16, dadurch
gekennzeichnet, daß das Ätzen der zweiten, dritten und vier
ten Isolierschicht (27, 28, 29) zum Herstellen des Kontaktlochs durch
reaktives Ionenätzen unter Verwendung von CHF3/CF4 erfolgt.
18. Verfahren nach einem der Ansprüche 12 bis 17, dadurch
gekennzeichnet, daß der als Maske beim Herstellprozeß für
das Kontaktloch verwendete Photoresist zum Entfernen in eine
H2O2/H2SO4-Lösung eingetaucht wird.
19. Verfahren nach einem der Ansprüche 12 bis 18, dadurch
gekennzeichnet, daß die erste Elektrodenschicht (31a) dadurch her
gestellt wird, daß Pt mit einer Dicke von 150-200 nm mit
tels eines CVD-Prozesses abgeschieden wird.
20. Verfahren nach einem der Ansprüche 12 bis 18, dadurch
gekennzeichnet, daß die erste Elektrodenschicht (31a) dadurch her
gestellt wird, daß RuO2 mit einer Dicke von 150-200 nm
mittels eines CVD-Prozesses abgeschieden wird.
21. Verfahren nach einem der Ansprüche 12 bis 18, dadurch
gekennzeichnet, daß die erste Elektrodenschicht (31a) unter Ver
wendung von entweder Polysilizium oder amorphem Silizium
hergestellt wird.
22. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß
das Abscheiden des Pt zum Herstellen der ersten Elektroden
schicht (31a) durch Pyrolysieren von Pt(PF3)4-Gas bei einer Tempe
ratur von 300°C (±15°C) ausgeführt wird.
23. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß
die erste Elektrodenschicht aus RuO2 durch Reaktion von
Ru(DPM)3 mit O3 ausgeführt wird.
24. Verfahren nach einem der Ansprüche 12 bis 23, dadurch
gekennzeichnet, daß die erste Isolierschicht (26) durch ein
Verfahren mit induktiv gekoppeltem Plasma unter Verwendung
eines Gases mit hohem Kohlenstoffgehalt entfernt wird.
25. Verfahren nach einem der Ansprüche 12 bis 24, dadurch
gekennzeichnet, daß die zweite Elektrodenschicht (31c) durch Ab
scheiden von Pt mit einer Dicke von 50-100 nm mittels
eines CVD-Prozesses hergestellt wird.
26. Verfahren nach einem der Ansprüche 12 bis 24, dadurch
gekennzeichnet, daß die zweite Elektrodenschicht (31c) durch Ab
scheiden von RuO2 mit einer Dicke von 50-100 nm mittels
eines CVD-Prozesses hergestellt wird.
27. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß ei
ne Metallsperrschicht (32) hergestellt wird, um direkten Kontakt
zwischen der zweiten Elektrodenschicht (31c) und dem Halbleiter
substrat (20) zu verhindern.
28. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß
die Metallsperrschicht (32) durch Abscheiden von TiN mit einer
Dicke von 50-100 nm mittels eines CVD-Prozesses herge
stellt wird.
29. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß
die Metallsperrschicht (32) durch Abscheiden von TiN mit einer
Dicke von 50-100 nm durch ein Sputterverfahren mit Kolli
mierung hergestellt wird.
30. Verfahren nach einem der Ansprüche 12 bis 29, dadurch ge
kennzeichnet, daß die zweite Elektrodenschicht (31c) durch Ab
scheiden von entweder Polysilizium oder amorphem Silizium
mit einer Dicke, die geringer als die der ersten Elektroden
schicht (31a) ist, hergestellt wird.
31. Verfahren nach einem der Ansprüche 12 bis 30, dadurch ge
kennzeichnet, daß die Einebnungsschicht (32) unter Verwendung
von entweder SOG oder Photoresist hergestellt wird.
32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß
der Prozeß zum Rückätzen der Einebnungsschicht (33) ein CMP-
Prozeß ist.
33. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß
der Prozeß zum Rückätzen der Einebnungsschicht (33) ein RIE-Pro
zeß unter Verwendung von CHF3/CF4 ist.
34. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß
der Prozeß zum Rückätzen der Einebnungsschicht (33) ein Plasma
ätzprozeß unter Verwendung von O2/Ar ist.
35. Verfahren nach Anspruch 27, dadurch gekennzeichnet, daß
die Metallsperrschicht(32)unter Verwendung von BCl3/Cl2-Gas
entfernt wird.
36. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß
die freigelegte zweite Elektrodenschicht (31c) unter Verwendung
von HBr-Gas entfernt wird.
37. Verfahren nach einem der Ansprüche 12 bis 36, dadurch
gekennzeichnet, daß die dritte Elektrodenschicht (31d) durch Ab
scheiden von Pt mit einer Dicke von 100-200 nm mittels
eines CVD-Prozesses hergestellt wird.
38. Verfahren nach einem der Ansprüche 12 bis 36, dadurch
gekennzeichnet, daß die dritte Elektrodenschicht (31d) durch Ab
scheiden von RuO2 mit einer Dicke von 100-200 nm mittels
eines CVD-Prozesses hergestellt wird.
39. Verfahren nach einem der Ansprüche 12 bis 36, dadurch
gekennzeichnet, daß die dritte Elektrodenschicht (31d) unter Ver
wendung von entweder Polysilizium oder amorphem Silizium
herstellt wird.
40. Verfahren nach einem der Ansprüche 12 bis 39, dadurch
gekennzeichnet, daß die dielektrische Schicht (34) aus
BaSrTiO3(BST), BaTiO3, SrTiO3 oder PbZrO3 hergestellt wird.
41. Verfahren nach einem der Ansprüche 12 bis 39, dadurch
gekennzeichnet, daß die dielektrische Schicht (34) durch Abschei
den und Oxidieren von Si3N4 als ON-Struktur hergestellt
wird.
42. Verfahren nach einem der Ansprüche 12 bis 41 dadurch
gekennzeichnet, daß die obere Elektrode (35) unter Verwendung von
Pt, W oder RuO2 hergestellt wird.
43. Verfahren nach einem der Ansprüche 12 bis 41, dadurch
gekennzeichnet, daß die obere Elektrode (35) des Kondensators un
ter Verwendung von entweder Polysilizium oder amorphem Sili
zium hergestellt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960011066A KR100215867B1 (ko) | 1996-04-12 | 1996-04-12 | 반도체 소자의 커패시터 구조 및 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19625883A1 DE19625883A1 (de) | 1997-10-16 |
DE19625883C2 true DE19625883C2 (de) | 2001-04-19 |
Family
ID=19455622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19625883A Expired - Fee Related DE19625883C2 (de) | 1996-04-12 | 1996-06-27 | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben |
Country Status (4)
Country | Link |
---|---|
US (2) | US5741722A (de) |
JP (1) | JP2802754B2 (de) |
KR (1) | KR100215867B1 (de) |
DE (1) | DE19625883C2 (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2679671B2 (ja) * | 1995-03-30 | 1997-11-19 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
US6010932A (en) | 1996-12-05 | 2000-01-04 | Micron Technology, Inc. | Fork-like memory structure for ULSI DRAM and method of fabrication |
KR100453884B1 (ko) * | 1997-08-26 | 2005-09-28 | 삼성전자주식회사 | 캐패시터 및 그의 제조 방법 |
US5976928A (en) * | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
TW407376B (en) * | 1997-12-12 | 2000-10-01 | United Microelectronics Corp | Manufacture of DRAM capacitor |
TW383494B (en) * | 1998-04-21 | 2000-03-01 | United Microelectronics Corp | Structure and manufacturing method for capacitors |
US6077737A (en) * | 1998-06-02 | 2000-06-20 | Mosel Vitelic, Inc. | Method for forming a DRAM having improved capacitor dielectric layers |
US6737696B1 (en) * | 1998-06-03 | 2004-05-18 | Micron Technology, Inc. | DRAM capacitor formulation using a double-sided electrode |
KR100292689B1 (ko) * | 1998-06-03 | 2001-07-12 | 김영환 | 캐패시터및그형성방법 |
KR100504429B1 (ko) * | 1998-07-08 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체장치의 셀 커패시터 구조 및 그 형성 방법 |
GB2340303B (en) * | 1998-08-07 | 2000-12-27 | United Microelectronics Corp | Capacitor and method for fabricating the same |
US6008095A (en) * | 1998-08-07 | 1999-12-28 | Advanced Micro Devices, Inc. | Process for formation of isolation trenches with high-K gate dielectrics |
US6100135A (en) * | 1998-08-15 | 2000-08-08 | Wu; Shye-Lin | Method of forming a crown-fin shaped capacitor for a high density DRAM cell |
JP4416055B2 (ja) * | 1998-12-01 | 2010-02-17 | ローム株式会社 | 強誘電体メモリおよびその製造方法 |
TW420871B (en) * | 1999-01-08 | 2001-02-01 | Taiwan Semiconductor Mfg | Process for improving the characteristics of stack capacitors |
US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
JP4540142B2 (ja) * | 1999-01-19 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
TW407373B (en) * | 1999-02-12 | 2000-10-01 | United Microelectronics Corp | The manufacture method of double cylindrical capacitor |
KR100308622B1 (ko) * | 1999-04-12 | 2001-11-01 | 윤종용 | 디램 셀 캐패시터 및 제조 방법 |
US6255168B1 (en) * | 1999-09-13 | 2001-07-03 | United Microelectronics Corp. | Method for manufacturing bit line and bit line contact |
KR100317331B1 (ko) * | 1999-11-11 | 2001-12-24 | 박종섭 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
US6190962B1 (en) * | 1999-12-20 | 2001-02-20 | United Microelectronics Corp. | Method of fabricating capacitor |
JP2001313379A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | 半導体メモリの製造方法及び容量素子の製造方法 |
KR100612561B1 (ko) * | 2000-06-19 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
TW480733B (en) * | 2001-04-10 | 2002-03-21 | Ind Tech Res Inst | Self-aligned lightly doped drain polysilicon thin film transistor |
KR100390849B1 (ko) * | 2001-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 하프늄산화막을 구비하는 캐패시터의 제조 방법 |
US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
US6998696B2 (en) * | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
KR100408726B1 (ko) * | 2001-12-10 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
JP2004165405A (ja) * | 2002-11-13 | 2004-06-10 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
US6829127B1 (en) * | 2003-03-05 | 2004-12-07 | Altera Corporation | High performance capacitor structure |
US7112507B2 (en) * | 2003-11-24 | 2006-09-26 | Infineon Technologies Ag | MIM capacitor structure and method of fabrication |
JPWO2006100737A1 (ja) * | 2005-03-18 | 2008-08-28 | 富士通株式会社 | 半導体装置の製造方法 |
JP2010177257A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Corp | 半導体装置及びその製造方法 |
TWI782805B (zh) * | 2021-12-01 | 2022-11-01 | 力晶積成電子製造股份有限公司 | 電容器結構及其製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
DE4441153A1 (de) * | 1993-11-19 | 1995-05-24 | Hyundai Electronics Ind | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung |
DE4447229A1 (de) * | 1993-12-31 | 1995-07-06 | Hyundai Electronics Ind | Halbleiterspeichervorrichtung und Verfahren zu ihrer Herstellung |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6072261A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 半導体装置 |
US5291058A (en) * | 1989-04-19 | 1994-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device silicon via fill formed in multiple dielectric layers |
JPH0377365A (ja) * | 1989-08-19 | 1991-04-02 | Sony Corp | 半導体メモリ装置の製造方法 |
JP2765133B2 (ja) * | 1989-12-06 | 1998-06-11 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US5108943A (en) * | 1991-01-02 | 1992-04-28 | Micron Technology, Inc. | Mushroom double stacked capacitor |
KR930010081B1 (ko) * | 1991-05-24 | 1993-10-14 | 현대전자산업 주식회사 | 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 |
US5223448A (en) * | 1991-07-18 | 1993-06-29 | Industrial Technology Research Institute | Method for producing a layered capacitor structure for a dynamic random access memory device |
JPH05114713A (ja) * | 1991-10-22 | 1993-05-07 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US5150276A (en) * | 1992-01-24 | 1992-09-22 | Micron Technology, Inc. | Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings |
KR950010078A (ko) * | 1993-09-09 | 1995-04-26 | 김주용 | 반도체 기억장치의 제조방법 |
WO1996002070A2 (en) * | 1994-07-12 | 1996-01-25 | National Semiconductor Corporation | Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit |
JP2956482B2 (ja) * | 1994-07-29 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
-
1996
- 1996-04-12 KR KR1019960011066A patent/KR100215867B1/ko not_active IP Right Cessation
- 1996-06-27 DE DE19625883A patent/DE19625883C2/de not_active Expired - Fee Related
- 1996-08-15 US US08/698,520 patent/US5741722A/en not_active Expired - Lifetime
- 1996-11-22 JP JP8325882A patent/JP2802754B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-30 US US08/961,070 patent/US6078093A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
DE4441153A1 (de) * | 1993-11-19 | 1995-05-24 | Hyundai Electronics Ind | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung |
DE4447229A1 (de) * | 1993-12-31 | 1995-07-06 | Hyundai Electronics Ind | Halbleiterspeichervorrichtung und Verfahren zu ihrer Herstellung |
Non-Patent Citations (2)
Title |
---|
IEDM 1990, S. 651-654 * |
IEDM 1991, S. 823-826 * |
Also Published As
Publication number | Publication date |
---|---|
DE19625883A1 (de) | 1997-10-16 |
JP2802754B2 (ja) | 1998-09-24 |
KR100215867B1 (ko) | 1999-08-16 |
KR970072410A (ko) | 1997-11-07 |
US5741722A (en) | 1998-04-21 |
US6078093A (en) | 2000-06-20 |
JPH09283723A (ja) | 1997-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19625883C2 (de) | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben | |
DE3922456C2 (de) | ||
DE4127967C2 (de) | MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung | |
DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE19836965A1 (de) | Halbleitervorrichtung mit Kondensator und Verfahren zur Herstellung derselben | |
DE19750918B4 (de) | Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren | |
DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE69733055T2 (de) | Herstellungsverfahren für DRAM-Stapelkondensator | |
DE4126046A1 (de) | Herstellungsverfahren und struktur eines dram-speicherzellenkondensators | |
EP1099251A2 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE19748274B4 (de) | Verfahren zur Herstellung eines Kondensators | |
DE4341698A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
DE4238081A1 (en) | Stacked capacitor for semiconductor DRAM storage cell - has step in upper surface of lower electrode, with field insulation film formed on silicon substrate, e.g. by LOCOS process | |
DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
DE4203565A1 (de) | Dram und verfahren zu dessen herstellung | |
DE4406850C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE4407532C2 (de) | DRAM-Speicherzelle und Verfahren zur Herstellung derselben | |
DE19620185C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung | |
DE19907062A1 (de) | Verfahren zur Herstellung eines DRAM-Zellenkondensators | |
DE4400034C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE19906192A1 (de) | Halbleiteranordnung mit Kapazitätselementen hoher Dichte und Herstellungsverfahren davon | |
EP0954030A1 (de) | Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung | |
DE19824774C2 (de) | Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil | |
DE4102184C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140101 |