DE19625883A1 - Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben - Google Patents
Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselbenInfo
- Publication number
- DE19625883A1 DE19625883A1 DE19625883A DE19625883A DE19625883A1 DE 19625883 A1 DE19625883 A1 DE 19625883A1 DE 19625883 A DE19625883 A DE 19625883A DE 19625883 A DE19625883 A DE 19625883A DE 19625883 A1 DE19625883 A1 DE 19625883A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- electrode
- insulating layer
- thickness
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
Description
Die Erfindung betrifft die Kondensatorstruktur eines Halb
leiterbauteils sowie ein Verfahren zum Herstellen derselben,
zum Erhöhen der Zuverlässigkeit und auch der Kapazität bei
einem hochintegrierten Bauteil wie einem DRAM.
Im allgemeinen verfügt ein DRAM über einen einfachen Aufbau,
bei dem ein Transistor und ein Kondensator eine Zelle bil
den, wodurch große Kapazität und auch niedrige Kosten er
zielbar sind. Demgemäß werden DRAMs für verschiedene Arten
elektronischer Erzeugnisse einschließlich Computern in gro
ßem Umfang verwendet, wobei sich der Anwendungsbereich der
selben kontinuierlich ausgeweitet hat. Derzeit befinden sich
DRAMs mit 16 Mb und 64 Mb in Massenherstellung, und DRAMs
mit 256 Mb oder 1 Gb befinden sich in einem frühen Entwick
lungsstadium. Mit zunehmender Integration von DRAMs verrin
gert sich die Kondensatorfläche innerhalb einer Zelle
schnell. Daher treten Herstelltechniken in den Vordergrund,
mit denen Kondensatoren herstellbar sind, die auf verringer
ter Fläche dieselbe Kapazität wie bisher aufweisen, damit
die Integration von DRAMs verbessert werden kann.
Nachfolgend wird ein Kondensator eines üblichen DRAM unter
Bezugnahme auf die beigefügten Zeichnungen 1a und 1b be
schrieben, die Schnittansichten sind, die den Aufbau eines
üblichen Kondensators mit einem Film mit hoher Dielektrizi
tätskonstante zeigen.
Betreffend die Herstellung von Kondensatoren erfolgten akti
ve Untersuchungen hinsichtlich der Verwendung von Materia
lien mit hoher Dielektrizitätskonstante, wie BaSrTiO₃(BST),
BaTiO₃, SrTiO₃ und PbZrO₃. Wenn jedoch derartige Materialien
als dielektrischer Film bei einem Kondensator verwendet wer
den, bestehen die folgenden Einschränkungen:
- - Erstens entsteht, wenn als Speicherknotenschicht (untere Elektrode) Polysilizium verwendet wird, ein Grenzflächen- Oxidfilm zwischen der Elektrode und dem Film mit hoher Di elektrizitätskonstante, wodurch die Verwendbarkeit aufgeho ben ist.
- - Ferner sollten, da die Abscheidung des Films mit hoher Di elektrizitätskonstante bei hohen Temperaturen von 600-700°C ausgeführt wird, Materialien mit hohem Schmelzpunkt, die nicht oxidieren, für die Elektrode verwendet werden.
Demgemäß benötigt die Herstellung von Kondensatoren unter
Verwendung eines Materials mit hoher Dielektrizitätskonstan
te eine Verbesserung des Aufbaus der Speicherknotenelektrode
sowie eine Entwicklung des zugehörigen Prozesses.
Anders gesagt, sollte, damit eine Polysiliziumelektrode ver
wendet werden kann, eine mehrschichtige Elektrode entwickelt
werden, in der eine Sperrschicht ausgebildet ist, um die
Ausbildung eines Grenzflächen-Oxidfilms zwischen dem dielek
trischen Film und der Elektrode zu verhindern.
Ferner sollte zum Herstellen einer Elektrode unter Verwen
dung von Materialien wie Pt, Pd, Rh, Ru usw. die Entwicklung
von Ätzprozessen vorangetrieben werden, jedoch besteht dies
bezüglich derzeit noch kein Erfolg.
Fig. 1a veranschaulicht einen typischen Kondensator mit
einem Film hoher Dielektrizitätskonstante, wie er in IEDM
′91 "A Stacked Capacitor With (BaxSr1-x)TiO₃ for 256 M DRAM"
von Koyanma et al, auf den Seiten 823-826 veröffentlicht
ist.
Auf einem Bauteil-Isolierbereich eines Halbleitersubstrats 1
wird ein Feldoxidfilm 2 hergestellt. Im Halbleitersubstrat 1
werden zu beiden Seiten einer auf einem aktiven Bereich aus
gebildeten Gateelektrode 4 Fremdstoff-Diffusionsbereiche 3a
und 3b von LDD-Struktur ausgebildet. Durch ein Kontaktloch
in einem auf der gesamten Oberfläche ausgebildeten Zwischen
schicht-Isolierfilm 6 hindurch wird eine Kontaktsäule 5 zum
Verbinden der Fremdstoff-Diffusionsbereiche 3a und 3b mit
einer oberen Elektrode ausgebildet. Eine Metallsperrschicht
7a aus TiN wird mit vorbestimmter Breite auf dem Zwischen
schicht-Isolierfilm 6 einschließlich der Kontaktsäule 5 her
gestellt. Auf der Metallsperrschicht 7a wird eine aus Pt be
stehende untere Elektrode 7b hergestellt. Auf der gesamten
Oberfläche in einem Kondensatorbereich wird ein aus BST be
stehender Film 8 hoher Dielektrizitätskonstante hergestellt,
auf dem eine aus Pt bestehende obere Elektrode 9 hergestellt
wird, wodurch ein Kondensator fertiggestellt ist.
Beim vorstehend angegebenen Kondensator mit dem Film hoher
Dielektrizitätskonstante kommt es zu Leckströmen, wenn die
Stufenüberdeckung in einem Winkelbereich (A) des aus BST
bestehenden Films 8 hoher Dielektrizitätskonstante schlecht
ist.
In einem Bereich (B), in dem die aus TiN oder Ta bestehende
Metallsperrschicht 7a freiliegt, oxidiert diese, was den
Kontaktwiderstand erhöht, wenn der aus BST bestehende Film
hoher Dielektrizitätskonstante abgeschieden wird. Ferner ist
die Anhaftung zwischen der Metallsperrschicht 7a und der
unteren Elektrode 7b geschwächt, wodurch sich diese untere
Elektrode 7b abheben kann.
In Fig. 1b ist eine Struktur dargestellt, die vorgeschlagen
wurde, um die vorstehend angegebenen Nachteile bei einem
Kondensator mit einem Film hoher Dielektrizitätskonstante zu
meistern. Es handelt sich um einen Aufbau, wie er im US-Patent 5,335,138
offenbart ist.
Auf einem Bauteil-Isolierbereich eines Halbleitersubstrats 1
wird ein Feldoxidfilm 2 hergestellt. Im Halbleitersubstrat 1
werden zu beiden Seiten einer auf einem aktiven Bereich her
gestellten Gateelektrode 4 Fremdstoff-Diffusionsbereiche 3a
und 3b mit LDD-Struktur ausgebildet. Durch ein Kontaktloch
in einem auf der gesamten Oberfläche ausgebildeten Zwischen
schicht-Isolierfilm 6 hindurch wird eine Kontaktsäule 5 zum
Verbinden der Fremdstoff-Diffusionsbereiche 3a und 3b mit
der oberen Elektrode hergestellt. Auf dem Zwischenschicht-
Isolierfilm 6 einschließlich der Kontaktsäule 5 wird eine
aus TiN bestehende Metallsperrschicht 7a mit vorbestimmter
Breite hergestellt, auf der wiederum eine aus Pt bestehende
untere Elektrode 7b hergestellt wird. Auf der Seite der Me
tallsperrschicht 7a und der unteren Elektrode 7b wird eine
leitende Seitenwand 10 ausgebildet. Auf der gesamten Fläche
des Kondensatorbereichs wird ein aus BST bestehender Film 8
hoher Dielektrizitätskonstante hergestellt, auf dem eine aus
Pt bestehende obere Elektrode 9 ausgebildet wird, um dadurch
einen Kondensator fertigzustellen.
Bei der vorstehend angegebenen Kondensatorstruktur ist, um
Schwierigkeiten hinsichtlich einer Zunahme von Leckströmen
und einer Oxidation der Metallsperrschicht zu überwinden,
die leitende Seitenwand 10 aus leitenden Materialien wie Si
liziumnitrid an der Seite der Metallsperrschicht 7a und der
unteren Elektrode 7b ausgebildet.
In einem Kondensator mit einem Film hoher Dielektrizitäts
konstante, wie oben beschrieben, sollte, um die Schwierig
keit eines Leckstroms aufgrund einer schlechten Stufenüber
deckung an der leitenden Seitenwand 10, der Film hoher Di
elektrizitätskonstante mit geeigneter Dicke abgeschieden
werden. Dadurch verringert sich die effektive Kapazität des
Kondensators (da die Kapazität der Hauptfläche abnimmt, wenn
die Dicke des dielektrischen Films an der Oberfläche der
Elektrode zunimmt).
Außerdem ist es schwierig, da der obige, herkömmliche Kon
densator mit einem Film hoher Dielektrizitätskonstante eine
einfache Stapelstruktur aufweist, eine Kapazität zu erzie
len, wie sie bei erhöhter Integration von Speicherbauteilen
für die Einheitszelle in einem einen Kondensator bildenden
Bereich erforderlich ist.
Der Erfindung liegt die Aufgabe zugrunde, eine Kondensator
struktur für ein Halbleiterbauteil und ein Verfahren zum
Herstellen derselben zu schaffen, mit denen sich erhöhte Ka
pazität in einem hochintegrierten Bauteil wie einem DRAM bei
verbesserter Zuverlässigkeit erzielen läßt.
Diese Aufgabe ist hinsichtlich der Kondensatorstruktur durch
die Lehre des beigefügten Anspruchs 1 und hinsichtlich des
Verfahrens durch die Lehre des Anspruchs 13 gelöst.
Die Erfindung wird nachfolgend unter Bezugnahme auf die bei
gefügten Zeichnungen anhand von Ausführungsbeispielen be
schrieben.
Fig. 1a und 1b sind Schnittansichten, die den Aufbau zweier
verschiedener bekannter Kondensatoren mit einem Film hoher
Dielektrizitätskonstante zeigen; und
Fig. 2a bis 2n und 3a bis 3n sind Schnittansichten zum Ver
anschaulichen eines Verfahrens zum Herstellen eines Konden
sators mit einem Film hoher Dielektrizitätskonstante gemäß
einem ersten bzw. einem zweiten Ausführungsbeispiel der Er
findung.
Bei einem erfindungsgemäßen Kondensator mit einem Film hoher
Dielektrizitätskonstante ist ein Feldoxidfilm 21 auf einem
Bauteil-Isolierbereich eines Halbleitersubstrats 20 ausge
bildet. Auf einem aktiven Bereich des Halbleitersubstrats 20
sind ein Gateisolierfilm 23 und eine Gateelektrode 24 ausge
bildet. Zu beiden Seiten der Gateelektrode 24 befinden sich
Fremdstoff-Diffusionsbereiche 22 von LDD-Struktur im Halb
leitersubstrat 20. Auf der gesamten Oberfläche ist eine er
ste Isolierschicht 26 mit einem Kontaktloch über dem Fremd
stoff-Diffusionsbereich 22 mit einer Dicke von ungefähr
300 nm ausgebildet, über der eine zweite Isolierschicht 27
mit einer Dicke von ungefähr 30 nm liegt, die sich weiter
erstreckt, als es der Strecke des Kontaktlochs entspricht.
Auf der ersten Isolierschicht 26 ist im sich weiter erstrecken
den Bereich eine erste leitende Seitenwand 31b ausgebil
det, die aus einem Material wie Pt oder RuO₂ besteht. Auf
dem Kontaktloch, einschließlich der ersten Seitenwand 31b,
ist eine Metallsperrschicht 32 aus einem Material wie TiN
mit einer Dicke von 50-100 nm so hergestellt, daß sie in
Kontakt mit dem Fremdstoff-Diffusionsbereich 22 steht. Eine
zweite, aus einem Material wie Pt oder RuO₂ bestehende Elek
trodenschicht 31c ist mit einer Dicke von 50-100 nm auf
der Metallsperrschicht 32 ausgebildet. An der Seite entge
gengesetzt zur leitenden Seitenwand 31b befindet sich eine
zweite leitende Seitenwand 31e aus einem Material wie Pt
oder RuO₂ mit vorbestimmter Breite auf der zweiten Isolier
schicht 27. Ein Film 34 hoher Dielektrizitätskonstante aus
einem Material wie BST ist auf der gesamten Oberfläche ein
schließlich einer unteren Elektrode ausgebildet, die aus der
ersten und zweiten leitenden Seitenwand 31b und 31e sowie
der zweiten Elektrodenschicht 31c besteht. Auf dem Film 34
hoher Dielektrizitätskonstante befindet sich eine obere
Elektrode 35 aus Pt, W oder RuO₂. Die erste Isolierschicht
26 besteht aus SiO₂ und die zweite Isolierschicht besteht
aus Si₃N₄.
Nachfolgend wird ein Herstellprozeß für den vorstehend ange
gebenen Kondensator mit einem Film hoher Dielektrizitätskon
stante beschrieben.
Zunächst werden, wie es in Fig. 2a dargestellt ist, eine
Gateelektrode 24 und eine Gate-Seitenwand 25 auf einem Gate
isolierfilm 23 auf einem Halbleitersubstrat 20 hergestellt,
das in einem Bauteil-Isolierbereich über einen Feldoxidfilm
21 verfügt. Im Halbleitersubstrat 20 sind zu beiden Seiten
der Gateelektrode 24 Fremdstoff-Diffusionsbereiche 22 mit
LDD-Struktur ausgebildet.
Wie es in Fig. 2b dargestellt ist, wird auf der gesamten
Oberfläche mittels eines CVD-Prozesses eine erste Isolier
schicht 26 mit einer Dicke von ungefähr 300 nm hergestellt.
Durch einen LPCVD(CVD bei niedrigem Druck)-Prozeß wird auf
der ersten Isolierschicht 26 eine Schicht aus Si₃N₄ als
zweite Isolierschicht 27 mit einer Dicke von ungefähr 30 nm
hergestellt.
Wie es in Fig. 2c dargestellt ist, wird mittels eines CVD-
Prozesses SiO₂ mit einer Dicke von ungefähr 400 nm aufgetra
gen, um eine dritte Isolierschicht 28 herzustellen. Auf die
ser wird durch einen LPCVD-Prozeß Si₃N₄ mit einer Dicke von
30 nm abgeschieden, um eine vierte Isolierschicht 29 herzu
stellen. Dann wird auf die vierte Isolierschicht 29 ein
Photoresist 30 aufgetragen und gemustert, um dadurch einen
Bereich zu bilden, in dem die Speicherknotenelektrode eines
Kondensators hergestellt wird.
Wie es in Fig. 2d dargestellt ist, werden unter Verwendung
des gemusterten Photoresists 30 als Maske die vierte Iso
lierschicht 29, die dritte Isolierschicht 28 sowie die zwei
te Isolierschicht 27 der Reihe nach mittels eines reaktiven
Ionenätzens (RIE) unter Verwendung von CHF₃/CF₄ geätzt, um
dadurch ein Kontaktloch herzustellen. Dann wird der Photo
resist 30 in eine H₂O₂/H₂SO₄-Lösung eingetaucht und so ent
fernt.
Wie es in Fig. 2e dargestellt ist, wird Pt oder RuO₂ durch
einen CVD-Prozeß mit einer Dicke von ungefähr 150-200 nm
auf der gesamten Oberfläche des Kondensatorbereichs abge
schieden, um dadurch eine erste Elektrodenschicht 31a herzu
stellen. Dabei wird der Abscheidungsprozeß für Pt durch
Pyrolyse von Pt(PF₃)₄-Gas bei einer Temperatur von 300°C
ausgeführt. Im Fall von RuO₂ werden Ru(DPM)₃ und O₃ zur Re
aktion gebracht, um dadurch das RuO₂ abzuscheiden.
Wie es in Fig. 2f dargestellt ist, wird die erste Elektro
denschicht 31a anisotrop geätzt, um nur an der Wand des im
vorigen Prozeß ausgebildeten Kontaktlochs zu verbleiben, um
dadurch eine erste leitende Seitenwand 31b auszubilden. Un
ter Verwendung dieser ersten leitenden Seitenwand 31b als
Maske werden die freigelegte erste Isolierschicht 26 und der
Gateisolierfilm 23 entfernt. Dabei wird der Ätzprozeß mit
tels eines Verfahrens mit induktiv gekoppeltem Plasma (ICP)
ausgeführt, wobei ein Gas mit hohem Kohlenstoffgehalt wie
C₂F₆ oder C₃H₈ verwendet wird, das gutes selektives Ätzver
halten gegen SiO₂ und Si₃N₄ aufweist, wie sie für die erste
Isolierschicht 26 bzw. die zweite und vierte Isolierschicht
27 und 29 verwendet sind.
Wie es in Fig. 2g dargestellt ist, wird, um direkten Kontakt
zwischen dem als Elektrodenmaterial verwendeten Pt und dem
Halbleitersubstrat 20 zu verhindern, TiN mit guten Sperr
eigenschaften durch einen CVD-Prozeß oder einen Sputterpro
zeß mit Kollimation mit einer Dicke von 50-100 nm aufge
sputtert, um dadurch eine Metallsperrschicht 32 herzustel
len. Falls RuO₂ als Elektrodenmaterial verwendet wird, wird
keine Metallsperrschicht 32 hergestellt. Dann wird auf der
gesamten Oberfläche des Kondensatorbereichs Pt oder RuO₂ mit
einer Dicke von 50-100 nm abgeschieden, um dadurch eine
zweite Elektrodenschicht 31c herzustellen.
Wie es in Fig. 2h dargestellt ist, wird auf die gesamte
Oberfläche des Halbleitersubstrats 20 ein aufgeschleudertes
Glas (SOG = Spin on Glas) oder ein Photoresist aufgetragen,
um dadurch eine Einebnungsschicht 33 auszubilden.
Wie es in Fig. 2i dargestellt ist, wird die Einebnungs
schicht 33 mittels eines chemisch-mechanischen Polier(CMP)-
Prozesses oder eines RIE-Prozesses so weit zurückgeätzt, bis
die zweite Elektrodenschicht 31c freigelegt ist. Dann wird
die Einebnungsschicht 33 durch einen zusätzlichen Ätzprozeß
so geätzt, daß die dritte Isolierschicht 28 freigelegt ist.
Dabei wird dann, wenn die Einebnungsschicht 33 aus SOG be
steht, der RIE-Prozeß unter Verwendung von CHF₃/CH₄ ausge
führt. Wenn diese Schicht aus einem Photoresist besteht,
wird ein Plasmaätzen unter Verwendung von O₂/Ar ausgeführt.
Dann wird das als Metallsperrschicht 32 verwendete TiN unter
Verwendung von BCl₃/Cl₂-Gas geätzt. Das als zweite Elektro
denschicht 31c verwendete Pt wird unter Verwendung von HBr-
Gas geätzt.
Durch den vorstehend angegebenen Prozeß wird SOG oder Photo
resist in das Kontaktloch eingebracht, in dem die Speicher
knotenelektrode des Kondensators hergestellt werden soll. Im
Bereich mit Ausnahme des obenangegebenen Bereichs werden die
Metallsperrschicht 33 und die zweite Elektrodenschicht 31c
entfernt.
Wie es in Fig. 2j dargestellt ist, wird die freigelegte
dritte Isolierschicht 28 mittels eines Ätzprozesses unter
Verwendung von HF-Gas entfernt. Auf der gesamten Oberfläche
des Kondensatorbereichs wird Pt oder RuO₂ mittels eines CVD-
Prozesses mit einer Dicke von 100-200 nm abgeschieden, um
dadurch eine dritte Elektrodenschicht 31d auszubilden.
Wie es in den Fig. 2k und 21 dargestellt ist, wird die drit
te Elektrodenschicht 31d anisotrop geätzt, um an der Seite
der ersten leitenden Seitenwand 31b eine zweite leitende
Seitenwand 31e auszubilden, wodurch die untere Elektrode des
Kondensators fertiggestellt wird.
Dann wird die aus SOG oder Photoresist bestehende Eineb
nungsschicht 33, die noch im Kontaktloch verblieben ist,
entfernt.
Wie es in Fig. 2m dargestellt ist, wird mittels eines CVD- oder
eines Sputterprozesses ein Material mit hoher Dielek
trizitätskonstante wie BST, das als Oxid vorliegt, bei dem
ein einzelnes Metall mit Sauerstoff kombiniert ist, oder als
Mischoxid vorliegt, bei dem mehrere Metalle vorhanden sind,
auf der gesamten Oberfläche des Kondensatorbereichs abge
schieden, um dadurch einen Film 34 hoher Dielektrizitätskon
stante auszubilden.
Wie es in Fig. 2n dargestellt ist, wird auf dem Film 34 ho
her Dielektrizitätskonstante ein Material wie Pt, W oder
RuO₂ abgeschieden, um dadurch eine obere Elektrode 35 eines
Kondensators herzustellen.
Nachfolgend werden unter Bezugnahme auf die Fig. 3a bis 3n
eine Kondensatorstruktur und ein Verfahren zum Herstellen
derselben gemäß dem zweiten Ausführungsbeispiel beschrieben.
Beim Kondensator gemäß dem zweiten Ausführungsbeispiel der
Erfindung ist die dielektrische Schicht mit Oxid-Nitrid(ON)-
Struktur ausgebildet.
Beim Kondensator gemäß dem zweiten Ausführungsbeispiel ist
ein Feldoxidfilm 21 in einem Bauteil-Isolierbereich eines
Halbleitersubstrats 20 ausgebildet. Ein Gateisolierfilm 23
und eine Gateelektrode 24 sind auf einem aktiven Bereich
dieses Substrats 20 vorhanden. Fremdstoff-Diffusionsbereiche
22 mit LDD-Struktur existieren im Halbleitersubstrat 20 zu
den beiden Seiten der Gateelektrode 24. Auf der gesamten
Oberfläche ist eine erste Isolierschicht 26 mit einem Kon
taktloch über dem Fremdstoff-Diffusionsbereich 22 mit einer
Dicke von ungefähr 300 nm vorhanden. Eine zweite Isolier
schicht 27 liegt mit einer Dicke von ungefähr 30 nm auf der
ersten Isolierschicht 26, mit weiterem Erstreckungsbereich,
als es dem Kontaktloch entspricht. Eine erste leitende Sei
tenwand 31b aus Polysilizium oder amorphem Silizium ist auf
der ersten Isolierschicht 26 entsprechend dem erweiterten
Bereich ausgebildet. Im Kontaktloch, einschließlich der er
sten leitenden Seitenwand 31b, ist eine zweite Elektroden
schicht 31c aus Polysilizium so ausgebildet, daß sie in Kon
takt mit dem Fremdstoff-Diffusionsbereich 22 steht. Eine
zweite leitende Seitenwand 31e aus Polysilizium, die über
vorbestimmte Breite verfügt, ist an der entgegengesetzten
Seite zur ersten leitenden Seitenwand 31b auf der zweiten
Isolierschicht 27 vorhanden. Auf der gesamten Oberfläche
einschließlich der unteren Elektrode mit der ersten und
zweiten leitenden Seitenwand 31b und 31e sowie der zweiten
Elektrodenschicht 31c ist ein dielektrischer ON-Film 34a
vorhanden. Auf diesem befindet sich eine aus Polysilizium
bestehende obere Elektrode 35.
In diesem Fall besteht die erste Isolierschicht 26 aus SiO₂
und die zweite Isolierschicht besteht aus Si₃N₄.
Nachfolgend wird der Herstellprozeß für den vorstehend ange
gebenen Kondensator mit einem Film hoher Dielektrizitätskon
stante beschrieben.
Zunächst werden die Gateelektrode 24 und die Gateseitenwand
25 auf dem Gateisolierfilm 23 auf dem Halbleitersubstrat 20
ausgebildet, auf dem der Feldoxidfilm 21 als Bauteil-Iso
lierbereich existiert. Die Fremdstoff-Diffusionsbereiche 22
mit LDD-Struktur werden im Halbleitersubstrat 20 zu den bei
den Seiten der Gateelektrode 24 ausgebildet.
Wie es in Fig. 3b dargestellt ist, wird eine erste Isolier
schicht 26 mit einer Dicke von ungefähr 300 nm auf der ge
samten Oberfläche mittels eines CVD-Prozesses hergestellt.
Durch einen LPCVD-Prozeß wird Si₃N₄ mit einer Dicke von un
gefähr 30 nm auf der ersten Isolierschicht 26 abgeschieden,
um dadurch eine zweite Isolierschicht 27 auszubilden.
Wie es in Fig. 3c dargestellt ist, wird SiO₂ mit einer Dicke
von ungefähr 400 nm mittels eines CVD-Prozesses aufgetragen,
um dadurch eine dritte Isolierschicht 28 herzustellen. Als
vierte Isolierschicht 29 wird auf der dritten Isolierschicht
28 Si₃N₄ durch einen LPCVD-Prozeß mit einer Dicke von unge
fähr 30 nm abgeschieden.
Dann wird ein Photoresist 30 auf die vierte Isolierschicht
29 aufgetragen und gemustert, um dadurch einen Bereich zu
bilden, in dem eine Speicherknotenelektrode eines Kondensa
tors hergestellt werden soll.
Wie es in Fig. 3d dargestellt ist, werden die vierte Iso
lierschicht 29, die dritte Isolierschicht 28 und die zweite
Isolierschicht 27 unter Verwendung des gemusterten Photore
sists 30 der Reihe nach mittels RIE unter Verwendung von
CHF₃/CF₄ geätzt, um ein Kontaktloch auszubilden. Dann wird
der Photoresist 30 in H₂O₂/H₂SO₄-Lösung eingetaucht und so
entfernt.
Wie es in Fig. 3e dargestellt ist, wird auf der gesamten
Oberfläche des Kondensatorbereichs Polysilizium oder amor
phes Silizium abgeschieden, um dadurch eine erste Elektro
denschicht 31a auszubilden.
Wie es in Fig. 3f dargestellt ist, wird diese erste Elektro
denschicht 31a auf solche Weise anisotrop geätzt, daß sie
nur an der Wand des im vorigen Prozeß hergestellten Kontakt
lochs verbleibt, wodurch eine erste leitende Seitenwand 31b
ausgebildet ist.
Unter Verwendung dieser leitenden Seitenwand 31b als Maske
werden die freigelegte erste Isolierschicht 26 und der Gate
isolierfilm 23 entfernt. Dieser Ätzprozeß wird mittels eines
ICP-Verfahrens unter Verwendung eines Gases mit hohem Koh
lenstoffgehalt wie C₂F₆ oder C₃H₈ mit gut selektivem Ätzver
mögen gegen SiO₂ und Si₃N₄ verwendet, wie sie für die erste
Isolierschicht 26 bzw. die zweite und vierte Isolierschicht
27 und 29 verwendet sind.
Wie es in Fig. 3g dargestellt ist, wird auf der gesamten
Oberfläche des Kondensatorbereichs Polysilizium dünn abge
schieden, um dadurch eine zweite Elektrodenschicht 31c aus
zubilden.
Wie es in Fig. 3h dargestellt ist, wird auf die gesamte
Oberfläche des Halbleitersubstrats 20 ein durch ein Schleu
derverfahren hergestelltes Glas (SOG) oder ein Photoresist
aufgetragen, um dadurch eine Einebnungsschicht 33 herzustel
len.
Wie es in Fig. 3i dargestellt ist, wird die Einebnungs
schicht 33 mittels eines CMP-Prozesses oder eines RIE-Pro
zesses so weit zurückgeätzt, bis die zweite Elektroden
schicht 31c freigelegt ist. Dann wird die Einebnungsschicht
33 mittels eines zusätzlichen Ätzprozesses so weiter abge
ätzt, daß die dritte Isolierschicht 28 freigelegt ist. Wenn
die Einebnungsschicht 33 aus SOG besteht, wird der RIE-Pro
zeß hierbei unter Verwendung von CHF₃/CF₄ ausgeführt. Falls
sie aus einem Photoresist besteht, wird Plasmaätzen unter
Verwendung von O₂/Ar ausgeführt.
Durch den vorstehend angegebenen Prozeß wird SOG oder Photo
resist in das Kontaktloch eingebracht, in dem die Speicher
knotenelektrode des Kondensators ausgebildet werden soll.
Auf dem Bereich mit Ausnahme des obenangegebenen Bereichs
wird die zweite Elektrodenschicht 31c entfernt.
Wie es in Fig. 3j dargestellt ist, wird auf der gesamten
Oberfläche des Kondensatorbereichs Polysilizium oder amor
phes Silizium mit vorbestimmter Dicke abgeschieden, um da
durch eine dritte Elektrodenschicht 31d auszubilden.
Wie es in Fig. 3k dargestellt ist, wird die dritte Elektro
denschicht 31d anisotrop abgeätzt, um eine zweite leitende
Seitenwand 31e an der Seite der ersten leitenden Seitenwand
31b auszubilden, um dadurch die untere Elektrode des Konden
sators fertigzustellen.
Wie es in den Fig. 3l und 3m dargestellt ist, wird die aus
dem SOG oder Photoresist bestehende Einebnungsschicht 33,
die im Kontaktloch zurückgeblieben ist, entfernt. Auf der
gesamten Oberfläche wird Si₃N₄ abgeschieden und oxidiert, um
dadurch einen dielektrischen ON-Film 34a auszubilden.
Wie es in Fig. 3n dargestellt ist, wird Polysilizium oder
amorphes Silizium auf dem dielektrischen ON-Film 34a abge
schieden, um dadurch die obere Elektrode 35 des Kondensators
herzustellen.
Bei der Kondensatorstruktur eines Halbleiterbauteils und dem
Verfahren zum Herstellen derselben gemäß der Erfindung wird
die untere Elektrode des Kondensators halbringförmig mit
einer Neigung konstanten Winkels hergestellt, wodurch der
hintere Elektrodenbereich verbreitert ist. Dadurch existiert
kein zerbrechlicher Teil, der zur Erzeugung von Leckströmen
führt, was die elektrischen Eigenschaften und die Zuverläs
sigkeit des Kondensators verbessert.
Da der Kondensator durch einen einzelnen Maskenprozeß herge
stellt werden kann, können die Herstellkosten für ein Bau
teil verringert werden.
Außerdem ist, da das Kontaktloch, das das Halbleitersubstrat
mit der unteren Elektrode verbindet, durch Selbstausrichtung
hergestellt wird, ein durch Fehlausrichtung hervorgerufener
Beeinträchtigungsfaktor für das Bauteil verringert, was die
Bauteilzuverlässigkeit verbessert.
Claims (46)
1. Kondensatorstruktur eines Halbleiterbauteils, mit:
- - einem Halbleitersubstrat (20) mit einem Fremdstoff-Diffu sionsbereich (22); und
- - einer auf dem Halbleitersubstrat ausgebildeten Isolier schicht (21/23, 26-29), mit einem Kontaktloch über dem Fremdstoff-Diffusionsbereich;
gekennzeichnet durch
- - eine erste untere Elektrode (31b, 31e) mit Halbringform, die auf der Isolierschicht entlang der Oberkante des Kon taktlochs ausgebildet ist;
- - eine zweite untere Elektrode (31c), die auf der Oberfläche des durch das Kontaktloch freigelegten Substrats, an der Wand des Kontaktlochs und auf der ersten unteren Elektrode ausgebildet ist;
- - eine dielektrische Schicht (34; 34a), die auf der ersten und zweiten unteren Elektrode ausgebildet ist; und
- - eine obere Elektrode (35), die auf der dielektrischen Schicht ausgebildet ist.
2. Kondensatorstruktur nach Anspruch 1, dadurch gekenn
zeichnet, daß die Isolierschicht aus einer ersten (26) und
einer zweiten (27) Isolierschicht aus Materialien mit ver
schiedenen Ätzraten besteht.
3. Kondensatorstruktur nach einem der vorstehenden Ansprü
che, dadurch gekennzeichnet, daß die erste Isolierschicht
(26) aus einer 300 nm (± 20 nm) dicken SiO₂-Schicht besteht.
4. Kondensatorstruktur nach einem der vorstehenden Ansprü
che, dadurch gekennzeichnet, daß die zweite Isolierschicht
(27) aus einer 30 nm (± 2 nm) dicken Si₃N₄-Schicht besteht.
5. Kondensatorstruktur nach einem der vorstehenden Ansprü
che, dadurch gekennzeichnet, daß die obere (35) und die un
tere (31b, 31c, 31e) Elektrode aus Platin (Pt) bestehen.
6. Kondensatorstruktur nach einem der vorstehenden Ansprü
che, dadurch gekennzeichnet, daß die obere (35) und die un
tere (31b, 31c, 31e) Elektrode aus Platin (RuO₂) bestehen.
7. Kondensatorstruktur nach Anspruch 5, gekennzeichnet
durch eine Metallsperrschicht (32), die mit vorbestimmter
Dicke an der Innenseite des Kontaktlochs ausgebildet ist und
in Kontakt mit dem Fremdstoff-Diffusionsbereich (22) steht.
8. Kondensatorstruktur nach Anspruch 7, dadurch gekenn
zeichnet, daß die Metallsperrschicht (22) aus TiN besteht.
9. Kondensatorstruktur nach einem der vorstehenden Ansprü
che, dadurch gekennzeichnet, daß die obere (35) und die un
tere (31b, 31c, 31e) Elektrode aus Polisilizium bestehen.
10. Kondensatorstruktur nach Anspruch 5, dadurch gekenn
zeichnet, daß die dielektrische Schicht (34) aus einem Mate
rial mit hoher Dielektrizitätskonstante besteht.
11. Kondensatorstruktur nach Anspruch 6, dadurch gekenn
zeichnet, daß die dielektrische Schicht (34) aus einem Mate
rial mit hoher Dielektrizitätskonstante besteht.
12. Kondensatorstruktur nach Anspruch 9, dadurch gekenn
zeichnet, daß die dielektrische Schicht (34a) aus einer
Oxid-Nitrid(ON)-Struktur besteht.
13. Verfahren zum Herstellen eines Kondensators eines Halb
leiterbauteils, mit den folgenden Schritten:
- - Herstellen einer Gateelektrode und einer Gateseitenwand auf einem Halbleitersubstrat, auf dem ein Feldoxidfilm in einem Bauteil-Isolierbereich ausgebildet ist; und
- - Herstellen von Fremdstoff-Diffusionsbereichen mit LDD- Struktur im Halbleitersubstrat auf den beiden Seiten der Gateelektrode;
gekennzeichnet durch die folgenden Schritte:
- - Herstellen einer ersten, zweiten, dritten und vierten Iso lierschicht auf der gesamten Oberfläche; Auftragen eines Photoresists darauf und Mustern desselben, und anschließen des Ätzen der vierten Isolierschicht, der dritten Isolier schicht und der zweiten Isolierschicht, um dadurch ein Kon taktloch herzustellen;
- - Herstellen einer ersten Elektrodenschicht auf der gesamten Oberfläche und anisotropes Ätzen dieser ersten Elektroden schicht in solcher Weise, daß sie nur an der Wand des Kon taktlochs zurückbleibt, um dadurch eine erste leitende Sei tenwand herzustellen;
- - Entfernen der freigelegten ersten Isolierschicht unter Verwendung der ersten leitenden Seitenwand als Maske, und Herstellen einer zweiten Elektrodenschicht auf der gesamten Oberfläche;
- - Herstellen einer Einebnungsschicht auf der gesamten Ober fläche des Halbleitersubstrats, auf dem die zweite Elektro denschicht ausgebildet ist, und Zurückätzen der Einebnungs schicht, bis die zweite Elektrodenschicht freiliegt;
- - Entfernen der freigelegten zweiten Elektrodenschicht und der dritten Isolierschicht und Herstellen einer dritten Elektrodenschicht mit einer vorbestimmten Dicke auf der ge samten Oberfläche;
- - anisotropes Ätzen der dritten Elektrodenschicht, um eine zweite leitende Seitenwand an der Seite der ersten leitenden Seitenwand herzustellen;
- - Entfernen der im Kontaktloch zurückgebliebenen Einebnungs schicht und Herstellen einer dielektrischen Schicht auf der gesamten Oberfläche; und
- - Herstellen einer oberen Elektrode eines Kondensators auf der dielektrischen Schicht.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß
die erste Isolierschicht durch Abscheiden von SiO₂ mit einer
Dicke von 300 nm (± 20 nm) mittels eines CVD-Prozesses her
gestellt wird.
15. Verfahren nach einem der Ansprüche 13 oder 14, dadurch
gekennzeichnet, daß die zweite Isolierschicht durch Abschei
den von Si₃N₄ mit einer Dicke von 30 nm (± 2 nm) mittels
eines LPCVD-Prozesses hergestellt wird.
16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch
gekennzeichnet, daß die dritte Isolierschicht durch Abschei
den von SiO₂ mit einer Dicke von 400 nm (± 20 nm) mittels
eines CVD-Prozesses hergestellt wird.
17. Verfahren nach einem der Ansprüche 13 bis 16, dadurch
gekennzeichnet, daß die vierte Isolierschicht durch Abschei
den von Si₃N₄ mit einer Dicke von 30 nm (± 2 nm) mittels
eines LPCVD-Prozesses hergestellt wird.
18. Verfahren nach einem der Ansprüche 13 bis 17, dadurch
gekennzeichnet, daß das Ätzen der zweiten, dritten und vier
ten Isolierschicht zum Herstellen des Kontaktlochs durch
reaktives Ionenätzen unter Verwendung von CHF₃/CF₄ erfolgt.
19. Verfahren nach einem der Ansprüche 13 bis 18, dadurch
gekennzeichnet, daß der als Maske beim Herstellprozeß für
das Kontaktloch verwendete Photoresist zum Entfernen in eine
H₂O₂/H₂SO₄-Lösung eingetaucht wird.
20. Verfahren nach einem der Ansprüche 13 bis 19, dadurch
gekennzeichnet, daß die erste Elektrodenschicht dadurch her
gestellt wird, daß Pt mit einer Dicke von 150-200 nm mit
tels eines CVD-Prozesses abgeschieden wird.
21. Verfahren nach einem der Ansprüche 13 bis 19, dadurch
gekennzeichnet, daß die erste Elektrodenschicht dadurch her
gestellt wird, daß RuO₂ mit einer Dicke von 150-200 nm
mittels eines CVD-Prozesses abgeschieden wird.
22. Verfahren nach einem der Ansprüche 13 bis 19, dadurch
gekennzeichnet, daß die erste Elektrodenschicht unter Ver
wendung von entweder Polysilizium oder amorphem Silizium
hergestellt wird.
23. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß
das Abscheiden des Pt zum Herstellen der ersten Elektroden
schicht durch Pyrolysieren von Pt(PF₃)₄-Gas bei einer Tempe
ratur von 300°C (± 15°C) ausgeführt wird.
24. Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß
die erste Elektrodenschicht aus RuO₂ durch Reaktion von
Ru(DPM)₃ mit O₃ ausgeführt wird.
25. Verfahren nach einem der Ansprüche 13 bis 24, dadurch
gekennzeichnet, daß die erste Isolierschicht durch ein ICP-
Verfahren unter Verwendung eines Gases mit hohem Kohlen
stoffgehalt ausgeführt wird.
26. Verfahren nach einem der Ansprüche 13 bis 25, dadurch
gekennzeichnet, daß die zweite Elektrodenschicht durch Ab
scheiden von Pt mit einer Dicke von 50-100 nm mittels
eines CVD-Prozesses hergestellt wird.
27. Verfahren nach einem der Ansprüche 13 bis 25, dadurch
gekennzeichnet, daß die zweite Elektrodenschicht durch Ab
scheiden von RuO₂ mit einer Dicke von 50-100 nm mittels
eines CVD-Prozesses hergestellt wird.
28. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß
eine Metallsperrschicht hergestellt wird, um direkten Kon
takt zwischen der zweiten Elektrodenschicht und dem Halblei
tersubstrat zu verhindern.
29. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß
die Metallsperrschicht durch Abscheiden von TiN mit einer
Dicke von 50-100 nm mittels eines CVD-Prozesses herge
stellt wird.
30. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß
die Metallsperrschicht durch Abscheiden von TiN mit einer
Dicke von 50-100 nm durch ein Sputterverfahren mit Kolli
mierung hergestellt wird.
31. Verfahren nach einem der Ansprüche 13 bis 30, dadurch
gekennzeichnet, daß die zweite Elektrodenschicht durch Ab
scheiden von entweder Polysilizium oder amorphem Silizium
mit einer Dicke, die geringer als die der ersten Elektroden
schicht ist, hergestellt wird.
32. Verfahren nach einem der Ansprüche 13 bis 31, dadurch
gekennzeichnet, daß die Einebnungsschicht unter Verwendung
von entweder SOG oder Photoresist hergestellt wird.
33. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß
der Prozeß zum Rückätzen der Einebnungsschicht ein CMP-Pro
zeß ist.
34. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß
der Prozeß zum Rückätzen der Einebnungsschicht ein RIE-Pro
zeß unter Verwendung von CHF₃/CF₄ ist.
35. Verfahren nach Anspruch 32, dadurch gekennzeichnet, daß
der Prozeß zum Rückätzen der Einebnungsschicht ein Plasma
ätzprozeß unter Verwendung von O₂/Ar ist.
36. Verfahren nach Anspruch 28, dadurch gekennzeichnet, daß
die Metallsperrschicht unter Verwendung von BCl₃/Cl₂-Gas
entfernt wird.
37. Verfahren nach Anspruch 26, dadurch gekennzeichnet, daß
die freigelegte zweite Elektrodenschicht unter Verwendung
von HBr-Gas entfernt wird.
38. Verfahren nach einem der Ansprüche 13 bis 37, dadurch
gekennzeichnet, daß die dritte Elektrodenschicht durch Ab
scheiden von Pt mit einer Dicke von 100-200 nm mittels
eines CVD-Prozesses hergestellt wird.
39. Verfahren nach einem der Ansprüche 13 bis 37, dadurch
gekennzeichnet, daß die dritte Elektrodenschicht durch Ab
scheiden von RuO₂ mit einer Dicke von 100-200 nm mittels
eines CVD-Prozesses hergestellt wird.
40. Verfahren nach einem der Ansprüche 13 bis 37, dadurch
gekennzeichnet, daß die dritte Elektrodenschicht unter Ver
wendung von entweder Polysilizium oder amorphem Silizium
hergestellt wird.
41. Verfahren nach einem der Ansprüche 13 bis 40, dadurch
gekennzeichnet, daß die dielektrische Schicht aus
BaSrTiO₃(BST), BaTiO₃, SrTiO₃ oder PbZrO₃ hergestellt wird.
42. Verfahren nach einem der Ansprüche 13 bis 40, dadurch
gekennzeichnet, daß die dielektrische Schicht durch Abschei
den und Oxidieren von Si₃N₄ als ON-Struktur hergestellt
wird.
43. Verfahren nach einem der Ansprüche 13 bis 42, dadurch
gekennzeichnet, daß die obere Elektrode unter Verwendung von
Pt, W oder RuO₂ hergestellt wird.
44. Verfahren nach einem der Ansprüche 13 bis 42, dadurch
gekennzeichnet, daß die obere Elektrode des Kondensators un
ter Verwendung von entweder Polysilizium oder amorphem Sili
zium hergestellt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960011066A KR100215867B1 (ko) | 1996-04-12 | 1996-04-12 | 반도체 소자의 커패시터 구조 및 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19625883A1 true DE19625883A1 (de) | 1997-10-16 |
DE19625883C2 DE19625883C2 (de) | 2001-04-19 |
Family
ID=19455622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19625883A Expired - Fee Related DE19625883C2 (de) | 1996-04-12 | 1996-06-27 | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben |
Country Status (4)
Country | Link |
---|---|
US (2) | US5741722A (de) |
JP (1) | JP2802754B2 (de) |
KR (1) | KR100215867B1 (de) |
DE (1) | DE19625883C2 (de) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2679671B2 (ja) * | 1995-03-30 | 1997-11-19 | 日本電気株式会社 | 半導体記憶装置の容量素子の製造方法 |
US5793076A (en) * | 1995-09-21 | 1998-08-11 | Micron Technology, Inc. | Scalable high dielectric constant capacitor |
US6010932A (en) * | 1996-12-05 | 2000-01-04 | Micron Technology, Inc. | Fork-like memory structure for ULSI DRAM and method of fabrication |
KR100453884B1 (ko) * | 1997-08-26 | 2005-09-28 | 삼성전자주식회사 | 캐패시터 및 그의 제조 방법 |
US5976928A (en) * | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
TW407376B (en) * | 1997-12-12 | 2000-10-01 | United Microelectronics Corp | Manufacture of DRAM capacitor |
TW383494B (en) * | 1998-04-21 | 2000-03-01 | United Microelectronics Corp | Structure and manufacturing method for capacitors |
US6077737A (en) * | 1998-06-02 | 2000-06-20 | Mosel Vitelic, Inc. | Method for forming a DRAM having improved capacitor dielectric layers |
KR100292689B1 (ko) * | 1998-06-03 | 2001-07-12 | 김영환 | 캐패시터및그형성방법 |
US6737696B1 (en) * | 1998-06-03 | 2004-05-18 | Micron Technology, Inc. | DRAM capacitor formulation using a double-sided electrode |
KR100504429B1 (ko) * | 1998-07-08 | 2006-04-21 | 주식회사 하이닉스반도체 | 반도체장치의 셀 커패시터 구조 및 그 형성 방법 |
US6008095A (en) * | 1998-08-07 | 1999-12-28 | Advanced Micro Devices, Inc. | Process for formation of isolation trenches with high-K gate dielectrics |
GB2340303B (en) * | 1998-08-07 | 2000-12-27 | United Microelectronics Corp | Capacitor and method for fabricating the same |
US6100135A (en) * | 1998-08-15 | 2000-08-08 | Wu; Shye-Lin | Method of forming a crown-fin shaped capacitor for a high density DRAM cell |
JP4416055B2 (ja) * | 1998-12-01 | 2010-02-17 | ローム株式会社 | 強誘電体メモリおよびその製造方法 |
TW420871B (en) * | 1999-01-08 | 2001-02-01 | Taiwan Semiconductor Mfg | Process for improving the characteristics of stack capacitors |
US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
JP4540142B2 (ja) * | 1999-01-19 | 2010-09-08 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
TW407373B (en) * | 1999-02-12 | 2000-10-01 | United Microelectronics Corp | The manufacture method of double cylindrical capacitor |
KR100308622B1 (ko) * | 1999-04-12 | 2001-11-01 | 윤종용 | 디램 셀 캐패시터 및 제조 방법 |
US6255168B1 (en) * | 1999-09-13 | 2001-07-03 | United Microelectronics Corp. | Method for manufacturing bit line and bit line contact |
KR100317331B1 (ko) * | 1999-11-11 | 2001-12-24 | 박종섭 | 불휘발성 강유전체 메모리 소자 및 그 제조방법 |
US6190962B1 (en) * | 1999-12-20 | 2001-02-20 | United Microelectronics Corp. | Method of fabricating capacitor |
JP2001313379A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | 半導体メモリの製造方法及び容量素子の製造方法 |
KR100612561B1 (ko) * | 2000-06-19 | 2006-08-11 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
US7327582B2 (en) * | 2000-09-21 | 2008-02-05 | Ultrasource, Inc. | Integrated thin film capacitor/inductor/interconnect system and method |
TW480733B (en) * | 2001-04-10 | 2002-03-21 | Ind Tech Res Inst | Self-aligned lightly doped drain polysilicon thin film transistor |
KR100390849B1 (ko) * | 2001-06-30 | 2003-07-12 | 주식회사 하이닉스반도체 | 하프늄산화막을 구비하는 캐패시터의 제조 방법 |
US6998696B2 (en) * | 2001-09-21 | 2006-02-14 | Casper Michael D | Integrated thin film capacitor/inductor/interconnect system and method |
US7425877B2 (en) * | 2001-09-21 | 2008-09-16 | Ultrasource, Inc. | Lange coupler system and method |
KR100408726B1 (ko) * | 2001-12-10 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
JP2004165405A (ja) * | 2002-11-13 | 2004-06-10 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
US6829127B1 (en) * | 2003-03-05 | 2004-12-07 | Altera Corporation | High performance capacitor structure |
US7112507B2 (en) * | 2003-11-24 | 2006-09-26 | Infineon Technologies Ag | MIM capacitor structure and method of fabrication |
JPWO2006100737A1 (ja) * | 2005-03-18 | 2008-08-28 | 富士通株式会社 | 半導体装置の製造方法 |
JP2010177257A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Corp | 半導体装置及びその製造方法 |
TWI782805B (zh) * | 2021-12-01 | 2022-11-01 | 力晶積成電子製造股份有限公司 | 電容器結構及其製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4441153A1 (de) * | 1993-11-19 | 1995-05-24 | Hyundai Electronics Ind | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung |
DE4447229A1 (de) * | 1993-12-31 | 1995-07-06 | Hyundai Electronics Ind | Halbleiterspeichervorrichtung und Verfahren zu ihrer Herstellung |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6072261A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 半導体装置 |
US5291058A (en) * | 1989-04-19 | 1994-03-01 | Kabushiki Kaisha Toshiba | Semiconductor device silicon via fill formed in multiple dielectric layers |
JPH0377365A (ja) * | 1989-08-19 | 1991-04-02 | Sony Corp | 半導体メモリ装置の製造方法 |
JP2765133B2 (ja) * | 1989-12-06 | 1998-06-11 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US5108943A (en) * | 1991-01-02 | 1992-04-28 | Micron Technology, Inc. | Mushroom double stacked capacitor |
KR930010081B1 (ko) * | 1991-05-24 | 1993-10-14 | 현대전자산업 주식회사 | 2중 적층캐패시터 구조를 갖는 반도체 기억장치 및 그 제조방법 |
US5223448A (en) * | 1991-07-18 | 1993-06-29 | Industrial Technology Research Institute | Method for producing a layered capacitor structure for a dynamic random access memory device |
JPH05114713A (ja) * | 1991-10-22 | 1993-05-07 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
US5150276A (en) * | 1992-01-24 | 1992-09-22 | Micron Technology, Inc. | Method of fabricating a vertical parallel cell capacitor having a storage node capacitor plate comprising a center fin effecting electrical communication between itself and parallel annular rings |
US5335138A (en) * | 1993-02-12 | 1994-08-02 | Micron Semiconductor, Inc. | High dielectric constant capacitor and method of manufacture |
KR950010078A (ko) * | 1993-09-09 | 1995-04-26 | 김주용 | 반도체 기억장치의 제조방법 |
WO1996002070A2 (en) * | 1994-07-12 | 1996-01-25 | National Semiconductor Corporation | Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit |
JP2956482B2 (ja) * | 1994-07-29 | 1999-10-04 | 日本電気株式会社 | 半導体記憶装置及びその製造方法 |
US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
US5555486A (en) * | 1994-12-29 | 1996-09-10 | North Carolina State University | Hybrid metal/metal oxide electrodes for ferroelectric capacitors |
-
1996
- 1996-04-12 KR KR1019960011066A patent/KR100215867B1/ko not_active IP Right Cessation
- 1996-06-27 DE DE19625883A patent/DE19625883C2/de not_active Expired - Fee Related
- 1996-08-15 US US08/698,520 patent/US5741722A/en not_active Expired - Lifetime
- 1996-11-22 JP JP8325882A patent/JP2802754B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-30 US US08/961,070 patent/US6078093A/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4441153A1 (de) * | 1993-11-19 | 1995-05-24 | Hyundai Electronics Ind | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung |
DE4447229A1 (de) * | 1993-12-31 | 1995-07-06 | Hyundai Electronics Ind | Halbleiterspeichervorrichtung und Verfahren zu ihrer Herstellung |
Non-Patent Citations (1)
Title |
---|
IEDM 1990, S. 651-654 * |
Also Published As
Publication number | Publication date |
---|---|
DE19625883C2 (de) | 2001-04-19 |
JPH09283723A (ja) | 1997-10-31 |
US6078093A (en) | 2000-06-20 |
KR100215867B1 (ko) | 1999-08-16 |
US5741722A (en) | 1998-04-21 |
KR970072410A (ko) | 1997-11-07 |
JP2802754B2 (ja) | 1998-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19625883C2 (de) | Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben | |
DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE3922456C2 (de) | ||
DE4127967C2 (de) | MOS-Transistor mit Gate-Drain-Elektrodenüberlapp und Verfahren zu seiner Herstellung | |
DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE19836965A1 (de) | Halbleitervorrichtung mit Kondensator und Verfahren zur Herstellung derselben | |
DE3834241A1 (de) | Halbleitereinrichtung | |
WO2000001010A2 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
DE4400727A1 (de) | Verfahren zur Herstellung von integrierten Schaltkreiskondensatoren | |
DE69133410T2 (de) | Schichtstruktur mit einem Kontaktloch für Flossenkondensatoren in Drams und Verfahren zur Herstellung derselben | |
DE19748274B4 (de) | Verfahren zur Herstellung eines Kondensators | |
DE4341698A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE4327813C2 (de) | Verfahren zur Herstellung eines DRAM's | |
DE4109299C2 (de) | Halbleiterspeichereinrichtung und Herstellungsverfahren hierfür | |
DE4238081A1 (en) | Stacked capacitor for semiconductor DRAM storage cell - has step in upper surface of lower electrode, with field insulation film formed on silicon substrate, e.g. by LOCOS process | |
DE19729602A1 (de) | Halbleitereinrichtung mit Kurzschlußverhinderung und zugehöriges Herstellungsverfahren | |
DE4203565A1 (de) | Dram und verfahren zu dessen herstellung | |
EP0014303B1 (de) | Verfahren zum Herstellen von integrierten MOS-Schaltungen in Silizium-Gate-Technologie | |
DE19712540C1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
DE4406850C1 (de) | Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode | |
DE19629774A1 (de) | Halbleitereinrichtung und Herstellungsverfahren derselben | |
DE19824774C2 (de) | Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil | |
DE4102184C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
DE19724472B4 (de) | Halbleiterbauteil mit einer Verdrahtung und Verfahren zum Herstellen des Halbleiterbauteils | |
EP0263941B1 (de) | Speicherzellenanordnung für dynamische Halbleiterspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140101 |