DE19624916A1 - Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE19624916A1
DE19624916A1 DE19624916A DE19624916A DE19624916A1 DE 19624916 A1 DE19624916 A1 DE 19624916A1 DE 19624916 A DE19624916 A DE 19624916A DE 19624916 A DE19624916 A DE 19624916A DE 19624916 A1 DE19624916 A1 DE 19624916A1
Authority
DE
Germany
Prior art keywords
layer
contact recess
conductive layer
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19624916A
Other languages
English (en)
Other versions
DE19624916C2 (de
Inventor
Woo Sup Shin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=19423806&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE19624916(A1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of DE19624916A1 publication Critical patent/DE19624916A1/de
Application granted granted Critical
Publication of DE19624916C2 publication Critical patent/DE19624916C2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate

Description

Die Erfindung bezieht sich auf eine Flüssigkristallanzeigevorrichtung (LCD: Liquid Crystal Display) und ein Verfahren zu ihrer Herstellung, und zwar speziell auf eine Flüssigkristallanzeigevorrichtung mit einem kombinierten Aufbau von Source-Elektrode und Source-Anschlußfläche.
Dünnschicht-Flüssigkristallanzeigevorrichtungen mit aktiver Matrix weisen Dünnschichttransistoren (TFTS: Thin Film Transistors) zum Ansteuern des Flüssigkristallmaterials auf, das in den einzelnen Pixelelementen (Bildelementen) der Anzeigevorrichtung enthalten ist. Wie aus Fig. 6 ersichtlich, weist eine herkömmliche Flüssigkristallanzeigevorrichtung eine matrixförmige Anordnung von Pixelelementen auf, die jeweils zwischen einer gemeinsamen Elektrode, welche an einer (nicht dargestellten) Deckplatte angeordnet ist, und einer Pixelelektrode 6, welche an einer Bodenplatte angeordnet ist, ein (nicht dargestelltes) Flüssigkristallmaterial als Zwischenlage enthalten. Die Bodenplatte weist ferner eine Mehrzahl von Gate-Leitungen 600 und eine Mehrzahl von die Gate- Leitungen 600 kreuzenden Datenleitungen 610 auf.
An Kreuzungsstellen der Gate-Leitungen 600 und Datenleitungen 610 sind Dünnschichttransistoren 620 angeordnet, die als aktive Bauelemente dienen. Die Gate-Leitungen 600 und die Datenleitungen 610 sind mit den Gate-Anschlüssen bzw. den Source-Anschlüssen der Dünnschichttransistoren 620 verbunden. Ferner sind die Pixelelektroden 6 mit der Drain-Elektrode je eines Dünnschichttransistors 620 verbunden. Mit den Gate- Leitungen 600 und den Datenleitungen 610 sind Gate- Anschlußflächen 630 bzw. Daten-Anschlußflächen 640 verbunden, um aus einer Gate-Steuerschaltung bzw. aus einer Daten- Steuerschaltung Daten empfangen zu können.
Ein herkömmliches Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung mit Dünnschichttransistoren als Ansteuerbauelementen wird nachstehend unter Bezugnahme auf die Fig. 5a bis 5f beschrieben.
Wie aus Fig. 5a ersichtlich, wird auf einem transparenten Glassubstrat 1 eine leitfähige Schicht ausgebildet und in eine solche Form gebracht, d. h. strukturiert, daß von ihr ein Gate 2, eine Speicherkondensatorelektrode 2D, eine Source- Anschlußfläche 2A und eine Gate-Anschlußfläche 2B ausgebildet werden. Die Gate-Anschlußfläche 2B wird dazu verwendet, eine Spannung zu empfangen, von welcher eine aktive Schicht im fertigen Dünnschichttransistor-Bauelement angesteuert wird.
Wie aus Fig. 5b ersichtlich, wird dann auf der gesamten Oberfläche des Substrats eine Gate-Isolierschicht 3, z. B. eine Nitridschicht oder eine Oxidschicht, ausgebildet, um das Gate 2 elektrisch zu isolieren. Darauffolgend wird auf einem über dem Gate 2 liegenden Teilbereich der Gate-Isolierschicht 3 eine aktive Schicht 4 aus amorphem Silizium ausgebildet. Dann wird, um den Kontaktwiderstand zwischen der aktiven Schicht und den Source/Drain-Gebieten im fertigen Bauelement zu verringern, auf der amorphen Siliziumschicht 4 eine geeignet dotierte Halbleiterschicht 5 als ohmsche Kontaktschicht ausgebildet. Die dotierte Halbleiterschicht 5 und die amorphe Siliziumschicht 4 werden dann entsprechend einem für die aktive Schicht vorgegebenen Layout selektiv abgeätzt.
Da eine Anschlußflächen-Verdrahtungsschicht erforderlich ist, um Information aus einem externen Ansteuerschaltkreis zum Gate und zur Source leiten zu können, wird die Gate-Isolierschicht 3 selektiv (in ausgewählten Bereichen) derart abgeätzt, daß die Source-Anschlußfläche 2A und die Gate-Anschlußfläche 2B freigelegt werden (siehe Fig. 5c). Als nächstes wird, wie aus Fig. 5d ersichtlich, auf der gesamten Oberfläche des Substrats 1 eine transparente leitfähige Schicht (ITO: Indium Tin Oxide, Indium-Zinn-Oxid) aufgetragen und derart strukturiert, daß eine Pixelelektrode 6 auf einem Teilbereich eines Anzeigepixels sowie Indium-Zinn-Oxid-Muster 6A und 6B auf der Source- Anschlußfläche 2A bzw. der Gate-Anschlußfläche 2B ausgebildet werden.
Wie aus Fig. 5e ersichtlich, wird der Dünnschichttransistor auf der aktiven Schicht 4 ausgebildet und weist eine leitfähige Schicht auf, die auf dem Substrat aufgetragen und derart gestaltet wird, daß gleichzeitig eine Source-Elektrode 7 und eine Drain-Elektrode 8 ausgebildet werden. Die Source-Elektrode 7 wird mit der Source-Anschlußfläche 2A und der mit Fremdstoffen dotierten Halbleiterschicht 5 verbunden, und die Drain-Elektrode 8 wird mit der mit Fremdstoffen dotierten Halbleiterschicht 5 und der Pixelelektrode 6 verbunden, wobei die mit Fremdstoffen dotierte Halbleiterschicht 5 aus dem Bereich zwischen der Source-Elektrode 7 und der Drain-Elektrode 8 entfernt wird. Im fertigen Aufbau der Vorrichtung leitet die Source-Elektrode 7 ein an eine Datenverdrahtungsschicht angelegtes Datensignal über die Drain-Elektrode 8 an die Pixelelektrode 6. Das Signal wird in Form von Ladung auf der Pixelelektrode 6 gespeichert und steuert dadurch das Flüssigkristallmaterial an.
Wie aus Fig. 5f ersichtlich, wird auf der gesamten Oberfläche des Substrats eine Nitridschicht als Passivierungsschicht 9 aufgetragen, um das darunter liegende Bauelement gegen Feuchtigkeit abzudichten und eine Absorption von Verunreinigungen zu verhindern. Die Passivierungsschicht 9 wird derart selektiv abgeätzt, daß die Indium-Zinn-Oxid-Muster 6A und 6B über die Source-Anschlußfläche 2A bzw. die Gate- Anschlußfläche 2B freigelegt werden. Damit ist der Dünnschichttransistor fertiggestellt.
Bei dem vorstehend beschriebenen Verfahren nach dem Stand der Technik sind die Source-Elektrode 7 und die Pixelelektrode 6 auf derselben Fläche (d. h. jeweils von oben auf) der Gate- Isolierschicht 3 angeordnet. Deshalb können Verarbeitungsfehler dazu führen, daß sich diese Elektroden berühren. Folglich können Kurzschlüsse auftreten, wodurch die Ausbeute des Herstellungsverfahrens sinkt.
Da ferner die Source-Anschlußfläche 2A zur Verdrahtung des Source-Anschlusses aus dem gleichen Material wie das Gate 2 besteht, kann ihr Kontaktwiderstand zur darüber liegenden Source-Elektrode 7 hoch sein. Außerdem sind bei diesem aus dem Stand der Technik bekannten Verfahren mindestens sechs Maskierungsschritte erforderlich, nämlich: das Strukturmuster des Gate, der Speicherkondensatorelektrode, der Source- Anschlußfläche und der Gate-Anschlußfläche muß gestaltet werden; das Strukturmuster der Gate-Isolierschicht muß so gestaltet werden, daß die Anschlußflächenbereiche freigelegt werden; das Strukturmuster der aktiven Schicht muß gestaltet werden; die Pixelelektrode muß ausgebildet werden; die Source- Elektrode und die Drain-Elektrode müssen ausgebildet werden; und die Passivierungsschicht muß derart strukturiert werden, daß die Anschlußflächenbereiche freigelegt werden. Mithin erfordert der herkömmliche Herstellungsprozeß eine übermäßige Anzahl von Herstellungsschritten, die den Kostenaufwand in die Höhe treiben und außerdem die Ausbeute mindern.
Durch die Erfindung wird die Aufgabe gelöst, eine Flüssigkristallanzeigevorrichtung und ein Verfahren zu ihrer Herstellung bereitzustellen, bei denen die Herstellung vereinfacht, Herstellungsfehler vermieden und die Ausbeute erhöht werden können.
Zur Erreichung dieses Ziels schafft die Erfindung eine Flüssigkristallanzeigevorrichtung mit einem Substrat; einer Gate-Elektrode, einer Gate-Anschlußfläche und einer Source- Anschlußfläche, die auf dem Substrat als erste leitfähige Schicht ausgebildet sind; einer auf der gesamten Oberfläche des Substrats ausgebildeten Gate-Isolierschicht; einer Halbleiterschicht und einer auf dieser angeordneten mit Verunreinigungen dotierten Halbleiterschicht, welche beide auf der Gate-Isolierschicht über der Gate-Elektrode ausgebildet sind; einer Source-Elektrode und einer Drain-Elektrode, die auf der mit Verunreinigungen dotierten Halbleiterschicht auf liegend ausgebildet sind; einer auf der gesamten Oberfläche des Substrats ausgebildeten Passivierungsschicht; einer ersten Kontaktausnehmung, welche die Source-Anschlußfläche freilegt; einer zweiten Kontaktausnehmung, welche einen Teilbereich der Drain-Elektrode freilegt; einer dritten Kontaktausnehmung, welche einen Teilbereich der Gate-Anschlußfläche freilegt; und einer vierten Kontaktausnehmung, welche die Source-Elektrode freilegt, wobei die Kontaktausnehmungen durch gemeinsames selektives Abätzen der Passivierungsschicht und der Gate- Isolierschicht ausgebildet sind; einer auf der Passivierungsschicht ausgebildeten Pixelelektrode, die über die zweite Kontaktausnehmung mit der Drain-Elektrode verbunden ist; und einer transparenten leitfähigen Schicht, welche die Source- Anschlußfläche über die erste und die vierte Kontaktausnehmung mit der Source-Elektrode verbindet.
Zur Erreichung des oben genannten Ziels schafft die Erfindung ferner ein Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung mit folgenden Schritten: auf einem Substrat wird eine erste leitfähige Schicht ausgebildet; die erste leitfähige Schicht wird in eine solche Form gebracht, d. h. strukturiert, daß eine Gate-Elektrode, eine Gate- Anschlußfläche und eine Source-Anschlußfläche ausgebildet werden; nacheinander werden auf der gesamten Oberfläche des Substrats eine Isolierschicht, eine Halbleiterschicht und eine mit Verunreinigungen dotierte Halbleiterschicht ausgebildet; die mit Verunreinigungen dotierte Halbleiterschicht und die Halbleiterschicht werden in eine solche Form gebracht, daß sie ein aktives Strukturmuster bilden; auf der gesamten Oberfläche des Substrats wird eine zweite leitfähige Schicht ausgebildet; die zweite leitfähige Schicht wird in eine solche Form gebracht, daß eine Source-Elektrode und eine Drain-Elektrode auf der mit Verunreinigungen dotierten Halbleiterschicht ausgebildet werden; auf der gesamten Oberfläche des Substrats wird eine Passivierungsschicht ausgebildet; die Passivierungsschicht und die Isolierschicht werden gemeinsam selektiv abgeätzt, um eine erste Kontaktausnehmung, welche die Source-Anschlußfläche freilegt, eine zweite Kontaktausnehmung, welche einen Teilbereich′ der Drain-Elektrode freilegt, eine dritte Kontaktausnehmung, welche einen Teilbereich der Gate- Anschlußfläche freilegt, und eine vierte Kontaktausnehmung, welche einen Teilbereich der Source-Elektrode freilegt, in der Passivierungsschicht und der Isolierschicht auszubilden; auf der gesamten Oberfläche des Substrats wird eine transparente leitfähige Schicht ausgebildet; und ferner werden eine Pixelelektrode, welche über die zweite Kontaktausnehmung mit der Drain-Elektrode verbunden ist, eine transparente leitfähige Schicht, welche über die dritte Kontaktausnehmung mit der Gate- Anschlußfläche verbunden ist, und eine transparente leitfähige Schicht, welche die Source-Anschlußfläche über die erste und die vierte Kontaktausnehmung mit der Source-Elektrode verbindet, auf der Passivierungsschicht ausgebildet.
Nachstehend werden bevorzugte Ausführungsbeispiele der Erfindung unter Bezugnahme auf die Zeichnung beschrieben. In der Zeichnung zeigen:
Fig. 1a bis 1e Schnittansichten zur Veranschaulichung von Schritten eines Verfahrens zur Herstellung einer Flüssigkristallanzeigevorrichtung nach einer bevorzugten Ausführungsform der Erfindung;
Fig. 2 eine Schnittansicht zur Darstellung des Aufbaus einer Flüssigkristallanzeigevorrichtung nach einer zweiten erfindungsgemäßen Ausführungsform;
Fig. 3 ein Stromlaufplan eines Beispiels für eine Flüssigkristallanzeigevorrichtung, bei der nach einer dritten erfindungsgemäßen Ausführungsform ein Gate-Material mit einem Source-Material verbunden ist;
Fig. 4 einen vertikalen Schnitt durch die in Fig. 4 dargestellte Einrichtung;
Fig. 5a bis 5f Schnittansichten zur Veranschaulichung eines herkömmlichen Verfahrens zur Herstellung einer Flüssigkristallanzeigevorrichtung; und
Fig. 6 eine schematische Darstellung einer Draufsicht auf eine herkömmlichen Ausführungsform einer Matrix- Anzeigevorrichtung.
Zuerst wird auf Fig. 1a Bezug genommen. Auf einem transparenten Glassubstrat 1 wird eine leitfähige Schicht ausgebildet und in eine solche Form gebracht, daß von ihr eine Gate-Elektrode 2, eine Speicherkondensatorelektrode 2D und eine Gate-Anschlußfläche 2C ausgebildet werden, die alle aus dem gleichen Material bestehen. Die Gate-Elektrode 2 wird dazu verwendet, eine Spannung anzulegen, um die aktive Schicht im fertigen Dünnschichttransistor-Bauelement anzusteuern.
Wie aus Fig. 1b ersichtlich, wird auf der gesamten Oberfläche des Substrats eine Gate-Isolierschicht 3, z. B. eine Nitridschicht oder eine Oxidschicht, ausgebildet, um die Gate- Elektrode 2 elektrisch zu isolieren. Auf der Gate- Isolierschicht 3 wird dann eine aktive Halbleiterschicht 4 ausgebildet. Die aktive Halbleiterschicht 4 wird vorzugsweise als amorphe Siliziumschicht ausgebildet, die mittels eines chemischen Dampfabscheidungsvorgangs (CVD: chemical vapor deposition) aufgetragen wird. Zur Senkung des Kontaktwiderstands zwischen der aktiven Schicht und den anschließend ausgebildeten Source/Drain-Elektroden wird dann auf der amorphen Siliziumschicht 4 eine mit Verunreinigungen dotierte Halbleiterschicht 5 als ohmsche Kontaktschicht ausgebildet. Die dotierte Halbleiterschicht 5 und die amorphe Siliziumschicht 4 werden dann entsprechend einem für die aktive Schicht vorgegebenen Layout selektiv abgeätzt.
Wie aus Fig. 1c ersichtlich, wird auf dem Substrat eine leitfähige Schicht zur Ausbildung der Source-Elektrode 7 und der Drain-Elektrode 8 aufgetragen, indem eine gesputterte Schicht aus leitfähigem Material entsprechend strukturiert wird. Unter Verwendung der Source-Elektrode und der Drain- Elektrode als Masken wird ein zwischen diesen beiden liegender Teilbereich der mit Fremdstoffen dotierten Halbleiterschicht 5 freigelegt und dann abgeätzt. Die Source-Elektrode 7 bildet somit einen Bestandteil einer Transistorzone und dient auch als Source-Anschlußfläche 7A über der Gate-Isolierschicht, so daß dieselbe leitfähige Schicht einen Bestandteil der Source- Verdrahtung und der Source-Elektrode des Dünnschichttransistors bildet.
Wie aus Fig. 1d ersichtlich, wird mit Hilfe eines chemischen Dampfabscheidungsvorgangs (CVD) auf der gesamten Oberfläche des Substrats eine Passivierungsschicht 9, z. B. eine Nitridschicht, aufgetragen. Dann wird ein vorgegebener Teilbereich der Passivierungsschicht 9 und der Gate-Isolierschicht 3 selektiv abgeätzt, um eine erste Ausnehmung 20, eine zweite Ausnehmung 30 und eine dritte Ausnehmung 40 auszubilden und dadurch ein vorgegebenes Gebiet der Source-Anschlußfläche 7A oberhalb der Gate-Isolierschicht 3, ein vorgegebenes Gebiet der Drain- Elektrode 8 und ein vorgegebenes Gebiet der Gate-Anschlußfläche 2C freizulegen. Dabei ist die dritte Kontaktausnehmung 40 eine Kontaktausnehmung erster Art, da zu ihrer Ausbildung die Passivierungsschicht 9 und die Gate-Isolierschicht 3 beide selektiv abgeätzt werden müssen. Im Gegensatz dazu sind die erste und die zweite Kontaktausnehmungen 20, 30 Kontaktausnehmungen zweiter Art, da zu ihrer Ausbildung lediglich die Passivierungsschicht 9 selektiv durchgeätzt werden muß. Die Kontaktausnehmungen erster und zweiter Art werden jedoch in einem einzigen Verfahrensschritt ausgebildet. Das Freilegen der Anschlußflächen 7A und 2C ist für äußere elektrische Verbindungen erforderlich.
Wie aus Fig. 1e ersichtlich, wird auf dem Substrat mittels Sputtern oder eines chemischen Dampfabscheidungsprozesses als nächstes eine Indium-Zinn-Oxid-Schicht (ITO: Indium Tin Oxide) aufgetragen und nach einem vorgegebenen Strukturmuster derart selektiv abgeätzt, daß eine Pixelelektrode 6 ausgebildet wird. Wie aus Fig. 1e ferner ersichtlich, ist die Pixelelektrode 6 mit dem oberen Bereich (der oberen Schichtfläche) der Drain- Elektrode 8 verbunden. Gleichzeitig wird auf der Gate- Anschlußfläche 2C das Indium-Zinn-Oxid-Strukturmuster 6B ausgebildet. Ferner wird auf der Source-Anschlußfläche 2A das Indium-Zinn-Oxid-Strukturmuster 6A ausgebildet, welches einen Bestandteil des Datenanschlusses (der Datenleitung) der Flüssigkristallanzeigevorrichtung darstellt. Der
erfindungsgemäße Dünnschichttransistor mit elektrischen Kontakten oder Verdrahtungsstrukturen, zu denen die Gate- Anschlußfläche 2C, die Schicht 6B, die Schicht 6A und die Source-Anschlußfläche 7A gehören, ist somit fertiggestellt.
Wie oben beschrieben, wird die Pixelelektrode 6 gemäß der Erfindung erst nach dem Passivierungsvorgang ausgebildet. Im Gegensatz hierzu wird beim herkömmlichen Verfahren die Pixelelektrode 6 nach der Herstellung der Anschlußfläche und vor dem Ausbilden der Source- und der Drain-Elektrode ausgebildet. Somit liegt erfindungsgemäß die Passivierungsschicht zwischen dem Material der Source/Drain- Formation und der Pixelelektrode, wodurch diese Schichten wirksam voneinander isoliert werden und Kurzschlüsse vermieden werden.
Ferner erfordert das erfindungsgemäße Verfahren im Gegensatz zum herkömmlichen Herstellungsprozeß nicht den Schritt, in welchem die Anschlußflächen unmittelbar nach dem Auftragen der Gate-Isolierschicht freigelegt werden, sondern die Source- Anschlußfläche und die Gate-Anschlußfläche werden durch selektives Abätzen während des Passivierungsvorgangs freigelegt. Auf diese Weise wird die Pixelelektrode, die aus Indium-Zinn-Oxid besteht, auf der Source-Anschlußfläche und der Gate-Anschlußfläche ausgebildet. Außerdem wird die Source- Anschlußfläche nicht aus Gate-Material, sondern aus dem Material der Source-Formation ausgebildet, während die Source- und Draingebiete aufgetragen werden. Somit kann das Problem hohen Kontaktwiderstands zwischen Source-Anschlußfläche und Source-Gebiet, das dann entsteht, wenn die Source- Anschlußfläche aus dem Gate-Material ausgebildet wird, vermieden werden.
Aus Fig. 2 ist ein zweites Ausführungsbeispiel der Erfindung ersichtlich, bei dem der Schritt, in dem die Gate- Isolierschicht selektiv abgeätzt wird, und der Schritt, in dem die Passivierungsschicht selektiv abgeätzt wird, um die Anschlußflächen freizulegen, in nur einem Verfahrensschritt mit Hilfe einer einzigen Maske durchgeführt werden. Insbesondere besteht die Source-Anschlußfläche 2A aus Gate-Material, wie beim Verfahren nach dem Stand der Technik, und wird zur gleichen Zeit wie das Gate 2, die Speicherkondensatorelektrode 2D und die Gate-Anschlußfläche 2B ausgebildet. Nach Ausbildung einer ersten Kontaktausnehmung 45, einer dritten Kontaktausnehmung 55 (Kontaktausnehmungen erster Art), einer zweiten Kontaktausnehmung 50, und einer vierten Kontaktausnehmung 60 (Kontaktausnehmungen zweiter Art) wird dann Material zur Ausbildung der Pixelelektrode abgelagert. Da sowohl die erste Kontaktausnehmung 45 als auch die vierte Kontaktausnehmung 60 über der (aus dem gleichen Material wie das Gate ausgebildeten) Source-Anschlußfläche 2A bzw. der Source-Elektrode 7 ausgebildet werden, können die Source- Elektrode 7 und die Source-Anschlußfläche 2A im selben Schritt, in dem die Pixelelektrode ausgebildet wird, miteinander verbunden werden. Somit verbindet nach der Ausbildung des Strukturmusters eine erste transparente leitfähige Schicht 6C die Source-Elektrode 7 mit der Source-Anschlußfläche 2A, und eine zweite transparente leitfähige Schicht 6 (d. h. die Pixelelektrode) ist mit der Drain-Elektrode 8 verbunden.
Mit anderen Worten wird auf einem transparenten Glassubstrat 1 eine leitfähige Schicht ausgebildet und derart strukturiert, daß ein Gate 2, eine Speicherkondensatorelektrode 2D, eine Source-Anschlußfläche 2A und eine Gate-Anschlußfläche 2B ausgebildet werden. Nachdem eine Gate-Isolierschicht 3 auf der gesamten Oberfläche des Substrats ausgebildet wurde, werden darauf nacheinander eine amorphe Siliziumschicht 4 und eine mit Verunreinigungen dotierte Halbleiterschicht 5 ausgebildet. Diese Schichten werden dann entsprechend einem für die aktive Schicht vorgegebenen Strukturmuster selektiv abgeätzt.
Dann wird auf dem Substrat eine leitfähige Schicht ausgebildet und entsprechend einem vorgegebenen Strukturmuster selektiv abgeätzt, wodurch eine Source-Elektrode 7 und eine Drain- Elektrode 8 ausgebildet werden. Danach wird eine Passivierungsschicht 9 auf der gesamten Oberfläche des Substrats ausgebildet, wonach die Passivierungsschicht 9 und die Gate-Isolierschicht 3 derart selektiv abgeätzt werden, daß eine erste Kontaktausnehmung, welche die Source-Anschlußfläche 2A freilegt, und eine dritte Kontaktausnehmung, welche die Gate-Anschlußfläche 2B freilegt, ausgebildet werden. Da die Passivierungsschicht 9 und die Gate-Isolierschicht 3 vorzugsweise in einem einzigen Schritt selektiv abgeätzt werden, sind die Seitenwände der ersten und der dritten Kontaktausnehmung eben und glatt.
Dann wird auf der gesamten Oberfläche Indium-Zinn-Oxid abgeschieden und in eine solche Form gebracht, daß eine Pixelelektrode 6 entsteht, die durch die über der Drain- Elektrode 8 im Pixelteil gelegenen Kontaktausnehmung mit der Drain-Elektrode 8 in Verbindung steht. Gleichzeitig werden Strukturen 6A, 6B und 6C aus Indium-Zinn-Oxid ausgebildet, um die Source-Anschlußfläche 2A und die Gate-Anschlußfläche 2B durch die entsprechenden Kontaktausnehmungen zu kontaktieren, die in der Gate-Isolierschicht 3 und der Passivierungsschicht 9 ausgebildet sind.
Ferner kann gemäß einer anderen Ausführungsform der Erfindung beim Auftragen der Pixelelektrodenschicht auch eine Reparaturleitung oder ein vor statischer Elektrizität, d. h. vor elektrostatischer Aufladung insbesondere während der Herstellung schützender Entladeschaltkreis ausgebildet werden. Fig. 3 ist ein Stromlaufplan eines vor statischer Elektrizität schützenden Schaltkreises 100, und Fig. 4 ist eine vergrößerte Schnittansicht eines Teils 150 des Schaltkreises.
Wenn bei dem aus Fig. 3 ersichtlichen Schaltkreis ein durch eine elektrostatische Aufladung bedingtes hohes Potential an der Datenleitung 7 anliegt, wird der Transistor 170 leitend geschaltet, um die Datenleitung 7 zur Gate-Leitung 2 zu entladen. Auf ähnliche Weise kann sich die Gate-Leitung 2, wenn an dieser ein durch eine elektrostatische Aufladung bedingtes hohes Potential anliegt, über den Transistor 160 zur Datenleitung 7 entladen. Wie aus Fig. 4 ersichtlich, wird die Verbindung zwischen der Gate-Leitung 2 und der Source-Elektrode 7 erreicht, indem in den beiden Isolierschichten 3 und 9 in einem einzigen Schritt Kontaktausnehmungen geöffnet werden, über welche dann die Gate-Leitung 2 und die Source-Elektrode 7 bei der Ausbildung der Pixelelektrode mit demselben leitfähigen Material (vorzugsweise Indium-Zinn-Oxid) wie diese miteinander verbunden werden.
Wie oben beschrieben, kann die Flüssigkristallanzeigevorrichtung erfindungsgemäß in fünf Maskierungsschritten hergestellt werden: Ausbildung des Gate, der Speicherkondensatorelektrode, der Gate-Anschlußfläche und ggf. der Source-Anschlußfläche; Ausbildung der aktiven Schicht; Ausbildung von Source und Drain; selektives gemeinsames Abätzen der Passivierungsschicht und der Gate-Isolierschicht, und Ausbildung der Pixelelektrode und der Strukturen 6A, 6B und ggf. 6C aus derselben leitfähigen Schicht. Im Gegensatz dazu erfordert der herkömmliche Herstellungsprozeß sechs oder mehr Maskierungsschritte. Somit kann erfindungsgemäß der Herstellungsaufwand verringert werden.
Wenn die Source-Anschlußfläche aus dem gleichen Material wie die Source-Elektrode ausgebildet wird, kann ferner das Problem des Kontaktwiderstands zwischen der Source-Anschlußfläche und der Source-Elektrode gelöst werden. Da außerdem die Pixelelektrode erst nach Ausbildung der Passivierungsschicht ausgebildet wird, können Herstellungsfehler, die dazu führen, daß die Pixelelektrode mit dem Source-Gebiet und/oder dem Drain-Gebiet in Kontakt steht, vermieden werden.
Zusammenfassend werden die Merkmale der Erfindung nochmals herausgestellt.
Erfindungsgemäß weist eine Anschlußfläche zur Bereitstellung einer elektrischen Verbindung zu einer Datenelektrode einer Schalteinrichtung folgende Merkmale auf:
einen Teilbereich der Datenelektrode; und
eine auf dem Teilbereich der Datenelektrode angeordneten Schicht aus Indium-Zinn-Oxid.
Die erfindungsgemäße Flüssigkristallanzeigevorrichtung ist versehen mit:
einem eine Datenelektrode aufweisenden Schaltelement; und
einer Anschlußfläche, die einen Teilbereich der Datenelektrode umfaßt, wobei sowohl auf der Datenelektrode als auch auf dem Teilbereich der Datenelektrode eine Schicht aus Indium-Zinn-Oxid angeordnet ist.
Erfindungsgemäß wird ferner ein elektrischer Kontakt bereitgestellt mit
einem Substrat;
einer auf dem Substrat gebildeten leitfähigen Schicht;
einer ersten und einer zweiten isolierenden Schicht, die auf der leitfähigen Schicht ausgebildet sind und eine gemeinsame Ausnehmung aufweisen, die einen Teilbereich der leitfähigen Schicht freilegt, wobei eine Seitenwand der Ausnehmung im wesentlichen glatt ist; und
einer Schicht aus Indium-Zinn-Oxid (ITO: Indium Tin Oxide), die auf dem freigelegten Teilbereich der leitfähigen Schicht angeordnet ist.
Ferner wird erfindungsgemäß eine Flüssigkristallanzeigevorrichtung bereitgestellt mit:
einer Datenleitung; und
einer Anschlußfläche, die folgende Merkmale aufweist:
einen Teilbereich der Datenleitung, und
eine auf der Datenleitung angeordnete Schicht aus Indium- Zinn-Oxid (ITO: Indium Tin Oxide).
Erfindungsgemäß wird ferner eine Anschlußfläche bereitgestellt mit:
einem Substrat;
einer ersten Isolierschicht mit einer ersten Kontaktausnehmung, die einen Teilbereich des Substrats freilegt;
einer zweiten Isolierschicht mit einer zweiten Kontaktausnehmung, die in einer Linie mit der ersten Kontaktausnehmung liegt;
einer ersten leitfähigen Schicht, die auf der freigelegten Oberfläche des Substrats gebildet ist; und
einer zweiten leitfähigen Schicht, die auf der ersten leitfähigen Schicht gebildet ist.
Bevorzugt enthält bei dieser Anschlußfläche die zweite leitfähige Schicht Indium-Zinn-Oxid.
Erfindungsgemäß wird ferner eine elektrische Verbindungsstruktur bereitgestellt mit:
einem Substrat;
einer ersten leitfähigen Schicht, die auf einem ersten Teilbereich des Substrats gebildet ist;
einer ersten Isolierschicht, die auf einem zweiten Teilbereich des Substrats und auf der ersten leitfähigen Schicht gebildet ist;
einer zweiten leitfähigen Schicht, die auf einem ersten Teilbereich der Isolierschicht gebildet ist;
einer zweiten Isolierschicht, die auf der zweiten leitfähigen Schicht und auf einem über der ersten leitfähigen Schicht liegenden zweiten Teilbereich der ersten Isolierschicht gebildet ist;
einer auf der zweiten Isolierschicht gebildeten Indium- Zinn-Oxid-Schicht,
wobei eine durch die erste und die zweite Isolierschicht dringende erste Kontaktausnehmung vorhanden ist, um einen Teilbereich der ersten leitfähigen Schicht freizulegen, und eine durch die zweite Isolierschicht dringende zweite Kontaktausnehmung vorhanden ist, um einen Teil der zweiten leitfähigen Schicht freizulegen, und wobei die Indium-Zinn- Oxid-Schicht durch die erste und die zweite Kontaktausnehmung verläuft, um die erste leitfähige Schicht mit der zweiten leitfähigen Schicht elektrisch zu verbinden.
Nach einer anderen Ausführungsform der elektrischen Verbindungsstruktur ist diese mit einem Substrat;
einer ersten leitfähigen Schicht, die auf einem ersten Teilbereich des Substrats gebildet ist;
einer ersten Isolierschicht mit einer ersten Durchgangsausnehmung, die einen Teil der ersten leitfähigen Schicht freilegt;
einer zweiten leitfähigen Schicht, die auf einem Teilbereich der ersten Isolierschicht gebildet ist;
einer zweiten Isolierschicht mit einer zweiten Durchgangsausnehmung, die den freigelegten Teil der ersten leitfähigen Schicht freilegt, und mit einer dritten Durchgangsausnehmung, die einen Teilbereich der zweiten leitfähigen Schicht freilegt; und
einer dritten leitfähigen Schicht, welche auf der zweiten Isolierschicht gebildet ist und die erste leitfähige Schicht mit der zweiten leitfähigen Schicht durch die erste, zweite und dritte Durchgangsausnehmung elektrisch verbindet versehen.
Bevorzugt enthält bei dieser elektrischen Verbindungsstruktur die dritte leitfähige Schicht Indium-Zinn-Oxid.
Erfindungsgemäß wird ferner ein Verfahren zur Herstellung einer elektrischen Verbindungsstruktur, mit folgenden Schritten bereitgestellt:
auf einer Substratoberfläche wird eine erste leitfähige Schicht aufgetragen;
auf der ersten leitfähigen Schicht und der Substratoberfläche wird eine erste Isolierschicht aufgetragen;
auf einem Teilbereich der über der ersten leitfähigen Schicht liegenden Isolierschicht wird eine zweite Isolierschicht aufgetragen;
in einem einzigen Ätzvorgang werden selektiv Teilbereiche der ersten und der zweiten Isolierschicht entfernt, um einen Teil der ersten leitfähigen Schicht freizulegen; und
auf dem freigelegten Teil der ersten leitfähigen Schicht wird eine Schicht aus Indium-Zinn-Oxid aufgetragen.
Ferner ist erfindungsgemäß vorgesehen, eine Flüssigkristallanzeigevorrichtung bereitzustellen, welche mit
einem eine Hauptoberfläche aufweisenden Substrat;
einer ersten leitfähigen Schicht, die auf einem vorgegebenen Bereich der Hauptoberfläche angeordnet ist;
einer ersten Isolierschicht, die über der Hauptoberfläche einschließlich der ersten leitfähigen Schicht gebildet ist und eine erste Kontaktausnehmung aufweist, die einen vorgegebenen Teilbereich der ersten leitfähigen Schicht freilegt;
einer zweiten leitfähigen Schicht, die auf einem vorgegebenen Bereich der ersten Isolierschicht gebildet ist;
einer zweiten Isolierschicht, die über der Substratoberfläche einschließlich der zweiten leitfähigen Schicht liegt, wobei die zweite Isolierschicht eine zweite Kontaktausnehmung aufweist, die einen vorgegebenen Teilbereich der zweiten leitfähigen Schicht und den Bereich der ersten Kontaktausnehmung freilegt; und
einer dritten leitfähigen Schicht, die auf der zweiten Isolierschicht gebildet ist und über die erste und die zweite Kontaktausnehmung mit der ersten bzw. zweiten leitfähigen Schicht elektrisch verbunden ist, versehen ist.
Bei dieser bevorzugten Flüssigkristallanzeigevorrichtung ist die erste leitfähige Schicht eine Gate-Elektrode und die zweite leitfähige Schicht eine Source-Elektrode.
Bevorzugt kann bei dieser Flüssigkristallanzeigevorrichtung die dritte leitfähige Schicht ein Material enthalten, das zur Bildung einer Pixelelektrode geeignet ist.
Gemäß einer anderen Ausführungsform weist das erfindungsgemäße Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung folgende Schritte auf:
auf einem Substrat wird ein erstes leitfähiges Schichtmuster gebildet;
über einer Oberfläche des Substrats einschließlich des ersten leitfähigen Schichtmusters wird eine erste Isolierschicht gebildet;
auf der ersten Isolierschicht wird ein zweites leitfähiges Schichtmuster gebildet;
über dem Substrat einschließlich des zweiten leitfähigen Schichtmusters wird eine zweite Isolierschicht gebildet;
die erste und die zweite Isolierschicht werden selektiv geätzt, um eine erste und eine zweite Kontaktausnehmung zu bilden, welche das erste leitfähige Schichtmuster bzw. das zweite leitfähige Schichtmuster freilegen; und
auf der zweiten Isolierschicht wird eine dritte leitfähige Schicht gebildet, die über die erste bzw. zweite Kontaktausnehmung mit dem ersten und dem zweiten leitfähigen Schichtmuster elektrisch verbunden ist.
Gemäß einer noch anderen Ausführungsform ist die erfindungsgemäße Flüssigkristallanzeigevorrichtung versehen mit
einem Substrat;
einer auf dem Substrat angeordneten ersten leitfähigen Schicht, die folgende Merkmale aufweist:
eine Gate-Elektrode;
eine Gate-Anschlußfläche, und
eine Source-Anschlußfläche;
einer Gate-Isolierschicht auf der Oberfläche des Substrats, wobei ein Teilbereich der Gate-Isolierschicht über der Gate- Elektrode liegt;
einer Halbleiterschicht auf dem Teilbereich der Gate- Isolierschicht;
einer mit Verunreinigungen dotierten Halbleiterschicht auf der Halbleiterschicht;
einer Source-Elektrode und einer Drain-Elektrode auf der Halbleiterschicht;
einer Passivierungsschicht, die über der Source- Anschlußfläche, der Drain-Elektrode, der Gate-Anschlußfläche und der Source-Elektrode liegt;
einer ersten Kontaktausnehmung, welche die Passivierungsschicht und die Gate-Isolierschicht durchdringt und die Source-Anschlußfläche freilegt;
einer zweiten Kontaktausnehmung, welche die Passivierungsschicht durchdringt und die Drain-Elektrode freilegt;
einer dritten Kontaktausnehmung, welche die Passivierungsschicht und die Gate-Isolierschicht durchdringt und die Gate-Anschlußfläche freilegt;
einer vierten Kontaktausnehmung, welche die Passivierungsschicht durchdringt und die Source-Elektrode freilegt;
einer Pixelelektrode, die über die zweite Kontaktausnehmung mit der Drain-Elektrode elektrisch verbunden ist; und
einer transparenten leitfähigen Schicht, welche die Source- Anschlußfläche über die erste und die vierte Kontaktausnehmung elektrisch mit der Source-Elektrode verbindet.
Gemäß einer noch anderen Ausführungsform weist das erfindungsgemäße Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung folgende Schritte auf:
auf einem Substrat wird eine erste leitfähige Schicht gebildet;
die erste leitfähige Schicht wird in eine solche Gestalt gebracht, daß eine Gate-Elektrode und eine Gate-Anschlußfläche gebildet werden;
auf dem Substrat einschließlich der Gate-Elektrode und der Gate-Anschlußfläche wird eine Isolierschicht gebildet;
auf der Isolierschicht wird eine Halbleiterschicht gebildet;
auf der Halbleiterschicht wird eine mit Verunreinigungen dotierte Halbleiterschicht gebildet;
ein Teilbereich der mit Verunreinigungen dotierten Halbleiterschicht und der Halbleiterschicht wird selektiv entfernt, mit Ausnahme eines über der Gate-Elektrode liegenden Bereichs;
auf dem Substrat wird eine zweite leitfähige Schicht gebildet;
die zweite leitfähige Schicht wird in eine solche Form gebracht, daß eine Source-Elektrode, eine Source-Anschlußfläche und eine Drain-Elektrode gebildet werden, wobei die Source- Elektrode mit der Source-Anschlußfläche verbunden ist;
auf der gesamten Oberfläche des Substrats wird eine Passivierungsschicht gebildet;
die Passivierungsschicht und die Isolierschicht werden selektiv geätzt, um eine erste Kontaktausnehmung, welche die Source-Anschlußfläche freilegt, eine zweite Kontaktausnehmung, welche einen Teilbereich der Drain-Elektrode freilegt, und eine dritte Kontaktausnehmung, welche die Gate-Anschlußfläche freilegt, zu bilden;
auf dem Substrat wird eine transparente leitfähige Schicht gebildet; und
die transparente leitfähige Schicht wird in eine solche Form gebracht, daß ein erstes transparentes leitfähiges Schichtmuster, das über die erste Kontaktausnehmung mit der Source-Anschlußfläche verbunden ist, eine Pixelelektrode, die über die zweite Kontaktausnehmung mit der Drain-Elektrode verbunden ist, und eine zweite transparente leitfähige Schicht, die über die dritte Kontaktausnehmung mit der Gate- Anschlußfläche verbunden ist, gebildet werden.
Gemäß einer noch anderen Ausführungsform weist das erfindungsgemäße Verfahren zur Herstellung einer Flüssigkristallanzeigevorrichtung folgende Schritte auf:
auf einem Substrat wird eine erste leitfähige Schicht gebildet;
die erste leitfähige Schicht wird in eine solche Gestalt gebracht, daß eine Gate-Elektrode, eine Gate-Anschlußfläche und eine Source-Anschlußfläche gebildet werden;
auf dem Substrat einschließlich der gestalteten leitfähigen Schicht wird eine Isolierschicht gebildet;
auf der Isolierschicht wird eine Halbleiterschicht gebildet;
auf der Halbleiterschicht wird eine mit Verunreinigungen dotierte Halbleiterschicht gebildet;
die mit Verunreinigungen dotierte Halbleiterschicht und die Halbleiterschicht werden in eine solche Form gebracht, daß eine aktive Schicht gebildet wird;
über dem Substrat einschließlich der aktiven Schicht wird eine zweite leitfähige Schicht gebildet;
die zweite leitfähige Schicht wird in eine solche Form gebracht, daß auf der aktiven Schicht eine Source-Elektrode und eine Drain-Elektrode gebildet werden;
über dem Substrat einschließlich der Source-Anschlußfläche, eines Teilbereichs der Drain-Elektrode, eines Teilbereichs der Gate-Anschlußfläche und eines Teilbereichs der Source-Elektrode wird eine Passivierungsschicht gebildet;
die Passivierungsschicht und die Isolierschicht werden selektiv geätzt, um eine erste Kontaktausnehmung, welche die Source-Anschlußfläche freilegt, eine zweite Kontaktausnehmung, welche den Teilbereich der Drain-Elektrode freilegt, eine dritte Kontaktausnehmung, welche den Teilbereich der Gate- Anschlußfläche freilegt, und eine vierte Kontaktausnehmung, welche den Teilbereich der Source-Elektrode freilegt, zu bilden;
eine Pixelelektrode, die über die zweite Kontaktausnehmung mit der Drain-Elektrode elektrisch verbunden ist, wird ausgebildet;
eine erste transparente leitfähige Schicht, die über die dritte Kontaktausnehmung mit der Gate-Anschlußfläche elektrisch verbunden ist, wird ausgebildet; und
eine zweite transparente leitfähige Schicht wird ausgebildet, welche die Source-Anschlußfläche über die erste und die vierte Kontaktausnehmung mit der Source-Elektrode elektrisch verbindet.

Claims (7)

1. Verfahren zum Herstellen einer Bodenplatte für eine Flüssigkristallanzeigevorrichtung, bei dem
auf einem Substrat (1) eine erste leitfähige Schicht aufgetragen und unter Ausbildung von ersten Schichtteilen (2, 2B, 2C, 2D) in ein vorbestimmtes Muster strukturiert wird;
auf dem Substrat (1) und über den ersten Schichtteilen (2, 2B, 2C, 2D) eine erste Isolierschicht (3) ausgebildet wird;
auf der ersten Isolierschicht (3) eine zweite leitfähige Schicht aufgetragen und unter Ausbildung von zweiten Schichtteilen (7, 7A, 8) in ein vorbestimmtes Muster strukturiert wird;
auf der ersten Isolierschicht (3) und über den zweiten Schichtteilen (7, 7A, 9) eine zweite Isolierschicht (9) ausgebildet wird;
die erste und die zweite Isolierschicht (3;9) gemeinsam unter Ausbildung von wenigstens einer Kontaktausnehmung erster Art (40, 45, 55) und die zweite Isolierschicht (9) unter Ausbildung wenigstens einer Kontaktausnehmung zweiter Art (20, 30, 50, 60) insgesamt in einem einzigen Verfahrensschritt derart selektiv abgeätzt werden, daß von der Kontaktausnehmung erster Art (40, 45, 55) ein vorbestimmter erster Schichteil (2C, 2A, 2B) und von der Kontaktausnehmung zweiter Art (20, 30, 50, 60) ein vorbestimmter zweiter Schichtteil (7A, 8, 7) wenigstens teilweise freilegt werden; und
auf der zweiten Isolierschicht (9) eine dritte leitfähige Schicht ausgebildet und unter Ausbildung von dritten Schichtteilen (6, 6A, 6B, 6C) in ein vorbestimmtes Muster strukturiert wird, derart, daß diese jeweils über die Kontaktausnehmung erster Art (40, 45, 55) und/oder zweiter Art (20, 30, 50, 60) auf dem ersten und/oder dem zweiten Schichtteil (2C, 2A, 2B bzw. 7A, 8, 7) aufliegend mit diesem elektrisch verbunden sind.
2. Verfahren zum Herstellen einer Bodenplatte für eine Flüssigkristallanzeigevorrichtung nach Anspruch 1, bei dem
aus der ersten leitfähigen Schicht als erste Schichtteile eine Gate-Elektrode (2) und eine Gate-Anschlußfläche (2C) ausgebildet werden;
vor dem Auftragen der zweiten leitfähigen Schicht auf der ersten Isolierschicht (3)
auf dieser eine Halbleiterschicht (4) ausgebildet wird,
auf der Halbleiterschicht (4) eine mit Verunreinigungen dotierte Halbleiterschicht (5) ausgebildet wird, und
die mit Verunreinigungen dotierten Halbleiterschicht (5) und die Halbleiterschicht (4) unter Ausbildung einer aktiven Schicht eines Dünnschichttransistors mit Ausnahme eines über der Gate-Elektrode (2) liegenden Bereichs selektiv entfernt werden;
aus der zweiten leitfähigen Schicht als zweite Schichtteile eine Source-Elektrode (7), eine Source-Anschlußfläche (7A) und eine Drain-Elektrode (8) ausgebildet werden, wobei die Source- Elektrode (7) mit der Source-Anschlußfläche (7A) verbunden ist;
als die zweite Isolierschicht eine Passivierungsschicht (9) ausgebildet wird;
als Kontaktausnehmungen zweiter Art eine erste Kontaktausnehmung (20), welche die Source-Anschlußfläche (7A) freilegt, eine zweite Kontaktausnehmung (30), welche einen Teilbereich der Drain-Elektrode (8) freilegt, und als Kontaktausnehmung erster Art eine dritte Kontaktausnehmung (40), welche die Gate-Anschlußfläche freilegt, ausgebildet werden;
als dritte leitfähige Schicht eine transparente Schicht ausgebildet wird; und
aus der dritten leitfähigen Schicht als dritte Schichtteile
ein erstes Schichtmuster (6A), das über die erste Kontaktausnehmung (20) mit der Source-Anschlußfläche (7A) elektrisch verbunden ist,
eine Pixelelektrode (6), die über die zweite Kontaktausnehmung (30) mit der Drain-Elektrode (8) elektrisch verbunden ist, und
ein zweites Schichtmuster (6B), das über die dritte Kontaktausnehmung (40) mit der Gate-Anschlußfläche (2C) elektrisch verbunden ist, ausgebildet werden.
3. Verfahren zum Herstellen einer Bodenplatte für eine Flüssigkristallanzeigevorrichtung nach Anspruch 1, bei dem
aus der ersten leitfähigen Schicht als erste Schichtteile eine Gate-Elektrode (2) eine Gate-Anschlußfläche (2B) und eine Source-Anschlußfläche (2A) ausgebildet werden;
vor dem Auftragen der zweiten leitfähigen Schicht auf der ersten Isolierschicht (3)
auf dieser eine Halbleiterschicht (4) ausgebildet wird,
auf der Halbleiterschicht (4) eine mit Verunreinigungen dotierte Halbleiterschicht (5) ausgebildet wird, und
die mit Verunreinigungen dotierten Halbleiterschicht (5) und die Halbleiterschicht (4) unter Ausbildung einer aktiven Schicht eines Dünnschichttransistors mit Ausnahme eines über der Gate-Elektrode (2) liegenden Bereichs selektiv entfernt werden;
aus der zweiten leitfähigen Schicht als zweite Schichtteile eine Source-Elektrode (7) und eine Drain-Elektrode (8) ausgebildet werden;
als die zweite Isolierschicht eine Passivierungsschicht (9) ausgebildet wird;
als Kontaktausnehmungen erster Art eine erste Kontaktausnehmung (45), welche die Source-Anschlußfläche (2A) freilegt, und eine dritte Kontaktausnehmung (55), welche die Gate-Anschlußfläche (2B) freilegt, und als Kontaktausnehmungen zweiter Art eine zweite Kontaktausnehmung (50), welche einen Teilbereich der Drain-Elektrode (8) freilegt, und eine vierte Kontaktausnehmung (60), welche einen Teilbereich der Source- Elektrode (7) freilegt, ausgebildet werden;
als dritte leitfähige Schicht eine transparente Schicht ausgebildet wird; und
aus der dritten leitfähigen Schicht als dritte Schichtteile
ein erstes Schichtmuster (6c), das die Source- Anschlußfläche (2A) über die erste und die vierte Kontaktausnehmung (45; 60) mit der Source-Elektrode (7) elektrisch verbindet,
eine Pixelelektrode (6), die über die zweite Kontaktausnehmung (50) mit der Drain-Elektrode (8) elektrisch verbunden ist, und
ein zweites Schichtmuster (6B), das über die dritte Kontaktausnehmung (55) mit der Gate-Anschlußfläche (2B) elektrisch verbunden ist, ausgebildet werden.
4. Verfahren zum Herstellen einer Bodenplatte für eine Flüssigkristallanzeigevorrichtung, welche eine Verbindungsstruktur aufweist, nach Anspruch 1, bei dem
aus der ersten leitfähigen Schicht ein erster Schichtteil (2A; 2) auf einem ersten Teilbereich des Substrats (1) ausgebildet wird;
die erste Isolierschicht (3) auf einem zweiten Teilbereich des Substrats (1) und auf dem ersten Schichtteil (2A; 2) ausgebildet wird;
aus der zweiten leitfähigen Schicht ein zweiter Schichteil (7) auf einem ersten Teilbereich der ersten Isolierschicht (3) ausgebildet wird;
die zweite Isolierschicht (9) auf einem über dem ersten Schichtteil (2A; 2) liegenden zweiten Teilbereich der ersten Isolierschicht (3) und dem zweiten Schichtteil (7) ausgebildet wird;
als Kontaktausnehmung erster Art eine erste Kontaktausnehmung (45) zum Freilegen eines Bereichs des ersten Schichtteils (2A; 2) und als Kontaktausnehmung zweiter Art eine zweite Kontaktausnehmung (60) zum Freilegen eines Bereichs des zweiten Schichtteils (7) ausgebildet werden;
aus der dritten leitfähigen Schicht ein dritter Verbindungsschichtteil (6C; 6D) ausgebildet wird, von dem der erste Schichtteil über die erste und die zweite Kontaktausnehmung (45 bzw. 60) mit dem zweiten Schichtteil (7) verbunden wird.
5. Verfahren zum Herstellen einer Bodenplatte für eine Flüssigkristallanzeigevorrichtung, welche eine Mehrzahl von Datenleitungen, eine Mehrzahl von die Datenleitungen kreuzenden Gate-Leitungen und eine Mehrzahl von zwischen jeweils eine Datenleitung und eine Gate-Leitung geschalteten Schutztransistoren aufweist, nach Anspruch 4, bei dem
als erster Schichtteil die Gate-Leitung (2) ausgebildet wird; und
als zweiter Schichtteil die Source-Elektrode (7) des Schutztransistors ausgebildet wird.
6. Verfahren zum Herstellen einer Bodenplatte für eine Flüssigkristallanzeigevorrichtung nach einem der Ansprüche 1 bis 5, bei dem die dritte leitfähige Schicht aus Indium-Zinn- Oxid hergestellt wird.
7. Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung, welche eine Bodenplatte, eine Deckplatte und ein zwischen diesen beiden eingeschlossenes Flüssigkristallmaterial aufweist, bei dem die Bodenplatte nach einem der Ansprüche 1 bis 6 hergestellt wird.
DE19624916A 1995-08-19 1996-06-21 Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung Expired - Lifetime DE19624916C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950025538A KR100338480B1 (ko) 1995-08-19 1995-08-19 액정표시장치및그제조방법

Publications (2)

Publication Number Publication Date
DE19624916A1 true DE19624916A1 (de) 1997-02-20
DE19624916C2 DE19624916C2 (de) 2003-05-22

Family

ID=19423806

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19624916A Expired - Lifetime DE19624916C2 (de) 1995-08-19 1996-06-21 Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung

Country Status (6)

Country Link
US (2) US5825449A (de)
JP (3) JP3734891B2 (de)
KR (1) KR100338480B1 (de)
DE (1) DE19624916C2 (de)
FR (1) FR2737938B1 (de)
GB (1) GB2307087B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2761197A1 (fr) * 1997-03-19 1998-09-25 Lg Electronics Inc Afficheur a cristaux liquides et son procede de fabrication
US7675583B2 (en) 1997-04-15 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204071B1 (ko) * 1995-08-29 1999-06-15 구자홍 박막트랜지스터-액정표시장치 및 제조방법
USRE44267E1 (en) 1995-10-03 2013-06-04 Seiko Epson Corporation Method to prevent static destruction of an active element comprised in a liquid crystal display device
JP3527009B2 (ja) * 1996-03-21 2004-05-17 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100223153B1 (ko) * 1996-05-23 1999-10-15 구자홍 액티브 매트릭스 액정표시장치의 제조방법 및 액티브매트릭스액정표시장치
KR100255591B1 (ko) 1997-03-06 2000-05-01 구본준 박막 트랜지스터 어레이의 배선 연결 구조 및 그 제조 방법
JP3883641B2 (ja) * 1997-03-27 2007-02-21 株式会社半導体エネルギー研究所 コンタクト構造およびアクティブマトリクス型表示装置
KR100289510B1 (ko) * 1997-05-26 2001-05-02 다니구찌 이찌로오, 기타오카 다카시 티에프티어레이기판및그것을이용한액정표시장치
KR100243914B1 (ko) * 1997-07-29 2000-02-01 구본준 액정표시패널의 탭패드부 구조 및 그 제조방법
KR100269520B1 (ko) * 1997-07-29 2000-10-16 구본준 박막트랜지스터, 액정표시장치와 그 제조방법
JP5043072B2 (ja) * 1997-10-14 2012-10-10 三星電子株式会社 液晶表示装置用基板、液晶表示装置及びその製造方法
US6429909B1 (en) * 1997-10-18 2002-08-06 Samsung Electronics Co., Ltd. Liquid crystal displays and manufacturing methods thereof
JP3102392B2 (ja) * 1997-10-28 2000-10-23 日本電気株式会社 半導体デバイスおよびその製造方法
KR100322965B1 (ko) * 1998-03-27 2002-06-20 주식회사 현대 디스플레이 테크놀로지 액정표시소자의 제조방법
US6049365A (en) * 1998-05-07 2000-04-11 Mitsubishi Denki Kabushiki Kaisha Liquid crystal displaying apparatus with a converter not exposed to liquid crystal
KR100556345B1 (ko) * 1998-11-24 2006-04-21 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시소자의 제조방법
TW413949B (en) * 1998-12-12 2000-12-01 Samsung Electronics Co Ltd Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
US6287899B1 (en) 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100580825B1 (ko) * 1999-01-29 2006-05-16 삼성전자주식회사 액티브 메트릭스 기판 제조방법 및 이에 의해 제조되는 게이트
KR100312259B1 (ko) * 1999-02-05 2001-11-03 구본준, 론 위라하디락사 액정표시장치의 불량패턴 제거방법 및 액정표시장치 구조
US7339568B2 (en) * 1999-04-16 2008-03-04 Samsung Electronics Co., Ltd. Signal transmission film and a liquid crystal display panel having the same
KR100304261B1 (ko) * 1999-04-16 2001-09-26 윤종용 테이프 캐리어 패키지, 그를 포함한 액정표시패널 어셈블리,그를 채용한 액정표시장치 및 이들의 조립 방법
KR100301667B1 (ko) * 1999-05-21 2001-09-26 구본준, 론 위라하디락사 액정표시소자와 그 제조 방법
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100299537B1 (ko) * 1999-08-31 2001-11-01 남상희 엑스-선 검출용 박막트랜지스터 기판 제조방법
KR100348995B1 (ko) * 1999-09-08 2002-08-17 엘지.필립스 엘시디 주식회사 4 마스크를 이용한 액정표시소자의 제조방법 및 그에 따른 액정표시소자
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP4190118B2 (ja) 1999-12-17 2008-12-03 三菱電機株式会社 半導体装置、液晶表示装置および半導体装置の製造方法
JP5408829B2 (ja) 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
KR100673331B1 (ko) * 2000-02-19 2007-01-23 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100658978B1 (ko) * 2000-02-21 2006-12-18 엘지.필립스 엘시디 주식회사 엑스레이 디텍터용 어레이기판 제조방법
JP4118484B2 (ja) * 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI253538B (en) * 2000-09-30 2006-04-21 Au Optronics Corp Thin film transistor flat display and its manufacturing method
KR100687330B1 (ko) * 2000-12-29 2007-02-27 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터의 제조방법과 이를 실시하기 위한 공정챔버
US6757031B2 (en) * 2001-02-09 2004-06-29 Prime View International Co., Ltd. Metal contact structure and method for thin film transistor array in liquid crystal display
KR100704510B1 (ko) * 2001-02-12 2007-04-09 엘지.필립스 엘시디 주식회사 횡전계형 액정표시장치용 하부 기판 및 그의 제조방법
JP4646420B2 (ja) * 2001-02-28 2011-03-09 三菱電機株式会社 薄膜トランジスタアレイ基板およびそれを用いた表示装置
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100731037B1 (ko) * 2001-05-07 2007-06-22 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
KR100796749B1 (ko) * 2001-05-16 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100792466B1 (ko) * 2001-05-21 2008-01-08 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR100776768B1 (ko) * 2001-07-21 2007-11-16 삼성전자주식회사 액정표시패널용 기판 및 그 제조방법
KR100483358B1 (ko) * 2001-09-07 2005-04-14 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
US7045373B2 (en) * 2001-09-25 2006-05-16 Hannstar Display Corp. Manufacturing method for in-plane switching mode LCD unit with fewer masking process
JP2003255381A (ja) * 2001-12-28 2003-09-10 Advanced Display Inc 画像表示装置およびその製造方法
TW594193B (en) * 2002-02-06 2004-06-21 Au Optronics Corp Pixel structure and method for repairing the same
JP4604440B2 (ja) * 2002-02-22 2011-01-05 日本電気株式会社 チャネルエッチ型薄膜トランジスタ
JP4216092B2 (ja) * 2002-03-08 2009-01-28 株式会社半導体エネルギー研究所 液晶表示装置
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
JP3872377B2 (ja) 2002-04-30 2007-01-24 インターナショナル・ビジネス・マシーンズ・コーポレーション 画像表示素子および画像表示装置
US6897099B2 (en) * 2002-07-23 2005-05-24 Lg. Philips Lcd Co., Ltd. Method for fabricating liquid crystal display panel
KR100905409B1 (ko) 2002-12-26 2009-07-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2004212933A (ja) * 2002-12-31 2004-07-29 Lg Phillips Lcd Co Ltd 液晶表示装置及びアレイ基板の製造方法
KR100926433B1 (ko) * 2002-12-31 2009-11-12 엘지디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
TW594337B (en) * 2003-02-14 2004-06-21 Quanta Display Inc Method of forming a liquid crystal display panel
JP3770240B2 (ja) * 2003-02-20 2006-04-26 セイコーエプソン株式会社 電気光学装置および電子機器
KR100598737B1 (ko) 2003-05-06 2006-07-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100675632B1 (ko) * 2003-09-08 2007-02-01 엘지.필립스 엘시디 주식회사 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법
KR100555309B1 (ko) * 2003-11-04 2006-03-03 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR100560399B1 (ko) * 2003-11-04 2006-03-14 엘지.필립스 엘시디 주식회사 수평 전계 인가형 박막 트랜지스터 기판 및 그 제조 방법
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR100615211B1 (ko) 2004-02-26 2006-08-25 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조방법
KR101023978B1 (ko) * 2004-03-18 2011-03-28 삼성전자주식회사 반투과 액정표시장치의 제조방법과 이에 의한 액정표시장치
KR101043992B1 (ko) * 2004-08-12 2011-06-24 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP2008020772A (ja) * 2006-07-14 2008-01-31 Epson Imaging Devices Corp 液晶表示パネル
KR100805124B1 (ko) 2007-03-05 2008-02-21 삼성에스디아이 주식회사 표시 장치의 제조 방법 및 표시 장치
CN101868757A (zh) * 2007-12-20 2010-10-20 夏普株式会社 有源矩阵基板、具备有源矩阵基板的液晶显示装置以及有源矩阵基板的制造方法
KR101783193B1 (ko) 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP4752967B2 (ja) 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
JP5146477B2 (ja) 2010-03-12 2013-02-20 カシオ計算機株式会社 トランジスタアレイ基板及びその製造方法
KR101701229B1 (ko) 2010-04-19 2017-02-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN101840120B (zh) * 2010-04-23 2012-02-22 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其制作方法和液晶显示装置
CN102947871B (zh) * 2010-06-24 2014-03-26 夏普株式会社 半导体装置及其制造方法
CN102156369B (zh) * 2011-01-18 2013-09-04 京东方科技集团股份有限公司 薄膜晶体管液晶显示阵列基板及其制造方法
JP6028332B2 (ja) 2012-01-12 2016-11-16 セイコーエプソン株式会社 液晶装置、及び電子機器
KR101466556B1 (ko) * 2012-03-29 2014-11-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR20140020565A (ko) * 2012-08-09 2014-02-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조방법
TWI471949B (zh) 2012-11-16 2015-02-01 Innocom Tech Shenzhen Co Ltd 薄膜電晶體基板與顯示器
KR101844284B1 (ko) * 2013-10-07 2018-04-02 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
US10210760B2 (en) 2016-09-21 2019-02-19 Dura Operating, Llc System and method for autonomous parking of a vehicle
KR102258925B1 (ko) * 2020-07-29 2021-06-01 (주)동진테크 유체 이물질 확인용 점검장치

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3902790A (en) * 1974-01-14 1975-09-02 Hughes Aircraft Co Liquid crystal display pattern
GB2118346B (en) * 1982-04-01 1985-07-24 Standard Telephones Cables Ltd Scanning liquid crystal display cells
US6294796B1 (en) * 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
JP2620240B2 (ja) * 1987-06-10 1997-06-11 株式会社日立製作所 液晶表示装置
US5229644A (en) * 1987-09-09 1993-07-20 Casio Computer Co., Ltd. Thin film transistor having a transparent electrode and substrate
US5327001A (en) * 1987-09-09 1994-07-05 Casio Computer Co., Ltd. Thin film transistor array having single light shield layer over transistors and gate and drain lines
JP2786628B2 (ja) * 1987-10-15 1998-08-13 シャープ株式会社 液晶パネルの電極構造
US5187604A (en) * 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
JPH06208132A (ja) * 1990-03-24 1994-07-26 Sony Corp 液晶表示装置
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP3024661B2 (ja) * 1990-11-09 2000-03-21 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
KR960010723B1 (ko) * 1990-12-20 1996-08-07 가부시끼가이샤 한도오따이 에네루기 겐큐쇼 전기광학장치
KR940000504B1 (ko) * 1991-03-20 1994-01-21 삼성전자 주식회사 반도체장치의 층간콘택구조 및 그 제조방법
EP0530834B1 (de) * 1991-09-05 1996-12-04 Casio Computer Company Limited Dünnschichttransistor und dessen Herstellungsmethode
JPH05249478A (ja) * 1991-12-25 1993-09-28 Toshiba Corp 液晶表示装置
US5233448A (en) * 1992-05-04 1993-08-03 Industrial Technology Research Institute Method of manufacturing a liquid crystal display panel including photoconductive electrostatic protection
US5317192A (en) * 1992-05-06 1994-05-31 Sgs-Thomson Microelectronics, Inc. Semiconductor contact via structure having amorphous silicon side walls
JP3200639B2 (ja) * 1992-05-19 2001-08-20 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
KR950008931B1 (ko) * 1992-07-22 1995-08-09 삼성전자주식회사 표시패널의 제조방법
US5737272A (en) * 1992-09-08 1998-04-07 Seiko Epson Corporation Liquid crystal display apparatus, structure for mounting semiconductor device, method of mounting semiconductor device, electronic optical apparatus and electronic printing apparatus
JP2895700B2 (ja) * 1993-01-20 1999-05-24 シャープ株式会社 アクティブマトリクス表示素子
JP2915732B2 (ja) * 1993-02-01 1999-07-05 シャープ株式会社 アクティブマトリクス基板
FR2704074B1 (fr) * 1993-04-15 1995-06-02 France Telecom Procédé de réalisation d'une cellule d'affichage avec reprise de contre-électrode.
JPH06313899A (ja) * 1993-04-30 1994-11-08 Sharp Corp 液晶表示装置
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
JPH07146481A (ja) * 1993-11-25 1995-06-06 Hitachi Ltd 液晶表示基板
KR970010774B1 (ko) * 1993-12-22 1997-06-30 엘지전자 주식회사 액정표시장치용 박막트랜지스터 및 이의 결함제거방법
CN1230919C (zh) * 1994-06-02 2005-12-07 株式会社半导体能源研究所 有源矩阵显示器和电光元件
US5486082A (en) * 1994-07-07 1996-01-23 Feldman; Zeiylik Y. Remotely controlled extendable lift apparatus for a van
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
KR100192507B1 (ko) * 1996-01-18 1999-06-15 구자홍 티에프티-엘씨디의 구조 및 제조방법
KR100194679B1 (ko) * 1996-05-21 1999-07-01 윤종용 박막 트랜지스터 및 그 제조 방법

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP 6-208137 (A) mit Abstract *
JP 6-230420 (A) mit Abstract *
JP 6-337436 (A) mit Abstract *
JP 7-56193 (A) mit Abstract *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2761197A1 (fr) * 1997-03-19 1998-09-25 Lg Electronics Inc Afficheur a cristaux liquides et son procede de fabrication
US7675583B2 (en) 1997-04-15 2010-03-09 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same
US8031284B2 (en) 1997-04-15 2011-10-04 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same
US8405789B2 (en) 1997-04-15 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same
US8576348B2 (en) 1997-04-15 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Reflective liquid crystal display panel and device using same

Also Published As

Publication number Publication date
JPH09120083A (ja) 1997-05-06
KR100338480B1 (ko) 2003-01-24
KR970011963A (ko) 1997-03-29
FR2737938A1 (fr) 1997-02-21
JP2005242372A (ja) 2005-09-08
GB2307087B (en) 2000-03-22
JP4180575B2 (ja) 2008-11-12
GB2307087A (en) 1997-05-14
FR2737938B1 (fr) 1999-05-07
JP2004341550A (ja) 2004-12-02
DE19624916C2 (de) 2003-05-22
JP3734891B2 (ja) 2006-01-11
US5828433A (en) 1998-10-27
GB9617241D0 (en) 1996-09-25
US5825449A (en) 1998-10-20

Similar Documents

Publication Publication Date Title
DE19624916C2 (de) Flüssigkristallanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE19811624B4 (de) Aktives Paneel für eine LCD und Herstellungsverfahren für ein aktives Paneel einer LCD
DE102005056703B4 (de) TFT - Arraysubstrat und zugehöriges Herstellungsverfahren
DE19809084C2 (de) Flüssigkristallanzeigevorrichtung und Herstellungsverfahren dafür
DE102004051624B4 (de) Dünnschichttransistor-Substrat für eine Anzeigevorrichtung und Herstellungsverfahren desselben
DE102005056702B4 (de) TFT-Arraysubstrat und zugehöriges Herstellverfahren
DE102005027445B4 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102005058680B4 (de) Herstellungsverfahren eines TFT-Array-Substrats
DE69635647T2 (de) Flüssigkristallanzeigevorrichtung
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE102016112646B4 (de) Arraysubstrat, anzeige und elektronische vorrichtung
DE102005029265B4 (de) Arraysubstrat für ein LCD sowie zugehöriges Herstellverfahren
DE19721451C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE19648083B4 (de) Flüssigkristall-Anzeigeeinrichtung und Verfahren zu deren Herstellung
DE10355666A1 (de) Dünnschichttransistor-Matrixsubstrat sowie Verfahren zu dessen Herstellung
DE3714164A1 (de) Fluessigkristallanzeige
DE19714692C2 (de) Dünnschichttransistor und Herstellungsverfahren dafür
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE19710248C2 (de) Flüssigkristallanzeige mit aktiver Matrix und Herstellungsverfahren dafür
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE60108834T2 (de) Pixelzelle mit Dünnfilmtransistor für Anzeigevorrichtung
DE19724245B4 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE10351380A1 (de) Matrixsubstrat einer Flüssigkristallanzeigevorrichtung und Verfahren zu dessen Herstelllung
DE102006021758B4 (de) Dünnschicht-Transistor-Array, elektrostatikentladungs-Schutzeinrichtung davon und Verfahren zu seiner Herstellung
DE2342923B1 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungsverschiebeanordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: LG DISPLAY CO., LTD., SEOUL, KR

R071 Expiry of right