DE19619408C2

DE19619408C2 - Frequency synthesis circuit with shortened switching times

Info

Publication number: DE19619408C2
Application number: DE1996119408
Authority: DE
Inventors: Bodo Harders
Original assignee: C Plath GmbH Nautisch Elektronische Technik
Current assignee: Plath 20097 Hamburg De GmbH
Priority date: 1996-05-14
Filing date: 1996-05-14
Publication date: 2002-06-27
Anticipated expiration: 2016-05-15
Also published as: DE19619408A1

Description

Die Erfindung betrifft eine Frequenzsyntheseschaltung gemäß dem Oberbegriff des An spruches 1.The invention relates to a frequency synthesis circuit according to the preamble of the An saying 1.

Bei dem Entwurf einer Frequenzsyntheseschaltung tritt häufig das Problem auf, gegen sätzliche technische Forderungen zu berücksichtigen, wie beispielsweise ein möglichst feinstufiges, schnelles und störungsfreies Einstellen der Frequenzen und ein rauscharmes, von nichtharmonischen Störsignalen befreites Signal zu schaffen. Darüber hinaus sollen auch kaufmännisehe Aspekte (z. B. kostengünstige Fertigung) beachtet werden. Je nach Anwendung der Frequenzsynthese können die verschiedenen Eigenschaften gezielt op timiert werden. Eine einschleifige Frequenzsynthese wird man dann wählen, wenn eine besonders preisgünstige Lösung gesucht wird, bei der die Einschwingzeit der Regel schleife nur eine untergeordnete Rolle spielt und das Frequenzraster relativ grob ist. Bei feinerem Frequenzraster und gleichzeitig höheren Anforderungen an die Umschaltge schwindigkeit wird man sich für eine mehrschleifige Lösung entscheiden, wobei jedoch wegen des oder der Mischer als Verbindungsglied der einzelnen Regelkreise mit stören den Mischsignalen zu rechnen ist. Kommt es auf sehr hohe Schaltgeschwindigkeit, wei tem Frequenzbereich und geringem Seitenbandrauschen an, so bietet sich ein digitaler Synthesizer an, der außerdem eine extrem feine Auflösung ermöglicht allerdings auch nichtharmonische Störlinien erzeugt, die für viele Anwendungen nicht tragbar sind. When designing a frequency synthesis circuit, the problem often arises against to consider additional technical requirements, such as a possible fine, fast and interference-free setting of the frequencies and a low-noise, to create a signal freed from non-harmonic interference signals. Beyond that commercial aspects (e.g. cost-effective production) are also taken into account. Depending on Using the frequency synthesis, the various properties can be op be timed. One-loop frequency synthesis will be chosen if one particularly inexpensive solution is sought, in which the settling time is the rule loop plays only a subordinate role and the frequency grid is relatively rough. at finer frequency grid and at the same time higher demands on the Umschaltge speed you will opt for a multi-loop solution, however interfere with because of the mixer or mixers as a link between the individual control loops the mixed signals can be expected. If the switching speed is very high, white frequency range and low sideband noise, a digital Synthesizer, which also enables extremely fine resolution non-harmonic interference lines are generated that are not portable for many applications.

Wie oben erwähnt, werden aber auch Frequenzsyntheseschaltungen benötigt, bei denen mehrere Eigenschaften optimiert sein müssen, beispielsweise bei Einsatz in Messgeräten oder in hochwertigen Funkempfängern.As mentioned above, frequency synthesis circuits are also required in which Several properties have to be optimized, for example when used in measuring devices or in high quality radio receivers.

Bei Einsatz einer Frequenzsyntheseschaltung in modernen Funkempfängern ist neben stark gedämpfter Nebenlinien, geringem Seitenbandrauschen - insbesondere bei mehrka naligen Empfängern - hohe Umschaltgeschwindigkeit gefordert. Zur Verkürzung der Umschaltzeiten einer Frequenzsyntheseschaltung werden häufig frequenzempfindliche Phasendetektoren ("three-state phase detector") eingesetzt, die gegenüber Phasendetekto ren ohne Frequenzempfindlichkeit das Einschwingverhalten erheblich verbessern. Eine weitere Verkürzung der Umschaltgeschwindigkeit kann mit Hilfe eines zusätzlichen Fre quenzdetektors erreicht werden, wie aus verschiedenen Literaturstellen zu entnehmen ist, beispielsweise aus "Phaselock Techniques", Floyd M. Gardner, 1979, S. 84 bis 87, oder aus "Phaselocked Loop Circuit Design", Dan H. Wolaver, 1991, in der auf den Seiten 174 bis 183 eine Einschwinghilfe mit einem "slip detector" beschrieben wird. Des weiteren sind diverse Schaltungen mit einem Frequenzdetektor als Einschwinghilfe bekannt. In der DE 34 07 582 A1 wird eine Regelschleife mit einem AFC- und Costas-Phasendetektor und einem gemeinsamen Integrator-Schleifenfilter angegeben. Die DE 24 03 892 C2 beschreibt eine Verkürzung der Umschaltzeit durch Erweiterung des Fangbereiches, in dem zusätzlich zum Phasendetektor in der Regelschleife ein Frequenzdiskriminator an den Ausgang des Phasendetektors gekoppelt ist, der feststellt, ob die Frequenz des Aus gangssignales des spannungsgesteuerten Oszillators innerhalb eines vorbestimmten Fangbereiches liegt, und der dementsprechend das Ausgangssignal des Phasendetektors beeinflusst. Bekannt ist gemäß EP 0 599 609 A1 auch eine Frequenzsynthese, bei der in der Rückführung der Regelschleife zwischen dem spannungsgesteuerten Oszillator und dem Phasendetektor ein direkter digitaler Frequenzsynthesizer (DDS) anstelle eines pro grammierbaren Frequenzteilers eingesetzt wird. Hier dient der DDS der Erzeugung eines feinstufig in der Frequenz einstellbaren Ausgangssignales jedoch nicht der Unterstützung des Einschwingverhaltens. When using a frequency synthesis circuit in modern radio receivers is next to strongly damped secondary lines, low sideband noise - especially with multi-ka nal receivers - high switching speed required. To shorten the Switchover times of a frequency synthesis circuit often become frequency-sensitive Phase detectors ("three-state phase detector") used compared to phase detectors ren without frequency sensitivity significantly improve the transient response. A further shortening of the switching speed can be done with the help of an additional fre quenzdetector can be achieved, as can be seen from various references, for example from "Phaselock Techniques", Floyd M. Gardner, 1979, pp. 84 to 87, or from "Phaselocked Loop Circuit Design", Dan H. Wolaver, 1991, in which on pages 174 to 183 a transient with a "slip detector" is described. Furthermore Various circuits with a frequency detector are known as transient aids. In the DE 34 07 582 A1 becomes a control loop with an AFC and Costas phase detector and a common integrator loop filter. DE 24 03 892 C2 describes a reduction in the switching time by expanding the catch range, in a frequency discriminator in addition to the phase detector in the control loop the output of the phase detector is coupled, which determines whether the frequency of the off output signal of the voltage-controlled oscillator within a predetermined Catch range is, and accordingly the output signal of the phase detector affected. According to EP 0 599 609 A1, a frequency synthesis is also known in which in the feedback of the control loop between the voltage controlled oscillator and the phase detector a direct digital frequency synthesizer (DDS) instead of a pro programmable frequency divider is used. Here the DDS is used to generate a Output signals adjustable in frequency but not support the transient response.

Auch andere Verfahren zur Erhöhung der Umschaltgeschwindigkeit sind bekannt, wie z. B. das Verfahren mit gebrochenen Teilungsverhältnissen (Fractional-N-Technik).Other methods for increasing the switching speed are also known, such as z. B. the method with broken division ratios (Fractional-N technique).

Bei diesem Verfahren kann trotz feinstufiger Frequenzeinstellung eine hohe Regelband breite realisiert werden, die neben verbessertem Seitenbandrauschen schnelles Ein schwingen ermöglicht. Allerdings ist hierbei zu beachten, dass eine Kompensation der durch das gebrochene Teilungsverhältnis bedingten Phasenstörungen erforderlich wird.With this method, a high control band can be used despite the fine-tuned frequency setting wide can be realized, which in addition to improved sideband noise fast on allows swinging. However, it should be noted that compensation of the phase disturbances caused by the broken division ratio is required.

In der DE 34 36 926 C2 wird ein Frequenzgenerator angegeben, bei dem anstelle eines Frequenzteilers mit gebrochenem Teilungsverhältnis in der Rückführung des Regelkrei ses ein Mikrorechner eingesetzt wird, der die Funktion eines sich selbst passend einstel lenden Frequenzteilers übernimmt. Damit wird es möglich, bei gebrochenen Teilungsver hältnissen zwischen dem Ausgangssignal des spannungsgesteuerten Oszillators und der Vergleichsfrequenz am Phasendetektor die notwendige Impulsunterdrückungsschaltung zur Kompensation der Phasenstörungen zu realisieren.DE 34 36 926 C2 specifies a frequency generator in which instead of a Frequency divider with a broken division ratio in the feedback of the control loop a microcomputer is used, which sets the function of itself to suit lender frequency divider takes over. This makes it possible in the event of broken division Ratios between the output signal of the voltage controlled oscillator and the Comparison frequency at the phase detector the necessary pulse suppression circuit to compensate for phase disturbances.

Der Erfindung liegt die Aufgabe zugrunde, bei einer Frequenzsyntheseschaltung der ein gangs genannten Art die Umschaltzeiten zu verkürzen, ohne dass das Seitenbandrauschen oder nichtharmonische Nebenlinien in ihrer Intensität erhöht werden, was durch Vergrö ßern der Regelbandbreite immer der Fall ist.The invention has for its object in a frequency synthesis circuit to shorten the switching times without the sideband noise or non-harmonic secondary lines are increased in their intensity, which is indicated by magnification The rule bandwidth is always the case.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichneten Merkmale gelöst.This object is achieved by the features characterized in claim 1.

Die Erfindung geht dabei von der bekannten Möglichkeit aus, die Umschaltgeschwindig keit durch Einsatz einer zusätzlichen Regelschleife mit einem Frequenzdetektor zu erhö hen. Der Frequenzdetektor in der zusätzlichen Regelschleife erhält als Vergleichssignale einerseits das Referenzsignal der Frequenzsynthesesschaltung und andererseits das Aus gangssignal des spannungsgesteuerten Oszillators, dessen Frequenz mit Hilfe einer digi talen Frequenzsynthese geteilt wird. Diese digitale Frequenzsynthese wird jedoch im Ge gensatz zur üblichen Anwendung invers betrieben, d. h. das in der Frequenz normaler weise konstante Taktsignal ist hierbei variabel - es ist das Ausgangssignal des spannungsgesteuerten Oszillators - und das errechnete (und ggf. über einen D/A-Wandler umgeformte) - Ausgangssignal der digitalen Frequenzsynthese ist konstant (im einge schwungenen Zustand der Regelschleife). Am Ausgang des Frequenzdetektors erscheint je nachdem, ob die Frequenzdifferenz positiv oder negativ ist, ein entsprechend gepoltes Signal, das das Ausgangssignal des Phasendetektors beeinflusst, beispielsweise in der Art, wir in der o. a. Literaturstelle über die Einschwinghilfe mit einem "slip detector".The invention is based on the known possibility of switching speed speed by using an additional control loop with a frequency detector hen. The frequency detector in the additional control loop receives as comparison signals on the one hand the reference signal of the frequency synthesis circuit and on the other hand the off output signal of the voltage-controlled oscillator, whose frequency with the help of a digi tal frequency synthesis is shared. This digital frequency synthesis is, however, in Ge contrary to the usual application inversely operated, d. H. that more normal in frequency wise constant clock signal is variable here - it is the output signal of the voltage controlled Oscillators - and the calculated one (and possibly via a D / A converter transformed) - output signal of the digital frequency synthesis is constant (im sweeping state of the control loop). Appears at the output of the frequency detector depending on whether the frequency difference is positive or negative, an appropriately polarized Signal that influences the output signal of the phase detector, for example in the Kind, we in the above Literature on the transient aid with a "slip detector".

Die Erfindung ist in Fig. 1 in Form eines Blockschaltbildes dargestellt. Der konventio nelle und bekannte 1. Phasenregelkreis zur Erzeugung von Frequenzen in einem be stimmten Raster besteht aus einem Referenzgenerator (1), einem Vorteiler (2) mit dem Teilungsfaktor M, einem (frequenzempfindlichen) Phasendetektor (3), einem Schleifen filter (4), einem spannungsgesteuerten Oszillator (VCO) (5) und einem programmierba ren Frequenzteiler (6) in der Rückführung mit dem Teilungsfaktor N. Erweitert wird die Frequenzsynthese durch einen 2. Phasenregelkreis mit einem Frequenzdetektor (7), der das erste Eingangsignal vom Referenzgenerator und das zweite Eingangssignal von einer direkten digitalen Frequenzsynthese (DDS) (8) erhält. Das VCO-Signal dient der digita len Frequenzsynthese als Taktsignal.The invention is shown in FIG. 1 in the form of a block diagram. The conventional and known 1st phase locked loop for generating frequencies in a certain grid consists of a reference generator ( 1 ), a prescaler ( 2 ) with the division factor M, a (frequency-sensitive) phase detector ( 3 ), a loop filter ( 4 ) , a voltage controlled oscillator (VCO) ( 5 ) and a programmable frequency divider ( 6 ) in the feedback with the division factor N. The frequency synthesis is expanded by a second phase locked loop with a frequency detector ( 7 ), which receives the first input signal from the reference generator and the receives second input signal from a direct digital frequency synthesis (DDS) ( 8 ). The VCO signal is used for digital frequency synthesis as a clock signal.

Der Vorteil gegenüber der oben angegebenen Technik zur Erhöhung der Umschaltge schwindigkeit mit Frequenzdetektoren liegt im wesentlichen darin, dass nicht die Fre quenzdifferenz der über den programmierbaren Teiler in der Rückführung herunterge teilten Frequenz des spannungsgesteuerten Oszillators mit dem Eingangssignal am (fre quenzempfindlichen) Phasendetektor gebildet wird, sondern dass die Frequenzdifferenz aus der Referenzfrequenz der Frequenzsyntheseeinrichtung und der um einen im allge meinen sehr viel geringeren Faktor (als in der Rückführung der Phasenregelschleife) her untergeteilten Frequenz des spannungsgesteuerten Oszillators abgeleitet wird. Die auf diese Weise erzeugte Differenzfrequenz (die natürlich nur während der Einschwingphase des Regelkreises auftritt) ist im Allgemeinen wesentlich größer als die Frequenzdifferenz, die an den Eingängen des (frequenzempfindlichen) Phasendetektors gleichzeitig anliegt. Ein Zahlenbeispiel soll diesen Sachverhalt verdeutlichen: Der spannungsgesteuerte Os zillator soll den Frequenzbereich 40 MHz bis 50 MHz mit einem Frequenzraster von 40 kHz abdecken. Der programmierbare Teiler (N) in der Rückführung teilt das Oszilla torsignal auf 40 kHz (Phasenvergleichsfrequenz) und nimmt demzufolge Werte von 1000 bis 1250 ein. Die Referenzfrequenz betrage 10 MHz, der Vorteiler M für den Phasende tektor habe den Wert 250. Soll nun beispielsweise ein 40 kHz-Schnitt von 45,0 MHz auf 45,04 MHz erfolgen, so erscheint am (frequenzempfindlichen) Phasendetektor zunächst eine Frequenzdifferenz von 40 kHz: 1126 = 35,5 Hz, am zusätzlichen Frequenzdetektor dagegen eine Frequenzdifferenz von 40 kHz: 4,504 = 8,88 kHz. Mit anderen Worten:
Die Verkürzung der Einschwingzeit einer Frequenzsyntheseschaltung mit einem zusätz lichen Frequenzdetektor und einer (invers betriebenen) digitalen Frequenzsynthese ge mäß der Erfindung wird dadurch erreicht, dass die Frequenzdifferenz der zu vergleichen den Signale am zusätzlichen Frequenzdetektor erheblich höher ist als am Phasendetektor. Die Ausgangsspannung des Frequenzdetektors ist direkt proportional dem Verhältnis des Teilungsfaktors N in der 1. Phasenregelschleife zu der Teilung, die durch die digitale Synthese dargestellt wird. Ein weiterer Vorteil gegenüber einer Frequenzsynthese nach dem Fractional-N-Verfahren besteht darin, dass eine Einrichtung zur Kompensation von Phasenstörungen nicht erforderlich ist.The advantage over the above-mentioned technology for increasing the switching speed with frequency detectors is essentially that the frequency difference of the frequency of the voltage-controlled oscillator, which is divided via the programmable divider in the feedback, is not formed with the input signal at the (frequency-sensitive) phase detector, but that the frequency difference is derived from the reference frequency of the frequency synthesis device and the frequency of the voltage-controlled oscillator, which is generally sub-divided by a much smaller factor (than in the feedback of the phase locked loop). The differential frequency generated in this way (which naturally only occurs during the settling phase of the control loop) is generally much greater than the frequency difference that is present at the inputs of the (frequency-sensitive) phase detector at the same time. A numerical example should clarify this fact: The voltage-controlled oscillator should cover the frequency range 40 MHz to 50 MHz with a frequency grid of 40 kHz. The programmable divider (N) in the feedback divides the oscillator signal to 40 kHz (phase comparison frequency) and therefore takes on values from 1000 to 1250. The reference frequency is 10 MHz, the prescaler M for the phase detector has the value 250. If, for example, a 40 kHz cut is to be made from 45.0 MHz to 45.04 MHz, a frequency difference of 40 will appear on the (frequency-sensitive) phase detector kHz: 1126 = 35.5 Hz, on the other hand a frequency difference of 40 kHz on the additional frequency detector: 4.504 = 8.88 kHz. In other words:
The shortening of the settling time of a frequency synthesis circuit with an additional frequency detector and an (inversely operated) digital frequency synthesis according to the invention is achieved in that the frequency difference of the signals to be compared at the additional frequency detector is considerably higher than at the phase detector. The output voltage of the frequency detector is directly proportional to the ratio of the division factor N in the 1st phase locked loop to the division represented by the digital synthesis. Another advantage over frequency synthesis using the fractional-N method is that a device for compensating for phase interference is not required.

Fig. 2 zeigt einen Vergleich der Einschwingzeiten einer Frequenzsyntheseschaltung in Abhängigkeit von der Höhe des Frequenzsprunges, wobei deutlich zu sehen ist, dass ein zusätzlicher Frequenzdetektor in Verbindung mit einer digitalen Frequenzsynthese die Einschwingzeiten erheblich reduzieren kann FIG. 2 shows a comparison of the settling times of a frequency synthesis circuit as a function of the level of the frequency jump, it being clear to see that an additional frequency detector in connection with digital frequency synthesis can significantly reduce the settling times

Claims

1. frequency synthesis circuit with a 1st control loop, consisting of a reference generator ( 1 ), a prescaler ( 2 ), a phase detector ( 3 ), a loop filter ( 4 ), a voltage-controlled oscillator (VCO) ( 5 ) and a programmable divider ( 6 ), characterized in that an additional second control loop, consisting of a frequency detector ( 7 ) and a direct digital frequency synthesis (DDS) ( 8 ) which controls the frequency detector, supports the transient response.

2. Frequency synthesis circuit according to claim 1, characterized in that the signal of the voltage-controlled oscillator ( 5 ) of the direct digital frequency synthesis ( 8 ) serves as a variable clock signal and the output signal of the direct digital frequency synthesis is constant.

3. Frequency synthesis circuit according to claim 1, characterized in that the direct digital frequency synthesis ( 8 ) is controlled in such a way that the signals present at the frequency detector ( 7 ) in the additional second control loop are higher in frequency than those at the phase detector of the first control loop.