DE19600994A1 - Method and device for testing a chip - Google Patents

Method and device for testing a chip

Info

Publication number
DE19600994A1
DE19600994A1 DE19600994A DE19600994A DE19600994A1 DE 19600994 A1 DE19600994 A1 DE 19600994A1 DE 19600994 A DE19600994 A DE 19600994A DE 19600994 A DE19600994 A DE 19600994A DE 19600994 A1 DE19600994 A1 DE 19600994A1
Authority
DE
Germany
Prior art keywords
solder
substrate
deposits
deposit carrier
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19600994A
Other languages
German (de)
Other versions
DE19600994C2 (en
Inventor
Elke Dr Ing Zakel
Frank Dr Ing Ansorge
Paul Kasulke
Andreas Ostmann
Rolf Aschenbrenner
Lothar Dietrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pac Tech Packaging Technologies GmbH
Original Assignee
Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to DE19600994A priority Critical patent/DE19600994C2/en
Application filed by Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV filed Critical Fraunhofer Gesellschaft zur Forderung der Angewandten Forschung eV
Priority to EP96928330A priority patent/EP0850490B1/en
Priority to PCT/DE1996/001387 priority patent/WO1997009740A1/en
Priority to DE59611449T priority patent/DE59611449D1/en
Priority to KR1019980701689A priority patent/KR19990044441A/en
Priority to JP8234493A priority patent/JP2928484B2/en
Priority to US08/709,344 priority patent/US6211571B1/en
Publication of DE19600994A1 publication Critical patent/DE19600994A1/en
Application granted granted Critical
Publication of DE19600994C2 publication Critical patent/DE19600994C2/en
Priority to US09/497,437 priority patent/US6277660B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

A process and device for testing substrates with a printed circuit structure, especially chips (21). An electrical check on the printed circuit structure of the substrate (21) is made during the transfer of the solder deposits (28) by means of a solder deposit substrate (25) having a structured electrically conductive coating (12) with terminal surfaces (17) for the arrangement of solder deposits (28) and their transfer to correspondingly arranged terminal surfaces (22) of a substrate (21).

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Testen eines mit einer Leiterbahnstruktur versehenen Substrats, ins­ besondere eines Chips nach dem Oberbegriff des Anspruchs 1, einen hierzu verwendbaren Lotdepotträger nach dem Oberbegriff des Anspruchs 11 und ein auf dem Lotdepotträger verwendbares Lotdepot nach dem Oberbegriff des Anspruchs 19.The present invention relates to a method for testing a substrate provided with a conductor track structure, ins special of a chip according to the preamble of claim 1, a solder deposit carrier that can be used for this purpose according to the preamble of claim 11 and a usable on the Lotdepotträger Lotdepot according to the preamble of claim 19.

Die Herstellung eines montagefähigen IC′s, wie er beispiels­ weise in elektronischen Geräten der EDV-Technik verwendet wird, gliedert sich, ausgehend von einem Wafer bis hin zu ei­ nem gehäusten, montagefähigen Chip, in eine Vielzahl von Fer­ tigungsschritte.The manufacture of an assemble IC's, as he example as used in electronic devices of computer technology is structured from a wafer to an egg nem housing, mountable chip, in a variety of Fer steps.

Abgesehen von den Kosten, die durch die Herstellung des Wafers verursacht werden, werden die Kosten für die Herstellung eines montagefähigen, gehäusten Chips im wesentlichen durch die nachfolgenden Herstellungsschritte begründet. Diese sind im wesentlichen das Erzeugen von sogenannten Bumps auf den An­ schlußflächen der durch Vereinzelung aus dem Wafer entstehen­ den Chips und das aufwendige Einhäusen der Chips. Zur Quali­ tätskontrolle der Chips erfolgt in der Regel eine elektrische Überprüfung der Leiterbahnstruktur des Chips nach dessen Ein­ häusung. Vielfach liegen jedoch die Ursachen für eine Fehl­ funktion eines Chips in einem der Einhäusung des Chips vorher­ gehenden Fertigungsschritt begründet, so daß unnötigerweise fehlerhafte Chips, die bereits vor der Einhäusung Ausschuß darstellen, gehäust werden. Hierdurch werden die ohnehin mit dem Ausschuß verbundenen Kosten noch weiter erhöht. Aside from the cost of producing the wafer are caused, the cost of producing a mountable, packaged chips essentially through the subsequent manufacturing steps. These are in essentially the creation of so-called bumps on the type end faces of the wafer resulting from separation the chips and the complex packaging of the chips. To qualification The chips are usually checked electrically Checking the conductor structure of the chip after it has been switched on housing. In many cases, however, the causes of a mistake function of a chip in one of the packaging of the chip beforehand going manufacturing step justified, so unnecessary faulty chips already before the packaging committee represent, be housed. This will help with that anyway Committee costs are further increased.  

Auch in der sogenannten "Flip-Chip-Technologie", bei der Chips mittels auf den Chip-Anschlußflächen aufgebrachten, erhöhten Kontaktmetallisierungen unmittelbar mit einem Substrat verbun­ den werden, erfolgt eine Qualitätskontrolle der Chips oder auch kompletter Wafer, die im Flip-Chip-Verfahren appliziert werden, erst nach der Verbindungsherstellung. Die Verarbeitung von Chips oder kompletten Wafern im Flip-Chip-Verfahren führt insgesamt zu komplexen Strukturen, die eine vollständige Test­ barkeit einzelner Chips oder kompletter Wafer unter definier­ ten Testbedingungen, wie sie zum Beispiel für einen Burn-In- Test vorgeschrieben sind, mit den bekannten Testverfahren nicht ohne Risiko für die gesamte Struktur zulassen.Also in the so-called "flip-chip technology", in the chips by means of raised on the chip pads Contact metallizations bonded directly to a substrate quality control of the chips or also complete wafers that are applied using the flip-chip process only after connecting. The processing of chips or complete wafers using the flip-chip method overall to complex structures that a full test Availability of individual chips or complete wafers under defined test conditions, such as those for a burn-in Test are prescribed using the known test procedures not allow without risk to the entire structure.

Zwar ist es bekannt, einzelne Chips oder auch komplette Wafer vor Durchführung einer nachfolgenden Verbindungstechnik mit entsprechenden Testvorrichtungen zu überprüfen, jedoch ist eine derartige Qualitätskontrolle immer nur mit besonderem Aufwand durchführbar, der zur Durchführung der an sich schon komplexen Verbindungstechnik noch hinzukommt.It is known that individual chips or even complete wafers before carrying out a subsequent connection technique with appropriate test equipment to check, however Such a quality control always only with special Effort feasible, which is to carry out the itself complex connection technology.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren bzw. eine Vorrichtung vorzuschlagen, mit dem bzw. der es bereits vor dem Herstellungsstadium des Einhäusens eines Chips bzw. vor Durchführung der Verbindungstechnik mög­ lich ist, auf kostengünstige Art und Weise eine Qualitätsprü­ fung durchzuführen.The present invention is therefore based on the object to propose a method or a device with which or it already before the manufacturing stage of the housing a chip or before performing the connection technology is a quality check in a cost-effective manner to perform.

Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Anspruchs 1 bzw. eine Vorrichtung mit den Merkmalen des An­ spruchs 11 bzw. 19 gelöst.This task is accomplished by a process with the characteristics of Claim 1 or a device with the features of the Proverbs 11 and 19 solved.

Bei dem erfindungsgemäßen Verfahren erfolgt mittels eines Lot­ depotträgers, der mit einer strukturierten, elektrisch leitfä­ higen Beschichtung mit Anschlußflächen zur Anordnung von Lot­ depots und deren Übertragung auf entsprechend angeordnete An­ schlußflächen eines Substrats versehen ist, während der Über­ tragung der Lotdepots eine elektrische Überprüfung der Leiter­ bahnstruktur des Substrats.In the method according to the invention, a solder is used custodian who with a structured, electrically conductive coating with pads for arranging solder depots and their transfer to appropriately arranged accounts end faces of a substrate is provided during the over carrying the solder deposits an electrical check of the conductors web structure of the substrate.

Somit kann das Substrat, das etwa als eine Leiterplatte mit einer mehr oder weniger komplexen Leiterbahnstruktur oder als ein Chip ausgebildet sein kann, durch eine individuelle Kon­ taktierung seiner Anschlußflächen über den Lotdepotträger auf seine Funktionsfähigkeit hin überprüft werden.Thus, the substrate, which can be used as a printed circuit board  a more or less complex trace structure or as a chip can be formed by an individual con tacting its pads on the solder deposit carrier its functionality is checked.

Hierdurch wird deutlich, daß die elektrische Überprüfung der Leiterbahnstruktur des Substrats während dessen Herstellungs­ verfahrens mit keinem zusätzlichen Verfahrensschritt verbunden ist. Vielmehr wird durch das erfindungsgemäße Verfahren quasi eine inhärente Qualitätsprüfung während eines ohnehin notwen­ digen Herstellungsschritts ermöglicht. Zudem findet die elek­ trische Überprüfung der Leiterbahnstruktur des Substrats vor dessen Fertigstellung durch eine abschließende Einhäusung bzw. vor Herstellung einer endgültigen Kontaktierung im Flip-Chip- Verfahren statt, so daß die Weiterverarbeitung von Substraten mit fehlerhaften Leiterbahnstrukturen vermieden wird.This makes it clear that the electrical inspection of the Conductor structure of the substrate during its manufacture no additional procedural step is. Rather, the method according to the invention effectively an inherent quality check during an anyway necessary completed manufacturing step. In addition, the elek trical review of the conductor structure of the substrate its completion by a final enclosure or before making a final contact in the flip chip Process instead, so that the further processing of substrates with faulty conductor track structures is avoided.

Wenn vor Anordnung der Lotdepots auf der strukturierten, elek­ trisch leitfähigen Beschichtung eine Übertragungsmaske mit die Anschlußflächen freigebenden Maskenöffnungen auf die Beschich­ tung aufgebracht wird, lassen sich auch andere Verfahren als eine Applikation von stückigem Lotmaterial zur Ausbildung der Lotdepots auf dem Lotdepotträger verwenden. Neben einer chemi­ schen Abscheidung von Lotmaterial zur Ausbildung der Lotdepots in den Maskenöffnungen eignet sich in besonderer Weise, wegen der ohnehin zur Durchführung des Tests notwendigen elektrisch leitfähigen Beschichtung eine galvanische Abscheidung von Lot­ material zur Ausbildung der Lotdepots auf den Anschlußflächen. Dabei wird die Form der Lotdepots im wesentlichen durch die Ausgestaltung der Maskenöffnungen bestimmt. Darüber hinaus ist es auch möglich, das Lotmaterial in Form von Lotpaste aufzu­ bringen.If before arranging the solder deposits on the structured, elec tric conductive coating with a transfer mask Mask openings releasing mating surfaces onto the coating process is applied, other methods than an application of lumpy solder material to form the Use solder deposits on the solder deposit carrier. In addition to a chemi deposition of solder material to form the solder deposits in the mask openings is particularly suitable because of the electrical necessary to perform the test anyway conductive coating a galvanic deposition of solder material for the formation of the solder deposits on the pads. The shape of the solder deposits is essentially determined by the Design of the mask openings determined. Beyond that it is also possible to apply the solder material in the form of solder paste bring.

Eine besonders sichere Kontaktierung zwischen dem als Prüfkon­ taktanordnung dienenden Lotdepotträger und den Anschlußflächen des Substrats ergibt sich, wenn nach Herstellung eines Berüh­ rungskontakts zwischen den Lotdepots des Lotdepotträgers und den Anschlußflächen des Substrats ein zumindest partielles Aufschmelzen der Lotdepots zur Herstellung einer Lotverbindung zwischen dem Lotdepotträger und dem Substrat erfolgt. Diese Lotverbindung kann durch eine Benetzung der Anschlußflächen des Substrats, also quasi durch einen anschmiegenden Form­ schluß zwischen den Lotdepots und den Anschlußflächen oder be­ dingt durch eine nachfolgende Erstarrung der Lotdepots als stoffschlüssige Verbindung zwischen den Lotdepots und den An­ schlußflächen bewirkt werden. In jedem Fall sichert die Lot­ verbindung während der elektrischen Überprüfung der Leiter­ bahnstruktur des Substrats einen guten Kontakt mit geringst­ möglichem Kontaktwiderstand.A particularly secure contact between the test account clock arrangement serving Lotdeträger and the pads of the substrate results if, after the production of a contact contact between the solder deposits of the solder deposit holder and the pads of the substrate at least partially Melt the solder deposits to create a solder connection  between the solder deposit carrier and the substrate. This Solder connection can be achieved by wetting the pads of the substrate, so quasi by a conformal shape closure between the solder deposits and the pads or be due to the subsequent solidification of the solder deposits as cohesive connection between the solder deposits and the An end surfaces. In any case, the solder secures connection during the electrical inspection of the conductors path structure of the substrate make good contact with the least possible contact resistance.

Wenn bei einem partiellen Aufschmelzen der Lotdepots zunächst ein Aufschmelzen eines benachbart der Anschlußfläche des Sub­ strats angeordneten Kontaktteils und anschließend ein Auf­ schmelzen eines an den Kontaktteil angrenzenden Basisteils er­ folgt, besteht die Möglichkeit, das zur Übertragung der Lotde­ pots notwendige Aufschmelzen in zwei Phasen, nämlich einer Kontaktschmelzung und einer Übertragungsschmelzung, die durch unterschiedliche Temperaturen gekennzeichnet sind, durchzufüh­ ren, um somit unabhängig von der Lotmaterialzusammensetzung des Basisteils eine hinsichtlich ihres Schmelzpunkts auf die zur Durchführung des Tests vorgegebene Testtemperatur ausge­ legte Lotmaterialzusammensetzung des Kontaktteils wählen zu können.If at first a partial melting of the solder deposits melting one adjacent to the pad of the sub strats arranged contact part and then an on melt a base part adjacent to the contact part follows, there is the possibility to transfer the Lotde pots necessary melting in two phases, namely one Contact melting and transmission melting by different temperatures are marked ren, so regardless of the solder material composition of the base part with respect to its melting point predefined test temperature for carrying out the test choose the solder material composition of the contact part can.

Der vorstehenden Vorgehensweise liegt der Gedanke zugrunde, die zur Durchführung des Tests besonders vorteilhafte, durch einen möglichst geringen Übergangswiderstand gekennzeichnete formschlüssige Lotverbindung unabhängig von der die elektri­ schen Eigenschaften des Lotdepots im wesentlichen bestimmenden Materialzusammensetzung des Basisteils festlegen zu können.The above procedure is based on the idea which is particularly advantageous for carrying out the test, by marked the lowest possible contact resistance positive solder connection regardless of the electri properties of the solder deposit essentially determining To be able to determine the material composition of the base part.

Insbesondere in energetischer Hinsicht ist es besonders vor­ teilhaft, wenn sich während der elektrischen Überprüfung der Leiterbahnstruktur des Substrats der Kontaktteil im schmelz­ flüssigen Zustand und der Basisteil im festen Zustand befin­ den. Die Überprüfung kann jedoch auch im festen Zustand des Kontaktteils und des Basisteils erfolgen.Especially in terms of energy, it is particularly important partial if, during the electrical inspection of the Conductor structure of the substrate of the contact part in the melt liquid state and the base part in the solid state the. However, the check can also be carried out in the solid state of the Contact part and the base part.

Wenn bei Übertragung des insgesamt schmelzflüssigen Lotdepots eine Mitübertragung einer auf den Anschlußflächen der elek­ trisch leitfähigen Beschichtung des Lotdepotträgers angeordne­ ten Anschlußflächenmetallisierung erfolgt, wird sicher ausge­ schlossen, daß Lotmaterial des Lotdepots bei der Übertragung auf den Anschlußflächen des Lotdepotträgers zurückbleiben kann und nur eine unvollständige Übertragung des Lotdepots erfolgt.If when the total molten solder deposit is transferred  a co-transmission on the pads of the elek tric conductive coating of the solder deposit carrier arranged th pad metallization takes place, is surely out concluded that solder material from the solder deposit during the transfer can remain on the pads of the solder deposit carrier and only an incomplete transfer of the solder deposit takes place.

Als vorteilhaft erweist es sich auch, wenn die zum Aufschmel­ zen der Lotdepots benötigte Energie, zumindest anteilig über die elektrisch leitfähige Beschichtung des Lotdepotträgers in die Lotdepots eingebracht wird. Hierdurch ist es möglich, auch während des Tests der Leiterbahnstruktur eine Wärmeverteilung einzustellen, wie sie zumindest annähernd dem tatsächlichen Betriebsfall entspricht, bei dem im Bereich der Anschlußflä­ chen Temperaturspitzen auftreten.It also proves to be advantageous if the melted zen of the solder deposits required energy, at least in part the electrically conductive coating of the solder deposit carrier in the solder deposit is introduced. This makes it possible, too heat distribution during the test of the conductor structure adjust how they are at least approximately the actual Operating case corresponds to that in the area of the connecting surface Chen temperature peaks occur.

Weiterhin erweist es sich als vorteilhaft, wenn während des Bestehens der Verbindung zwischen dem Lotdepotträger und dem Substrat über die elektrisch leitfähige Beschichtung des Lot­ depotträgers eine Temperierung des Substrats erfolgt. Hier­ durch kann die ohnehin mit dem Aufschmelzen der Lotdepots ver­ bundene Wärmebeaufschlagung des Substrats gleichzeitig zur Einstellung von Testbedingungen genutzt werden, wie sie bei­ spielsweise bei sogenannten Burn-In-Tests, einer Kombination von Hochtemperaturumgebung und elektrischem Betrieb, vorlie­ gen.Furthermore, it proves to be advantageous if during the Existence of the connection between the Lotdepotträger and the Substrate over the electrically conductive coating of the solder depot carrier temperature control of the substrate. Here through the ver with the melting of the solder deposits anyway bound heat application of the substrate at the same time Setting test conditions can be used, as in for example in so-called burn-in tests, a combination of high temperature environment and electrical operation, available gene.

Wenn zur Übertragung der Lotdepots vom Lotdepotträger auf die Anschlußflächen des Substrats das Substrat mit seinen An­ schlußflächen in einer Überdeckungslage mit den Lotdepots von oben auf den Lotdepotträger abgesenkt und nachfolgend zusammen mit den an den Anschlußflächen des Substrats haftenden Lotde­ pots nach oben abgehoben wird, läßt sich die Übertragung der Lotdepots mit gleichzeitiger Testung der Leiterbahnstruktur des Substrats während einer üblichen Flip-Chip-Handhabung des Substrats durchführen. Ein besonderer Vorteil dieser Handha­ bung des Substrats liegt darin, daß nachfolgend eine Flip- Chip-Kontaktierung des Substrats zur Anordnung auf einem wei­ teren Substrat erfolgen kann, ohne daß die Handhabungseinrich­ tung gewechselt werden müßte. Somit ist beispielsweise eine kontinuierliche Weiterverarbeitung der gemäß dem erfindungsge­ mäßen Verfahren überprüften Chips zum Aufbau eines Multi-Chip- Moduls leicht möglich. Darüber hinaus können das Substrat und der Lotdepotträger bei der Übertragung auch umgekehrt angeord­ net sein.If the transfer of the solder deposits from the solder deposit carrier to the Pads of the substrate, the substrate with its An end faces in an overlap with the solder deposits of lowered on top of the solder deposit carrier and then together with the solder adhering to the connection surfaces of the substrate pots is lifted up, the transmission of the Solder depots with simultaneous testing of the conductor structure of the substrate during normal flip-chip handling of the Perform substrate. A particular advantage of this handle Exercise of the substrate is that a flip Chip contacting of the substrate for arrangement on a white teren substrate can be done without the handling device  tion would have to be changed. Thus, for example, continuous processing according to the fiction Checked chips to build a multi-chip Module easily possible. In addition, the substrate and the Lotdepotträger also arranged the other way around during the transfer be nice.

Wenn das zumindest partielle Aufschmelzen der Lotdepots und/oder deren Übertragung vom Lotdepotträger auf das Substrat in einem gasförmigen oder flüssigen reduzierenden oder inerten Medium erfolgt, läßt sich sicherstellen, daß die Lotdepots von schädlichen Umgebungseinflüssen während des Aufschmelzens und Übertragens der Lotdepots weitestgehend abgeschirmt werden. Das dabei verwendete Medium kann aus einem Schutzgas oder auch einem flüssigen Medium bestehen. Als flüssiges Medium eignen sich besonders Polyalkohole, wie Glycerin, Tetraethylenglykol und Polyethylenglykol, und Stearine.If the at least partial melting of the solder deposits and / or their transfer from the solder depot carrier to the substrate in a gaseous or liquid reducing or inert Medium is carried out, it can be ensured that the solder deposits of harmful environmental influences during melting and Transfer of the solder deposits are largely shielded. The medium used can be a protective gas or consist of a liquid medium. Suitable as a liquid medium especially polyalcohols, such as glycerin, tetraethylene glycol and polyethylene glycol, and stearins.

Aus der US-PS 5,217,597 ist eine Vorrichtung zur Übertragung von Lotdepots auf Anschlußflächen eines mit einer Leiterbahn­ struktur versehenen Substrats bekannt, wobei ein Lotdepotträ­ ger eine Trägerschicht mit einer elektrisch leitfähigen Be­ schichtung mit Anschlußflächen zur Anordnung von Lotdepots und deren Übertragung auf entsprechend angeordnete Anschlußflächen des Substrats aufweist. Bei der erfindungsgemäßen Vorrichtung weist die elektrisch leitfähige Beschichtung des Lotdepotträ­ gers eine Leiterbahnstruktur auf.From US-PS 5,217,597 is a device for transmission of solder deposits on pads with a trace structure provided substrate known, a Lotdepotträ ger a carrier layer with an electrically conductive Be Layering with pads for arranging solder deposits and their transfer to appropriately arranged pads of the substrate. In the device according to the invention has the electrically conductive coating of the solder deposit gers a trace structure.

Somit ermöglicht der zur Übertragung von Lotdepots auf An­ schlußflächen eines Substrats verwendete Lotdepotträger erfin­ dungsgemäß eine gleichzeitige elektrische Überprüfung der Lei­ terbahnstruktur durch eine individuelle Kontaktierung der An­ schlüsse des Substrats.This enables the transfer of solder deposits to on end faces of a substrate used solder deposit carrier inventions according to a simultaneous electrical check of the lei lane structure through individual contacting of the customer conclusions of the substrate.

Wenn die Anschlußflächen zur Anordnung der Lotdepots durch Maskenöffnungen einer auf der Beschichtung angeordneten Über­ tragungsmaske definiert sind, lassen sich nicht nur Verfahren zur Applikation der Lotdepots in im wesentlichen fester Form, sondern auch Verfahren zur Applikation der Lotdepots mittels chemischer oder galvanischer Abscheidung einsetzen, bei denen also das Lotmaterial nicht in fester, sondern in fluider Form vorliegt.If the pads for arranging the solder deposits through Mask openings of an over arranged on the coating wearing mask are defined, not just procedures for the application of solder deposits in essentially solid form, but also methods for applying the solder deposits by means of chemical or galvanic deposition where  So the solder material is not in solid, but in fluid form is present.

Wenn die Anschlußflächen des Lotdepotträgers eine kleinere Be­ netzungsfläche als die Anschlußflächen des Substrats aufwei­ sen, ist ein Aufschmelzen und eine nachfolgende Übergabe der aufgeschmolzenen Lotdepots aufgrund der größeren Haftkräfte zwischen den aufgeschmolzenen Lotdepots und den Anschlußflä­ chen des Substrats durch einfaches Abheben des Substrats vom Lotdepotträger möglich, ohne daß die Anschlußflächen des Lot­ depotträgers eine benetzungsunfähige Anschlußflächenmetalli­ sierung aufweisen müßten. Hierdurch wird eine Ausbildung der elektrisch leitfähigen Beschichtung des Lotdepotträgers als einfache, strukturierte Metallisierung möglich.If the pads of the solder deposit carrier have a smaller loading Network area than the pads of the substrate sen, is a melting and a subsequent handover of the melted solder deposits due to the greater adhesive forces between the melted solder deposits and the connecting surfaces Chen of the substrate by simply lifting the substrate from Solder depot carrier possible without the solder pads depot carrier a non-wettable pad metal sation should have. This will train the electrically conductive coating of the solder deposit carrier as simple, structured metallization possible.

Wenn die Anschlußflächen des Lotdepotträgers mit einer benet­ zungshemmenden oder benetzungsunfähigen Anschlußflächenmetal­ lisierung versehen sind, ist es möglich, die Anschlußflächen des Lotdepotträgers in ihrer Flächengröße übereinstimmend mit den Anschlußflächen des Substrats auszubilden.If the pads of the solder deposit carrier with a benet anti-reed or non-wettable pad metal lization are provided, it is possible to connect the pads of the solder deposit holder in their area size in accordance with form the pads of the substrate.

Zur Ausbildung einer benetzungsunfähigen oder nichtbenetzbaren Anschlußflächenmetallisierung hat es sich als vorteilhaft her­ ausgestellt, wenn diese eine Wolfram/Titan-Legierung oder eine Legierung aus Wolfram und einem Titanoxid aufweist.To form a non-wettable or non-wettable one Pad metallization has proven to be advantageous issued if this is a tungsten / titanium alloy or Has alloy of tungsten and a titanium oxide.

Abgesehen von den vorgenannten Zweistoff-Legierungen können auch Mehrstoff-Legierungen zur Ausbildung einer benetzungsun­ fähigen oder nichtbenetzbaren Anschlußflächenmetallisierung verwendet werden. Je nach Lotmaterialauswahl für die Lotdepots eignen sich auch besonders gut Einstoff-Metallisierungen, wie Wolfram, Titan, Chrom, Tantal oder Molybdän oder auch deren Oxide.Apart from the aforementioned two-component alloys also multi-component alloys to form a wetting capable or non-wettable pad metallization be used. Depending on the choice of solder material for the solder deposits are also particularly suitable for single-material metallizations, such as Tungsten, titanium, chrome, tantalum or molybdenum or even their Oxides.

Grundsätzlich weist eine nichtbenetzbare Anschlußflächenme­ tallisierung den Vorteil auf, daß eine Haftung zwischen der Anschlußflächenmetallisierung und dem Lotdepot nur im festen, erstarrten Zustand des Lotdepotmaterials möglich ist. Während des Aufschmelzens des Lotdepots findet eine Entnetzung und Ab­ lösung des Lotdepotmaterials von der nichtbenetzbar ausgebil­ deten Anschlußflächenmetallisierung statt, so daß keine wei­ tere Haftung mehr erfolgt und eine einfache, im wesentlichen rückstandsfreie Übertragung des Lotmaterials vom Lotdepotträ­ ger auf das Substrat erfolgen kann, ohne daß hierzu besondere Trennkräfte notwendig wären.Basically, a non-wettable pad has tallisierung the advantage that a liability between the Pad metallization and the solder depot only in the fixed, solidified state of the solder deposit material is possible. While the melting of the solder deposit takes place a dewetting and ab solution of the solder depot material from the non-wettable form  Deten pad metallization instead, so that no white more liability takes place and a simple, essentially residue-free transfer of the solder material from the solder depot ger can be done on the substrate without this special Separating forces would be necessary.

Eine weitere Möglichkeit, eine im wesentlichen rückstandsfreie Übertragung des Lotmaterials vom Lotdepotträger auf das Sub­ strat zu ermöglichen, besteht darin, die Anschlußflächen des Lotdepotträgers mit einer benetzbaren, im Lotmaterial des Lot­ depots löslichen Anschlußflächenmetallisierung zu versehen. Bei einer derartigen Auswahl des Materials für die Anschluß­ flächenmetallisierung erfolgt nämlich eine Mitübertragung der Anschlußflächenmetallisierung zusammen mit dem Lotmaterial des Lotdepots. Als besonders vorteilhaft erweist es sich in diesem Zusammenhang, wenn bei einer benetzbar ausgebildeten Anschluß­ flächenmetallisierung die darunterliegend angeordnete, elek­ trisch leitfähige Beschichtung nichtbenetzbar ausgebildet ist, um zu erreichen, daß bei der Mitübertragung der Anschlußflä­ chenmetallisierung die strukturierte, elektrisch leitfähige Beschichtung des Lotdepotträgers im wesentlichen unversehrt erhalten bleibt, so daß die erneute Verwendung des Lotdepot­ trägers sichergestellt ist.Another way to get a substantially residue free Transfer of the solder material from the solder depot carrier to the sub to enable strat is to connect the pads of the Solder deposit carrier with a wettable, in the solder material of the solder to provide depot-soluble pad metallization. With such a choice of the material for the connection Surface metallization takes place with a co-transfer of the Pad metallization together with the solder material of the Solder deposits. It proves to be particularly advantageous in this Context when connected to a wettable connector surface metallization the elec trically conductive coating is non-wettable, in order to ensure that the co-transmission of the connecting surface metal metallization the structured, electrically conductive Coating of the solder deposit carrier essentially intact is preserved so that the re-use of the solder depot carrier is ensured.

Als vorteilhaft für die Ausbildung einer benetzbaren Anschluß­ flächenmetallisierung hat es sich herausgestellt, wenn diese eine Gold- oder eine Palladiumlegierung aufweist.As advantageous for the formation of a wettable connection surface metallization it turned out if this has a gold or a palladium alloy.

Um das vorstehend bei der Übertragung der Lotdepots vom Lotde­ potträger auf das Substrat als vorteilhaft beschriebene parti­ elle Aufschmelzen zu ermöglichen, hat sich die Verwendung ei­ nes Lotdepots mit dem Merkmalen des Anspruchs 17 als besonders vorteilhaft erwiesen. Aber auch unabhängig von der Übertragung von Lotdepots ausgehend von einem Lotdepotträger auf ein Sub­ strat hat sich das Lotdepot mit den Merkmalen des Anspruchs 17 als vorteilhaft bei der Prüfung von elektronischen Bauteilen oder Bauelementen herausgestellt.To do this when transferring the solder deposits from the solder Pot carrier on the substrate described as advantageous parti To allow all melting, the use has nes solder deposit with the features of claim 17 as special proven advantageous. But also regardless of the transmission from Lotdepots starting from a Lotdepotträger to a Sub strat has the Lotdepot with the features of claim 17 as advantageous when testing electronic components or components highlighted.

Die Ausbildung eines Lotdepots mit einem Kontaktteil und einem Basisteil, wobei die Schmelztemperatur des Kontaktteils klei­ ner ist als die Schmelztemperatur des Basisteils, ermöglicht nämlich eine besonders widerstandsarme Kontaktierung zu Prüf­ zwecken, wie beispielsweise einen "Burn-In-Test", ohne daß hierzu ein Aufschmelzen des gesamten Lotdepots mit der ent­ sprechend hohen Temperaturbelastung des Substrats erforderlich ist. Der Lotdepotträger übernimmt dabei die Funktion einer Prüfplatine oder eines Prüfsubstrats, und bei den Lotdepots kann es sich um die bereits auf den Anschlußflächen eines Sub­ strats applizierten, mit dem Fachwort "Bumps" bezeichneten, erhöhten Kontaktmetallisierungen handeln.The formation of a solder deposit with a contact part and a Base part, the melting temperature of the contact part small  is lower than the melting temperature of the base part namely a particularly low-resistance contact to test purposes such as a "burn-in test" without this involves melting the entire solder deposit with the ent speaking high temperature load of the substrate required is. The Lotdepotträger takes over the function of a Test board or a test substrate, and at the solder deposits may be the one already on the pads of a Sub applied strats, designated with the technical term "bumps", act increased contact metallizations.

Als besonders vorteilhaft erweist es sich, wenn die Schmelz­ temperatur des Kontaktteils im wesentlichen gleich der für eine elektrische Überprüfung der Leiterbahnstruktur des Sub­ strats vorgegebenen Prüftemperatur ist, da somit im wesentli­ chen nur soviel Energie zum Aufschmelzen des Kontaktteils auf­ gebracht werden muß, wie zur Erreichung der Prüftemperatur notwendig ist.It proves to be particularly advantageous if the enamel temperature of the contact part substantially equal to that for an electrical check of the conductor structure of the sub Strats predetermined test temperature is, because essentially only use so much energy to melt the contact part must be brought, how to reach the test temperature necessary is.

Wenn der Basisteil und der Kontaktteil dieselben Legierungs­ komponenten aufweisen und der Kontaktteil abweichend vom Ba­ sisteil eine eutektische Zusammensetzung aufweist, sind die vorstehend erläuterten Vorteile des Lotdepots aus einem Basis­ teil und einem Kontaktteil mit insgesamt nur zwei Legierungs­ komponenten bei einer möglichst niedrigen Schmelztemperatur des Kontaktteils möglich.If the base part and the contact part are the same alloy have components and the contact part deviates from Ba sisteil has a eutectic composition, are the Advantages of the solder deposit from one basis explained above part and a contact part with a total of only two alloys components at the lowest possible melting temperature of the contact part possible.

Nachfolgend wird das erfindungsgemäße Verfahren bzw. die er­ findungsgemäße Vorrichtung anhand in den Zeichnungen darge­ stellter Ausführungsbeispiele näher erläutert. Es zeigen:The method according to the invention or the method according to the invention is described below device according to the invention with reference to the drawings illustrated embodiments explained in more detail. Show it:

Fig. 1 eine Schnittdarstellung eines Lotdepotträgers; Figure 1 is a sectional view of a solder deposit carrier.

Fig. 2 eine perspektivische Darstellung des in Fig. 1 gezeigten Lotdepotträgers; FIG. 2 shows a perspective illustration of the solder deposit carrier shown in FIG. 1;

Fig. 3 eine strukturierte Metallisierung des Lotdepot­ trägers; Fig. 3 support a structured metallization of the solder deposit;

Fig. 4 eine Schnittdarstellung des Lotdepotträgers ent­ sprechend der Darstellung in Fig. 1 mit auf Anschlußflä­ chen des Lotdepotträgers angeordneten Lotdepots; Fig. 4 is a sectional view of the solder depot carrier accordingly the representation in Figure 1 with Chen arranged on Anschlussflä the solder deposit carrier;

Fig. 5 einen in Überdeckungslage oberhalb des in Fig. 4 dargestellten Lotdepotträgers angeordneten Chip zur nachfolgenden Übertragung der Lotdepots auf die An­ schlußflächen des Chips im Flip-Chip-Verfahren; . Fig. 5 a disposed in overlapping position above the solder-deposit carrier chip shown in Figure 4 for subsequent transmission of the solder deposits on the on-circuit areas of the chip in the flip-chip method;

Fig. 6 den in Fig. 5 dargestellten, mit seinen Anschluß­ flächen auf die aufgeschmolzenen Lotdepots abgesenkten Chip zur Ausbildung einer Übertragungs-/Testkonfigura­ tion; Fig. 6, the chip shown in Figure 5, with its connection surfaces on the melted solder deposits lowered chip to form a transmission / test configuration;

Fig. 7 den in Fig. 6 dargestellten, zusammen mit den Lotdepots vom Lotdepotträger abgenommenen Chip; FIG. 7 shows the chip shown in FIG. 6, removed from the solder deposit carrier together with the solder deposits;

Fig. 8 eine Schnittdarstellung eines weiteren Lotdepot­ trägers mit auf Anschlußflächen des Lotdepotträgers an­ geordneten Lotdepots mit einem Basisteil und einem Kon­ taktteil; Fig. 8 is a sectional view of a further solder deposit carrier with on solder pads of the solder deposit carrier to ordered solder deposits with a base part and a contact part;

Fig. 9 einen in Überdeckungslage oberhalb des in Fig. 8 dargestellten Lotdepotträgers angeordneten Chip zur nachfolgenden Übertragung der Lotdepots auf die An­ schlußflächen des Chips im Flip-Chip-Verfahren; . Fig. 9 a arranged in overlapping position above the solder-deposit carrier chip shown in FIG 8 for subsequent transmission of the solder deposits on the on-circuit areas of the chip in the flip-chip method;

Fig. 10 den in Fig. 9 dargestellten, mit seinen An­ schlußflächen auf den aufgeschmolzenen Kontaktteil der Lotdepots abgesenkten Chip zur Ausbildung einer Testkon­ figuration; FIG. 10 is the results shown in Fig 9, with its solder deposits on the mating surfaces on the melted contact part lowered chip to form a Testkon figuration.

Fig. 11 die in Fig. 10 dargestellte Chip/Lotdepotträger- Konfiguration, wobei neben dem Kontaktteil der Lotdepots auch der Basisteil der Lotdepots zur Ausbildung einer Übertragungskonfiguration aufgeschmolzen ist; Fig. 11, the chip shown in Fig 10 / Lotdepotträger- configuration, in addition to the contact part of the solder deposits and the base part of the solder deposits is melted to form a transmission configuration.

Fig. 12 den in Fig. 11 dargestellten, zusammen mit den Lotdepots und den Anschlußflächenmetallisierungen vom Lotdepotträger abgenommenen Chip. FIG. 12 shows the chip shown in FIG. 11, removed from the solder deposit carrier together with the solder deposits and the pad metallizations.

Fig. 1 zeigt einen Lotdepotträger 10 mit einer Trägerschicht 11 und einer auf der Trägerschicht 11 aufgebrachten elektrisch leitfähigen Beschichtung, die hier als eine strukturierte Me­ tallisierung in Form einer Leiterbahnstruktur 12 ausgebildet ist. Auf der Leiterbahnstruktur 12 befindet sich eine fotosen­ sitive Polymerschicht 13, die über ein an sich bekanntes, fo­ tolithographisches Verfahren in der dargestellten Art und Weise zur Ausbildung einer Übertragungsmaske 14 strukturiert ist und Maskenöffnungen 15 aufweist. Fig. 1 shows a solder depot carrier 10 with a carrier layer 11 and an electrically conductive coating applied to the carrier layer 11 , which is formed here as a structured metalization in the form of a conductor track structure 12 . On the conductor track structure 12 there is a photosensitive polymer layer 13 , which is structured in the manner shown to form a transmission mask 14 and has mask openings 15 by means of a photolithographic method known per se.

Fig. 2 zeigt die Übertragungsmaske 14 mit den Maskenöffnungen 15 in einer Draufsicht. Neben den mit durchgezogenen Linien parallel zum Umfang des Lotdepotträgers 10 angeordneten Mas­ kenöffnungen 15, die in ihrer Anordnung einer konventionellen Input-/Output-Anschlußflächenanordnung eines Chips entspre­ chen, sind bei dem in Fig. 2 dargestellten Ausführungsbeispiel gleichmäßig über den Innenbereich der Polymerschicht 13 ver­ teilt weitere mit gestricheltem Linienverlauf dargestellte Maskenöffnungen 15 eingezeichnet, die verdeutlichen sollen, daß der Lotdepotträger 10 ebensogut mit einer Übertragungs­ maske 14 versehen werden kann, die hinsichtlich ihrer Anord­ nung von Maskenöffnungen 15 einem sogenannten "Ball-Grid-Ar­ ray" entspricht. Fig. 2 shows the transmission mask 14 with the mask openings 15 in a top view. In addition to the arranged with solid lines parallel to the circumference of the solder deposit carrier 10 Mas openings 15 , which correspond in their arrangement to a conventional input / output pad arrangement of a chip, are in the embodiment shown in FIG. 2 evenly over the inner region of the polymer layer 13 ver shares further mask openings 15 shown with dashed lines, which are intended to clarify that the solder depot 10 can be provided with a transfer mask 14 , which corresponds to their arrangement of mask openings 15 a so-called "Ball-Grid-Ar ray".

Für die Input-/Output-Anschlußflächenanordnung der Maskenöff­ nungen 15 ist in Fig. 3 die Leiterbahnstruktur 12 dargestellt. Wie aus einem Vergleich der Fig. 2 und 3 deutlich wird, befin­ den sich dabei an den Enden einzelner Leiterbahnen 16 der Lei­ terbahnstruktur 12 angeordnete Anschlußflächen 17 unterhalb der zugeordneten Maskenöffnungen 15, so daß über die Übertra­ gungsmaske 14 eine äußere Kontaktierung der Anschlußflächen 17 möglich ist.For the input / output pad arrangement of the mask openings 15 , the conductor structure 12 is shown in Fig. 3. As is clear from a comparison of FIGS. 2 and 3, located at the ends of individual conductor tracks 16 of the conductor track structure 12 , terminal pads 17 arranged below the associated mask openings 15 , so that external transfer mask 14 makes external contacting of the terminal pads 17 possible is.

Fig. 4 zeigt den Lotdepotträger 10 mit auf den Maskenöffnungen 15 angeordneten Lotdepots 19. Die Anordnung der Lotdepots 19 auf den Maskenöffnungen 15 kann über eine galvanische Lotab­ scheidung erfolgen, bei der die Leiterbahnen 16 der Leiter­ bahnstruktur 12 miteinander kurzgeschlossen werden und somit die Leiterbahnstruktur 12 insgesamt als Elektrode dient, auf deren durch die Übertragungsmaske 14 freigegebenen Anschluß­ flächen 17 die Abscheidung von Lotmaterial in Form der Lotde­ pots 19 erfolgt. Dabei wird eine Ablagerung von Lotmaterial auf den übrigen Bereichen der Übertragungsmaske 14 durch deren Ausbildung als benetzungsunfähige, nicht leitende Polymer­ schicht 13, etwa aus Polyimid oder BCB, verhindert. Eine be­ netzungsunfähige, nicht leitende Oberfläche der Übertragungs­ maske 14 läßt sich auch durch Verwendung einer Oxid- oder Ni­ tridschicht erzielen. FIG. 4 shows the solder deposit carrier 10 with solder deposits 19 arranged on the mask openings 15 . The arrangement of the solder deposits 19 on the mask openings 15 may be via a galvanic Lotab carried decision, in which the conductor tracks 16 web structure of the conductors 12 are shorted together, and thus the wiring pattern 12 as a whole serves as an electrode, planes on their shared by the transmission mask 14 terminal 17, the Deposition of solder material in the form of solder pots 19 is carried out. A deposition of solder material on the other areas of the transfer mask 14 is prevented by its formation as a non-wetting, non-conductive polymer layer 13 , for example made of polyimide or BCB. A non-wetting, non-conductive surface of the transfer mask 14 can also be achieved by using an oxide or Ni tridschicht.

Bei entsprechender Ausbildung der Übertragungsmaske, insbeson­ dere bei größerer Dimensionierung der Maskenöffnungen 15 ist es auch möglich, statt einer, wie vorstehend geschildert, gal­ vanischen Abscheidung von Lotmaterial zur Ausbildung von Lot­ depots 19, die Lotdepots in fester Form in den Maskenöffnungen 15 zu plazieren.With appropriate training of the transfer mask, in particular with larger dimensions of the mask openings 15 , it is also possible, instead of one, as described above, galvanic deposition of solder material to form solder deposits 19 , to place the solder deposits in solid form in the mask openings 15 .

Unabhängig von der Art und Weise der Anordnung bzw. Ausbildung der Lotdepots 19 auf den Anschlußflächen 17 der Leiterbahn­ struktur 12 wird, wie in Fig. 5 dargestellt, nachfolgend ein hier als Chip 21 ausgebildetes Substrat mit seinen Anschluß­ flächen bildenden, erhöhten Kontaktmetallisierungen, die nach­ folgend fachsprachlich als Bumps 22 bezeichnet werden, in Überdeckung mit den Lotdepots 19 des Lotdepotträgers 10 ge­ bracht und zur Ausbildung eines Berührungskontakts zwischen den Bumps 22 und den Lotdepots 19 auf diese abgesenkt.Regardless of the manner of arrangement or formation of the solder deposits 19 on the connection areas 17 of the conductor track structure 12 , as shown in FIG. 5, subsequently a substrate 21 formed here as a chip with its connection area-forming, increased contact metallizations, after are then referred to in technical terms as bumps 22 , brought into overlap with the solder deposits 19 of the solder deposit carrier 10 and lowered to form a contact between the bumps 22 and the solder deposits 19 on these.

Danach erfolgt, wie in Fig. 6 dargestellt, ein Aufschmelzen der Lotdepots 19, so daß sich die in Fig. 6 dargestellte Be­ netzung der Bumps 22 durch die aufgeschmolzenen Lotdepots 19 ergibt. Um sicherzustellen, daß sich infolge des Aufschmelzens der Lotdepots 19 und der damit verbundenen Erwärmung des Lot­ depotträgers 10 und des Chips 21 keine Abweichungen von der in Fig. 6 dargestellten Überdeckungslage zwischen den Bumps 22 und den Lotdepots 19 ergeben, sollten sowohl die Trägerschicht 11 des Lotdepotträgers 10 als auch das Material des Chips 21 einen im wesentlichen übereinstimmenden Ausdehnungskoeffizien­ ten aufweisen. Geringfügige Abweichungen zwischen den Ausdeh­ nungskoeffizienten können durch mögliche Verlagerungen der aufgeschmolzenen Lotdepots 19 ausgeglichen werden. Bei dem hier dargestellten Ausführungsbeispiel wird für die Träger­ schicht 11 des Lotdepotträgers 10 übereinstimmend mit dem Ma­ terial des Chips 21 Silizium gewählt.Thereafter, as shown in Fig. 6, melting of the solder deposits 19 takes place , so that the wetting of the bumps 22 shown in Fig. 6 results from the melted solder deposits 19 . In order to ensure that there are no deviations from the overlap position shown in FIG. 6 between the bumps 22 and the solder deposits 19 as a result of the melting of the solder deposits 19 and the associated heating of the solder deposit carrier 10 and the chip 21 , both the carrier layer 11 of the Solder deposit carrier 10 and the material of the chip 21 have a substantially identical expansion coefficient th. Minor deviations between the expansion coefficients can be compensated for by possible displacements of the melted solder deposits 19 . In the embodiment shown here, the layer 11 of the solder deposit carrier 10 is chosen in accordance with the material of the chip 21 silicon for the carrier.

Aufgrund einer gegenüber einer Benetzungsfläche 23 der Bumps 22 um ein mehrfaches kleineren Benetzungsfläche 24 der Masken­ öffnungen 15 bildet sich die in Fig. 6 dargestellte Form der aufgeschmolzenen Lotdepots 19 aus, die es, wie in Fig. 7 dar­ gestellt, ermöglicht, den Chip 21 bei fortwährender Benetzung der Bumps 22 durch die Lotdepots 19 zusammen mit diesen vom Lotdepotträger 10 abzuheben. Dabei verbleiben, wie in Fig. 7 schematisch dargestellt, lediglich geringe Anteile von Lotma­ terial auf der Übertragungsmaske 14, die bei wiederholter Ver­ wendung der Übertragungsmaske 14 zur Übertragung von Lotdepots 19 auf einem weiteren Chip 21 leicht, etwa auf naßchemischem Wege, entfernt werden können.Due to a wetting area 24 of the mask openings 15 that is several times smaller than that of a wetting area 23 of the bumps 22 , the shape of the melted solder deposits 19 shown in FIG. 6, which, as shown in FIG. 7, enables the chip 21 when the bumps 22 are continuously wetted by the solder deposits 19 , they are lifted off the solder deposit carrier 10 together with them. In this case remain, as shown in Fig. 7 schematically shows only small amounts of Lotma on the transmission mask 14, which may Repeated Ver 14 application of the transfer mask to transfer the solder deposits 19 slightly to a further chip 21, such as wet-chemical route, are removed TERIAL .

Aufgrund der in Fig. 3 dargestellten, strukturierten Metalli­ sierung zur Ausbildung der Leiterbahnstruktur 12 mit elek­ trisch voneinander unabhängigen Leiterbahnen 16 ist es mög­ lich, während des in Fig. 6 dargestellten Kontakts zwischen dem Chip 21 und dem Lotdepotträger 10 zur nachfolgenden Über­ tragung der Lotdepots 19 auf die Bumps 22 des Chips 21 über die Lotdepots 19 eine elektrische Überprüfung der hier nicht näher dargestellten Leiterbahnstruktur des Chips 21 durch­ zuführen. Dazu kann die Leiterbahnstruktur des Chips 21 durch gezielte Beaufschlagung von auf der Rückseite des Lotdepotträ­ gers 10 angeordneten Prüfkontakten 20, die über Durchkontak­ tierungen 18 (Fig. 3) mit den Leiterbahnen 16 verbunden sind, mit einer Prüfspannung getestet werden.Due to the structured metallization shown in FIG. 3 to form the conductor track structure 12 with electrically independent conductor tracks 16 , it is possible during the contact shown in FIG. 6 between the chip 21 and the solder deposit carrier 10 for the subsequent transfer of the solder deposits 19 on the bumps 22 of the chip 21 via the solder deposits 19 to carry out an electrical check of the conductor track structure of the chip 21, not shown here. For this purpose, the conductor track structure of the chip 21 can be tested with a test voltage by targeted application of test contacts 20 arranged on the back of the solder depot carrier 10 , which are connected to the conductor tracks 16 via vias 18 ( FIG. 3).

Zur Herstellung einer festen Verbindung zwischen den Anschluß­ flächen 17 des Lotdepotträgers 10 und den Bumps 22 erfolgt eine Abkühlung der aufgeschmolzenen Lotdepots 19. Im Falle der Verwendung einer eutektischen Blei/Zinn-Legierung für das Lot­ material der Lotdepots 19 und mit Gold beschichteter, naßche­ misch erzeugter Bumps 22 aus Nickel des Chips 21 muß hierzu die Temperatur der Lotdepots nach dem Aufschmelzen auf unter 180°C abgesenkt werden.To establish a firm connection between the connection surfaces 17 of the solder deposit carrier 10 and the bumps 22 , the melted solder deposits 19 are cooled. In the case of using a eutectic lead / tin alloy for the solder material of the solder deposits 19 and gold-coated, wet mixed bumps 22 made of nickel of the chip 21 , the temperature of the solder deposits after melting must be reduced to below 180 ° C.

Nach Durchführung der elektrischen Überprüfung der Leiterbahn­ struktur des Chips 21 erfolgt dann wieder eine Erwärmung der Lotdepots 19 auf eine Temperatur oberhalb 180°C, um diese aufzuschmelzen und dann, wie vorstehend beschrieben, den Chip 21 zusammen mit den an den Bumps 22 haftenden Lotdepots 19 vom Lotdepotträger 10 abzuheben.After carrying out the electrical check of the conductor structure of the chip 21 , the solder deposits 19 are then heated again to a temperature above 180 ° C. in order to melt them and then, as described above, the chip 21 together with the solder deposits 19 adhering to the bumps 22 to be lifted off the solder deposit carrier 10 .

Grundsätzlich ist die vorstehend beschriebene elektrische Überprüfung der Leiterbahnstruktur des Chips 21 mittels des Lotdepotträgers 10 auch während des schmelzflüssigen Zustands der Lotdepots 19 möglich; wesentlich ist, daß während der elektrischen Überprüfung ein sicherer Kontakt zwischen den Bumps 22 des Chips 21 und den Anschlußflächen 17 des Lotdepot­ trägers 10 besteht. Dies ist auch dann der Fall, wenn eine entsprechende Benetzung der Anschlußflächen 17 bzw. der Bumps 22 gegeben ist. Um jedoch beispielsweise einen hinsichtlich seiner Randbedingungen definierten Burn-In-Test durchführen zu können, etwa bei einer Temperatur von 150°C über eine Zeit von 125 Stunden, müssen die Lotdepots 19 bei dem hier bei­ spielhaft verwendeten Lotmaterial aus einer Blei/Zinn-Legie­ rung in den festen Zustand überführt werden.Basically, the above-described electrical check of the conductor track structure of the chip 21 by means of the solder deposit carrier 10 is also possible during the molten state of the solder deposits 19 ; it is essential that there is a secure contact between the bumps 22 of the chip 21 and the pads 17 of the solder carrier 10 during the electrical check. This is also the case when there is a corresponding wetting of the connection surfaces 17 or the bumps 22 . However, in order to be able, for example, to carry out a burn-in test defined with regard to its boundary conditions, for example at a temperature of 150 ° C. over a period of 125 hours, the solder deposits 19 must be made of a lead / tin alloy in the solder material used here in an exemplary manner tion in the solid state.

Bei dem anhand der vorstehend erläuterten Figuren beschriebe­ nen Ausführungsbeispiel wird die Übertragung der Lotdepots 19 vom Lotdepotträger 10 auf den Chip 21 im wesentlichen durch die unterschiedlich groß gestalteten Benetzungsflächen 23, 24 der Anschlußflächen 17 des Lotdepotträgers 10 bzw. der Bumps 22 des Chips 21 ermöglicht. Die sich daraus ergebenden unter­ schiedlich großen Haftkräfte zwischen den aufgeschmolzenen Lotdepots 19 und den Anschlußflächen 17 bzw. den Bumps 22 las­ sen sich jedoch auch auf anderem Wege erreichen. So ist es beispielsweise möglich, unabhängig von Größenunterschieden zwischen den Benetzungsflächen 23 und 24 die notwendigen un­ terschiedlich großen Haftkräfte dadurch zu erzeugen, daß auf die Anschlußflächen 17 des Lotdepotträgers eine benetzungshem­ mende oder benetzungsunfähige Sperrschicht aufgebracht wird.In the exemplary embodiment described with the aid of the figures explained above, the transfer of the solder deposits 19 from the solder deposit carrier 10 to the chip 21 is essentially made possible by the wetting surfaces 23 , 24 of the connection surfaces 17 of the solder deposit holder 10 or the bumps 22 of the chip 21 of different sizes. The resulting under differently large adhesive forces between the melted solder deposits 19 and the pads 17 and the bumps 22 can sen sen can also be achieved in other ways. So it is possible, for example, regardless of size differences between the wetting surfaces 23 and 24 to generate the necessary un differently large adhesive forces in that a wetting-inhibiting or non-wetting barrier layer is applied to the pads 17 of the solder deposit carrier.

Fig. 8 zeigt in Abwandlung von dem in Fig. 4 dargestellten Lotdepotträger 10 einen Lotdepotträger 25, der bei dem hier dargestellten Ausführungsbeispiel über keine Übertragungsmaske verfügt. Ansonsten weist der Lotdepotträger 25 dieselben, mit identischen Bezugszeichen versehenen Elemente auf wie der Lot­ depotträger 10. Fig. 8 shows a modification of the example shown in Fig. 4 solder deposit 10 has a solder deposit 25, which has, in the illustrated embodiment, no transmission mask. Otherwise, the solder depot carrier 25 has the same elements provided with identical reference symbols as the solder depot carrier 10 .

Die Anschlußflächen 17 des Lotdepotträgers 25 sind mit einer Anschlußflächenmetallisierung 26 versehen, wohingegen die üb­ rige Oberfläche der Leiterbahnstruktur 12 mit einer Passivie­ rung 27 abgedeckt ist. Auf die Anschlußflächenmetallisierung 26 aufgebracht befinden sich Lotdepots 28, die jeweils aus ei­ nem an die Anschlußflächenmetallisierung 26 unmittelbar an­ grenzenden Basisteil 29 und einem auf den Basisteil 29 aufge­ brachten Kontaktteil 30 bestehen.The pads 17 of the solder deposit carrier 25 are provided with a pad metallization 26 , whereas the usual surface of the conductor track structure 12 is covered with a passivation 27 . Applied to the pad metallization 26 there are solder deposits 28 , each of which consists of egg nem on the pad metallization 26 directly adjacent to the base part 29 and a contact part 30 brought up to the base part 29 .

Bei dem hier dargestellten Ausführungsbeispiel sind die Lotde­ pots 28 stückig durch Preßschweißung auf die im Vergleich zu den Lotdepots 28, insbesondere zu dem Basisteil 29 der Lotde­ pots 28 dünnen Anschlußflächenmetallisierungen 26 aufgebracht. Dabei werden die Lotdepots 28 in zwei Phasen aufgebaut, wobei zunächst eine Verbindung des Basisteils 29 mit der Anschluß­ flächenmetallisierung 26 und anschließend ein "Aufstocken" des Basisteils 29 um den Kontaktteil 30 zur Ausbildung des voll­ ständigen Lotdepots 28 erfolgt. Derartige mehrlagig aufgebaute Lotdepots können auch abweichend von der vorstehend beschrie­ benen Art und Weise hergestellt werden, beispielsweise durch schichtweises Abscheiden von Lotmaterialien. Bei dem Aufbau der Lotdepots aus fluiden Materialien erweist sich dann wieder die Verwendung einer ihrer Art nach in Fig. 4 dargestellten Übertragungsmaske als vorteilhaft.In the exemplary embodiment shown here, the solder pots 28 are applied in pieces by pressure welding to the pad metallizations 26 which are thin compared to the solder deposits 28 , in particular to the base part 29 of the solder pots 28 . The solder deposits 28 are built up in two phases, with a connection of the base part 29 to the connection surface metallization 26 and then an “increase” of the base part 29 around the contact part 30 to form the full permanent solder deposit 28 . Such multi-layer solder deposits can also be produced differently from the manner described above, for example by depositing solder materials in layers. In the construction of the solder deposits from fluid materials, the use of a transmission mask as shown in FIG. 4 then proves to be advantageous.

Bei den in Fig. 8 dargestellten Lotdepots 28 besteht sowohl der Basisteil 29 als auch der Kontaktteil 30 aus einer Blei/ Zinn-Legierung, wobei für den Basisteil 29 eine hoch bleihal­ tige Legierung, beispielsweise PbSn 90/10 oder PbSn 95/5 und für den Kontaktteil 30 eine eutektische Blei/Zinn-Legierung gewählt ist.In the solder depots 28 shown in FIG. 8, both the base part 29 and the contact part 30 consist of a lead / tin alloy, with a highly lead-containing alloy for the base part 29 , for example PbSn 90/10 or PbSn 95/5 and for the contact part 30 a eutectic lead / tin alloy is selected.

Entsprechend der Darstellung gemäß Fig. 5 wird, wie Fig. 9 zeigt, zur Herstellung einer Test- bzw. Übertragungskonfigura­ tion der Chip 21 mit seinen Bumps 22 in Überdeckung mit den Lotdepots 28 des Lotdepotträgers 25 gebracht und zur Ausbil­ dung eines Berührungskontakts zwischen den Bumps 22 und den Lotdepots 28 auf diese abgesenkt.According to the illustration of FIG. 5, as Fig. 9 shows, for the production of a test or Übertragungskonfigura the chip 21 tion with its bumps 22 in register with the solder deposit 28 of the solder-deposit carrier 25 accommodated and Ausbil dung of a touch contact between the bumps 22 and the solder deposits 28 are lowered onto them.

Danach erfolgt, wie in Fig. 10 dargestellt, ein Aufschmelzen des Kontaktteils 30 der Lotdepots 28, wodurch sich eine ent­ sprechende Benetzung der benetzbaren Bumps 22 des Chips 21, verbunden mit der Ausbildung eines entsprechend guten elektri­ schen Kontakts ergibt.Then, as shown in Fig. 10, melting of the contact part 30 of the solder deposits 28 , which results in a corresponding wetting of the wettable bumps 22 of the chip 21 , associated with the formation of a correspondingly good electrical contact.

In der in Fig. 10 dargestellten reinen Testkonfiguration be­ findet sich der Basisteil 29 der Lotdepots 28 nach wie vor im erstarrten Zustand. Durch den aufgeschmolzenen Kontaktteil 30 wird ein formschlüssiger Brückenkontakt zwischen dem Lotdepot­ träger 25 und dem Chip 21 geschaffen, so daß die vorstehend im Zusammenhang mit dem Lotdepotträger 10 bereits ausführlich be­ schriebene elektrische Überprüfung der Leiterbahnstruktur des Chips 21 erfolgen kann.In the pure test configuration shown in FIG. 10, the base part 29 of the solder deposits 28 is still in the solidified state. Due to the melted contact part 30 , a positive bridge contact between the solder deposit carrier 25 and the chip 21 is created, so that the electrical connection of the conductor structure of the chip 21 already described in detail above in connection with the solder deposit carrier 10 can be carried out.

Die Aufschmelztemperatur des Kontaktteils 30 beträgt bei Ver­ wendung einer eutektischen Blei/Zinn-Legierung für den Kon­ taktteil 30 etwa 180°C und liegt somit im Bereich einer bei einem Burn-In-Test üblichen Prüftemperatur. Demgegenüber be­ trägt die Schmelztemperatur des hoch bleihaltigen Basisteils über 200°C. Bei ganzheitlicher Ausbildung des Lotdepots aus einer hoch bleihaltigen Legierung wäre somit eine wesentlich höhere Temperatur erforderlich, um ein Aufschmelzen des Lotde­ pots zu bewirken und den damit beabsichtigten, formschlüssigen Kontakt zwischen den Lotdepots und den Bumps des Chips für eine elektrische Überprüfung herzustellen.The melting temperature of the contact part 30 is approximately 180 ° C. when using a eutectic lead / tin alloy for the contact part 30 and is therefore in the range of a test temperature customary in a burn-in test. In contrast, the melting temperature of the high lead base part is over 200 ° C. With a holistic design of the solder depot from a high lead-containing alloy, a significantly higher temperature would be required to cause the solder deposit to melt and to produce the intended, form-fitting contact between the solder deposit and the bumps of the chip for an electrical check.

Erst wenn durch Aufschmelzen lediglich des Kontaktteils 30 der Lotdepots 28 in der in Fig. 10 dargestellten Testkonfiguration der Chip 21 bei der elektrischen Überprüfung für gut befunden wurde, erfolgt gemäß der in Fig. 11 dargestellten Übertra­ gungskonfiguration eine Erhöhung der Temperatur, mit der Fol­ ge, daß nunmehr auch der höher schmelzende Basisteil 29 der Lotdepots 28 aufschmilzt.Only if, by melting only the contact part 30 of the solder depots 28 in the test configuration shown in FIG. 10, the chip 21 was found to be good for the electrical check, does the temperature in accordance with the transmission configuration shown in FIG. 11 increase, with the consequence that now also the higher melting base part 29 of the solder deposits 28 melts.

Je nach Ausbildung der Anschlußflächenmetallisierung 26 des Lotdepotträgers 25 kann bei der nachfolgenden Übertragung oder Übergabe der Lotdepots 28 auf die Bumps 22 des Chips 21, die hier durch Haftung der Lotdepots 28 an den benetzten Bumps 22 des Chips 21 und Ablösung der Lotdepots 28 vom Lotdepotträger 25 durch Abheben des Chips 21 bewirkt wird, unter Mitübertra­ gung der Anschlußflächenmetallisierung 26 erfolgen.Depending on the design of the pad metallization 26 of the solder deposit carrier 25 , during the subsequent transfer or transfer of the solder deposits 28 to the bumps 22 of the chip 21 , which in this case are caused by adhesion of the solder deposits 28 to the wetted bumps 22 of the chip 21 and detachment of the solder deposits 28 from the solder deposit holder 25 is effected by lifting the chip 21 , with the transfer of the pad metallization 26 .

Bei dem hier dargestellten Ausführungsbeispiel ist die An­ schlußflächenmetallisierung 26 benetzbar und im Lotmaterial des Lotdepots 28 löslich ausgebildet, wohingegen das Material der Leiterbahnstruktur 12 so gewählt ist, daß diese nichtbe­ netzbar ist und eine Haftung zwischen der Anschlußflächenme­ tallisierung 26 und der Leiterbahnstruktur 12 nur im festen Zustand möglich ist. Eine derartige Ausbildung der Anschluß­ flächenmetallisierung 26 bzw. der Leiterbahnstruktur 12 hat zur Folge, daß, wie in Fig. 12 dargestellt, die Anschlußflä­ chenmetallisierung 26 beim Abheben des Chips 21 mitübertragen wird, so daß eine rückstandsfreie Gesamtübertragung der Lotde­ pots 28 garantiert ist.In the embodiment shown here, the end surface metallization 26 is wettable and soluble in the solder material of the solder deposit 28 , whereas the material of the conductor track structure 12 is selected so that it is not wettable and an adhesion between the terminal surface tallization 26 and the conductor track structure 12 only in the solid Condition is possible. Such a formation of the connection surface metallization 26 or the conductor track structure 12 has the result that, as shown in FIG. 12, the surface metal metallization 26 is also transferred when the chip 21 is lifted off, so that a residue-free overall transfer of the soldering spots 28 is guaranteed.

Im Fall einer nichtbenetzbar ausgebildeten Anschlußflächenme­ tallisierung 26 ist ebenfalls eine rückstandsfreie Übertragung der Lotdepots 28 vom Lotdepotträger 25 auf die Bumps 22 des Chips 21 gewährleistet, da in diesem Fall zwischen den Lotde­ pots 28 und der Anschlußflächenmetallisierung 26 nur im festen Zustand der Lotdepots Haftkräfte ausgebildet sind, die einer Übertragung der Lotdepots entgegenwirken.In the case of a non-wettable terminal surface metalization 26 , residue-free transfer of the solder deposits 28 from the solder deposit carrier 25 to the bumps 22 of the chip 21 is also ensured, since in this case adhesive forces are formed between the solder deposits 28 and the contact surface metallization 26 only in the solid state of the solder deposits that counteract a transfer of the solder deposits.

In jedem Fall kann es sich als vorteilhaft erweisen, wenn das Aufschmelzen der Lotdepots 28 in einer inerten oder reduzie­ renden Atmosphäre erfolgt.In any case, it can prove to be advantageous if the soldering deposits 28 are melted in an inert or reducing atmosphere.

Claims (21)

1. Verfahren zum Testen von mit einer Leiterbahnstruktur versehenen Substraten, insbesondere Chips, dadurch gekennzeichnet, daß mittels eines Lotdepotträgers (10, 25), der mit einer strukturierten, elektrisch leitfähigen Beschichtung (12) mit Anschlußflächen (17) zur Anordnung von Lotdepots (19, 28) und deren Übertragung auf entsprechend angeordnete Anschlußflächen (22) eines Substrats (21) versehen ist, während der Übertragung der Lotdepots (19, 28) eine elektrische Überprüfung der Leiterbahnstruktur des Sub­ strats (21) erfolgt.1. A method for testing substrates provided with a conductor track structure, in particular chips, characterized in that by means of a solder deposit carrier ( 10 , 25 ) with a structured, electrically conductive coating ( 12 ) with connection surfaces ( 17 ) for arranging solder deposits ( 19 , 28 ) and their transfer to correspondingly arranged connection areas ( 22 ) of a substrate ( 21 ) is provided, while the transfer of the solder deposits ( 19 , 28 ) an electrical check of the conductor structure of the sub strate ( 21 ) takes place. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor Anordnung der Lotdepots (19) eine Übertragungs­ maske (14) mit die Anschlußflächen (17) freigebenden Mas­ kenöffnungen (15) auf die Beschichtung (12) aufgebracht wird.2. The method according to claim 1, characterized in that before arrangement of the solder deposits ( 19 ) a transfer mask ( 14 ) with the connection surfaces ( 17 ) releasing Mas kenöffungen ( 15 ) is applied to the coating ( 12 ). 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach Herstellung eines Berührungskontaktes zwischen den Lotdepots (19, 28) des Lotdepotträgers (10, 25) und den Anschlußflächen (22) des Substrats (21) ein zumindest partielles Aufschmelzen der Lotdepots (19, 28) zur Her­ stellung einer Lotverbindung zwischen dem Lotdepotträger (10, 25) und dem Substrat (21) erfolgt.3. The method according to claim 1 or 2, characterized in that after establishing a contact between the solder deposits ( 19 , 28 ) of the solder deposit carrier ( 10 , 25 ) and the connection surfaces ( 22 ) of the substrate ( 21 ) an at least partial melting of the solder deposits ( 19 , 28 ) for the manufacture of a solder connection between the solder deposit carrier ( 10 , 25 ) and the substrate ( 21 ). 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß bei einem partiellen Aufschmelzen der Lotdepots (28) zunächst ein Aufschmelzen eines benachbart der Anschluß­ fläche (22) des Substrats (21) angeordneten Kontaktteils (30) und anschließend ein Aufschmelzen eines an den Kon­ taktteil (30) angrenzenden Basisteils (29) erfolgt.4. The method according to claim 3, characterized in that in the case of a partial melting of the solder deposits ( 28 ), first a melting of an adjacent area of the connection ( 22 ) of the substrate ( 21 ) arranged contact part ( 30 ) and then a melting of a contact part to the con ( 30 ) adjacent base part ( 29 ). 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß sich während der elektrischen Überprüfung der Leiter­ bahnstruktur (12) des Substrats (21) der Kontaktteil (30) im schmelzflüssigen Zustand und der Basisteil (29) im fe­ sten Zustand befindet.5. The method according to claim 4, characterized in that during the electrical check of the conductor track structure ( 12 ) of the substrate ( 21 ) the contact part ( 30 ) in the molten state and the base part ( 29 ) is in the most state. 6. Verfahren nach einem oder mehreren der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß bei Übertragung des insgesamt schmelzflüssigen Lotde­ pots (28) eine Mitübertragung einer auf den Anschlußflä­ chen (17) der elektrisch leitfähigen Beschichtung (12) des Lotdepotträgers (25) angeordneten Anschlußflächenme­ tallisierung (26) erfolgt.6. The method according to one or more of the preceding claims, characterized in that upon transmission of the overall molten solder pots ( 28 ) a co-transmission of one of the surfaces ( 17 ) of the electrically conductive coating ( 12 ) of the solder deposit carrier ( 25 ) arranged pad surfaces tallisierung ( 26 ) takes place. 7. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die zum Aufschmelzen der Lotdepots (19, 28) benötigte Energie zumindest anteilig über die elektrisch leitfähige Beschichtung (12) des Lotdepotträgers (10, 25) in die Lotdepots (19, 28) eingebracht wird.7. The method according to claim 3, characterized in that for fusing of the solder deposits (19, 28) energy required at least in part via the electrically conductive coating (12) of the solder-deposit carrier (10, 25) introduced into the solder deposits (19, 28) . 8. Verfahren nach einem oder mehreren der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß während des Bestehens der Verbindung zwischen dem Lotdepotträger (10, 25) und dem Substrat (21) über die elektrisch leitfähige Beschichtung (12) des Lotdepotträ­ gers (10, 25) eine Temperierung des Substrats (21) er­ folgt.8. The method according to one or more of the preceding claims, characterized in that during the existence of the connection between the solder deposit carrier ( 10 , 25 ) and the substrate ( 21 ) via the electrically conductive coating ( 12 ) of the solder deposit holder ( 10 , 25 ) a temperature control of the substrate ( 21 ) it follows. 9. Verfahren nach einem oder mehreren der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß zur Übertragung der Lotdepots (19, 28) vom Lotdepot­ träger (10, 25) auf die Anschlußflächen (22) des Sub­ strats (21) das Substrat (21) mit seinen Anschlußflächen (22) in einer Überdeckungslage mit den Lotdepots (19, 28) von oben auf den Lotdepotträger (10, 25) abgesenkt und nachfolgend zusammen mit den an den Anschlußflächen (22) des Substrats (21) haftenden Lotdepots (19, 28) nach oben abgehoben wird.9. The method according to one or more of the preceding claims, characterized in that for the transfer of the solder deposits ( 19 , 28 ) from the solder deposit carrier ( 10 , 25 ) on the connection surfaces ( 22 ) of the sub strate ( 21 ) the substrate ( 21 ) with its connecting surfaces ( 22 ) in a covering position with the solder deposits ( 19 , 28 ) lowered from above onto the solder deposit carrier ( 10 , 25 ) and subsequently together with the solder deposits ( 19 , 28 ) adhering to the connection surfaces ( 22 ) of the substrate ( 21 ) ) is lifted upwards. 10. Verfahren nach einem oder mehreren der vorangehenden An­ sprüche, dadurch gekennzeichnet, daß das zumindest partielle Aufschmelzen der Lotdepots und/oder deren Übertragung vom Lotdepotträger auf das Substrat in einem gasförmigen oder flüssigen reduzieren­ den oder inerten Medium erfolgt.10. The method according to one or more of the preceding An claims, characterized, that the at least partial melting of the solder deposits and / or their transfer from the Lotdepotträger to the Reduce substrate in a gaseous or liquid the or inert medium takes place. 11. Lotdepotträger zur Übertragung von Lotdepots auf An­ schlußflächen eines mit einer Leiterbahnstruktur verse­ henen Substrats, aufweisend eine Trägerschicht mit einer elektrisch leitfähigen Beschichtung mit Anschlußflächen zur Anordnung von Lotdepots und deren Übertragung auf entsprechend angeordnete Anschlußflächen des Substrats, dadurch gekennzeichnet, daß die elektrisch leitfähige Beschichtung eine Leiter­ bahnstruktur (12) aufweist.11. solder deposit carrier for the transfer of solder deposits to the end faces of a substrate provided with a conductor track structure, comprising a carrier layer with an electrically conductive coating with contact pads for arranging solder deposits and their transfer to correspondingly arranged contact pads of the substrate, characterized in that the electrically conductive coating has a conductor track structure ( 12 ). 12. Lotdepotträger nach Anspruch 11, dadurch gekennzeichnet, daß die Anschlußflächen (17) zur Anordnung der Lotdepots (19, 28) durch Maskenöffnungen (15) einer auf der Be­ schichtung (12) angeordneten Übertragungsmaske (14) de­ finiert sind.12. solder deposit carrier according to claim 11, characterized in that the connection surfaces ( 17 ) for arranging the solder deposits ( 19 , 28 ) through mask openings ( 15 ) on the loading coating ( 12 ) arranged transfer mask ( 14 ) are de fined. 13. Lotdepotträger nach Anspruch 11, dadurch gekennzeichnet, daß die Anschlußflächen (17) des Lotdepotträgers (10) eine kleinere Benetzungsfläche (24) als die Anschlußflä­ chen (25) des Substrats (21) aufweisen.13. solder deposit carrier according to claim 11, characterized in that the connecting surfaces ( 17 ) of the solder deposit carrier ( 10 ) have a smaller wetting area ( 24 ) than the connecting surfaces ( 25 ) of the substrate ( 21 ). 14. Lotdepotträger nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Anschlußflächen (17) des Lotdepotträgers (10, 25) mit einer benetzungshemmenden oder benetzungsunfähigen Anschlußflächenmetallisierung (26) versehen sind.14. solder deposit carrier according to one of claims 11 to 13, characterized in that the connection surfaces ( 17 ) of the solder deposit carrier ( 10 , 25 ) with a wetting-inhibiting or non-wetting connection surface metallization ( 26 ) are provided. 15. Lotdepotträger nach Anspruch 14, dadurch gekennzeichnet, daß die Anschlußflächenmetallisierung (26) eine Wolf­ ram/Titan-Legierung oder eine Wolfram/Titanoxid-Legierung aufweist.15. solder deposit carrier according to claim 14, characterized in that the pad metallization ( 26 ) comprises a Wolf ram / titanium alloy or a tungsten / titanium oxide alloy. 16. Lotdepotträger nach Anspruch 14, dadurch gekennzeichnet, daß die Anschlußflächenmetallisierung (26) aus Wolfram, Titan, Chrom, Tantal oder Molybdän oder deren Oxiden besteht.16. solder deposit carrier according to claim 14, characterized in that the pad metallization ( 26 ) consists of tungsten, titanium, chromium, tantalum or molybdenum or their oxides. 17. Lotdepotträger nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß die Anschlußflächen (17) des Lotdepotträgers (25) mit einer benetzbaren Anschlußflächenmetallisierung (26) auf einer vorzugsweise nichtbenetzbaren elektrisch leitfähi­ gen Beschichtung (12) versehen sind.17. solder deposit carrier according to one of claims 11 to 13, characterized in that the connection surfaces ( 17 ) of the solder deposit carrier ( 25 ) with a wettable connection surface metallization ( 26 ) on a preferably non-wettable electrically conductive coating ( 12 ) are provided. 18. Lotdepotträger nach Anspruch 17, dadurch gekennzeichnet, daß die Anschlußflächenmetallisierung (26) eine Gold-Le­ gierung oder eine Palladium-Legierung aufweist.18. solder deposit carrier according to claim 17, characterized in that the pad metallization ( 26 ) has a gold alloy or a palladium alloy. 19. Lotdepot zur Übertragung von Anschlußflächen eines mit einer strukturierten, elektrisch leitfähigen Beschichtung versehenen Lotdepotträgers auf Anschlußflächen eines Sub­ strats, gekennzeichnet durch einen mehrteiligen Aufbau mit einem Basisteil (29) zur Anordnung auf einer Anschlußflächenmetallisierung (26) des Lotdepotträgers (25) und einem Kontaktteil (30) zur Kontaktierung einer Anschlußflächenmetallisierung (22) des Substrats (21), wobei die Schmelztemperatur des Kon­ taktteils (30) kleiner ist als die Schmelztemperatur des Basisteils (29).19. solder deposit for the transfer of pads with a structured, electrically conductive coating solder deposit carrier on pads of a sub strate, characterized by a multi-part structure with a base part ( 29 ) for arrangement on a pad metallization ( 26 ) of the solder deposit carrier ( 25 ) and a contact part ( 30 ) for contacting a pad metallization ( 22 ) of the substrate ( 21 ), the melting temperature of the contact part ( 30 ) being lower than the melting temperature of the base part ( 29 ). 20. Lotdepot nach Anspruch 19, dadurch gekennzeichnet, daß die Schmelztemperatur des Kontaktteils (30) im we­ sentlichen gleich der für eine elektrische Überprüfung der Leitbahnstruktur (12) des Substrats (21) vorgegebenen Prüftemperatur ist.20. A solder depot according to claim 19, characterized in that the melting temperature of the contact part ( 30 ) is substantially the same as the test temperature specified for an electrical check of the interconnect structure ( 12 ) of the substrate ( 21 ). 21. Lotdepot nach Anspruch 19 oder 20, dadurch gekennzeichnet, daß der Basisteil (29) und der Kontaktteil (30) dieselben Legierungskomponenten aufweisen und der Kontaktteil ab­ weichend vom Basisteil eine eutektische Materialzusammen­ setzung aufweist.21. A solder depot according to claim 19 or 20, characterized in that the base part ( 29 ) and the contact part ( 30 ) have the same alloy components and the contact part has a eutectic material composition deviating from the base part.
DE19600994A 1995-09-08 1996-01-12 Method for testing substrates provided with a conductor track structure Expired - Lifetime DE19600994C2 (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19600994A DE19600994C2 (en) 1995-09-08 1996-01-12 Method for testing substrates provided with a conductor track structure
PCT/DE1996/001387 WO1997009740A1 (en) 1995-09-08 1996-07-19 Process and device for testing a chip
DE59611449T DE59611449D1 (en) 1995-09-08 1996-07-19 METHOD AND DEVICE FOR TESTING A CHIP
KR1019980701689A KR19990044441A (en) 1995-09-08 1996-07-19 Chip test method and device
EP96928330A EP0850490B1 (en) 1995-09-08 1996-07-19 Process and device for testing a chip
JP8234493A JP2928484B2 (en) 1995-09-08 1996-09-04 Method and apparatus for testing IC chips
US08/709,344 US6211571B1 (en) 1995-09-08 1996-09-06 Method and apparatus for testing chips
US09/497,437 US6277660B1 (en) 1995-09-08 2000-02-03 Method and apparatus for testing chips

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19533170 1995-09-08
DE19600994A DE19600994C2 (en) 1995-09-08 1996-01-12 Method for testing substrates provided with a conductor track structure

Publications (2)

Publication Number Publication Date
DE19600994A1 true DE19600994A1 (en) 1997-03-13
DE19600994C2 DE19600994C2 (en) 1999-05-06

Family

ID=7771575

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19600994A Expired - Lifetime DE19600994C2 (en) 1995-09-08 1996-01-12 Method for testing substrates provided with a conductor track structure

Country Status (2)

Country Link
KR (1) KR19990044441A (en)
DE (1) DE19600994C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062661A1 (en) * 2000-12-15 2002-07-11 Advanced Micro Devices Inc Test cell structure for estimating electrical properties of closely spaced connection areas formed on a substrate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217597A (en) * 1991-04-01 1993-06-08 Motorola, Inc. Solder bump transfer method
DE19524739A1 (en) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Inhomogeneous composition bump contact for surface mounted device flip-chip technology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5217597A (en) * 1991-04-01 1993-06-08 Motorola, Inc. Solder bump transfer method
DE19524739A1 (en) * 1994-11-17 1996-05-23 Fraunhofer Ges Forschung Inhomogeneous composition bump contact for surface mounted device flip-chip technology

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10062661A1 (en) * 2000-12-15 2002-07-11 Advanced Micro Devices Inc Test cell structure for estimating electrical properties of closely spaced connection areas formed on a substrate
DE10062661B4 (en) * 2000-12-15 2004-07-15 Advanced Micro Devices, Inc., Sunnyvale Test cell structure and method for determining electrical properties of closely spaced connection areas formed on a substrate

Also Published As

Publication number Publication date
DE19600994C2 (en) 1999-05-06
KR19990044441A (en) 1999-06-25

Similar Documents

Publication Publication Date Title
DE102005059224B4 (en) SiC semiconductor device and manufacturing method therefor
DE60219779T2 (en) FLUX-FREE FLIP CHIP CONNECTION
DE60131402T2 (en) LAYOUT AND METHOD FOR ARRANGEMENT WITH SEGMENTED BLM (BALL LIMITING METALLURGY) FOR INPUTS AND OUTPUTS
EP0850490B1 (en) Process and device for testing a chip
DE19524739A1 (en) Inhomogeneous composition bump contact for surface mounted device flip-chip technology
DE4338432B4 (en) Semiconductor integrated circuit package, manufacturing method therefor, and assembly method therefor
DE102006042774A1 (en) Method for producing an electrical contacting
EP1351298A2 (en) Verfahren zur Herstellung eines Halbleiterwafers
DE60132528T2 (en) Micro-soldering process and device
DE102012109319A1 (en) Bump-on-trace assembly structure and method of making the same
DE10018126A1 (en) Semiconductor device, especially a highly integrated device mounted on an insulating circuit board, has a bottom contact with an outer periphery not covered by a conductor connecting the circuit board to the device substrate
DE2319287B2 (en) Method for removing excess solder from contact fingers on module substrates
EP0745274B1 (en) Process for producing a three-dimensional circuit
EP0840660B1 (en) Fluxless contacting of components
WO2014032940A1 (en) Carrier plate, device having the carrier plate and method for producing a carrier plate
DE19600994C2 (en) Method for testing substrates provided with a conductor track structure
DE19542043A1 (en) Lead-free, low temperature alloy and method of forming a mechanically superior joint using this alloy
DE2443245A1 (en) METHOD FOR MAKING MULTICHIP WIRING
DE112017006956B4 (en) Method of manufacturing a power semiconductor device and power semiconductor device
EP0484756A2 (en) SMD-type resistor arrangement
DE10029269B4 (en) Method for producing an electronic component from housing-forming substrates
DE102006006561B4 (en) Flip-chip module and method for exchanging a semiconductor chip of a flip-chip module
DE102005009164B4 (en) Contact pad with heater structure and method of making or operating the same
DE19831634B4 (en) Chip carrier arrangement and method for producing a chip carrier arrangement with an electrical test
US6391678B1 (en) Method for controlling solderability of a conductor and conductor formed thereby

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: ZAKEL, ELKE, DR., 14641 NAUEN, DE

Owner name: PAC TECH-PACKAGING TECHNOLOGIES GMBH, 14641 NA, DE

R082 Change of representative

Representative=s name: ADVOTEC. PATENT- UND RECHTSANWAELTE, DE

R081 Change of applicant/patentee

Owner name: PAC TECH - PACKAGING TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNERS: PAC TECH-PACKAGING TECHNOLOGIES GMBH, 14641 NAUEN, DE; ZAKEL, ELKE, DR., 14641 NAUEN, DE

Effective date: 20140602

Owner name: PAC TECH - PACKAGING TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: PAC TECH-PACKAGING TECHNOLOGIES,ELKE ZAKEL, , DE

Effective date: 20140602

R082 Change of representative

Representative=s name: ADVOTEC. PATENT- UND RECHTSANWAELTE, DE

Effective date: 20140602

R071 Expiry of right