DE19531635C1 - Ordnungsverfahren für Zugehörigkeitsfunktionswerte lingustischer Eingangswerte in einem Fuzzy-Logic-Prozessor und Anordnungen zu deren Durchführung - Google Patents

Description

Bei Fuzzy-Logic-Prozessoren stellt sich im allgemeinen die Aufgabe, den Speicherplatzbedarf für die Regelbasis zu mini­ mieren und die Verarbeitungsgeschwindigkeit möglichst zu er­ höhen. Charakteristisch für eine Fuzzy-Logik ist, daß sich mindestens zwei Zugehörigkeitsfunktionen von linguistischen Werten überlappen, das heißt, daß für einen scharfen Ein­ gangswert mindestens zwei Zugehörigkeitsfunktionswerte auf­ treten können. Allgemein können bei einem Überlappungsgrad ü bis zu ü linguistische Werte bzw. Werte der Zugehörigkeits­ funktionen dieser linguistischen Werte gleichzeitig durch ei­ nen scharfen Eingangswert getroffen sein. Im Extremfall kann dabei der Bedingungsteil einer Regel für jeden Eingang sinn­ vollerweise Vergleiche mit bis zu ü linguistischen Werten enthalten. Besonders bei großen Überlappungsgraden, zum Bei­ spiel bei ü=4, ist es sinnvoll den Bedingungsteil der Regeln durch die beispielsweise im folgenden definierten Operatoren zu verkürzen und damit Speicherplatz zu sparen.

NOT µ (LWE_i) = 1-µ (LWE_i);
LNOT µ (LWE_j) = max µ (LWE_i); j ≠ i
INOR µ (LWE_k, LWE_m) = max µ (LWE_j); k j m
EXOR µ (LWE_k, LWE_m) = max µ (LWE_j); j k or m j

Zur Verarbeitung dieser Operatoren müssen die maximal ü ge­ troffenen Zugehörigkeitsfunktionswerte einer Eingangsvaria­ blen der Größe nach geordnet werden. Um nicht die Speicher­ platzeinsparung durch eine Verringerung der Verarbeitungsge­ schwindigkeit zu erkaufen, muß das Ordnungsverfahren inner­ halb möglichst weniger Takte erfolgen. Ideal ist dabei eine Ordnung der getroffenen Zugehörigkeitsfunktionswerte inner­ halb eines einzigen Taktes, da hierbei das Ordnungsverfahren in jedem Fall parallel zur Fuzzifizierung erfolgen kann. Ein Ordnungsverfahren innerhalb der Zeitdauer von zwei Takten führt in der Regel jedoch ebenfalls zu keiner Geschwindig­ keitseinbuße, da Fuzzy-Logic-Prozessoren unter Umständen eine Pipelinestruktur aufweisen und der zusätzliche Takt ohnehin zum Laden der Pipeline erforderlich ist.

Ein Fuzzy-Logic-Prozessor mit einer Einrichtung zur Regelaus­ wertung für einen Überlappungsgrad ü = 4 ist beispielsweise aus der PCT-Anmeldung mit der internationalen Veröffentli­ chungsnummer WO 95/08797, insbesondere Fig. 5, bekannt.

Die der Erfindung zugrundeliegende Aufgabe besteht nun darin, ein Ordnungsverfahren und Anordnungen zu dessen Durchführung anzugeben, bei dem, insbesondere für Überlappungsgrade ü grö­ ßer oder gleich 4, Zugehörigkeitsfunktionen linguistischer Eingangswerte innerhalb einer möglichst geringen Zahl von Takten des Fuzzy-Logic-Prozessors der Größe nach geordnet werden können. Diese Aufgabe wird hinsichtlich des Verfahrens erfindungsgemäß durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Ein besonderer Vorteil der Erfindung besteht darin, daß zur Durchführung des Ordnungsverfahrens nur ein relativ geringer Schaltungsmehraufwand innerhalb eines Fuzzy-Logic-Prozessors erforderlich ist, da die hierfür erforderlichen Komponenten in einer Regelverarbeitungslogik eines Fuzzy-Logic-Prozessors ohnehin weitgehend vorhanden sind.

Weitere Ausgestaltungen des erfindungsgemäßen Verfahrens und Anordnungen zur Durchführung der Ausgestaltungen des erfin­ dungsgemäßen Verfahrens ergeben sich aus den Unteransprüchen.

Die Erfindung wird nachfolgend anhand der Zeichnungen näher erläutert. Dabei zeigt

Fig. 1 ein Blockschaltbild zur Erläuterung des erfindungsge­ mäßen Verfahrens,

Fig. 2 eine zweite Ausgestaltung eines Details von Fig. 1 und

Fig. 3 eine dritte Ausgestaltung des Details von Fig. 1.

In Fig. 1 ist eine erste Ausführungsform einer Anordnung zur Durchführung einer ersten Ausgestaltung des erfindungsgemäßen Ordnungsverfahrens für einen maximalen Überlappungsgrad ü = 4 gezeigt, wobei ü=4 bedeutet, daß für einen scharfen Wert ei­ ner Eingangsvariablen maximal vier Zugehörigkeitsfunktions­ werte W_i mit i = 1 . . . 4 auftreten können. Die in Fig. 1 ge­ zeigte Anordnung besteht aus vier Haltegliedern L1 . . . L4, einer Auswahlschaltung SC, Komparatoren C1 . . . C4, EXOR- Schaltungen 1 . . . 4, einem Speicher RAM und einer Einrichtung SELC zur Bildung eines Auswahlsignals SEL, wobei die Einrich­ tung SELC Positionsregister P1 . . . P4 aufweist.

Die EXOR-Gatter 1 . . . 4 werden zur Bildung des eingangs er­ wähnten NOT-Operators verwendet und können durch ein entspre­ chendes Invertierungssignal INV entsprechend aus- oder einge­ schaltet werden. Von den in einem Fuzzy-Logic-Prozessor ohne­ hin vorhandenen Komparatoren werden in einer ersten Ausfüh­ rungsform für einen maximalen Überlappungsgrad von ü = 4 le­ diglich der Komparator C1 und der Komparator C3 verwendet. Die Werte W_i mit i = 1 . . . 4 werden der Reihe nach innerhalb eines einzigen Prozessortaktes den Haltegliedern L1 . . . L4 zugeführt. Nach jedem neu eingelesenen Wert W_i werden in der Auswahlschaltung SC die Ausgänge der Halteglieder L1 . . . L4 Ausgängen A . . . D der Auswahlschaltung SC neu zugeordnet, die Ausgänge A und B sowie C und D jeweils mit Hilfe der Kompara­ toren C1 und C3 verglichen und dadurch Positionsregister P1 . . . P4 innerhalb der Einrichtung SELC aktuell hinsichtlich ihres Inhalts verändert. Der Komparator C1 liefert dabei ein Steuersignal S1 und der Komparator C3 liefert ein Steuersi­ gnal S2 für die Einrichtung SELC. Das Positionsregister P1 enthält dabei einen Zeiger MAX auf das Halteglied mit dem ak­ tuellen Maximalwert von W_i und das Positionsregister P4 ent­ hält einen Zeiger MIN auf das Halteglied mit dem aktuellen Minimalwert des Wertes W_i. Das Positionsregister P2 enthält einen Zeiger MAX′ auf das Halteglied mit dem nächstkleineren oder gleichen Wert als der Maximalwert von W_i und das Positi­ onsregister P3 enthält einen Zeiger MIN′ auf ein Halteglied mit dem nächstgrößeren oder gleichen Wert als der Minimalwert W_i. In Abhängigkeit der Positionsregister P1 . . . P4 wird in der Einheit SELC das mehrere Bit breite Auswahlsignal SEL zur Steuerung der Auswahleinrichtung SC gebildet. In der ersten Ausführungsform wird dabei das aktuelle Maximum auf den Aus­ gang A und das aktuelle Minimum auf den Ausgang D und der ak­ tuell eingelesene Wert W_i auf die Ausgänge B und C geschal­ tet. In einem weiteren Prozessortakt wird ein erster Wert W_i, der nicht dem maximalen oder minimalen Wert entspricht auf den Ausgang A und ein zweiter Wert von W_i, der nicht dem ma­ ximalen oder minimalen Wert entspricht auf den Ausgang B ge­ schaltet um die Zeiger MAX′ und MIN′ in den Positionsregi­ stern P2 und P3 zu bestimmen und damit über die Zeiger MAX, MAX′, MIN′ und MIN einen geordneten Zugriff auf die Hal­ teglieder L1 . . L4 zu ermöglichen.

Im allgemeinen Fall des erfindungsgemäßen Ordnungsverfahrens für einen maximalen Überlappungsgrad ü, werden zunächst in der Zeit eines ersten Prozessortaktes ü Zugehörigkeitsfunkti­ onswerte der Reihe nach in ü Halteglieder (L1 . . . L4) einge­ lesen und innerhalb des ersten Prozessortaktes aus allen ü Zugehörigkeitsfunktionswerten jeweils ein maximaler und ein minimaler Zugehörigkeitsfunktionswert dadurch bestimmt, daß jeweils aus einem bisherigen aktuellen Maximum beziehungswei­ se einem bisherigen aktuellen Minimum und einem aktell einge­ lesenen Zugehörigkeitsfunktionswert ein neues aktuelles Maxi­ mum beziehungsweise ein neues aktuelles Minimum bestimmt wird, wobei nach der Verarbeitung, d. h. hier Fuzzifizierung, aller ü Zugehörigkeitswerte ein Maximum und ein Minimum fest­ steht. Danach werden innerhalb einer jeweiligen k-ten Ord­ nungsroutine aus ü-2*k restlichen Zugehörigkeitswerten, die nicht dem Maximum oder Minimum entsprechen, jeweils ein maxi­ maler und ein minimaler Zugehörigkeitsfunktionswert dadurch bestimmt, daß gleichzeitig jeweils aus einem bisherigen aktu­ ellen Maximum beziehungsweise einem bisherigen aktuellen Mi­ nimum und einem innerhalb dieser Ordnungsroutine noch nicht berücksichtigten gespeicherten Zugehörigkeitsfunktionswert ein neues aktuelles Maximum beziehungsweise ein neues aktuel­ les Minimum bestimmt wird, wobei nach der Verarbeitung aller ü-2*k Zugehörigkeitswerte ein k+1-tes Maximum und ein k+1-tes Minimum feststeht. Dies wird so oft wiederholt, bis entweder nur noch ein oder zwei Zugehörigkeitswerte übrig sind. Schließlich werden, sofern ü geradzahlig ist, in einem letz­ ten Prozessortakt aus den beiden letzten Zugehörigkeitsfunk­ tionswerten ein letztes Maximum und ein letztes Minimum ge­ bildet.

In einer zweiten Ausführungsform der Anordnung zur Durchfüh­ rung einer zweiten Ausgestaltung des erfindungsgemäßen Ver­ fahrens für einen maximalen Überlappungsgrad ü = 4 werden im Vergleich zur ersten Ausführungsform lediglich anstelle von zwei Komparatoren die drei Komparatoren C1, C2 und C3 verwen­ det und dabei unterschiedlich zur vorherigen Ausführungsform mit den Ausgängen A . . . D beschaltet. Wie in Fig. 2 gezeigt, ist ein erster Eingang des Komparators C1 mit dem Ausgang A und ein zweiter Eingang des Komparators C1 mit dem Ausgang B beschaltet. Der Ausgang B ist darüber hinaus mit einem ersten Eingang des Komparators C2 und einem ersten Eingang des Kom­ parators C3 verbunden. Ein zweiter Eingang des Komparators C2 ist mit dem Ausgang C verbunden und ein zweiter Eingang des Komparators C3 ist mit dem Ausgang D verbunden. Ein für einen Fuzzy-Logic-Prozessor mit maximalem Überlappungsgrad ü = 4 vorhandener weiterer Komparator C4 bleibt unbenutzt.

Diese zweite Ausführungsform eignet sich für eine zweite Aus­ gestaltung des erfindungsgemäßes Ordnungsverfahren, bei dem ebenso maximal vier Zugehörigkeitsfunktionswert geordnet wer­ den. Der Vorteil hierbei ist, daß die vier Zugehörigkeits­ funktionswerte bereits nach einem einzigen Prozessortakt ge­ ordnet vorliegen. Zur Durchführung des Verfahrens wird je­ weils auf den Ausgang A der aktuelle Maximalwert von W_i, der aktuelle Minimalwert von W_i auf den Ausgang C und der aktuell eingelesene Wert W_i auf den Ausgang B geschaltet. Beim Einle­ sen des vierten Wertes W₄ wird dabei der dritte Wert W₃, der nach drei Werten nicht dem bis dahin gültigem Maximum oder Minimum entsprach, auf den Ausgang D geschaltet und die Posi­ tionsregister P1 . . . P4 haben bereits innerhalb eines einzi­ gen Prozessortaktes ihre endgültige Zeigerbelegung, das heißt auf die Inhalte der Halteglieder L1 . . . L4 kann ab diesem Zeitpunkt geordnet zugegriffen werden. Ein geordneter Zugriff bedeutet wie oben, daß beispielsweise zuerst das Halteglied mit dem Maximalwert und in fallender Reihenfolge alle weite­ ren Halteglieder ausgelesen werden.

In Fig. 3 ist eine Anordnung zur Durchführung des erfin­ dungsgemäßen Verfahrens für einen maximalen Überlappungsgrad von ü = 5 gezeigt. Die Anordnung unterscheidet sich, abgese­ hen von einem zusätzlichen Positionsregister PS für einen zu­ sätzlichen Zeiger MAX′′ und einer größeren Wortbreite des Po­ sitionsregisters, von der Anordnung in Fig. 2 lediglich dar­ in, daß der erste Eingang des Komparators C3 nicht mit dem Ausgang B, sondern mit dem Ausgang C beschaltet ist. Beim er­ findungsgemäßen verfahren für einen maximalen Überlappungs­ grad ü = 5 wird zunächst wie bei der ersten Variante des er­ findungsgemäßen Verfahrens mit einem Überlappungsgrad ü = 4 der Zeiger MAX und der Zeiger MIN bzw. die Halteglieder die den Maximalwert von W_i und den Minimalwert von W_i aufweisen, ermittelt. Daraufhin wird in einem weiteren Prozessortakt ein erster Wert, der nicht dem Maximalwert oder dem Minimalwert entspricht, auf den Ausgang A und den Ausgang D, ein zweiter Wert, der nicht dem maximalen oder minimalen Wert entspricht auf den Ausgang B und ein dritter Wert, der nicht dem maxima­ len und minimalen Wert entspricht auf den Ausgang C geschal­ tet. Die in den Komparatoren C1 . . . C3 gebildeten Steuersi­ gnale S1 . . . S3 bewirken eine korrekte Zuordnung der weiteren Zeiger.

Im folgenden ist beispielhaft das erfindungsgemäße Verfahren für einen Überlappungsgrad ü = 5 in Form von zwei Tabellen dargestellt. Die Zugehörigkeitsfunktionswerte Wi sind unge­ ordnet und sollen in diesem Beispiel der Ungleichung W₅ < W₄ < W₁ < W₂ < W₃ genügen. Die Eintragung "X" bedeutet beliebig.

Nach dem fünften Schritt ist das Halteglied mit dem Maximal­ wert über dem Positionszeiger MAX und das Halteglied mit dem Minimalwert über dem Positionzeiger MIN bestimmt. Hier im Beispiel wird der Maximalwert im Halteglied L3 über die logi­ sche Eins im Zeiger MAX = 00100 und das Minimum im Halteglied L5 durch den Zeiger MIN = 00001 angezeigt. Im nächsten Schritt sind noch die drei Werte W₁, W₂ und W₄ zu vergleichen. Dies läuft wie folgt ab: Wird beispielsweise das Steuersignal 1 durch den Vergleich A < B, das Steuersignal 2 durch den Vergleich B < C und das Steuersignal S3 durch den Vergleich C < D gebildet, heißt in der nachfolgenden Tabelle eine "Eins", daß die jeweilige Größerbedingung erfolgt ist.

Die Zuordnung zwischen den Ausgängen A . . . D und den Eingän­ gen der Komparatoren muß bei keiner Ausführungsform fest ver­ drahtet sein, sondern kann durch Schalter bzw. Multiplexer bewirkt werden, wodurch die Anordnung sowohl zur Durchführung des erfindungsgemäßen Ordnungsverfahrens als auch zur Re­ gelauswertung benutzt werden kann.

Vorteilhafterweise weisen die ü Positionsregister P1, P2 . . . jeweils eine Wortbreite von ü Bit auf und ein jeweiliges Halteglied ist bitsignifikant durch eine logische Eins an einer entsprechenden Stelle im Positionsregister markiert.

Claims (9)

1. Ordnungsverfahren für Zugehörigkeitsfunktionswerte (Wi) linguistischer Eingangswerte (LWEi) in einem Fuzzy-Logik- Prozessor,

• - bei dem innerhalb der Zeit eines Prozessortaktes die Zuge­ hörigkeitsfunktionswerte (Wi) der Reihe nach in Halteglie­ der (L1 . . L4) eingelesen werden und nach jedem neu einge­ gebenen Zugehörigkeitsfunktionswert (Wi) die Ausgänge der Halteglieder mit Hilfe einer Auswahleinrichtung (SC) auf in Abhängigkeit eines aktuellen Auswahlsignales (SEL) bestimm­ te Ausgänge (A . . . D) der Auswahleinrichtung (SC) durchge­ schaltet werden,
• - bei dem die Signale an den Ausgängen (A . . . D) der Auswah­ leinrichtung (SC) in Komparatoren (C1, C2, C3) verglichen werden und daraus Steuersignale (S1 . . . S3) für eine Ein­ heit (SELC) zur Bildung eines neuen Auswahlsignales (SEL) erzeugt werden, und
• - bei dem mit Hilfe der Steuersignale (S1 . . . S3) Zeiger (MAX, MAX′, MAX′′, MIN′, MIN) in Positionsregister (P1 . . . P5) derart eingeschrieben werden, daß die Zeiger einen ge­ ordeten Zugriff auf die Zugehörigkeitsfunktionswerte (Wi) in den Haltegliedern (L1 . . . L4) ermöglichen.

2. Verfahren nach Anspruch 1,

• - bei dem in der Zeit eines ersten Prozessortaktes ü Zugehö­ rigkeitsfunktionswerte der Reihe nach in ü Halteglieder (L1 . . . L4) eingelesen werden und aus allen ü Zugehörigkeits­ funktionswerten jeweils ein maximaler und ein minimaler Zu­ gehörigkeitsfunktionswert dadurch bestimmt wird, daß je­ weils aus einem bisherigen aktuellen Maximum beziehungswei­ se einem bisherigen aktuellen Minimum und einem aktuell eingelesenen Zugehörigkeitsfunktionswert ein neues aktuel­ les Maximum beziehungsweise ein neues aktuelles Minimum bestimmt wird, wobei nach der Verarbeitung aller ü Zugehö­ rigkeitsfunktionswerte ein erstes Maximum und ein erstes Minimum feststeht,
• - bei dem innerhalb eines jeweiligen folgenden k-ten Prozes­ sortaktes, wobei k größer oder gleich 1 ist, aus ü-2*k restlichen Zugehörigkeitsfunktionswerten, die nicht dem Maximum oder Minimum entsprechen, jeweils ein maximaler und ein minima­ ler Zugehörigkeitsfunktionswert dadurch bestimmt wird, daß gleichzeitig jeweils aus einem bisherigen aktuellen Maximum beziehungsweise einem bisherigen aktuellen Minimum und ei­ nem innerhalb dieses Prozessortaktes noch nicht berücksich­ tigten gespeicherten Zugehörigkeitsfunktionswert ein neues aktuelles Maximum beziehungsweise ein neues aktuelles Mini­ mum bestimmt wird, wobei nach der Verarbeitung aller ü-2*k restlichen Zugehörigkeitsfunktionswerte ein k+1-tes Maximum und ein k+1-tes Minimum feststeht,
• - bei dem der vorhergehende Schritt, falls erforderlich, in­ nerhalb eines oder mehrerer jeweiliger weiterer folgender Prozessortakte so oft wiederholt wird, bis entweder nur noch ein oder zwei festliche Zugehörigkeitsfunktionswerte übrig sind und
• - bei dem, sofern ü geraddzahlig ist, in einem letzten Prozes­ sortakt aus den beiden letzten Zugehörigkeitsfunktionswer­ ten ein letztes Maximum und ein letztes Minimum gebildet wird.

3. Verfahren nach Anspruch 2,

• - bei dem in der Zeit eines ersten Prozessortaktes vier Zuge­ hörigkeitsfunktionswerte der Reihe nach in vier Halteglie­ der (L1 . . . L4) eingelesen werden,
• - bei dem für alle Zugehörigkeitsfunktionswerten jeweils der aktuelle maximale Zugehörigkeitsfunktionswert auf einen er­ sten Ausgang (A), der aktuelle minimale Zugehörigkeitsfunk­ tionswert auf einen vierten Ausgang (D) und der aktuell eingelesene Zugehörigkeitsfunktionswert auf einen zweiten und dritten Ausgang (B, C) der Auswahleinrichtung (SC) ge­ schaltet werden,
• - bei dem in einem zweiten Prozessortakt der vorletzte Zuge­ hörigkeitsfunktionswert auf einen ersten Ausgang (A) und der letzte Zugehörigkeitsfunktionswert auf den zweiten Aus­ gang (B) geschaltet wird und
• - bei dem mit Hilfe eines ersten der Komparatoren ein weite­ res Steuersignal (S1) gebildet wird und mit Hilfe des wei­ teren Steuersignals weitere Zeiger in Positionsregister (P2, P3) derart eingeschrieben werden, daß ein erster wei­ terer Zeiger auf ein Halteglied mit einem zum maximalen Zu­ gehörigkeitsfunktionswert nächstkleineren oder gleichen Zu­ gehörigkeitsfunktionswert und daß ein zweiter weiterer Zei­ ger auf ein Halteglied mit einem zum minimalen Zugehörig­ keitsfunktionswert nächstgrößeren oder gleichen Zugehörig­ keitsfunktionswert zeigen.

4. Verfahren nach Anspruch 1,

• - bei dem in der Zeit eines Prozessortaktes vier Zugehörig­ keitsfunktionswerte der Reihe nach in vier Halteglieder (L1 . . . L4) eingelesen werden,
• - bei dem für alle Zugehörigkeitsfunktionen der Reihe nach der aktuelle maximale Zugehörigkeitsfunktionswert jeweils auf den ersten Ausgang (A), der aktuelle minimale Zugehörigkeits­ funktionswert jeweils auf den dritten Ausgang (C) und der ak­ tuell eingelesene Zugehörigkeitsfunktionswert auf den zweiten Ausgang (B) der Auswahleinrichtung (SC) geschaltet wird und - bei dem beim Einlesen des vierten Zugehörigkeitsfunktions­ wertes der dritte Zugehörigkeitsfunktionswert auf den vierten Ausgang (D) der Auswahleinrichtung (SC) geschaltet wird.

5. Verfahren nach Anspruch 1,

• - bei dem in der Zeit eines ersten Prozessortakts fünf Zuge­ hörigkeitsfunktionswerte der Reihe nach in fünf Halteglie­ der (L1 . . . L5) eingelesen werden,
• - bei dem für alle fünf Zugehörigkeitsfunktionswerte der ak­ tuelle maximale Zugehörigkeitsfunktionswert jeweils auf ei­ nen ersten Ausgang (A), der aktuelle minimale Zugehörig­ keitsfunktionswert auf einen vierten Ausgang (D) und der aktuell eingelesene Zugehörigkeitsfunktionswert auf einen zweiten und dritten Ausgang (B, C) der Auswahleinrichtung (SC) geschaltet wird,
• - bei dem mit Hilfe der Komparatoren ein maximaler Zugehörig­ keitsfunktionswert und ein minimaler Zugehörigkeitsfunkti­ onswert festgelegt wird,
• - bei dem in der Zeit eines weiteren Prozessortakts ein er­ ster Zugehörigkeitsfunktionswert, der nicht dem maximalen Zugehörigkeitsfunktionswert oder dem minimalen Zugehörig­ keitsfunktionswert entspricht, auf einen ersten Ausgang (A) und vierten Ausgang (D), ein zweiter Zugehörigkeitsfunkti­ onswert, der nicht dem maximalen Zugehörigkeitsfunktions­ wert oder dem minimalen Zugehörigkeitsfunktionswert ent­ spricht, auf den zweiten Ausgang (B) und ein dritter Zuge­ hörigkeitsfunktionswert, der nicht dem maximalen Zugehörig­ keitsfunktionswert oder dem minimalen Zugehörigkeitsfunkti­ onswert entspricht, auf den dritten Ausgang (C) geschaltet wird,
• - bei dem die Signale der ersten und zweiten Ausgänge (A, B) die Signale der zweiten und dritten Ausgänge (B, C) und die Signale der dritten und vierten Ausgänge (C, D) verglichen und abhängig davon drei Steuersignale (S1, S2, S3) gebildet werden und
• - bei dem durch die drei Steuersignale drei weitere Zeiger derart in drei weitere Positionsregister (P2, P3, P4) ein­ gespeichert werden, daß die Zeiger (MAX′, MAX′′, MIN′) auf Halteglieder mit Zugehörigkeitsfunktionswerten zeigen, die nicht der maximale Zugehörigkeitsfunktionswert oder der mi­ nimale Zugehörigkeitsfunktionswert sind, und einen der Grö­ ße nach geordneten Zugriff auf diese Zugehörigkeitsfunkti­ onswerte ermöglichen.

6. Anordnung zur Durchführung des Verfahrens nach Anspruch 2,

• - bei der der erste Ausgang (A) mit einem ersten Eingang des ersten Komparators (C1) und der zweite Ausgang (B) mit ei­ nem zweiten Eingang des ersten Komparators (C1) verbindbar oder dauerhaft verbunden ist, welcher erste Komparator (C1) das Steuersignal (S1) liefert, und
• - bei der der dritte Ausgang (C) mit einem ersten Eingang des dritten Komparators (C3) und ein vierter Ausgang (D) mit einem zweiten Eingang des dritten Komparators (C3) verbind­ bar oder dauerhaft verbunden ist, welcher dritte Komparator (C3) das Steuersignal (S2) liefert.

7. Anordnung zur Durchführung des Verfahrens nach Anspruch 3,

• - bei der der erste Ausgang (A) mit einem ersten Eingang des ersten Komparators (C1), ein zweiter Ausgang (B) mit einem zweiten Eingang des ersten Komparators (C1), einem ersten Eingang des zweiten Komparators (C2) und einem ersten Ein­ gang des dritten Komparators (C3) verbindbar oder dauerhaft verbunden ist,
• - bei dem der dritte Ausgang (C) mit einem zweiten Eingang des zweiten Komparators (C2) und ein vierter Eingang (D) mit einem zweiten Eingang des dritten Komparators (C3) ver­ bindbar oder dauerhaft verbunden ist und
• - bei dem der erste Komparator (C1) ein erstes Steuersignal (S1), der zweite Komparator (C2) ein zweites Steuersignal (S2) und der dritte Komparator (C3) ein drittes Steuersi­ gnal (S3) bildet.

8. Anordnung zur Durchführung des Verfahrens nach Anspruch 4,

• - bei der der erste Ausgang (A) mit einem ersten Eingang des ersten Komparators (C1) verbindbar oder dauerhaft verbunden ist,
• - bei der ein zweiter Eingang (B) mit einem zweiten Eingang eines ersten Komparators (C1) und einem ersten Eingang ei­ nes zweiten Komparators (C2) verbindbar oder dauerhaft ver­ bunden ist,
• - bei der der dritte Ausgang (C) mit einem zweiten Eingang des zweiten Komparators (C2) und einem ersten Eingang eines dritten Komparators (C3) verbindbar oder dauerhaft verbun­ den ist,
• - bei der der vierte Ausgang (D) mit einem zweiten Eingang des dritten Komparators (C3) verbindbar oder dauerhaft ver­ bunden ist und
• - bei der der erste Komparator (C1) ein erstes Steuersignal (S1), der zweite Komparator (C2) ein zweites Steuersignal (S2) und der dritte Komparator (C3) ein drittes Steuersi­ gnal (S3) erzeugt.

9. Anordnung nach einem der Ansprüche 5 bis 7, bei der je ein Positionsregister (P1 . . . PS) für den größten Zugehörigkeitsfunktionswerte (Zeiger MAX), den nächstgrößten (Zeiger MAX′) bis hin zum kleinsten (Zeiger MIN) aller inner­ halb eines Prozessortakts einzulesenden Zugehörigkeitsfunkti­ onswerte vorgesehen ist, wobei die Wortbreite der Positions­ register (P1 . . . PS) jeweils der Anzahl der maximal einzule­ senden Zugehörigkeitsfunktionswerte entspricht und durch eine logische Eins an der entsprechenden Stelle im jeweiligen Po­ sitionsregister das Halteglied, das den Zugehörigkeitsfunkti­ onswert enthält, bitsignifikant markiert ist.