DE19525756A1 - Feldisolationsvorrichtung mit schwebendem Steueranschluß und Verfahren zur Herstellung der Vorrichtung - Google Patents

Description

Die vorliegende Erfindung bezieht sich allgemein auf Halb­ leiter-Speichervorrichtungen und insbesondere auf die Gra­ ben- und Feldisolation von Speicherzellen in derartigen Vorrichtungen.

Der steigende Bedarf an zunehmend kleineren Halbleiter- Speichervorrichtungen mit großen Speicherkapazitäten, die einen Hochgeschwindigkeitsbetrieb ermöglichen, hat die Ent­ wicklung von Miniatur-Speicherzellenstrukturen in dynami­ schen Direktzugriffsspeichern (DRAMs) vorangetrieben. DRAMs, bei denen Daten mit direktem Zugriff ein- und ausge­ geben werden können, weisen allgemein eine Anordnung von Speicherzellen zum Speichern von Daten und periphere Schaltkreise zum Steuern von Daten in den Speicherzellen auf. Jede Speicherzelle in einem DRAM speichert ein Daten­ bit und besteht aus einem Transistor und einem Kondensator. Innerhalb der Anordnung muß jede Speicherzelle von benach­ barten Speicherzellen elektrisch isoliert sein.

Das Ausmaß, mit dem große Anzahlen von Speicherzellen in ein einziges Chip einer integrierten Schaltung (IC) inte­ griert werden können, wird in erster Linie durch die Größe der Transistoren und Kondensatoren in und die isolierenden Strukturen zwischen den Speicherzellen bestimmt. Die Mi­ niaturisierung von DRAM-Speicherzellen-Transistoren und -Kondensatoren auf eine Feldbreite oder einen Abstand der aktiven Flächen von 0,35 µm und weniger erzeugte den Bedarf zur entsprechenden Miniaturisierung der isolierenden Struk­ turen. Die vorliegende Erfindung befaßt sich mit dieser Notwendigkeit für kleinere isolierende Strukturen.

Derzeit wird die Speicherzellenisolierung erreicht, indem man einen Oxidfilm verwendet, der durch die lokale Oxidie­ rung von Silizium (LOCOS) oder LOCOS-Verfahren mit Vertie­ fung, Grabenisolierung oder Feldisolierung gebildet wird. Bei der Verwendung von LOCOS wird ein relativ dicker Oxid­ bereich um jede Zelle herum gebildet. Wenn die Größe der Zellstruktur verringert wird, erzeugt die entsprechende Verringerung der Größe des Oxidbereichs mehrere Probleme. Erstens beeinträchtigt bei einem Submikron-Zellenabstand die bei der Miniaturisierung auftretende Verdünnung des Oxids die Isolation. Zweitens werden die Oxidfilmbereiche zum kleinsten Maskenelement in der Anordnung und begrenzen daher die Skalierung/Miniaturisierung. Drittens bilden die Feldoxidbereiche die größte Stufenhöhe in der Anordnung. Dies wirkt sich auf die dazwischenliegende BPSG-Isolations­ schicht aus und erhöht das Seitenverhältnis (Höhe zu Breite) des Metallkontakts, wodurch die Ätzung des Kontakt­ loches erschwert wird. Viertens bildet sich bei dem LOCOS- Verfahren am Rand des dicken Oxidbereichs ein üblicherweise als "Vogelschnabel" bezeichneter Oxidvorsprung, der sich in die Fläche erstreckt, in der die Zelle gebildet wird. Der Vogelschnabel verringert die zur Zellbildung verfügbare Fläche. Dieses Problem wird durch die Tatsache verschlim­ mert, daß die Größe des Vogelschnabels konstant bleibt, selbst wenn die Größe des LOCOS-Oxidbereichs verringert wird. Aus diesen unterschiedlichen Gründen behindert das LOCOS-Verfahren eine Miniaturisierung der Speicherzellenan­ ordnung speziell unterhalb eines Abstandes von etwa 0,35 µm.

Bei der Grabenisolation wird ein zwischen den Speicherzel­ len in das Substrat geätzter Graben verwendet. Der Graben muß eine ausreichende Breite und Tiefe haben, um eine phy­ sikalische Barriere gegenüber der Stromleitung zwischen den Zellen zu erzeugen. Da der Zellenabstand auf weniger als etwa 0,35 µm verringert wird, wird das Seitenverhältnis des zur Isolation notwendigen Grabens sehr groß, so daß es schwierig ist, den Graben auf die erforderliche Tiefe zu ätzen.

Die Feldschirmisolation verwendet eine Abschirmelektrode, die über dem Substrat zwischen den Source- und Drain-Berei­ chen benachbarter Speicherzellen gebildet wird. Die Zel­ lenisolation wird erreicht, indem man ein niedriges Poten­ tial an die Abschirmelektrode anlegt, um eine Stromleitung zwischen benachbarten Speicherzellen zu verhindern. Da je­ doch die Abschirmelektrode über dem Substrat in der Speicherzellenanordnung Platz beansprucht, steht sie einer weiteren Miniaturisierung entgegen. Außerdem wird eine Isolation in der Speicherzellenanordnung für Submikron-Ab­ stände nur erzielt, solange eine Spannung an die Abschirm­ elektrode gelegt wird.

Ein ähnliches Verfahren, das zur Überwindung der Nachteile von LOCOS in EPROMs und Flash-EEPROMs verwendet wird, er­ setzt die LOCOS-Bereiche mit EPROM-Zellen. Dieses Isolati­ onsverfahren und die entsprechende Struktur ist in einem Artikel mit dem Titel "A Novel Isolation Scheme for Imple­ mentation in Very High Density AMC EPROM and FLASH EEPROM Arrays", Microelectronic Engineering, Bd. 19, Seiten 253-6 (1992) beschrieben. Die darin beschriebenen EPROM-Isolati­ onszellen sind Vorrichtungen mit schwebendem Steueranschluß innerhalb der Anordnung. Die Programmierfolge bestimmt, ob eine gegebene Zelle zu einer Speicherzelle oder einer Iso­ lationszelle wird. Dieses Verfahren verwendet die in dem Flash-Schaltkreis schon zur Verfügung stehende hohe Pro­ grammierspannung. Wie im Falle der Feldschirmisolation benötigt die EPROM-Isolationsstruktur in der Anordnung oberhalb des Substrats Platz. Außerdem sorgt die Isolati­ onszelle nur in einer Richtung für eine Isolation. Die LOCOS-Isolation muß auch verwendet werden, um für eine Iso­ lation in der senkrechten Richtung zu sorgen, damit eine zweidimensionale Isolation erzielt wird.

Die vorliegende Erfindung befaßt sich mit der Minimierung oder Eliminierung der Nachteile von LOCOS-, Graben- und Feldschirm-Isolationsstrukturen, die im Stand der Technik zur Zeit für Zellabstände von etwa 0,35 µm oder weniger verwendet werden.

Es ist daher eine Hauptaufgabe der vorliegenden Erfindung, eine Isolationsstruktur und ein Verfahren für deren Bildung bereitzustellen, welche die Zellen bei sehr kleinem Zellab­ stand wirkungsvoll isoliert, um eine Integration mit hoher Dichte von IC-Chips zu ermöglichen.

Eine weitere Aufgabe ist es, die Vorteile der Feldisolation und Grabenisolation in einer einzigen Isolationsstruktur zu kombinieren, um eine wirkungsvolle Isolation zwischen Zel­ len bei sehr kleinem Zellabstand bereitzustellen.

Eine weitere Aufgabe ist es, eine Isolationsstruktur be­ reitzustellen, welche Zellen mit einer Feldbreite oder ei­ nem Abstand der aktiven Fläche von etwa 0,1 bis 0,25 µm wirkungsvoll isoliert.

Eine weitere Aufgabe ist es, eine zweidimensionale Isola­ tion in der Speicherzellenanordnung bereitzustellen.

Eine weitere Aufgabe ist es, eine Feldisolationsstruktur bereitzustellen, die nur eine periodische Aufladung erfor­ dert, um ihre Isolationseigenschaften beizubehalten.

Die obigen Aufgaben werden durch eine Isolationsstruktur für Halbleiter-Speichervorrichtungen gelöst, die einen in dem Substrat gebildeten Graben aufweisen. Der Graben ist mit isolierendem Material beschichtet und mit Polysilizium gefüllt. Es wird dann eine elektrische Ladung in das Poly­ silizium eingeleitet. Diese Isolationsstruktur kann sich zwischen den Speicherzellen in der Anordnung befinden und somit für eine wirkungsvolle Isolation zwischen den Zellen bei sehr kleinem Abstand sorgen, indem man die Eigenschaf­ ten der Graben- und Feldisolation kombiniert. Der Graben muß bei der vorliegenden Erfindung nicht so tief oder so breit sein wie der bei der herkömmlichen Grabenisolation benötigte, da die physikalische Isolation des Grabens durch die Feldisolation des geladenen Polysiliziums erhöht wird. Im Gegensatz zur herkömmlichen Feldisolation, bei der die Abschirmelektrode oberhalb des Substrats in der Anordnungs­ fläche der Vorrichtung Platz benötigt, wird der Abschirm­ elektrode-Bestandteil in dem Substrat eingebettet, wodurch für eine wirkungsvolle Isolation bei sehr kleinem Zellab­ stand gesorgt wird.

Unter einem anderen Gesichtspunkt der Erfindung wird die elektrische Ladung in das Polysilizium mit Hilfe der Wort­ leitungen der Speicherzellenanordnung eingeleitet. Bei diesem Gesichtspunkt der Erfindung wird die Oberfläche des Polysiliziums in dem Graben im wesentlichen mit dem Ober­ teil des Grabens koplanar gemacht und mit einem isolieren­ den Material überdeckt, um einen schwebenden Steueranschluß zu bilden. Eine Schicht aus Polysilizium überdeckt die isolierende Schicht oberhalb des schwebenden Steueran­ schlusses. Die Schicht aus Polysilizium ist üblicherweise eine Wortleitung in einer Speicherzellenanordnung mit einer Vielzahl von Wortleitungen und einer Vielzahl von Bitlei­ tungen, die vorwiegend senkrecht zueinander über dem Sub­ strat angeordnet sind. Es wird eine elektrische Ladung in den schwebenden Steueranschluß (floating gate) eingeleitet, indem man eine Ladespannung an die Wortleitung anlegt, wo­ durch Fowler-Nordheim-Ströme in dem Substrat zum Laden des schwebenden Steueranschlusses erzeugt werden. Die Lade­ spannung kann dann entfernt und die Wortleitung in der Be­ triebsschaltung des IC-Chips verwendet werden. Die Lade­ spannung muß nur periodisch angelegt werden, wenn die La­ dung des schwebenden Steueranschlusses unter einen Pegel abfällt, bei dem eine wirkungsvolle Isolation nicht mehr beibehalten werden kann.

Die Isolationsstruktur der vorliegenden Erfindung ist übli­ cherweise zwischen benachbarten Zellen in der Anordnung un­ terhalb und zwischen überlappenden Mehrfach-Wortleitungen angeordnet. Eine zweidimensionale Isolierung kann erreicht werden, indem man den Graben ausdehnt, daß er jedes Paar von Speicherzellen umgibt, die sich einen gemeinsamen Bit­ leitung-Kontakt teilen.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der Erfindung ergeben sich für den Fachmann aus der folgenden ausführlichen Beschreibung anhand der bevorzugten Ausfüh­ rungsbeispiele der Erfindung, wobei die bestmögliche Art der Ausführung der Erfindung aufgezeigt wird. Wie man er­ kennt, kann die Erfindung andere und unterschiedliche Aus­ führungsbeispiele hervorbringen und in anderen Anwendungen verwendet werden, und ihre verschiedenen Einzelheiten kön­ nen in verschiedener Hinsicht auf naheliegende Weise abge­ wandelt werden, ohne daß man den Bereich der Erfindung ver­ läßt. Somit sind die Zeichnung und die Beschreibung als eine nicht einschränkend aufzufassende Veranschaulichung zu betrachten.

Fig. 1 ist eine Grundrißansicht eines Abschnitts einer DRAM-Speicherzellenanordnung, die ein Ausführungs­ beispiel der Erfindung veranschaulicht.

Fig. 2A ist eine Querschnittansicht entlang der Linie A-A in Fig. 1, welche die Erfindung in einem Stapelkon­ densator-DRAM veranschaulicht.

Fig. 2B ist ein Querschnitt entlang der Linie B-B in Fig. 1.

Fig. 3 ist eine partielle Querschnittansicht entlang der Linie A-A in Fig. 1, welche die Erfindung in einem Containerzellenkondensator-DRAM veranschaulicht.

Fig. 4 ist ein Blockdiagramm, das einen Gesichtspunkt der Erfindung veranschaulicht.

Fig. 5A bis 5F sind Querschnittansichten, welche die Schritte zur Bildung einer Speicherzelle eines DRAM veranschaulichen, das die vorliegende Erfindung enthält.

Fig. 1 ist eine Grundriß-/Draufsicht eines Abschnitts einer DRAM- IC-Chip-Speicherzellenanordnung.

Fig. 2A und 2B sind Querschnitte eines Abschnitts der Speicherzellenanordnung entlang der Linien A-A bzw. B-B in Fig. 1. Fig. 2A zeigt Speicherzellen 10 und 12 sowie einen Bitleitung-Kontakt 18, der den Speicherzellen 10 und 12 ge­ meinsam angehört oder von ihnen geteilt wird. In Fig. 1, 2A und 2B umfaßt die Speicherzellenanordnung Wortleitungen 20a, 20b, 20c und 20d, die sich oberhalb des Substrats 22 befinden und sich in Zeilenrichtung erstrecken, und Bitlei­ tungen 24a, 24b und 24c, die sich oberhalb befinden und sich in der Spaltenrichtung erstrecken, die im allgemeinen senkrecht zu den Wortleitungen 20a, 20b, 20c und 20d ist. Die Speicherzellen 10 und 12 weisen Zugriffstransistoren 26 und Kondensatoren 28 auf. Eine Isolationsstruktur 30 um­ gibt die Speicherzellen 12 und ihren gemeinsamen Bitlei­ tung-Kontakt 18.

Bereiche 32 und 34 mit eindiffundierten Fremdatomen sind auf der Oberfläche des Substrats 22 an beiden Seiten der Steuerelektroden 36 (Wortleitungen 20a und 20d) der Zu­ griffstransistoren 26 ausgebildet. Steueranschluß-Isolati­ onsschichten 38, die vorzugsweise aus Siliziumdioxid beste­ hen, sind zwischen den Steueranschluß-Elektroden 36 (Gate- Elektroden) und dem Substrat 22 angeordnet. Die Steueran­ schluß-Elektroden 36, die Steueranschluß-Isolationsschich­ ten 38 sowie die Bereiche 32 und 34 mit eindiffundierten Fremdatomen bilden die Zugriffstransistoren 26. Untere Elektroden 40 sind an einer Seite über den Steueranschluß- Elektroden 36 mit dazwischen angeordneten ersten Isolati­ onsschichten 42 ausgebildet. Ein mittlerer Abschnitt der unteren Elektroden 40 kontaktiert die Bereiche 32 mit ein­ diffundierten Fremdatomen. Die andere Seite der unteren Elektroden 40 ist über den Wortleitungen 20b und 20c mit dazwischen angeordneten zweiten Isolationsschichten 44 aus­ gebildet. Dielektrische Schichten 46 sind über den unteren Elektroden 40 ausgebildet. Obere Elektroden 48 sind über den dielektrischen Schichten 46 ausgebildet. Die unteren Elektroden 40, die dielektrischen Schichten 46 sowie die oberen Elektroden 48 bilden Kondensatoren 28. Die Konden­ satoren 28, wie in Fig. 2 gezeigt, werden üblicherweise als "Stapel" -Kondensatoren bezeichnet.

In einem in Fig. 3 gezeigten alternativen Ausführungsbei­ spiel wird ein Containerzellen-Kondensator 28a verwendet. Der Containerzellen-Kondensator 28a weist untere Elektroden 40a, dielektrische Schichten 46a und obere Elektroden 48a auf, die sich an denselben Stellen wie die entsprechenden Bestandteile der zuvor beschriebenen Stapelkondensatoren befinden. Containerzellen-Kondensatoren 28a unterscheiden sich von Stapelkondensatoren 28 dadurch, daß die Seiten der unteren Elektroden 40a der Containerzellen-Kondensatoren 28a nach oben und im allgemeinen senkrecht zu den Steueran­ schluß-Elektroden 36 und Wortleitungen 20b und 20c ragen, wohingegen die Seiten der unteren Elektroden 40 bei Stapel­ kondensatoren 28 im allgemeinen parallel zu den Steueran­ schluß-Elektroden 36 und den Wortleitungen 20b und 20c sind.

In Fig. 2A und 2B ist der Graben 50 in der Oberfläche des Substrats 22 unterhalb der ihn überlappenden Wortleitungen 20b und 20c in der Spaltenrichtung und den umgebenden Speicherzellen und ihrem gemeinsamen Bitleitung-Kontakt 18 ausgebildet. Der Graben 50 wird mit einem Grabenüberzug 52 beschichtet und dann mit Polysilizium gefüllt, um den schwebenden Steueranschluß 54 zu bilden. Der Grabenüberzug 52 ist eine dünne Schicht aus isolierendem Material, das üblicherweise aus Siliziumdioxid besteht. Die Oberfläche des schwebenden Steueranschlusses 54 ist im wesentlichen mit der Oberfläche des Substrats 22 koplanar. Eine dritte isolierende Schicht 56 ist zwischen dem schwebenden Steuer­ anschluß 54 sowie den Wortleitungen 20b und 20c angeordnet. Der Graben 50, der Grabenüberzug 52 und der schwebende Steueranschluß 54 bilden eine Isolationsstruktur 30.

Im Betrieb wird in Fig. 2A eine elektrische Ladung in die schwebenden Steueranschlüsse 54 eingeleitet, indem man eine Ladespannung an eine oder beide Wortleitungen 20b und 20c anlegt, wodurch Fowler-Nordheim-Ströme 58 erzeugt werden, die elektrische Ladungen in den schwebenden Steueranschluß 54 von dem Substrat 22 einleiten. Die in den schwebenden Steueranschluß 54 eingeleiteten Ladungen sind je nach der Dotierung des Siliziumsubstrats 22 und des schwebenden Steueranschlusses 54 aus Polysilizium entweder positiv oder negativ. Der Fowler-Nordheim-Strom wird erzeugt, wenn Elektronen (oder Löcher) durch die relativ dünne Oxid­ schicht des Grabenüberzugs 52 tunneln.

In dem bevorzugten Ausführungsbeispiel und bei einer Feld­ breite oder einem Abstand der aktiven Flächen von 0,25 µm ist das Substrat 22 ein p-leitendendes Material mit einem Dotierungsniveau von etwa 3 × 10¹⁵ Atomen pro cm³. Der schwebende Steueranschluß 54 ist ein n-leitendes Material mit einem Widerstand von ungefähr 32 Ohm pro Quadrat (ohms per square). Der Grabenüberzug 52 hat eine Dicke von 80 bis 200 Angström und die dritte Isolationsschicht 56 hat eine Dicke von 200 bis 500 Angström. Eine Ladespannung von 9 bis 13 Volt reicht aus, um die gewünschten Fowler-Nord­ heim-Ströme zu erzeugen, um elektrische Ladungen in den schwebenden Steueranschluß 54 einzuleiten. Die so erzeugten Ströme sind sehr niedrig und können solange wie notwendig aufrechterhalten werden (bis zu 10 Sekunden), um genügend Ladungen in den schwebenden Steueranschluß 54 einzuleiten, um für die erforderliche Isolation zu sorgen. Die spezifi­ sche Ladespannung, die entsprechenden Ströme und die Zeit­ dauer, während der die Ladespannung angelegt wird, hängen von der Tiefe des Grabens 50, der Dicke des Grabenüberzugs 52 und der Steueranschluß-Oxidschicht 56 sowie von dem Zel­ lenabstand ab.

Der elektrisch geladene schwebende Steueranschluß 54 sorgt für eine zweidimensionale Isolation zwischen den Zugriffs­ transistoren 26, indem er einen Stromfluß zwischen den Be­ reichen 32 mit eindiffundierten Fremdatomen verhindert. Der schwebende Steueranschluß 54 isoliert auch die Bitlei­ tung-Kontakte 18 voneinander, indem er einen Stromfluß zwi­ schen den Bereichen 34 mit eindiffundierten Fremdatomen verhindert. Der Graben 50 bildet eine physikalische Bar­ riere gegenüber einem Stromfluß zwischen den Bereichen 32 mit eindiffundierten Fremdatomen zur weiteren Isolierung der Transistoren 26 und Bitleitung-Kontakte 18. Die Ver­ wendung eines elektrisch geladenen schwebenden Steueran­ schlusses 54 verringert die Tiefe des Grabens 50, die zur Erzielung einer angemessenen Isolation notwendig ist. So­ mit kann das Seitenverhältnis des Grabens 50 je nach Bedarf verringert werden, um einen verringerten Zellabstand aufzu­ nehmen, während gleichzeitig eine angemessene Isolation beibehalten wird.

Da die anfänglich in den schwebenden Steueranschluß 54 ein­ geleitete Ladung über die Zeit hinweg dissipiert, enthält die vorliegende Erfindung (siehe Fig. 4) eine Erfassungs­ schaltung 60 zum Erfassen der Ladung des schwebenden Steu­ eranschlusses, eine Urladungsschaltung 62 zum Anlegen einer Ladespannung an die Wortleitung(en) 20b und/oder 20c und eine Umschaltschaltung 64 zum Verbinden der Wortleitung(en) 20b und/oder 20c mit der Urladungsschaltung, wenn die La­ dung auf dem schwebenden Steueranschluß 54 unter einen Pe­ gel abfällt, der zur Aufrechterhaltung einer angemessenen Isolation notwendig ist, und zum erneuten Verbinden der Wortleitung(en) 20b und/oder 20c mit einer Betriebsschal­ tung, wenn die Ladung auf dem schwebenden Steueranschluß 54 größer als ein vorbestimmter Pegel ist.

In dem bevorzugten Ausführungsbeispiel ist die Erfassungs­ schaltung 60 eine herkömmliche Komparator- oder Inverter­ schaltung, die im Stand der Technik allgemein bekannt ist. Die Erfassungsschaltung 60 ist mit den Bereichen 32 mit eindiffundierten Fremdatomen verbunden, um Ströme zu erfas­ sen, die durch den Zugriffstransistor 26 hindurchtreten. Es wird eine Schwellenspannung an die Steueranschluß-Elek­ trode 36 gelegt. Wenn der Zugriffstransistor 26 "durch­ schaltet" und Strom durch den Zugriffstransistor 26 hin­ durchtritt, erfaßt die Erfassungsschaltung 60 den Strom und setzt dabei den zuvor beschriebenen Ladeprozeß in Gang. Das Laden wird fortgesetzt, bis kein Strom mehr durch den Zugriffstransistor 26 bei der Schwellenspannung hindurch­ tritt. Das Laden kann während einer festgelegten zusätzli­ chen Zeit fortgesetzt werden, um die Schwellenspannung nach einem teilweisen Abfall der Ladung auf dem schwebenden Steueranschluß 54 aufrechtzuerhalten. Da die Fläche des schwebenden Steueranschlusses 54 mindestens zweimal so groß wie die Fläche der Wortleitung 20a oder 20b ist, ist die Ladezeit relativ lang (bis zu 10 Sekunden). Doch ist ein Laden nur selten notwendig, so daß die Ladezeit den Betrieb der Vorrichtung nicht umständlich macht. Außerdem kann die oben beschriebene Lecküberprüfung während des Hochfahrens der Vorrichtung durchgeführt werden, um die Auswirkung des Ladens noch weiter zu minimieren.

Ein weiterer Gesichtspunkt der Erfindung stellt ein Verfah­ ren zum Herstellen der Isolationsstruktur 30 bereit, wobei das Verfahren in die gesamte Herstellung eines DRAM-IC- Chips, wie es in Fig. 5A bis 5F gezeigt ist, integriert werden kann. Der Ablagerungs-, Mustererstellungs- und Ätz­ schritt, die zur Herstellung eines DRAMs notwendig sind, das die vorliegende Erfindung beinhaltet, sind allesamt herkömmlicher Art und im Stand der Technik bekannt. In Fig. 5A wird das Muster des Grabens 50 erstellt, und er wird in das Substrat 22 unter Verwendung herkömmlicher pho­ tolithographischer und chemischer Ätztechniken eingeätzt. Der aus Siliziumdioxid bestehende Grabenüberzug 52 wird auf den Oberflächen des Grabens 50 mittels thermischer Oxida­ tion ausgebildet. Der beschichtete Graben wird mittels Gasphasenabscheidung (CVD) mit Polysilizium zumindest bis zur Oberfläche des Substrats 22 gefüllt, um den schwebenden Steueranschluß 54 zu bilden. Falls notwendig, wird der schwebende Steueranschluß 54 rückgeätzt, damit er im we­ sentlichen mit der Oberfläche des Substrats 22 koplanar ist. Fremdatome werden dann in den schwebenden Steueran­ schluß 54 ionenimplantiert.

In Fig. 5B wird eine Steueranschluß-Oxidschicht 66 über der Oberfläche des Substrats 22 gebildet, und eine Polysilizi­ umschicht 68 wird über der Steueranschluß-Oxidschicht 66 gebildet. Die Steueranschluß-Oxidschicht 66, die üblicher­ weise mittels thermischer Oxidation gebildet wird, bildet sich über dem Polysilizium im Graben 50 schneller als über dem Siliziumsubstrat 22. Daher kann je nach dem Dotie­ rungspegel des Polysiliziums im Graben 50 die Steueran­ schluß-Oxidschicht 66 über dem Graben 50 bis zu 25% dicker als über dem verbleibenden Abschnitt des Substrats 22 sein. Die Steueranschluß-Oxid- und Polysilizium-Schichten werden mit Mustern versehen und geätzt, um die Steueranschluß- Elektrode 36 (Wortleitung 20d) des Zugriffstransistors 26 und die Wortleitung 20c auszubilden, wie in Fig. 5C ge­ zeigt. Fremdatome werden in die Oberfläche des Substrats 22 implantiert, wobei die Wortleitungen 20c und 20d und die Steueranschluß-Oxidschicht 66 als Masken verwendet werden, um Bereiche 32 und 34 mit eindiffundierten Fremdatomen zu bilden. Eine zweite Oxidschicht 70 wird über dem Substrat 22 gestapelt. Die Oxidschicht 70 wird mit einem Muster versehen und geätzt, um einen eingebetteten Kontaktbereich 72 an dem Bereich 32 mit eindiffundierten Fremdatomen, dem Bitleitung-Kontakt 18 beim Bereich 34 mit eindiffundierten Fremdatomen und Seitenwände 76 neben der Steueranschluß- Elektrode 36 und der Wortleitung 20c zu bilden. Diese sich ergebende Struktur ist in Fig. 5D gezeigt.

In Fig. 5E und 5F ist eine zweite Polysiliziumschicht 78 über dem Substrat 22 gestapelt. Eine zweite Polysilizium­ schicht 78 wird mit einem Muster versehen und geätzt, um die untere Elektrode 40 des Kondensators 28 zu bilden. Die untere Elektrode 40 erstreckt sich von einem Bereich ober­ halb der Steueranschluß-Elektrode 36 zu einem Bereich ober­ halb der Wortleitung 20c, die entlang und in Kontakt mit dem Bereich 32 mit eindiffundierten Fremdatomen verläuft. Eine dielektrische Schicht 46 wird über der unteren Elek­ trode 40 gebildet. Die dielektrische Schicht 46 besteht aus einem dünnen Nitridfilm, Oxid-Nitrid-Oxid-(ONO)-Film oder einem anderen geeigneten Material. Eine dritte Poly­ siliziumschicht wird dann über das Substrat 22 gestapelt, mit einem Muster versehen und geätzt, um die obere Elek­ trode 48 des Kondensators 28 zu bilden. Eine dicke Schicht 82 aus Borphosphor-Silikatglas (BPSG) oder einem anderen geeigneten Isolator wird dann über den freiliegenden oberen Oberflächen der zuvor gebildeten Struktur gebildet. Die dicke BPSG-Schicht 82 wird mit einem Muster versehen und geätzt, um eine Öffnung für einen Metallstab 86 zu bilden.

Der Metallstab 86 und die Bitleitung 24b werden unter Ver­ wendung von bekannten Metallabscheidungstechniken gebildet.

Es können verschiedene Abänderungen und Anwendungen der Er­ findung, wie hier beschrieben durchgeführt werden, ohne daß man den Schutzumfang der Erfindung verläßt. Somit ist die Erfindung nur durch den Wortlaut der beigefügten Ansprüche begrenzt.

Claims (13)

1. Isolationsstruktur für Halbleitervorrichtungen, welche einen Graben (50) in einem Substrat (22) aufweist, der mit einem isolierenden Material (52) ausgekleidet und mit Poly­ silizium (54) gefüllt ist, wobei das Polysilizium elek­ trisch geladen ist.

2. Isolationsstruktur für Halbleitervorrichtungen, welche aufweist:

• a) ein Substrat (22);
• b) einen Graben (50) in dem Substrat (22);
• c) eine erste isolierende Schicht (52), mit der der Graben (50) ausgekleidet ist;
• d) einen schwebenden Steueranschluß (54) (floating gate), der einen Körper aus Polysilizium aufweist, der den ausgekleideten Graben (50) füllt;
• e) eine Ladevorrichtung zum Einleiten einer elektri­ schen Ladung in den schwebenden Steueranschluß (54)

3. Isolationsstruktur nach Anspruch 2, welche weiterhin aufweist:

• a) eine zweite isolierende Schicht (44), welche die Oberfläche des schwebenden Steueranschlusses (54) und zu­ mindest einen Abschnitt des Substrats (22) bedeckt;
• b) eine Schicht aus Polysilizium, welche zumindest einen Abschnitt der zweiten isolierenden Schicht (44) über dem schwebenden Steueranschluß (54) bedeckt.

4. Isolationsstruktur nach Anspruch 3, bei der die Schicht aus Polysilizium eine Wortleitung in einer Speicherzellen­ anordnung ist, die eine Vielzahl von Wortleitungen (20a, 20b, 20c, 20d) und eine Vielzahl von Bitleitungen (24a, 24b, 24c) hat, die relativ zueinander über dem Substrat (22) angeordnet sind.

5. Isolationsstruktur nach Anspruch 3, bei der die Lade­ vorrichtung aufweist:

• a) eine Erfassungsschaltung (60) zum Erfassen der La­ dung auf dem schwebenden Steueranschluß (54);
• b) eine Urladungsschaltung (62) zum Anlegen einer La­ despannung an die Schicht aus Polysilizium; und
• c) eine Umschaltschaltung (64) zum Verbinden der Schicht aus Polysilizium mit der Urladungsschaltung (62), wenn die Ladung auf dem schwebenden Steueranschluß (54) gleich oder weniger als ein vorbestimmter Pegel ist.

6. Isolationsstruktur nach Anspruch 2, bei der die Um­ schaltschaltung (64) die Wortleitungen mit der Urladungs­ schaltung (62) verbindet, wenn die Ladung auf den schweben­ den Steueranschlüssen (54) gleich oder weniger als der vor­ bestimmte Pegel ist, und die Wortleitungen (20b, 20c) mit einer Betriebsschaltung verbindet, wenn die Ladung auf dem schwebenden Steueranschluß (54) größer als der vorbestimmte Pegel ist.

7. Halbleitervorrichtung, welche ein Substrat (22) auf­ weist, mit Elementbildungsbereichen, auf denen Halbleiter­ elemente gebildet werden, und einer Isolationsstruktur, die jeden Elementbildungsbereich umgibt, um eine Vielzahl von Elementbildungsbereichen bereitzustellen, die voneinander elektrisch isoliert sind, wobei die Isolationsstruktur einen Graben (50) in dem Substrat (22) aufweist, der mit einem isolierenden Material (52) ausgekleidet und mit Poly­ silizium (54) gefüllt ist, wobei das Polysilizium elek­ trisch geladen ist.

8. Halbleitervorrichtung, welche aufweist:

• a) ein Substrat (22);
• b) eine Vielzahl von Wortleitungen (20a, 20b, 20c, 20d), die parallel zueinander angeordnet sind und sich in einer Zeilenrichtung über dem Substrat (22) erstrecken;
• c) ein Vielzahl von Bitleitungen (24a, 24b, 24c), die parallel zueinander angeordnet sind und sich in einer Spal­ tenrichtung im wesentlichen senkrecht zu und über den Wort­ leitungen erstrecken;
• d) eine Isolationsstruktur, die einen Graben (50) in dem Substrat (22) aufweist, der mit einem isolierenden Ma­ terial (52) ausgekleidet und mit Polysilizium (54) gefüllt ist, das elektrisch geladen ist, wobei sich der Graben un­ terhalb von und zwischen Mehrfach-Wortleitungen in der Spaltenrichtung befindet.

9. Halbleitervorrichtung nach Anspruch 8, welche weiterhin aufweist:

• a) eine Anordnung von Speicherzellen, wobei jede Speicherzelle einen Transistor (26) und einen Kondensator (28) aufweist;
• b) wobei jeder Transistor (26) eine Steueranschluß- Elektrode (36) (Gate-Elektrode) an einem Steueranschluß- Isolator hat, wobei die Steueranschluß-Elektrode einen Ab­ schnitt einer ersten Wortleitung (20a) aufweist, die sich zwischen der Isolationsstruktur und einem Bitleitung-Kon­ takt (18) befindet, sowie Source- und Drain-Bereiche hat, die in der Oberfläche des Substrats beiderseits der Steuer­ anschluß-Elektrode gebildet sind, wobei einer der Source- und Drain-Bereiche mit dem Bitleitung-Kontakt verbunden ist und der andere der Source- und Drain-Bereiche neben der Isolationsstruktur liegt;
• c) wobei jeder Kondensator (28) eine untere Elektrode (40) hat, die mit dem Source- und Drain-Bereich verbunden ist, der neben der Isolationsstruktur liegt und eine zweite Wortleitung bedeckt, die sich über einer Seite der Isola­ tionsstruktur befindet und die Steueranschluß-Elektrode be­ deckt, sowie eine zwischen der unteren Elektrode und der zweiten Wortleitung angeordnete isolierende Schicht, eine zwischen der unteren Elektrode und der Steueranschluß-Elek­ trode angeordnete isolierende Schicht, eine obere Elektrode (48) über der unteren Elektrode und eine zwischen der obe­ ren und der unteren Elektrode angeordnete dielektrische Zellenschicht (46) hat; und
• d) wobei die Isolationsstruktur, die sich unterhalb und zwischen den zweiten Wortleitungen in benachbarten Speicherzellen befindet, für eine elektrische Isolation zwischen den benachbarten Speicherzellen sorgt.

10. Halbleitervorrichtung nach Anspruch 9, bei der die Isolationsstruktur zumindest zwei Speicherzellen umgibt, die sich einen dazwischenliegenden Bitleitung-Kontakt (18) teilen.

11. Isolationsstruktur nach Anspruch 8, welche weiterhin eine Ladevorrichtung zum Einleiten einer elektrischen La­ dung in den schwebenden Steueranschluß (54) aufweist.

12. Verfahren zum Bilden einer Isolationsstruktur für eine Halbleitervorrichtung, welches die folgenden Schritte auf­ weist:

• a) Ausbilden eines Grabens in einem Substrat;
• b) Beschichten des Grabens mit isolierendem Material;
• c) Auffüllen des beschichteten Grabens mit Polysili­ zium, um einen schwebenden Steueranschluß zu bilden;
• d) Einleiten einer elektrischen Ladung in den schwe­ benden Steueranschluß.

13. Verfahren zum Bilden einer Isolationsstruktur, welches weiterhin die folgenden Schritte aufweist:

• a) Bedecken der Oberfläche des schwebenden Steueran­ schlusses und zumindest eines Abschnitts des Substrats mit einer Schicht aus isolierendem Material;
• b) Bedecken zumindest eines Abschnitts der Schicht aus isolierendem Material über dem schwebenden Steueran­ schluß mit einer Schicht aus Polysilizium; und
• c) wobei der Schritt zum Einleiten einer elektrischen Ladung in den schwebenden Steueranschluß das Anlegen einer Ladespannung an die Schicht aus Polysilizium umfaßt.