DE19510922A1 - Verfahren zur Herstellung eines Halbleiterbauelements, Verfahren zur Reinigung einer Kristalloberfläche eines Halbleiters sowie Halbleiterbauelement - Google Patents
Verfahren zur Herstellung eines Halbleiterbauelements, Verfahren zur Reinigung einer Kristalloberfläche eines Halbleiters sowie HalbleiterbauelementInfo
- Publication number
- DE19510922A1 DE19510922A1 DE19510922A DE19510922A DE19510922A1 DE 19510922 A1 DE19510922 A1 DE 19510922A1 DE 19510922 A DE19510922 A DE 19510922A DE 19510922 A DE19510922 A DE 19510922A DE 19510922 A1 DE19510922 A1 DE 19510922A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor layer
- layer
- gas
- semiconductor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 284
- 239000013078 crystal Substances 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims description 164
- 238000004519 manufacturing process Methods 0.000 title claims description 50
- 238000004140 cleaning Methods 0.000 title claims description 24
- 239000007789 gas Substances 0.000 claims abstract description 182
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims abstract description 104
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 claims abstract description 68
- 229910052736 halogen Inorganic materials 0.000 claims abstract description 59
- 150000002367 halogens Chemical class 0.000 claims abstract description 59
- 238000001312 dry etching Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000006243 chemical reaction Methods 0.000 claims abstract description 24
- 238000003795 desorption Methods 0.000 claims abstract description 23
- 238000010521 absorption reaction Methods 0.000 claims abstract description 19
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 16
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 claims abstract description 4
- 229910000070 arsenic hydride Inorganic materials 0.000 claims abstract 2
- 230000008569 process Effects 0.000 claims description 104
- 238000005530 etching Methods 0.000 claims description 81
- 150000001875 compounds Chemical class 0.000 claims description 21
- 238000002425 crystallisation Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 19
- 230000008025 crystallization Effects 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 7
- 239000000203 mixture Substances 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 4
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 abstract description 27
- 229910052739 hydrogen Inorganic materials 0.000 abstract description 12
- 239000001257 hydrogen Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 346
- 239000012535 impurity Substances 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 12
- 238000001953 recrystallisation Methods 0.000 description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 5
- BFNBIHQBYMNNAN-UHFFFAOYSA-N ammonium sulfate Chemical compound N.N.OS(O)(=O)=O BFNBIHQBYMNNAN-UHFFFAOYSA-N 0.000 description 5
- 229910052921 ammonium sulfate Inorganic materials 0.000 description 5
- 235000011130 ammonium sulphate Nutrition 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010276 construction Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 229910052717 sulfur Inorganic materials 0.000 description 4
- 239000011593 sulfur Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000011109 contamination Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 125000005843 halogen group Chemical group 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000001179 sorption measurement Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZCYVEMRRCGMTRW-UHFFFAOYSA-N 7553-56-2 Chemical compound [I] ZCYVEMRRCGMTRW-UHFFFAOYSA-N 0.000 description 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 229910000091 aluminium hydride Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 1
- 229910052794 bromium Inorganic materials 0.000 description 1
- GZUXJHMPEANEGY-UHFFFAOYSA-N bromomethane Chemical compound BrC GZUXJHMPEANEGY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 201000009277 hairy cell leukemia Diseases 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 239000011630 iodine Substances 0.000 description 1
- INQOMBQAUSQDDS-UHFFFAOYSA-N iodomethane Chemical compound IC INQOMBQAUSQDDS-UHFFFAOYSA-N 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 210000002966 serum Anatomy 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- QTQRGDBFHFYIBH-UHFFFAOYSA-N tert-butylarsenic Chemical compound CC(C)(C)[As] QTQRGDBFHFYIBH-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02046—Dry cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02387—Group 13/15 materials
- H01L21/02395—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02463—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Description
Die Erfindung bezieht sich auf ein Verfahren zur Her
stellung eines Halbleiterbauelements, auf ein Reinigungs
verfahren für eine Halbleiter-Kristalloberfläche und auf
ein hierdurch hergestelltes Halbleiterbauelement. Insbeson
dere bezieht sich die Erfindung auf einen kombinierten Pro
zeß mit Trockenätzung und epitaktischem Wachstum, auf ein
Verfahren zum Reinigen eines Oxidfilms auf der Kristall
oberfläche des Halbleiters sowie auf ein Halbleiterbauele
ment, das durch Einsatz des komplizierten bzw. kombinierten
Prozesses und des Reinigungsverfahrens hergestellt ist.
Kürzlich wurden Fortschritte bei Verbundhalbleiterbaue
lementen, insbesondere Halbleiterlasern und bipolaren Tran
sistoren mit Heteroübergang erzielt. Diese sind Schlüssel
elemente, die die heutige, stark fortgeschrittene Informa
tionsgesellschaft ermöglichen. Die Forschung und Entwick
lung dieser Verbundhalbleiterbauelemente haben erreicht,
daß die Bauelemente feinere Strukturen höherer Komplexität
und Kompliziertheit besitzen. Dies läßt vermuten, daß ein
komplizierter Prozeß, bei dem die Herstellung einer feinen
Struktur mittels Trockenätzung und Epitaxie zusammengefaßt
ist, eine für die Herstellung von Verbundhalbleiterbauele
menten in naher Zukunft wesentliche Schlüsseltechnologie
sein dürfte. Bei Si-LSI (Silizium hohen Integrationsgrads),
das sich in Richtung höheren Integrationsgrads entwickelt,
gehört die den komplizierten Prozeß einsetzende, höchsten
Reinheitsgrad bereitstellende Technologie oder die Erfor
schung von Bauelementen mit neuer Struktur zu denjenigen,
die höchste Priorität zur Erzielung eines neuen Durchbruchs
haben.
Bei dem komplizierten Prozeß, bei dem Trockenätzung und
Epitaxie derart eingesetzt werden, daß ein Abschnitt des
Kristalls selektiv geätzt und auf diesem eine epitaktische
Schicht mit unterschiedlichen elektrischen und optischen
Eigenschaften aufgewachsen wird, ist eines der wichtigsten
zu lösenden Probleme die Art der Steuerung der Reinheit der
Grenzfläche für das erneute Aufwachsenlassen und die Auf
rechterhaltung der Güte der Reinheit der Wiederaufwachs-
bzw. Nachwachs-Grenzfläche. Insbesondere oxidiert ein Ver
bundhalbleitermaterial, das Al als Bestandteil enthält, wie
etwa AlGaAs, sehr leicht an der Oberfläche, wenn es der At
mosphäre ausgesetzt wird. Sobald dies passiert, ist es äu
ßerst schwierig, die hierdurch oxidierte Oberfläche von
AlGaAs zu reinigen. Daher ist es schwierig, eine Kristall
struktur hoher Qualität auf der oxidierten Oberfläche der
AlGaAs-Schicht durch epitaktisches Wachstum zu erzielen,
wodurch sich im Hinblick auf elektrische und optische Ei
genschaften eine schlechtere Qualität der auf gewachsenen
Halbleiterschicht ergibt.
Im Hinblick auf die vorstehend beschriebene Sachlage
haben die Erfinder vorliegenden Erfindungsgegenstands den
komplizierten, Trockenätzen und epitaktisches Wachstum ent
haltenden Prozeß in vielfacher Hinsicht untersucht und ha
ben das Verständnis im Hinblick auf das Ausmaß der Reinheit
der Wachstums-Grenzfläche vertieft sowie mögliche Verbesse
rungsmethoden vorgestellt. Beispielsweise haben sie in
"Journal of Crystal Growth" 134 (1993), Seiten 35 bis 42
ein Verfahren offenbart, bei dem eine GaAs-Abdeckschicht
auf AlGaAs gebildet wird, das Bauteil einem Ätzen mit HCl-
Gas bei 750°C unterzogen wird und schließlich das epitakti
sche Wiederaufwachsen hierauf durchgeführt wird. Dieses
Verfahren ist auf die bestmögliche Unterdrückung der Oxida
tion der AlGaAs-Oberfläche gerichtet und beinhaltet die
Ausbildung der GaAs-Abdeckschicht auf AlGaAs, das Einleiten
des HCl-Gas-Ätzens bei 750°C von der GaAs-Abdeckschicht bis
zum Erreichen der AlGaAs-Schicht und das anschließende Aus
führen des Wiederaufwachsens in derselben Kammer, so daß
eine Ansammlung von Oxid auf der Nachwachs-Grenzfläche ver
mieden wird. Wenn das Ätzen mittels HCl-Gas auf der oxi
dierten AlGaAs-Oberfläche bei 750°C durchgeführt wird, ver
bleiben Rückstände des Oxids nach dem Ätzen auf der Ober
fläche. Daher wird die Kristallqualität der wiederaufge
wachsenen GaAs-Schicht unabhängig davon, daß das Wiederauf
wachsen mittels MOCVD nach dem Ätzen in derselben Kammer
durchgeführt wird, schlecht. Gemäß dem vorstehend beschrie
benen Verfahren sind jedoch die Oxidrückstände um den Fak
tor 1/5, verglichen mit dem Ätzen der oxidierten AlGaAs-
Schicht verringert, und es ist weiterhin die Kristallquali
tät der wiederaufgewachsenen GaAs-Schicht in starkem Maße
verbessert. Es wurde auch aufgezeigt, daß die Strömungsrate
des für das Ätzen eingesetzten AsH₃ wichtig ist.
Jedoch wurde gefunden, daß die vorstehend beschriebenen
Verfahren nicht ausreichend sind, eine vollständige Besei
tigung von verbleibenden Verunreinigungsresten auf der
Nachwachs-Grenzfläche sicherzustellen. Dies liegt daran,
daß das Ätzen mit HCl-Gas bei der hohen Temperatur von
750°C nicht imstande ist, das Oxid vollständig zu entfer
nen, wodurch Oxide auf der Oberfläche nach dem Ätzen ver
bleiben.
Wie aus dem vorstehend beschriebenen Untersuchungser
gebnis auf den Seiten 35 bis 42 von "Journal of Crystal
Growth" 134 (1993), ersichtlich ist, ist es notwendig, eine
GaAs-Abdeckschicht auf der AlGaAs-Schicht bereitzustellen,
wenn ein bevorzugtes epitaktisches Wachstum auf der AlGaAs-
Schicht, die dem Ätzen mittels HCl-Gas unterzogen wurde,
durchzuführen ist. Jedoch ist es nicht ausreichend, ledig
lich die Abdeckschicht einzusetzen, sondern es ist unbe
dingt notwendig, eine Oberflächenreinigung der GaAs-Abdeck
schicht durchzuführen. Anders ausgedrückt ist es verhält
nismäßig schwierig, das Maß an Sauberkeit der Nachwachs-
Grenzfläche lediglich dadurch aufrechtzuerhalten, daß der
komplizierte, Trockenätzen und epitaktisches Wachstum ent
haltende Prozeß durch aufeinanderfolgendes Durchführen die
ser Schritte in derselben Kammer ausgeführt wird, oder daß
dieser Prozeß unter Einsatz eines Systems zum Transportie
ren eines Wafers zwischen zwei miteinander verbundenen Kam
mern ohne Aussetzen des Wafers gegenüber der Atmosphäre
ausgeführt wird. Dies bedeutet, daß es unabdingbar ist, die
Oberflächenreinigung gemeinsam mit dem vorstehend beschrie
benen komplizierten Prozeß durchzuführen.
Fig. 11 zeigt ein Herstellungsverfahren für ein Halb
leiterbauelement, das zur Lösung der vorstehend genannten
Probleme ausgelegt ist. Dieses Verfahren wurde durch die
Erfinder vorliegenden Erfindungsgegenstands erfunden und
ist in der JP-OS 44 869/1993 (Patentanmeldung) offenbart.
Das Bezugszeichen 1 bezeichnet ein GaAs-Substrat, das Be
zugszeichen 2 eine AlGaAs-Schicht, das Bezugszeichen 3 eine
GaAs-Abdeckschicht, das Bezugszeichen 4 eine wiederaufge
wachsene GaAs-Schicht, das Bezugszeichen 5 eine Nachwachs-
Grenzfläche, das Bezugszeichen 6 einen auf der GaAs-Abdeck
schicht 3 gebildeten Oxidfilm, das Bezugszeichen 8 ein
Filmmuster bzw. musterförmig geformten Film aus SiN und das
Bezugszeichen 9 einen Schwefelfilm.
Nachstehend wird das Verfahren zur Herstellung des her
kömmlichen Halbleiterbauelements beschrieben. Zunächst wird
die AlGaAs-Schicht 2 mit einer Dicke von 2 µm und die GaAs-
Abdeckschicht 3 mit einer Dicke von 0,1 µm nacheinander auf
dem GaAs-Substrat 1 mit Hilfe von MOCVD aufgebracht. Danach
wird das Teil aus der Kammer herausgenommen und für mehrere
Tage der Umgebung ausgesetzt, wobei sich in diesem Zeitraum
ein dünner Oxidfilm 6 auf der GaAs-Abdeckschicht 3 bildet.
Fig. 11(a) zeigt das in dieser Weise vorbereitete Teil. Da
nach wird ein SiN-Filmmuster 8 gewünschter Gestaltung auf
der Teiloberfläche gemäß der Darstellung in Fig. 11(b) ge
bildet. Nachfolgend wird das Teil in eine Ammoniumsulfatlö
sung eingetaucht und dort behandelt. Bei diesem Beispiel
wird (NH₄)₂S als Ammoniumsulfatlösung benutzt und das Teil
wird bei 60°C für drei Stunden behandelt. Während dieser
Zeit wird ein nicht durch das SiN-Filmmuster 8 abgedeckter
Anteil der GaAs-Abdeckschicht 3 weggeätzt und der Schwefel
film 9 wird gebildet, wie in Fig. 11(c) gezeigt ist. Nach
folgend wird das Teil in die MOCVD-Kammer eingebracht und
dort in einer Wasserstoff-Umgebung 30 Minuten lang bei
150°C behandelt. Danach wird, wie in Fig. 11(d) gezeigt
ist, das Teil mittels einer Mischung aus Arsin (AsH₃), HCl
und H₂ auf oder um 1 µm geätzt, wobei das SiN-Filmmuster
als Ätzmaske dient. Schließlich wird die GaAs-Schicht 4 in
der gleichen Kammer zur Bildung des Halbleiterbauelements
gebildet, wie in Fig. 11(e) gezeigt ist.
Bei dem herkömmlichen, vorstehend beschriebenen Verfah
ren bewirkt die Behandlung mit Ammoniumsulfat die Entfer
nung des Oxidfilms 6 und die Bildung des Schwefelfilms 9
auf der Oberfläche des Teils, wodurch eine weitere Oberflä
chenoxidation unterdrückt wird. Der Schwefelfilm 9, die
GaAs-Abdeckschicht 3 und der Anteil der AlGaAs-Schicht 2
werden durch das HCl-Ätzen geätzt, wonach die GaAs-Schicht
4 rekristallisiert wird. Bei diesem Vorgang tritt der teil
weise Niederschlag von Sauerstoff auf der Nachwachs-Grenz
fläche 5 nicht auf, wodurch sowohl das Ausmaß der Sauber
keit der Nachwachs-Grenzfläche 5 als auch die Kristall
struktur der wiederaufgewachsenen GaAs-Schicht 4 verbessert
werden.
In "Japanese Journal of Applied Physics", Vol. 28, Nr.
1, Januar 1989, Seiten L7 bis L9, von Kondo et al, ist ein
weiteres herkömmliches Verfahren beschrieben, bei dem ECR-
Plasma (ECR = Electron Cyclotron Resonance) unter Benutzung
von Wasserstoffgas eingesetzt wird, wobei eine Reinigung
der GaAs-Oberfläche bei 300°C durchgeführt wird. Dieses
Verfahren ist hinsichtlich der Reinigung der GaAs-Oberflä
che sehr wirksam.
Wie vorstehend erörtert, wurde bei der Durchführung des
herkömmlichen komplizierten Prozesses der Trockenätzung und
des rekristallisierenden Wachstums daran gedacht, die Be
handlung mittels Ammoniumsulfat und die Behandlung mittels
ECR-Plasma zusammenzufassen, um die Oberfläche von Halblei
termaterialien zu reinigen und Unreinheiten wie etwa Oxid
filme zu beseitigen. Jedoch erfordert die Weiterbehandlung
mittels Ammoniumsulfat große Erfahrung und Fähigkeiten und
läßt sich daher nicht einfach bei einer Massenproduktion
einsetzen. Weiterhin ist es schwierig, die Reinheit der Am
moniumsulfatlösung aufrechtzuerhalten, wodurch sich die Un
fähigkeit zur Erzielung eines gewünschten Ergebnisses er
gibt.
Das Problem beim Einsatz einer ECR-Plasma-Behandlung
besteht darin, daß ein spezielles Gerät gebaut werden muß,
das die ECR-Plasmakammer und die Kammer für das epitakti
sche Wachstum zusammenfaßt. Es hat sich ergeben, daß diese
Technologie nicht in einfacher Weise bei einem allgemeinen
Massenherstellungsbetrieb einsetzbar ist.
Eine Aufgabe der vorliegenden Erfindung besteht in der
Schaffung eines Verfahrens zur Herstellung eines Halblei
terbauelements, das eine einfache Verringerung der Verun
reinigungen auf der Nachwachs-Grenzfläche ermöglicht.
Eine weitere Aufgabe der vorliegenden Erfindung besteht
in der Bereitstellung eines einfachen, aber dennoch wirksa
men Verfahrens zur Reinigung einer Kristalloberfläche eines
Halbleiters, durch das die Verunreinigungen wie etwa dünne,
auf der Kristalloberfläche des Halbleitermaterials gebil
dete Oxidfilme vollständig beseitigt werden.
Eine weitere Aufgabe der vorliegenden Erfindung besteht
in der Schaffung eines Halbleiterbauelements, das geringe
Verunreinigungskonzentration auf einer Nachwachs-Grenzflä
che besitzt.
Weitere Zielsetzungen und Vorteile der vorliegenden Er
findung werden aus der nachstehenden Beschreibung ersicht
lich. Die detaillierte Beschreibung und die speziellen Aus
führungsbeispiele dienen zur Erläuterung, wobei für den
Fachmann verschiedene zusätzliche Merkmale und Abänderungen
erkennbar sind.
In Übereinstimmung mit einem ersten Gesichtspunkt der
vorliegenden Erfindung enthält ein Verfahren zur Herstel
lung eines Halbleiterbauelements die Schritte: Aufeinander
folgendes Ausbilden einer Halbleiterschicht, die aus einem
Al als Bestandteil enthaltenden Verbundhalbleiter besteht,
und einer Abdeckschicht, die aus einem Al nicht enthalten
den Verbundhalbleiter hergestellt ist, auf einem Halblei
tersubstrat durch Kristallwachstum; Anordnen der kein Al
enthaltenden Abdeckschicht und der Al enthaltenden Halblei
terschicht in einer gasförmigen, Halogengas enthaltenden
Umgebung bei einer Temperatur, die bei 450°C oder niedriger
gehalten ist, so daß ein in natürlicher Weise auf der Kri
stalloberfläche der Abdeckschicht gebildeter Oxidfilm durch
kontinuierliche Absorptions- und Desorptionsreaktion zwi
schen dem Oxidfilm und Gasmolekülen des Halogengases ent
fernt wird; Ersetzen der gasförmigen Umgebung durch eine
Atmosphäre für das Trockenätzen der Abdeckschicht und der
Al enthaltenden Halbleiterschicht, oder der Abdeckschicht,
der Al enthaltenden Halbleiterschicht und des Halbleiter
substrats, ohne die Abdeckschicht einer atmosphärischen Um
gebung auszusetzen, so daß die Abdeckschicht und die Al
enthaltende Halbleiterschicht, oder die Abdeckschicht, die
Al enthaltende Halbleiterschicht und das Halbleitersubstrat
in der zu der Oberfläche, von der der Oxidfilm auf der Ab
deckschicht entfernt wurde, senkrechten Richtung so lange
trockengeätzt wird, bis die Al enthaltende Halbleiter
schicht oder das Halbleitersubstrat erreicht werden; und
Ersetzen der gasförmigen Umgebung für das Trockenätzen
durch eine Atmosphäre für das Kristallwachstum, ohne die
kristalline Oberfläche der Halbleiterschicht, die aufgrund
des Trockenätzens freigelegt wurde, einer Umgebungsatmo
sphäre auszusetzen, so daß eine weitere Halbleiterschicht
durch Kristallisierung auf der Kristalloberfläche des Halb
leiters, die durch das Trockenätzen freigelegt wurde, auf
wächst. Daher ist es möglich, das Kristallwachstum der
Halbleiterschicht nach Beendigung der Reinigung der durch
das Trockenätzen freigelegten Kristalloberfläche der Halb
leiterschicht zu erzielen. Es ist ebenfalls möglich, eine
sauberere Nachwachs-Grenzfläche zu erhalten und die Kri
stallisierung der wiederaufgewachsenen Schicht zu verbes
sern.
Gemäß einem zweiten Gesichtspunkt der vorliegenden Er
findung besteht bei dem vorstehend beschriebenen Verfahren
zur Herstellung eines Halbleiterbauelements die Al enthal
tende Halbleiterschicht aus AlGaAs, die Abdeckschicht aus
GaAs und das das Halogengas enthaltende Gas aus einem
Mischgas aus HCl, Wasserstoff und AsH₃. Daher ist es mög
lich, die Halbleiterschicht durch Kristallwachstum nach der
Reinigung der durch das Trockenätzen freigelegten Kristall
oberfläche der Halbleiterschicht wachsen zu lassen. Es ist
ebenfalls möglich, ein Kristallwachstum einer weiteren
Halbleiterschicht nach Beendigung der Reinigung der Kri
stalloberfläche der Halbleiterschicht, die durch das
Trockenätzen freigelegt wurde, zu erhalten. Es ist auch
möglich, eine reinere Nachwachs-Grenzfläche zu erhalten und
das Kristallwachstum der weiteren Halbleiterschicht zu ver
bessern.
In Übereinstimmung mit einem vierten Gesichtspunkt der
vorliegenden Erfindung besteht bei dem vorstehend beschrie
benen Verfahren zur Herstellung eines Halbleiterbauelements
die Abdeckschicht aus einem Verbundhalbleiter der Gruppe
III-V und das das Halogengas enthaltende Gas enthält das
Gas, das das in der Abdeckschicht enthaltene Element der
Gruppe V enthält. Daher ist es möglich, die Desorption des
Elements der Gruppe V von bzw. an der Kristalloberfläche
der Abdeckschicht während des Vorgangs der Entfernung des
Oxidfilms von der Oberfläche der Abdeckschicht steuern zu
können. Es ist gleichfalls möglich, eine reinere Nachwachs-
Grenzfläche zu erzielen und die Kristallisation der weite
ren Halbleiterschicht zu verbessern.
Gemäß einem vierten Gesichtspunkt der vorliegenden Er
findung ist das Halogengas bei dem vorstehend beschriebenen
Verfahren zur Herstellung eines Halbleiterbauelements ein
HCl-Gas.
In Übereinstimmung mit einem fünften Gesichtspunkt der
vorliegenden Erfindung wird bei dem vorstehend beschriebe
nen Verfahren zur Herstellung eines Halbleiterbauelements
das Trockenätzen der Abdeckschicht und der Al enthaltenden
Halbleiterschicht, oder der Abdeckschicht, der Al enthal
tenden Halbleiterschicht und des Halbleitersubstrats durch
ein Gasätzen unter Verwendung eines Gases mit derselben Zu
sammensetzung wie das Gas, das das Halogengas enthält,
durchgeführt. Daher ist es bei dem Übergang vom Prozeß des
Entfernens des Oxidfilms von der Kristalloberfläche der Ab
deckschicht zu dem Prozeß des Trockenätzens der Abdeck
schicht und der Al enthaltenden Halbleiterschicht, oder der
Abdeckschicht, der Al enthaltenden Halbleiterschicht und
des Halbleitersubstrats nicht notwendig, ein Gas durch ein
anderes zu ersetzen, wodurch die Arbeitseffizienz verbes
sert wird.
In Übereinstimmung mit einem sechsten Gesichtspunkt der
vorliegenden Erfindung weist die Al enthaltende Halbleiter
schicht bei dem vorstehend beschriebenen Verfahren zur Her
stellung eines Halbleiterbauelements eine Mehrzahl von La
gen auf, die eine Lage enthalten, die als Bestandteil Al
aufweist.
In Übereinstimmung mit einem siebten Gesichtspunkt der
vorliegenden Erfindung enthält ein Verfahren zur Herstel
lung eines Halbleiterbauelements die Anordnung einer ersten
Halbleiterschicht in einer Halogengas enthaltenden gasför
migen Umgebung bei einer Temperatur, die bei 450°C oder
niedriger gehalten wird, so daß ein in natürlicher Weise
auf einer Kristalloberfläche der ersten Halbleiterschicht
gebildeter Oxidfilm durch kontinuierliche Absorptions- und
Desorptionsreaktion zwischen dem Oxidfilm und Gasmolekülen
des Halogengases entfernt wird; und das Ersetzen der das
Halogengas enthaltenden gasförmigen Umgebung durch eine Um
gebung für ein Kristallwachstum, ohne die erste Halbleiter
schicht der Umgebungsatmosphäre auszusetzen, so daß eine
zweite Halbleiterschicht durch Kristallwachstum auf der
kristallinen Oberfläche der ersten Halbleiterschicht, von
der der Oxidfilm entfernt wurde, aufwächst. Daher ist es
möglich, ein Kristallwachstum der zweiten Halbleiterschicht
nach Beendigung der Reinigung der Kristalloberfläche des
ersten Halbleiters zu erhalten. Es ist weiterhin möglich,
eine reinere Nachwachs-Grenzfläche zu erzielen und die Kri
stallisation der zweiten, aufwachsenden Halbleiterschicht
zu verbessern.
In Übereinstimmung mit einem achten Gesichtspunkt der
vorliegenden Erfindung enthält ein Verfahren zur Herstel
lung eines Halbleiterbauelements das Anordnen einer ersten
Halbleiterschicht in einer gasförmigen, ein Halogengas ent
haltenden Umgebung bei einer Temperatur, die bei 450°C oder
niedriger gehalten wird, so daß ein in natürlicher Weise
auf einer Kristalloberfläche der ersten Halbleiterschicht
gebildeter Oxidfilm durch kontinuierliche Absorptions- und
Desorptionsreaktion zwischen dem Oxidfilm und Gasmolekülen
des Halogengases entfernt wird; das Ersetzen der das Halo
gengas enthaltenden gasförmigen Umgebung durch eine Umge
bung für ein Trockenätzen, ohne die erste Halbleiterschicht
der Umgebungsatmosphäre auszusetzen, so daß die erste Halb
leiterschicht in der Richtung trockengeätzt wird, die
rechtwinklig zu der Oberfläche, von der der Oxidfilm ent
fernt wurde, verläuft; und das Ersetzen der gasförmigen Um
gebung für das Trockenätzen durch eine Umgebung für ein
Kristallwachstum, ohne die erste Halbleiterschicht der Um
gebungsatmosphäre auszusetzen, so daß eine zweite Halblei
terschicht durch Kristallisierung auf der Kristalloberflä
che der ersten Halbleiterschicht, die während des
Trockenätzvorgangs freigelegt wurde, aufwächst. Daher ist
es möglich, das Kristallwachstum der zweiten Halbleiter
schicht nach Beendigung der Reinigung der Kristalloberflä
che der ersten Halbleiterschicht nach dem Trockenätzen zu
erzielen. Es ist weiterhin möglich, eine reinere Nachwachs-
Grenzfläche zu erhalten und die Kristallisation der zwei
ten, aufwachsenden Halbleiterschicht zu verbessern.
In Übereinstimmung mit einem neunten Gesichtspunkt der
vorliegenden Erfindung besteht die erste Halbleiterschicht
bei dem vorstehend beschriebenen Verfahren zur Herstellung
eines Halbleiterbauelements aus einem Verbundhalbleiter der
Gruppe III-V und das das Halogengas enthaltende Gas enthält
ein Gas, das ein Element der Gruppe V enthält, das ein Be
standteil der ersten Halbleiterschicht bildet. Daher ist es
möglich, die Desorption des Elements der Gruppe V an der
Kristalloberfläche der ersten Halbleiterschicht während des
Vorgangs der Beseitigung der Oxidschicht von der Kristall
oberfläche der ersten Halbleiterschicht steuern zu können.
Es ist weiterhin möglich, eine reinere Nachwachs-Grenzflä
che (Wachstumsgrenzfläche) zu erhalten und die Kristallisa
tion (den Kristallisationsgrad) der zweiten, aufwachsenden
Halbleiterschicht zu verbessern.
In Übereinstimmung mit einem zehnten Gesichtspunkt der
vorliegenden Erfindung weist das Halogengas bei dem vorste
hend beschriebenen Verfahren zur Herstellung eines Halblei
terbauelements ein HCl-Gas auf.
Gemäß einem elften Gesichtspunkt der vorliegenden Er
findung wird bei dem vorstehend beschriebenen Verfahren zur
Herstellung eines Halbleiterbauelements das Trockenätzen
der ersten Halbleiterschicht durch ein Gasätzen unter Ein
satz eines Gases mit derselben Zusammensetzung wie das Gas
Halogengas enthaltende Gas durchgeführt. Wenn daher von dem
Prozeß der Entfernung des Oxidfilms von der Kristallober
fläche der ersten Halbleiterschicht auf den Prozeß des
Trockenätzens der ersten Halbleiterschicht übergegangen
wird, ist es nicht notwendig, ein Gas durch ein anderes zu
ersetzen, wodurch die Arbeitseffizienz verbessert wird.
In Übereinstimmung mit einem zwölften Gesichtspunkt der
vorliegenden Erfindung wird ein Halbleiterbauelement da
durch hergestellt, daß auf einem Halbleitersubstrat aufein
anderfolgend eine Halbleiterschicht, die aus einem Al als
Bestandteil enthaltenden Verbundhalbleiter besteht, und ei
ne Abdeckschicht, die aus einem kein Al enthaltenden Ver
bundhalbleiter besteht, durch Kristallwachstum gebildet
wird; danach diese Schichten in eine gasförmige, ein Halo
gengas enthaltende Umgebung bei einer bei 450°C oder gerin
ger gehaltenden Temperatur angeordnet werden, so daß ein in
natürlicher Weise auf einer Kristalloberfläche der Abdeck
schicht gebildeter Oxidfilm durch kontinuierliche Absorp
tion- und Desorptionsreaktion zwischen dem Oxidfilm und
Gasmolekülen des Halogengases entfernt wird; die gasför
mige, das Halogengas enthaltende Umgebung durch eine Umge
bung zum Trockenätzen der Abdeckschicht und der Al enthal
tenden Halbleiterschicht, oder der Abdeckschicht, der Al
enthaltenden Halbleiterschicht und des Halbleitersubstrats
ersetzt wird, ohne die Abdeckschicht der Umgebungsatmosphä
re auszusetzen, so daß die Abdeckschicht und die Al enthal
tende Halbleiterschicht, oder die Abdeckschicht, die Al
enthaltende Halbeiterschicht und das Halbleitersubstrat in
der Richtung, die rechtwinklig zu der Oberfläche, von der
Oxidfilm entfernt wurde, verläuft, solange trockengeätzt
werden, bis die Al enthaltende Halbleiterschicht oder das
Halbleitersubstrat erreicht sind; und die gasförmige Umge
bung für das Trockenätzen durch eine Umgebung für das Kri
stallwachstum ersetzt wird, ohne die Kristalloberfläche der
Halbleiterschicht, die durch den Trockenätzvorgang freige
legt wurde, der Atmosphärenumgebung bzw. Umgebungsatmosphä
re auszusetzen, so daß eine weitere Halbleiterschicht durch
Kristallisationsvorgang auf der Kristalloberfläche der
Halbleiterschicht, die durch den Trockenätzvorgang freige
legt wurde, aufwächst. Daher ist es möglich, ein Halblei
terbauelement mit hohem Reinheitsgrad bei der Wachstums-
Grenzfläche und mit ausgezeichneten Kristalleigenschaften
der aufgewachsenen Schicht zu erhalten.
In Übereinstimmung mit einem dreizehnten Gesichtspunkt
der vorliegenden Erfindung enthalten bei dem vorstehend be
schriebenen Halbleiterbauelement die Halbleiterschichten,
die Al als Bestandteil enthalten, eine Vielzahl von Schich
ten, die eine Schicht mit Al als Bestandteil aufweisen.
In Übereinstimmung mit einem vierzehnten Gesichtspunkt
der vorliegenden Erfindung wird ein Halbleiterbauelement
dadurch hergestellt, daß eine erste Halbleiterschicht in
einer gasförmigen, ein Halogengas enthaltenden Umgebung mit
einer bei 450°C oder niedriger gehaltenden Temperatur ange
ordnet wird, so daß ein in natürlicher Weise auf einer Kri
stalloberfläche der ersten Halbleiterschicht gebildeter
Oxidfilm durch kontinuierliche Absorptions- und Desorp
tionsreaktion zwischen dem Oxidfilm und Gasmolekülen des
Halogengases beseitigt wird; und die gasförmige Umgebung
durch eine Umgebung für ein Kristallwachstum ersetzt wird,
ohne die erste Halbleiterschicht einer Atmosphärenumgebung
bzw. der Atmosphäre auszusetzen, so daß eine zweite Halb
leiterschicht durch Kristallisation auf der Kristallober
fläche der ersten Halbleiterschicht, von der das Oxid ent
fernt wurde, aufwächst. Daher ist es möglich, ein Halblei
terbauelement mit hohem Reinheitsgrad der Wachstums-Grenz
fläche und mit ausgezeichneten Kristalleigenschaften der
aufgewachsenen Schicht zu erhalten.
In Übereinstimmung mit einem fünfzehnten Gesichtspunkt
der vorliegenden Erfindung wird ein Halbleiterbauelement
dadurch hergestellt, daß eine erste Halbleiterschicht in
eine gasförmige, ein Halogengas enthaltende Umgebung mit
einer Temperatur, die bei 450°C oder niedriger gehalten
ist, eingebracht wird, so daß ein in natürlicher Weise auf
der Kristalloberfläche der ersten Halbleiterschicht gebil
deter Oxidfilm durch kontinuierliche Absorptions- und
Desorptionsreaktion zwischen dem Oxidfilm und Gasmolekülen
des Halogengases entfernt wird; die gasförmige Umgebung
durch eine Umgebung für ein Trockenätzen der ersten Halb
leiterschicht ersetzt wird, ohne die erste Halbleiter
schicht einer atmosphärischen Umgebung bzw. der Atmosphäre
auszusetzen, so daß die erste Halbleiterschicht in derjeni
gen Richtung trockengeätzt wird, die rechtwinklig zu der
Oberfläche verläuft, von der der Oxidfilm entfernt wurde;
und die gasförmige Umgebung für das Trockenätzen durch eine
solche für ein Kristallwachstum ersetzt wird, ohne die er
ste Halbleiterschicht der Atmosphäre auszusetzen, so daß
die zweite Halbleiterschicht durch Kristallisation auf der
Kristalloberfläche der ersten Halbleiterschicht aufwächst.
Daher ist es möglich, ein Halbleiterbauelement mit hohem
Reinheitsgrad im Bereich der Wachstums-Grenzfläche und mit
ausgezeichneten Kristalleigenschaften der aufgewachsenen
Schicht zu erhalten.
In Übereinstimmung mit einem sechszehnten Gesichtspunkt
der vorliegenden Erfindung besteht ein Verfahren zur Reini
gung einer Kristalloberfläche eines Halbleiters darin, daß
eine Halbleiterschicht in einer gasförmigen, ein Halogengas
enthaltenden Umgebung bei einer bei 450°C oder niedriger
gehaltenen Temperatur angeordnet wird, so daß ein in natür
licher Weise auf der Kristalloberfläche der Halbleiter
schicht gebildeter Oxidfilm durch kontinuierliche Absorpti
ons- und Desorptionsreaktion zwischen dem Oxidfilm und Gas
molekülen des Halogengases entfernt wird. Daher ist es mög
lich, eine Halbleiter-Kristalloberfläche mit hohem Rein
heitsgrad zu erzeugen.
In Übereinstimmung mit einem siebzehnten Gesichtspunkt
der vorliegenden Erfindung besteht die Halbleiterschicht
bei dem vorstehend beschriebenen Verfahren zur Reinigung
einer Kristalloberfläche eines Halbleiters aus einem Ver
bundhalbleiter der Gruppe III-V und das das Halogengas ent
haltende Gas enthält ein Gas, das das Element der Gruppe V
aufweist, das einen Bestandteil der Halbleiterschicht bil
det. Daher ist es möglich, die Desorption des Elements der
Gruppe V an der Kristalloberfläche der ersten Halbleiter
schicht während des Vorgangs der Beseitigung des Oxidfilms
von der Kristalloberfläche steuern zu können und eine Halb
leiter-Kristalloberfläche mit hervorragender Kristallisati
on (Kristallisationsgrad, Kristallstruktur) zu erhalten.
In Übereinstimmung mit einem achtzehnten Gesichtspunkt
der vorliegenden Erfindung weist das Halogengas bei dem
vorstehend beschriebenen Verfahren zur Reinigung einer Kri
stalloberfläche eines Halbleiters ein HCl-Gas auf.
Gemäß einem neunzehnten Gesichtspunkt der vorliegenden
Erfindung wird ein Halbleiterbauelement dadurch herge
stellt, daß eine Halbleiterschicht in eine gasförmige, ein
Halogengas enthaltende Umgebung mit einer bei 450°C oder
geringer gehaltenen Temperatur eingebracht wird, so daß ein
in natürlicher Weise auf einer Kristalloberfläche der Halb
leiterschicht gebildeter Oxidfilm durch kontinuierliche Ab
sorptions- und Desorptionsreaktion zwischen dem Oxidfilm
und Gasmolekülen des Halogengases entfernt wird. Daher ist
es möglich, ein Halbeiterbauelement mit hohem Reinheitsgrad
bei der Wachstums-Grenzfläche und mit hervorragenden Kri
stalleigenschaften einer wiederaufgewachsenen Schicht zu
erhalten.
Die Erfindung wird nachstehend anhand von Ausführungs
formen unter Bezugnahme auf die Zeichnungen näher erläu
tert. Es zeigen:
Fig. 1(a) und 1(b) graphische Darstellung der Ergeb
nisse von SIMS-Analysen in Übereinstimmung mit einem ersten
Ausführungsbeispiel der Erfindung,
Fig. 2(a) bis 2(d) Querschnittsansichten, die ein
Verfahren zur Herstellung eines Halbleiterbauelements in
Übereinstimmung mit dem ersten Ausführungsbeispiel veran
schaulichen,
Fig. 3 eine graphische Darstellung eines Beispiels der
Wachstums folge in Übereinstimmung mit dem ersten Ausfüh
rungsbeispiel der Erfindung,
Fig. 4 eine graphische Darstellung eines Beispiels der
Wachstumsabfolge in Übereinstimmung mit einem zweiten Aus
führungsbeispiel der Erfindung,
Fig. 5 eine graphische Darstellung eines Beispiels der
Wachstumsabfolge in Übereinstimmung mit der ersten Ausfüh
rungsbeispiel der Erfindung, wobei der Wafer zunächst einer
HCl-Behandlung bei niedriger Temperatur und dann einem Ät
zen mittels HCl-Gas unterzogen und schließlich in eine wei
tere Kammer für ein Rekristallisierungswachstum bzw. Kri
stallwachstum transportiert wird,
Fig. 6 eine graphische Darstellung der Beziehung zwi
schen der Ätzrate und der Ätztemperatur bei der GaAs-
Schicht in Übereinstimmung mit dem zweiten Ausführungsbei
spiel der Erfindung,
Fig. 7(a) bis 7(k) Querschnittsansichten, die ein in
Übereinstimmung mit einem dritten Ausführungsbeispiel der
Erfindung stehendes Verfahren zur Herstellung eines bipola
ren Transistors mit Heteroübergang zeigen,
Fig. 8 eine graphische Darstellung der Wachstumsfolge
bei dem komplizierten Prozeß des herkömmlichen Trockenät
zens und epitaktischen Wachstums,
Fig. 9(a) bis 9(c) Querschnittsansichten, die ein
herkömmliches Verfahren zur Herstellung eines Halbleiter
bauelements zeigen,
Fig. 10(a) bis 10(c) Querschnittsansichten, die ein
herkömmliches Verfahren zur Herstellung eines Halbleiter
bauelements veranschaulichen,
Fig. 11(a) bis 11(e) Querschnittsansichten, die ein
herkömmliches Verfahren zur Herstellung weiterer Halblei
terbauelemente zeigen,
Fig. 12(a) bis 12(d) Querschnittsansichten, die ein
in Übereinstimmung mit einem vierten Ausführungsbeispiel
der Erfindung stehendes Verfahren zur Herstellung eines
Halbleiterlasers mit vergrabener Rippe (Steg) zeigen,
Fig. 13(a) bis 13(d) Querschnittsansichten, die ein
in Übereinstimmung mit einem fünften Ausführungsbeispiel
der Erfindung stehendes Verfahren zur Herstellung eines
Halbleiterlasers mit vergrabener Rippe zeigen, und
Fig. 14(a) bis 14(e) Querschnittsansichten, die ein
in Übereinstimmung mit einem siebten Ausführungsbeispiel
der Erfindung stehendes Verfahren zur Herstellung eines
Halbleiterbauelements veranschaulichen.
Nachstehend wird ein erstes Ausführungsbeispiel des er
findungsgemäßen Verfahrens zur Herstellung eines Halblei
terbauelements beschrieben.
Bei dem ersten Ausführungsbeispiel werden Halbleiter
schichten, von denen die äußerste Schicht die Abdeckschicht
(Schutzschicht) bildet, einer HCl-Behandlung bei niedriger
Temperatur unterzogen, woran sich aneinanderfolgend ein
Trockenätzen und ein epitaktisches Wachstum anschließen.
Die Fig. 2(a) bis 2(d), 9(a) bis 9(c) und 10(a) bis
10(c) zeigen die Gestaltung von Bauteilen, die bei Experi
menten benutzt wurden, die die Wirksamkeit des Verfahrens
zum Vermeidung einer Verunreinigungsabscheidung auf einer
Wachstums-Grenzfläche beim ersten Ausführungsbeispiel be
legten. Die Fig. 2(a) bis 2(d) zeigen ein Bauteil A, das
durch einen kombinierten Prozeß in Übereinstimmung mit dem
ersten Ausführungsbeispiel der Erfindung hergestellt wurde.
Das Bezugszeichen 1 bezeichnet ein GaAs-Substrat, das Be
zugszeichen 2 eine AlGaAs-Schicht, das Bezugszeichen 3 eine
GaAs-Abdeckschicht, das Bezugszeichen 4 eine wieder aufge
wachsene GaAs-Schicht, das Bezugszeichen 5 eine Wachstums-
Grenzfläche und das Bezugszeichen 6 einen dünnen Oxidfilm,
der auf der GaAs-Abdeckschicht gebildet ist. Die Fig.
9(a) bis 9(c) zeigen ein Bauteil B, das durch einen kombi
nierten Prozeß aus Trockenätzen und epitaktischem Wachstum
in Übereinstimmung mit dem Stand der Technik hergestellt
wurde, wobei die mit gleichen Bezugszeichen bezeichneten
Bestandteile die gleichen oder entsprechende Bestandteile
wie in Fig. 2(a) bis 2(d) bezeichnen, während das Bezugs
zeichen 7 eine aufgrund des Oxidfilms 6 verschlechterte
oxidierte, auf der Wachstums-Grenzfläche gebildete Schicht
bezeichnet. Die Fig. 10(a) bis 10(c) zeigen ein Bauteil
C, das durch einen anderen, kombinierten Prozeß aus
Trockenätzen und epitaktischem Wachstum gemäß dem Stand der
Technik hergestellt wurde, wobei das Bezugszeichen 6a einen
dünnen, auf einer Oberfläche der AlGaAs-Schicht 2 gebilde
ten Oxidfilm bezeichnet und die weiteren Bezugszeichen je
weils Bestandteile bezeichnen, die gleichartig sind wie die
Bestandteile gemäß den Fig. 2(a) bis 2(d) oder diesen
entsprechen. In den vorstehend benannten Figuren bezeichnen
mit unterbrochener Linie umschlossene Flächen diejenigen
Vorgänge, die aufeinanderfolgend in einer MOCVD-Kammer
(MOCVD = metal organic chemical vapor deposition = chemi
sche metallorganische Dampfabscheidung) durchgeführt wur
den.
Fig. 3 zeigt ein Beispiel einer Wachstumsabfolge bei
dem Bauteil A während dessen Herstellung in der MOCVD-Kam
mer. In gleicher Weise zeigt Fig. 8 ein Beispiel für die
Wachstums folge bei den Bauteilen B und C während deren Be
handlung in der MOCVD-Kammer.
Nachfolgend werden die Methoden der Bearbeitung der
einzelnen Bauteile kurz erläutert. Zunächst wird die Her
stellung des Bauteils A unter Bezugnahme auf die Fig.
2(a) bis 2(d) beschrieben. Die Schicht 2 aus AlxGa1-xAs (x
= 0,48) mit einer Dicke von 2 µm und die aus GaAs beste
hende Abdeckschicht 3 mit einer Dicke von 0,1 µm werden
aufeinanderfolgend auf dem GaAs-Substrat unter Einsatz des
MOCVD-Verfahrens (Fig. 2(a)) gebildet. Nachfolgend wird
dieses Bauteil herausgenommen und einer Atmosphärenumgebung
(Atmosphäre bzw. Umgebungsatmosphäre) ausgesetzt, und dann
mit Wasser gewaschen und trocknen gelassen. Während dieses
Vorgangs bildet sich der dünne Oxidfilm 6 mit einer Dicke
in der Größenordnung von mehreren Angström (zehntel Nanome
ter).
Danach wird das Bauteil erneut im Innern der MOCVD-Kam
mer angeordnet, in der das Bauteil auf 350°C in einer gas
förmigen, Wasserstoffgas und AsH₃-Gas enthaltenden Umgebung
aufgeheizt wird, wonach das Bauteil für eine Dauer von 100
Minuten in einer gasförmigen, nun Wasserstoffgas, AsH₃-Gas
und hinzugesetztes HCl-Gas enthaltenden Athmosphäre behandelt
wird, so daß der dünne, auf der Abdeckschicht 3 gebildete
Oxidfilm 6 entfernt wird (Fig. 2(b)). Die Beseitigung des
Oxidfilms 6 auf der Abdeckkappe beruht auf der kontinuier
lichen Absorptions- und Desorptionsreaktion von Halogengas
molekülen wie etwa HCl und dem Oxidfilm. Dieser Vorgang
wird als die HCl-Behandlung bei niedriger Temperatur bzw.
Niedertemperatur-HCl-Behanldung bezeichnet. Die Temperatur
bei dieser HCl-Behandlung mit Niedertemperatur kann 450°C
oder weniger betragen. Der Oxidfilm 6 auf der GaAs-Abdeck
schicht 3 wird durch die HCl-Behandlung mit niedriger Tem
peratur vollständig entfernt. Diese niedrige Temperatur-
HCl-Behandlung wurde mit Strömungsraten des Wasserstoffs
von 2,5 slm (Liter je Minute), von AsH₃ (20%) von 10 sccm,
und von HCl (10%) von 40 sccm durchgeführt. AsH₃ wurde zur
Steuerung einer Loslösung von As von der Oberfläche der
GaAs -Abdeckschicht während der Niedertemperatur-HCl-Behand
lung hinzugesetzt. Andere Gase, die As als Bestandteile ha
ben, zum Beispiel Tertialbutylarsin (C₄H₉AsH₂) können für
diesen Zweck eingesetzt werden. Bei diesem Ausführungsbei
spiel beträgt das Verhältnis von AsH₃/HCl 0,5, das eine op
timale Strömungsrate im Fall der Verbesserung des Oberflä
chenzustands bei dem Ätzen mittels HCl-Gas darstellt, wie
dies in der japanischen Patentanmeldungsveröffentlichung
44 869/1993 offenbart ist. Nach der vollständigen Beseiti
gung des Oxidfilms 6 durch die HCl-Behandlung bei niedriger
Temperatur wird die GaAs-Abdeckschicht durch HCl-Gas ge
ätzt. Während der Bearbeitungsdauer bei dieser Ausführungs
form wird ein Ätzen von ungefähr 10 nm (100 Å) durchge
führt.
Nachfolgend wird das Bauteil nach Abschluß der Nieder
temperatur-HCl-Behandlung auf eine Temperatur von 750°C
aufgeheizt, um unter Einsatz einer herkömmlichen Gasätz
technik geätzt zu werden, wobei die Strömungsraten von Was
serstoff, AsH₃ und HCl bei denselben Raten wie bei der vor
hergehenden Niedertemperatur-HCl-Behandlung gehalten werden
(Fig. 2(c)). Eine Ätztiefe von 0,8 µm wird durch dieses
HCl-Gasätzen erzielt, so daß die AlGaAs-Schicht 2 erreicht
wird. Danach wird das Bauteil nach Beendigung des Ätzvor
gangs der MOCVD-Methode unterzogen, bei der die GaAs-
Schicht 4 wieder aufwächst. Hierdurch wird das Bauteil A
(Fig. 2(d)) erhalten. Die Niedertemperatur-HCl-Behandlung
und der Vorgang des Aufwachsens der GaAs-Schicht werden in
derselben Kammer aufeinanderfolgend durchgeführt, wobei die
Wachstumssequenz in Fig. 3 gezeigt ist.
Nachfolgend wird das Verfahren zur Herstellung des Bau
teils B erläutert. Die Schicht 2 aus AlxGa1-xAs (x = 0,48)
mit einer Dicke von 2 µm und die Abdeckschicht 3 aus GaAs
mit einer Dicke von 0,1 µm werden aufeinanderfolgend auf
einem GaAs-Substrat 1, das eine Dicke von 2 µm besitzt, un
ter Einsatz des MOCVD-Verfahrens gebildet. Nachfolgend wird
dieses Bauteil in Atmosphärenumgebung herausgenommen und
dann mit Wasser gewaschen und trocknen gelassen, wobei sich
während dieses Vorgangs der dünne Oxidfilm 6 mit einer
Dicke in der Größenordnung von mehreren Angström bildet.
Das Bauteil wird dann erneut in die MOCVD-Kammer einge
bracht, in der das Bauteil auf 750°C aufgeheizt und durch
das HCl-Ätzverfahren geätzt wird (Fig. 9(b)). Die Strö
mungsraten von Wasserstoff, AsH₃ und HCl bei diesem Gasätz
vorgang sind die gleichen wie bei dem vorstehend beschrie
benen Bauteil A. Unter Aufrechterhaltung der Werte der vor
stehend beschriebenen Parameter wird ein Ätzen von 0,8 µm
durchgeführt. In diesem Fall verbleibt ein Abschnitt des
Oxidfilms 6 auf der Oberfläche der AlGaAs-Schicht 2 nach
dem Ätzen.
Weiterhin wird die GaAs-Schicht 4 zum Aufwachsen auf
dem Bauteil nach Abschluß des Ätzvorgangs unter Einsatz des
MOCVD-Verfahrens gebracht (Fig. 9(c)). Dieser Aufwachsvor
gang führt zu einer Schicht 7, die aufgrund einer von dem
Oxidfilm 6 herrührenden Oxidation verschlechtert ist. Der
HCl-Gasätzvorgang und der Vorgang des Aufwachsenlassens der
GaAs-Schicht 4 werden aufeinanderfolgend in derselben Kam
mer durchgeführt, wobei die Wachstumssequenz hierbei in
Fig. 8 gezeigt ist.
Nachfolgend wird das Verfahren zur Herstellung des Bau
teils C erläutert.
Die Schicht 2 aus AlxGa1-xAs (x = 0,48) mit einer Dicke
von 2 µm wird auf dem 2 µm dicken GaAs-Substrat 1 unter
Einsatz des MOCVD-Verfahrens gebildet (Fig. 10(b)). Das
Bauteil wird in Atmosphärenumgebung herausgenommen und dann
mit Wasser gewaschen, wonach man es trocknen läßt. Während
dieses Vorgangs bildet sich der dünne Oxidfilm 6a. Das Bau
teil wird erneut in die MOCVD-Kammer eingebracht, in der
das Bauteil auf 750°C aufgeheizt und unter Einsatz des HCl-
Ätzvorgangs geätzt wird (Fig. 10(b)). Die Strömungsraten
von Wasserstoff, AsH₃ und HCl bei diesem Gasätzvorgang sind
die gleichen, wie sie beim Bauteil A angegeben wurden. Unter
Einsatz der gleichen, vorstehend beschriebenen Bedingungen
wird ein Ätzen von 0,8 µm bzw. einer Tiefe von 0,8 µm
durchgeführt. In diesem Fall wird der Oxidfilm 6a kaum ge
ätzt. Es wird lediglich die AlGaAs-Schicht 2 geätzt, wobei
der Oxidfilm 6a auf der Oberfläche der AlGaAs-Schicht 6
verbleibt.
Weiterhin wird die GaAs-Schicht 4 zum Aufwachsen auf
dem Bauteil nach Abschluß des Ätzens unter Einsatz des
MOCVD-Verfahrens gebracht (Fig. 10(c)). Der Vorgang des
HCl-Gasätzens und der Vorgang des Aufwachsens der GaAs-
Schicht 4 werden aufeinanderfolgend in derselben Kammer
durchgeführt, wobei die Wachstumsabfolge die gleiche ist
wie beim Beispiel B und in Fig. 8 gezeigt ist.
Nachfolgend werden Ergebnisse von Analysen der Verun
reinigungen (Sauerstoff, Kohlenstoff), die bei jedem Bau
teil auf den Wachstums-Grenzflächen 5 der AlGaAs-Schicht 2
gefunden wurden, beschrieben. Hierbei wurde die Analyse der
in den Bauteilen gefundenen Verunreinigungen unter Verwen
dung des SIMS-Verfahrens oder der Sekundärionenmassenspek
trographie durchgeführt und die Versetzungsdichte
(dislocation density) der aufgewachsenen GaAs-Schicht 4
wurde durch das Rand-Pit-Beobachtungsverfahren (edge-pit
observation) unter Einsatz von geschmolzenem KOH bewertet.
Die Fig. 1(a) und 1(b) zeigen die Ergebnisse der
Analysen der Verunreinigungen auf der Wachstums-Grenzfläche
5, wobei in Fig. 1(a) Kohlenstoff und in Fig. 1(b) Sauer
stoff dargestellt sind. Wie in diesen Figuren angegeben
ist, wurden in den Bauteilen B und C Kohlenstoff und Sauer
stoff auf der Wachstums-Grenzfläche 5 gefunden, wodurch
diese eine "schmutzige" Oberfläche wurde. Weitere Analysen
der Versetzungsdichte (dislocation density) der Bauteile B
und C ergaben, daß das Bauteil C eine Versetzungsdichte von
5 × 10⁸/cm² besaß, was verschlechterte Kristallqualität
ergibt. Das Bauteil B besitzt, verglichen mit dem Bauteil
C, einen besseren Wert aufgrund der GaAs-Abdeckschicht und
hat eine Versetzungsdichte von 4 × 10⁴/cm². Allerdings ist
es erforderlich, daß die Versetzungsdichte in einem Halb
leiterbauelement unterhalb 10⁴/cm² liegt. Daher ist ein
Kristall, der eine Versetzungsdichte von 4 × 10⁴/cm² be
sitzt, nicht für Halbleiterbauelemente geeignet, die hohes
Leistungsvermögen besitzen müssen, so daß seine Verwendung
auf einen kleinen Einsatzbereich beschränkt ist.
Auf der anderen Seite zeigen die Analysen des Bauteils
A, das gemäß dem ersten Ausführungsbeispiel der Erfindung
hergestellt wurde, daß keine Verunreinigungen auf der
Wachstums-Grenzfläche 5 gefunden wurden, und es wurde be
stätigt, daß ein hoher Reinheitsgrad erhalten wurde. Die
Analysen der Versetzungsdichte ergaben, daß deren Wert
1 × 10³/cm² ist, was anzeigt, daß Kristalle sehr hoher
Qualität erhalten wurden. Da die Versetzungsdichte des
GaAs-Substrats ungefähr 500/cm² beträgt und eine aufeinan
derfolgend bzw. nachfolgend durch das MOCVD-Verfahren ge
bildete epitaktische Schicht ungefähr 1 × 10³/cm² hat, be
deutet der vorstehend angegebene Wert, daß das Bauteil
recht hohe Qualität für ein Bauteil besitzt, das durch ein
Aufwachsverfahren nach dem Ätzvorgang hergestellt wurde,
und bedeutet weiterhin, daß sowohl die Reinheit der Wachs
tums-Grenzfläche als auch die Kristallinität
(Kristallisationsgrad) der aufgewachsenen Kristallschicht
keineswegs einem Bauteil unterlegen sind, das durch das
aufeinanderfolgende Wachstum hergestellt wurde. Das vorste
hend Ergebnis wurde zum ersten Mal für ein Al enthaltendes
Bauteil aus AlGaAs mit einem Zusammensetzungsverhältnis von
0,48 erzielt, das sehr stark zum Oxidieren neigt.
Die Tatsache, daß auf der Wachstums-Grenzfläche keine
Verunreinigungen gefunden wurden und hierdurch bei dem er
sten Ausführungsbeispiel die aufgewachsene Kristallschicht
hoher Qualität erhalten wurde, läßt sich folgendermaßen er
läutern. Bei dem Stand der Technik erfordert der kombi
nierte Prozeß aus Trockenätzen und Kristallwachstum, daß
ein Bauteil auf 450°C oder höher aufgeheizt wird, was gemäß
den Ausführungen in "Kondo et al, 19. International Sympo
sium on GaAs and Related Compounds (1992/Karuizawa)" zu ei
ner Transformation bzw. Umsetzung des Oxids auf der Ober
fläche des Halbleitermaterials wie etwa Al₂O₃ und Ga₂O₃ in
äußerste feste und nicht flüchtige Verbindungen führt, die
sich mit der Oberfläche fest verbinden. Wenn dies auftritt,
ist es nahezu unmöglich, die Verbindungen zu entfernen.
Selbst wenn ein Ätzen unter Nicht-Berücksichtigung der vor
stehend beschriebenen Zusammenhänge begonnen wird, können
die Oxidfilme 6 und 6a, die an der Oberfläche fest anhaf
ten, nicht beseitigt werden, und es werden lediglich die
Halbleiterschichten unterhalb der Oxidfilme 6 und 6a geätzt
und entfernt, wie dies in den Fig. 9(a) und 10(a) ge
zeigt ist. Selbst wenn der Ätzvorgang fortschreitet, ver
bleiben die Oxidschichten 6 und 6a auf der Oberfläche, wie
dies in den Fig. 9(b) und 10(b) gezeigt ist. Bei dem
Bauteil C, das die AlGaAs-Schicht 2 auf der Oberfläche be
sitzt, ergibt sich ein Aluminiumoxid mit extrem starker An
haftung, sobald die Oxidschicht 6a mit Al kombiniert ist,
was die Kristallqualität der gewachsenen Schicht ver
schlechtert. Der Grund dafür, daß beim Bauteil B kein ak
zeptables Ergebnis erhalten wurde, besteht darin, daß sich
das Oxid 6 auf der GaAs-Abdeckschicht 3 bei der hohen Tem
peratur während der Durchführung des HCl-Gasätzens in die
feste Verbindung umwandelt, die durch das Gasätzen kaum ge
ätzt wird. Diese Verbindung verbleibt selbst nach dem
Gasätzen, wobei der in dieser Verbindung enthaltende Sauer
stoff eine Oxidation der Oberfläche der AlGaAs-Schicht 2
hervorruft, was die verschlechterte oxidierte Schicht 7 in
der Nähe der Wachstums-Grenzfläche 5 hervorruft. Anders
ausgedrückt, ist es notwendig, die Oxidschicht 6 von der
Oberfläche der GaAs-Abdeckschicht 3 vollständig zu entfer
nen, d. h. den Sauerstoff zu beseitigen, bevor das Ätzen
mittels HCl-Gas erfolgt, so daß das AlGaAs nicht oxidiert
wird, wenn das Ätzen mittels HCl-Gas fortschreitet und die
AlGaAs-Schicht 2 freigelegt wird.
Demgegenüber ermöglicht die Niedertemperatur-HCl-Be
handlung die Beseitigung des Oxidfilms 6 auf der GaAs-Ab
deckschicht 3 vor der Umwandlung in eine feste Verbindung,
wie dies beim Bauteil A bei diesem Ausführungsbeispiel ge
zeigt wurde. Es wurde weiterhin gezeigt, daß aufgrund der
Durchführung des Ätzens mittels HCl-Gas nach der Beseiti
gung des Oxidfilms 6 auf der Abdeckschicht 3 durch die Nie
dertemperatur-HCl-Behandlung die Oberfläche der AlGaAs-
Schicht 2 nach dem Ätzen mittels HCl-Gas ohne irgendwelche
Verunreinigungen sehr rein gemacht werden kann, was es wie
derum ermöglicht, ein Kristallwachstum hoher Qualität zu
erzielen, was zu einer überlegenen Wachstums-Grenzfläche 5
führt. Da, anders ausgedrückt, sich der GaAs-Oxidfilm gemäß
den vorstehenden Ausführungen selbst in eine Verbindung mit
starker Haftkraft umwandelt, wenn er auf 450°C oder höher
aufgeheizt wird, kann ein Reinigungsprozeß bei einer Tempe
ratur von 450°C oder niedriger den Oxidfilm von der GaAs-
Abdeckschicht entfernen, so daß eine Wachstums-Grenzfläche
mit überlegenen Eigenschaften erhalten wird.
Bei dem vorstehend beschriebenen ersten Ausführungsbei
spiel wird die GaAs-Abdeckschicht 3 auf der Oberfläche der
AlGaAs-Schicht 2 ausgebildet und das Bauteil gegenüber der
Atmosphärenumgebung isoliert, auf 450°C oder weniger aufge
heizt und dort gehalten und es wird ihm HCl-Gas, AsH₃ und
Wasserstoffgas zugeführt, so daß der Oxidfilm beseitigt
wird. Das Bauteil wird einem Trockenätzen unter Einsatz von
HCl-Gas ausgesetzt, so daß es ausgehend von der Oberfläche
der Abdeckschicht 3 solange geätzt wird, bis die AlGaAs-
Schicht 2 erreicht ist, wonach der Vorgang des Kristall
wachstums folgt. Dieses Verfahren führt zu einer Kristalli
sierung der wiederaufgewachsenen Schicht und führt zu einer
Reinheit der Wachstums-Grenzfläche, die nahezu denselben
Wert wie diejenigen Bauteile haben, die durch aufeinander
folgendes Kristallwachstum hergestellt wurden. Dies ermög
licht es, ein Halbleiterbauelement in einfacher Weise her
zustellen, das keinen Leckstrom besitzt und gute Betriebs
eigenschaften hat.
Da weiterhin die Wachstums-Grenzfläche hohen Reinheits
grad besitzen kann, ist es möglich, die Wachstums-Grenzflä
che auf einem aktiven Bereich des Halbleiterbauelements
vorzusehen, was einen größeren Freiheitsgrad bei der Ge
staltung des Verfahrens zur Herstellung von Halbleiterbaue
lementen bringt.
Auch wenn bei dem ersten Ausführungsbeispiel AlGaAs für
die aufgewachsene Schicht sowie GaAs für die Abdeckschicht
eingesetzt wurden, kann die Erfindung weiterhin auch mit
gleicher Wirksamkeit wie bei dem ersten Ausführungsbeispiel
in Fällen eingesetzt werden, bei denen andere Halbleiterma
terialien wie etwa Si, Ge und Verbindungen der Gruppe III-V
eingesetzt werden. Es ist ebenfalls möglich, den Vorgang
der Bildung der Abdeckschicht entfallen zu lassen. Falls
jedoch, wie vorstehend erläutert, in der Schicht, auf der
das Rekristallisierungswachstums durchzuführen ist, ein
leicht oxidierbares Material wie etwa Al enthalten ist, wä
re es äußerst schwierig, den Oxidfilm zu entfernen. Daher
ist es möglich, das gesamte Verfahren noch weiter zu per
fektionieren, indem die Abdeckschicht, die kein Element wie
etwa Al enthält, aufgebracht wird. Ferner wird bei dem vor
stehend beschriebenen Ausführungsbeispiel AlH₃-Gas während
der Niedertemperatur-HCl-Behandlung zugeführt, um eine
Oberflächenrauhigkeit aufgrund einer exzessiven Desorption
von As zu verhindern. Wenn die Erfindung bei anderen Halb
leitermaterialien der Gruppe III-V eingesetzt wird, sollte
ein Gas zugeführt werden, das hinsichtlich der Materialien,
die der Niedertemperatur-HCl-Behandlung unterliegen, ausge
wählt und im Hinblick auf die Steuerung der Desorption der
Elemente der Gruppe V ausgelegt ist. Falls beispielsweise
für den Halbleiter Phosphor enthaltende Materialien wie et
wa InP, GaP oder dergleichen eingesetzt werden, sollte
Phosphin (PH₃), Tertialbutylphosphine (C₄H₉PH₂) oder der
gleichen zugeführt werden. Wenn Stickstoff enthaltende
Halbleitermaterilien wie etwa GaN eingesetzt werden, sollte
Gas wie etwa Ammoniak (NH₃) zugeführt werden.
Auch wenn bei dem ersten Ausführungsbeispiel das Kri
stallwachstum auf der AlGaAs-Schicht durchgeführt wird,
können weiterhin andere Schichten unter Erzielung derselben
Ergebnisse wie beim ersten Ausführungsbeispiel benutzt wer
den, z. B. eine Schicht mit Quantensenkenstruktur, die eine
Al enthaltende Schicht aufweist, oder eine Schicht mit la
miniertem Aufbau wie etwa eine unter Beanspruchung stehende
Übergitter-Schicht.
Ferner wird bei dem ersten Ausführungsbeispiel das Kri
stallwachstum auf der AlGaAs-Schicht durchgeführt. Falls
jedoch eine Schicht, die Al als Bestandteil enthält, auf
einem Halbleitersubstrat aufgebracht wird, wird eine kein
Al enthaltende Abdeckschicht auf der Al enthaltenden
Schicht angeordnet und es wird nach der Durchführung der
HCl-Behandlung auf der Oberfläche ein Trockenätzen solange
ausgeführt, bis das Halbleitersubstrat erreicht ist. Die
gewünschte Halbleiterschicht wird dann durch Rekristalli
sierungswachstum auf der durch das Trockenätzen freigeleg
ten Kristalloberfläche des Halbleitersubstrats aufgebracht.
Daher wird während des Vorgangs des Ätzens der Al enthal
tenden Schicht die Bildung von Aluminiumoxid, das eine hohe
Bindekraft besitzt, vermieden und es wird die Ansammlung
von Verunreinigungen, die sich auf der Wachstums-Grenzflä
che nach dem Trockenätzen ansammeln könnten, vermieden. Die
an der Wachstums-Grenzfläche vorhandenen Verunreinigungen
sind verringert und es wird eine aufgewachsene Schicht mit
überlegenen Kristalleigenschaften erhalten.
Ferner kann bei dem ersten Ausführungsbeispiel ein Mas
kierungsmuster auf der Oberfläche der Halbleiterschicht der
Durchführung der Niedertemperatur-HCl-Behandlung angeordnet
werden, so daß sowohl die Niedertemperatur-HCl-Behandlung
als auch das Trockenätzen und das Aufwachsen jeweils selek
tiv stattfinden. Dies ergibt dasselbe Ergebnis.
Auch wenn bei dem ersten Ausführungsbeispiel die Nie
dertemperatur-HCl-Behandlung, das Ätzen mittels HCl-Gas und
das epitaktische Aufwachsen sukzessiv als kombinierte Pro
zeß innerhalb der gleichen Kammer durchgeführt werden, ist
es lediglich erforderlich, daß die Halbleiterschichten zwi
schen diesen Prozessen nicht der Atmosphärenumgebung ausge
setzt werden. Anders ausgedrückt ist es akzeptabel, daß je
der Prozeß seine eigene Kammer besitzt, wobei alle Kammern
miteinander verbunden sind und der Wafer von einer zu ande
ren Kammer in einer Vakuum- oder Wasserstoff-Umgebung oder
einer Edelgas-Umgebung transportiert wird, so daß der Wafer
bei jedem Vorgang nicht der Atmosphärenumgebung ausgesetzt
wird. Wie in Fig. 5 gezeigt ist, ist es z. B. möglich, die
Abfolge derart festzulegen, daß die Niedertemperatur-HCl-
Behandlung und das Ätzen mittels HCl-Gas in einer Kammer
durchgeführt werden und dann der Wafer in die Aufwachskam
mer für Rekristallisierungswachstum transportiert wird, oh
ne den Wafer der Atmosphärenumgebung auszusetzen. Dies
führt zum selben Ergebnis.
Obwohl bei dem vorstehend beschriebenen ersten Ausfüh
rungsbeispiel HCl-Gas bei der Niedertemperatur-Behandlung
eingesetzt wird, um den Oxidfilm zu entfernen, kann die Er
findung weiterhin auch mit anderen Halogengasen durchge
führt werden, die als Ätzgase einzusetzen sind, wie etwa
HCl, Cl₂ usw. als Chlorgas; HBr, CH₃Br usw. als Bromgas
oder CH₃I usw. als Jodgas. Dies führt zum dem gleichen Er
gebnissen.
Auch wenn bei dem ersten Ausführungsbeispiel das glei
che Gas sowohl für die Niedertemperatur-Behandlung zur Be
seitigung des Oxids als auch für das Gasätzen nach der Nie
dertemperatur-Behandlung eingesetzt wurde, ist es fernen
möglich, unterschiedliche Gase für die beiden Prozesse ein
zusetzen. Jedoch ist es wünschenswert, dasselbe Gas für die
beiden Prozesse zu verwenden, da dann keine Notwendigkeit
des Ersatzes des Gases besteht und der Herstellungsvorgang
einfacher ist.
Weiterhin ist es auch möglich, ein anderes Trockenätz
verfahren nach der Niedertemperatur-Behandlung wie etwa das
Plasmaätzen, das Ionenstrahlätzen oder dergleichen, anstel
le des Gasätzens einzusetzen. Dies führt zum gleichen Er
gebnis.
Auch wenn bei dem ersten Ausführungsbeispiel das MOCVD-
Verfahren für das Rekristallisierungswachstum eingesetzt
wurde, können auch andere Verfahren für Rekristallisie
rungswachstum wie etwa CVD (chemische Dampfabscheidung),
MBE (Molekularstrahl-Epitaxie), GSMBE (Gasquellen-Moleku
larstrahl-Epitaxie), CBE (Epitaxie mittels chemischem
Strahl) oder dergleichen unter Erzielung desselben Ergeb
nisses eingesetzt werden.
Nachstehend wird ein zweites Ausführungsbeispiel der
Erfindung erläutert. Das zweite Ausführungsbeispiel unter
scheidet sich vom ersten Ausführungsbeispiel dahingehend,
daß es nicht über einen Gasätzvorgang bei hoher Temperatur
verfügt, sondern sich der Vorgang des Rekristallisierungs
wachstums unmittelbar an die Niedertemperatur-HCl-Behand
lung anschließt. Bei dem ersten Ausführungsbeispiel wurde
ein kombinierter Prozeß aus Niedertemperatur-HCl-Behand
lung, HCl-Gas-Ätzung bei hoher Temperatur und Rekristalli
sierungswachstum erläutert. Nachstehend wird der Grund er
läutert, weshalb bei dem ersten Ausführungsbeispiel das Ät
zen mittels HCl-Gas bei hoher Temperatur eingesetzt wurde.
Fig. 6 zeigt die Beziehung zwischen der Ätzrate und der
Ätztemperatur, wenn GaAs einem Ätzen mittels HCl-Gas ausge
setzt wird. Wie in Fig. 6 gezeigt ist, erhöht sich die Ätz
rate exponentiell mit einer Zunahme der Temperatur. Dies
liegt daran, daß die chemische Reaktion zwischen dem Ätzgas
und dem Halbleitermaterial beschleunigt wird, wenn sich die
Temperatur erhöht. Bei der Temperatur, die für die Nieder
temperatur-HCl-Behandlung geeignet ist und bei 450°C oder
darunter liegt, ist die Ätzrate extrem klein. Aus Fig. 6
ist ersichtlich, daß die Ätzrate bei dieser Temperatur
kleiner ist als 1 nm/min (10 A/min). Daher würde es lange
Zeit brauchen, bis die gewünschte Ätztiefe (z. B. 1 µm) er
halten würde und es wäre folglich nicht praktikabel, die
Oberflächenbehandlung unter Einsatz von HCl-Gas bei niedri
ger Temperatur zum Ätzen einer Halbleiterschicht einzuset
zen. Aus diesem Grund ist beim ersten Ausführungsbeispiel
die Niedertemperatur-HCl-Behandlung auf dem Zweck der Ober
flächenreinigung zur Beseitigung von Oxiden auf der Ober
fläche begrenzt und es wird das Ätzen mittels HCl-Gas bei
hoher Temperatur mit einer hohen Ätzrate bei der Temperatur
von 750°C anschließend durchgeführt.
Jedoch passiert es manchmal bei dem Verfahren zum Her
stellen von Halbleiterbauelementen, daß eine Ätztiefe von 1
bis 10 nm ausreichend ist. Falls die Halbleiterschicht
keine Elemente mit starker Bindungskraft wie etwa Al ent
hält, ist es nicht notwendig, die Abdeckschicht zu erzeug
en, und es ist demzufolge nicht notwendig, den Verfahrens
schritt der Beseitigung der Abdeckschicht vorzusehen. In
einem solchen Fall ist das Hochtemperaturätzen mit hoher
Ätzrate nicht erforderlich. Es ist möglich, ein gewünschtes
Ätzen dadurch zu erhalten, daß zunächst der Oxidfilm durch
die Niedertemperatur-HCl-Behandlung beseitigt und dann das
Bauteil mittels desselben Gases, das bei der Niedertempera
tur-HCl-Behandlung eingesetzt wurde, geätzt wird. Anders
ausgedrückt kann jedes Mittel, das in Abhängigkeit von der
notwendigen Ätztiefe geeignet ist, eingesetzt werden.
Daher wird unter Isolation des Bauteils gegenüber der
Atmosphärenumgebung die beim ersten Ausführungsbeispiel be
schriebene Niedertemperatur-HCl-Behandlung auf die Oberflä
che der Halbleiterschicht ausgeübt, das Halbleitermaterial
unter derselben Bedingung wie bei der Niedertemperatur-HCl-
Behandlung geätzt und eine weitere Halbleiterschicht durch
Kristallwachstum aufgebracht. Daher kann die Halbleiter
schicht nach der Beseitigung der Verunreinigungen auf der
zu der Wachstums-Grenzfläche der Halbleiterschicht werden
den Oberfläche ohne Ersatz des Gases geätzt werden und eine
weitere Halbleiterschicht kann zum Wachsen mittels Kri
stallwachstums gebracht werden. Folglich kann ein Halblei
terbauelement, das eine saubere aufgewachsene Schicht und
hervorragende Kristalleigenschaften der rekristallisierten
Schicht bzw. Kristallschicht besitzt, in einfacher Weise
hergestellt werden. Falls keine Notwendigkeit zum
Trockenätzen nach der Niedertemperatur-HCl-Behandlung be
steht, kann der Trockenätzvorgang entfallen. Anders ausge
drückt kann das Kristallwachstum unmittelbar im Anschluß an
die Niedertemperatur-HCl-Behandlung vorgesehen werden und
es läßt sich ein zufriedenstellendes Ergebnis wie beim
zweiten Ausführungsbeispiel erzielen.
Nachstehend wird ein drittes Ausführungsbeispiel der
Erfindung erläutert.
Als drittes Ausführungsbeispiel wird ein Verfahren zur
Herstellung eines bipolaren Transistors mit Heteroübergang
(HBT = heterojunction bipolar transistor) beschrieben, bei
dem der kombinierte, die Niedertemperatur-HCl-Behandlung
enthaltende, bei dem ersten und zweiten Ausführungsbeispiel
beschriebene Prozeß eingesetzt wird.
Die Fig. 7(a) bis 7(k) zeigen Querschnittsansichten,
in denen die hauptsächlichen Verfahrensschritte zur Her
stellung des bipolaren Transistors das (HBT) mit Hetero
übergang gemäß dem dritten Ausführungsbeispiel der Erfin
dung veranschaulicht sind. In den Figuren bezeichnet das
Bezugszeichen 10 ein S.I. GaAs-Substrat, das Bezugszeichen
11 eine Schicht aus n⁺-GaAs, das Bezugszeichen 12 eine
Schicht aus n-GaAs, das Bezugszeichen 13 eine Basisschicht
aus p⁺-AlGaAs, das Bezugszeichen 14 eine Abdeckschicht p⁺-
GaAs, das Bezugszeichen 15 einen SiN-Film, das Bezugszei
chen 16 eine externe Basisschicht aus p⁺-GaAs, das Bezugs
zeichen 17 eine Kontaktschicht aus p⁺-InGaAs, das Bezugs
zeichen einen SiO-Film, das Bezugszeichen 19 eine Emitter
schicht aus n-AlGaAs, das Bezugszeichen 20 eine Kontakt
schicht aus n⁺-InGaAs, das Bezugszeichen 21 einen SiN-Film,
das Bezugszeichen 22 eine Öffnung, das Bezugszeichen 23 ei
ne Ausnehmung, das Bezugszeichen 24 einen SiN-Film, das Be
zugszeichen 25 einen Kollektoranschluß aus n⁺-GaAs, das Be
zugszeichen 26 eine Kontaktschicht aus n⁺-InGaAs, das Be
zugszeichen 27 eine Kollektorelektrode, das Bezugszeichen
28 eine Basiselektrode und das Bezugszeichen 29 eine Emit
terelektrode.
Es wird nun das Verfahren zur Herstellung eines bipola
ren Transistors mit Heteroübergang gemäß dem dritten Aus
führungsbeispiel erläutert. Zunächst läßt man die Schicht
11 aus n⁺-GaAs, die Schicht 12 aus n-GaAs, die Basisschicht
13 aus p⁺-AlGaAs und die Abdeckschicht 14 aus p⁺-GaAs epi
taktisch auf dem halbisolierenden GaAs-Substrat 10 unter
Einsatz des MOCVD-Verfahrens aufwachsen, wie es Fig. 7(a)
gezeigt ist. Nach Aufbringen des SiN-Films 15 auf dem epi
taktisch vorbereiteten oder hergestellten Wafer wird der
SiN-Film 15 entfernt, wobei lediglich ein Abschnitt zurück
bleibt, der derart geformt wurde, daß er die Emitterschicht
bildet. Die Basisschicht 13 aus p⁺-AlGaAs wird mit allmäh
licher Veränderung derart hergestellt, daß die der n-GaAs-
Schicht 12 zugewandte Seite aus GaAs besteht und die der
Abdeckschicht 14 aus p⁺-GaAs zugewandte Seite aus
Al0,1Ga0,9As besteht. Nachfolgend läßt man die externe Ba
sisschicht 16 aus p⁺-GaAs und die Kontaktschicht 17 aus p⁺-
InGaAs selektiv unter Heranziehung des SiN-Films 15 als se
lektive Maske aufwachsen, wie es in Fig. 7(b) gezeigt ist.
Wenn dies durchgeführt ist, wird die Abdeckschicht 14 aus
p⁺-GaAs durch anfängliches Anwenden der Niedertemperatur-
HCl-Behandlung und nachfolgendes Ermöglichen des selektiven
Rekristallisierungswachstums gereinigt und folglich die
Wachstums-Grenzfläche mit demselben Ausmaß an Reinheit ge
halten bzw. erzielt, wie es durch aufeinanderfolgendes
Wachstum erreicht werden würde.
Wie in Fig. 7(c) gezeigt ist, wird nach der Ausbildung
des SiO-Films 18 der SiN-Film 15 entfernt, wodurch ein Ab
schnitt geschaffen wird, der später zum Emitter wird. Wei
terhin läßt man, wie in Fig. 7(d) gezeigt ist, die Emitter
schicht 19 aus n-AlGaAs und die Kontaktschicht 20 aus n⁺-
InGaAs selektiv unter Einsatz des anhand des ersten Ausfüh
rungsbeispiels beschriebenen Verfahrens aufwachsen; d. h.,
daß vor dem selektiven Wachstum die Niedertemperatur-HCl-
Behandlung und ein Ätzvorgang mittels HCl-Gas zur Beseiti
gung der Abdeckschicht 14 aus p⁺-GaAs durchgeführt werden,
wodurch die Basisschicht 13 aus p⁺-AlGaAs freigelegt wird,
wonach man die Emitterschicht 19 aus n-AlGaAs und die Kon
taktschicht 20 aus n⁺-InGaAs selektiv wiederaufwachsen
läßt. Falls das vorstehend erwähnte Verfahren nicht einge
setzt wird, verbleibt eine große Oxidmenge an der Wachs
tums-Grenzfläche (wiedergewachsene Grenzfläche) zwischen
der Basisschicht aus p⁺-AlGaAs und der Emitterschicht n-
AlGaAs, was zu einer Verschlechterung der Eigenschaften des
bipolaren Transistors mit Heteroübergang führt.
Danach wird, wie in Fig. 7(e) gezeigt ist, der SiN-Film
21 gebildet und, wie in Fig. 7(f) dargestellt ist, in dem
SiN-Film 21 die Öffnung 22 dort, wo die Kollektorschicht zu
bilden ist, hergestellt. Nachfolgend wird, wie in Fig. 7(g)
gezeigt ist, die Ausnehmung 23 durch Durchätzen bis zum Er
reichen der Schicht 11 aus n⁺-GaAs unter Einsatz des SiN-
Films 21 als selektive Maske bzw. Ätzmaske gebildet. Danach
wird, wie in Fig. 7(h) gezeigt ist, nach dem Ausbilden des
SiN-Films 24 auf der gesamten Oberfläche der einzige Ab
schnitt in der Ausnehmung 23, in dem die Kollektorschicht
aufgewachsen wird, geöffnet. Ferner läßt man, wie in Fig.
7(i) gezeigt ist, die Kollektorschicht 25 aus n-GaAs und
die Kontaktschicht 26 aus n⁺-InGaAs selektiv aufwachsen.
Wenn dies durchgeführt wird, ist dann, wenn das selektive
Wiederwachsen bzw. Aufwachsen (selective regrowth) nach der
Niedertemperatur-HCl-Behandlung durchgeführt wird, die
Oberfläche der Schicht aus n⁺-GaAs gereinigt und die Wachs
tums-Grenzfläche kann bei demselben Reinheitsgrad wie bei
aufeinanderfolgendem Wachstum gehalten werden.
Nachfolgend werden, wie in Fig. 7(j) gezeigt ist, die
SiN-Filme 21 und 24, die gemeinsam gebildet wurden, mit
Ausnahme eines Abschnitts, der der Seitenwand des Kollek
tors 25 eng benachbart ist, entfernt. Weiterhin wird der
Abschnitt des SiO-Films 18, in dem die Basiselektrode anzu
ordnen ist, geöffnet. Bei dem vorstehenden Vorgang besteht
der Grund des selektiven Einsatzes von SiN und SiO als iso
lierender Film in der Erleichterung der selektiven Entfer
nung eines isolierenden Films. Nachfolgend werden die Emit
terelektrode 29, die Basiselektrode 28 und die Kollektore
lektrode 27 gebildet, wie dies in Fig. 7(k) gezeigt ist.
Wie vorstehend erläutert, enthält das Verfahren zur
Herstellung des bipolaren Transistors mit Heteroübergang
drei selektive Wiederwachsvorgänge bzw. Nachwachsvorgänge
(regrowth). Falls eine Verunreinigung wie etwa Sauerstoff
auf der Grenzfläche zwischen der Emitterschicht 14 und der
Basisschicht 16 während des Nachwachsvorgangs der Emitter
schicht 19 vorhanden ist, führt dies zu einer Erhöhung ei
nes Leckstroms und es kann keine korrekte Funktion des
Transistors erhalten werden.
Falls jedoch die kombinierten, die anhand des ersten
Ausführungsbeispiels erläuterte Niedertemperatur-HCl-Be
handlung enthaltenden Prozesse in die Prozesse eingeglie
dert werden, die das selektive Nachwachsen enthalten, kön
nen das Kristallwachstum der nachgewachsenen Schicht und
die Reinheit der Wachstums-Grenzfläche bzw. Nachwachs-
Grenzfläche bei demselben Reinheitsgrad wie in dem Fall,
bei dem die nachgewachsene Schicht und die Grenzfläche auf
einanderfolgend geformt worden sind, gehalten werden, wo
durch die Möglichkeit eines Leckstroms ausgeschlossen und
die Herstellung eines bipolaren Transistors mit Heteroüber
gang mit hohem Leistungsvermögen und gewünschten Eigen
schaften sichergestellt wird.
Nachstehend wird ein viertes Ausführungsbeispiel der
Erfindung erläutert.
Als viertes Ausführungsbeispiel der Erfindung wird ein
Verfahren zur Herstellung eines Halbleiterlasers mit ver
grabener Rippe (Steg) eingesetzt, bei dem der bei dem er
sten und zweiten Ausführungsbeispiel erläuterte kombi
nierte, die Niedertemperatur-HCl-Behandlung enthaltende
Prozeß eingesetzt wird.
Die Fig. 12(a) bis 12(d) zeigen Querschnittsansich
ten zur Veranschaulichung eines Verfahrens zur Herstellung
eines in Übereinstimmung mit diesem Ausführungsbeispiel
stehenden Halbleiterlasers mit vergrabener Rippe bzw. Lei
ste (ridge). Das Bezugszeichen 31 bezeichnet eine Schicht
aus n-GaAs, das Bezugszeichen 32 eine Schicht aus n-AlGaAs
und das Bezugszeichen 23 eine aktive Schicht, die einen
Quantensenkenaufbau mit mehreren AlGaAs-Schichten mit un
terschiedlichen Al-Verhältnissen bzw. -Anteilen bildet. Das
Bezugzeichen 34 bezeichnet eine Schicht aus p-AlGaAs, das
Bezugszeichen 35 eine Abdeckschicht aus p-GaAs, das Bezugs
zeichen 36 einen SiN-Film, das Bezugszeichen 37 eine Strom
sperrschicht aus n-GaAs, das Bezugszeichen 38 eine Abdeck
schicht aus p-GaAs und das Bezugszeichen 39 eine Kontakt
schicht aus p-GaAs.
Nachfolgend wird das Herstellungsverfahren erläutert.
Zunächst läßt man, wie in Fig. 12(a) gezeigt ist, die
Schicht 32 aus n-AlGaAs, die aktive Schicht 33 mit Quanten
senkenaufbau, die Schicht 34 aus p-AlGaAs und die Abdeck
schicht 35 aus p-GaAs aufeinanderfolgend auf dem Substrat
31 aus n-GaAs aufwachsen, wonach der SiN-Film 36 auf der
Abdeckschicht 35 gebildet und dann dieser SiN-Film 36 so
gemustert bzw. geformt wird, daß er streifenförmige Gestalt
besitzt.
Nachfolgend wird, wie in Fig. 12(b) gezeigt ist, ein
als natürlicher Vorgang auf der Abdeckschicht 35 gebildeter
Oxidfilm unter Verwendung des SiN-Films 36 als Maske da
durch entfernt, daß, wie dies beim ersten Ausführungsbei
spiel erläutert wurde, HCl-Gas, AsH₃ und Wasserstoffgas zu
geführt werden, wobei die Temperatur bei 450°C gehalten
wird. Das Bauteil wird dann mittels HCl-Gas, AsH₃-Gas und
Wasserstoffgas bei einer Temperatur von 750°C in der glei
chen Kammer wie beim vorstehenden Schritt behandelt, so daß
es zur Bildung einer Rippe bzw. eines Stegs oder einer Lei
ste trockengeätzt wird. Danach läßt man in der gleichen
Kammer wie bei dem vorstehenden Schritt die Stromsperr
schicht 37 und die Abdeckschicht 38 aus p-GaAs unter Ein
satz des MOCVD-Verfahrens aufwachsen, wonach der SiN-Film
36 entfernt und die Kontaktschicht 39 gebildet wird.
Der herkömmliche Laser mit vergrabenem Steg wurde da
durch hergestellt, daß die Abdeckschicht 35 und die Schicht
34 aus p-AlGaAs zur Bildung des Stegs bei einer Temperatur
von 450°C oder mehr geätzt wurden und man die Stromsperr
schicht 37 selektiv derart nachwachsen ließ, daß sie den
Steg umgibt. Daher ist es wahrscheinlich, daß die Nach
wachs-Grenzfläche der Stromsperrschicht 37 durch Verunrei
nigungen verunreinigt ist oder das Kristallwachstum der
Stromsperrschicht 37 derart verschlechtert ist, daß ein
Leckstrom auftritt. Bei dem Verfahren zur Herstellung eines
Halbleiterlasers gemäß dem vierten Ausführungsbeispiel ist
es jedoch möglich, sowohl die Nachwachs-Grenzfläche der
Stromsperrschicht 37 rein zu halten als auch ein besseres
Kristallwachstum der Stromsperrschicht 37 zu erzielen, so
daß ein Halbleiterlaser mit vergrabenem Steg mit hervorra
genden Eigenschaften erhalten wird.
Nachfolgend wird ein fünftes Ausführungsbeispiel der
Erfindung erläutert.
Als fünftes Ausführungsbeispiel der Erfindung wird ein
Verfahren zur Herstellung eines Halbleiterlasers mit ver
grabenem Steg beschrieben, bei dem der anhand des ersten
und zweiten Ausführungsbeispiels beschriebene kombinierte,
die Niedertemperatur-HCl-Behandlung enthaltende Prozeß ein
gesetzt wird.
Die Fig. 13(a) bis 13(d) zeigen Querschnittsansich
ten zur Veranschaulichung des Verfahrens zur Herstellung
eines Halbleiterlasers mit vergrabenem Steg gemäß dem fünf
ten Ausführungsbeispiel. Das Bezugszeichen 40 bezeichnet
eine Stromsperrschicht aus GaAs mit hohem Widerstandswert
und dieselben Bezugszeichen wie in Fig. 12(a) bis 12(d)
bezeichnen die gleichen oder entsprechende Teile.
Nachstehend wird das Herstellungsverfahren erläutert.
Zunächst läßt man, wie in Fig. 13(a) gezeigt ist, die
Schicht 32 aus n-AlGaAs, die aktive Schicht 33 mit Quanten
senkenaufbau, die Schicht 34 aus p-AlGaAs und die Abdeck
schicht 35 aus p-GaAs aufeinanderfolgend auf dem Substrat
21 aus n-GaAs aufwachsen. Danach wird der SiN-Film 36 auf
der Schicht 34 aus p-GaAs gebildet, der derart mit Muster
versehen wird, daß er streifenförmige Gestalt erhält.
Anschließend wird das Bauteil, wie in Fig. 13(b) ge
zeigt ist, dem Mischgas aus HCl, AsH₃ und Wasserstoff bei
einer Temperatur von 450°C oder weniger innerhalb der Kam
mer zur Beseitigung des in natürlicher Weise auf der Ab
deckschicht 35 entstandenen Oxidfilms ausgesetzt, wobei der
SiN-Film 36 als Maske dient. Danach wird das Bauteil wei
terhin dem Mischgas aus HCl, AsH₃ und Wasserstoff bei einer
Temperatur von 750°C oder höher innerhalb der gleichen Kam
mer ausgesetzt, um die Abdeckschicht 35, die Schicht 34 aus
p-AlGaAs, die aktive AlGaAs-Schicht 33 mit Quantensenken
aufbau und die Schicht 32 aus n-AlGaAs derart trockenzuät
zen, daß sie einen Steg bilden. Hierauf werden die hohen
Widerstand besitzende Stromsperrschicht 40 aus GaAs und die
Abdeckschicht 38 aus p-GaAs nach dem vorstehend beschriebe
nen Ätzvorgang auf der freigelegten Oberfläche der Schicht
32 aus n-AlGaAs gebildet, und zwar unter Einsatz des MOCVD-
Verfahrens. Danach wird der SiN-Film 36 entfernt und die
Kontaktschicht 39 gebildet.
Bei dem vorstehend erläuterten fünften Ausführungsbei
spiel des Halbleiterlasers mit vergrabenem Steg wird die
Niedertemperatur-HCl-Behandlung bei der Oberfläche der Ab
deckschicht 35 eingesetzt und danach die Abdeckschicht 35
und die Schicht 34 aus p-AlGaAs trockengeätzt. Dann werden
die aktive AlGaAs-Schicht 33 mit Quantensenkenstruktur und
der obere Abschnitt der Schicht 32 aus n-AlGaAs weiterge
ätzt und dann die Stromsperrschicht 40 mit hohem Widerstand
auf der freigelegten Oberfläche nach dem Ätzvorgang aufge
wachsen. Daher ist es möglich, die Schicht aus p-AlGaAs und
die aktive AlGaAs-Schicht 33 mit Quantensenkenaufbau zu ät
zen, ohne dem l die Bildung eines festen Oxids zu ermögli
chen. Folglich kann die Nachwachs-Grenzfläche der hohen Wi
derstand besitzenden Stromsperrschicht 14 sauber gehalten
und das Kristallwachstum der Stromsperrschicht 40 verbes
sert werden, wodurch sich ein Laser mit vergrabenem Steg
mit hervorragenden Eigenschaften ergibt.
Die bei dem ersten und zweiten Ausführungsbeispiel be
schriebenen Prozesse können bei einem Verfahren zur Her
stellung eines Halbleiterbauelements eingesetzt werden, das
ein saubere Grenzfläche zwischen einem Substratkristall und
einer rekristallisierten Schicht erfordert, und ist nicht
auf eine bestimmte Art von Halbleiterbauelementen be
schränkt. In dieser Hinsicht werden die beim ersten und
zweiten Ausführungsbeispiel beschriebenen kombinierten Pro
zesse bei dem dritten, vierten und fünften Ausführungsbei
spiel bei Verfahren zur Herstellung eines bipolaren Transi
stors mit Heteroübergang und eines Halbleiterlasers mit
vergrabenem Steg eingesetzt. Jedoch läßt sich die Erfindung
auch bei Verfahren zur Herstellung anderer Halbleiterbaue
lemente einsetzen und es lassen sich in einfacher Weise
Halbleiterbauelemente erhalten, die besseres Leistungsver
mögen als diejenigen besitzen, die nach dem herkömmlichen
Verfahren gefertigt werden.
Nachstehend wird ein sechstes Ausführungsbeispiel der
Erfindung erläutert.
Beim ersten Ausführungsbeispiel wurde beschrieben, daß
die Oberfläche der GaAs-Abdeckschicht des Bauteils der Nie
dertemperatur-HCl-Behandlung ausgesetzt, dann das Bauteil
bis zum Erreichen der AlGaAs-Schicht trockengeätzt und
schließlich das Rekristallisierungswachstum durchgeführt
wurde. Bei dem sechsten Ausführungsbeispiel wird gezeigt,
daß der gleiche Vorgang wie bei der vorstehend beschriebe
nen Niedertemperatur-HCl-Behandlung separat zur Reinigung
einer Kristalloberfläche eines Halbleiters eingesetzt wer
den kann, wobei das Bauteil der gasförmigen, Halogengas
enthaltenden Umgebung bei einer Temperatur 450°C oder nied
riger ausgesetzt wird, so daß der Oxidfilm durch die Ab
sorptions- und Desortionsreaktion zwischen den Halogengas
molekülen und dem als natürlichem Vorgang auf dem Bauteil
gebildeten Oxidfilm entfernt wird. Als Beispiel wird ein
GaAs-Substrat bei einer Temperatur von 450°C oder weniger
gehalten und einem Mischgas ausgesetzt, das HCl, Wasser
stoff und AsH₃ enthält. Der Oxidfilm ist dann entfernt und
es wird ein GaAs-Substrat, das eine saubere Kristallober
fläche besitzt, erhalten.
Gemäß dem vorstehend beschriebenen Verfahren zur Reini
gung einer Halbleiterkristalloberfläche wird der Oxidfilm
auf der Halbleiter-Kristalloberfläche nicht über 450°C er
hitzt, was zu einer Umwandlung des Oxidfilms in eine feste
Verbindung führen würde, und der Oxidfilm wird durch die
Absorptions- und Desorptionsreaktion zwischen den Gasmole
külen des Halogengases und dem Oxidfilm entfernt, so daß
sich ein Halbleiter ergibt, der eine saubere Kristallober
fläche hat.
Nachstehend wird ein siebtes Ausführungsbeispiel der
Erfindung erläutert.
Bei diesem Ausführungsbeispiel wird ein selektives Auf
wachsen unter Einsatz des beim ersten Ausführungsbeispiel
beschriebenen Verfahrens zur Herstellung eines Halbleiter
bauelements durchgeführt, wobei der mit Muster versehene
bzw. mit spezieller Formgebung versehene Isolierfilm einge
setzt wird.
Die Fig. 14(a) bis 14(e) zeigen Schnittansichten,
die das Verfahren zur Herstellung eines Halbleiterbauele
ments gemäß dem siebten Ausführungsbeispiel der Erfindung
veranschaulichen. Das Bezugszeichen 50 bezeichnet den iso
lierenden Film (Isolierfilm), während die gleichen, auch in
den Fig. 2(a) bis 2(d) verwendeten Bezugszeichen gleiche
oder entsprechende Teile bezeichnen. Der Isolierfilm 15 ist
aus einem Material wie etwa SiN usw. hergestellt, das übli
cherweise zum Maskieren für ein selektives Ätzen eingesetzt
wird. Das Bezugszeichen 51 bezeichnet eine Öffnung, die in
dem Isolierfilm 50 gebildet ist. Diejenigen Prozesse, die
mit einer gestrichelten Linie umgeben sind, werden aufein
anderfolgend innerhalb der MOCVD-Kammer durchgeführt.
Nachstehend wird das Herstellungsverfahren erläutert.
Unter Einsatz des MOCVD-Verfahrens (metallorganische chemi
sche Dampfabscheidung) werden die Schicht 2 aus AlxGa1-xAs
(x = 0,48) mit einer Dicke von 2 µm und die Abdeck
schicht 3 aus GaAs mit einer Dicke von 0,1 µm auf dem GaAs-
Substrat 1 gebildet. Danach wird der SiN-Film 50 auf der
GaAs-Abdeckschicht erzeugt (Fig. 14(a)). Nachfolgend wird
das Substrat 1 aus der MOCVD-Kammer herausgenommen und ein
Photoresistlack (in der Figur nicht dargestellt) auf dem
SiN-Film 50 gebildet. Der Photoresistlack wird einer Be
lichtung zur Musterung bzw. Formgebung unterzogen. Der ge
musterte Photoresistlack wird nun als Maske zur Herstellung
der Öffnung 51 in dem SiN-Film 50 eingesetzt und nachfol
gend entfernt. Während dieses Vorgangs wird der Oxidfilm 6
mit einer Dicke von einigen wenigen bis 10 Å (einige Zehn
tel bis 1 nm) auf der GaAs-Abdeckschicht 3, die durch die
Öffnung 51 freigelegt ist, aufgrund der Reaktion mit der
Umgebungsatmosphäre gebildet (Fig. 14(b)). Danach wird das
Substrat 1 erneut in die MOCVD-Kammer eingebracht, in der
das Substrat 1 auf 350°C innerhalb einer gasförmigen Umge
bung, die Wasserstoffgas und AsH₃-Gas enthält, aufgeheizt
wird und das Substrat unter Aufrechterhaltung der Tempera
tur von 350°C mittels eines Mischgases aus Wasserstoff, Ar
sin (AsH₃) und HCl 50 bis 100 Minuten lang zur Beseitigung
des Oxidfilms 6 auf der Oberfläche der GaAs-Abdeckschicht
behandelt wird (Fig. 14(c)). Dieser Vorgang der Entfernung
der Oxidschicht 6 von der Oberfläche der Abdeckschicht wird
durch die kontinuierliche Absorptions- und Desorptionsreak
tion zwischen dem Halogengas wie etwa HCl und dem Oxidfilm
bewirkt. Unter Einsatz dieser Niedertemperatur-HCl-Behand
lung wird der Oxidfilm auf der Oberfläche der GaAs-Abdeck
schicht vollständig beseitigt. Diese Niedertemperatur-HCl-
Behandlung wird mit nachstehenden Strömungsraten durchge
führt: Wasserstoff 2,5 slm (l/min), AsH₃ (20%) 10 sccm
(ccm/min), und HCl (10%) 40 sccm. Nach vollständiger Besei
tigung des Oxidfilms 6 durch diese Niedertemperatur-HCL-Be
handlung wird die Abdeckschicht 3 aus GaAs geätzt. Während
der bei diesem Ausführungsbeispiel angenommenen Zeitdauer
werden ungefähr 10 nm geätzt.
Nachfolgend wird unter Einsatz des üblichen Verfahrens
des Ätzens mittels HCl-Gas das Bauteil nach Abschluß der
Niedertemperatur-HCl-Behandlung im Bereich seiner GaAs-Ab
deckschicht 3 und AlGaAs 02836 00070 552 001000280000000200012000285910272500040 0002019510922 00004 02717-Schicht 2 geätzt, wobei der Iso
lierfilm 50 als Maske dient, die Temperatur bei 750°C ge
halten wird und die Strömungsraten von Wasserstoff AsH₃ und
HCl bei dem gleichen Werten wie bei der Niedertemperatur-
HCl-Behandlung gehalten werden (Fig. 14(d)). Durch dieses
HCl-Gas-Ätzen werden 0,8 µm geätzt, so daß das Ätzen halb
wegs durch die AlGaAs-Schicht 2 reicht.
Anschließend läßt man die GaAs-Schicht 4 selektiv unter
Einsatz des MOCVD-Verfahrens auf dem Abschnitt der AlGaAs-
Schicht 2 nachwachsen, die durch das vorstehend angegebene
Ätzen freigelegt wurde, wobei der Isolierfilm 60 die Maske
bildet. Schließlich wird der Isolierfilm 50 entfernt, um
das in Fig. 14(e) gezeigte Halbleiterbauelement zu erhal
ten.
Bei diesem Ausführungsbeispiel wird der Isolierfilm 50,
der mit gewünschter Formgebung gemustert wird, auf der
Oberfläche der GaAs-Abdeckschicht 3 gebildet, die eine auf
der AlGaAs-Schicht 2 ausgebildete Schutzschicht darstellt,
wonach die beim ersten Ausführungsbeispiel beschriebenen
kombinierten Prozesse aus Niedertemperatur-HCl-Behandlung,
Trockenätzen und Kristallnachwachstum unter Heranziehung
dieses isolierenden Films als Maske durchgeführt werden.
Daher ist es möglich, die Halbleiterschicht 4 selektiv auf
der AlGaAs-Schicht 2 nachwachsen zu lassen, die selektiv
nachgewachsene Grenzfläche rein zu halten und die Kristal
lisierung der nachgewachsenen Halbleiterschicht zu verbes
sern. Dies führt zu einem Schutz gegenüber einer Ver
schlechterung der Eigenschaften wie etwa dem Auftreten ei
nes Leckstroms. Dies verbessert weiterhin sowohl die elek
trischen als auch die optischen Eigenschaften der nachge
wachsenen Schicht. Folglich wird durch Anwendung dieser
Prozesse bei der Herstellung von Halbleiterbauelementen mit
Mikrostruktur ein Halbleiterbauelement mit überlegenen Ei
genschaften erhalten. Es ist weiterhin möglich, Halbleiter
bauelemente zu schaffen, die eine feinere Struktur als her
kömmliche Bauelemente haben.
Ferner ist es wie bei dem ersten Ausführungsbeispiel
auch bei diesem Ausführungsbeispiel möglich, anstelle der
AlGaAs-Schicht Schichten, die aus Halbleitermaterialien wie
etwa Si, Ge oder Verbindungen der Gruppe III-V bestehen,
als die Schicht einzusetzen, auf der das Rekristallisie
rungswachstum stattfindet, und als Rekristallisierungs
schicht anstelle der GaAs-Schicht Schichten zu benutzen,
die aus anderen Halbleitermaterialien bestehen. Es läßt
sich dasselbe Ergebnis wie beim siebten Ausführungsbeispiel
erhalten.
Claims (24)
1. Verfahren zur Herstellung eines Halbleiterbauelements
(Fig. 2) mit den Schritten
aufeinanderfolgendes Ausbilden einer Halbleiterschicht (2), die einen Al als Bestandteil enthaltenden Verbundhalb leiter aufweist, und einer Abdeckschicht (3), die einen Verbundhalbleiter ohne Al enthält, auf einem Halbleiter substrat (1) durch Kristallwachstum,
Anordnen der kein Al enthaltenden Abdeckschicht (3) und der Al enthaltenden Halbleiterschicht (2) in einer gas förmigen, ein Halogengas enthaltenden Umgebung bei einer bei 450°C oder weniger gehaltenen Temperatur, so daß ein durch natürlichen Vorgang auf einer Kristalloberfläche der Abdeckschicht (3) gebildeter Oxidfilm (6) durch aufeinan derfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm (6) und Molekülen des Halogengases entfernt wird,
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung zum Trockenätzen der Abdeckschicht (3) und der Al enthaltenden Halbleiterschicht (2), oder der Abdeck schicht (3), der Al enthaltenden Halbleiterschicht (2) und des Halbleitersubstrats (1), ohne die Abdeckschicht (3) ei ner Umgebungsatmosphäre auszusetzen, so daß die Abdeck schicht (3) und die Al enthaltende Halbleiterschicht (2), oder die Abdeckschicht (3), die Al enthaltende Halbleiter schicht (2) und das Halbleitersubstrat (1), in einer Rich tung, die rechtwinklig zu der Oberfläche der Abdeckschicht (3), von der der Oxidfilm (6) entfernt wurde, verläuft, so lange trockengeätzt werden, bis die Al enthaltende Halblei terschicht (2) oder das Halbleitersubstrat (1) erreicht ist, und
Ersetzen der gasförmigen Umgebung für das Trockenätzen durch eine gasförmige Umgebung für ein Kristallwachstum oh ne Aussetzen einer Kristalloberfläche, die durch den Trockenätzvorgang freigelegt ist, gegenüber der Umgebungs atmosphäre, so daß eine weitere Halbleiterschicht (4) auf der durch den Trockenätzvorgang freigelegten Kristallober fläche der Halbleiterschicht (1 oder 2) kristallisiert bzw. aufwächst.
aufeinanderfolgendes Ausbilden einer Halbleiterschicht (2), die einen Al als Bestandteil enthaltenden Verbundhalb leiter aufweist, und einer Abdeckschicht (3), die einen Verbundhalbleiter ohne Al enthält, auf einem Halbleiter substrat (1) durch Kristallwachstum,
Anordnen der kein Al enthaltenden Abdeckschicht (3) und der Al enthaltenden Halbleiterschicht (2) in einer gas förmigen, ein Halogengas enthaltenden Umgebung bei einer bei 450°C oder weniger gehaltenen Temperatur, so daß ein durch natürlichen Vorgang auf einer Kristalloberfläche der Abdeckschicht (3) gebildeter Oxidfilm (6) durch aufeinan derfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm (6) und Molekülen des Halogengases entfernt wird,
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung zum Trockenätzen der Abdeckschicht (3) und der Al enthaltenden Halbleiterschicht (2), oder der Abdeck schicht (3), der Al enthaltenden Halbleiterschicht (2) und des Halbleitersubstrats (1), ohne die Abdeckschicht (3) ei ner Umgebungsatmosphäre auszusetzen, so daß die Abdeck schicht (3) und die Al enthaltende Halbleiterschicht (2), oder die Abdeckschicht (3), die Al enthaltende Halbleiter schicht (2) und das Halbleitersubstrat (1), in einer Rich tung, die rechtwinklig zu der Oberfläche der Abdeckschicht (3), von der der Oxidfilm (6) entfernt wurde, verläuft, so lange trockengeätzt werden, bis die Al enthaltende Halblei terschicht (2) oder das Halbleitersubstrat (1) erreicht ist, und
Ersetzen der gasförmigen Umgebung für das Trockenätzen durch eine gasförmige Umgebung für ein Kristallwachstum oh ne Aussetzen einer Kristalloberfläche, die durch den Trockenätzvorgang freigelegt ist, gegenüber der Umgebungs atmosphäre, so daß eine weitere Halbleiterschicht (4) auf der durch den Trockenätzvorgang freigelegten Kristallober fläche der Halbleiterschicht (1 oder 2) kristallisiert bzw. aufwächst.
2. Verfahren nach Anspruch 1 (Fig. 2 und 7), mit den
Schritten
Aufbringen eines Maskierungsmaterials (15) auf der Ab deckschicht (3, 14) nach deren Bildung,
Versehen des Maskierungsmaterials (15) mit Muster zur Erzielung einer gewünschten Formgebung, wobei
die Beseitigung des als natürlicher Vorgang auf der Abdeckschicht (3, 14) gebildeten Oxidfilms (6), das Trockenätzen der Abdeckschicht (3, 14) und der Al enthal tenden Halbleiterschicht (2), oder der Abdeckschicht (3, 14), der Al enthaltenden Halbleiterschicht (2) und des Halbleitersubstrats (1), sowie das Kristallwachstum der weiteren Halbleiterschicht (4) auf der durch den Trockenätzvorgang freigelegten Kristalloberfläche der Halb leiterschicht selektiv unter Verwendung des die gewünschte Formgebung besitzenden Maskierungsmaterials (15) durchge führt werden.
Aufbringen eines Maskierungsmaterials (15) auf der Ab deckschicht (3, 14) nach deren Bildung,
Versehen des Maskierungsmaterials (15) mit Muster zur Erzielung einer gewünschten Formgebung, wobei
die Beseitigung des als natürlicher Vorgang auf der Abdeckschicht (3, 14) gebildeten Oxidfilms (6), das Trockenätzen der Abdeckschicht (3, 14) und der Al enthal tenden Halbleiterschicht (2), oder der Abdeckschicht (3, 14), der Al enthaltenden Halbleiterschicht (2) und des Halbleitersubstrats (1), sowie das Kristallwachstum der weiteren Halbleiterschicht (4) auf der durch den Trockenätzvorgang freigelegten Kristalloberfläche der Halb leiterschicht selektiv unter Verwendung des die gewünschte Formgebung besitzenden Maskierungsmaterials (15) durchge führt werden.
3. Verfahren nach Anspruch 1 oder 2 (Fig. 2), dadurch ge
kennzeichnet, daß die Al enthaltende Halbleiterschicht (2)
AlGaAs enthält, daß die Abdeckschicht (3) GaAs aufweist und
daß das das Halogengas enthaltende Gas ein Mischgas aus
HCl-Gas, Wasserstoffgas und Arsin-Gas (AsH₃) ist.
4. Verfahren nach einem der vorhergehenden Ansprüche
(Fig. 2), dadurch gekennzeichnet, daß die Abdeckschicht (3)
einen Verbundhalbleiter der Gruppe III-V aufweist und daß
das Halogengas enthaltende Gas als Bestandteil ein Gas ent
hält, das ein Element der Gruppe V enthält, das auch ein
Bestandteil der Abdeckschicht (3) ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, da
durch gekennzeichnet, daß das Halogengas HCl-Gas ist.
6. Verfahren nach einem der vorhergehenden Ansprüche
(Fig. 2), dadurch gekennzeichnet, daß das Trockenätzen der
Abdeckschicht (3) und der Al enthaltenden Halbleiterschicht
(2), oder der Abdeckschicht (3), der Al enthaltenden Halb
leiterschicht (2) und des Halbleitersubstrats (1) durch
Gasätzen bewirkt wird, wobei das bei diesem Gasätzen einge
setzte Gas dieselbe Zusammensetzung wie das das Halogengas
enthaltende Gas besitzt.
7. Verfahren nach einem der vorhergehenden Ansprüche
(Fig. 2), dadurch gekennzeichnet, daß die Al enthaltende
Halbleiterschicht (2) eine Mehrzahl von Schichten aufweist,
die eine Al enthaltende Schicht enthalten.
8. Verfahren zur Herstellung eines Halbleiterbauelements
(Fig. 7), mit den Schritten
Anordnen einer ersten Halbleiterschicht (14, 11) in einer gasförmigen, ein Halogengas enthaltenden Umgebung bei einer Temperatur, die bei 450°C oder weniger gehalten wird, so daß ein in natürlicher Weise auf einer Kristalloberflä che der ersten Halbleiterschicht (14, 11) gebildeter Oxid film durch aufeinanderfolgende Absorptions- und Desorpti onsreaktion zwischen dem Oxidfilm und Gasmolekülen des Ha logengases entfernt wird, und
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung für ein Kristallwachstum, ohne die erste Halbleiterschicht (14, 11) einer Umgebungsatmosphäre auszu setzen, so daß eine zweite Halbleiterschicht (16, 25) zur Kristallisierung bzw. zum Kristallwachstum auf der Kri stalloberfläche der ersten Halbleiterschicht (14, 11), von der der Oxidfilm entfernt wurde, gebracht wird.
Anordnen einer ersten Halbleiterschicht (14, 11) in einer gasförmigen, ein Halogengas enthaltenden Umgebung bei einer Temperatur, die bei 450°C oder weniger gehalten wird, so daß ein in natürlicher Weise auf einer Kristalloberflä che der ersten Halbleiterschicht (14, 11) gebildeter Oxid film durch aufeinanderfolgende Absorptions- und Desorpti onsreaktion zwischen dem Oxidfilm und Gasmolekülen des Ha logengases entfernt wird, und
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung für ein Kristallwachstum, ohne die erste Halbleiterschicht (14, 11) einer Umgebungsatmosphäre auszu setzen, so daß eine zweite Halbleiterschicht (16, 25) zur Kristallisierung bzw. zum Kristallwachstum auf der Kri stalloberfläche der ersten Halbleiterschicht (14, 11), von der der Oxidfilm entfernt wurde, gebracht wird.
9. Verfahren nach Anspruch 8 (Fig. 7), dadurch gekennzei
chnet, daß die erste Halbleiterschicht (14, 11) einen Ver
bundhalbleiter der Gruppe III-V aufweist und daß das das
als Bestandteil ein Gas enthält, das ein Element der Gruppe
V enthält, das auch einen Bestandteil der ersten Halblei
terschicht (14, 11) bildet.
10. Verfahren nach Anspruch 8 oder 9, dadurch gekennzeich
net, daß das Halogengas HCl-Gas ist.
11. Verfahren nach Anspruch 8, 9 oder 10 (Fig. 7), dadurch
gekennzeichnet, daß die erste Halbleiterschicht (11, 11)
eine Mehrzahl von Halbleiterschichten aufweist.
12. Verfahren zur Herstellung eines Halbleiterbauelements,
mit den Schritten
Anordnen einer ersten Halbleiterschicht in einer gas förmigen, ein Halogengas enthaltenden Umgebung bei einer Temperatur, die bei 450°C oder weniger gehalten ist, so daß ein in natürlicher Weise auf einer Kristalloberfläche der ersten Halbleiterschicht gebildeter Oxidfilm durch aufein anderfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm und Gasmolekülen des Halogengases entfernt wird,
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung für das Trockenätzen der ersten Halbleiter schicht, ohne die erste Halbleiterschicht einer Atmosphä renumgebung anzusetzen, so daß die erste Halbleiterschicht in einer zur Oberfläche der ersten Halbleiterschicht, von der der Oxidfilm entfernt wurde, rechtwinkligen Richtung trockengeätzt wird, und
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung für ein Kristallwachstum, ohne die erste Halbleiterschicht der Umgebungsatmosphäre auszusetzen, so daß eine zweite Halbleiterschicht zur Kristallisierung bzw. zum Kristallwachsen auf der durch das Trockenätzen freige legten Kristalloberfläche der ersten Halbleiterschicht ge bracht wird.
Anordnen einer ersten Halbleiterschicht in einer gas förmigen, ein Halogengas enthaltenden Umgebung bei einer Temperatur, die bei 450°C oder weniger gehalten ist, so daß ein in natürlicher Weise auf einer Kristalloberfläche der ersten Halbleiterschicht gebildeter Oxidfilm durch aufein anderfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm und Gasmolekülen des Halogengases entfernt wird,
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung für das Trockenätzen der ersten Halbleiter schicht, ohne die erste Halbleiterschicht einer Atmosphä renumgebung anzusetzen, so daß die erste Halbleiterschicht in einer zur Oberfläche der ersten Halbleiterschicht, von der der Oxidfilm entfernt wurde, rechtwinkligen Richtung trockengeätzt wird, und
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung für ein Kristallwachstum, ohne die erste Halbleiterschicht der Umgebungsatmosphäre auszusetzen, so daß eine zweite Halbleiterschicht zur Kristallisierung bzw. zum Kristallwachsen auf der durch das Trockenätzen freige legten Kristalloberfläche der ersten Halbleiterschicht ge bracht wird.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet,
daß die erste Halbleiterschicht einen Verbundhalbleiter der
Gruppe III-V aufweist und daß das das Halogengas enthal
tende Gas als Bestandteil ein Gas enthält, das ein Element
der Gruppe V aufweist, das auch ein Bestandteil der ersten
Halbleiterschicht ist.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekenn
zeichnet, daß das Halogengas ein HCl-Gas ist.
15. Verfahren nach einem der Ansprüche 12 bis 14, dadurch
gekennzeichnet, daß das Trockenätzen der ersten Halbleiter
schicht durch ein Gasätzen bewirkt wird und daß das bei
diesem Gasätzen eingesetzte Gas dieselbe Zusammensetzung
wie das das Halogengas enthaltende Gas besitzt.
16. Verfahren nach einem der Ansprüche 12 bis 15, dadurch
gekennzeichnet, daß die erste Halbleiterschicht eine Mehr
zahl von Halbleiterschichten aufweist.
17. Halbleiterbauelement (Fig. 2), das durch folgende
Schritte hergestellt ist:
Anordnen einer Halbleiterschicht (2), die einen Al enthaltenden Verbundhalbleiter aufweist, und einer Abdeck schicht (3), die einen Halbleiter ohne Al aufweist, wobei beide Schichten aufeinanderfolgend durch Kristallwachstum auf einem Halbleitersubstrat (1) gebildet sind, in einer ein Halogengas enthaltenden gasförmigen Atmosphäre bei ei ner bei 450°C oder weniger gehaltenen Temperatur, derart, daß ein als natürlicher Vorgang auf der Kristalloberfläche der Abdeckschicht (3) gebildeter Oxidfilm (6) durch aufein anderfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm und Gasmolekülen des Halogengases entfernt wird,
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung für das Trockenätzen der Abdeckschicht (3) und der Al enthaltenden Halbleiterschicht (2), oder der Ab deckschicht (3), der Al enthaltenden Halbleiterschicht (2) und des Halbleitersubstrats (1), ohne Aussetzen der Abdeck schicht (3) gegenüber der Atmosphärenumgebung, so daß die Abdeckschicht (3) und die Al enthaltende Halbleiterschicht (2), oder die Abdeckschicht (3), die Al enthaltende Halb leiterschicht (2) und das Halbleitersubstrat (1) in einer Richtung, die rechtwinklig zu der Oberfläche der Abdeck schicht (3), von der der Oxidfilm (6) entfernt wurde, ver läuft, solange trockengeätzt wird, bis die Al enthaltende Halbleiterschicht (2) oder das Halbleitersubstrat (1) er reicht ist, und
Ersetzen der gasförmigen Atmosphäre für das Trockenät zen durch eine gasförmige Atmosphäre für ein Kristallwachs tum, ohne eine durch den Trockenätzvorgang freigelegte Kri stalloberfläche der Umgebungsatmosphäre auszusetzen, so daß eine weitere Halbleiterschicht (3) zur Kristallisation bzw. zum Kristallwachstum auf der durch den Ätzvorgang freige legten Kristalloberfläche der Halbleiterschicht (2 oder 1) gebracht wird.
Anordnen einer Halbleiterschicht (2), die einen Al enthaltenden Verbundhalbleiter aufweist, und einer Abdeck schicht (3), die einen Halbleiter ohne Al aufweist, wobei beide Schichten aufeinanderfolgend durch Kristallwachstum auf einem Halbleitersubstrat (1) gebildet sind, in einer ein Halogengas enthaltenden gasförmigen Atmosphäre bei ei ner bei 450°C oder weniger gehaltenen Temperatur, derart, daß ein als natürlicher Vorgang auf der Kristalloberfläche der Abdeckschicht (3) gebildeter Oxidfilm (6) durch aufein anderfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm und Gasmolekülen des Halogengases entfernt wird,
Ersetzen der gasförmigen Umgebung durch eine gasför mige Umgebung für das Trockenätzen der Abdeckschicht (3) und der Al enthaltenden Halbleiterschicht (2), oder der Ab deckschicht (3), der Al enthaltenden Halbleiterschicht (2) und des Halbleitersubstrats (1), ohne Aussetzen der Abdeck schicht (3) gegenüber der Atmosphärenumgebung, so daß die Abdeckschicht (3) und die Al enthaltende Halbleiterschicht (2), oder die Abdeckschicht (3), die Al enthaltende Halb leiterschicht (2) und das Halbleitersubstrat (1) in einer Richtung, die rechtwinklig zu der Oberfläche der Abdeck schicht (3), von der der Oxidfilm (6) entfernt wurde, ver läuft, solange trockengeätzt wird, bis die Al enthaltende Halbleiterschicht (2) oder das Halbleitersubstrat (1) er reicht ist, und
Ersetzen der gasförmigen Atmosphäre für das Trockenät zen durch eine gasförmige Atmosphäre für ein Kristallwachs tum, ohne eine durch den Trockenätzvorgang freigelegte Kri stalloberfläche der Umgebungsatmosphäre auszusetzen, so daß eine weitere Halbleiterschicht (3) zur Kristallisation bzw. zum Kristallwachstum auf der durch den Ätzvorgang freige legten Kristalloberfläche der Halbleiterschicht (2 oder 1) gebracht wird.
18. Halbleiterbauelement nach Anspruch 17 (Fig. 2), da
durch gekennzeichnet, daß die Al enthaltende Halbleiter
schicht (2) eine Mehrzahl von Schichten aufweist, die eine
Schicht mit Al enthalten.
19. Halbleiterbauelement (Fig. 7), das in folgender Weise
hergestellt ist:
Einbringen einer ersten Halbleiterschicht (14, 11) in eine ein Halogengas enthaltende gasförmige Umgebung mit ei ner bei 450°C oder weniger gehaltenen Temperatur, so daß ein in natürlicher Weise auf der Kristalloberfläche der er sten Halbleiterschicht (14, 11) gebildeter Oxidfilm durch aufeinanderfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm und den Molekülen des Halogengas ent fernt wird, und
Ersetzen der gasförmigen Umgebung, ohne die erste Halbleiterschicht (14, 11) einer Atmosphärenumgebung auszu setzen, durch eine gasförmige Umgebung für ein Kristall wachstum, so daß eine zweite Halbleiterschicht (16, 25) zum Kristallisieren bzw. zum Kristallwachstum auf der kri stallinen Oberfläche, von der der Oxidfilm entfernt wurde, gebracht wird.
Einbringen einer ersten Halbleiterschicht (14, 11) in eine ein Halogengas enthaltende gasförmige Umgebung mit ei ner bei 450°C oder weniger gehaltenen Temperatur, so daß ein in natürlicher Weise auf der Kristalloberfläche der er sten Halbleiterschicht (14, 11) gebildeter Oxidfilm durch aufeinanderfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm und den Molekülen des Halogengas ent fernt wird, und
Ersetzen der gasförmigen Umgebung, ohne die erste Halbleiterschicht (14, 11) einer Atmosphärenumgebung auszu setzen, durch eine gasförmige Umgebung für ein Kristall wachstum, so daß eine zweite Halbleiterschicht (16, 25) zum Kristallisieren bzw. zum Kristallwachstum auf der kri stallinen Oberfläche, von der der Oxidfilm entfernt wurde, gebracht wird.
20. Halbleiterbauelement, das in folgender Weise herge
stellt ist:
Anordnen einer ersten Halbleiterschicht in einer ein Halogengas enthaltenen gasförmigen Umgebung bei einer bei 450°C oder weniger gehaltenen Temperatur, so daß ein in na türlicher Weise auf der Kristalloberfläche der ersten Halb leiterschicht gebildeter Oxidfilm durch aufeinanderfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm und Gasmolekülen des Halogengases entfernt wird,
Ersetzen der gasförmigen Umgebung, ohne die erste Halbleiterschicht einer Umgebungsatmosphäre auszusetzen, durch eine gasförmige Umgebung für ein Trockenätzen der er sten Halbleiterschicht, so daß die erste Halbleiterschicht in derjenigen Richtung trockengeätzt wird, die rechtwinklig zu der Oberfläche der ersten Halbleiterschicht verläuft, von der der Oxidfilm entfernt wurde, und
Ersetzen der gasförmigen Trockenätz-Umgebung, ohne die erste Halbleiterschicht der Atmosphärenumgebung auszuset zen, durch eine gasförmige Umgebung für ein Kristallwachs tum, so daß ein zweite Halbleiterschicht zur Kristallisati on bzw. zum Kristallwachstum auf der durch den Trockenätz vorgang freigelegten Kristalloberfläche der ersten Halblei terschicht gebracht wird.
Anordnen einer ersten Halbleiterschicht in einer ein Halogengas enthaltenen gasförmigen Umgebung bei einer bei 450°C oder weniger gehaltenen Temperatur, so daß ein in na türlicher Weise auf der Kristalloberfläche der ersten Halb leiterschicht gebildeter Oxidfilm durch aufeinanderfolgende Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm und Gasmolekülen des Halogengases entfernt wird,
Ersetzen der gasförmigen Umgebung, ohne die erste Halbleiterschicht einer Umgebungsatmosphäre auszusetzen, durch eine gasförmige Umgebung für ein Trockenätzen der er sten Halbleiterschicht, so daß die erste Halbleiterschicht in derjenigen Richtung trockengeätzt wird, die rechtwinklig zu der Oberfläche der ersten Halbleiterschicht verläuft, von der der Oxidfilm entfernt wurde, und
Ersetzen der gasförmigen Trockenätz-Umgebung, ohne die erste Halbleiterschicht der Atmosphärenumgebung auszuset zen, durch eine gasförmige Umgebung für ein Kristallwachs tum, so daß ein zweite Halbleiterschicht zur Kristallisati on bzw. zum Kristallwachstum auf der durch den Trockenätz vorgang freigelegten Kristalloberfläche der ersten Halblei terschicht gebracht wird.
21. Verfahren zum Reinigen einer Kristalloberfläche eines
Halbleiters (Fig. 2) durch Anordnen einer Halbleiterschicht
(3) in einer gasförmigen, ein Halogengas enthaltenden Atmo
sphäre mit einer bei 450°C oder weniger gehaltenen Tempera
tur, so daß ein in natürlicher Weise auf einer Kristall
oberfläche der Halbleiterschicht (3) gehaltener Oxidfilm
(6) durch aufeinanderfolgende Absorptions- und Desorptions
reaktion zwischen dem Oxidfilm und Gasmolekülen des Halo
gengases entfernt wird.
22. Reinigungsverfahren nach Anspruch 21 (Fig. 2), bei dem
die Halbleiterschicht (3) einen Verbundhalbleiter der Grup
pe III-V aufweist und das das Halogengas enthaltende Gas
als Bestandteil ein Gas enthält, das ein Element der Gruppe
V aufweist, das auch ein Bestandteil der Halbleiterschicht
ist.
23. Reinigungsverfahren nach Anspruch 21 oder 22, dadurch
gekennzeichnet, daß das Halogengas ein HCl-Gas ist.
24. Halbleiterbauelement (Fig. 2), das durch Anordnen ei
ner Halbleiterschicht (3) in einer gasförmigen, ein Halo
gengas enthaltenden Umgebung mit einer bei 450°C oder weni
ger gehaltenen Temperatur hergestellt ist, so daß ein in
natürlicher Weise auf einer Kristalloberfläche der Halblei
terschicht gebildeter Oxidfilm durch aufeinanderfolgende
Absorptions- und Desorptionsreaktion zwischen dem Oxidfilm
und Gasmolekülen des Halogengases entfernt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05553194A JP3330218B2 (ja) | 1994-03-25 | 1994-03-25 | 半導体装置の製造方法,及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19510922A1 true DE19510922A1 (de) | 1995-09-28 |
Family
ID=13001318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19510922A Withdrawn DE19510922A1 (de) | 1994-03-25 | 1995-03-24 | Verfahren zur Herstellung eines Halbleiterbauelements, Verfahren zur Reinigung einer Kristalloberfläche eines Halbleiters sowie Halbleiterbauelement |
Country Status (4)
Country | Link |
---|---|
US (1) | US5948161A (de) |
JP (1) | JP3330218B2 (de) |
DE (1) | DE19510922A1 (de) |
GB (1) | GB2288067B (de) |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000124138A (ja) * | 1998-10-14 | 2000-04-28 | Dowa Mining Co Ltd | 表面処理方法および半導体装置 |
JP2000252359A (ja) * | 1999-03-03 | 2000-09-14 | Sony Corp | 絶縁膜のエッチング方法および配線層の形成方法 |
US6693033B2 (en) | 2000-02-10 | 2004-02-17 | Motorola, Inc. | Method of removing an amorphous oxide from a monocrystalline surface |
US6590236B1 (en) | 2000-07-24 | 2003-07-08 | Motorola, Inc. | Semiconductor structure for use with high-frequency signals |
US6555946B1 (en) | 2000-07-24 | 2003-04-29 | Motorola, Inc. | Acoustic wave device and process for forming the same |
US6638838B1 (en) * | 2000-10-02 | 2003-10-28 | Motorola, Inc. | Semiconductor structure including a partially annealed layer and method of forming the same |
JP2002176221A (ja) * | 2000-12-05 | 2002-06-21 | Mitsubishi Electric Corp | 半導体レーザおよびその製造方法 |
KR100385947B1 (ko) * | 2000-12-06 | 2003-06-02 | 삼성전자주식회사 | 원자층 증착 방법에 의한 박막 형성 방법 |
US6559471B2 (en) | 2000-12-08 | 2003-05-06 | Motorola, Inc. | Quantum well infrared photodetector and method for fabricating same |
US6673646B2 (en) | 2001-02-28 | 2004-01-06 | Motorola, Inc. | Growth of compound semiconductor structures on patterned oxide films and process for fabricating same |
US6620743B2 (en) | 2001-03-26 | 2003-09-16 | Asm America, Inc. | Stable, oxide-free silicon surface preparation |
US6709989B2 (en) | 2001-06-21 | 2004-03-23 | Motorola, Inc. | Method for fabricating a semiconductor structure including a metal oxide interface with silicon |
US6531740B2 (en) | 2001-07-17 | 2003-03-11 | Motorola, Inc. | Integrated impedance matching and stability network |
US6646293B2 (en) | 2001-07-18 | 2003-11-11 | Motorola, Inc. | Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates |
US6498358B1 (en) | 2001-07-20 | 2002-12-24 | Motorola, Inc. | Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating |
US6693298B2 (en) | 2001-07-20 | 2004-02-17 | Motorola, Inc. | Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same |
US6585424B2 (en) | 2001-07-25 | 2003-07-01 | Motorola, Inc. | Structure and method for fabricating an electro-rheological lens |
US6667196B2 (en) | 2001-07-25 | 2003-12-23 | Motorola, Inc. | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method |
US6594414B2 (en) | 2001-07-25 | 2003-07-15 | Motorola, Inc. | Structure and method of fabrication for an optical switch |
US6589856B2 (en) | 2001-08-06 | 2003-07-08 | Motorola, Inc. | Method and apparatus for controlling anti-phase domains in semiconductor structures and devices |
US6639249B2 (en) | 2001-08-06 | 2003-10-28 | Motorola, Inc. | Structure and method for fabrication for a solid-state lighting device |
US6673667B2 (en) | 2001-08-15 | 2004-01-06 | Motorola, Inc. | Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials |
JP4834951B2 (ja) * | 2003-09-29 | 2011-12-14 | ソニー株式会社 | Led素子形成方法 |
JP2007049007A (ja) * | 2005-08-11 | 2007-02-22 | Mitsubishi Electric Corp | 半導体レーザ素子およびその製造方法 |
US7479460B2 (en) * | 2005-08-23 | 2009-01-20 | Asm America, Inc. | Silicon surface preparation |
US20090087967A1 (en) * | 2005-11-14 | 2009-04-02 | Todd Michael A | Precursors and processes for low temperature selective epitaxial growth |
JP4770645B2 (ja) | 2006-08-28 | 2011-09-14 | 三菱電機株式会社 | 半導体レーザ素子の製造方法 |
US20080153266A1 (en) * | 2006-12-21 | 2008-06-26 | Interuniversitair Microeletronica Centrum (Imec) Vzw | Method to improve the selective epitaxial growth (seg) process |
JP4877146B2 (ja) * | 2007-08-20 | 2012-02-15 | 三菱電機株式会社 | 半導体レーザ素子の製造方法 |
US8778804B2 (en) * | 2009-01-30 | 2014-07-15 | Fei Company | High selectivity, low damage electron-beam delineation etch |
US8017958B2 (en) * | 2009-06-30 | 2011-09-13 | Koninklijke Philips Electronics N.V. | P-contact layer for a III-P semiconductor light emitting device |
JP6123414B2 (ja) * | 2013-03-27 | 2017-05-10 | 三菱電機株式会社 | 半導体素子の製造方法、半導体素子の製造装置 |
US11329454B2 (en) | 2018-03-26 | 2022-05-10 | Mitsubishi Electric Corporation | Method of manufacturing semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0488148A2 (de) * | 1990-11-26 | 1992-06-03 | Seiko Epson Corporation | Verfahren zur Herstellung eines MOS-Feldeffekttransistors |
US5212113A (en) * | 1990-09-20 | 1993-05-18 | France Telecom Etablissement Autonome De Droit Public (Centre National D'etudes Des Telecommunications) | Process for the selective epitaxy and etching of a iii-v material in the same omcvd growth frame |
US5288657A (en) * | 1990-11-01 | 1994-02-22 | At&T Bell Laboratories | Device fabrication |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS648631A (en) * | 1987-06-30 | 1989-01-12 | Fujitsu Ltd | Cleaning of semiconductor surface |
GB2218567A (en) * | 1988-05-13 | 1989-11-15 | Philips Electronic Associated | A method of forming an epitaxial layer of silicon |
JPH02102520A (ja) * | 1988-10-12 | 1990-04-16 | Hitachi Ltd | 気相エピタキシヤル成長方法 |
US5030319A (en) * | 1988-12-27 | 1991-07-09 | Kabushiki Kaisha Toshiba | Method of oxide etching with condensed plasma reaction product |
JPH0334314A (ja) * | 1989-06-29 | 1991-02-14 | Fujitsu Ltd | 半導体結晶の製造方法 |
JPH03175628A (ja) * | 1989-12-04 | 1991-07-30 | Nec Corp | 半導体装置の製造方法 |
US5089441A (en) * | 1990-04-16 | 1992-02-18 | Texas Instruments Incorporated | Low-temperature in-situ dry cleaning process for semiconductor wafers |
JPH04199510A (ja) * | 1990-11-29 | 1992-07-20 | Toshiba Corp | 半導体装置の製造方法 |
JPH06232099A (ja) * | 1992-09-10 | 1994-08-19 | Mitsubishi Electric Corp | 半導体装置の製造方法,半導体装置の製造装置,半導体レーザの製造方法,量子細線構造の製造方法,及び結晶成長方法 |
US5403434A (en) * | 1994-01-06 | 1995-04-04 | Texas Instruments Incorporated | Low-temperature in-situ dry cleaning process for semiconductor wafer |
-
1994
- 1994-03-25 JP JP05553194A patent/JP3330218B2/ja not_active Expired - Fee Related
-
1995
- 1995-03-24 US US08/409,730 patent/US5948161A/en not_active Expired - Fee Related
- 1995-03-24 GB GB9506106A patent/GB2288067B/en not_active Expired - Fee Related
- 1995-03-24 DE DE19510922A patent/DE19510922A1/de not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5212113A (en) * | 1990-09-20 | 1993-05-18 | France Telecom Etablissement Autonome De Droit Public (Centre National D'etudes Des Telecommunications) | Process for the selective epitaxy and etching of a iii-v material in the same omcvd growth frame |
US5288657A (en) * | 1990-11-01 | 1994-02-22 | At&T Bell Laboratories | Device fabrication |
EP0488148A2 (de) * | 1990-11-26 | 1992-06-03 | Seiko Epson Corporation | Verfahren zur Herstellung eines MOS-Feldeffekttransistors |
Non-Patent Citations (2)
Title |
---|
US-Z: Appl.Phys. Letters, Bd. 61, 1992, S.592-594 * |
US-Z: J.Electrochem.Soc., Bd. 139, 1992, S. 2594-2599 * |
Also Published As
Publication number | Publication date |
---|---|
JPH07263355A (ja) | 1995-10-13 |
GB2288067A (en) | 1995-10-04 |
GB2288067B (en) | 1997-11-12 |
US5948161A (en) | 1999-09-07 |
JP3330218B2 (ja) | 2002-09-30 |
GB9506106D0 (en) | 1995-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19510922A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelements, Verfahren zur Reinigung einer Kristalloberfläche eines Halbleiters sowie Halbleiterbauelement | |
DE3446961C2 (de) | ||
DE69631100T4 (de) | Ätzung von Nitridkristallen | |
DE102017114427B4 (de) | Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen | |
DE60004722T2 (de) | Verfahren zur Herstellung eines Gruppe III-Nitrid-Verbindungshalbleitersubstrats | |
EP2150970B1 (de) | Nitridhalbleiterbauelement-schichtstruktur auf einer gruppe-iv-substratoberfläche und herstellungsverfahren | |
DE102010039147B4 (de) | Halbleiterstruktur und ein Verfahren zum Bilden derselben | |
DE69918643T2 (de) | GaN Film mit reduzierter Verspannungsdichte und Herstellungsverfahren | |
DE602004003910T2 (de) | Pufferstruktur für Heteroepitaxie auf einem Siliciumsubstrat | |
EP1604390B9 (de) | Verfahren zur herstellung einer spannungsrelaxierten schichtstruktur auf einem nicht gitterangepassten substrat sowie verwendung eines solchen schichtsystems in elektronischen und/oder optoelektronischen bauelementen | |
EP1908099B1 (de) | Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie | |
DE102012111822B4 (de) | Vorrichtung und Verfahren für Multi-Gate-Transistoren | |
DE10051632A1 (de) | Basissubstrat für die Kristallzüchtung und Verfahren zur Herstellung eines Substrats unter Verwendung des Basissubstrats | |
DE3335189A1 (de) | Verfahren zum herstellen einer heterostruktur | |
DE112011103470T5 (de) | Halbleiterbauelement und Verfahren zum Herstellen desselben | |
DE112004000383T5 (de) | Galliumnitrid-Einkristallsubstrat und Verfahren zur Herstellung desselben | |
DE4212861A1 (de) | Feldeffektelement mit resonanter tunnelung und herstellungsverfahren dafuer | |
DE112014004901T5 (de) | Halbleiter-Nanodraht-Herstellung | |
DE19725900A1 (de) | Verfahren zur Epitaxie von Galliumnitrid auf Silizium-Substraten | |
DE3932277C2 (de) | ||
DE112011105130T5 (de) | Verfahren zum Herstellen von elektronischen Nitrid-Bauelementen | |
DE2140043A1 (de) | Verfahren zur Herstellung von Halbleiteranordnungen | |
DE3604260A1 (de) | Fluessigkeitsepitaxieverfahren | |
DE10125368A1 (de) | Bauelement mit differentiellem negativem Widerstand und Verfahren zu dessen Herstellung | |
EP1212786B1 (de) | Schichtstruktur für bipolare transistoren und verfahren zu deren herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |