DE19500380A1

DE19500380A1 - Aktivmatrix-Flüssigkristallanzeige und Herstellungsverfahren dafür

Info

Publication number: DE19500380A1
Application number: DE19500380A
Authority: DE
Inventors: Kazuhiro Kobayashi; Yuichi Masutani; Hiroyuki Murai
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1994-05-20
Filing date: 1995-01-09
Publication date: 1995-11-23
Anticipated expiration: 2015-01-10
Also published as: DE19500380C2; KR100253611B1; US6146930A; US5767930A

Description

Die Erfindung betrifft eine Aktivmatrix-Flüssigkristallan zeige der Art, die als eine Einheit mit einer Steuerschaltung ausgebildet ist, die Dünnfilmtransistoren als Bildelement- Schaltelemente und CMOS-Treiber- bzw. Steuerschaltungs-Tran sistoren verwendet, und ein Herstellungsverfahren dafür.

Fig. 11(a) bis 11(g) sind Schnittansichten zum Erläutern ei nes Verfahrens zum Herstellen einer CMOS-Treiber- bzw. Steu erschaltung und eines Dünnfilmtransistors mit Offset- bzw. Versatz-Aufbau als Bildelement-Schaltelement. Dieses Verfah ren macht von einem herkömmlichen CMOS-Treiberschaltungs-Her stellungsverfahren, das beispielsweise in der ungeprüften ja panischen Offenlegungsschrift Nr. 286368/1992 offenbart ist, und von einem Offset- bzw. Versatz-Dünnfilmtransistor-Her stellungsverfahren Gebrauch, das in der ungeprüften japani schen Offenlegungsschrift Nr. 275450/1993 offenbart ist. In Fig. 11(a) bis 11(g) bezeichnet Bezugszeichen 1 ein isolie rendes Substrat, Bezugszeichen 2 einen Polysiliziumfilm zur Verwendung als Kanal-Halbleiterfilm, Bezugszeichen 3 einen Gateisolationsfilm, Bezugszeichen 4 (nachstehend mit P be zeichnetes) Phosphor enthaltendes n⁺-Polysilizium mit einer hohen Konzentration, das als Gateelektrode dienen soll, Be zugszeichen 5a, 5b, 5c, 5d, 5e, 5f und 5g Photoresists, Be zugszeichen 16 und 26 n⁺-Polysiliziumschichten, in die mit hoher Konzentration P-Ionen implantiert sind und die als Source-/Drain-Bereiche dienen, sowie Bezugszeichen 27 und 37 p⁺-Polysiliziumschichten, in die mit hoher Konzentration (nachstehend mit B bezeichnete) Bor-Ionen implantiert sind. Ein abgebildeter n-Kanal-Dünnfilmtransistor 10 als Bildele ment-Schaltelement weist einen Offset- bzw. Versatz-Aufbau auf, wohingegen eine CMOS-Treiberschaltung bildende n-und p- Kanal-Dünnfilmtransistoren keinen Offset- bzw. Versatz-Auf bau, sondern einen typischen planaren Aufbau aufweisen.

Die Dünnfilmtransistoren der vorstehend beschriebenen Anord nung werden durch das folgende Verfahren hergestellt. Der als Kanal zu verwendende Halbleiter-Siliziumfilm 2 wird auf dem isolierenden Substrat 1 ausgebildet, gefolgt von dem Bilden des Photoresists 5a (gemäß Fig. 11(a)) und dem Strukturieren des Polysiliziumfilms 2 zum Festlegen von Inseln für die Dünnfilmtransistoren. Dann wird der Gateisolationsfilm 3 durch ein thermisches Oxidationsverfahren oder ein ähnliches Verfahren (gemäß Fig. 11(b)) gebildet.

Daraufhin wird der n⁺-Polysiliziumfilm 4 (gemäß Fig. 11(c)) gebildet.

Gemäß Fig. 11(d) wird daraufhin ein Gateelektroden-Muster aus Photoresist 5b nur auf der Insel gebildet, die als Dünnfilm transistor 10 zur Verwendung bei einem Schaltelement des Bildelement-Abschnitts dient (der nachstehend als Bildele ment-Schalt-Dünnfilmtransistor bezeichnet wird). Zu diesem Zeitpunkt sind die als CMOS-Treiber-Dünnfilmtransistoren dienenden Inseln vollständig mit dem Photoresist 5c überzogen und nicht strukturiert. Zum Erzeugen der Versatz- bzw. Offset-Anordnung wird gemäß Fig. 11(d) eine Gateelektrode mit Überhang oder Vorsprung durch Unterätzen des n⁺-Polysiliziums gebildet, was von einem Trockenätzen des n⁺-Polysiliziumfilms in der Richtung dessen Dicke unter Verwendung von SF₆-Gas oder dergleichen gefolgt ist. Anschließend wird P auf die sich ergebende Substratoberfläche zum Erzeugen des erheblich mit P dotierten n⁺-Polysiliziums 16 ionenimplantiert. In die sem Fall ist der Abschnitt unter dem Überhang bzw. Vorsprung des Photoresists nicht ionenimplantiert, wodurch die Versatz- bzw. Offset-Anordnung verwirklicht ist.

Nachdem die Photoresists 5b und 5c abgelöst bzw. entfernt worden sind, wird das Photoresist 5d für die Erzeugung von Gateelektroden der CMOS-Treiberschaltung gebildet und dann gemäß Fig. 11(e) der n⁺-Polysiliziumfilm zum Erzeugen der Gateelektroden 24 und 34 gebildet. Zu diesem Zeitpunkt ist der Bildelement-Schalt-Dünnfilmtransistor 10 mit Offset- bzw. Versatz-Aufbau mit dem Photoresist 5e überzogen. Nach der Bildung der Gateelektroden wird eine B-Ionenimplantation zum Erzeugen von Source-/Drain-Bereichen 27 und 37 aus p⁺-Polysi lizium durchgeführt, das erheblich mit B dotiert ist. Auf diese Weise wird der p-Typ-Dünnfilmtransistor 30 verwirk licht.

Daraufhin wird gemäß Fig. 11(f), nachdem der Bildelement- Schalt-Dünnfilmtransistor 10 mit Offset-Aufbau und der p-Typ- Dünnfilmtransistor 30 der CMOS-Treiberschaltung mit Photore sists 5f bzw. 5g überzogen sind, eine P-Ionenimplantation mit einer hohen Konzentration durchgeführt, damit Source-/Drain- Bereiche 26 aus n⁺-Polysilizium gebildet werden. Auf diese Weise wird der n-Typ-Dünnfilmtransistor 20 der CMOS-Trei berschaltung hergestellt.

Die Photoresists 5f und 5g werden dann abgelöst bzw. ent fernt, damit der grundlegende Aufbau mit dem Polysilizium- Dünnfilmtransistor mit Offset-Aufbau, der als Bildelement- Schaltelement verwendet wird, und die CMOS-Treiberschaltung verwirklicht werden, was von der Bildung von Source- und Drain-Elektroden gefolgt ist.

Nachstehend wird auf die Arbeitsweise der derart erzeugten Anordnung Bezug genommen. Wie vorstehend beschrieben wird der Polysilizium-Dünnfilmtransistor mit Offset-Aufbau als Bild element-Schaltelement eingesetzt. Eine Abnahme des Stromes, der im ausgeschalteten Zustand fließt, bzw. des Ruhestromes ist für das Bildelement-Schaltelement von Bedeutung. Typi scherweise ist es erwünscht, den Ruhestrom auf ungefähr 10^-11 A oder darunter zu verringern. Kristallfehler, die an der Korngrenze vorliegen, beeinflussen jedoch den Polysilizium- Dünnfilmtransistor in dem ausgeschalteten Zustand derart, daß sie den Feldemissionsstrom in dessen Drain-Richtung fließen lassen, wodurch der Ruhestrom erhöht wird. Dementsprechend ist es schwierig, den Ruhestrom auf den vorstehend erwähnten Wert zu verringern. Aus diesem Grund sind gemäß Fig. 11(d) bis 11(g) Offset-Bereiche an entgegengesetzten Seiten der Gateelektrode vorgesehen, damit das elektrische Feld des Drain-Bereichs verringert wird, wodurch der Ruhestrom abge senkt wird.

Andererseits ermöglicht der CMOS-Treiberschaltungs-Bereich einen Ruhestrom von bis zu ungefähr 10^-9 A. Nichtsdestotrotz ist zum Verwirklichen einer Arbeitsweise mit hoher Ge schwindigkeit eine hohe Feldeffekt-Mobilität bzw. Beweglich keit (d. h. ein hoher Strom, der im eingeschalteten Zustand fließt) erforderlich. Da ein Offset-Bereich eines Dünnfilm transistors als Reihenwiderstand dient, wenn der Dünnfilm transistor in einem eingeschalteten Zustand ist, ist die Feldeffekt-Beweglichkeit dadurch verringert. Deswegen verwen det die CMOS-Schaltung Polysilizium-Dünnfilmtransistoren der herkömmlichen planaren Art und nicht mit Offset-Aufbau.

Bei der Herstellung des grundlegenden Dünnfilmtransistor-Auf baus gemäß Fig. 11(d) bis 11(g) mit dem Bildelement-Schalt- Dünnfilmtransistor mit Offset-Aufbau und der CMOS-Treiber schaltung gemäß dem herkömmlichen Verfahren muß das Photoli thograpie-Verfahren zumindest drei Mal und das Trockenätz verfahren zumindest drei Mal durchgeführt werden. Dies führt zu einem langwierigen Herstellungsverfahren. Da außerdem die CMOS-Treiberschaltung die herkömmlichen planaren Dünnfilm transistoren aufweist, verursacht eine höhere Versorgungs spannung ein stärkeres elektrisches Feld, das an den Drain- Bereich des Dünnfilmtransistors angelegt wird, woraus ein Problem folgt, daß sich ein wesentlich erhöhter Drainstrom ergibt. Aus diesem Grund muß die an die CMOS-Transistoren an zulegende Versorgungsspannung zumindest 20 V betragen. Dies schränkt auch die Gate-Spannung und die Source-Spannung des Bildelement-Schalt-Dünnfilmtransistors bei der Steuerung des Flüssigkristalls ein.

Die vorliegende Erfindung wurde zum Überwinden der vorstehend beschriebenen Probleme gemacht. Daher liegt der Erfindung die Aufgabe zugrunde, eine Aktivmatrix-Flüssigkristallanzeige zu schaffen, die als eine Einheit mit einer Treiberschaltung ausgebildet ist, die auf einem von einem Paar von Substraten in einem verkürzten Verfahren hergestellte Dünnfilmtransisto ren und eine für eine hohe Versorgungsspannung geeignete CMOS-Treiberschaltung enthält.

Der Erfindung liegt außerdem die Aufgabe zugrunde, ein Ver fahren zum Herstellen einer derartigen Aktivmatrix-Flüssig kristallanzeige zu schaffen.

Gemäß einer Ausgestaltung der Erfindung wird eine Aktivma trix-Flüssigkristallanzeige geschaffen, die als eine Einheit mit einer Treiberschaltung ausgebildet ist, mit
einem Paar von in gegenüberliegender Beziehung zueinan der angeordneten Substraten und
einem Flüssigkristallmaterial, das zwischen dem Paar Substrate schichtenweise angeordnet ist, wobei das Paar Substrate
ein Dünnfilmtransistor-Substrat, das zumindest ein iso lierendes Substrat, eine Source-Verbindungsleitung und eine Gate-Verbindungsleitung, die in einem Matrix-Muster auf dem isolierenden Substrat ausgebildet sind, einen Dünnfilmtransi stor, der an einem Bildelement-Abschnitt zur Verwendung als Schaltelement zum Anlegen einer Spannung an einen Abschnitt des Flüssigkristallmaterials vorgesehen ist, das an einer Stelle liegt, an der sich die Source-Verbindungsleitung und die Gate-Verbindungsleitung schneiden, eine an eine Drain- Elektrode des Dünnfilmtransistors angeschlossene Bildelement- Elektrode zum Zuführen einer Spannung zu dem Flüssigkristall material und eine CMOS-Treiberschaltung mit einem CMOS-Teil enthält, der Dünnfilmtransistoren zum Zuführen eines elektri schen Signals zu dem Dünnfilmtransistor des Bildelement-Ab schnitts über die Source-Verbindungsleitung und die Gate-Ver bindungsleitung aufweist, sowie
ein Gegen-Substrat umfaßt, das ein isolierendes Substrat und eine darauf ausgebildete Gegen-Elektrode enthält,
wobei der an dem Bildelement-Abschnitt vorgesehene Dünn filmtransistor eine erste Leitfähigkeit und einen Offset- bzw. Versatz- oder einen Aufbau mit lateraler Doppeldiffusion bzw. LDD-Aufbau aufweist, und
wobei zumindest ein Dünnfilmtransistor mit einer ersten Leitfähigkeit der Dünnfilmtransistoren der CMOS-Treiber schaltung den Offset- oder LDD-Aufbau aufweist.

Mit der ersten Leitfähigkeit ist hier entweder ein n- oder p- Leitfähigkeitstyp gemeint, und die zweite Leitfähigkeit ist entgegengesetzt zur ersten Leitfähigkeit. Falls beispielswei se die erste Leitfähigkeit ein n-Leitfähigkeitstyp ist, dann ist die zweite Leitfähigkeit ein p-Leitfähigkeitstyp, und um gekehrt.

Außerdem ist hier mit dem Dünnfilmtransistor mit der ersten Leitfähigkeit ein Transistor mit einem Kanal einer ersten Leitfähigkeit und Souce-/Drain-Bereichen der ersten Leitfä higkeit bezeichnet, und der Dünnfilmtransistor mit der zwei ten Leitfähigkeit ist hinsichtlich der Leitfähigkeit das Um gekehrte des Dünnfilmtransistors mit der ersten Leitfähig keit.

Gemäß einer anderen Ausgestaltung der Erfindung wird ein Ver fahren zum Herstellen einer Aktivmatrix-Flüssigkristallan zeige geschaffen, die als eine Einheit mit einer Treiber schaltung ausgebildet ist, wobei ein Flüssigkristallmaterial zwischen einem Dünnfilmtransistor-Substrat und einem Gegen- Substrat mit einer Gegen-Elektrode auf einem isolierenden Substrat schichtenweise angeordnet ist, wobei das Dünnfilm transistor-Substrat ein isolierendes Substrat, Dünnfilmtran sistoren, die in einem Matrix-Muster auf dem isolierenden Substrat angeordnet sind und jeweils an einem einzelnen Bildelement-Abschnitt zur Verwendung als Schaltelement vorge sehen sind, und eine CMOS-Treiberschaltung mit einem CMOS- Teil zum Steuern des Dünnfilmtransistors jedes Bildelement- Abschnittes aufweist, wobei das Verfahren die Herstellung des Dünnfilmtransistors jedes Bildelement-Abschnittes und des CMOS-Teils aufweist, der einen Dünnfilmtransistor mit einer ersten Leitfähigkeit und einen Dünnfilmtransistor mit einer zweiten Leitfähigkeit enthält, wobei die Herstellung zumin dest folgende Schritte aufweist:

(a) ein aufeinanderfolgendes Bilden eines Kanal-Halblei terfilms, eines Gateisolationsfilms und eines Gateelektroden- Dünnfilms auf dem isolierenden Substrat in dessen Bereichen, die für den Dünnfilmtransistor jedes Bildelement-Abschnittes, für den Dünnfilmtransistor mit der ersten Leitfähigkeit und für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen sind, gefolgt von dem Bilden eines Photoresists auf dem Gateelektroden-Dünnfilm zum feinen Strukturieren des Gateelektroden-Dünnfilms,
(b) ein Ätzen des Elektroden-Dünnfilms mit Verwendung des Photoresists als Maske zum Bilden von Gateelektroden, die jeweils schmaler als das Photoresist sind,
(c) ein Ionenimplantieren eines Fremdstoffes bzw. einer Verunreinigung mit einer ersten Leitfähigkeit mit einer hohen Konzentration in Source-/Drain-Bereiche, die auf beiden Sei ten jeder der Gateelektroden liegen, mit Verwendung des Pho toresists als Maske zum Erzeugen von drei Arten von Dünnfilm transistoren mit der ersten Leitfähigkeit und einem Offset- bzw. Versatz-Aufbau und ein anschließendes Entfernen des Pho toresists, und
(d) ein Überziehen zumindest des Dünnfilmtransistors je des Bildelement-Abschnitts und des Dünnfilmtransistors, der als Dünnfilmtransistor mit der ersten Leitfähigkeit der CMOS- Treiberschaltung dient, mit einem Photoresist, und ein Io nenimplantieren eines Fremdstoffes bzw. einer Verunreinigung mit einer zweiten Leitfähigkeit in den Dünnfilmtransistor, der als Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung dient, mit einer Konzentration, die hö her als die Konzentration des Fremdstoffes mit der ersten Leitfähigkeit hinsichtlich einer effektiven Konzentration ist, die in Anbetracht der Aktivierungs-Ausbeute jedes Fremd stoffes zu dem Zeitpunkt des Abschlusses von dessen Aktivie rung bestimmt wird, damit der Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung gebildet wird.

Anstelle des Schritts (d) kann das erfindungsgemäße Verfahren folgende Schritte aufweisen:

(e) ein Ionenimplantieren des Fremdstoffes mit der er sten Leitfähigkeit in die drei Arten von Dünnfilmtransistoren mit einer geringen Konzentration, um dadurch alle drei Arten von Dünnfilmtransistoren einen LDD-Aufbau mit der ersten Leitfähigkeit aufweisen zu lassen, und
(f) ein Überziehen zumindest der Bereiche, die für den Dünnfilmtransistor jedes Bildelement-Abschnitts und für den Dünnfilmtransistor vorgesehen sind, der als Dünnfilmtran sistor mit der ersten Leitfähigkeit der CMOS-Treiberschaltung dient, mit einem Photoresist, und ein Ionenimplantieren des Fremdstoffes mit der zweiten Leitfähigkeit in den Dünnfilm transistor, der als Dünnfilmtransistor mit der zweiten Leit fähigkeit der CMOS-Treiberschaltung dient, mit einer Konzen tration, die höher als die Konzentration des Fremdstoffes mit der ersten Leitfähigkeit hinsichtlich einer effektiven Kon zentration ist, die in Anbetracht der Aktivierungs-Ausbeute jedes Fremdstoffs zu dem Zeitpunkt des Abschlusses von dessen Aktivierung bestimmt wird, damit der Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung gebildet wird.

Dieses Verfahren gestattet, daß der Dünnfilmtransistor jedes Bildelement-Abschnittes und des Dünnfilmtransistors mit der ersten Leitfähigkeit der CMOS-Treiberschaltung einen LDD-Auf bau anstelle des Offset- bzw. Versatz-Aufbaus aufweist. Dank des LDD-Aufbaus kann der Strom erhöht werden, der im einge schalteten Zustand fließt, während der Ruhestrom verglichen mit dem Strom, der im eingeschalteten Zustand fließt, in dem Fall des Versatz-Aufbaus beschränkt wird.

Alternativ weist ein erfindungsgemäßes Verfahren die Her stellung eines Dünnfilmtransistors jedes Bildelement-Ab schnittes, eines Dünnfilmtransistors mit einer ersten Leit fähigkeit und eines Dünnfilmtransistors mit einer zweiten Leitfähigkeit einer CMOS-Treiberschaltung auf, wobei die Her stellung zumindest folgende Schritte aufweist:

(g) ein aufeinanderfolgendes Bilden eines Halbleiter films und eines Gateisolationsfilms auf einem isolierenden Substrat, gefolgt von dem Bilden eines Gateelektroden-Dünn films auf der gesamten Substratoberfläche,
(h) ein Maskieren eines Bereichs, der für den Dünnfilm transistor mit der zweiten Leitfähigkeit der CMOS-Treiber schaltung vorgesehen ist, und von Bereichen, die für entspre chende Gateelektroden des Dünnfilmtransistors mit der ersten Leitfähigkeit der CMOS-Treiberschaltung und für den Dünnfilmtransistor mit der ersten Leitfähigkeit jedes Bilde lement-Abschnittes vorgesehen sind, mit einem Photoresist, gefolgt von einem Strukturieren des Gateelektroden-Dünnfilms durch isotropes Ätzen, wodurch die Gateelektroden gebildet werden, von denen jede schmaler als das Photoresist ist, das diese maskiert,
(i) ein Ionenimplantieren eines Fremdstoffes bzw. einer Verunreinigung mit einer ersten Leitfähigkeit in den Halblei terfilm in Bereiche, die für den Dünnfilmtransistor mit der ersten Leitfähigkeit der CMOS-Treiberschaltung und für den Dünnfilmtransistor mit der ersten Leitfähigkeit jedes Bild element-Abschnittes vorgesehen sind, mit Verwendung des Pho toresists als Maske zum Bilden von Source-/Drain-Bereichen in jedem dieser Bereiche, wobei die Source-/Drain-Bereiche einen Offset- bzw. Versatz-Kanal dazwischen definieren,
(j) ein Entfernen des Photoresists,
(k) ein Maskieren der Bereiche, die für den Dünnfilm transistor mit der ersten Leitfähigkeit der CMOS-Treiber schaltung und für den Dünnfilmtransistor mit der ersten Leit fähigkeit jedes Bildelement-Abschnittes vorgesehen sind, mit einem Photoresist, und ein Strukturieren des Gateelektroden- Dünnfilms in dem Bereich, der für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgese hen ist, um die Gateelektrode des Dünnfilmtransistors mit der zweiten Leitfähigkeit zu bilden, und
(l) ein Ionenimplantieren eines Fremdstoffes bzw. einer Verunreinigung mit einer zweiten Leitfähigkeit in den Halbleiterfilm in dem Bereich, der für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen ist, mit Verwendung des Photoresists als Maske zum Bilden von Source-/Drain-Bereichen des Dünnfilmtransistors mit der zweiten Leitfähigkeit.

Mit diesem Verfahren kann die Menge der Fremdstoffionen mit der zweiten Leitfähigkeit verringert werden, die bei dem Schritt (1) in den Bereich implantiert werden sollen, der für den Dünnfilmtransistor mit der zweiten Leitfähigkeit vorge sehen ist. Dies trägt zu einem höheren Durchsatz bei.

Dieses Verfahren kann zusätzlich zwischen den Schritten (j) und (k) den Schritt (m) des Ionenimplantierens des Fremdstof fes mit der ersten Leitfähigkeit in die Bereiche enthalten, die für den Dünnfilmtransistor mit der ersten Leitfähigkeit der CMOS-Treiberschaltung und für den Dünnfilmtransistor mit der ersten Leitfähigkeit jedes Bildelement-Abschnittes vorge sehen sind, mit Verwendung der Gateelektroden als Maske mit einer Konzentration, die geringer als die Konzentration des Fremdstoffes mit der ersten Leitfähigkeit ist, die sich aus der vorangegangenen Ionenimplantation ergibt.

Mit diesem zusätzlichen Schritt (m) kann der LDD-Aufbau leicht und vorteilhaft verwirklicht werden.

Vorzugsweise ist der Kanal-Halbleiterfilm in zumindest einem der Bereiche, die für den Dünnfilmtransistor mit der ersten Leitfähigkeit und für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen sind, mit einem Fremdstoffelement mit derjenigen Leitfähigkeit leicht dotiert, die entgegengesetzt zu der Leitfähigkeit der Source- /Drain-Bereiche des entsprechenden Transistors ist. Dies ge stattet, die Schwellspannung des Transistors vorteilhaft zu steuern.

Der Kanal-Halbleiterfilm in den Bereichen, die für den Dünn filmtransistor jedes Bildelement-Abschnitts und für den Dünn filmtransistor mit der ersten Leitfähigkeit der CMOS-Treiber schaltung vorgesehen sind, sollten möglichst mit dem Fremd stoff mit der zweiten Leitfähigkeit leicht dotiert sein. Dies gestattet, die Schwellspannung dieser Transistoren zu steu ern.

Die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Bereich, der für den Dünnfilmtransistor mit der zweiten Leitfähigkeit vorgesehen ist, wird vorzugs weise durch ein schräges Implantationsverfahren durchgeführt, das Fremdstoffionen mit der zweiten Leitfähigkeit in einem Einfallswinkel von 20° oder mehr implantiert. Dies gestattet, daß der Transistor einen verminderten Ruhestrom aufweist.

Wenn der Gateelektroden-Dünnfilm aus Polysilizium gebildet wird, das vorher mit dem Fremdstoff mit der ersten Leitfähig keit dotiert ist, wird außerdem vorzugsweise ein zusätzlicher Schritt zum Ionenimplantieren des Fremdstoffs mit der ersten Leitfähigkeit in den Gateelektroden-Dünnfilm in den Bereich, der für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen ist, nach der Bildung des Gateelektroden-Dünnfilms mit einer Konzentration durchge führt, die höher als die Konzentration des Fremdstoffes mit der zweiten Leitfähigkeit ist, die später daraufionenimplan tiert wird.

Bei der erfindungsgemäßen Aktivmatrix-Flüssigkristallanzeige weisen der Dünnfilmtransistor jedes Bildelements und der Dünnfilmtransistor mit derselben Leitfähigkeit wie der Dünn filmtransistor jedes Bildelements einen Offset- bzw. Versatz- oder einen LDD-Aufbau auf. Diese Anordnung gestattet, daß der Dünnfilmtransistor jedes Bildelements einen Ruhestrom auf weist, der auf nicht mehr als ungefähr 10^-11 A abgesenkt ist, während ermöglicht wird, daß die CMOS-Treiberschaltung eine hohe Versorgungsspannung verwendet, wodurch eine Operation mit einer hohen Geschwindigkeit verwirklicht wird.

Bei dem erfindungsgemäßen Herstellungsverfahren der Aktivma trix-Flüssigkristallanzeige werden der Dünnfilmtransistor je des Bildelements und der Dünnfilmtransistor mit derselben Leitfähigkeit wie der Dünnfilmtransistor jedes Bildelements in demselben Verfahren hergestellt. Dies ermöglicht, die An zahl der Photolithographie-Schritte und die der Ionenimplan tations-Schritte verglichen mit dem herkömmlichen Herstel lungsverfahren jeweils um eins bzw. eins zu verringern. Außerdem können bestimmte Beispiele des Verfahrens die Anzahl der Ätzschritte verglichen mit dem herkömmlichen Verfahren um eins verringern.

Nachstehend wird die Erfindung anhand von Ausführungsbeispie len unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:

Fig. 1(a) bis 1(f) ein Herstellungsverfahren für einen Dünn filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan zeige gemäß Beispiel 1 der vorliegenden Erfindung,

Fig. 2 einen Schritt eines Herstellungsverfahrens für einen Dünnfilmtransistor-Abschnitt einer Aktivmatrix-Flüssigkri stallanzeige gemäß Beispiel 2 der vorliegenden Erfindung,

Fig. 3(a) bis 3(c) ein Herstellungsverfahren für einen Dünn filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan zeige gemäß Beispiel 3 der vorliegenden Erfindung,

Fig. 4(a) bis 4(h) ein Herstellungsverfahren für einen Dünn filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan zeige gemäß Beispiel 4 der vorliegenden Erfindung,

Fig. 5(a) bis 5(b) ein Herstellungsverfahren für einen Dünn filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan zeige gemäß Beispiel 5 der vorliegenden Erfindung,

Fig. 6 eine graphische Darstellung, die die Beziehung zwi schen der Feldeffekt-Beweglichkeit bzw. -Mobilität (µ) und der Offset- bzw. Versatz-Länge vor und nach einer Hydrie rungs-Behandlung darstellt,

Fig. 7(a) bis 7(e) ein Herstellungsverfahren für einen Dünn filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan zeige gemäß Beispiel 9 der vorliegenden Erfindung,

Fig. 8(a) und 8(b) ein Herstellungsverfahren für einen Dünn filmtransistor-Abschnitt einer Aktivmatrix-Flüssigkristallan zeige gemäß Beispiel 11 der vorliegenden Erfindung,

Fig. 9 ein Herstellungsverfahren für einen Dünnfilmtransi stor-Abschnitt einer Aktivmatrix-Flüssigkristallanzeige gemäß Beispiel 13 der vorliegenden Erfindung,

Fig. 10 ein Herstellungsverfahren für einen Dünnfilmtransi stor-Abschnitt einer Aktivmatrix-Flüssigkristallanzeige gemäß Beispiel 14 der vorliegenden Erfindung und

Fig. 11(a) bis 11(g) ein herkömmliches Herstellungsverfahren für einen Dünnfilmtransistor-Abschnitt einer Aktivmatrix- Flüssigkristallanzeige.

Nachstehend wird die vorliegende Erfindung unter Bezugnahme auf die Zeichnung ausführlich beschrieben.

Typischerweise enthält eine Aktivmatrix-Flüssigkristallan zeige ein Paar gegenüberliegender Substrate mit einem vorbe stimmten Zwischenraum dazwischen, die an ihren Randabschnit ten aneinander gebondet bzw. geklebt sind, ein in den Zwi schenraum eingeführtes Flüssigkristallmaterial, an beiden Seiten des Paars von Substraten angeordnete Polarisatoren, ein Hintergrundlicht und dergleichen. Eines der Substrate ist ein Dünnfilmtransistor-Substrat, das ein aus einem Material wie Glas, Plastik oder dergleichen hergestelltes isolierendes Substrat, auf dem zumindest (nachstehend als "Bildelement- Schalt-Dünnfilmtransistoren" bezeichnete) Dünnfilmtransisto ren von Bildelement-Abschnitten und in einem Matrix-Muster angeordnete Bildelement-Elektroden vorgesehen sind, Signal- Busleitungen wie Source-Verbindungsleitungen und Gate-Verbin dungsleitungen, die sich längs und quer in einer Matrix-Art erstrecken, um die Bildelement-Abschnitte zu verbinden, eine CMOS-Treiberschaltung mit CMOS-Treiber-Dünnfilmtransistoren, d. h. einem n-Typ-Dünnfilmtransistor und einem p-Typ-Dünnfilm transistor zum Steuern jedes Bildelement-Schalt-Dünnfilmtran sistors sowie einen Ausrichtungsfilm enthält. Das andere- Sub strat ist ein Gegenelektroden-Substrat, das ein ähnliches wie das vorstehend erwähnte isolierende Substrat enthält, auf dem zumindest eine Gegenelektrode und fakultativ ein Ausrich tungsfilm, eine schwarze Maske, ein Farbfilter und derglei chen je nach Erfordernis vorgesehen sind.

Erfindungsgemäß wird eine Aktivmatrix-Flüssigkristallanzeige mit Dünnfilmtransistoren mit einem verbesserten Aufbau für jedes Bildelement und die CMOS-Treiberschaltung sowie ein verbessertes Herstellungsverfahren dafür geschaffen. Die Aktivmatrix-Flüssigkristallanzeige ist dadurch gekennzeich net, daß sowohl der Bildelement-Schalt-Dünnfilmtransistor als auch der Dünnfilmtransistor der CMOS-Treiberschaltung mit derselben Leitfähigkeit wie der Bildelement-Schalt-Dünnfilm transistor einen Offset- bzw. Versatz- oder einen Aufbau mit lateraler Doppeldiffusion bzw. LDD-Aufbau aufweisen. Außerdem ist das erfindungsgemäße Herstellungsverfahren dadurch ge kennzeichnet, daß diese Dünnfilmtransistoren in demselben Verfahren hergestellt werden, wodurch die Anzahl der Photoli thographie-Schritte und die der Ätzschritte verringert wird.

In anderen als den vorstehend erwähnten Merkmalen ist die vorliegende Erfindung dem Stand der Technik ähnlich, weshalb nur der Dünnfilmtransistor-Aufbau des Dünnfilmtransistor-Sub strats und das Herstellungsverfahren dafür anhand von be stimmten Beispielen beschrieben werden.

Beispiel 1

Fig. 1(a) bis 1(f) veranschaulichen ein Beispiel eines Her stellungsverfahrens für einen Dünnfilmtransistor-Abschnitt einer erfindungsgemäßen Aktivmatrix-Flüssigkristallanzeige. Gemäß der Figuren enthält der Dünnfilmtransistor-Abschnitt ein isolierendes Substrat 1, einen Polysiliziumfilm 2 zur Verwendung als Kanal-Halbleiterfilm, einen Gateisolationsfilm 3, n⁺-Polysilizium 4, das erheblich mit P dotiert ist und als Gateelektroden dient, ein Photoresist 5 einschließlich 5a, 5b und 5c, Source-/Drain-Bereiche 16, 26 und 36, die mit P-Ionen mit einer hohen Konzentration dotiert und beispielsweise aus n⁺-Polysilizium gebildet sind, und Source-/Drain-Bereiche 37, die mit B-Ionen mit einer hohen Konzentration dotiert und beispielsweise aus p⁺-Polysilizium gebildet sind. In diesem Fall weisen ein n-Schaltelement-Dünnfilmtransistor des Bilde lement-Abschnittes und der n-Typ-Dünnfilmtransistor der CMOS- Treiberschaltung einen Offset- bzw. Versatz-Aufbau auf, wo hingegen der p-Typ-Dünnfilmtransistor der CMOS-Treiberschal tung keinen Offset-Aufbau, sondern einen herkömmlichen plana ren Aufbau aufweist.

Die Halbleitereinrichtungen mit den vorstehend beschriebenen Anordnungen werden gemäß dem nachstehend beschriebenen Ver fahren hergestellt. Zunächst wird der Polysiliziumfilm 2 zur Verwendung als Kanal-Halbleiterfilm auf dem isolierenden Sub strat 1 beispielsweise durch ein chemisches Abscheideverfah ren aus der Gasphase bzw. CVD-Verfahren mit geringem Druck, ein Plasma-CVD-Verfahren oder ein CVD-Verfahren mit atmosphä rischem Druck gebildet, was von einem Bilden des Photoresists 5a (gemäß Fig. 1(a)) gefolgt ist. Dann wird ein Trockenätzen zum Definieren von Polysiliziuminseln durchgeführt. Der Poly siliziumfilm kann durch einen amorphen Siliziumfilm unter Verwendung eines Plasma-CVD-Verfahrens, eines CVD-Verfahrens mit geringem Druck oder einem CVD-Verfahren mit atmosphäri schem Druck und anschließendem Ausführen einer Festphasen- Kristallisation bei 550°C oder mehr oder durch Bilden eines amorphen oder Polysilizium-Films gebildet werden, was von ei nem Ausführen eines Laser-Ausheilverfahrens gefolgt ist. Dar aufhin wird der Gateisolationsfilm 3 durch ein thermisches Oxidationsverfahren, ein CVD-Verfahren mit geringem Druck, ein CVD-Verfahren mit atmosphärischem Druck, ein Elektronen- Zyklotronresonanz-Plasma-CVD-Verfahren bzw. ECR-Plasma-CVD- Verfahren, ein Plasma-CVD-Verfahren oder ein ähnliches Ver fahren oder durch Kombinieren von zwei oder mehreren dieser Verfahren (gemäß Fig. 1(b)) gebildet.

Daraufhin wird der Gateelektroden-Dünnfilm 4 wie das n⁺-Poly silizium, das als Gateelektroden dient, beispielsweise durch ein CVD-Verfahren mit geringem Druck (gemäß Fig. 1(c)) gebil det.

Anschließend wird gemäß Fig. 1(d) zum Bilden der Gateelektro den jedes Bildelement-Schalt-Dünnfilmtransistors 10 und der Dünnfilmtransistoren 20 sowie 30 der CMOS-Treiberschaltung das Photoresist 5b gebildet und dann der n⁺-Polysilizium- Dünnfilm 4 unter Verwendung beispielsweise von SF₆-Gas ge ätzt, damit Strukturen der Gateelektroden 14, 24 und 34 ge bildet werden. Zu diesem Zeitpunkt wird der Abschluß des Trockenätzens durch Überwachen von Fluorradikalen mit einem Spektrum von 704 nm beurteilt, gefolgt von einem Unterätzen für einen vorbestimmten Zeitraum zum seitlichen Ätzen des n⁺- Polysilizium-Dünnfilms 4. Dies ermöglicht, daß die Breite je der der sich ergebenden Gateelektroden 14, 24 und 34 geringer als die Breite des Photoresist-Musters wird. Infolgedessen bilden die Gateelektroden 14, 24 und 34 in Kombination mit dem Photoresist darauf auskragende Anordnungen. Wenn die Gateelektroden aus einem Metall hergestellt sind, können die auskragenden Anordnungen durch Unterätzen des Metalls ent sprechend einem Naßätzverfahren gebildet werden.

Daraufhin werden P-Ionen in die Polysiliziuminseln mit einer hohen Konzentration implantiert, damit Source-/Drain-Bereiche 16, 26 und 36 aus n⁺-Polysiliziumfilm gebildet werden, das erheblich mit P dotiert ist.

Daraufhin werden gemäß Fig. 1(e) die Bereiche, die für jeden Bildelement-Schalt-Dünnfilmtransistor 10 und den n-Typ-Dünn filmtransistor 20 der CMOS-Treiberschaltung vorgesehen sind, mit dem Photoresist 5c überzogen und dann der für den p-Typ- Dünnfilmtransistor 30 der CMOS-Treiberschaltung vorgesehene Bereich mit B-Ionen implantiert, wodurch ein Source-/Drain- Bereich 37 aus einer erheblich mit B dotierten p⁺-Polysi liziumschicht gebildet wird. In diesem Fall sollte die Menge B, die ionenimplantiert werden soll, derart eingestellt wer den, daß die sich von der Ionenimplantation ergebende B-Kon zentration die Konzentration des bei dem Schritt gemäß Fig. 1(d) implantierten P hinsichtlich der effektiven Konzentra tion übertrifft, die in Anbetracht der Aktivierungs-Ausbeute jedes Fremdstoffes zu dem Zeitpunkt des Abschlusses dessen Aktivierung bestimmt ist. Mit der Aktivierungs-Ausbeute zu dem Zeitpunkt des Abschlusses der Aktivivierung ist hier das Verhältnis der Menge eines Fremdstoffes, die Ladungsträger abgegeben hat, zu der Gesamtmenge des in dem Film enthaltenen Fremdstoffs gemeint. Der Halbleiter sollte nach der Aktivie rung des Fremdstoffs eine gewünschte Leitfähigkeit aufweisen.

Schließlich wird das Photoresist 5c zum Vervollständigen des n-Offset-Dünnfilmtransistors 10 zur Verwendung als Schaltele ment jedes Bildelements und des n-Offset-Dünnfilmtransistors 20 und des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung entfernt. Mit diesem Verfahren können diese Dünnfilmtransi storen 10, 20 und 30 durch Ausführen von zwei Trockenätz- Schritten und drei Photolithographie-Schritten hergestellt werden.

Obwohl das vorliegende Verfahren die Ionenimplantation zum Dotieren des Silizium-Dünnfilms mit Fremdstoffen einsetzt, kann von einem Diffusionsverfahren oder einer ähnlichen Tech nologie anstelle der Ionenimplantation Gebrauch gemacht wer den. Außerdem kann, obwohl bei diesem Beispiel P als n-Typ- Fremdstoff verwendet wird, (nachstehend als "As" bezeichne tes) Arsen an dessen Stelle verwendet werden.

Nachstehend wird auf die Arbeitsweise der Halbleitereinrich tungen gemäß dem vorliegenden Beispiel Bezug genommen. In diesem Fall weist der Dünnfilmtransistor 10 zur Verwendung als Schaltelement jedes Bildelements Polysilizium mit Offset- Aufbau auf. Es ist von Bedeutung, daß der Bildelement-Schalt- Dünnfilmtransistor 10 einen verringerten Ruhestrom aufweist. Allgemein sollte der Ruhestrom möglichst nicht höher als un gefähr 10^-11 A sein. - Es ist jedoch schwierig, den Ruhestrom auf einen solchen Wert oder weniger zu verringern, da der Dünnfilmtransistor aus Polysilizium in dem ausgeschalteten Zustand durch an einer Korngrenze vorliegende Kristallfehler beeinflußt wird, so daß der Feldemissions-Strom in den Drain- Bereich fließt. Aus diesem Grund sind Offset-Bereiche 19 und 29 an beiden Seiten der Gateelektrode wie bei den Dünnfilm transistoren 10 und 20 gemäß Fig. 1(f) zum Verringern der elektrischen Felder der Drain-Bereiche 16 und 26 vorgesehen, wodurch der Ruhestrom verringert wird.

Da der n-Typ-Dünnfilmtransistor 20 des CMOS-Treiberschal tungs-Abschnitts den Offset-Aufbau aufweist, dient dieser Offset-Bereich in dem Dünnfilmtransistor 20 als Reihenwider stand, weswegen der Strom verringert werden kann, der im ein geschalteten Zustand fließt. Dieses Problem kann durch Opti mieren der Offset- bzw. Versatzlänge und der Werkstoffeigen schaften von Si gelöst werden. Die Versatz- bzw. Offsetlänge kann dadurch genau gesteuert werden, daß bei dem n⁺- Polysiliziumfilm, der die Gateelektroden 14 und 24 bildet, die seitliche Ätztechnologie eingesetzt wird. Bei einem tatsächlich hergestellten Dünnfilmtransistor beträgt die Ver satzlänge ungefähr 0,2 µm bis ungefähr 2,0 µm. Um den Strom zu erhöhen, der im eingeschalteten Zustand fließt, ist es er forderlich, den Reihenwiderstand der Offset-Bereiche zu ver ringern oder insbesondere die Werkstoffeigenschaften von Po lysilizium zu verbessern. Zu diesem Zweck wird das Polysi lizium einer Hydrierungs-Behandlung unterzogen. Fig. 6 zeigt die Abhängigkeit des Stroms im eingeschalteten Zustand eines Dünnfilmtransistors mit Versatz von der Versatzlänge vor und nach der Hydrierungs-Behandlung. Gemäß Fig. 6 verursacht die Hydrierungs-Behandlung, daß der Drainstrom des Dünnfilmtran sistors wesentlich zunimmt. Die Hydrierungs-Behandlung macht von einem durch die Verwendung von einem Elektronen- Zyklotronresonanz-Plasma bzw. ECR-Plasma erzeugten Wasser stoffplasma Gebrauch, damit eine hohe Effektivität erreicht wird. Die Hydrierungs-Behandlung kann auf einem typischen Parallel-Flachplatten-Hochfrequenz-Plasma-CVD-Verfahren, ei ner Wasserstoff-Ionenimplantation oder einem Verfahren von Zuführen von Wasserstoff durch Bilden von SiN_x unter Verwen dung eines Plasma-CVD-Verfahrens und eines Ausheilens des SiN_x-Filmes beruhen. Vorzugsweise wird das Polysilizium bei einer hohen Temperatur, beispielsweise zumindest 700°C nach dessen Bildung wärmebehandelt, damit weiter verbesserte Werk stoffeigenschaften geschaffen werden, wodurch die Ein schalteigenschaften des Dünnfilmtransistors verbessert wer den. Wenn das thermische Oxidationsverfahren für die Bildung des Gateisolationsfilms verwendet wird, kann die Wärmebehand lung zum Verbessern der Werkstoffeigenschaften des Polysili ziums damit zur gleichen Zeit durchgeführt werden. In diesem Fall beträgt die Temperatur für die Wärmebehandlung möglichst zumindest ungefähr 900°C.

Bei dem Schritt gemäß Fig. 1(e) werden die Source-/Drain-Be reiche 37 mit durch B-Ionenimplantation gebildetes p⁺-Polysi lizium zum Herstellen des p-Dünnfilmtransistors 30 der CMOS- Treiberschaltung gebildet. Bei dieser B-Ionenimplantation wird der als Gateelektrode des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung dienende n⁺-Polysiliziumfilm 34 auch mit B implantiert. Dementsprechend wird in der Gateelektrode enthaltenes P durch B kompensiert, so daß die Konzentration der effektiven Ladungsträger in dem Film abnimmt und der Wi derstand der Gateelektrode zunimmt. Falls außerdem die B-Kon zentration die P-Konzentration übertrifft, wird die Leitfä higkeit der Gateelektrode eine p-Leitfähigkeit. Dies führt zu einem Problem einer wesentlich erhöhten Schwellspannung Vth des Dünnfilmtransistors. Aus diesem Grund muß das Verfahren derart gesteuert werden, daß die P-Konzentration der Gateelektrode zumindest höher als die Konzentration von in den Gateelektrodenfilm implantierten B hinsichtlich der ef fektiven Konzentration jedes Fremdstoffs ist, die in Anbe tracht dessen Aktivierungs-Ausbeute nach dem Abschluß der Ak tivierung bestimmt wird.

Beispiel 2

Bei dem Beispiel 1 werden gemäß Fig. 1(e) die Source-/Drain- Bereiche 37 mit durch B-Ionenimplantation gebildeten p⁺-Poly silizium zum Herstellen des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung gebildet. Bei dieser B-Ionenimplanta tion wird auch in den als Gateelektrode des p-Dünnfilm transistors 30 der CMOS-Treiberschaltung dienenden n⁺-Poly siliziumfilm 34 B implantiert. Dementsprechend wird in der Gateelektrode enthaltenes P durch B kompensiert, so daß die Konzentration-der effektiven Ladungsträger in dem Film ab nimmt und der Widerstand der Gateelektrode zunimmt. Falls außerdem die B-Konzentration die P-Konzentration übertrifft, wird die Leitfähigkeit der Gateelektrode eine p-Leitfähig keit. Dies führt zu einem Problem einer wesentlich erhöhten Schwellspannung Vth des Dünnfilmtransistors.

Bei diesem Beispiel werden nach der Bildung des n⁺-Polysili ziumfilms für die Gateelektrode bei dem Schritt gemäß Fig. 1(c) P-Ionen gemäß Fig. 2 in das n⁺-Polysilizium implantiert. Die Konzentration des zu diesem Zeitpunkt implantierten P wird derart eingestellt, daß es folgende Beziehung erfüllt:
(P-Konzentration in der Gateelektrode + Konzentration von zu implantierendem P) < (Konzentration von bei dem Schritt gemäß Fig. 1(e) zu implantierendem B). Dies verhindert, daß die ef fektive Ladungsträgerkonzentration abnimmt, weil die P-Kon zentration des n⁺-Polysiliziumfilms der Gateelektrode durch bei dem Schritt gemäß Fig. 1(e) implantiertem B kompensiert wird.

Bei diesem Beispiel ist es nicht erforderlich, die P-Konzen tration der Gateelektrode hinsichtlich der Menge von durch B zu kompensierendem P übermäßig einzustellen.

Bei diesem Beispiel kann As anstelle von P als n-Typ-Fremd stoff verwendet werden.

Beispiel 3

Nachstehend wird ein drittes Beispiel des erfindungsgemäßen Verfahrens zum Herstellen des Dünnfilmtransistor-Abschnitts einer Aktivmatrix-Flüssigkristallanzeige unter Bezug auf Fig. 1(a) bis 1(d) und Fig. 3(a) bis 3(c) beschrieben.

In Fig. 3(a) bis 3(c) bezeichnen Bezugszeichen 18, 28 und 38 LDD-Abschnitte mit n⁻-Polysilizium und die anderen Bezugszei chen dieselben Teile wie in Fig. 1(a) bis 1(f). In diesem Fall weist jeder Bildelement-Schalt-n-Typ-Dünnfilmtransistor 10 und der n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschal tung einen Aufbau mit lateraler Doppeldiffusion bzw. LDD-Auf bau auf, wohingegen der p-Typ-Dünnfilmtransistor 30 der CMOS- Treiberschaltung keinen LDD-Aufbau, sondern einen typischen planaren Aufbau aufweist.

Das Herstellungsverfahren für den Dünnfilmtransistor-Ab schnitt einer Aktivmatrix-Flüssigkristallanzeige gemäß diesem Beispiel ist wie nachstehend beschrieben.

Zunächst werden auf dieselbe Weise wie bei dem Beispiel 1 auf einem isolierenden Substrat 1 nacheinander Inseln einer Ka nal-Halbleiterschicht 2, ein Gateisolationsfilm 3 und Gate elektroden 4 gebildet, gefolgt von einer Implantation von P- Ionen unter Verwendung eines Photoresists 5b mit einer aus kragenden Anordnung als Maske, wodurch gemäß Fig. 1(a) bis 1(d) Source-/Drain-Bereiche 16, 26 und 36 aus erheblich mit P dotiertem n⁺-Polysilizium gebildet werden.

Nach Entfernen des Photoresists 5b werden P-Ionen mit einer geringen Konzentration, beispielsweise ungefähr 1 · 10¹⁶cm^-3 bis ungefähr 1 · 10¹⁹cm^-3 zum Bilden von LDD-Bereichen 18, 28 und 38 gemäß Fig. 3(a) implantiert. In diesem Fall beträgt die Dosis von P-Ionen ungefähr 1 · 10¹¹ cm^-2 bis ungefähr 1· 10¹⁴cm^-2.

Daraufhin wird gemäß Fig. 3(b), wenn der Bildelement-Schalt- Dünnfilmtransistor 10 und der n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung mit dem Photoresist 5c überzogen sind, der Bereich für den p-Typ-Dünnfilmtransistor 30 der CMOS- Treiberschaltung mit B-Ionen implantiert, damit Source- /Drain-Bereiche 37 aus einer erheblich mit B dotierten p⁺- Polysiliziumschicht in dem p-Typ-Dünnfilmtransistor-Abschnitt der CMOS-Treiberschaltung gebildet werden. In diesem Fall sollte die Menge von zu implantierendem B die Menge von P übertreffen, die bei dem Schritt gemäß Fig. 1(d) implantiert worden ist.

Schließlich werden durch Ablösen oder Entfernen des Photore sists 5c der Bildelement-Schalt-n-Typ-Dünnfilmtransistor 10 mit LDD-Anordnung, der n-Typ-Dünnfilmtransistor 20 der CMOS- Treiberschaltung mit LDD-Anordnung und der p-Typ-Dünnfilm transistor 30 der CMOS-Treiberschaltung vervollständigt.

Obwohl die Ionenimplantations-Technologie zum Dotieren des Si-Dünnfilms mit einem Fremdstoff eingesetzt wird, kann von einer Diffusionstechnologie oder einer ähnlichen Technologie an deren Stelle Gebrauch gemacht werden.

Außerdem kann As als n-Typ-Fremdstoff anstelle von P verwen det werden. Der Schritt gemäß Fig. 3(a) kann mit dem anderen Schritt gemäß Fig. 3(b) vertauscht werden.

Die grundlegende Arbeitsweise des Dünnfilmtransistor-Ab schnitts gemäß diesem Beispiel ist ähnlich dem gemäß Beispiel 1 beschriebenen.

Bei dem vorliegenden Beispiel sind die LDD-Bereiche 18 und 28 auf entgegengesetzten Seiten von entsprechenden Gateelektro den 14 und 24 des Bildelement-Schalt-Dünnfilmtransistors 10 und des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschal tung ausgebildet. Der Widerstand der LDD-Bereiche, wenn sich die Dünnfilmtransistoren in dem eingeschalteten Zustand be finden, ist geringer als die der Offset-Bereiche, weswegen der Strom weiter verbessert wird, der im eingeschalteten Zu stand fließt. Dies führt dazu, daß die CMOS-Schaltung eine verbesserte Steuerfrequenz bietet.

Beispiel 4

Nachstehend wird ein viertes Beispiel der vorliegenden Erfin dung unter Bezug auf Fig. 4(a) bis 4(h) beschrieben. In Fig. 4(c) bezeichnen Bezugszeichen 12b und 22b einen aus einem Ma terial wie p⁻-Polysilizium hergestellten Halbleiterfilm zur Verwendung als leicht mit B dotiertem Kanal und die anderen Bezugszeichen entsprechende Teile wie bei den Beispielen 1 und 3. In diesem Fall weisen der Bildelement-Schalt-n-Typ- Dünnfilmtransistor 10 und der n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung den LDD-Aufbau auf, wohingegen der p- Typ-Dünnfilmtransistor 30 der CMOS-Treiberschaltung keinen LDD-Aufbau, sondern einen typischen planaren Aufbau aufweist.

Der Dünnfilmtransistor-Abschnitt mit dem abgebildeten Aufbau wird gemäß dem folgenden Verfahren hergestellt. Auf dieselbe Weise wie bei dem Beispiel 1 wird ein aus einem Material wie einem Polysiliziumfilm hergestellter Kanal-Halbleiterfilm 2 auf einem isolierenden Substrat 1 beispielsweise durch ein chemisches Abscheideverfahren aus der Gasphase bzw. CVD-Ver fahren mit geringem Druck gebildet, was von einem Bilden ei nes Photoresists 5a gefolgt ist. Dann wird ein Trockenätzen zum Definieren von Polysiliziuminseln durchgeführt. Der Poly siliziumfilm kann durch Bilden eines amorphen Siliziumfilms unter Verwendung eines Plasma-CVD-Verfahrens, eines CVD-Ver fahrens mit geringem Druck oder eines CVD-Verfahrens mit atmosphärischem Druck und anschließendem Ausführen einer Festphasen-Kristallisation bei zumindest 550°C oder durch Bilden eines amorphen Silizium- oder Polysilizium-Films ge bildet werden, was von einem Ausführen eines Laser-Ausheil verfahrens gefolgt ist. Daraufhin wird ein Gateisolationsfilm 3 durch ein thermisches Oxidationsverfahren, ein CVD-Verfah ren mit geringem Druck, ein CVD-Verfahren mit atmosphärischem Druck oder ein ähnliches Verfahren (gemäß Fig. 4(a) und 4(b)) gebildet. Das Verfahren ist bis zu diesem Schritt dasselbe wie bei Beispiel 1.

Daraufhin werden der Inselbereich, der für die Bildung des p- Dünnfilmtransistors 30 der CMOS-Treiberschaltung vorgesehen ist, mit einem Photoresist 5b überzogen und dann ein p-Typ- Fremdstoff wie B in die Bereiche ionenimplantiert, die für die Bildung des Bildelement-Schalt-n-Typ-Dünnfilmtransistors und des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschal tung vorgesehen sind, damit dessen Schwellspannung (Vth) ein gestellt wird. Die Dosis des p-Typ-Fremdstoffs muß für eine leichte Dotierung (gemäß Fig. 4(c)) relativ gering sein. B- Ionenimplantation kann nur bei dem Bereich durchgeführt wer den, der für den n-Typ-Dünnfilmtransistor 20 der CMOS-Trei berschaltung vorgesehen ist.

Ein anderer Schritt einer leichten Dotierung kann hinzugefügt werden, damit die Schwellspannung des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung eingestellt wird. In diesem Fall werden die Bereiche, die für den Bildelement-Schalt-n-Typ- Dünnfilmtransistor 10 und den n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung vorgesehen sind, mit einem Photoresist überzogen, damit bei einer Schwelleneinstellung verhindert wird, daß Fremdstoffatome in diese Dünnfilmtransistoren im plantiert werden.

Eine B-Ionenimplantation zum Einstellen der Schwellspannung Vth des Bildelement-Schalt-n-Typ-Dünnfilmtransistors 10 und des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschaltung kann vor der Bildung des Gateisolationsfilms 3 und nach der Bildung des Photoresists durchgeführt werden, das den p-Typ- Dünnfilmtransistor-Bereich der CMOS-Treiberschaltung bedeckt. Der Gateisolationsfilm 3 wird unter Verwendung von eines thermischen Oxidationsverfahrens, eines CVD-Verfahrens mit geringem Druck, eines CVD-Verfahrens mit atmosphärischem Druck, eines ECR-Plasma-CVD-Verfahrens oder eines Plasma-CVD- Verfahrens allein oder in Kombination nach dem Entfernen des Photoresists gebildet.

Anschließend wird ein aus einem Material wie n⁺-Polysilizium hergestellter Gateelektroden-Dünnfilm 4 beispielsweise durch ein CVD-Verfahren mit geringem Druck (gemäß Fig. 4(d)) gebil det.

Daraufhin wird gemäß Fig. 4(e) zum Bilden der entsprechenden Gateelektroden des Bildelement-Schalt-Dünnfilmtransistors 10 und der Dünnfilmtransistoren 20 sowie 30 der CMOS-Treiber schaltung ein Photoresist 5c gebildet und dann der n⁺-Polysi liziumfilm unter Verwendung beispielsweise von SF₆-Gas ge ätzt, damit Strukturen der Gateelektroden 14, 24 und 34 ge bildet werden. Zu diesem Zeitpunkt wird der Abschluß des Trockenätzens des n⁺-Polysiliziumfilms durch Überwachen von Fluorradikalen mit einem Spektrum von 704 nm wie bei Beispiel 1 beurteilt. Danach wird für einen vorbestimmten Zeitraum ein Unterätzen durchgeführt, damit verursacht wird, daß der n⁺- Polysiliziumfilm seitlich geätzt wird, wodurch eine auskra gende Anordnung mit jeder der Gateelektroden 14, 24 und 34 und dem darüberliegenden Photoresist gebildet wird. Ein Me tall kann zum Herstellen der Gateelektroden verwendet werden, das beispielsweise durch Naßätzen zum Erzeugen der auskragen den Anordnung unterätzt wird. Daraufhin wird eine P-Ionenim plantation zum Bilden von Source-/Drain-Bereichen 16, 26 und 36 mit einem n⁺-Polysiliziumfilm durchgeführt.

Gemäß Fig. 4(f) wird nach dem Entfernen bzw. Ablösen des Pho toresists 5c ein n-Typ-Fremdstoff wie P mit einer geringen Konzentration (leichte Dotierung) zum Bilden von LDD-Be reichen 18, 28 und 38 ionenimplantiert. Die Ionendosis bei dieser Ionenimplantation beträgt ungefähr 1 · 10¹¹cm^-2 bis ungefähr 1 · 10¹⁴cm^-2 und wird möglichst derart eingestellt, daß sie eine Konzentration aufweist, die größer als die Kon zentration des in die Bereiche für den Bildelement-Schalt- Dünnfilmtransistor 10 und den n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung leicht implantierten B hinsichtlich der effektiven Konzentration ist, die in Anbetracht der Aktivie rungs-Ausbeute jedes Fremdstoffs zu dem Zeitpunkt des Ab schlusses der Aktivierung bestimmt wird.

Daraufhin werden gemäß Fig. 4(g) die Bereiche für den Bilde lement-Schalt-Dünnfilmtransistor 10 und den n-Typ-Dünnfilm transistor 20 der CMOS-Treiberschaltung mit einem Photoresist 5d überzogen und dann eine B-Ionenimplantation zum Bilden von Source-/Drain-Bereichen 37 mit einer erheblich mit B dotier ten p⁺-Polysiliziumschicht in dem Bereich für den p-Typ-Dünn filmtransistor 30 der CMOS-Treiberschaltung ausgeführt. In diesem Fall sollte die Menge B, die ionenimplantiert werden soll, derart eingestellt werden, daß sie die des bei dem Schritt gemäß Fig. 4(e) vorher implantierten P hinsichtlich der effektiven Konzentration übertrifft, die in Anbetracht der Aktivierungs-Ausbeute jedes Fremdstoffs bei dem Abschluß der Aktivierung bestimmt wird.

Schließlich wird das Photoresist 5d zum Vervollständigen des Bildelement-Schalt-n-Typ-Dünnfilmtransistors 10 mit LDD-Auf bau, des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschal tung mit LDD-Aufbau und des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung entfernt.

Obwohl eine Ionenimplantation zum Dotieren des Si-Dünnfilms mit einem Fremdstoff bei dem vorstehend beschriebenen Ver fahren verwendet wird, kann an deren Stelle von einer Diffu sionstechnologie Gebrauch gemacht werden. Außerdem kann As als n-Typ-Fremdstoff anstelle von P verwendet werden.

Die grundlegende Arbeitsweise des Dünnfilmtransistor-Ab schnitts bei diesem Beispiel ist dieselbe wie die bei dem Beispiel 1 beschriebene. Bei diesem Beispiel ist der Kanalbe reich jedes des Bildelement-Schalt-Dünnfilmtransistors 10 und des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschaltung leicht mit B dotiert. Dies ermöglicht, die Schwellspannung Vth von beiden Dünnfilmtransistoren 10 und 20 tatsächlich zu erhöhen. Aus diesem Grund nimmt der Drainstrom zu dem Zeit punkt ab, bei dem die Gatespannung 0 V beträgt, weswegen die Übertragungskennlinie eines Inverters bzw. Umkehrers beson ders bei der CMOS-Treiberschaltung verbessert wird. Wenn die Eingangsspannung (Vin) 0 V beträgt, kann eine Abnahme der Ausgangsspannung (Vout) infolge eines Leckstroms des n-Typ- Dünnfilmtransistors vermieden werden. Zusätzlich zu der leichten Dotierung des Kanalbereichs sind die LDD-Bereiche 18 und 28 außerdem an den entgegengesetzten Seiten der entspre chenden Gateelektroden der Dünnfilmtransistoren 10 und 20 vorgesehen. Dies gestattet, den elektrischen Widerstand der Dünnfilmtransistoren im eingeschalteten Zustand eher als bei den Dünnfilmtransistoren mit Offset-Aufbau zu verringern, wo durch deren Strom verbessert wird, der im eingeschalteten Zu stand fließt. Dies führt zu einer Verbesserung der Steuer frequenz der CMOS-Treiberschaltung.

Beispiel 5

Bei den Beispielen 1 bis 4 wird eine B-Ionenimplantation zum Erzeugen des p-Dünnfilmtransistors der CMOS-Treiberschaltung durchgeführt. Bei dieser Ionenimplantation kann die soge nannte schräge Implantation zum schrägen Implantieren von B- Ionen mit einer geringen Konzentration gemäß Fig. 5(a) durch geführt werden, gefolgt von einer gewöhnlichen Ionenimplanta tion für eine Implantation mit einer hohen Konzentration ge mäß Fig. 5(b). Es sei bemerkt, daß ein Verfahren gemäß Fig. 5(a) mit einem Verfahren gemäß Fig. 5(a) ausgetauscht werden kann. Bei dieser schrägen Implantation ist der Einfallswinkel der Ionen auf zumindest 20° bezüglich einer Linie geneigt, die senkrecht zu der Oberfläche des Substrats ist.

Eine derartige Ionenimplantations-Technologie ermöglicht die Bildung einer überlappenden LDD-Anordnung unter der entspre chenden Gateeleektrode. Daher kann die Haltespannung des p- Dünnfilmtransistors 30 der CMOS-Treiberschaltung gegenüber der Drainspannung verbessert werden, wenn an die Source- /Drain-Elektrode 37 eine Spannung angelegt wird. Dementspre chend kann die Versorgungsspannung für die CMOS-Schaltung weiter verbessert werden, was zu einem Vorteil von beispiels weise einer verbesserten Ausgangsspannung der Inverter- bzw. Umkehr-Schaltung führt.

Beispiel 6

Bei den Beispielen 1 bis 5 weist der Bildelement-Schalt-Dünn filmtransistor einen n-Typ-Dünnfilmtransistor mit Offset-Auf bau auf, aber er kann statt dessen einen p-Typ-Dünnfilmtran sistor aufweisen. Bei dem Fall des Bildelement-Schalt- Dünnfilmtransistors mit dem p-Typ-Dünnfilmtransistor ist das Herstellungsverfahren für den Dünnfilmtransistor-Abschnitt grundsätzlich dasselbe wie das in Fig. 1(a) bis 5(b) dargestellte, das zu den Beispielen 1 bis 5 gehört. Jedoch muß P mit B und umgekehrt ersetzt werden; beispielsweise wird die P-Ionenimplantation mit der B-Ionenimplantation und umgekehrt ersetzt. Die Beschreibung der Gateelektroden wird nicht ver ändert.

Bei dem Fall von Beispiel 4 (Fig. 4(a) bis 4(h)) kann die leichte Dotierung von B zum Einstellen der Schwellspannung Vth bei dem Schritt gemäß Fig. 4(c) nur hinsichtlich des Be reichs für den CMOS-Treiber-n-Typ-Dünnfilmtransistor 20 durchgeführt werden. In diesem Fall muß B nicht unbedingt mit P ersetzt werden.

Bei diesem Beispiel kann der n-Typ-Fremdstoff As anstelle von P aufweisen.

Beispiel 7

Bei den Beispielen 1 bis 6 können die Gateelektroden einen p+-Polysilizium-Dünnfilm anstelle des n⁺-Polysilizium-Dünn films aufweisen. Auch in diesem Fall sind die anderen Aufbau merkmale dieselben wie bei den Beispielen 1 bis 6.

Beispiel 8

Bei den Beispielen 1 bis 7 weist jeder Dünnfilmtransistor einen Dünnfilmtransistor mit einem einzelnen Gate mit einer Gateelektrode auf, aber er kann zwei oder mehr in Reihe ge schaltete Dünnfilmtransistoren derart aufweisen, daß er zwei oder mehr Gateelektroden zwischen den Source-/Drain-Bereichen schafft. Auch in diesem Fall sind die anderen Aufbaumerkmale dieselben wie bei den Beispielen 1 bis 7.

Beispiel 9

Fig. 7(a) bis 7(e) sind Schnittansichten zum Erläutern eines 25 Verfahrens zum Herstellen einer Dünnfilmtransistor-Anordnung gemäß Beispiel 9. Zunächst wird gemäß Fig. 7(a) ein Kanal-Po lysiliziumfilm 2 zur Verwendung als Kanalschicht auf einem aus Quarz oder Glas hergestellten isolierenden Substrat 1 un ter Verwendung eines CVD-Verfahrens mit geringem Druck gebil det. Dieser Kanal-Polysiliziumfilm 2 wird strukturiert und dann zum Bilden eines Gateisolationsfilms 3 von ungefähr 120 nm Dicke einem thermischen Oxidationsverfahren unterzogen. Außerdem wird ein Gateelektroden-Dünnfilm 4 beispielsweise aus mit P dotiertem Si auf der gesamten Substratoberfläche ausgebildet. In diesem Fall kann der Polysiliziumfilm 2 durch Bilden eines Si-Filmes unter Verwendung eines CVD-Verfahrens mit geringem Druck und anschließender Kristallisation des selben durch Festphasen-Epitaxie, Laser-Ausheilung oder ein ähnliches Verfahren oder durch Bilden eines Si-Filmes durch ein Plasma-CVD-Verfahren und anschließender Kristallisation desselben durch Festphasen-Epitaxie, Laser-Ausheilung oder ein ähnliches Verfahren gebildet werden. Der Gateisolations film 3 kann durch Bilden eines SiO₂-Filmes oder dergleichen durch ein Kathodenzerstäubungs- bzw. Sputterverfahren, ein CVD-Verfahren mit geringem Druck oder ein CVD-Verfahren mit atmosphärischem Druck gebildet werden. Diese Verfahren können jeweils kombiniert mit einem thermischen Oxidationsverfahren eingesetzt werden. Außerdem kann der für die Gateelektrode zu verwendende Dünnfilm aus einem mit B oder As dotierten Si- Film, einem Metall-Dünnfilm aus Aluminium, einer Aluminiumle gierung oder Chrom oder einem Silizid-Dünnfilin aus Molbydän silizid, Wolframsilizid oder Titansilizid als auch aus dem vorstehend erwähnten mit P dotiertem Si-Film gebildet werden.

Daraufhin wird gemäß Fig. 7(b) ein Photoresist 5a derart ge bildet, daß es den gesamten Bereich für den p-Typ-Dünnfilm transistor 30 der CMOS-Treiberschaltung und die Gateelektro den-Bildungsbereiche des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschaltung und des Bildelement-Schalt-n-Typ-Dünn filmtransistors 10 überzieht.

Anschließend wird gemäß Fig. 7(c) unter Verwendung des Photo resists 5a als Maske der Gateelektroden-Dünnfilm 4 beispiels weise aus Si, der als Gateelektrode verwendet werden soll, unter Verwendung eines Gases trockengeätzt, das hauptsächlich SF₆, CF₄, NF₃, Cl₂ oder dergleichen enthält und für isotropes Ätzen geeignet ist, wodurch der Gateelektroden-Dünnfilm 4 mit einer Breite strukturiert wird, die um ungefähr 0,3 µm bis ungefähr 2,0 µm schmaler als das Photoresist 5a ist.

Daraufhin wird gemäß Fig. 7(d) ein n-Typ-Fremdstoff wie P oder As in die Substratoberfläche ionenimplantiert, wobei das Photoresist 5a unverändert belassen wird, wodurch n-Source- /Drain-Bereiche 16 und 26 jeweils mit Offset-Bereichen 19 und 29 in den Bereichen für den Bildelement-Schalt-n-Typ-Dünn filmtransistor 10 und den n-Typ-Dünnfilmtransistor 20 der CMOS-Treiberschaltung gebildet werden. Die Länge der Offset- Bereiche 19 und 29 liegt in dem Bereich von 0,3 µm bis 2,0 µm in Abhängigkeit davon, wie stark die Gateelektroden 14, 24 und 34 in dem vorangehenden Schritt seitlich geätzt worden sind. In diesem Fall dient das Photoresist 5a auf den Gate elektroden 14 und 24 auch dazu, zu verhindern, daß der ionenimplantierte Fremdstoff zu dem Gateisolationsfilm 3 und den Kanalbereichen 12 und 22 durchdringt, die unter den Gate elektroden 14 und 24 der n-Typ-Dünnfilmtransistoren 10 und 20 liegen.

Schließlich werden gemäß Fig. 7(e) nach der Entfernung des Photoresists 5a der n-Typ-Dünnfilmtransistor 20 der CMOS- Treiberschaltung und der Bildelement-Schalt-n-Typ-Dünnfilm transistor 10 mit einem Photoresist 5b überzogen und dann die Gateelektrode 34 des p-Dünnfilmtransistors 30 der CMOS-Trei berschaltung durch Strukurieren unter Verwendung des Photore sists 5b gebildet, was von einer Ionenimplantation eines p- Typ-Fremdstoffs wie B mit dem belassenen Photoresist 5b ge folgt ist. Dies gestattet, daß p-Typ-Source-/Drain-Bereiche 37 in dem p-Typ-Dünnfilmtransistor-Bereich der CMOS-Treiber schaltung gebildet werden. Auch in diesem Fall dient das Pho toresist 5b auf der Gateelektrode 34 dazu, zu verhindern, daß der ionenimplantierte Fremdstoff zu der Gateelektrode 34, dem darunterliegenden Gateisolationsfilm 3 und dem Kanalbereich des p-Dünnfilmtransistors 30 durchdringt. In diesem Fall weist der p-Typ-Dünnfilmtransistor keinen Offset-Aufbau auf, aber er kann einen Offset-Aufbau aufweisen, der durch isotro pes Ätzen erzeugt wird.

Das derart beschriebene Dünnfilmtransistor-Anordnungs- Herstellungsverfahren gemäß diesem Beispiel ermöglicht eine Verringerung der Anzahl von Schritten, die zum Bilden der Bildelement-Schalt-n-Typ-Dünnfilmtransistors mit Offset-Auf bau und der Dünnfilmtransistoren der CMOS-Treiberschaltung auf demselben Substrat erforderlich sind, weswegen eine Ver ringerung der Herstellungskosten und ein hoher Durchsatz ver wirklicht werden. Außerdem ermöglicht der Offset-Aufbau des n-Typ-Dünnfilmtransistors der CMOS-Treiberschaltung die CMOS- Treiber-Dünnfilmtransistoren, eine hohe Versorgungsspannung zu verwenden. Bei diesem Beispiel ist anders als bei dem Bei spiel 1 der Bereich für den p-Typ-Dünnfilmtransistor 30 beim Ionenimplantieren des Fremdstoffs in die n-Typ-Dünnfilmtran sistoren maskiert. Dies ermöglicht, daß die Menge des Fremd stoffs wie B verringert wird, der in den p-Typ-Dünnfilmtran sistor implantiert werden soll, wodurch ein Vorteil durch Verwirklichen eines hohen Durchsatzes erzeugt wird.

Beispiel 10

Beispiel 9 verwendet einen n-Typ-Dünnfilmtransistor als Bildelement-Schalt-Dünnfilmtransistor. Jedoch können selbst dann, wenn ein p-Typ-Dünnfilmtransistor als Bildelement- Schalt-Dünnfilmtransistor verwendet wird, der p-Typ-Dünnfilm transistor der CMOS-Treiberschaltung und der Bildelement- Schalt-p-Typ-Dünnfilmtransistor gleichzeitig mit einem Off set-Aufbau gebildet werden. Dies ermöglicht, die Anzahl der Herstellungsschritte zu verringern und Dünnfilmtransistoren der CMOS-Treiberschaltung zu schaffen, die eine hohe Versor gungsspannung verwenden können. Die Dünnfilmtransistor-Anord nung gemäß diesem Beispiel kann entsprechend dem in Beispiel 9 beschriebenen Herstellungsverfahren abgesehen davon herge stellt werden, daß der p-Typ-Fremdstoff bei dem ersten Im plantationsverfahren implantiert wird, während der n-Typ- Fremdstoff bei dem zweiten Implantationsverfahren implantiert wird.

Durch Maskieren des n-Typ-Dünnfilmtransistor-Bereichs bei der Ionenimplanatation des p-Typ-Fremdstoffes ist es möglich, die Menge des Fremdstoffes wie B, der in den p-Typ-Dünnfilm transistor-Bereich implantiert werden soll, zu verringern und einen Vorteil durch Verwirklichen eines hohen Durchsatzes zu schaffen.

Beispiel 11

Während bei Beispiel 9 der Offset-Aufbau für den Bildelement- Schalt-n-Typ-Dünnfilmtransistor 10 und den n-Typ-Dünnfilm transistor 20 der CMOS-Treiberschaltung verwendet wird, wird bei dem vorliegenden Beispiel dafür der LDD-Aufbau verwendet.

Das Herstellunsgverfahren gemäß diesem Beispiel ist wie folgt. Das Herstellungsverfahren folgt dem Verfahren gemäß Beispiel 9 bis zu dem Schritt der Ionenimplantation des n- Typ-Fremdstoffs gemäß Fig. 7(d) zum Bilden von n-Typ-Dünn filmtransistoren 10 und 20 mit Offset-Aufbau.

Daraufhin wird gemäß Fig. 8(a) nach der Entfernung eines Pho toresists 5a ein n-Typ-Fremdstoff wie P oder As mit einer geringen Konzentration unter Verwendung von Gateelektroden 14 und 24 als Maske ionenimplantiert. Bei dieser Implantation muß die Beschleunigungsspannung derart eingestellt werden, daß verhindert wird, daß der n-Typ-Fremdstoff die Gate elektroden 14 und 24 durchdringt und in den Gateisolations film oder die Kanalbereiche 12 und 22 eindringt. Auch bei der Implantation wird ein als Gateelektrode zu verwendender Si- Dünnfilm 4 in dem Bereich belassen, der für die Bildung des p-Dünnfilmtransistors 30 der CMOS-Treiberschaltung vorgesehen ist, und dieser dient als Maske, wodurch verhindert wird, daß der n-Typ-Fremdstoffin den Si-Abschnitt eindringt, der als Kanalbereich dient.

Schließlich werden gemäß Fig. 8(b) der n-Typ-Dünnfilmtran sistor 20 der CMOS-Treiberschaltung und der Bildelement- Schalt-n-Typ-Dünnfilmtransistor 10 mit einem Photoresist 5b überzogen, was von dem Bilden der Gateelektrode 34 des p- Dünnfilmtransistors 30 der CMOS-Treiberschaltung durch Stru kurieren unter Verwendung des Photoresists 5b gefolgt ist. Dann wird eine Ionenimplantation .eines p-Typ-Fremdstoffs wie B mit unverändert belassenem Photoresist 5b durchgeführt. Dies führt zu der Bildung von p-Typ-Source-/Drain-Bereichen 37 bei dem p-Typ-Dünnfilmtransistor 30 der CMOS-Treiberschal tung.

Das derart beschriebene Dünnfilmtransistor-Anordnungs- Herstellungsverfahren gemäß diesem Beispiel ermöglicht eine Verringerung der Anzahl von Schritten, die zum Bilden des Bildelement-Schalt-n-Typ-Dünnfilmtransistors mit LDD-Aufbau und der Dünnfilmtransistoren der CMOS-Treiberschaltung auf demselben Substrat erforderlich sind, weswegen eine Verringe rung der Herstellungskosten und ein hoher Durchsatz verwirk licht werden. Außerdem ermöglicht der LDD-Aufbau des n-Typ- Dünnfilmtransistors der CMOS-Treiberschaltung die Dünnfilm transistoren der CMOS-Treiberschaltung, eine hohe Versor gungsspannung zu verwenden. Der bei diesem Beispiel einge setzte LDD-Aufbau erlaubt eher als die Dünnfilmtransistoren mit Offset-Aufbau, den Widerstand der Dünnfilmtransistoren im eingeschalteten Zustand zu verringern, wodurch dessen Strom verbessert wird, der im eingeschalteten Zustand fließt. Dies führt zu einer Verbesserung der Steuerfrequenz der CMOS-Trei berschaltung. Außerdem ist bei diesem Beispiel anders als bei dem Beispiel 3 der Bereich für den p-Typ-Dünnfilmtransistor 30 mit dem Si-Dünnfilm 34 bei der Bildung der n-Typ-Dünnfilm transistoren mit LDD-Aufbau überzogen, wodurch verhindert wird, daß der Fremdstoff wie P in den p-Typ-Dünnfilmtransi stor-Bereich eindringt. Dies ermöglicht, daß die Menge des Fremdstoffes wie B verringert wird, die in den p-Typ-Dünn filmtransistor 30 implantiert werden soll, wodurch ein Vor teil durch Verwirklichen eines hohen Durchsatzes erzeugt wird.

Beispiel 12

Bei Beispiel 11 wird ein n-Typ-Dünnfilmtransistor als Bildelement-Schalt-Dünnfilmtransistor verwendet. Selbst wenn ein p-Typ-Dünnfilmtransistor als Bildelement-Schalt-Dünnfilm transistor verwendet wird, können jedoch der p-Typ-Dünnfilm transistor der CMOS-Treiberschaltung und der Bildelement- Schalt-Dünnfilmtransistor gleichzeitig mit einem LDD-Aufbau hergestellt werden. Dies ermöglicht auch, die Anzahl der er forderlichen Herstellungsschritte zu verringern und Dünnfilm transistoren der CMOS-Treiberschaltung zu schaffen, die eine hohe Versorgungsspannung und eine hohe Steuerfrequenz verwen den können.

Die Dünnfilmtransistor-Anordnung gemäß diesem Beispiel kann gemäß dem bei Beispiel 11 beschriebenen Herstellungsverfahren abgesehen davon hergestellt werden, daß bei den drei Ionenim plantationsschritten der p-Typ-Fremdstoff anstelle des n-Typ- Fremdstoffs implantiert wird, während der n-Typ-Fremdstoff anstelle des p-Typ-Fremdstoffs implantiert wird.

Mit dem vorliegenden Beispiel werden dieselben Wirkungen wie bei Beispiel 11 erreicht.

Beispiel 13

Bei den Beispielen 9 bis 11 wird der p-Typ-Fremdstoff wie B vertikal implantiert, damit Source-/Drain-Bereiche 37 des p- Dünnfilmtransistors der CMOS-Treiberschaltung gebildet wer den. Vor oder nach dieser Ionenimplantation kann die schräge Implantation durchgeführt werden, damit der p-Typ-Fremdstoff gemäß Fig. 9 schräg implantiert wird. Eine derartige Ionenimplantations-Technologie ermöglicht die Bildung einer überlappenden LDD-Anordnung unter der entsprechenden Gate elektrode. Daher kann die Drain-Haltespannung des p-Dünnfilm transistors 30 der CMOS-Treiberschaltung verbessert werden, wenn eine Spannung an deren Source- und Drain-Elektroden an gelegt wird. Dementsprechend kann die Versorgungsspannung für die Treiberschaltung weiter erhöht werden, was zu einem Vor teil von beispielsweise einer verbesserten Ausgangsspannung der Inverter- bzw. Umkehr-Schaltung führt.

Beispiel 14

Bei den Beispielen 9 bis 11 wird der n-Typ-Fremdstoff wie P oder As vertikal implantiert, damit Source-/Drain-Bereiche des n-Typ-Dünnfilmtransistors der CMOS-Treiberschaltung ge bildet werden. Vor oder nach dieser Ionenimplantation kann die schräge Implantation eingesetzt werden, damit der p-Typ- Fremdstoff gemäß Fig. 10 schräg implantiert wird.

Eine derartige Ionenimplantations-Technologie ermöglicht die Bildung einer überlappenden LDD-Anordnung unter der entspre chenden Gateelektrode. Daher kann die Drain-Haltespannung des n-Typ-Dünnfilmtransistors 20 der CMOS-Treiberschaltung ver bessert werden, wenn eine Spannung an die Source- und Drain- Elektroden angelegt wird. Dementsprechend kann die Versorgungsspannung für die Treiberschaltung weiter erhöht werden, was zu einer verbesserten Ausgangsspannung bei spielsweise der Inverter bzw. Umkehr-Schaltung führt.

Beispiel 15

Während bei den Beispielen 9 bis 14 keine Kanaldotierung ein gesetzt wird, wird bei dem vorliegenden Beispiel der Kanal- Si-Film bei zumindest einem der n-Typ- und p-Typ-Dünnfilm transistor-Bereiche der CMOS-Treiberschaltung mit einem Fremdstoff derjenigen Leitfähigkeit ionenimplantiert, die entgegengesetzt zu der von deren Source-/Drain-Bereichen vor der Bildung der Gateelektrode ist. Dies ermöglicht, die Schwellspannung des Dünnfilmtransistors einzustellen, wodurch die Ansprecheigenschaften der CMOS-Treiber-Dünnfilmtransisto ren verbessert werden.

Wie vorstehend beschrieben macht die erfindungsgemäße Aktiv matrix-Flüssigkristallanzeige von einem Offset- bzw. Versatz- Aufbau oder einem LDD-Aufbau für einen der n-Typ und p-Typ- Dünnfilmtransistoren der CMOS-Treiberschaltung Gebrauch. Dies ermöglicht, daß die CMOS-Treiberschaltung eine Stromquelle mit einer hohen Versorgungsspannung verwendet, daß die Ausgangsspannung der Treiberschaltung verbessert wird und daß der Betriebsbereich des Bildelement-Schalt-Dünnfilmtransi stors erweitert wird. Auf diese Weise weist die erfindungsge mäße Aktivmatrix-Flüssigkristallanzeige eine hohe Leistungs fähigkeit auf.

Außerdem wendet das erfindungsgemäße Herstellungsverfahren der Aktivmatrix-Flüssigkristallanzeige den Offset- bzw. Ver satz-Aufbau oder den LDD-Aufbau bei einem der Dünnfilmtransi storen der CMOS-Treiberschaltung an, der dieselbe Leitfähig keit wie der Bildelement-Schalt-Dünnfilmtransistor aufweist, und stellt diese beiden Dünnfilmtransistoren in einem gemein samen Herstellungsverfahren her. Dies ermöglicht es, die An zahl der Photolithographie-Schritte um eins und die Anzahl der Ionenimplantations-Schritte um eins zu verringern; außer dem kann in einigen Ausgestaltungen der Erfindung die Anzahl der Ätzschritte um eins verringert werden. Auf diese Weise ermöglicht das erfindungsgemäße Verfahren, die Anzahl der er forderlichen Herstellungsschritte zu senken. Infolgedessen ermöglicht das erfindungsgemäße Herstellungsverfahren, die Herstellungskosten zu senken, den Durchsatz zu verbessern und daher eine kostengünstige Aktivmatrix-Flüssigkristallanzeige zu schaffen.

Aktivmatrix-Flüssigkristallanzeige, die als eine Einheit mit einer Treiberschaltung ausgebildet ist, die
ein Paar von in gegenüberliegender Beziehung zueinander angeordneten Substraten und
ein Flüssigkristallmaterial enthält, das zwischen dem Paar Substrate schichtenweise angeordnet ist,
wobei das Paar Substrate
ein Dünnfilmtransistor-Substrat, das zumindest ein iso lierendes Substrat, eine Source-Verbindungsleitung und eine Gate-Verbindungsleitung, die in einem Matrix-Muster auf dem isolierenden Substrat ausgebildet sind, einen Dünn filmtransistor, der an jedem Bildelement-Abschnitt zur Ver wendung als Schaltelement zum Anlegen einer Spannung an einen Abschnitt des Flüssigkristallmaterials vorgesehen ist, das an einer Stelle liegt, an der sich die Source-Verbindungsleitung und die Gate-Verbindungsleitung schneiden, eine an eine Drain-Elektrode des Dünnfilmtransistors angeschlossene Bild element-Elektrode zum Zuführen einer Spannung zu dem Flüssig kristallmaterial und eine CMOS-Treiberschaltung mit einem CMOS-Teil enthält, der Dünnfilmtransistoren zum Zuführen ei nes elektrischen Signals zu dem Dünnfilmtransistor des Bild element-Abschnitts über die Source-Verbindungsleitung und die Gate-Verbindungsleitung aufweist, sowie
ein Gegen-Substrat enthält, das ein isolierendes Sub strat und eine darauf ausgebildete Gegen-Elektrode enthält, wobei der an dem Bildelement-Abschnitt vorgesehene Dünn filmtransistor eine erste Leitfähigkeit und einen Offset bzw. Versatz- oder einen Aufbau mit lateraler Doppeldiffusion bzw. LDD-Aufbau aufweist, und
wobei zumindest ein Dünnfilmtransistor mit einer ersten Leitfähigkeit der Dünnfilmtransistoren der CMOS-Treiberschal tung einen Offset- bzw. Versatz- oder einen LDD-Aufbau auf weist.

Claims

1. Aktivmatrix-Flüssigkristallanzeige, die als eine Einheit mit einer Treiberschaltung ausgebildet ist, mit
einem Paar von in gegenüberliegender Beziehung zueinan der angeordneten Substraten und
einem Flüssigkristallmaterial, das zwischen dem Paar Substrate schichtenweise angeordnet ist, wobei das Paar Substrate
ein Dünnfilmtransistor-Substrat, das zumindest ein iso lierendes Substrat, eine Source-Verbindungsleitung und eine Gate-Verbindungsleitung, die in einem Matrix-Muster auf dem isolierenden Substrat ausgebildet sind, einen Dünnfilmtransi stor, der an jedem Bildelement-Abschnitt zur Verwendung als Schaltelement zum Anlegen einer Spannung an einen Abschnitt des Flüssigkristallmaterials vorgesehen ist, das an einer Stelle liegt, an der sich die Source-Verbindungsleitung und die Gate-Verbindungsleitung schneiden, eine an eine Drain- Elektrode des Dünnfilmtransistors angeschlossene Bildelement- Elektrode zum Zuführen einer Spannung zu dem Flüssigkristall material und eine CMOS-Treiberschaltung mit einem CMOS-Teil enthält, der Dünnfilmtransistoren zum Zuführen eines elektri schen Signals zu dem Dünnfilmtransistor des Bildelement-Ab schnitts über die Source-Verbindungsleitung und die Gate-Ver bindungsleitung aufweist, sowie
ein Gegen-Substrat umfaßt, das ein isolierendes Substrat und eine darauf ausgebildete Gegen-Elektrode enthält, wobei der an dem Bildelement-Abschnitt vorgesehene Dünn filmtransistor eine erste Leitfähigkeit und einen Offset- bzw. Versatz oder einen Aufbau mit lateraler Doppeldiffusion bzw. LDD-Aufbau aufweist, und
wobei zumindest ein Dünnfilmtransistor mit einer ersten Leitfähigkeit der Dünnfilmtransistoren der CMOS-Treiber schaltung einen Offset- bzw. Versatz oder einen LDD-Aufbau aufweist.

2. Verfahren zum Herstellen einer Aktivmatrix-Flüssigkri stallanzeige, die als eine Einheit mit einer Treiberschaltung ausgebildet ist, wobei ein Flüssigkristallmaterial zwischen einem Dünnfilmtransistor-Substrat und einem Gegen-Substrat mit einer Gegen-Elektrode auf einem isolierenden Substrat schichtenweise angeordnet ist, wobei das Dünnfilmtransistors Substrat ein isolierendes Substrat, Dünnfilmtransistoren, die in einem Matrix-Muster auf dem isolierenden Substrat angeord net sind und jeweils an einem einzelnen Bildelement-Abschnitt zur Verwendung als Schaltelement vorgesehen sind, und eine CMOS-Treiberschaltung mit einem CMOS-Teil zum Steuern des Dünnfilmtransistors jedes Bildelement-Abschnittes aufweist, wobei das Verfahren die Herstellung des Dünnfilmtransistors jedes Bildelement-Abschnittes und des CMOS-Teils aufweist, der einen Dünnfilmtransistor mit einer ersten Leitfähigkeit und einen Dünnfilmtransistor mit einer zweiten Leitfähigkeit aufweist, wobei die Herstellung zumindest folgende Schritte aufweist:

(a) ein aufeinanderfolgendes Bilden eines Kanal-Halblei terfilms, eines Gateisolationsfilms und eines Gateelektroden- Dünnfilms auf dem isolierenden Substrat in dessen Bereichen, die für den Dünnfilmtransistor jedes Bildelement-Abschnittes, für den Dünnfilmtransistor mit der ersten Leitfähigkeit und für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen sind, gefolgt von dem Bilden eines Photoresists auf dem Gateelektroden-Dünnfilm zum feinen Strukturieren des Gateelektroden-Dünnfilms,
(b) ein Ätzen des Gateelektroden-Dünnfilms mit Verwen dung des Photoresists als Maske zum Bilden von Gateelektro den, die jeweils schmaler als das Photoresist sind,
(c) ein Ionenimplantieren eines Fremdstoffs bzw. einer Verunreinigung mit einer ersten Leitfähigkeit mit einer hohen Konzentration in Source-/Drain-Bereiche, die auf entgegenge setzten Seiten jeder der Gateelektroden liegen, mit Verwen dung des Photoresists als Maske zum Erzeugen von drei Arten von Dünnfilmtransistoren mit der ersten Leitfähigkeit und ei nem Offset- bzw. Versatz-Aufbau und ein anschließendes Ent fernen des Photoresists, und
(d) ein Überziehen zumindest des Dünnfilmtransistors je des Bildelement-Abschnitts und des Dünnfilmtransistors, der als Dünnfilmtransistor mit der ersten Leitfähigkeit der CMOS- Treiberschaltung dient, mit einem Photoresist, und ein Ionen implantieren eines Fremdstoffs bzw. einer Verunreinigung mit einer zweiten Leitfähigkeit in den Dünnfilmtransistor, der als Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung dient, mit einer Konzentration, die hö her als die Konzentration des Fremdstoffes mit der ersten Leitfähigkeit hinsichtlich einer effektiven Konzentration ist, die in Anbetracht der Aktivierungs-Ausbeute jedes Fremd stoffes zu dem Zeitpunkt des Abschlusses von dessen Aktivie rung bestimmt wird, damit der Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung gebildet wird.

3. Verfahren nach Anspruch 1, das anstelle des Schrittes (d) folgende Schritte aufweist:

(e) ein Ionenimplantieren des Fremdstoffs mit der ersten Leitfähigkeit in die drei Arten von Dünnfilmtransistoren mit einer geringen Konzentration, um dadurch alle drei Arten von Dünnfilmtransistoren einen LDD-Aufbau mit der ersten Leitfä higkeit aufweisen zu lassen, und
(f) ein Überziehen zumindest der Bereiche, die für den Dünnfilmtransistor jedes Bildelement-Abschnitts und für den Dünnfilmtransistor vorgesehen sind, der als Dünnfilmtransi stor mit der ersten Leitfähigkeit der CMOS-Treiberschaltung dient, mit einem Photoresist, und ein Ionenimplantieren des Fremdstoffes mit der zweiten Leitfähigkeit in den Dünnfilm transistor, der als Dünnfilmtransistor mit der zweiten Leit fähigkeit der CMOS-Treiberschaltung dient, mit einer Konzen tration, die höher als die Konzentration des Fremdstoffs mit der ersten Leitfähigkeit hinsichtlich einer effektiven Kon zentration ist, die in Anbetracht der Aktivierungs-Ausbeute jedes Fremdstoffes zu dem Zeitpunkt des Abschlusses von des sen Aktivierung bestimmt wird, damit der Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung ge bildet wird.

4. Verfahren zum Herstellen einer Aktivmatrix-Flüssigkri stallanzeige, die als eine Einheit mit einer Treiberschaltung ausgebildet ist, wobei ein Flüssigkristallmaterial zwischen einem Dünnfilmtransistor-Substrat und einem Gegen-Substrat mit einer Gegen-Elektrode auf einem isolierenden Substrat schichtenweise angeordnet ist, wobei das Dünnfilmtransistor- Substrat ein isolierendes Substrat, Dünnfilmtransistoren, die in einem Matrix-Muster auf dem isolierenden Substrat angeord net sind und jeweils an einem einzelnen Bildelement-Abschnitt zur Verwendung als Schaltelement vorgesehen sind, und eine CMOS-Treiberschaltung mit einem CMOS-Teil zum Steuern des Dünnfilmtransistors jedes Bildelement-Abschnittes aufweist, wobei das Verfahren die Herstellung des Dünnfilmtransistors jedes Bildelement-Abschnittes, eines Dünnfilmtransistors mit einer ersten Leitfähigkeit und eines Dünnfilmtransistors mit einer zweiten Leitfähigkeit der CMOS-Treiberschaltung auf weist, wobei die Herstellung zumindest folgende Schritte auf weist:

(g) ein aufeinanderfolgendes Bilden eines Halbleiter films und eines Gateisolationsfilms auf einem isolierenden Substrat, gefolgt von dem Bilden eines Gateelektroden-Dünn films auf der gesamten Substratoberfläche,
(h) ein Maskieren eines Bereichs, der für den Dünnfilm transistor mit der zweiten Leitfähigkeit der CMOS-Treiber schaltung vorgesehen ist, und von Bereichen, die für entspre chende Gateelektroden des Dünnfilmtransistors mit der ersten Leitfähigkeit der CMOS-Treiberschaltung und für den Dünn filmtransistor mit der ersten Leitfähigkeit jedes Bildele ment-Abschnittes vorgesehen sind, mit einem Photoresist, ge folgt von einem Strukturieren des Gateelektroden-Dünnfilms durch isotropes Ätzen, wodurch die Gateelektroden gebildet werden, von denen jede schmaler als das Photoresist ist, das diese maskiert,
(i) ein Ionenimplantieren eines Fremdstoffes bzw. einer Verunreinigung mit einer ersten Leitfähigkeit in den Halblei terfilm in Bereiche, die für den Dünnfilmtransistor mit der ersten Leitfähigkeit der CMOs-Treiberschaltung und für den Dünnfilmtransistor mit der ersten Leitfähigkeit jedes Bild element-Abschnittes vorgesehen sind, mit Verwendung des Pho toresists als Maske zum Bilden von Source-/Drain-Bereichen in jedem dieser Bereiche, wobei die Source-/Drain-Bereiche einen Offset- bzw. Versatz-Kanal dazwischen definieren,
(j) ein Entfernen des Photoresists,
(k) ein Maskieren der Bereiche, die für den Dünnfilm transistor mit der ersten Leitfähigkeit der CMOS-Treiber schaltung und für den Dünnfilmtransistor mit der ersten Leit fähigkeit jedes Bildelement-Abschnittes vorgesehen sind, mit einem Photoresist und ein Strukturieren des Gateelektroden- Dünnfilms in dem Bereich, der für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOs-Treiberschaltung vorgese hen ist, um die Gateelektrode des Dünnfilmtransistors mit der zweiten Leitfähigkeit zu bilden, und
(l) ein Ionenimplantieren eines Fremdstoffes bzw. einer Verunreinigung mit einer zweiten Leitfähigkeit in den Halb leiterfilm in dem Bereich, der für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorge sehen ist, mit Verwendung des Photoresists als Maske zum Bil den von Source-/Drain-Bereichen des Dünnfilmtransistors mit der zweiten Leitfähigkeit.

5. Verfahren nach Anspruch 4, außerdem mit, zwischen den Schritten (j) und (k), dem Schritt (m) des Ionenimplantierens des Fremdstoffes mit der ersten Leitfähigkeit in die Be reiche, die für den Dünnfilmtransistor mit der ersten Leit fähigkeit der CMOS-Treiberschaltung und für den Dünnfilm transistor mit der ersten Leitfähigkeit jedes Bildelement-Ab schnittes vorgesehen sind, mit Verwendung der Gateelektroden als Maske mit einer Konzentration, die geringer als die Kon zentration des Fremdstoffes mit der ersten Leitfähigkeit ist, die sich aus der vorangegangenen Ionenimplantation ergibt.

6. Verfahren nach Anspruch 2, wobei der Kanal-Halbleiterfilm in zumindest einem der Bereiche, die für den Dünnfilmtransi stor mit der ersten Leitfähigkeit und für den Dünnfilmtransi stor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorgesehen sind, mit einem Fremdstoffelement mit derjenigen Leitfähigkeit leicht dotiert ist, die entgegengesetzt zu der Leitfähigkeit der Source-/Drain-Bereiche des entsprechenden Transistors ist.

7. Verfahren nach Anspruch 3, wobei der Kanal-Halbleiterfilm in zumindest einem der Bereiche, die für den Dünnfilmtran sistor mit der ersten Leitfähigkeit und für den Dünnfilmtran sistor mit der zweiten Leitfähigkeit der CMOS-Treiberschal tung vorgesehen sind, mit einem Fremdstoffelement mit der jenigen Leitfähigkeit leicht dotiert ist, die entgegengesetzt zu der Leitfähigkeit der Source-/Drain-Bereiche des entspre chenden Transistors ist.

8. Verfahren nach Anspruch 4, wobei der Kanal-Halbleiterfilm in zumindest einem der Bereiche, die für den Dünnfilmtran sistor mit der ersten Leitfähigkeit und für den Dünnfilmtran sistor mit der zweiten Leitfähigkeit der CMOS-Treiberschal tung vorgesehen sind, mit einem Fremdstoffelement mit derje nigen Leitfähigkeit leicht dotiert ist, die entgegengesetzt zu der Leitfähigkeit der Source-/Drain-Bereiche des entspre chenden Transistors ist.

9. Verfahren nach Anspruch 2, wobei der Kanal-Halbleiterfilm von zumindest sowohl dem Dünnfilmtransistor jedes Bildele ment-Abschnittes als auch dem Dünnfilmtransistor mit der er sten Leitfähigkeit der CMOS-Treiberschaltung leicht mit dem Fremdstoff mit der zweiten Leitfähigkeit dotiert ist.

10. Verfahren nach Anspruch 3, wobei der Kanal-Halbleiterfilm von zumindest sowohl dem Dünnfilmtransistor jedes Bildele ment-Abschnittes als auch dem Dünnfilmtransistor mit der er sten Leitfähigkeit der CMOS-Treiberschaltung leicht mit dem Fremdstoff mit der zweiten Leitfähigkeit dotiert ist.

11. Verfahren nach Anspruch 4, wobei der Kanal-Halbleiterfilm von zumindest sowohl dem Dünnfilmtransistor jedes Bildele ment-Abschnittes als auch dem Dünnfilmtransistor mit der er sten Leitfähigkeit der CMOS-Treiberschaltung leicht mit dem Fremdstoff mit der zweiten Leitfähigkeit dotiert ist.

12. Verfahren nach Anspruch 2, wobei die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Be reich, der für den Dünnfilmtransistor mit der zweiten Leitfä higkeit der CMOS-Treiberschaltung vorgesehen ist, bei dem Schritt (d) durch ein schräges Implantationsverfahren durch geführt wird, das Fremdstoffionen mit der zweiten Leitfähig keit in einem Einfallswinkel von 20° oder mehr implantiert.

13. Verfahren nach Anspruch 6, wobei die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Be reich, der für den Dünnfilmtransistor mit der zweiten Leitfä higkeit der CMOS-Treiberschaltung vorgesehen ist, bei dem Schritt (d) durch ein schräges Implantationsverfahren durch geführt wird, das Fremdstoffionen mit der zweiten Leitfähig keit in einem Einfallswinkel von 20° oder mehr implantiert.

14. Verfahren nach Anspruch 9, wobei die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Be reich, der für den Dünnfilmtransistor mit der zweiten Leitfä higkeit der CMOS-Treiberschaltung vorgesehen ist, bei dem Schritt (d) durch ein schräges Implantationsverfahren durch geführt wird, das Fremdstoffionen mit der zweiten Leitfähig keit in einem Einfallswinkel von 20° oder mehr implantiert.

15. Verfahren nach Anspruch 3, wobei die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Be reich, der für den Dünnfilmtransistor mit der zweiten Leitfä higkeit der CMOS-Treiberschaltung vorgesehen ist, bei dem Schritt (f) durch ein schräges Implantationsverfahren durch geführt wird, das Fremdstoffionen mit der zweiten Leitfähig keit in einem Einfallswinkel von 20° oder mehr implantiert.

16. Verfahren nach Anspruch 7, wobei die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Be reich, der für den Dünnfilmtransistor mit der zweiten Leitfä higkeit der CMOS-Treiberschaltung vorgesehen ist, bei dem Schritt (f) durch ein schräges Implantationsverfahren durch geführt wird, das Fremdstoffionen mit der zweiten Leitfähig keit in einem Einfallswinkel von 20° oder mehr implantiert.

17. Verfahren nach Anspruch 10, wobei die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Be reich, der für den Dünnfilmtransistor mit der zweiten Leitfä higkeit der CMOS-Treiberschaltung vorgesehen ist, bei dem Schritt (f) durch ein schräges Implantationsverfahren durch geführt wird, das Fremdstoffionen mit der zweiten Leitfähig keit in einem Einfallswinkel von 20° oder mehr implantiert.

18. Verfahren nach Anspruch 4, wobei die Ionenimplantation des Fremdstoffes mit der zweiten Leitfähigkeit in den Be reich, der für den Dünnfilmtransistor mit der zweiten Leitfä higkeit der CMOS-Treiberschaltung vorgesehen ist, bei dem Schritt (k) durch ein schräges Implantationsverfahren durch geführt wird, das Fremdstoffionen mit der zweiten Leitfähig keit in einem Einfallswinkel von 20° oder mehr implantiert.

19. Verfahren nach Anspruch 2, mit, wenn der Gateelektroden- Dünnfilm aus einem Polysiliziumfilm gebildet wird, der vorher mit dem Fremdstoff mit der ersten Leitfähigkeit dotiert ist, dem Schritt des zusätzlichen Ionenimplantierens des Fremd stoffes mit der ersten Leitfähigkeit in den Gateelektroden- Dünnfilm in den Bereich, der für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorge sehen ist, nach der Bildung des Gateelektroden-Dünnfilms der art, daß folgende Beziehung erfüllt ist:
(Konzentration des Fremdstoffes mit der ersten Leitfä higkeit, der vorher in der Gateelektrode des Dünnfilmtransi stors mit der zweiten Leitfähigkeit enthalten ist, + Konzen tration des Fremdstoffes mit der ersten Leitfähigkeit, der bei dieser zusätzlichen Ionenimplantation zu implantieren ist) < (Konzentration des Fremdstoffes mit der zweiten Leit fähigkeit, der bei dem Schritt (d) zu implantieren ist).

20. Verfahren nach Anspruch 3, mit, wenn der Gateelektroden- Dünnfilm aus einem Polysiliziumfilm gebildet wird, der vorher mit dem Fremdstoff mit der ersten Leitfähigkeit dotiert ist, dem Schritt des zusätzlichen Ionenimplantierens des Fremd stoffes mit der ersten Leitfähigkeit in den Gateelektroden- Dünnfilm in den Bereich, der für den Dünnfilmtransistor mit der zweiten Leitfähigkeit der CMOS-Treiberschaltung vorge sehen ist, nach der Bildung des Gateelektroden-Dünnfilms der art, daß folgende Beziehung erfüllt ist:
(Konzentration des Fremdstoffes mit der ersten Leit fähigkeit, der vorher in der Gateelektrode des Dünnfilm transistors mit der zweiten Leitfähigkeit enthalten ist, + Konzentration des Fremdstoffes mit der ersten Leitfähigkeit, der bei dieser zusätzlichen Ionenimplantation zu implantieren ist) < (Konzentration des Fremdstoffes mit der zweiten Leit fähigkeit, der bei dem Schritt (f) zu implantieren ist).