DE1813551A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung

Info

Publication number
DE1813551A1
DE1813551A1 DE19681813551 DE1813551A DE1813551A1 DE 1813551 A1 DE1813551 A1 DE 1813551A1 DE 19681813551 DE19681813551 DE 19681813551 DE 1813551 A DE1813551 A DE 1813551A DE 1813551 A1 DE1813551 A1 DE 1813551A1
Authority
DE
Germany
Prior art keywords
sections
base
emitter
substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681813551
Other languages
English (en)
Other versions
DE1813551C3 (de
DE1813551B2 (de
Inventor
Takatoshi Matsuo
Tomisaburo Okumura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Publication of DE1813551A1 publication Critical patent/DE1813551A1/de
Publication of DE1813551B2 publication Critical patent/DE1813551B2/de
Application granted granted Critical
Publication of DE1813551C3 publication Critical patent/DE1813551C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329Insulating materials
    • CCHEMISTRY; METALLURGY
    • C07ORGANIC CHEMISTRY
    • C07FACYCLIC, CARBOCYCLIC OR HETEROCYCLIC COMPOUNDS CONTAINING ELEMENTS OTHER THAN CARBON, HYDROGEN, HALOGEN, OXYGEN, NITROGEN, SULFUR, SELENIUM OR TELLURIUM
    • C07F7/00Compounds containing elements of Groups 4 or 14 of the Periodic System
    • C07F7/02Silicon compounds
    • C07F7/08Compounds having one or more C—Si linkages
    • C07F7/10Compounds having one or more C—Si linkages containing nitrogen having a Si-N linkage
    • CCHEMISTRY; METALLURGY
    • C10PETROLEUM, GAS OR COKE INDUSTRIES; TECHNICAL GASES CONTAINING CARBON MONOXIDE; FUELS; LUBRICANTS; PEAT
    • C10MLUBRICATING COMPOSITIONS; USE OF CHEMICAL SUBSTANCES EITHER ALONE OR AS LUBRICATING INGREDIENTS IN A LUBRICATING COMPOSITION
    • C10M3/00Liquid compositions essentially based on lubricating components other than mineral lubricating oils or fatty oils and their use as lubricants; Use as lubricants of single liquid substances
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05555Shape in top view being circular or elliptic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • H01L2224/48451Shape
    • H01L2224/48453Shape of the interface with the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

Die Erfindung bezieht sich auf eine Halbleitervorrichtung und insbesondere auf die Ausbil lung eines Planartransistors.
Bei einem Transistor für hohe Frequenzen oberhalb des Bereichs sehr hoher Frequenzen (VHF-Bereich) ist zur Verminderung der Kapazität der Basis-Kollektor-Strecke ein Hilfsmittel zur Verkleineruni» der Fläche des diffundierten Basisbereichs ohne Kürzung der wirksamen Emitterlänge angewendet worden. Z.B. werden Emitter- und Basismetallelektroden zu einigen von den aktiven Transistorbereichen entfernten Abschnitten oder zu einigen Abschnitten des Isolierungsfilms auf dem Kollektorbereich in der Weise verlängert, daß sie verdickte Abschnitte an den verlängerten Abschnitten bilden.
909827/1158
Mündliche Abreden, !nabelnder« durch Telefon, bedürfen schriftlicher BesUtlgung Dresdner Benk Manchen Kto. 100103 ■ Postscheckkonto München 1168 74
BAD ORtQtNAL
Ein derartiger verdickter Abschnitt wird Bindewulst genannt und dient als Verbindungspunkt für die äußere Leitung.
Es ist erforderlich, daß der Emitterbereich eine schmale Breite hat, um die Hochfrequenzeigenschaft nicht zu verschlechtern. Es ist jedoch schwierig, einen äußeren dünnen Draht an dem Metallelektrodenabschnitt genau im Emitterbereich durch Druckbindung zu befestigen.
Außerdem zeigt ein Transistor der vorstehend angegebenen Ausbildung eine Eigenschaftsverschlechteryng, wenn er in Kunststoff eingebettet ist. Eindringen von Wasser löst oder erodiert die Aluminiumelektrode und bewirkt Unterbrechung.
Die Erfindung ist auf eine Lösung der vorstehend angeführten Probleme gerichtet und schafft eine Hochfrequenzhalbleitervorrichtung mit einer Ausbildung, die frei von einer Unterbrechung ist, selbstwenn die Metallelektrode durch Auflösung verschwindet. Die Halbleitervorrichtung gemäß der Erfindung gehört einem Planartyp mit dünnen mit dem Basis- und Emitterbereich verbundenen Metallfilmelektroden und ver- . dickten Abschnitten oder Bindewulstabschnitten zur Verbindung von äußeren Zuleitungen an, die sich von den dünnen Metallfilmelektroden, zu einem Isolationsfilm auf dem oberen Substratabschnitt erstrecken. Die Vorrichtung ist dadurch
909827/1158
immmo c^a bad original
gekennzeichnet, daß sich Teile des Basis- und Emitterdopbereichs genau unter die Bindewulstabschnitte erstrecken und mit diesen ohrasche Kontakte bilden.
Eel der vorstehend angeführten Kalbleitervorrichtung bzw. beim vorstehend angeführten Transistor genäß der Erfindung, bei dem sich der Basis- und Emitterdopbereich teilweise genau unter die Metallbindeabschnitte erstreckt, werden Kontaktfenster, die den für Metallelektroden ähnlich sind, an den Bindewülsten geschaffen, so daß die Dopbereiche mittels des Drahtbindeverfahrens mit den äußeren dünnen Zuleitungen, z.B. aus Gold, direkt oder über die Metallelektroden verbunden werden können. Selbst wenn sich die dünnen Metallfilmelektroden durch Erosion am dünnen Abschnitt auflösen, bleibt die elektrische Verbindung des Basis- und Emitte'rdopbereichs mit den ■»ntsprechenden äußeren Elektroden noch bestehen. '
Obgleich die Kapazität der Basis-Kollektor-Strecke bei der vorstehend angegebenen Ausbildung infolge der Verlängerung der diffundierten Bereiche mehr oder weniger erhöht wird, kann dies durch Vermindern der Breite der verlängerten diffundierten Bereiche auf ein Minimum gebracht werden. Durch ein derartiges Vorgehen wird jeder Nachteil bei praktischer Verwendung vermieden.
909827/1158
ji.M^:": >:·*>.-■ BADORtGlNAL
Nachstehend wird die Erfindung durch bestimmte bevorzugte Ausführungsformen anhand von Zeichnungen näher erläutert!
Fig. 1 ist eine Aufsicht, die ein Beispiel eines bekannten Transistors vom planaren Typ zeigt;
Fig. 2 ist eine Ansicht eines Querschnitts entlang . der Linie A-A in Fig. 1;
Fig. 3 ist eine Aufsicht, die ein Beispiel einer
Halbleitervorrichtung gemäß dieser Erfindung zeigt;
Fig. 4 ist eine Ansicht eines Querschnitts entlang der Linie A'-A1 in Fig. 3.
In Figuren 1 und 2 ist eine bekannte Bindewulstausbildung zum Anschluß äußerer Zuleitungen gezeigt. Der Transistor wird in der nachstehend angegebenen Weise gebildet. Es wird ein dünner Oxydfilm 2 auf einem vorgeschriebenen Substrat, z.B. Siliciumhalbleitersubstrat gebildet. Unter Anwendung des bekannten photolithographischen Verfahrens wird ein kleines Fenster im Oxydfilm gebildet. Durch dieses Fenster läßt man Verunreinigung in das Siliciumsubstrat diffundieren, um dadurch einen diffundierten Basisbereich 3 zu bilden. Im Basisbereich wird im wesentlichen in derselben Weise ein diffundierter Emitterbereich 4 gebildet. Durch Vakuumverdampfung werden dünne Metallfilme, z.B. aus Aluminium, auf den Basisbereich 3 und den Emitterbereich 4 aufgetragen, um dadurch eine Basiselektrode 5 und
90982 7/1158
eine Emitterelektrode 6 rait ohmschen Kontakten zu bilden. Für J6n Außananschluß werden dünne Metalleitungen durch Druck auf den Metallelektroden 5 und· 6 befestigt. Wenn der schmale rechteckige Emitter 4 im rechteckigen Bereich 3 gebildet wird, ist es erforderlich, daß der Emitterbereich 4 eine schmale Breite besitzt, um nicht die Hochfrequenzeigenschaft zu verschlechtern. Es ist daher schwierig, durch Druckverbindung eine äußere dünne Leitung, z.B. aus Gold, am Abschnitt der Metallelektrode 6 genau im Emitterbereich anzuschließen. Die Metallelektrode erstreckt sich von diffundierten Emitterbereich zur Oberseite des Kollektors, wo der Bindewulst 7 ausgebildet ist. An diesem Abschnitt ist zu seiner Verbindung mit einem äußeren Leitungsanschluß eine dünne Leitung, z.B. aus Gold, durch Druck befestigt. Bezugsziffer 8 bezeichnet einen Bindewulstabschnitt der Basiselektrode. Der verlängerte Abschnitt und der Bindewulstabschnitt dieser Metallelektroden sind voneinander durch den Isolationsfilm 2 vollständig isoliert. Die Verbindung zwischen dem diffundierten Basisbereich 3 und der lletallelektrode 5 und zwischen dem diffundierten Emitterbereich 4 und der Metallelektrode 6 ist durch die Kontaktfenster 9 bzw. 10 hergestellt.
Ein Transistor der vorstehend angegebenen Ausbildung ,zeigt eine Verschlechterung von Eigenschaften, wenn er durch
909827/1158
BA& ORIGINAL
Kunststoff abgedichtet ist. Kunststof^materialien ermöglichen nicht nur im wesentlichen Wasserosmose von Reringen Grad, sondern leiden auch unter Eindringen von Wasser durch die Spalten zwischen dem Kunststoff und Zuleitungen. Wenn die Feuchtigkeit das Transistorelement erreicht,.werden verschiedene Eigenschaften verschlechtert. Die wichtigste Verschlechterung ist die Unterbrechung von Metallelektroden oder Aluminiumabscheidungsschichten. Das eindringende Wasser löst die Aluminiumschichten und bewirkt eine Unterbrechung, Gelegentlich tritt eine Unterbrechung von Aluminiumelektroden durch Erosion oder Lösung ein, insbesondere bei deii vufbau wo der Bindewulst auf dem Kollektorisolationsfilm gebildet und der Emitter- oder der Basisbereich mit dem Bindewulst mittels schmaler Metallelektroden verbunden ist. Es wird angenommen, daß eine derartige Erosion oder Lösung leicht eintreten kann, wenn entweder das eindringende Wasser aktive Materialien enthält oder im Kunststoff vorhandene aktive Bestandteile mit dem eindringenden Wasser gemischt werden, oder wenn schädliche Verunreinigungen, die vor Einschließen auf der Oberfläche eines Transistorelements abgelagert sind, im eindringenden Wasser gelöst werden..
Gemäß der Erfindung werden Bereichevon Emitter- und Basisdopbereich bis zum Bodei« der Bindewülste verlängert. Zur Bildung von Kontaktabschnitten werden genau unter
909827/1T S 8
ÖAÖ
den Bindewülsten Kontaktfenster geschaffen. Daher ist selbt aann eine dauerhafte Verwendung ohne Verschlechterung der elektrischen Eigenschaften möglich, wenn der Oberflächenbereich einer Metallelektrode infolge Erosion oder mechanischer Einwirkung verschwindet. Die Halbleitervorrichtung gemäß der Erfindung ist nicht auf einen Transistor planarer Ausbildung beschränkt, sondern kann bei einem integrierten Schaltmittel, insbesondere bei einem durch Kunststoff abgedichteten Element zur Anwendung kommen.
Die Erfindung wird anhand der Ausführungsformen näher erläutert.
In Figuren 3 und 4 bezeichnet die Bezugsziffer 11 ein Siliciumsubstrat vom η-Typ, Bezugsziffer 12 einen SiIiciumoxydflim, Bezugsziffer 13 einen diffundierten Basisbereich mit einer Leitfähigkeit vom p-Typ und Bezugsziffer einen diffundierten Emitterbereich vom η-Typ. Bezugsziffern 15 und 16 bezeichnen dünne Basis- und Emittermetallfilmelektroden, die durch Vakuumverdampfung von Aluminium gebildet sind. Aus diesen Figuren ist ersichtlich, daß sich die Metallelektroden 10 und 16 soweit wie die Bindewülste 17 und 18 erstrecken. Die Kontaktfenster 19 und 20 erstrecken sich soweit wie die Bindewulstabschnitte. In Fig. 4 sind äußere Zuleitungen 21 und 22 aus Gold durch Druckbefestigung
909827/1158
auf den Kontaktfenstern befestigt.
Ein Versuch gemäß der Erfindung zeigt, daß in der nachstehend angegebenen Weise ein Hochfrequenztransistor mit guter Beständigkeit zu erhalten ist.
Es erstrecken sich mehr als 50% der Gesamtfläche vom Bindewulstabschnitt auf dem Isolationsfilm, und die anderen Abschnitte steh.en in ohmschem Kontakt mit den diffundierten Bereichen, die sich von den aktiven Basis- und Emitterbereichen aus erstrecken, welche die aktiven Hauptbereiche eines Transistors bilden. Die äußeren Zuleitungen sind mit den ohmschen Kontaktabschnitten verbunden.
Wenn die wirksame Emitterlänge gleich der eines bekannten in Figuren 1 und 2 gezeigten Emitters ausgebildet ist, ist bezüglich der Hochfrequenzeigenschaft kein wesentlicher Unterschied zu beobachten. Jedoch erlitten zehn von vierzig bekannten Proben bei einem 200-stündigen Kochtest in Wasser eine Unterbrechung infolge der Auflösung von Elektroden, während keine von fünfzig Proben gemäß der Erfindung eine Unterbrechung erlitten. Obwohl die Kontaktfenster bei der vorstehend angeführten Ausführungsform vom aktiven Emitteroder Basisbereich zu den Bindewülsten durchgehend ausgebildet sind, ist das gleiche Ergebnis zu erhalten, wenn das Kontaktfenster.in mehr als zwei Teile geteilt wird.
909827/1158
Die Nachwirkung des VerSchwindens von Aluminiumelektroden in den Transistoren gemäß der Erfindung, die die Leitungsverbindung vervollständigt haben, wird durch Entfernen der freigelegten Aluminiumschicht unter Anwendung chemischer Ätzung untersucht. Die Ergebnisse zeigen, daß alle Proben ohne jegliche Unterbrechung befriedigend sind. In der nachstehenden Tabelle werden elektrische Eigenschaften nach dem Test gezeigt. Außer einer gewissen Erhöhung des Basiswiderstandes ist keine besondere Verschlechterung zu ersehen.
Stromverstärkung Kollektorkapazität Cre(pF) Basiswiderstand Zrb(fl) Übergangsfrequenz fT(MHz)
ohne Aluminium
entfernung
Entfernung von
Aluminium
150 155
1.15 1,11
35 68
240 235-
909827/1158

Claims (3)

Patentansprüche
1. Halbleitervorrichtung planarer Ausbildung, die ein Halbleitersubstrat, mit Verunreinigung gedopten, auf dein Substrat gebildeten Basis- und Emitterbereich, in dem Substrat mit den mit Verunreinigung gedopten Bereichen verbundene dünne Metallfilraeloktroden, und verdickte Abschnitte zur Verbindung mit äußeren Zuleitungen aufweist, wobei sich diese Abschnitte von den dünnen Metallfilmelektroden teilweise auf. den Isolationsfilm auf dem Substrat erstrecken, dadurch gekennzeichnet, daß sich Teile des Basis- und Emitterbereichs (13, 14) zum Boden der verdickten Elektrodenabschnitte (17, 18) erstrecken und daß die verdickten Abschnitte und der Basis- und Emitterbereich ohmsche Kontaktabschnitte bilden, mit denen äußere Zuleitungen (21, 22) in Kontakt .stehen.
2. Halbleitervorrichtung nach Anspruch I1 dadurch gekennzeichnet, daß sich mehr als 50% der Gesamtfläche der verdickten Abschnitte (17, 18) zur Verbindung mit äußeren Zuleitungen (21, 22) über den Isplationsfilm auf dem Substrat (11) erstrecken und daß die anderen Abschnitte in den mit Verunreinigung gedopten Bereichen ohmsche Kontaktabschnitte bilden, mit denen äußere Zuleitungen in Kontakt stehen.
909827/1158
SAD ORIGINAL
3. Halbleitervorrichtung nach Anspruch I oder 2, dadurch gekennzeichnet, daß die Abdichtung durch Kunststoff erfolgt ist.
909827/1158
DE1813551A 1967-12-13 1968-12-09 Hochfrequenz-Planartransistor Expired DE1813551C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8021467 1967-12-13

Publications (3)

Publication Number Publication Date
DE1813551A1 true DE1813551A1 (de) 1969-07-03
DE1813551B2 DE1813551B2 (de) 1972-06-22
DE1813551C3 DE1813551C3 (de) 1978-11-16

Family

ID=13712117

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1813551A Expired DE1813551C3 (de) 1967-12-13 1968-12-09 Hochfrequenz-Planartransistor

Country Status (6)

Country Link
US (1) US3973271A (de)
AT (1) AT303817B (de)
CH (1) CH500587A (de)
DE (1) DE1813551C3 (de)
FR (1) FR1597817A (de)
GB (1) GB1188879A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5783868A (en) * 1996-09-20 1998-07-21 Integrated Device Technology, Inc. Extended bond pads with a plurality of perforations
US5886414A (en) * 1996-09-20 1999-03-23 Integrated Device Technology, Inc. Removal of extended bond pads using intermetallics
JP3530414B2 (ja) 1999-03-26 2004-05-24 三洋電機株式会社 半導体装置
US6414371B1 (en) * 2000-05-30 2002-07-02 International Business Machines Corporation Process and structure for 50+ gigahertz transistor
JP2008198916A (ja) * 2007-02-15 2008-08-28 Spansion Llc 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3204321A (en) * 1962-09-24 1965-09-07 Philco Corp Method of fabricating passivated mesa transistor without contamination of junctions
US3191070A (en) * 1963-01-21 1965-06-22 Fairchild Camera Instr Co Transistor agg device
US3454846A (en) * 1963-01-29 1969-07-08 Motorola Inc High frequency transistor having a base region substrate
US3237271A (en) * 1963-08-07 1966-03-01 Bell Telephone Labor Inc Method of fabricating semiconductor devices
US3361592A (en) * 1964-03-16 1968-01-02 Hughes Aircraft Co Semiconductor device manufacture
US3290570A (en) * 1964-04-28 1966-12-06 Texas Instruments Inc Multilevel expanded metallic contacts for semiconductor devices
NL134388C (de) * 1964-05-15 1900-01-01
US3363150A (en) * 1964-05-25 1968-01-09 Gen Electric Glass encapsulated double heat sink diode assembly
USB422695I5 (de) * 1964-12-31 1900-01-01
US3287610A (en) * 1965-03-30 1966-11-22 Bendix Corp Compatible package and transistor for high frequency operation "compact"
US3457631A (en) * 1965-11-09 1969-07-29 Gen Electric Method of making a high frequency transistor structure
US3496427A (en) * 1966-01-13 1970-02-17 Gen Electric Semiconductor device with composite encapsulation
US3443173A (en) * 1966-05-17 1969-05-06 Sprague Electric Co Narrow emitter lateral transistor
US3483440A (en) * 1966-09-08 1969-12-09 Int Rectifier Corp Plastic coated semiconductor device for high-voltage low-pressure application
US3462349A (en) * 1966-09-19 1969-08-19 Hughes Aircraft Co Method of forming metal contacts on electrical components
JPS5139075B1 (de) * 1966-09-22 1976-10-26
US3431468A (en) * 1967-04-17 1969-03-04 Motorola Inc Buried integrated circuit radiation shields
US3471755A (en) * 1967-08-28 1969-10-07 Sprague Electric Co Distributed variable attenuator network

Also Published As

Publication number Publication date
GB1188879A (en) 1970-04-22
DE1813551C3 (de) 1978-11-16
AT303817B (de) 1972-12-11
FR1597817A (de) 1970-06-29
US3973271A (en) 1976-08-03
DE1813551B2 (de) 1972-06-22
CH500587A (de) 1970-12-15

Similar Documents

Publication Publication Date Title
DE1918222C3 (de) Isolierschicht-Feldeffekttransistor
DE2311915B2 (de) Verfahren zur herstellung von elektrisch leitenden verbindungen zwischen source- und drain-bereichen in integrierten mos-schaltkreisen
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE2707843B2 (de) Schutzschaltungsanordnung für einen Feldeffekttransistor
DE2234973A1 (de) Mis-halbleitervorrichtung
DE2527621A1 (de) Feldeffekt-halbleiterbauelement mit mis-schichtaufbau
DE19947020A1 (de) Kompensationsbauelement mit variabler Ladungsbilanz
DE1764378A1 (de) Randschichtdiodenmatrix und Verfahren zu ihrer Herstellung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2059072A1 (de) Halbleiter-Einrichtung
DE3226097C2 (de)
DE1813551A1 (de) Halbleitervorrichtung
DE1942374A1 (de) Verfahren zur Schaffung Ohmscher Kontakte an verschiedenen Zonen einer Halbleiterscheibe
DE1297762B (de) Sperrschicht-Feldeffekttransistor
DE3419225A1 (de) Gaas-halbleitervorrichtung
DE2036399A1 (de) Magnetowiderstandselement und Verfahren zu seiner Herstellung
DE4126775C2 (de) Verbindungsstruktur eines Halbleiterbauelements und Verfahren zu ihrer Herstellung
DE1930606A1 (de) Halbleiterbauelement mit einem Feldeffekttransistor mit isolierter Torelektrode und Schaltungsanordnung mit einem solchen Halbleiterbauelement
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE2339444C2 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors
DE2361171A1 (de) halbleitervorrichtung
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE2613096A1 (de) Halbleiteranordnung
DE2522448A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971
C3 Grant after two publication steps (3rd publication)