DE1462732B2

DE1462732B2 - Verfahren zur uebertragung von telegrafiesignalen

Info

Publication number: DE1462732B2
Application number: DE19661462732
Authority: DE
Inventors: Herman Lawrence Baltimore Hayase Joshua Yoshio Bethesda Crutch field jun Richard Carlton Potomac Md Najjar Hann Francis Annandale Va Blasbalg, (V St A)
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1966-04-15
Filing date: 1966-12-24
Publication date: 1973-06-14
Also published as: DE1462732A1; DE1462732C3; US3534264A; FR1508602A; GB1110450A

Description

dies nicht der Fall ist, empfiehlt die Erfindung eine Ausgestaltung, die dadurch gekennzeichnet ist, daß die Bits der einzelnen Kanäle nach Maßgabe der den Kanälen zukommenden Prioritäten und innerhalb gleicher Prioriäten nach Maßgabe der Folgefrequenzen in eine eindeutige hierarchische Ordung gebracht werden, wobei den hohen Prioritäten und den niedrigen Folgefrequenzen die höhere hierarchische Ordnung zukommt, und daß zur Herabsetzung der Informationsdichte die Bits niedriger hierarchischer Ordnung zunächst zugunsten derer höherer hierarchischer Ordnung von der Übertragung ausgeschlossen werden. Von zwei Bitfolgen, die verschiedenen Kanälen zugehören und gleiche Priorität haben, wird also zunächst die Bitfolge mit den meisten Bits, also mit der höchsten Folgefrequenz ausgesondert. Durch diese Aussonderung werden in dem multiplexen Bitstrom dann sehr viele Positionen bzw. Zeitabschnitte frei, in die sich die anderen Zeitabschnitte ausdehnen können. Umfaßt z. B. eine Information niedrigster Priorität die Hälfte sämtlicher Zeitabschnitte und sondert man diese aus, dann kann man die Informationsdichte auf die Hälfte reduzieren, und es wird nur ein einziger Kanal von der Übertragung ausgeschlossen.

Die durch die Umstellung der Übertragung erzielte neue Informationsdichte soll sich möglichst-gleichmäßig über die ganze Übertragung verteilen, d. h., die Übertragung soll überall die gleiche Informationsdichte haben, damit auch überall die gleiche Fehleranfälligkeit entsteht. Das bedeutet aber, daß, wenn man keine besonderen Maßnahmen trifft, die Zeitabschnitte, die den verbleibenden Bits zugeordnet sind, wieder gleichmäßig verteilt werden müssen. Dies kann man bei dem Multiplexvorgang bereits berücksichtigen, dadurch, daß die Bits gleicher hierarchischer Ordnung gleichmäßig über den gemeinsamen Bitstrom verteilt werden. Wenn aus einer solchen Verteilung die Bits niedrigster hierarchischer Ordnung ausgesondert werden, dann sind die dadurch entstehenden Lücken gleichmäßig über den Bitstrom verteilt und können entsprechend einfach im Zuge einer gleichmäßigen Verbreiterung der restlichen Bits ausgefüllt werden.

Man kann bei der hierarchischen Ordnung auch so vorgehen, daß die Bits in der Reihenfolge ihrer hierarchischen Ordnung auf Zeiteinheiten des Bitstroms verteilt werden. Die Bits niedrigster hierarchischer Ordnung befinden sich dann z. B. am Schluß jeder Zeiteinheit. Schließt man diese Bits aus der zu übertragenden Bitfolge aus, dann ist es nur nötig, die Zeitabschnitte der verbleibenden Bits unter Beibehalt der Reihenfolge entsprechend auszudehnen, so daß sich die entstandene Lücke ausfüllt. Nun besteht wieder der gleiche Zustand wie vorher, lediglich mit geringerem Informationsinhalt. Soll die Informationsdichte weiter herabgesetzt werden, dann muß man nur die Bits der zweitniedrigsten hierarchischen Ordnung herausnehmen und kann die Lücke nach dem gleichen Prinzip, wie zuvor beschrieben, ausfüllen, wobei sich die neue herabgesetzte Informationsdichte gleichmäßig über den ganzen Multiplex-Bitstrom verteilt.

Eine zweckmäßige Ausgestaltung des erfinderischen Verfahrens ist dadurch gekennzeichnet, daß bei Umstellung des Sendebetriebes auf eine andere Informationsdichte die Bitfrequenz und die Bitdauer reziprokenverhältnisgleich geändert werden. Durch die Herabsetzung der Informationsdichte steht für jeden Bit ein größerer Zeitabschnitt zur Verfugung, so daß die Bitfrequenz geringer wird. In diesem größeren Zeitabschnitt kann man Bits mit größerer Zeitdauer unterbringen.

Die Umstellung auf die neue Informationsdichte könnte kontinuierlich erfolgen, dies empfiehlt sich aber nicht. Schaltungstechnisch einfacher zu bewerkstelligen ist es, die Umstellung auf die neue Informationsdichte stufenweise mit je einer Halbierung der Bitfrequenz und einer Verdopplung der Bitdauer vorzunehmen.

Bei Übertragung in einer Richtung müssen die Rückmeldesignale auf einen besonderen Kanal vom Empfänger zum Sender zurückübertragen werden. Bei Gegenübertragungsbetrieb, bei dem also zwei Stationen mit je einem Sender und einem Empfänger vorgesehen sind und die Informationsübertragung in beiden Richtungen erfolgt, kann man die Rückmeldung jeweils mit der Datenübertragung koppeln. Dies erfolgt gemäß einer bevorzugten Weiterbildung der Erfindung dadurch, daß bei Gegenübertragungsbetrieb die dem Rückmeldsignal entsprechenden Bits zur Übertragung mit höchster Priorität in die Bitfolge der von der gleichen Station ausgesendeten multiplexen Bitfolge eingefügt werden. Für das Rückmeldesignal sind dann, abgesehen von den Mitteln zur Umwandlung der Fehlerinformation, in einen das Rückmeldesignal kennzeichnenden Bitstrom keine besonderen Übertragungsmittel erforderlich. Die Übertragung erfolgt vielmehr dann mit den Mitteln, die auch zur Übertragung von Informationen vorgesehen sind. Da das Rückmeldesignal auch dazu dient, die Informationsdichte bei geringer Fehlerhaftigkeit wieder zu erhöhen, ist es zweckmäßig, das Rückmeldesignal in jedem Fall zu übertragen, deshalb wird ihm zweckmäßig höchste Priorität zugeordnet, so daß es nicht zugunsten anderer Informationsübertragungen bei einer notwendig werdenden Herabsetzung der Informationsdichte von der Übertragung ausgeschieden wird. .

Senderseitig und empfangsseitig muß der Betrieb dem jeweiligen Sendebetrieb angepaßt werden, insbesondere, soweit es die Bitfolgefrequenz, die der Übertragung zugrunde liegt, angeht und die Art und Weise, wie die einzelnen Bits der verschiedenen Kanäle in den übertragenen einzigen multiplex aufgebauten Bitstrom untergebracht sind. Die dementsprechenden Umstellungen müssen sowohl senderseitig als auch empfangsseitig vorgenommen werden, empfangsseitig deshalb, um aus dem aufgenommenen Bitstrom wieder die ursprünglichen Signale abzuleiten. Diese senderseitige und empfangsseitige Anpassung erfolgt zweckmäßig durch die Rückmeldesignale.

Die Erfindung wird nun an Hand einiger Schaltungen zur Ausübung des erfinderischen Verfahrens, die in der Zeichnung dargestellt sind, näher erläutert. In dieser Zeichnung zeigt

Fig. 1 ein Blockdiagramm für ein anpassungsfähiges Übertragungssystem nach der Erfindung,

F i g. 2 ein Blockdiagramm zur Erläuterung der empfangsseitigen Anpassung,

Fig. 3 und 4 mehrere Impulsdiagramme zur Erläuterung eines zweckmäßigen Multiplexvorganges,

F i g. 5 ein Funktionsdiagramm für einen Multiplexer aus Fig. 1,

F i g. 6 ein Funktionsdiagramm für einen Rechner zur Behandlung der verschiedenen Prioritäten,

F i g. 7 ein Blockdiagramm für eine Zwischeneinheit gemäß Fig. 5,

F i g. 8 im Blockdiagramm eine Schaltmatrix für den Multiplexvorgang,

F i g. 9 ein Diagramm zur Erläuterung der Zuordnungen auf Grund der Schaltmatrix nach F i g. 8,

Fig. 10 weitere Einzelheiten der Schaltmatrix,

Fig. 11 ein Impulsdiagramm zur Erläuterung der Wirkungsweise der Schaltmatrix,

Fig. 12 im Blockdiagramm einenFehlerverschlüßler aus Fig. 1,

Fig. 13 im Blockdiagramm einen Fehlerentschlüßler aus Fig. 1,

Fig. 14 im Blockdiagramm einen Demultiplexer aus Fig. 1,

Fig. 15 im Blockdiagramm das empfängerseitige Gegenstück zu Fig. 10,

Fig. 16 im Blockdiagramm die senderseitige Anpassung auf verschiedene Sendebetriebe und

Fig. 17 im Blockdiagramm die senderseitige Demodulation.

Die F i g. 1 bis 7 beziehen sich alle auf ein einziges Ausführungsbeispiel und Abänderungen dieser Ausführungsbeispiele an den Stellen, wo dies im Text besonders angegeben ist.

F i g. 1 zeigt ein anpassungsfähiges, digitales Übertragungssystem mit zwei identischen Stationen X und Y. Jede dieser Stationen ist mit einem Sender zur Übertragung von Informationen an die andere Station und mit einem Empfänger zum Empfangen von Informationen von der anderen Station ausgestattet. Die beiden Stationen werden mit den zu übertragenden Informationen über Signaleingangsleitungen A, B, C, D, E, F beaufschlagt. Die Datenfolgefrequenz an diesen Signaleingangsleitungen kann die gleiche, kann aber auch verschieden sein. Die einzelnen Signaleingangsleitungen haben nach Maßgabe der jeweiligen Verwendung Priorität gegenüber den anderen Signaleingangsleitungen der gleichen Station. Jede Station weist eingangsseitig einen anpassungsfähigen, digitalen Multiplexer 12, 34 auf, in dem die über die verschiedenen Signaleingangsleitungen eingespeisten digitalen Signale in einen einzigen Bitstrom umgewandelt werden. Den Multiplexeren 12, 34 ist jeweils ein Fehlerverschlüßler 14 bzw. 36 nachgeschaltet, in welchem Redundanz-Bits in die Bitströme aus den zugehörigen Multiplexern 12, 34 eingesetzt werden. Den Fehlerverschlüßlern 14 bzw. 36 ist jeweils ein Modulator 16 bzw. 38 nachgeschaltet, in welchem die Bitströme einer Trägerwelle aufmoduliert werden, so daß sie in den nachgeschalteten Sendern 18 bzw. 40 an die jeweils andere Station übertragen werden können.

Die Empfangsabteilung jeder Station weist einen Empfänger 20 bzw. 42 auf, in dem die von der anderen Station ausgesendeten Wellen empfangen werden. Dem Empfänger ist jeweils ein Demodulator 22 bzw. 44 nachgeschaltet, in welchem die aufgenommenen Wellen wieder in ein multiplexes Signal demoduliert werden. Den Demodulatoren ist ein Fehlerentschlüßler 24 bzw. 46 nachgeschaltet, in welchem Fehler, die auf Grund der eingesetzten Redundanz-Bits nachgewiesen werden, korrigiert werden, Ausgangsseitig ist in jeder Empfangsabteilung ein anpassungsfähiger, digitaler Demultiplexer 26 bzw. 48 vorgesehen, in dem das multiplexe Signal in eine Vielzahl von Ausgangssignalen zerlegt wird, derart, daß die einzelnen Ausgangssignale mit den an der zugehörigen Sendeabteilung eingespeisten Eingangssignalen identisch sind.

Damit sich das System den verschiedenen äußeren Bedingungen anpassen kann, sind in jeder Station zwei Monitoren 28 bzw. 52 und 30 bzw. 54 vorgesehen. Die Monitoren 28 und 52 werden mit dem jeweils empfangenen Signal beaufschlagt und erzeugen ίο einen Ausgang nach Maßgabe des Verhältnisses zwischen Signal und Geräusch in dem aufgenommenen Signal. Die Monitoren 30 bzw. 54 werden von den zugehörigen Fehlerentschlüßlern 24 bzw. 46 beaufschlagt und erzeugen Ausgänge nach Maßgabe der is fehlerhaft empfangenen Bits. In jeder Station ist außerdem ein anpassungsfähiges Steuergerät 32 bzw. 56 vorgesehen, das von den beiden Monitoren dieser Station beaufschlagt wird. Wenn das Verhältnis zwischen dem empfangenen Signal und dem Geräusch unter einen vorbestimmten Grenzwert absinkt oder wenn der zugehörige Monitor 30 bzw. 54 anzeigt, daß die Fehler einen bestimmten Wert überschreiten, dann erzeugt das Steuergerät ein Ausgangssignal, das an die andere Station übertragen wird, so daß dort eine Information vorliegt, nach der die Energie der einzelnen übertragenen Bits heraufgesetzt wird. In jeder Station ist eine anpassungsfähige Sendesteuerung 50 bzw. 58 vorgesehen, die die zugehörige Station nach Maßgabe des empfangenen Signals aus dem Steuergerät der jeweils anderen Station steuert. Wenn ein solches Signal empfangen wird, dann veranlaßt die Sendesteuerung, daß Eingänge auf Signaleingangsleitungen niedriger Priorität gestrichen werden und der zugehörige Multiplexer die Bits mit einer geringeren Bitfolgefrequenz und einer längeren Bitdauer abgibt.

Außerdem wird dadurch der zugehörige Fehlerverschlüßler veranlaßt, sich der verringerten Bitfolgefrequenz anzupassen. Die Sendesteuerung läßt außerdem eine Information an die andere Station gelangen, darüber, daß die Sendung nun mit einer geringeren Bitfolgefrequenz erfolgt. Für jede Station ist außerdem eine Empfangssteuerung 57 bzw. 59 vorgesehen, die nach Maßgabe dieser letztgenannten Information den zugehörigen Demodulator, Fehlerverschlüßler und Demultiplexer veranlaßt, sich auf die neue Bitfolgefrequenz umzustellen.

Zur Erläuterung der Wirkungsweise der in F i g. 1* dargestellten Anordnung wird nun davon ausgegangen, daß Signale auf den Signaleingangsleitungen A₁B und C der Station X vorliegen, die an die Station Y übertragen werden sollen. Wie bereits bemerkt, haben diese Signaleingangsleitungen Prioritäten gegeneinander nach Maßgabe der zugehörigen Benutzer. Es sei hier nun angenommen, daß die Signaleingangsleitung C die niedrigste Priorität hat. Es sei weiter angenommen, daß die Informationsgeschwindigkeiten auf den beiden Signaleingangsleitungen A und B dreimal so groß sind wie die auf der Signaleingangsleitung C und daß die Geschwindigkeit auf der Steuereingangsleitung P die gleiche ist wie auf der Signaleingangsleitung C. Diese genannten Eingänge werden also in den Multiplexer 12 eingespeist und dort in einen einzigen multiplexen Ausgang verwandelt. Auf den Signaleingangsleitungen A und B liegen in der Zeiteinheit drei Signale vor, während in der gleichen Zeiteinheit auf der Signaleingangsleitung C sowie auf der Steuereingangsleitung F nur ein Signal vorliegt.

7 8

Zu einer solchen Zeiteinheit gehören also acht Zeit- steuerung 57 veranlaßt daraufhin den Demodulator abschnitte, von denen jeweils drei mit den Signalen 22, den Fehlerentschlüßler 24 und den Demultiplexer der Signaleingangsleitung A und der Signaleingangs- 26 sich der neuen Übertragung anzupassen,
leitung B belegt sind, während die beiden letzten mit Es sei angenommen, daß auf Grund einer erforderden Signalen der Signaleingangsleitung C und der 5 liehen Anpassung die Bitfolgefrequenz halbiert wer-Steuereingangsleitung P belegt sind. Es sei nun an- den muß und die Bitdauer verdoppelt werden muß. genommen, daß diese Belegungen in folgender Es wurde hier von acht Zeitabschnitten einer Zeit-Reihenfolge erfolgen: A, B, P, B, A, C₁ A, B. Es sei einheit ausgegangen. Wenn man also die Bitfolgehier darauf hingewiesen, daß der Steuereingangs- frequenz halbieren will, dann stehen nur noch vier leitung P ebenfalls hohe Priorität zukommt. Die an- io Zeitabschnitte in jeder Zeiteinheit zur Verfügung, gegebene Reihenfolge zeigt, daß Eingänge, denen wenn man die Zeiteinheit konstant läßt. Der Steuerhohe Priorität zukommt, mit solchen, denen niedrige eingang P beansprucht einen solchen Zeitabschnitt Priorität zukommt, wechseln. In dem Bitstrom, der und hat höchste Priorität und muß deshalb beivom Multiplexer 12 in den Fehlerverschlüßler 14 ge- behalten werden. Es stehen also noch drei Zeitlangt, werden dort Redundanz-Bits nach Maßgabe 15 abschnitte für die Signaleingänge in einer Zeiteinheit eines jeweiligen Fehlerbetriebes eingesetzt. Anschlie- zur Verfügung. Der Signaleingang A, der die nächst ßend wird der Ausgang des Fehlerverschlüßlers in niedrige Priorität hat, benötigt die restlichen drei dem Modulator 16 moduliert und dann von dem Zeitabschnitte. Demzufolge werden die Signalein-Sender 18 an den Empfänger 20 der Station Y über- gänge B und C mit niedrigerer Priorität von dem tragen. Die empfangenen Signale werden in dem De- 20 Multiplexer 12 entkoppelt. Ursprünglich war die modulator 22 demoduliert und in dem Fehlerent- Signalfolge A, B, P, B₁ A, C₁ A₁ B, wobei jeweils ein schlüßler 24 nach Fehlern abgesucht bzw. korrigiert Impuls hoher Priorität auf einen solchen niedriger und schließlich in dem Demultiplexer 26 in Ausgangs- Priorität folgt usf. Wenn also die Signaleingangsleisignale A, B und C sowie ein Steuersignal P zerlegt. tungen B und C entkoppelt werden, dann ergibt sich Diese Ausgangssignale sind identisch mit den ent- 25 eine Impulsfolge A, Q, P, 0, A₁ 0, A, 0, wobei die »0« sprechenden Eingangssignalen der Station X. In dem eine Fehlstelle anzeigt. Wenn also die Bitdauer der Monitor 28 wird das Verhältnis zwischen Signal und in der letztgenannten Folge verbleibenden Bits verGeräusch in dem aufgefangenen Signal ermittelt. doppelt wird, dann füllen die Bits der Signale A und P Wenn das Übertragungsmedium sehr geräuschvoll ist, die vier verbleibenden Zeitabschnitte der Zeiteinheit dann liegt am Monitor 28 ein Ausgang vor, der an- 30 aus. Der Informationsinhalt der so entstehenden Bitzeigt, daß das Verhältnis von Signal zu Geräusch ge- folge ist halb so groß wie der der ursprünglichen ring ist. In entsprechender Weise liegt am Monitor 30 Bitfolge, und die Bitdauer ist gegenüber der ursprüngdann ein Ausgang vor, der anzeigt, daß nach Maß- liehen verdoppelt. Das entsprechende Signal enthält gäbe der entsprechenden Fehlerzählung in dem also für jeden Bit die doppelte Energie bei der Über-Fehlerentschlüßler 24 eine hohe Fehlerquote vorliegt. 35 tragung, so daß auch das Verhältnis von Signal-Wenn die Fehlerquote ein vorbestimmtes Maximum energie zu Geräuschenergie in dem empfangenen Siüberschreitet und/oder ein Verhältnis von Signal zu gnal entsprechend heraufgesetzt wird.
Geräusch ein vorbestimmtes Minimum unterschreitet, Die Einzelheiten der durch Kästen angedeuteten dann erzeugt das Steuergerät 32 einen Ausgang auf Bauelemente nach F i g. 1, die sich in den einzelnen der Leitung Q, auf Grund dessen die Sendeabteilung 40 Stationen wiederholen, werden im folgenden erläutert, der Station X veranlaßt wird, die Energie des über- Zunächst wird erläutert, wie die Eingänge beschaftragenen Signals heraufzusetzen. Wenn dagegen die fen sind und wie der Multiplexvorgang gesteuert wird, äußeren Umstände die von dem Sender 18 übertra- Wie bereits bemerkt, können die Eingänge gleiche genen Signale nicht beeinflussen, dann zeigt der Aus- Bitfolgefrequenz oder unterschiedliche Bitfolgefregang auf der Leitung Q an, daß die Station Y die 45 quenz haben, es sei jedoch angenommen, daß die übertragenen Informationen empfangen hat und daß einzelnen Bitfolgefrequenzen das Vielfache einer beeine senderseitige Anpassung nicht erforderlich ist. stimmten Grundfrequenz sind. Wenn diese Bedin-Das Signal auf der Leitung Q wird zusammen, mit gung für eine bestimmte Signaleingangsleitung nicht den Signaleingängen D, E und F entsprechend, wie erfüllt ist, dann wird das betreffende Signal, bevor es das Steuersignaip, an der Station X multiplext. Das 50 in den Multiplexer eingespeist wird, auf eine Bitfolge-Steuersignal Q wird in der Station X aufgenommen, frequenz umgesetzt, die ein Vielfaches der Grunddemoduliert, nach Fehlern untersucht und demulti- frequenz ist. Dies kann mit bekannten Mitteln in plext, so wie es in der Station Y für das Steuersignal P bekannter Weise geschehen und wird hier nicht näher der Fall ist. Das Steuersignal Q informiert die Sende- erläutert. Es kann also für die folgende Beschreibung steuerung 50, ob es nötig ist, die Folgefrequenz beim 55 davon ausgegangen werden, daß sich das Bitverhält-Senden herabzusetzen und die Bitdauer und die Bit- nis für jede Signaleingangsleitung durch die Bezieenergie zu erhöhen oder nicht. Wenn eine solche An- hung 2" · 75 (l+k) ausdrucken läßt,
passung erforderlich ist, koppelt die Sendesteuerung Der Multiplexer hat zwei wesentliche Charakteridie Signaleingangsleitung niedrigster Priorität ab und stika, wie folgt:

veranlaßt den Multiplexer, die verbleibenden Signal- 60 1. Der Multiplexer ist anpassungsfähig in der

eingänge höherer Priorität mit jeweils größerer Bit- Weise, daß das Bitverhältnis am Ausgang den

dauer zu multiplexer Außerdem wird der nachge- . Ubertragungsbedingungen angepaßt werden

schaltete Fehlerverschlüßler 14 auf die geringe Bit- kann;

folgefrequenz umgestellt und veranlaßt, ein Signal 2. die Eingänge liegen nicht im gleichen Verhältabzugeben, das an die Station Y übertragen wird und 65 nis, sondern nach der Beziehung 2" · 75 (l+k) die vorgenommene Anpassung der Station X anzeigt. vor.

Dieses Signal wird in der Empfangssteuerung 57 auf- Die Kombination der Eingänge zu einem einzigen

genommen und entschlüsselt, und die Empfangs- Bitstrom wird durch die Tatsache begünstigt, daß die

zulässigen Höchstgeschwindigkeiten bzw. Bitfolgefrequenzen R_n zu einer Standardgeschwindigkeit R₀ in folgender Beziehung stehen:

R_n = 2'¹R

ο ·

(Gleichung 1)

Es sei angenommen, daß die Eingänge, die demultiplext werden sollen, K_n Leitungen umfassen, wobei die Bilfolgefrequenz jeweils R_n ist. Es ergibt sich mithin:

K₀ Leitungen mit der Bitgeschwindigkeit 2° · R₀, Ki Leitungen mit der Bitgeschwindigkeit 2' · R₀, K_n Leitungen mit der Bitgeschwindigkeit 2" · R₀.

Die binären Daten auf den Leitungen sollen über eine Zeitdivision in einen einzigen Bitstrom 2' · R₀ multiplext werden, und zwar mit einer Bitfolgefrequenz in dem Bitstrom, die der Übertragung entspricht. Wenn die niedrigste Eingangsgeschwindigkeit 2° · R₀ ist, dann ist die Zeiteinheit T₁, die dem Multiplexvorgang zugrunde liegt, auszudrücken durch die Beziehung

T,=

2° -R₀

da jede dieser Zeiteinheiten einen und auch nur einen Bit der niedrigsten Bitgeschwindigkeit enthalten muß. Die Zeiteinheit T₁ muß 2^l Zeitabschnitte enthalten nach der Beziehung

Von diesen 2^l Zeitabschnitten, belegt ein Eingang mit der Bitgeschwindigkeit 2" · R₀ 2" Zeitabschnitte nach der Beziehung

2" -R₀
2°i?„

= 2¹.

Da K_n Leitungen mit der Bitgeschwindigkeit 2" · R₀ betrieben werden, sind für diese Leitungen 2" · K_n Zeitabschnitte in einer Zeiteinheit erforderlich. Diese Zeitabschnitte können innerhalb, der Zeiteinheit beliebig verteilt werden. Wesentlich ist nur, daß die Zahlen K_n der Beziehung

K_n 2"

2'

(Gleichung 2)

genügen. Das heißt also, daß die Zahl der für alle Eingänge benötigten Zeitabschnitte die Gesamtzahl der Zeitabschnitte nicht überschreiten darf.

Diese Bedingung wird durch Halbierung der Ausgangsbitgeschwindigkeit — nämlich durch Verringerung von I um 1 erfüllt. Dies bedeutet, daß die Zeiteinheit nach der entsprechenden Anpassung 2¹'¹ Zeitabschnitte enthält, anstatt 2'. Die Gleichung 2 wird nicht immer erfüllt, da I variiert wird und die K_n fest sind. Die einzige Möglichkeit, die Gleichung 2 für ein vorgegebenes I zu erfüllen, besteht also darin, die K_n durch Entkupplung bestimmter Eingangsleitungen zu verringern. Wesentlich ist dabei die Entscheidung, welche der Leitungen entkuppelt werden. Daraus resultiert ein weiteres Erfordernis für den Multiplexer, und es beeinflußt auch die Grundzüge, nach denen die Zeitabschnitte den einzelnen Bits zugeordnet werden. Fig. 3 zeigt im Zeitdiagramm, wie

die Zeitabschnitte neu formiert werden. Zeile A zeigt eine Zeiteinheit vor der Anpassung. Die schattierten Zeitabschnitte entsprechen Informationen hoher Priorität, die bei der Anpassung erhalten bleiben. Diese Zeitabschnitte sind gleichmäßig zwischen die niedrigerer Priorität zugehörigen Zeitabschnitte, die nicht schattiert gezeichnet sind, verteilt.

Zeile B zeigt die Zeitabschnitte hoher Priorität allein nach der Anpassung. Zeile C zeigt, wie diese

ίο Zeitabschnitte zeitlich neu verteilt werden, damit sie in ihrer Zeitdauer verdoppelt werden können. Zeile D zeigt die Zeiteinheit, nachdem die Zeitabschnitte Priorität in ihrer Zeitdauer verdoppelt worden sind. Wenn die Reformierung bei der Anpassung vermieden werden kann, kann der Multiplexer und der zugehörige Demultiplexer vereinfacht werden. Diese Reformierung kann durch eine besondere Systematik vermieden werden.

Zwei solche Systematiken werden nun an Hand der F i g. 4 erläutert. Die erste Systematik beruht darauf, daß die Bits, die nach der Anpassung noch verbleiben (es sind die Bits Al, Al... Λ 8) mit denen, die unterdrückt werden (den Bits Bl.. .BS), wechseln, wie dies in Zeile E der F i g. 4 dargestellt ist. Zur Anpassung werden die Bits Bl, B 2 ... B 8 unterdrückt, und die übrigen Bits werden in ihrer Breite verdoppelt, so daß sich eine Verteilung gemäß Zeile F aus F i g. 4 ergibt. Eine andere Systematik besteht darin, die Bits Al, A2 ... A8 in der einen Hälfte der Zeiteinheit unterzubringen und die übrigen Bits in der anderen Hälfte, wie dies in Zeile G dargestellt ist. Zur Anpassung werden die Bits B1... B 8 unterdrückt und die Bits A1... A 8 in ihrer Zeitdauer verdoppelt, so daß sich eine Verteilung gemäß Zeile H aus F i g. 4 ergibt.

Von diesen beiden Systematiken ist die zuerst erwähnte gemäß Zeilen E und F aus Fig. 1 vorzuziehen, weil die Bits der verschiedenen Eingänge in der multiplexten Folge mit der gleichen Folgefrequenz auftreten können, wie sie eingespeist werden. Bei der Bündelung gemäß Zeilen E und F dagegen ist die Bitfrequenz in der multiplexen Folge größer als am Eingang. Die letztgenannte Systematik erfordert also einen Puffer in der Länge 2" für jede Eingangsgeschwindigkeit von 2" ■ R₀.

Die Entscheidung, welche Eingänge unterdrückt werden, wenn / wechselt, kann nach einer vorbestimmten Hierarchie in der Anordnung der Kanal·» benutzer getroffen werden. Die Position jeder Eingangsleitung in dieser Hierarchie wird durch die zugehörige Bitgeschwindigkeit auf dieser Leitung und deren Priorität bestimmt. Die Unterdrückung der Bits auf den einzelnen Leitungen erfolgt dann nach Maßgabe der Hierarchie, die diese Leitung einnimmt, wobei die Leitung niedrigster hierarchischer Ordnung zuerst betroffen wird.

Je höher die Priorität einer Leitung ist, um so höher ist die Position, die diese Leitung in der hierarchischen Ordnung einnimmt. Für Eingänge gleicher Priorität wird der Leitung mit niedrigster Bitfrequenz die höhere Position in der hierarchischen Ordnung zugeordnet, weil eine Leitung mit höherer Bitfrequenz mehr Zeitabschnitte in der Zeiteinheit erfordert als eine solche mit niedriger Bitfrequenz. Wenn man also sehr viele Leitungen niedriger Bitfrequenz und einige Leitungen hoher Bitfrequenz alle mit gleicher Priorität vorliegen hat, dann ordnet man deshalb die Leitungen mit niedriger Bitfrequenz in der hierarchischen

Ordnung höher an, damit man möglichst wenige Eingangsleitungen bei der Anpassung entkoppeln muß. Man kann die hierarchische Ordnung natürlich auch so treffen, daß ein ganz bestimmter Eingang oder einige Eingänge so lange nicht entkuppelt werden, solange die dort vorliegenden Informationen überhaupt übertragen werden können.

F i g. 5 zeigt im Blockdiagramm die wesentlichen Bauelemente eines Multiplexers nach Fig. 1.

Gemäß F i g. 5 ist mit 102 eine eingangsseitig angeordnete Zwischeneinheit bezeichnet, in der die in den Multiplexer eingespeisten Eingänge auf ein gemeinsames logisches Niveau gebracht werden. Diese Zwischeneinheit wandelt analoge Eingangssignale, sofern solche vorhanden sind, in digitale um und steuert außerdem die Eingangsleitungen des Multiplexers auf die entsprechenden Kanäle eines nachgeschalteten anpassungsfähigen Bitstrombildners 104. Mit 106 ist ein Formatrechner bezeichnet, der die Umsteuerung auf die verschiedenen Eingangskanäle in der Zwischeneinheit 102 steuert. Der Bitstrombildner nimmt binäre Eingänge verschiedener Geschwindigkeiten auf und multiplext sie in einem einzigen Bitstrom, dessen Bitfolgefrequenz und Bitordnung von dem Formatrechner bestimmt wird.

Der Formatrechner steuert die Formierung der Bits in dem Bitstrom am Ausgang des Bitstrombildners 104 durch entsprechende Steuerung der Zwischeneinheit 102 und des Bitstrombildners 104. Diese Steuerungsfunktion des Formatrechners wird durch äußere Informationen, die in den Formatrechner eingespeist werden, bestimmt.

Der Formatrechner 106 bestimmt die günstigste Zeiteinheit nach Maßgabe der jeweiligen Eingangsbedingungen und die mögliche Bitfolgefrequenz.

Die den Eingang betreffenden Informationen, die also die Folgefrequenzen und die Prioritäten zum Gegenstand haben, können auf verschiedene Weisen in den Formatrechner 106 eingespeist werden. Am einfachsten ist es, dies über handbetätigte Schalter vorzunehmen. Diesen Schaltern sind dann bestimmte Bitfolgefrequenzen und bestimmte Prioritäten der einzelnen Eingangsleitungen zugeordnet, und sie werden nach Maßgabe der jeweiligen Betriebsbedingungen von Hand eingestellt. Wenn dagegen das Übertragungssystem in Verbindung mit einem automatischen Schaltzentrum betrieben werden, dann sind diese Informationen in den Rechnern der zentralen Schaltstation verfügbar und können von da in den Formatrechner 106 eingespeist werden. Die entsprechende Eingangsleitung, die also Handschalter oder Übertragungsleitungen von einer zentralen Schaltstation repräsentiert, ist mit U 2 bezeichnet.

In dem Formatrechner 106 liegt also für jede Signaleingangsleitung des Multiplexers eine Angabe über die zugehörige Bitfolgefrequenz und eine über die zugehörige Priorität vor.

Aus diesen Gründen, die also über die Leitung.U2 in den Formatrechner 106 eingespeist sind, kann in dem Formatrechner folgendes errechnet werden:

1. Die Gesamtzahl der Eingänge K_n,

2. die Zahl der Eingänge, die den einzelnen Prioritätsniveaus zugeordnet sind P„^(o), P„^(/), P„⁽²⁾... P_n ^(B!>, wobei F_nW die Zahl der Benutzer angibt, denen die Priorität P⁽ⁱ> zukommt und bei denen die Bitgeschwindigkeit 2"A₀ beträgt. Im Formatrechner liegt auch eine Information über die mögliche Geschwindigkeit 2' · R₀ vor und damit auch der Wert /.

Der Formatrechner 106 entscheidet zunächst, wie der ganze Informationsverkehr übertragen werden kann. Dies geschieht, indem zunächst festgestellt wird, ob die Zahl der Zeitabschnitte der Zeiteinheit ausreicht, um die Bits unterzubringen. Die dementsprechende Rechenoperation wird an Hand der F i g. 6 ίο erläutert.

Nach dem Block 201 wird, beginnend mit der

höchsten Priorität P_n ⁽⁰> aus dem über die Leitung U10 eingespeisten Status des Eingangsverkehrs die Zahl N₀(J) errechnet, gemäß dem Block 209 und der nun folgenden Gleichung:

N^ = 2'- 22"P_nCO)/ = 0, 1, ...,/- 1.

n = 0

Gemäß dem Block 211 wird festgestellt, ob N₀(J) größer als 0 ist.

Für N₀(J) >0 bei /<ΞΖ—1, können alle Eingänge bis zur Priorität PW und bis zur Geschwindigkeit 2'-R₀ verarbeitet werden. Für N₀(J + l)<0 und Ν_ϋ (J) > 0 muß gemäß dem Block 213 P₁ _+x«» auf P/+i⁽⁰⁾ abgesenkt werden, wobei gilt:

Pj + i™ = N₀O) -2-C/+1)

Die Rechnung kommt dann gemäß dem Block 215 zu Ende. Es können dann Prioritäten Ρ«» bis zu einer Geschwindigkeit 2' · R₀ und Prioritäten P"(°) bis zu einer Geschwindigkeit 2'+¹R₀ bearbeitet werden.

Wenn dagegen N₀Q) <C0 für j bis l—l gilt, dann passieren alle P<°> Prioritäten, und das nächste Prioritätsniveau P⁽¹> wird untersucht. Zu diesem Zweck wird N₁(J) errechnet. Dem entsprechen die Blocks 217 und 219, in denen / um eine Einheit vergrößert wird, und die Blocks 221 und 223, in denen m um eine Einheit vergrößert wird.

Nach der Beziehung
40

2V₁ (/) = 21- V 2"P_n(O) _ 2 2-P_m(D

= 2V₀(I - I)- ^ 2»P_raO>,/ = 0,1,.../- 1

m — O

wird N₁(Z) genauso wie N₀(J) überprüft. Aus dieser Berechnung ergibt sich möglicherweise ein N₂Q) usf., bis schließlich ein N_mQ) gefunden wird, für das gilt

Für dieses / wird P_/+1 ^(m> gleich N_m(f) · 2"«+» gesetzt, und der gesamte übrige Informationsverkehr wird gesperrt.

Nachdem die zulässigen P„^(m) gefunden sind, entscheidet der Formatrechner als nächstes auf Grund dessen über die Führungsinformationen zur Steuerung der Zwischeneinheit 102. Diese Führung erfolgt in der Weise, daß die P_o<°> Eingänge der Geschwindigkeit 2° · R₀ und höchster Priorität an die P_o<°> Eingänge des Bitstrombildners 104 geschaltet werden, denen diejenigen Zeitabschnitte zugeordnet sind, die zu allerletzt unterdrückt werden. Anschließend werden die P₁*) Eingänge der Geschwindigkeit 2¹ · R₀ und der Priorität P⁰ an die Eingänge P₁*) des Bitstrombildners 104 gelegt, die denjenigen Zeitabschnitten entsprechen, die als zweitletzte unterdrückt wer-

13 14

den. Dieser Prozeß setzt sich fort, bis alle Leitungen Die erforderliche Pufferkapazität ist dann das

der zulässigen F„^(m) geführt oder geschaltet sind. nächst höhere, ganzzahlige, also 87 Bits.

Aus den ermittelten zulässigen P„^(m) und in Ver- Wenn man von einer fest gegebenen Nachrichtenbindung mit der Führungsinformation werden die länge ausgeht, besteht der einzige Weg darin, die entsprechenden Führungssignale, die in den Bit- 5 Puffergröße herabzusetzen, indem man den Wert strombildner 104 gelangen, abgeleitet. für A verringert, und das läuft darauf hinaus, hoch-

Es ist nicht erforderlich, daß der Formatrechner gradig stabile Taktgeber zu verwenden. Wenn man

106 die oben angegebenen iterativen Schritte jeweils außerordentlich stabile Taktgeber nimmt, dann kann

durchführt, wenn / wechselt. Dies ist vielmehr nur die Pufferkapazität auf einen einzigen Bit herabgesetzt

nötig, wenn sich der Eingangsverkehrsstatus ändert, io werden. Dieser einzige Bit muß aber gespeichert wer-

nachdem das letzte Format abgeleitet wurde. Wenn den können, weil die Taktgeber des Bildstrombildners

sich der Eingangsverkehrsstatus nicht geändert hat, nicht in jedem Falle mit den Taktgebern für die

ist wegen der der Anpassung zugrunde liegenden Daten in Phase sind.

Technik die neue Geschwindigkeit bereits bekannt. F i g. 7 zeigt eine Eingangs-Ausgangs-Vorrichtung

Wie bereits bemerkt, bildet die Zwischeneinheit 15 der Zwischeneinheit 102 aus F i g. 5. Gemäß F i g. 7 102 eine Zwischenstufe zwischen den Signaleingangs- ist ein Register 301 vorgesehen, das als (2 i?T Zuleitungen und dem Bitstrombildner 104. Diese Zwi- Bitverschieberegister ausgebildet ist. Außerdem ist scheneinheit 102 besteht aus einer Vielzahl von Ein- ein Bitpositionen-Identifizierer 303, ein Bitpositionsgangs-Ausgangs-Vorrichtungen. Die Informations- Detektor 305 und ein Kollektor 307 vorgesehen. Die und Zeitimpulse aus Datenquellen gelangen also über 20 aus der Einheit 309 eingespeisten Daten werden in Eingangs-Ausgangs-Vorrichtungen an die zugehöri- dem Konverter 310 auf das richtige Niveau gebracht gen Anschlüsse des Bitstrombildners. Die Zeitimpulse und in das Register 301 eingespeist, und zwar nach können von Zeitgebern abgeleitet werden, die ent- Maßgabe von Taktimpulsen aus der Einheit 309. Die weder synchron oder asynchron zueinander arbeiten. Rückflanke dieser Taktimpulse liegt in der Mitte oder

Wenn die Zeitgeber synchron sind, dann soll das 25 in der Nähe der Mitte eines Bits und schiebt die Bits bedeuten, daß ihre Zeitimpulse konphas sind, so daß durch das Register 301. Die gleiche Rückflanke der diese auch von einem gemeinsamen Zeitgeber abge- Taktimpulse dient auch dazu, den Bitpositions-Idenleitet werden könnten. Man kann also davon aus- tifizierer 303 weiterzuschalten, so daß jedesmal, wenn gehen, daß die Datenquellen synchrone Bits erzeugen, ein Bit in dem Register verschoben wird, der Bitwo keine Puffer erforderlich sind. Dies ist aber nur 30 positions-Identifizierer 303 die Position des ältesten der Fall, wenn die einlaufenden Daten zeitlich nicht Bits anzeigt. Die Kapazität des Registers beträgt fluktuieren oder wenn diese Fluktuation innerhalb (RTA). Wenn das Register 301 zur Hälfte gefüllt ist, der Toleranz moderner Datensysteme liegt. Wenn werden die periodischen Zeitabschnitte aus dem Bitman also hier Vorrichtungen vorsieht, die diese strombildner 311 für diesen Kanal eingeschaltet, so Fluktuation unterdrücken, dann kann man in dem 35 daß sie den Identifizierer mit der Rückflanke von erwähnten Fall auf Puffer zwischen der Datenquelle Taktimpulsen aus einem 50 %-Zyklus, der aus diesen und dem Bitstrombildner verzichten. Dies setzt aber Zeitabschnitten abgeleitet ist, schrittweise zurückvoraus, daß die Taktgabe in dem Bitstrombildner schaltet. Der Ausgang des Identifizierers wird dann hochgradig stabil ist und von der Datenquelle abge- in dem Bitpositions-Detektor 305 dekodiert,
leitet wird, so daß sich ein entsprechender Synchro- 4° Jedes dekodierte Wort, das eine Bitposition in dem nismus zu dem kombinierten Bitstrom ergibt. Verschieberegister anzeigt, dient dazu, ein UND-Tor

Wenn die Taktgeber asynchron sind, dann sind die der logischen Schaltung 307 zu konditionieren oder

Taktimpulse voneinander unabhängig und nicht in zu dekonditionieren, wobei jedes dieser UND-Tore

Phase. ^ einer Bitposition des Verschieberegisters entspricht.

In einem solchen Fall muß für die eingespeisten 45 Eines dieser UND-Tore ist jeweils zur Zeit nur kon-Daten in jedem Kanal ein Puffer vorgesehen sein. ditioniert, und demzufolge werden die Daten von ver-Die Größe des betreffenden Puffers hängt von der schiedenen Bitpositionen des Registers in den ein-Bitgeschwindigkeit und der Instabilität des Takt- zelnen Zeitabschnitten abgefragt. Die Ausgänge der* gebers in der zugehörigen Datenquelle ab und außer- genannten UND-Tore werden dann über ODER-Tore dem von der Länge eines Datenblocks. Wenn die 50 in einen Bitstrom umgewandelt, der mit denen anInstabilität A beträgt und der Datenblock umfaßt eine derer Kanäle in einer Matrix kombiniert wird. Dieser Zeitspanne von T Sekunden, bei einer Bitgeschwin- Vorgang wird durch die eingespeisten Daten ausdigkeit von R Bits pro Sekunde, dann ergibt sich für gelöst.

Pufferkapazität ausgedrückt in Bits C = 2(RT) A. In Wenn keine Daten eingespeist werden, steht der

einem solchen Fall kann der Puffer weder überfüttert 55 Bitpositions-Identifizierer 303 auf Position 1. Wenn

werden, noch können Löcher entstehen, die in den die Eingangsleitung dagegen aktiviert ist und Daten

Bitstrom 104 gelangen. in das Register eingespeist werden, kann für jeden

Wenn eingespeisten Bit der Identifizierer um einen Schritt

D i^n«T>v pi j /TTf₁ u-j· weitergeschaltet werden. Der Taktgeber des Bitstrom-

R = 2400 Bits pro Sekunde (Bitfolgegeschwmdig- _6o _mda^ ^ _{SQ lange unwirksam>
s}°_{lange der} χ^ηΐίη-

'' zierer nicht anzeigt, daß das halbe Register gefüllt ist.

T = 30 Minuten (Nachrichtenlänge), Wenn das halbe Register gefüllt ist, steht der Identi-

= 60-30 Sekunden, fizierer auf der Bitposition RT Δ +1. Ist dies der Fall,

A = 1 · ΙΟ"⁵, dann wird der Taktgeber des Bitstrombildners einge-

dann ergibt sich ^{6s scna}'^{tet un<}^ die Taktimpulse schalten den Identifizierer auf die Position RTA zurück. In dieser Position

C = 2(2400-60-30)·/· ΙΟ"⁵, entsteht ein Impuls, der ein zugehöriges Tor in der

= 86,4 Bits. logischen Schaltung 307 konditioniert. Damit liegt

nun ein Zeitabschnitt in dem Bitstrombildner 311 vor, und der erste Bit aus der PositionRTA kann abgezogen werden. Wenn die Daten schneller eingespeist werden als der Taktfolge des Taktgebers des Bitstrombildners entspricht, nimmt die andere freie Hälfte des Puffers, die noch leer ist, die gesamte Datenfolge einer Nachricht der Länge T auf, so daß keine Daten verlorengehen können. Der Bitpositions-Identifizierer 303 folgt den Daten und sorgt für einen Datenabzug nach der Reihenfolge der Einspeisung. Wenn dagegen die Daten langsamer als der Taktfolge des Bitstrombildners entspricht eingespeist werden, dann ist durch die Tatsache, daß ein Register bei Beginn des Datenabzugs bereits zur Hälfte gefüllt war, sichergestellt, daß bei jedem Abzugsvorgang 1 Bit verfügbar ist. Der Identifizierer zeigt immer die Position des Bits an, der abgezogen werden soll, so daß keine Löcher anstatt Daten abgezogen werden. Es liegen immer Daten für den Abzugsvorgang vor, unabhängig davon, ob die Daten schneller oder langsamer eingespeist werden.

Der Vorgang wird beendet, wenn das Register vollständig geleert ist. In diesem Moment befindet sich der Bitpositions-Identifizierer wieder auf der Position 1, und der Taktgeber des Bitstrombildners ist stillgesetzt. Wenn keine weiteren Daten eingespeist werden, bleibt der Identifizierer in dieser Position, bis die nächste Übertragung stattfindet. Ist dies der Fall, dann wiederholt sich der beschriebene Vorgang.

Ein anpassungsfähiger Bitstrombildner ist der Schlüssel für den anpassungsfähigen Multiplexvorgang. Dieser Bitstrombildner gestattet es, Eingänge mit Geschwindigkeiten 2" · R₀ zu verarbeiten unddabei bestimmte Eingänge zu unterdrücken. Die Zwischeneinheit 102 stellt sicher, daß die Eingänge des Bitstrombildners die gleiche Folgefrequenz haben und einer gemeinsamen Taktgabe folgen. Die zur Bildung dieses kombinierten Bitstroms erforderlichen Informationen werden von dem Formatrechner 106 abgeleitet. Wie bereits oben bemerkt, ist es am günstigsten, die Eingänge so anzuordnen, daß die Bits verschiedener Prioritäten miteinander wechseln. Dies kann z. B. mit einer Schaltmatrix geschehen, die im folgenden beschrieben wird.

Die Schaltmatrix dient als kombinierte Torschaltung für die Einspeisung der Bits in die verschiedenen. Zeitabschnitte. Die Zeitabschnitte werden nacheinander erzeugt, also muß die Schaltmatrix die entsprechenden Eingangsleitungen zu entsprechenden Zeiten beaufschlagen. Die Schaltmatrix wird, über ein Formatschema gesteuert nach Maßgabe des Ubertragungsverkehrszustandes. Es ist das beste, diese Steuerung so vorzunehmen, daß die überzähligen Zeitabschnitte unterdrückt werden. Auf dieser Basis arbeitet die im folgenden zu beschreibende Schaltmatrix. . Die Schaltmatrix muß die folgenden Operationen durchführen:

ι ■■··: Wenn die Ausgangsgeschwindigkeit 2^l · R₀ beträgt, dann liegen 2' Zeitabschnitte vor, die wie folgt numeriert werden können: S₁, S₂ S₃... S₂K

Wenn das System sich einer neuen Folgegeschwindigkeit 2'^-1 anpassen soll, dann werden alle überzähligen Zeitabschnitte unterdrückt und die verbleibenden Zeitabschnitte in ihrer Zeitdauer verdoppelt. Nach der oben gewählten Schreibweise verbleiben also die folgenden Zeitabschnitte: S₁, S₃, S₅ ... S₁₊₂), .:. S₂i-3; /=1, 2... (2'-1-I).

Wenn eine neue Anpassung auf die Geschwindigkeit 2^l~² durchgeführt werden soll, werden wieder die übrigen Zeitabschnitte unterdrückt, und es verbleiben die Zeitabschnitte S₁, S₅ ... S_i+4 ,·,... SJ~³; j = 0, 1,2,... (2'-2-I).

Wenn eine solche Anpassung m vorgenommen wird, verbleiben die Zeitabschnitte S_{1 + 2}Ot · / mit / = 0,1, 2,... (2'---I).

Die Ausgangsgeschwindigkeit beträgt 2^l~^m, so daß sich jeder der noch verbleibenden Zeitabschnitte auf

ίο die Breite 2^m verbreitet hat.

Die Eingangsdaten, die nach einer solchen m-fachen Anpassung noch weiter verarbeitet werden sollen, müssen also in die noch verbleibenden Zeitabschnitte untergebracht werden.

Die Eingangsfolgefrequenz beeinflußt auch den Schaltvorgang der Schaltmatrix nach Maßgabe der verbleibenden Zeitabschnitte. Für einen Eingang der Folgefrequenz 2" · R₀ benötigt man 2" Zeitabschnitte in einer Zeiteinheit. Um Pufferung zu vermeiden, ist es nötig, daß die Zeitabschnitte mit der gleichen Folgefrequenz auftreten wie die zu verarbeitenden Daten. Wenn die Folgefrequenz demzufolge 2" · R₀ beträgt und es ist eine m-iache Anpassung vorgenommen, dann trägt der erste Zeitabschnitt die BezeichnungS_/+2m · J₁, für die darauf folgenden Zeitabschnitte ergibt sich folgendes:
Das Zeitintervall zwischen dem ersten Zeitabschnitt

S_t+Zm ' J₁ und dem nächsten beträgt

2"-R₀

. Die ur-

sprünglichen Zeitabschnitte haben die Breite .

Demzufolge haben 2^l~ⁿ ursprüngliche Zeitabschnitte das Intervall zwischen aufeinanderfolgenden Bits belegt. Die Folge ist, daß die ursprünglichen Zeitabschnitte, die den Eingängen der Geschwindigkeit 2" · R₀ zugeordnet sind, sich durch die Beziehung S₁₊₂m; + (2'-»)'/ mit j = 0, 1,... 2»

ausdrücken lassen.

Die Zuordnung der Zeitabschnitte kann in der Schaltmatrix vorgenommen werden. Die Informationen, die diese Zuordnung steuern, stammen aus dem Formatrechner und werden in der Schaltmatrix nach" Maßgabe der gewünschten Zuordnung reguliert.

Die Schaltmatrix kann man natürlich auch von Hand mit einer entsprechenden Tastatur umschalten. Dieser Schaltvorgang kann auch programmiert werden, das erfolgt dann nach Maßgabe der jeweils ge- * gebenen Arbeitsweise.

Es sei nun angenommen, daß die maximale kombinierte Bitgeschwindigkeit, die verarbeitet werden kann, 2⁶ · 75 Bits pro Sekunde beträgt. Zum Zwecke der Erläuterung sei weiter kurz davon ausgegangen, daß das Format manuell eingegeben ist. Es ergibt sich dann folgende Arbeitsweise: Nachdem die Zuordnung der Zeitabschnitte bekannt ist, ist das nächste Problem, die nötigen Zeitabschnitte zu erzeugen und die Bits in die richtigen Zeitabschnitte zu gruppieren. Die dazu erforderlichen Schaltprinzipien werden nun an Hand der F i g. 8 erläutert.

F i g. 8 zeigt im Blockdiagramm einen als Schaltmatrix ausgebildeten Bitstrombildner. Dieser Bitstrombildner besteht aus einem Zeitabschnittsgenerator 350, einem Zeitabschnittsdekodierer 352, einer Tastatur 354, die programmierbar ist, UND-Kreisen Ll bis L8 sowie Summierungskreisen 360 bis 366. Außerdem sind eine Vielzahl von Eingangs-Ausgangsvorrichtungen 356 dargestellt.

309 524/138

Der Zeitabschnittsgenerator 350 ist ein 6bitiger Verschiebezähler, der bis zu 2⁶ diskrete Impulse innerhalb einer Zeiteinheit abgeben kann. Die Dauer der Zeiteinheit entspricht der längsten Bitdauer oder der kleinsten Bitgeschwindigkeit, also

Die Logik steuert diesen Generator so, daß jede Zahl von Zeitabschnitten erzeugt werden kann, die ein Vielfaches von 2 ist. Die Frequenz der Verschiebeimpulse, die diesen Generator betätigen, beträgt

2*-75(1 +Jk) für 0 < / < 6 .

Der Wert für I hängt für eine vorgegebene Übertragung von der Übertragungskapazität ab. Es kann von einer Schaltfrequenz auf die andere umgeschaltet werden, so daß sich die Frequenz der Verschiebeimpulse der Übertragungsgeschwindigkeit anpassen kann. Dies kann sehr einfach dadurch geschehen, daß alle Taktimpulse, die den verschiedenen Frequenzen entsprechen, in den Eingang des Generators eingespeist werden, und zwar jeweils die einer bestimmten Frequenz zugeordneten über ein jeweils besonderes Tor, das über ein Signal konditioniert werden kann, so daß die betreffende Frequenz abgefragt werden kann. Es ist dann immer nur eines dieser Tore zur Zeit kontitioniert, und demzufolge wird auch immer nur mit einer einzigen Frequenz während der bestimmten Übertragung gearbeitet.

Ein anderer Eingang dieses Generators ist ein Steuereingang, der anzeigt, wie viele Zeitabschnitte für eine bestimmte Übertragung erzeugt werden sollen. Dies hängt von der Frequenz der Verschiebeimpulse, der Dauer der Zeiteinheit und der Folgegeschwindigkeit 2^l · 75 (1 + k) ab. Es gilt mithin

2'-75(1 + *:)
75(1 + *)

Auch für diesen Steuereingang sind verschiedene Tore vorgesehen, und es ist jeweils immer nur ein Tor zur Zeit konditioniert, das der gerade gewünschten Anzahl von Zeitabschnitten zugeordnet ist. Im Falle einer Anpassung auf eine neue Übertragungsfolgefrequenz wird also das der ursprünglichen Folgefrequenz zugeordnete Tor geschlossen und das der neuen Folgefrequenz zugeordnete geöffnet.

Wenn also eine Anpassung vorgenommen wird, dann müssen die Eingänge des Generators 350 in zweifacher Hinsicht umgeschaltet werden, nämlich erstens auf die neue Folgefrequenz und zweitens auf die neue Zeitabschnittszahl. Die dazu erforderlichen Steuersignale, die die betreffenden Tore schließen bzw. öffnen, stammen aus der Sendesteuerung 50 bzw. 58 aus Fig. 1.

Nachdem die Zeitabschnitte erzeugt sind, müssen sie den verschiedenen Leitungen zugeordnet werden. Aus F i g. 8 ist ersichtlich, daß der Ausgang des Generators 350 in den Zeitabschnittsdekodierer 352 eingespeist wird, der 2' bestimmte Impulse aufnimmt, von denen jeder oder einzelne gruppenweise den Eingangsleitungen aus der Eingangs-Ausgangs-Vorrichtung 356 zugeordnet sind. Diese Zeitabschnitte werden in die Tastatur 354 eingespeist, und zwar beispielsweise wie folgt:

Es sei angenommen, daß folgende Voraussetzungen bestehen:

Vier LeitungenLl bis L4 sind vorgesehen, und die zugehörigen Folgefrequenzen betragen" 2° · R mit R —75 (1 + k). Eine dieser Leitungen ist die Steuereingangsleitung R aus Fig. 1. Darüber hinaus ist jeweils

eine Leitung L 5 mit einer Folgefrequenz 2² · R,

eine Leitung L 6 mit einer Folgefrequenz 2³ · R, ίο eine Leitung L7 mit einer Folgefrequenz 2⁴ · R und

eine Leitung L 8 mit einer Folgefrequenz 2⁵· R vorgesehen.

Es sei weiter angenommen, daß all diesen Leitungen die gleiche Priorität zukommt, und schließlich sei angenommen, daß die Übertragung mit einer Folgefrequenz von 2⁶ · R stattfinden kann.

Die oben angegebenen Leitungen können nur dann sämtlich bedient werden, wenn die kombinierte Bitgeschwindigkeit innerhalb der Übertragungskapazität liegt. Wenn also die Zahl dieser Leitungen und die zugehörigen Bitfolgefrequenz die Beziehung

2>
erfüllen.

Da die Übertragungskapazität ungefähr 2⁶ beträgt, sendet der Bitstrombildner Bits mit der Folgefrequenz 2⁶ · R an den Fehlerverschlüßler gemäß Fig. 1. Die Verschiebeimpulse des Generators350 aus F i g. 8 haben also die Frequenz 2⁶ · R. Der Gene-

rator erzeugt mithin 2⁶ Zeitabschnitte in einer Zeiteinheit, deren Dauer—- beträgt.

Nachdem hier angenommen wurde, daß alle Leitungen gleiche Priorität haben, erfolgt die hierarchische Ordnung in der Leitung nach der zugehörigen Impulsfolgefrequenz auf diesen Leitungen.

Der folgenden Übertragungskapazität entsprechen 2⁶ = 64 Zeitabschnitte, die bezeichnet werden mit S₁, S₂ . .. S₆₄. Wenn die Folgefrequenz auf 2⁵ · R verringert wird, werden die Zeitabschnitte S₂, S₄, S₆ ... S₆₄ unterdrückt. Es werden also insgesamt 2⁵ Zeitabschnitte unterdrückt. Die Folgefrequenz auf der Leitung L 8 beträgt 2⁵ · R, und für die Leitung L8" werden also innerhalb einer Zeiteinheit 2⁵ Zeitabschnitte benötigt. Da die Leitung L 8 die höchste Folgefrequenz hat, wird sie zuerst gesperrt, und deshalb werden die Zeitabschnitte S₂, S₄ ... S₆₄

der Leitung L 8 zugeordnet.

Wenn die Übertragungsgeschwindigkeit auf 2⁴ · R reduziert werden soll, müssen außerdem die Zeitabschnitte S₃, S₇, S₁₁... S₆₃ unterdrückt werden, also insgesamt 2⁴ Zeitabschnitte. Da die Leitung L 7 die nächsthöchste Folgefrequenz hat, werden diese Zeitabschnitte dieser Leitung zugeordnet.

Um die Folgefrequenz weiter auf 2³ · R zu reduzieren, müssen zusätzlich die Zeitabschnitte S₅, S₁₃... S₆₁ unterdrückt werden, also insgesamt 2³ Zeitabschnitte, die demzufolge der Leitung L 6 zugeordnet werden.

Soll die Folgefrequenz auf 2² · R verringert werden, müssen schließlich zusätzlich Zeitabschnitte S₉, S₂₅, S₄₁ und S₅₇ unterdrückt werden. Diese 2² Zeitabschnitte werden demzufolge der Leitung L 5 zugeordnet.

Die verbleibenden Zeitabschnitte S₁, S₁₇, S₃₃ und S₄₉ werden den restlichen LeitungenLl, L2, L3 und L 4 zugeordnet, die alle nur einen einzigen Zeitabschnitt in einer Zeiteinheit erfordern, da die züge-

hörige Folgefrequenz 2° · R beträgt. Diese Leitungen werden demzufolge den verbleibenden Zeitabschnitten zugeordnet. Wenn die Leitung L1 die Steuereingangsleitung P ist, dann wird diese dem Zeitabschnitt Sl zugeordnet, weil dieser Zeitabschnitt am längsten überlebt. Es ergibt sich also folgende Übersieht für die Zuordnung der Leitungen zu den Zeitabschnitten:

Leitung	Zeitabschnitte
Ll
L2	S₁₇
L3	^33
L4	^49
L5	S₉, S₂₅, S₄₁, S₅₇
L6	S₅, S₁₃, ...., S_ei
L7	S₃, S₇, ..., S₆₃
L8	*^2» Sj,...,* S₆₄**

F i g. 9 zeigt unter a) für eine Zeiteinheit die entsprechende Zuordnung, wobei die Zeitabschnitte in der obersten Zeile und die zugehörigen Leitungen in der darunterliegenden Zeile ausgetragen sind. F i g. 9 b zeigt in gleicher Weise, wie in F i g. 9 a, bezogen auf eine ganze Zeiteinheit, die Zuordnung, die verbleibt, nachdem die Anzahl der Zeitabschnitte im Zuge einer Anpassung auf die Hälfte reduziert wurde. Wie aus F i g. 9 b ersichtlich, ist die Leitung L 8 nicht mehr aufgeführt. Sie ist von dem System entkoppelt.

Die Zuordnung kann in der Tastatur 401, wie aus Fig. 10 ersichtlich, vorgenommen werden. Bei Fig. 10 ist davon ausgegangen, daß die Tastatur 401 nach Art eines Steckerfeldes ausgebildet ist, so daß die Tastatur durch entsprechende Steckerverbindüngen programmiert werden kann. Diese Stecker-Verbindungen können über Tasten einprogrammiert werden. Die Programmierung erfolgt in dem angenommenen Beispiel, daß die Leitung Ll an dem ZeitabschnittSl liegt. Der Zeitabschnittsdekodierer 403.erzeugt einen Ausgang für den SIeCkBrS₁ der Tastatur 401 zur Zeit S₁. Der Stecker S₁ liegt an einem Anschluß Al, der Tastatur 401. Die Anschlüssey41 bis .«48 liegen an einer Kombinationsmatrix409, so daß dort der Anschluß Al an dem UND-Kreis 411 liegt. Die Leitung L1 liegt ebenfalls an dem UND-Kreis 411. Auf diese Weise ist die Leitung Ll dem Zeitabschnitt S₁ zugeordnet, und in entsprechender Weise sind die übrigen Zeitabschnitte den übrigen Leitungen zugeordnet, wobei die Kombi- nationsmatrix409 aus Fig. 10 erfolgt. Fig. 11 zeigt die relative Lage der einzelnen Zeitabschnitte innerhalb der zugeordneten Leitungen. Der Ausgang eines jeden UND-Tores der Kombinationsmatrix 409 wird in ein ODER-Tor 407 eingespeist und dieses ODER-Tor 407 ist Ausgang des Bitstrombildners. Es sei hier darauf hingewiesen, daß die Tastatur 401 einerseits die Eingänge in der richtigen Weise schaltet und andererseits die Zuordnung zu den Zeitabschnitten liefert. Diese Funktionen können natürlich auch elektronisch durchgeführt werden.

Fig. 8 zeigt, wie die Zeitabschnitte mit den Leitungen Ll bis L 8 kombiniert werden zu einem Ausgang in den Kreisen 360 bis 366.

Nach F i g. 1 gelangt der Ausgang der Multiplexer 12 und 34 in Fehlerverschlüßler 14 bzw. 36. Die zugehörige Funktion wird im folgenden erläutert.

Die vorgesehene Fehlerverschlüßlung durch Einfügung von Redundanz-Bits gestattet es, die Fehler innerhalb einer gewissen Toleranz zu halten, indem man die Übertragung entsprechend verlangsamt.

Es sei z. B. angenommen, daß die einzige Fehlerursache thermisches Rauschen ist und daß die übertragenen Bits eine genügende Zeitdauer haben, so daß sie dieses Geräusch überlappen. In einem solchen Fall ist der Empfang vollständig fehlerfrei. Wenn dagegen der Geräuschpegel anwächst, dann kann nach der Erfindung die Bitdauer heraufgesetzt werden, so daß wieder ein fehlerfreier Empfang gewährleistet ist. Da jedoch die Anpassung eine gewisse Zeit benötigt und es auch wünschenswert ist, daß die Übertragung ununterbrochen erfolgt, ergibt sich eine Fehlermöglichkeit in der Zeitspanne vom Anstieg des Geräusches bis zur durchgeführten Anpassung auf eine längere Bitdauer. Diese Fehler werden durch die Fehlerverschlüßler 14, 36 innerhalb einer zuträglichen Toleranz gehalten.

Die Art und Weise, wie die Fehlerverschlüßlung erfolgt, hängt von der tolerierbaren Fehlerrate ab. Das System verwendet also sehr viele Redundanz-Bits, wenn die Fehlertoleranz gering ist und begnügt sich mit weniger Redundanz-Bits, wenn eine größere Fehlertoleranz zulässig ist. Es gibt demzufolge verschiedene Möglichkeiten, die Fehlerverschlüßlung vorzunehmen. Im folgenden ist eine dieser Möglichkeiten ausgewählt, die ebenso wie der Multiplexvorgang anpassungsfähig ist.

In Verbindung mit der Erfindung können viele bekannte Fehlerverschlüßlungsverfahren verwendet werden. Im wesentlichen nehmen solche Fehlerverschlüßler die Eingangsdaten mit einer festen Folgefrequenz auf, fügen Redudanz-Bits dazu und geben die so fehlergesicherten Datenfolgen mit einer höheren Bitfrequenz ab. Dabei ist es nur nötig, die Eingangsfrequenz und die Ausgangsfrequenz des Fehlerverschlüßlers zu steuern, in der Weise, daß sich der Fehlerverschlüßler in das System einfügt.

Fig. 12 zeigt ein Ausführungsbeispiel eines solchen Fehlerverschlüßlers im einzelnen, das in Verbindung mit F i g. 1 Verwendung finden kann. Bei dem dargestellten Fehlerverschlüßler wird ein zy-Wischer Kode verwendet, der dem Abramson-Kode mit einer Gesamtblocklänge von 63 Bits, von denen 56 Informationsbits sind, entspricht. Die Erzeugung der Redundanz-Bits erfordert dann ein siebenstufiges Verschieberegister 500 entsprechend dem Polynom 1 + X² + X^e + X⁷ mit dem binären Koeffizienten 10100011. Der Fehlerverschlüßler enthält außerdem einenAusgangs-Bitpuffer502, einen6-Bit-Zähler504, einen Dekodierer 506, einen Zeitkreis 508 und eine Steuerschaltung 510 zur Steuerung des Bitzählers und zur Erzeugung der diversen Zeitsignale, einen Puffer 512 zur Pufferung der multiplex eingespeisten Eingangssignale, die aus dem Multiplexer 12 herrühren.

Wesentlich ist, daß die Informationen den Fehler-

verschlüßler mit einer höheren Folgefrequenz verlassen als die, mit der sie eingespeist werden. Dies rührt

daher, daß jeder 56 Bits umfassende Block als 64 Bits

umfassender Block den Fehlerverschlüßler verläßt. Es werden also in dem Fehlerverschlüßler 8 Bits in einem solchen Block eingefügt. Sieben davon sind Prüfbits und der achte ist ein Steuerbit. Die Impuls-

21 22

folgefrequenz am Ausgang ist also acht/siebentel der Demzufolge paßt sich also die Fehlerverschlüßlung

Eingangsfrequenz. Wenn die Folgefrequenz der ein- der Folgefrequenz, mit der die Übertragung erfolgt,

gegebenen Daten, das sind also die Ausgangsdaten an.

des Multiplexers 12, 2" · R beträgt, dann ist die Aus- Aus F i g. 1 ist ersichtlich, daß der Ausgang des

gangsfrequenz, mit der die Daten in den Modulator 5 Fehlerverschlüßlers in den Modulator 16 moduliert

16 gelangen wird.

2"+³ · R In dem Modulator wird der eingespeiste Bitstrom

η · auf eine Trägerwelle auf moduliert, so daß er z. B.

drahtlos übertragen werden kann.

Es ist daher nötig, daß der Taktgeber 508 Taktim- io Modulatoren, die hierfür in Frage kommen, sind

pulse mit der Frequenz vielfach bekannt, weshalb sich eine Beschreibung

₀ ins einzelne erübrigt. Die so modulierte Information

^" '^ wird dann in dem Sender 18 ausgestrahlt und in dem

7 Empfänger 20 empfangen. Entsprechendes gilt für

15 den Sender 40 und den Empfänger 42.

erzeugt, und daß dort Größen R und n bekannt sind. Die empfangenen Signale gelangen gemäß F i g. 1

Diese Informationen gelangen über die Sende- in Demodulatoren 22 bzw. 44, in denen die übertra-

steuerung 50 in den Fehlerverschlüßler 14. genen Bitströme wieder von dem Träger demodu-

Die ersten 56 Bits eines Blocks gelangen in den liert werden. Demodulatoren, die hierfür in Frage

Ausgangspuffer 502. Diese 56 Bits werden über einen 20 kommen, sind ebenfalls bekannt, weshalb auf die Be-

UND-Kreis 514 in den ODER-Kreis 520 eingespeist Schreibung der näheren Einzelheiten hier verzichtet

und gelangen von dort in den Puffer 502. Den ersten werden kann.

56 Bits folgen 7 Redundanz-Bits, die über den UND- Für die folgende Beschreibung wird davon ausge-Kreis 516 und den ODER-Kreis 520 in den Puffer gangen, daß die Modulations- und Demodulations-502 gelangen. Der eine Steuerbit, der zur Synchroni- 25 technik in der Weise erfolgt, daß eine Pseudo-Gesation dient, wird in dem Generator 522 erzeugt und räuschfolge und ein Taktsignal Modulo 2 den Daten gelangt über den UND-Kreis518 und den ODER- zugefügt wird und daß das daraus resultierende Kreis 520 in den Puffer 502, und zwar im Anschluß Signal dann biphasisch auf einen Träger moduliert an die 7 Redundanz-Bits. Die UND-Kreise 514, 516 wird. Zur Übertragung werden die Daten synchron und 518 haben zeitgesteuerte Eingänge, die an den 3° nach der Beziehung PN 0 2 /_s kombiniert, wobei PN Zeitkreis 524 angeschlossen sind. Dieser Zeitkreis das Pseudo-Geräusch ist, so daß sich ein Ausgang spricht auf den 6-Bit-Zähler 504 und den Bit-Deko- © PN 02 /_s ergibt, wobei 0 für die biphasischen dierer 506 an. Die beiden letztgenannten Kreise lie- Daten der Modulation und 0 für die Modulo-2-Adfern Ausgänge nach Maßgabe der laufenden Bitzeit- dition steht. Das Signal wird dann über einen ausabschnitte. 35 balancierten Modulator an den Sender geleitet. Das Der Taktgenerator 508 steuert die Folgefrequenz, übertragene Signal enthält dann in den Seitenbändern mit der der 6-Bit-Zähler 504 weiterschaltet. Der Zäh- die Daten und die Zeitsteuerung,
ler seinerseits steuert die Frequenz, mit der die 56 Der Empfänger extrahiert zunächst den Träger und Informationsbits, die 7 Redundanz-Bits und der eine die Taktimpulse, um daraus ein örtliches Bezugs-Steuerbit in den Puffer 502 gelangen. 40 signal abzuleiten. Diese Bezugssignale werden dann Wenn die Sendesteuerung 50 anzeigt, daß die Über- zur Demodulation der Daten verwendet. Da die getragungsfrequenz geändert wird, gelangt ein Steuer- samte Seitenbandleistung für die kombinierten Daten impuls an den Multiplexer 12, so daß dieser in der und die Zeitimpulse herangezogen wird, wird die verbereits beschriebenen Weise der neuen Folgefrequenz fügbare Leistung optimal ausgenutzt. Ein Verfahren, durch Halbierung sich anpaßt. Die Sendesteuerung 45 das aus diesem Grunde vielfach bei der Übertragung 15 sendet dann außerdem einen Steuerimpuls an den mittels Satelliten angewendet wird.
Generator 508 des Fehlerverschlüßlers, wodurch die Das Blockdiagramm zur Extrahierung des Trägers Taktfrequenz um eine Stufe erhöht wird. Wenn also ist in Fig. 17 dargestellt. Der Ausgang der Träger-* die Ausgangsfrequenz des Multiplexers 12 2^Π · R be- abteilung 916 gelangt in einen Vervielfacher 962, in trug und der Generator 508 Taktimpulse mit einer 50 dem die örtliche Bezugsfrequenz PN02/_s einge-Frequenz speist wird. Wenn das Signal mit dem aufgenom-2„₊₃. ο menen Komponenten©PiV0 2f_s synchron ist, dann

ist der Eingang der in die Stufe 964 gelangt, ©/₀,

7 nämlich ein biphasisch modulierter Träger. Um die

55 biphasische Modulation der Daten zu eliminieren,

erzeugte, dann betragen die neuen Frequenzen wird in dem Quadrierer 968 quadriert. Um zu diesem

Zweck ein gutes Signal-Geräusch-Verhältnis zu er-

2n+2. 7? zielen, ist eine Filterbank 966 vorgesehen, deren Ab-

2"-¹ · R bzw. . teilungen der Bandbreite der einzelnen Daten ent-

7 60 spricht. Es ist in der Filterbank 966 ein Bandpaß-

_ , , , „ ^v * .,· -^r* filter BFF mit einem zugehörigen Tor G und einem

Das bedeutet, daß 56 Informationsbits sowie 7Re- _zugenöri_geil Verstärker Λ für jede in Frage kom-

dundanz-Bits und 1 Kontrollbit mit einer neuen Fre- _m(f_{nde Bitfrequenz} vorgesehen. Die Filterbank 966

quenzvon _{istj wie} ρ ig. 17 zeigt, entsprechend mehrkanalig

2ⁿ⁺²-R 65 ausgebildet, so daß für jede in Frage stehende Bit-

η frequenz ein Kanal zur Verfügung steht.

Das quadrierte Signal wird in dem Bandpaßbe-

erzeugt werden. grenzer 970 begrenzt und in' einem Dividierer 972

23 24

durch 2 dividiert und in ein Phasenfilter 975 einge- abgefragt. Wenn zu dieser Zeit der Inhalt der 7 Bits

speist. Der Ausgang der Ausgangsstufen 974 dient in dem Register O ist, dann wird davon ausgegangen,

zur Kompensation des Doppler-Effektes bei der Satel- daß das übertragene Wort korrekt empfangen wurde,

litenübertragung. Wenn dagegen einer der 7 Bits nicht 0 ist, ist dies ein

Mit 976 ist ein Extrahierer bezeichnet, der die Har- 5 Zeichen dafür, daß ein Fehler aufgetreten ist.

monischen extrahiert. Mit 977 ist ein Linearauslenker Für die Korrektur einzelner oder doppelt benach-

bezeichnet, der von einem Suchgenerator beauf- barter Zähler werden die Ausgänge der 7 Bits des

schlagt wird. Registers dekodiert und die binären Muster 0000001

Die Taktimpulse und die Daten werden extrahiert, und 0000011 untersucht. Die Betrachtung dieser

wie dies in einem Aufsatz von James C. Springen, io Muster erfolgt, während der Inhalt des Verschiebe-

»Pseudo-Random Coding for Bit and Word Syn- registers 600 und des Puffers 612 verschoben wird,

chronization of PSK Data Transmission Systems«; und zeigt an, ob eine Korrektur erforderlich ist oder

veröffentlicht in International Telemetry Conference nicht. Der Ausgang der Fehlerkorrekturstufe 616,

London 1963, Bd. 1, Conference Proceedings, 23. bis die dem Dekodierer 613 nachgeschaltet ist, wird

27. September 1963, auf S. 410 bis 422 beschrieben 15 »halb addiert« (Modulo 2) in dem Addierer 630, zu

ist. den verschobenen Informationsbits, um nur die

Das von Springett angegebene System ist durch fehlerhaften Bits zu komplettieren,
die Filterbank 966 mit je einem Kanal für jede Bit- Der Ausgang des Addierers 360 sendet einen Bitfrequenz modifiziert. Wenn T die Dauer eines Bits ist, strom an einen digitalen Demultiplexer 624, und zwar dann ist die zugehörige Filterbandbreite B_w=2/T. so unter Zwischenschaltung eines Puffers 622. Wenn der Wenn die Folgefrequenz in Potenzen von 2 ange- Inhalt des Verschieberegisters nach der 56. Vergeben wird, dann kann die Filterbreite durch den Schiebung immer noch nicht 0 ist, dann wird ein Ausdruck 2²ⁿ/T angegeben werden, wobei T die Fehler in dem Dekodiermonitor 30 aufgezeichnet, in maximale Bitdauer ist. Die Ausgänge dieser Filter welchem diese Fehleranzeigen gesammelt werden. sind Doppelt-Seidenband-unterdrückte-Träger mit 35 Wenn die so gesammelten Fehler innerhalb einer vorder Zentralfrequenz f_s und 2/_s. Das Produkt dieser bestimmten Zeit eine bestimmte Zahl überschreiten, beiden Ausgänge verschiebt die Modulation und er- dann gelangt ein Steuersignal an die Anpassungsentgibt eine Taktfrequenz /_s. Diese Taktimpulse gelan- Scheidungssteuerung 32. Diese Schaltung 32 inforgen dann in einen Begrenzer und in den Phasen- miert die Sendeseite darüber, daß nun eine Anpasfilter 975. Daraus können dann alle Taktimpulse ab- 30 sung erforderlich ist. Wie dies im einzelnen erfolgt, geleitet werden. wird weiter unten erläutert.

Der Demodulator ist dahingehend modifiziert, daß Wenn die Zahl der in dem Dekodierer-Monitor 30 drei Bänke von Bandpaßfiltern für jedes einzelne gesammelten Fehler eine bestimmte Größe innerhalb Bandpaßfilter nach Springett vorgesehen ist. Aus einer vorgegebenen Zeit nicht überschreitet, dann Fig. 17 ist ersichtlich, daß jedes Bandpaßfilter 35 werden diese Fehler ignoriert und die betreffenden der Filterbank 966 über eine Steuerleitung Cl bis C η Speicherungen gelöscht. Anschließend wird über getastet werden kann. Der zugehörige Kanal wird nur einen neuen Zeitabschnitt wieder die Fehleranzeige geöffnet, wenn ein entsprechender Steuerimpuls vor- in dem Dekodierermonitor 30 gesammelt, und nach liegt. Diese Steuerleitungen Cl bis Cn werden von Ablauf einer vorbestimmten Zeitspanne wird entder Empfangssteuerung 59 bzw. 57 gemäß F i g. 1 ge- 40 weder bei Überschreiten eines bestimmten Fehlertastet, und zwar immer nach Maßgabe der jeweils signals, der Additionsvorgang ausgelöst oder, wenn laufenden Bitfrequenz. Die anderen zwei Filterbänke diese Fehlerzahl nicht erreicht wurde, wird die Speiwerden durch die Empfangssteuerung in gleicher cherung gelöscht.
Weise gesteuert. . .'» Der Demultiplexer vollführt eine Operation aus,

Außerdem.muß bei der Demodulation noch eine 45 die zu der des Multiplexers, die oben beschrieben

Zeitsteuerung nach Mäßgabe der jeweils laufenden wurde, invers ist. Es besteht daher große Ähnlichkeit

Bitfolgefrequenz vorgenommen werden. zwischen dem Demultiplexer und dem oben be-

Fig. 13 zeigt einen Fehlerentschlüßler gemäß schriebenen' Multiplexer. Im folgenden wird daher

F i g. 1 im Detail, der im wesentlichen nach' den glei- in erster Linie nur der wesentliche Unterschied

chen Grundprinzipien aufgebaut ist wie der bereits 50 zwischen dem Multiplexer und dem Demultiplexer

beschriebene ' Fehlerverschlüßler. Mit 601 ist ein beschrieben.

Taktgenerator bezeichnet, der von der Empfangs- Die wesentlichen Bauelemente eines anpassungssteüerung57 gesteuert wird, und zwar in der gleichen fähigen Demultiplexers sind aus Fig. 14 ersichtlich. Weise wie der entsprechende Taktgenerator des Feh- Nach Fig. 14 ist ein Bitstromzerleger 152, eine lerverschlüßlers durch . die zugehörige ■" Sende- 55 Äusgangszwischeneinheit 150 und ein Formatsteurer steuerung gesteuert wurde. Ein 6-Bitzähler 602, ein 154 vorgesehen. Die Ausgangszwischeneinheit dient Bitdekoder 604, ein Zähler 606 und eine Zeit- dazu, den einzelnen Benutzern die Daten niveausteuerung 610 sind genauso ausgebildet wie die ent- gerecht und zeitgerecht zuzuteilen. Die Zeitsprechenden Teile des Fehlerverschlüßlers. ^: . . steuerung ist nicht so wesentlich wie bei dem Multi-Die empfangenen Informationen gelangen von dein 60 plexer, weil die meisten Empfangsstationen Signale Demodulator 22 in den Puffer 608. Die ersten 56 In- der in Frage stehenden Zeitfolgen aufnehmen könformationsbits gelangen über einen UND-Kreis 626 nen oder sie in entsprechenden Umwandlungskreisen in einen Puffer 612. Der Steuerbit gelangt über den in passende Zeitfolgen umwandeln können. Wenn die UND-Kreis 628 in einen Puffer 614. empfangenden Stationen dagegen eine bestimmte

Die logische Schaltung des Verschieberegisters 600 65 Zeitfolge vorschreiben, dann ergeben sich wieder

ist die gleiche wie die des entsprechenden Verschiebe- Speicherprobleme, die entsprechend, wie bei dem

registers aus dem Fehlerverschlüßler. Der Inhalt des Multiplexer, benutzt werden können.

Verschieberegisters 600 wird erst nach dem 63ten Bit Die Ausgangszwischeneinheiten müssen aber die

25 26

Daten auf die einzelnen Ausgangsleitungen bzw. an L 5 = S₀ + S₀₅ + S₄₁ + S₅₇,

die einzelnen Benutzer verteilen. Diese Verteilung L4 = S ,

wird über die Formatsteuerung geschaltet, die von L3 = S^'

einem Formatrechner über die Eingangsleitung U₁ ge- _ ³³'

steuert wird. Die Formatsteuerung 154 ist nach den .5 ~ 17»

gleichen Grundzügen aufgebaut wie der Format- ^ 1 — ^₁ ■

rechner 106 aus F i g. 5 und wird auch nach Maßgabe ;

des jeweiligen Status der Informationen gesteuert wie Nach dieser Zuordnung ist die Tastatur 456 ge-

dieser. Die dazu erforderlichen Informationen wer- schaltet, und zwar invers zu der bitstrombildner-

den von dem Formatrechner aufgenommen, immer 19 seitigen.

dann, wenn eine Anpassung erfolgt oder wenn sich Die anpassungsfähige Übertragungssteuerung nach

die Verkehrssituation ändert. Ein weiterer Steuerein- der Erfindung wird angepaßt, ohne daß die Übertra-

gang ist mit U₈ bezeichnet und stammt aus der Emp- gung unterbrochen werden muß. Wenn bei dem er-

fangssteuerung 57. . ι-, finderischen System einmal eine Anpassung auf eine

Die Formatsteuerung 154 besteht im wesentlichen 15 niedrigere Bitfrequenz vorgenommen wurde, dann

aus einem Gedächtnis mit einigen logischen Schal- kann natürlich, wenn die Ursache dazu weggefallen

tungen zur Ableitung der Steuerinformationen für den ist, wieder auf die hohe Bitfrequenz zurückgegangen

Bitstromzerleger und der Verteilerinformationen für werden.

die Ausgangszwischeneinheit 150. Insoweit kann der Gemäß Fig. 1 besteht die anpassungsfähige

Formatsteurer Teil eines Rechners sein. Es sollte 20 Steuerung aus den Monitoren 28 bzw. 52 sowie 30

zwischen dem Formatsteurer 154 und den Benutzern bzw. 54, dem Steuergerät 32 bzw. 56, der Sende-

eine Koordination bestehen, damit die Benutzer wis- steuerung 50 bzw. 58 sowie der Empfangssteuerung

sen, welche Leitungen gerade abgeschaltet sind. .·. 57 bzw. 59.

Die Anpassung bei der Zerlegung erfolgt genau in Wenn angepaßt werden muß, wird. eine, entumgekehrter Weise als bei der Bildung eines Bit- 25 sprechende Information über die Steuereingangsleistromes auf der Senderseite. Diese Systematik ist in ümgP.bzw.Q an die andere Station übertragen, der Schaltung auch schon deshalb vorgesehen, um Diese Information gelangt auch in den Formatted^ den zerlegungsseitigen Aufwand möglichst klein zu _ner, in welchem die entsprechenden Steuerbefehle halten. Die wesentliche Aufgabe des Bitstromzer- für die Anpassung erzeugt werden. Ist dies geschehen; legers besteht darin, den Bitstrom aus dem Fehler- 30 dann k_ann der Anpassungsvorgang durchgeführt entschlüßler in mehrere Bitströme zu zerlegen und werden.

diese den einzelnen Leitungen zuzuordnen. Der Bit- Wenn bei der Anpassung keine neuen Modul und stromzerleger 152 ist aus diesem Grunde ähnlich keine neuen Zeiteinheiten erforderlich sind, dann eraufgebaut wie der Bitstrombildner 104. Fig. 15 folgt die Koordination, ohne daß die Übertragung zeigt im Blockdiagramm die Grundzüge des Bitstrom- 35 unterbrochen wird. In dem für die Anpassungszerlegers. Wie bei dem Bitstrombildner ist hier ein steuerung zuständigen Kanal, also dem der Steuer-Zeitabschnittsgenerator 450 vorgesehen, der mit der eingangsleitung P oder Q, wird von der anderen Star gleichen Folgefrequenz läuft wie der des Bitstrom- tion im Falle einer Anpassung ein entsprechendes bildners. Außerdem ist hier ein Zeitabschnittsdeko- Signal aufgenommen, das anzeigt, daß eine Anpasr dierer452 vorgesehen, der diese Zeitabschnitte de- 40 _sung vorgenommen werden soll. Nun ist in der kodiert. Diesen Zeitabschnitten entsprechen Daten, anderen Station bekannt, daß eine Anpassung vordie von dem Fehlerentschlüßler 24 eingespeist wer- genommen wurde, und die andere Station hat sich den. Dabei ist wichtig, daß die Daten, die von dem _auch der neuen Folgefrequenz angepaßt.
Fehlerentschlüßler eingespeist werden, mit der In Fig. 16 sind die Steuerungen für eine einseitige gleichen Folgefrequenz den Fehlerentschlüßler ver- 45 Anpassung blockschaltbildmäßig dargestellt: In lassen, mit der sie auch den Bitstrombildner 104 ver- ρ ig. 16 bedeuten doppelzeitig gezeichnete Pfeile die lassen. Übertragung von Informationen und Taktimpulsen,

Entsprechend der Kombinationsmatrix aus dem während einzeilig gezeichnete Pfeile Steuerleitüngen * Bitstrombildner ist hier eine Zerlegungsmatrix 454 darstellen. Um die Bitdauer zu ändern, sind zwei vorgesehen, in der die Bits auf die zugehörigen Lei- 50 Maßnahmen vorzunehmen. Einmal muß die Anzahl tungen verteilt werden. Außerdem ist ein Muster- der Zeitabschnitte innerhalb einer Zeiteinheit geüberwacher vorgesehen, der aber nicht dargestellt ist ändert werden, und außerdem muß der Takt ge- und der die Bitmuster, die sich dabei ergeben, über-- ändert werden. Senderseitig werden die Zeitabschnitte wacht. Diese Überwachung wird von der zugehörigen _m dem Generator 813 erzeugt, der zu dem bereits Empfangssteuerung 57 bzw. 59 durchgeführt. Mit 55 beschriebenen Bitstrombildner gehört. Einer der 456 ist wieder eine Tastatur bezeichnet, mittels derer Eingänge dieses Generators kommt aus der bereits die Zeitabschnitte den einzelnen Leitungen zugeord- erwähnten logischen Schaltung 809, die die Anzahl net werden. Die entsprechende Zuordnung auf der der zu erzeugenden Zeitabschnitte bestimmt. Diese Bitstrombildnerseite muß bei einer Übertragung bit- logische Schaltung besteht aus einer Vielzahl von stromzerlegerseitig bekannt sein, so daß die richtige ßo Toren, die den einzelnen Übertragungsgeschwindig-

Zerlegung vorgenommen werden kann . leiten zugeordnet sind, nach dem Ausdruck:

, Bei dem dargestellten Ausführungsbeispiel erfolgt , 11 Ttnj-iA

die Zuordnung der Zeitabschnitte zu den acht vor- . Z - /5(1 + K).

gesehenen Leitungen nach folgender Tabelle: Jedes dieser Tore hat zwei Eingänge, von denen r ο _ ο . ι ο _i . ς 65 einer die Zahl der zu erzeugenden Zeitabschnitte be-

— z+ _l + ...+ 54, . . ·. stimmt, während der andere ein anpassungsfähiges

L7 = S₃ + S₇ + ... + S₆₃, Steuersignal in das Tor gelangen läßt. Dieses anpas-

. ■ L6 = S₅ + S₁₃ + ... + S₆₁, sungsfähige Steuersignal kommt von der Sende-

steuerung 50 oder 58 und entscheidet, welches der Tore nach Maßgabe der gewünschten Anzahl der Zeitabschnitte geöffnet wird.

Der andere Eingang des Generators wird von der anderen Schaltung 807 für die Zeitabschnittgeschwindigkeit beaufschlagt, die ebenfalls von den Steuersignalen und den Taktsignalen der verschiedenen Frequenzen beaufschlagt wird. Hier ist wiederum eine Vielzahl von Toren vorgesehen, die den einzelnen Übertragungsgeschwindigkeiten zugeordnet sind und den Generator treiben. Ein einzelnes Tor wird für eine bestimmte Übertragung geöffnet, so daß die Frequenz der Verschiebeimpulse, die daraufhin erzeugt werden, mit der Übertragungsfrequenz übereinstimmt. Wenn also eine Anpassung stattfindet, dann kontioniert das dafür maßgebende Steuersignal zwei Tore am Eingang des Generators, eines, das die Zahl der Zeitabschnitte bestimmt und eines, das die Frequenz der Verschiebeimpulse bestimmt. Gleichzeitig sperrt dieses Signal die beiden Tore, die vorher kontitioniert waren.

Außerdem werden senderseitig der Puffer 512 und der Fehlerverschlüßler 14 umgeschaltet. Diese beiden Schaltungen werden bei unterschiedlichen Übertragungsgeschwindigkeiten mit unterschiedlichen Taktfolgen betrieben. Aus diesem Grunde schaltet das Signal zur Auslösung der Anpassung auch die entsprechenden Taktgeber.

Wenn ein Eingangssignal des Empfängeranschlusses in der Zerlegungsmatrix 801 zerlegt worden ist und in dem Musterüberprüfer überprüft wurde, wird die Sendesteuerung 50 beaufschlagt. Dadurch werden wiederum die Schaltungen 807 und 809 und 811 beaufschlagt. Die letztgenannte Schaltung steuert den Bitzähler des Fehlerverschlüßlers. Die Schaltungen 807 und 809 steuern den Generator 813. Die beiden Schaltungen 809 und 811 steuern den Puffer.

Außerdem steuert das Signal für die Anpassung das entsprechende Tor am Ausgang des Bitstrombildners, so daß sich der Bitstrom in der richtigen Weise aufbaut.

Die Fig. 16 entsprechende empfängerseitige Anpassungsschaltung ist in F i g. 2 dargestellt, wobei die eingezeichneten Pfeile die gleiche Bedeutung haben wie in Fig. 16.

Empfängerseitig sind von der Anpassung betroffen der Generator 901 des Bitstromzerlegers, der Fehlerentschlüßler 903 und der Demodulator 905.

Auf der Eingangsseite des Generators sind jeweils nur zwei Tore während einer bestimmten Übertragung gleichzeitig geöffnet. Die Entscheidungsschaltung 907 steuert die Erzeugung der Zeitabschnitte und die Entscheidungsschaltung 909 die Frequenz der Verschiebeimpulse. Die dazu erforderlichen Steuersignale stammen aus der Empfangssteuerung 911. Wenn eine Anpassung stattfindet, sperrt das entsprechende Steuersignal die gerade geöffneten Tore mit der neuen Übertragungsfrequenz entsprechend.

ίο Das Steuersignal für die Anpassung steuert die Tore, die den Taktfrequenzen der einzelnen Übertragungsfrequenzen in den verschiedenen Kanälen zugeordnet sind. Wenn also eine Anpassung stattfindet, dann wird nur dasjenige Tor beaufschlagt, das der-

t5 jenigen Frequenz zugeordnet ist, die der neuen Anpassung entspricht.

In dem Demodulator 905 wird die Bandbreite auf die neue Bitdauer bei einer Anpassung verstellt, wie dies bereits oben beschrieben ist.

ao Die Feststellung des Signal-Geräusch-Verhältnisses in dem empfangenen Signal und die Summierung der Fehler in dem empfangenen Signal ist die Grundlage für eine neue Anpassung bei der Übertragung. Für diese Entscheidung nach Maßgabe des Signal-Ge-

s5 räusch-Verhältnisses kann in einem Kanal mit festem Geräuschpegel die Amplitude des empfangenen Signals und die Wellenform des Geräusches maßgebend sein.

Aus der Fehlerfolge, die in dem Fehlerentschlüßler aufgedeckt wird, wird außerdem ein Signal für die Steuergeräte 32 oder 56 abgeleitet.

Durch die Anpassung wird die Fehlerrate unterhalb eines erlaubten Niveaus gehalten.

In einem bestimmten Kanal mit unabhängigen Fehlern können zyklische Koden verwendet werden, um dem zu begegnen. Die Anpassung erfolgt, wie oben beschrieben, durch Veränderung der Bitfolgefrequenz, wobei immer der gleiche zyklische Kode für die Redundanz-Bits verwendet wird. Bei der An-

4» passung kann man natürlich auch die Zahl der Redundanz-Bits verändern, in der Weise, daß bei einer Anpassung wegen zu großer Fehlerhäufung zusätzliche Redundanz-Bits eingefügt werden.

Bei dem beschriebenen Ausführungsbeispiel wurde davon ausgegangen, daß während der Anpassung der Sendebetrieb weiterläuft. In Abänderung des dargestellten Ausführungsbeispiels kann man natürlich auch während der Anpassung die Übertragung von Daten unterbrechen.

Hierzu 4 Blatt Zeichnungen

Claims

Patentansprüche:

1. Verfahren zur Übertragung von Telegrafiesignalen unter laufender Verringerung der Informationsdichte bei fehlerhaftem Empfang, und umgekehrt, dadurch gekennzeichnet, daß bei der multiplexen Übertragung mehrkanaliger Bitfolgen unterschiedlicher Priorität die Informationsdichte durch Ausschließen der Bitfolge jeweils niedrigster Priorität verringert und durch Hinzufügen der Bitfolge jeweils höchster Priorität vergrößert wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur multiplexen Übertragung mehrkanaliger Bitfolgen deren Bits in der gemeinsamen Bitfolge nach der ihnen zukommenden Ubertragungspriorität eingeordnet werden.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß zur Herabsetzung der Informationsdichte die den Bits höherer Ordnung zugeordneten Zeitabschnitte der - gemeinsamen Bitfolge gedehnt werden auf Kosten der den Bits niedrigerer zugeordneten Zeitabschnitte, die in Wegfall geraten, so daß eine Zeiteinheit nach der Anpassung auf eine neue Informationsdichte die gleiche Bitzahl höherer Ordnung enthält wie vor der Anpassung.

4. Verfahren nach Anspruch 2 und/oder 3, dadurch gekennzeichnet, daß die Bits der einzelnen Kanäle nach Maßgabe der den Kanälen zukommenden Prioritäten und innerhalb gleicher Prioritäten nach ^Maßgabe der Folgefrequenzen in eine eindeutige hierarchische Ordnung gebracht werden, wobei den hohen Prioritäten und den niedrigen Folgefrequenzen die höhere hierarchische Ordnung zukommt, und daß zur Herabsetzung der Informationsdichte die Bits niedriger hierarchischer Ordnung zunächst zugunsten derer höherer hierarchischer Ordnung von der Übertragung ausgeschlossen werden.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Bits gleicher hierarchischer Ordnung gleichmäßig über die gemeinsame Bitfolge verteilt werden.

6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Bits in der Reihenfolge ihrer hierarchischen Ordnung auf Zeiteinheiten der gemeinsamen Bitfolge verteilt werden.

7. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei. Umstellung des Sendebetriebes auf eine andere Informationsdichte die Bitfrequenz und die Bitdauer reziprokverhältnisgleich geändert werden.

8. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Umstellung auf neue Informationsdichte stufenweise mit je einer Halbierung der Bitfrequenz und einer Verdopplung der Bitdauer erfolgt.

9. Verfahren nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Gegenübertragungsbetrieb die dem Rückmeldesignal entsprechenden Bits mit höchster Priorität gesendet werden.

Die Erfindung betrifft ein Verfahren zur Übertragung von Telegrafiesignalen unter laufender Verringerung der Informationsdichte bei fehlerhaftem Empfang, und umgekehrt.

Bei einem aus der deutschen Patentschrift 1 191411 bekannten Verfahren dieser Art erfolgt die Veränderung der Informationsdichte zu Lasten oder zugunsten ausnahmslos aller Informationselemente, und es ist Aufgabe der Erfindung, durch eine differenziertere Behandlung der Informationselemente die Übertragung zu verbessern.

Die Erfindung ist dadurch gekennzeichnet, daß bei der multiplexen Übertragung mehrkanaliger Bitfolgen unterschiedlicher Priorität die Informationsdichte durch Ausschließen der Bitfolge jeweils niedrigster Priorität verringert und durch Hinzufügen der Bitfolge jeweils höchster Priorität vergrößert wird.

Nach der Erfindung ist sicherzustellen, daß auch im ungünstigen Fall, also bei hoher Fehlerhaftigkeit, Informationselemente mit hoher Priorität übertragen werden können. Die Übertragung der Informationselemente höherer Priorität wird also nur in besonders extremen Situationen unterbrochen.

Bei der Übertragung von Telegrafiesignalen in modernen Sendern und Empfängern ist es möglich, zur Übertragung Informationen aus mehreren Kanälen in einem gemeinsamen Übertragungskanal zusammenzufassen. Auch in einem solchen Fall läßt sich die Erfindung vorteilhaft anwenden, indem zur multiplexen Übertragung mehrkanaliger Bitfolgen deren Bits in der gemeinsamen Bitfolge nach der ihnen zukommenden Ubertragungspriorität eingeordnet werden.

Man könnte die Informationen zur Herabsetzung der Informationsdichte langsamer übertragen, das würde aber dazu führen, daß auch die Informationen höchster Priorität verlangsamt werden. Eine Ausgestaltung der Erfindung führt die Übertragung der Signale höchster Priorität auch bei herabgesetzter Informationsdichte in genau der gleichen Weise durch wie bei Normaldichte. Bei der Übertragung von Telegrafiesignalen kommt bei einer bestimmten Impulsfolgefrequenz jedem Bit ein bestimmter Zeitabschnitt zu. Erhöht man diesen Zeitabschnitt, dann wird die Informationsdichte und die Fehlermöglichkeit herabgesetzt. Eine schaltungstechnisch besonders einfache Handhabung der Ausgestaltung nach der Erfindung ist dadurch gekennzeichnet, daß zur Herabsetzung der Informationsdichte die den Bits höherer Ordnung zugeordneten Zeitabschnitte der gemeinsamen Bitfolge gedehnt werden auf Kosten der den Bits niedrigerer zugeordneten Zeitabschnitte, die in Wegfall geraten, so daß eine Zeiteinheit nach der Anpassung auf eine neue Informationsdichte die gleiche Bitzahl höherer Ordnung enthält wie vor der Anpassung. ,·..■■·

Wenn man nach der eben erwähnten Ausgestaltung des erfinderischen Verfahrens die Informationsdichte stufenweise herabsetzt, indem man einzelne Bits niedriger Ordnung von der Übertragung ausschließt, so daß für die anderen größere Zeitabschnitte zur Verfügung stehen, dann muß man zur schaltungstechnischen Durchführung des erfinderischen Verfahrens eine eindeutige Vorbestimmung treffen, nach welcher Maßgabe die einzelnen Bits von der Übertragung ausgesondert werden. Kommen den Bits der verschiedenen Kanäle verschiedene Prioritäten zu, ergibt sich diese Ordnung durch die Prioriäten. Wenn