DE1221363B - Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen - Google Patents
Verfahren zum Verringern des Bahnwiderstands von HalbleiterbauelementenInfo
- Publication number
- DE1221363B DE1221363B DET26075A DET0026075A DE1221363B DE 1221363 B DE1221363 B DE 1221363B DE T26075 A DET26075 A DE T26075A DE T0026075 A DET0026075 A DE T0026075A DE 1221363 B DE1221363 B DE 1221363B
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor body
- components
- semiconductor
- recess
- junctions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/028—Dicing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/051—Etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/135—Removal of substrate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
Aktenzeichen:
Anmeldetag:
Auslegetag:
HOIl
Deutsche Kl.: 21g-11/02
T 26075 VIII c/21g
25. April 1964
21. Mi 1966
25. April 1964
21. Mi 1966
Die Erfindung betrifft ein Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen,
insbesondere von Transistoren oder Dioden. Für Schalttransistoren und -dioden sowie Halbleiterbauelemente
höherer Leistung ist ein niedriger Bahnwiderstand wünschenswert; denn bei ungenügender
Leitfähigkeit tritt am Bannwiderstand ein Spannungsabfall auf, wodurch die Sättigungsspannung steigt
und die Verlustleistung verringert wird. Bekannterweise läßt sich der Bahnwiderstand in einem Halbleiterkörper
dadurch herabsetzen, daß in den Halbleiterkristall eine niederohmige Schicht eindiffundiert
oder einlegiert wird. Es ist weiter bekannt, für den Aufbau derartiger Halbleiterbauelemente mit geringem
Bahnwiderstand epitaktisch gewachsenes Material zu verwenden, das aus einer niederohmigen und
einer hochohmigen Schicht besteht.
Sehr niederohmige Schichten sind schwierig herzustellen, da sich die Dotierungsstoffe bei der Diffusion
und beim Legieren nur begrenzt lösen. Zudem nimmt bei der Diffusion die Leitfähigkeit zum HaIbleiterinnern
hin ab und beim Legieren noch der Einbau von Kristallbaufehlern durch den Schmelzvorgang
erheblich zu. Die Verwendung sehr niederohmiger Kristalle von z. B. unter 10~3 Ω · cm als Keimmaterial
für das Aufwachsen aus der Dampfphase gewährleistet keine epitaktischen Schichten hoher
Kristallqualität, wie sie für das Herstellen von Bauelementen gefordert wird. Das Kristallgitter des
Keims ist durch die hohe Dotierung recht stark mit Gitterbaufehlern angereichert, die zum Teil die
Dichte der Kristallbaufehler in der aufgewachsenen Schicht bestimmen.
Es sind Verfahren zum Erzeugen einer Transistorstruktur bekannt, bei denen eine Elektrode, welche
eine pn-Grenzschicht im Halbleiterkörper bildet, zusammen mit einer Vertiefung im Halbleiterkörper
erzeugt wird (deutsche Auslegeschrift 1051 985 und USA.-Patentschrift 3 029 366). Bei diesen Verfahren
werden also die Vertiefung und die Grenzschicht gleichzeitig im Halbleiterkörper hergestellt. Das Verfahren
besitzt jedoch den wesentlichen Nachteil, daß man bei seiner Anwendung auf einer Oberflächenseite
eines Halbleiterkörpers nicht mehrere hintereinanderliegende pn-Übergänge erzeugen kann. Mit
dem gleichen Nachteil ist ein Verfahren zum selbstbegrenzenden elektrolytischen Ätzen von Löchern in
einen Halbleiterkörper, in dem sich noch keine pn-Übergänge befinden, behaftet (deutsche Auslegeschrift
1044 289). Weiterhin ist ein Verfahren bekannt, bei dem durch Anbringen von Vertiefungen
bzw. Gräben im Halbleiterkörper ein oder mehrere Verfahren zum Verringern des
Bahnwiderstands von Halbleiterbauelementen
Bahnwiderstands von Halbleiterbauelementen
Anmelder:
Telefunken
Telefunken
Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3
Ulm/Donau, Elisabethenstr. 3
Als Erfinder benannt:
Dr. rer. nat. Hans-Jürgen Schütze,
Dr.-Ing. Klaus Hennings, Ulm/Donau
pn-Übergänge zwecks Separation der Bauelemente freigelegt werden (französische Patentschrift 1313 346).
Diese Verfahren ist jedoch zur Verringerung des Bahnwiderstands von Halbleiterbauelementen ungeeignet,
da ja in diesem Fall die Vertiefungen im Halbleiterkörper einen in ihm enthaltenen pn-übergang
nicht berühren bzw. zerstören dürfen.
Die Aufgabe der Erfindung ist es, die aufgezeigten Schwierigkeiten zum Herstellen eines niederohmigen
Bahnwiderstands in einem Halbleiterkörper zu umgehen.
Die Erfindung bezieht sich somit auf ein Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen,
insbesondere von Transistoren oder Dioden. Dieses Verfahren wird erfindungsgemäß
derart durchgeführt, daß auf der einen Oberflächenseite des Halbleiterkörpers in den Halbleiterkörper
mehrere hintereinanderliegende pn-Übergänge eingebracht werden, daß auf der gegenüberliegenden
Oberflächenseite den pn-Übergängen gegenüber eine einen pn-übergang nicht berührende
Vertiefung eingeätzt wird, und daß in der Vertiefung eine ohmsche Kontaktelektrode angebracht wird.
Die Einbringung der pn-Übergänge in den Halbleiterkörper geschieht z. B. durch Eindiffusion von
Fremdatomen. Mit Hilfe des erfindungsgemäßen Verfahrens ist es möglich, den Bahnwiderstand von
Halbleiterbauelementen, insbesondere von Transistoren und Dioden, wesentlich herabzusetzen. Die
Form und die Anzahl der Aussparungen wird von
609 590/299
der weiteren Verwendung der Bauelemente bestimmt. Sind mehrere Bauelemente auf einem Halbleiterkörper
aufgebracht, so ist oft das Herausätzen je einer eigenen Aussparung zu jedem einzelnen Bauelement
vorteilhaft. Die Aussparung wird möglichst nahe an die Struktur herangebracht. So wird beispielsweise
von einem in epitaktischem Material hergestellten Transistor durch kollektorseitige Ätzung
der größte Teil des Kollektormaterials entfernt. Es entsteht dabei auf der Kollektorseite des Bauelementes
ein Loch, in dem der Transistor kontaktiert wird. Durch dieses Verfahren wird eine beträchtliche Verminderung
des Bahnwiderstands in dem Halbleiterkörper erreicht.
Um einen niederohmigen Bahnwiderstand zu erhalten, wird in einer Weiterbildung vorgeschlagen,
die herausgeätzten Aussparungen anschließend ganz oder teilweise mit Kontaktlot auszufüllen. Dieses Lot
ist erheblich niederohniiger — etwa in der Größenordnung von 10~5 Ω · cm und darunter — als das
niederohmigste Halbleitermaterial, das noch zum · Herstellen von Bauelementen verwendet werden
kann.
Das vorgeschlagene Verfahren ist besonders vorteilhaft anwendbar bei der Herstellung von einer
Mehrzahl von Bauelementen auf einer einzigen t ·
Kristallscheibe, die anschließend in die einzelnen Bauelemente zerlegt wird. Zunächst wird die Struktur
der Bauelemente auf einer Seite der Kristallscheibe angebracht. Alsdann werden auf der dieser
Struktur gegenüberliegenden Seite Vertiefungen durch Ätzen ausgespart, wodurch hier rippenförmige oder
rasterförmige Erhebungen stehenbleiben. Die Aussparung wird in diesem Falle mindestens so groß wie
die Transistorstruktur selbst gewählt. Die Scheibe wird anschließend in Elemente derart zerlegt, daß
die beim Ätzen entstandenen Rippen abfallen. Dieses Verfahren bringt den Vorteil, daß die Seheibe solange
sie bearbeitet wird, durch die Rippen verstärkt ist. Nach dem Zerlegen skid die Elemente zwar recht
dünn, aber flächenmäßig ziemlich klein. Die Bruchgefahr ist deshalb vor und nach dem Zerlegen sehr
gemindert, weil die Flächen zur Dicke in jedem Falle in einem gemäßen Verhältnis gehalten werden kann,
Die Bauelemente lassen sich dann anschließend in bekannter Weise kristallseitig auflöten.
Das Zerlegen der Scheibe in einzelne Elemente kann sowohl in der üblichen Weise durch Ritzen und
Brechen erfolgen als auch durch Ätzen von Gräben nach entsprechender Markierung, da jetzt nur noch
etwa 10 bis 20 μ durchgeätzt werden müssen. Dadurch
läßt sich aber das bisher umständliche und daher teure Ritzen einsparen.
Die Erfindung soll nun an Hand von Ausführungsbeispielen
näher erläutert werden.
In der Fig. 1 ist auf einem niederohmigen n+-
leitenden Substrat 1 eine höherohmige n-leitende Schicht 2, z. B. durch Wachstum aus der Dampfphase
erzeugt. In diese Schicht ist eine Transistorstruktur-—im
gezeichneten Beispiel für einen Planartransistor ~- in bekannter Weise eingebracht. Auf
der Kollektorseite wurde erfindungsgemäß die Aussparung 4 herausgeätzt. In der so erzeugten Vertiefung
wird der Halbleiterkörper kontaktiert, z. B, indem diese mit Kontaktierungsmaterial metallischer
Leitfähigkeit ausgefüllt wird, Dieses Löchereinätzen kann z. B. nach der Transistorherstellung mittels der
bekannten Photo-Resist-Technik und Oxydmasken mit entsprechenden Ätzmitteln, z. B. durch Ätzen in
Chlorgas, vorgenommen werden. Es ist vorteilhaft, wenn dieser Ätzprozeß gleich an einer Mehrzahl von
Bauelementen vorgenommen wird, also an solchen, die zu einer Vielzahl auf einer Kristalischejbe angeordnet
sind,
Die F i g. 2 zeigt eine weitergehende Anwendung des vorgeschlagenen Verfahrens bei der Herstellung
von einer Mehrzahl von Bauelementen auf einer Kristallscheibe. Auf dem aus einer niederohmigen
Schicht 1 und einer höherohmigen Schicht 2 bestehenden Halbleiterkörper liegt eine Oxydschicht 3,
aus der, wie von der Planartechnik her bekannt, Fenster 8 herausgeätzt werden für die Einbettung
der Strukturschichten, z, B. durch Oxydmaskendiffusion. Auf der gegenüberliegenden Seite des
Halbleiterkörper? entstehen durch Ätzen Vertiefungen
4, deren Breite größer als die Abmessung des Bauelementes ist. Der Halbleiterkörper wird anschließend längs der Schnittlinien 6 in Bauelemente
zerlegt, wobei die Rippen 7 abfallen.
Die Fig, 3 zeigt zu der Verfahrensanwendung nach der F i g, % als Ausschnitt ein Bauelement. Die
aus der Schicht X herausgeätzte Aussparung 4 ist mindestens so groß wie die in diesem Fall gezeichnete Planartransistorstruktur 5 gewählt. So können
zum Zerlegen des Halbleiterkörpers die Brechkanten 6 so gelegt werden, daß die Rippen 7 abfallen.
Anschließend wird das Bauelement kollektorseitig durch die Lötschicht 9 kontaktiert, z, B. durch
Auflöten der Elemente auf einen vergoldeten Fuß mittels phosphordotierter Goldfolie bei etwa 400° C
im Schutzgas.
Claims (5)
- Patentansprüche:J. Verfahren zum Verringern des Babnwider·* Stands von Halbleiterbauelementen, insbesondere von Transistoren oder Dioden, dadurch gekennzeichnet, daß auf der einen Oberflächenseite des Halbleiterkörpers in den Halbleiterkörper mehrere hintereinanderliegende pn-Übergänge eingebracht werden, daß auf der gegenüberliegenden Oberflächenseite den pn-Ubergängen gegenüber eine einen pn-übergang nicht berührende Vertiefung eingeätzt wird und daß in der Vertiefung eine ohmsche Kontaktelektrode angebracht wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in dem Halbleiterkörper mehrere solche Vertiefungen für mehrere Halbleiterbauelemente eingeätzt werden.
- 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die ohmsche Kontaktelektrode in jeder Vertiefung durch ganz oder teilweises Ausfüllen der Vertiefung mit Lot angebracht wird,
- 4. Verfahren nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß mehrere Vertiefungen so in den Halbleiterkörper eingeätzt werden, daß die Fläche einer jeden Vertiefung mindestens die Fläche der pn-übergänge an der gegenüberliegenden Oberflächenseite des HaIbleiterkörpers überdeckt, daß der Halbleiterkörper längs Schnittlinien, welche um die Vertiefungen und um die Flächen der pn-Ubergänge verlaufen, in einzelne Halbleiterbauelemente zerlegt wird, und daß diese Bauelemente schließlich auf je eine Unterlage aufgelötet werden,
- 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß der Halbleiterkörper durch Ritzen und Brechen oder nach entsprechender Maskierung durch Ätzen von Gräben längs der vorgesehenen Schnittlinien in einzelne Bauelemente zerlegt wird.In Betracht gezogene Druckschriften:Deutsche Auslegeschriften Nr. 1044 289, 1051985,1094547;
französische Patentschrift Nr. 1313 346; USA.-Patentschriften Nr. 3 029 366.Hierzu 1 Blatt Zeichnungen609 590/299 7.66 © Bundesdruckerei Berlin
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET26075A DE1221363B (de) | 1964-04-25 | 1964-04-25 | Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen |
US449707A US3427708A (en) | 1964-04-25 | 1965-04-21 | Semiconductor |
GB17207/65A GB1110224A (en) | 1964-04-25 | 1965-04-23 | Improvements in or relating to methods of producing semiconductor arrangements |
FR14616A FR1430808A (fr) | 1964-04-25 | 1965-04-26 | Procédé pour établir des contacts ohmiques avec un corps semi-conducteur |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DET26075A DE1221363B (de) | 1964-04-25 | 1964-04-25 | Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE1221363B true DE1221363B (de) | 1966-07-21 |
Family
ID=7552523
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DET26075A Pending DE1221363B (de) | 1964-04-25 | 1964-04-25 | Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen |
Country Status (3)
Country | Link |
---|---|
US (1) | US3427708A (de) |
DE (1) | DE1221363B (de) |
GB (1) | GB1110224A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT376844B (de) * | 1972-12-29 | 1985-01-10 | Sony Corp | Halbleiterbauteil |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3537028A (en) * | 1967-10-23 | 1970-10-27 | Rca Corp | Confocal semiconductor diode injection laser |
US4180422A (en) * | 1969-02-03 | 1979-12-25 | Raytheon Company | Method of making semiconductor diodes |
US3716429A (en) * | 1970-06-18 | 1973-02-13 | Rca Corp | Method of making semiconductor devices |
US3757414A (en) * | 1971-03-26 | 1973-09-11 | Honeywell Inc | Method for batch fabricating semiconductor devices |
JPS5237764B2 (de) * | 1972-09-05 | 1977-09-24 | ||
US4103273A (en) * | 1973-04-26 | 1978-07-25 | Honeywell Inc. | Method for batch fabricating semiconductor devices |
DE2323438C3 (de) * | 1973-05-09 | 1978-12-21 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zum Herstellen eines Halbleiterbauelementes |
US3941625A (en) * | 1973-10-11 | 1976-03-02 | General Electric Company | Glass passivated gold diffused SCR pellet and method for making |
DE2753207C2 (de) * | 1976-11-30 | 1989-10-12 | Mitsubishi Denki K.K., Tokio/Tokyo | Verfahren zum Herstellen von Halbleiterbauelementen |
US4224734A (en) * | 1979-01-12 | 1980-09-30 | Hewlett-Packard Company | Low electrical and thermal impedance semiconductor component and method of manufacture |
US6420757B1 (en) | 1999-09-14 | 2002-07-16 | Vram Technologies, Llc | Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability |
US6433370B1 (en) | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
US6958275B2 (en) | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
JP5054019B2 (ja) * | 2005-11-08 | 2012-10-24 | エヌエックスピー ビー ヴィ | 高周波数動作においてアプリケーションを分離するのに適したトレンチキャパシタ装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1044289B (de) * | 1956-07-16 | 1958-11-20 | Telefunken Gmbh | Verfahren zur Herstellung einer duennen Halbleiterschicht, z. B. aus Germanium, durchelektrolytische Abaetzung der Oberflaeche eines Halbleiterkoerpers, insbesondere fuer die Herstellung von Transistoren |
DE1051985B (de) * | 1955-11-04 | 1959-03-05 | Philco Corp | Verfahren zur elektrolytischen Behandlung eines Halbleiterkoerpers fuer Halbleiteranordnungen |
DE1094547B (de) * | 1956-08-20 | 1960-12-08 | Siemens Ag | Verfahren zum elektrolytischen, oertlich begrenzten Abtragen von leitendem oder halbleitendem Material |
US3029366A (en) * | 1959-04-22 | 1962-04-10 | Sprague Electric Co | Multiple semiconductor assembly |
FR1313346A (fr) * | 1960-11-29 | 1962-12-28 | Westinghouse Electric Corp | Semi-conducteur monobloc et procédé de préparation |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2748041A (en) * | 1952-08-30 | 1956-05-29 | Rca Corp | Semiconductor devices and their manufacture |
US2967344A (en) * | 1958-02-14 | 1961-01-10 | Rca Corp | Semiconductor devices |
NL122283C (de) * | 1958-07-25 | |||
US3042565A (en) * | 1959-01-02 | 1962-07-03 | Sprague Electric Co | Preparation of a moated mesa and related semiconducting devices |
US2981877A (en) * | 1959-07-30 | 1961-04-25 | Fairchild Semiconductor | Semiconductor device-and-lead structure |
US3135638A (en) * | 1960-10-27 | 1964-06-02 | Hughes Aircraft Co | Photochemical semiconductor mesa formation |
-
1964
- 1964-04-25 DE DET26075A patent/DE1221363B/de active Pending
-
1965
- 1965-04-21 US US449707A patent/US3427708A/en not_active Expired - Lifetime
- 1965-04-23 GB GB17207/65A patent/GB1110224A/en not_active Expired
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1051985B (de) * | 1955-11-04 | 1959-03-05 | Philco Corp | Verfahren zur elektrolytischen Behandlung eines Halbleiterkoerpers fuer Halbleiteranordnungen |
DE1044289B (de) * | 1956-07-16 | 1958-11-20 | Telefunken Gmbh | Verfahren zur Herstellung einer duennen Halbleiterschicht, z. B. aus Germanium, durchelektrolytische Abaetzung der Oberflaeche eines Halbleiterkoerpers, insbesondere fuer die Herstellung von Transistoren |
DE1094547B (de) * | 1956-08-20 | 1960-12-08 | Siemens Ag | Verfahren zum elektrolytischen, oertlich begrenzten Abtragen von leitendem oder halbleitendem Material |
US3029366A (en) * | 1959-04-22 | 1962-04-10 | Sprague Electric Co | Multiple semiconductor assembly |
FR1313346A (fr) * | 1960-11-29 | 1962-12-28 | Westinghouse Electric Corp | Semi-conducteur monobloc et procédé de préparation |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AT376844B (de) * | 1972-12-29 | 1985-01-10 | Sony Corp | Halbleiterbauteil |
Also Published As
Publication number | Publication date |
---|---|
GB1110224A (en) | 1968-04-18 |
US3427708A (en) | 1969-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE1221363B (de) | Verfahren zum Verringern des Bahnwiderstands von Halbleiterbauelementen | |
DE2611363C2 (de) | Diffusionsverfahren für eine Halbleiteranordnung | |
DE2523307C2 (de) | Halbleiterbauelement | |
DE1439741C3 (de) | Verfahren zur Herstellung einer Festkörperschaltung mit geringer Nebenschlußkapazität | |
DE2610828C2 (de) | Thyristor mit passivierter Oberfläche | |
DE2160450B2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
DE1564191B2 (de) | Verfahren zum herstellen einer integrierten halbleiterschaltung mit verschiedenen, gegeneinander und gegen ein gemeinsames siliziumsubstrat elektrisch isolierten schaltungselementen | |
DE2103468C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2422120B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2357376A1 (de) | Mesa-thyristor und verfahren zum herstellen von mesa-thyristoren | |
DE2162445C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1018555B (de) | Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist | |
DE1229650B (de) | Verfahren zum Herstellen eines Halbleiter-bauelementes mit pn-UEbergang nach der Planar-Diffusionstechnik | |
DE2517252A1 (de) | Halbleiterelement | |
DE2753207C2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
DE1274243C2 (de) | Verfahren zur herstellung einer tunneldiode | |
DE2718781C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
DE2209534A1 (de) | Micro-Alloy-Epitaxie-Varactor und Verfahren zu dessen Herstellung | |
DE2105164C2 (de) | Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung | |
DE1071846B (de) | ||
DE1090330B (de) | Halbleiteranordnung mit einem Halbleiterkoerper mit zwei Zonen entgegengesetzten Leitfaehigkeitstyps und je einer Elektrode an den beiden Zonen | |
DE2133977C3 (de) | Halbleiterbauelement | |
DE2709628A1 (de) | Verfahren zum herstellen von halbleitern | |
DE2324385C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung |