DE112007001814T5 - Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten - Google Patents

Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten Download PDF

Info

Publication number
DE112007001814T5
DE112007001814T5 DE112007001814T DE112007001814T DE112007001814T5 DE 112007001814 T5 DE112007001814 T5 DE 112007001814T5 DE 112007001814 T DE112007001814 T DE 112007001814T DE 112007001814 T DE112007001814 T DE 112007001814T DE 112007001814 T5 DE112007001814 T5 DE 112007001814T5
Authority
DE
Germany
Prior art keywords
carbonaceous
epitaxial layer
silicon
carbon concentration
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112007001814T
Other languages
English (en)
Inventor
Yihwan Milpitas Kim
Zhiyuan Cupertino Ye
Ali Santa Clara Zojaji
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of DE112007001814T5 publication Critical patent/DE112007001814T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type

Abstract

Verfahren zum Bilden eines Epitaxieschichtstapels auf einem Substrat, umfassend:
Auswählen einer Zielkohlenstoffkonzentration für den Epitaxieschichtstapel;
Bilden einer kohlenstoffhaltigen Siliziumschicht auf dem Substrat, wobei die kohlenstoffhaltige Siliziumschicht mindestens eines von einer anfänglichen Kohlenstoffkonzentration, einer Dicke und einer Abscheidungszeit ausgewählt basierend auf der ausgewählten Zielkohlenstoffkonzentration besitzt; und
Bilden einer nicht-kohlenstoffhaltigen Siliziumschicht auf der kohlenstoffhaltigen Siliziumschicht vor dem Ätzen.

Description

  • Die vorliegende Erfindung beansprucht die Priorität der US Provisional Patentanmeldung Seriennummer 60/834,773, eingereicht am 31. Juli 2006, mit dem Titel „Methods of forming carbon-containing silicon epitaxial layers", (Anwalts-Docket Nr. 10595/L), die hierdurch durch Bezugnahme in ihrer Gesamtheit für alle Zwecke hier enthalten ist.
  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Die vorliegende Erfindung bezieht sich auf die folgenden parallel anhängigen Anmeldungen, von denen jede hierdurch durch Bezugnahme in ihrer Gesamtheit enthalten ist:
    • US Patentanmeldung Seriennummer 11/001,774, eingereicht am 1. Dezember 2004 (Docket Nr. 9618); und
    • US Patentanmeldung Seriennummer 11/227,974, eingereicht am 14. September 2005 (Docket Nr. 9618/P01).
  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung bezieht sich auf Halbleitervorrichtungsherstellung, und spezieller auf Verfahren zum Bilden von kohlenstoffhaltigen Silizium-Epitaxieschichten.
  • HINTERGRUND
  • Wenn kleinere Transistoren hergestellt werden, wird es eine größere Herausforderung, ultraflache Source/Drain-Übergänge herzustellen. Im Allgemeinen erfordern sub-100nm-CMOS(Complementary Metal Oxide Semiconductor)-Vorrichtungen, dass eine Übergangstiefe weniger als 30 nm beträgt. Selektive epitaktische Abscheidung wird oft genutzt, um Epischichten von Silizium-haltigen Materialien (z. B. Si, SiGe und SiC) zu den Übergängen zu bilden. Im Allgemeinen ermöglicht die selektive epitaktische Abscheidung das Wachstum von Epischichten auf Siliziumgräben ohne ein Wachstum auf dielektrischen Flächen. Selektive Epitaxie kann verwendet werden innerhalb von Halbleitervorrichtungen, wie erhöhte Sour ce/Drains, Source/Drain-Erweiterungen, Kontaktstopfen oder Basisschichtabscheidung von bipolaren Vorrichtungen.
  • Im Allgemeinen beinhaltet ein selektiver Epitaxieprozess eine Abscheidungsreaktion und eine Ätzreaktion. Die Abscheidungs- und Ätzreaktionen erfolgen simultan mit relativ unterschiedlichen Reaktionsgeschwindigkeiten für eine epitaktische Schicht und für eine polykristalline Schicht. Während des Abscheidungsprozesses wird die epitaktische Schicht auf einer monokristallinen Oberfläche gebildet, während eine polykristalline Schicht auf mindestens einer zweiten Schicht abgeschieden wird, wie eine existierende polykristalline Schicht und/oder eine amorphe Schicht. Jedoch wird die abgeschiedene polykristalline Schicht allgemein mit einer schnelleren Geschwindigkeit geätzt als die epitaktische Schicht. Deshalb führt durch Ändern der Konzentration eines Ätzmittelgases der selektive Nettoprozess zu einer Abscheidung von Epitaxiematerial und zu einer beschränkten oder keinen Abscheidung von polykristallinem Material. Zum Beispiel kann ein selektiver Epitaxieprozess zur Bildung einer Epischicht von Silizium-haltigem Material auf einer monokristallinen Siliziumoberfläche führen, während keine Abscheidung auf einem Spacerbereich belassen wird.
  • Selektive Epitaxieabscheidung von Silizium-haltigen Materialien wurde eine nützliche Technik während der Bildung von erhöhten Source/Drain- und Source/Drain-Erweiterungsgebilden, beispielsweise während der Bildung von Silizium-haltigen MOSFET(Metal Oxide Semiconductor Field Effect Transistor)-Vorrichtungen. Source/Drain-Erweiterungsgebilde werden hergestellt durch Ätzen einer Siliziumoberfläche, um ein vertieftes Source/Drain-Gebilde zu erstellen, und nachfolgendes Füllen der geätzten Oberfläche mit einer selektiv gewachsenen Epischicht, wie beispielsweise ein Silizium-Germanium(SiGe)-Material. Selektive Epitaxie erlaubt eine fast vollständige Dotiermittelaktivierung mit in-situ-Dotierung derart, dass der Nacherwärmungsprozess unterlassen wird. Deshalb kann die Übergangstiefe genau definiert werden durch Siliziumätzen und selektive Epitaxie. Andererseits führt der ultraflache Source/Drain-Übergang unvermeidbar zu einem vergrößerten Reihenwiderstand. Auch vergrößert der Übergangsverbrauch während der Silizidbildung den Reihenwiderstand sogar weiter. Um den Übergangsverbrauch zu kompensieren, lässt man ein erhöhtes Source/Drain epitaktisch und selektiv auf dem Übergang wachsen. Typischerweise ist die erhöhte Source/Drain-Schicht undotiertes Silizium.
  • Jedoch haben gegenwärtige selektive Epitaxieprozesse einige Nachteile. Um eine Selektivität während der gegenwärtigen Epitaxieprozesse beizubehalten, müssen chemische Konzentrationen der Vorläufer, wie auch Reaktionstemperaturen reguliert und angepasst werden durch den ganzen Abscheidungsprozess hindurch. Falls nicht genug Siliziumvorläufer verabreicht wird, kann die Ätzreaktion dominieren und der Gesamtprozess wird verlangsamt. Auch kann ein schädliches Überätzen von Substratgebilden auftreten. Falls nicht genug Ätzmittelvorläufer verabreicht wird, kann die Abscheidungsreaktion dominieren, was die Selektivität reduziert, um monokristalline und polykristalline Materialien über der Substratoberfläche zu bilden. Auch erfordern gegenwärtige selektive Epitaxieprozesse üblicherweise eine hohe Reaktionstemperatur, wie ungefähr 800°C, 1000°C oder höher. Derartig hohe Temperaturen sind nicht erwünscht während eines Fabrikationsprozesses, aufgrund von Betrachtungen des Wärmebudgets und möglicher unkontrollierter Nitridierungsreaktionen an der Substratoberfläche. Außerdem neigen einige Epitaxiefilme und/oder Prozesse zu morphologischen Mängeln, wie Lochfraß oder Oberflächenrauhigkeit in den Filmen.
  • Deshalb gibt es eine Notwendigkeit, einen Prozess für selektives und epitaktisches Abscheiden von Silizium und Silizium-haltigen Verbindungen zu haben. Außerdem sollte der Prozess vielseitig sein, um Silizium-haltige Verbindungen mit variierten Elementarkonzentrationen zu bilden, während man eine schnelle Abscheidungsgeschwindigkeit und eine Prozesstemperatur beibehält, wie beispielsweise ungefähr 800°C oder weniger. Schließlich sollte der Prozess zu einem Film oder Filmstapel mit wenig Defekten führen (z. B. mit wenig Lochfraß, Versetzungen, Rauhigkeit, Punktdefekten, etc.).
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • In einem ersten Aspekt der Erfindung wird ein Verfahren bereitgestellt zum Bilden eines Epitaxieschichtstapels auf einem Substrat. Das Verfahren umfasst (1) Auswählen einer Zielkohlenstoffkonzentration für den Epitaxieschichtstapel; (2) Bilden einer kohlenstoffhaltigen Siliziumschicht auf dem Substrat, wobei die kohlenstoffhaltige Siliziumschicht mindestens eines von einer anfänglichen Kohlenstoffkonzentration, einer Dicke und einer Abscheidungszeit ausgewählt basierend auf der ausgewählten Zielkohlenstoffkonzentration besitzt; und (3) Bilden einer nicht-kohlenstoffhaltigen Siliziumschicht auf der kohlenstoffhaltigen Siliziumschicht vor dem Ätzen.
  • In einem zweiten Aspekt der Erfindung wird ein Verfahren bereitgestellt zum Bilden eines Epitaxieschichtstapels. Das Verfahren umfasst (1) Auswählen einer Zielkohlenstoffkonzentration für den Epitaxieschichtstapel; und (2) Bilden des Epitaxieschichtstapels durch Abscheiden alternierender kohlenstoffhaltiger Siliziumschichten und nicht-kohlenstoffhaltiger Siliziumschichten. Die Zielkohlenstoffkonzentration wird erreicht basierend auf mindestens einer von einer Gesamtdicke, einer anfänglichen Kohlenstoffkonzentration und einer Abscheidungszeit für die kohlenstoffhaltigen Siliziumschichten.
  • In einem dritten Aspekt der Erfindung wird ein Verfahren bereitgestellt zum Steuern einer Kohlenstoffkonzentration in einem Epitaxieschichtstapel, der auf einem Substrat gebildet wird. Das Verfahren umfasst (1) Bestimmen einer erwünschten Kohlenstoffkonzentration für den Epitaxieschichtstapel; und (2) Bilden des Epitaxieschichtstapels durch (a) Bilden einer kohlenstoffhaltigen Epitaxieschicht auf dem Substrat; und (b) Bilden einer nicht-kohlenstoffhaltigen Kappenschicht auf der kohlenstoffhaltigen Epitaxieschicht. Eine Dicke der kohlenstoffhaltigen Epitaxieschicht wird ausgewählt basierend auf der erwünschten Kohlenstoffkonzentration für den Epitaxieschichtstapel. Eine Vielzahl anderer Aspekte wird bereitgestellt.
  • Andere Merkmale und Aspekte der vorliegenden Erfindung werden klarer aus der folgenden detaillierten Beschreibung, den anhängenden Ansprüche und den beigefügten Zeichnungen
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1A bis 1D stellen Querschnittsansichten eines Substrats während der Bildung eines Epitaxieschichtstapels gemäß der vorliegenden Erfindung dar.
  • 2 ist ein Graph, der eine Konzentration von Kohlenstoff über die ganzen gestapelten Schichten einer nicht-kohlenstoffhaltigen Keim-Epitaxieschicht, einer kohlenstoffhaltigen Epitaxieschicht und einer nicht-kohlenstoffhaltigen Kappenepitaxieschicht, die gemäß der vorliegenden Erfindung gebildet sind, darstellt.
  • 3 ist ein Graph, der die Abhängigkeit der Substitutionskohlenstoff(SC)-Konzentration auf die Abscheidungszeit einer kohlenstoffhaltigen Epitaxieschicht für feste Abscheidungszeiten von Keim- und Kappen-Epitaxieschichten gemäß der vorliegenden Erfindung darstellt.
  • 4 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Bilden eines Epitaxieschichtstapels mit einer Zielkohlenstoffkonzentration gemäß der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Während eines selektiven Epitaxiewachstumsprozesses auf einem Siliziumsubstrat, das mit dielektrischen Filmen bemustert ist, erfolgt die Bildung von Einkristallhalbleiter nur auf freigelegten Siliziumoberflächen (z. B. nicht auf dielektrischen Oberflächen). Selektive Epitaxiewachstumsprozesse können simultane Ätz-Abscheidungsprozesse, wie auch alternierende Gasversorgungsprozesse umfassen. In einem simultanen Ätz-Abscheidungsprozess lässt man sowohl Ätzmittelspezien als auch Abscheidungsspezien simultan einfließen. So wird eine Epitaxieschicht simultan abgeschieden und geätzt während ihrer Bildung.
  • Im Gegensatz dazu beschreibt die zuvor genannte US Patentanmeldung Seriennummer 11/001,774, eingereicht am 1. Dezember 2004 (Docket-Nr. 9618), einen alternierenden Gasversorgungs(AGS)-Prozess zum Bilden von Epitaxieschichten auf einem Substrat. Während eines AGS-Prozesses wird ein Epitaxieabscheidungsprozess auf einem Substrat ausgeführt, und dann wird ein Ätzprozess auf dem Substrat ausgeführt. Der Zyklus eines Epitaxieabscheidungsprozesses, gefolgt von einem Ätzprozess wird wiederholt, bis eine erwünschte Dicke einer Epitaxieschicht gebildet wird.
  • Ein Abscheidungsprozess kann umfassen In-Kontakt-Bringen der Substratoberfläche mit einem Abscheidungsgas, das mindestens eine Siliziumquelle und ein Trägergas enthält. Das Abscheidungsgas kann auch umfassen eine Germaniumquelle und/oder eine Kohlenstoffquelle, wie auch eine Dotiermittelquelle. Allgemeine Dotiermittel können umfassen Arsen, Bor, Phosphor, Antimon, Gallium, Aluminium und andere Elemente.
  • Während des Abscheidungsprozesses wird eine Epitaxieschicht auf der/den monokristallinen Oberflächen(n) des Substrats gebildet, während eine polykristalline Schicht auf Sekundäroberflächen gebildet wird, wie amorphe und/oder polykristalline Oberflächen. Nachfolgend wird das Substrat einem Ätzgas ausgesetzt. Das Ätzgas umfasst ein Trägergas und ein Ätzmittel. Das Ätzgas entfernt Silizium-haltige Materialien, die während des Abscheidungsprozesses abgeschieden wurden. Während des Ätzprozesses wird die polykristalline Schicht mit einer schnelleren Geschwindigkeit als die Epitaxieschicht entfernt. Deshalb ist das Nettoergebnis der Abscheidungs- und Ätzprozesse epitaktisch gewachsenes Silizium-haltiges Material auf monokristallinen Oberflächen, während das Wachstum von polykristallinem Silizium-haltigem Material auf den Sekundäroberflächen minimiert wird, falls vorhanden. Beispielhafte Silizium-haltige Materialien, die abgeschieden werden können, umfassen Silizium, Siliziumgermanium, Siliziumkohlenstoff, Siliziumgermaniumkohlenstoff, Dotiermittelvarianten davon und dergleichen.
  • Herkömmliche Siliziumepitaxiefilmbildungsprozesse verwenden Wasserstoff (H2), Wasserstoffchlorid (HCl) und eine Siliziumquelle, wie Dichlorsilan, und werden ausgeführt bei einer Substrattemperatur über ungefähr 700°C (z. B., um HCl und/oder die Siliziumquelle zu dissoziieren). Ein Ansatz, um die Epitaxiefilmbildungstemperatur zu reduzieren, ist es, Chlor (Cl2) an Stelle von HCl einzusetzen, da Cl2 effizienter bei niedrigeren Temperaturen dissoziiert (z. B. ungefähr 600°C oder weniger). Wegen der Inkompatibilität zwischen Wasserstoff und Cl2, kann ein anderes Trägergas als Wasserstoff, wie Stickstoff, mit Cl2 eingesetzt werden. Auf ähnliche Weise kann eine Siliziumquelle mit einer geringeren Dissoziationstemperatur eingesetzt werden (z. B. Silan (SiH4), Disilan (Si2H6), etc.).
  • Die Verwendung von Cl2 als das Ätzmittelgas für einen Siliziumepitaxiefilmbildungsprozess kann zu schlechter Oberflächenmorphologie des resultierenden Siliziumepitaxiefilms führen. Während man nicht wünscht durch irgendeine besondere Theorie gebunden zu sein, wird geglaubt, dass Cl2 eine Siliziumepitaxiefilmoberfläche übermäßig aggressiv angreift, was Lochfraß oder dergleichen erzeugt. Die Verwendung von Cl2 wurde als besonders problematisch befunden, wenn der Siliziumepitaxiefilm Kohlenstoff enthält.
  • Die vorliegende Erfindung stellt Verfahren zum Einsetzen von Cl2 als das Ätzmittelgas während eines Siliziumepitaxiefilmbildungsprozesses bereit, die die Epitaxiefilmoberflächenmorphologie verbessern können. Die erfindungsgemäßen Verfahren können verwendet werden beispielsweise mit dem alternierenden Gasversorgungs(AGS)-Prozess, der beschrieben ist in US Patentanmeldung Seriennummer 11/001,774, eingereicht am 1. Dezember 2004 (Docket-Nr. 9618).
  • In einigen Ausführungsformen können beliebige kohlenstoffhaltige Siliziumepitaxiefilme „eingekapselt" werden bevor sie Cl2 während einer Ätzphase ausgesetzt werden. Ein kohlenstoffhaltiger Siliziumepitaxiefilm kann eingekapselt werden beispielsweise über einen Siliziumepitaxiefilm, der ohne eine Kohlenstoffquelle gebildet wurde (ein „nicht-kohlenstoffhaltiger Siliziumepitaxiefilm").
  • Als ein Beispiel wird die Bildung eines kohlenstoffhaltigen Siliziumepitaxieschichtstapels gemäß der vorliegenden Erfindung und Einsetzen eines AGS-Prozesses mit Bezugnahme auf die 1A bis 1D beschrieben. Es wird auf 1A Bezug genommen, eine Querschnittsansicht eines Substrats 100 ist dargestellt mit einer Keim-Epitaxieschicht 102 (z. B. eine Silizium(Si)-Epitaxieschicht), die auf dem Substrat 100 gebildet ist. In einigen Ausführungsformen kann die Keim-Epitaxieschicht 102 eliminiert sein.
  • Um die Keim-Epitaxieschicht 102 zu bilden, kann das Substrat 100 in einer Prozesskammer angeordnet werden und auf eine erwünschte Substrat- und/oder Prozesstemperatur erwärmt werden. Eine beispielhafte Epitaxiefilmkammer kann in dem Epi Centura® System und dem Poly Gen® System gefunden werden, erhältlich von Applied Materials, Inc., beheimatet in Santa Clara, Californien, obwohl andere Epitaxiefilmkammern und/oder -systeme verwendet werden können. In mindestens einer Ausführungsform der Erfindung kann eine Substrat- und/oder Prozesstemperatur von weniger als ungefähr 700°C eingesetzt werden, um den Kohlenstoffeinbau innerhalb einer beliebigen Siliziumepitaxieschicht, die innerhalb der Prozesskammer gebildet wird, zu verbessern. In einer besonderen Ausführungsform kann ein Substrat- und/oder Prozesstemperaturbereich von zwischen ungefähr 550 bis 650°C verwendet werden, und in einer noch anderen Ausführungsform kann eine Substrat- und/oder Prozesstemperatur von weniger als ungefähr 600°C verwendet werden. Andere Substrat- und/oder Prozesstemperaturen können verwendet werden, einschließlich Substrat- und/oder Prozesstemperaturen über 700°C.
  • Nachdem die erwünschte Substrat- und/oder Prozesstemperatur erreicht worden ist, wird das Substrat 100 mindestens einer Siliziumquelle (ohne eine Kohlenstoffquelle) derart ausgesetzt, dass die Keim-Epitaxieschicht 102 gebildet wird. Zum Beispiel kann das Substrat 100 einer Siliziumquelle ausgesetzt werden, wie Silan oder Disilan, und einem Trägergas, wie Stickstoff. Eine Dotiermittelquelle, wie Phosphor oder Bor, eine Germaniumquelle oder derglei chen kann auch verwendet werden (wie auch beliebige andere geeignete Quellen und/oder Gase). Während des Epitaxiefilmbildungsprozesses kann die Epitaxieschicht 102 auf einer beliebigen monokristallinen Oberfläche des Substrats 100 gebildet werden, während eine polykristalline Schicht auf einer beliebigen polkristallinen Schicht und/oder einer beliebigen amorphen Schicht, die auf dem Substrat 100 vorhanden ist, gebildet werden kann (wie zuvor beschrieben).
  • Die Keim-Epitaxieschicht 102 kann beispielsweise gebildet werden durch fließen lassen einer Siliziumquelle bei einer Fließgeschwindigkeit von ungefähr 50 bis 150 sccm für Silan (oder bei einer Fließgeschwindigkeit von ungefähr 10 bis 40 sccm für Disilan) und einem Stickstoffträgergas bei einer Fließgeschwindigkeit von ungefähr 20 bis 25 slm (obwohl größere oder kleinere Siliziumquellen- und/oder Trägergas-Fließgeschwindigkeiten verwendet werden können). HCl kann man auch einfließen lassen, fall erwünscht.
  • In mindestens einer Ausführungsform kann die Keim-Epitaxieschicht 102 eine Dicke von ungefähr 2 Å bis ungefähr 100 Å besitzen, obwohl andere Dicken verwendet werden können. Zum Beispiel kann eine Abscheidungszeit von ungefähr 1 Sekunde bis ungefähr 100 Sekunden und in einer oder mehreren Ausführungsformen ungefähr 5 Sekunden verwendet werden.
  • Nachdem die Keim-Epitaxieschicht 102 gebildet ist (falls sie überhaupt verwendet wird), wird das Substrat 100 mindestens einer Siliziumquelle und einer Kohlenstoffquelle derart ausgesetzt, dass eine kohlenstoffhaltige Siliziumepitaxieschicht 104 (1B) auf dem Substrat 100 über der Keim-Epitaxieschicht 102 gebildet wird. Zum Beispiel kann das Substrat 100 einer Siliziumquelle, wie Silan oder Disilan, einer Kohlenstoffquelle, wie Methan, und einem Trägergas, wie Stickstoff, ausgesetzt werden. Eine Dotiermittelquelle, wie Phosphor oder Bor, eine Germaniumquelle oder dergleichen können auch verwendet werden (wie auch beliebige geeignete Quellen und/oder Gase). Während des Epitaxiefilmbildungsprozesses kann eine kohlenstoffhaltige Epitaxieschicht auf einer beliebigen monokristallinen Oberfläche des Substrats 100 gebildet werden, während eine polykristalline Schicht auf einer beliebigen polykristallinen und/oder einer beliebigen amorphen Schicht, die auf dem Substrat 100 vorhanden sind, gebildet werden kann (wie zuvor beschrieben).
  • In mindestens einer Ausführungsform kann eine Kohlenstoffquellen-Fließgeschwindigkeit von annähernd 1 bis 5 sccm für Methan verwendet werden mit einer Siliziumquelle bei einer Fließgeschwindigkeit von ungefähr 50 bis 150 sccm für Silan (oder von ungefähr 10 bis 40 sccm für Disilan) und ein Stickstoffträgergas bei einer Fließgeschwindigkeit von ungefähr 20 bis 25 slm (obwohl größere oder kleinere Siliziumquellen- und/oder Trägergas-Fließgeschwindigkeiten verwendet werden können). HCl kann man auch einfließen lassen, falls erwünscht.
  • Die kohlenstoffhaltige Epitaxieschicht 104 kann beispielsweise eine Dicke von ungefähr 2 Å bis ungefähr 100 Å haben, obwohl andere Dicken verwendet werden können. Zum Beispiel kann eine Abscheidungszeit von ungefähr 1 Sekunde bis ungefähr 50 Sekunden und in einer oder mehreren Ausführungsformen ungefähr 10 Sekunden verwendet werden.
  • Nachdem die kohlenstoffhaltige Siliziumepitaxieschicht 104 gebildet ist, wird das Substrat 100 mindestens einer Siliziumquelle (ohne eine Kohlenstoffquelle) derart ausgesetzt, dass eine zweite Siliziumepitaxieschicht 106 (z. B. eine Abdeckschicht, wie in 1C gezeigt ist) auf dem Substrat 100 über der kohlenstoffhaltigen Siliziumepitaxieschicht 104 gebildet wird. Zum Beispiel kann das Substrat 100 einer Siliziumquelle, wie Silan oder Disilan, und einem Trägergas, wie Stickstoff, ausgesetzt werden. Eine Dotiermittelquelle, wie Phosphor oder Bor, eine Germaniumquelle oder dergleichen kann auch verwendet werden (wie beliebige andere geeignete Quellen und/oder Gase). Das Vorhandensein der zweiten Siliziumepitaxieschicht 106 über der kohlenstoffhaltigen Siliziumepitaxieschicht 104 kann die Wechselwirkung von Chlor mit Kohlenstoff (und/oder Wasserstoff) in der kohlenstoffhaltigen Siliziumepitaxieschicht 104 vermindern. HCl kann man auch einfließen lassen, wie zuvor beschrieben.
  • Die zweite Siliziumepitaxieschicht 106 kann gebildet werden beispielsweise durch Einfließen lassen einer Siliziumquelle bei einer Fließgeschwindigkeit von ungefähr 50 bis 150 sccm für Silan (oder einer Fließgeschwindigkeit von ungefähr 10 bis 40 sccm für Disilan) und einem Stickstoffträgergas bei einer Fließgeschwindigkeit von ungefähr 20 bis 25 slm (obwohl größere oder kleinere Siliziumquellen- und/oder Trägergas-Fließgeschwindigkeiten verwendet werden können). HCl kann man auch einfließen lassen.
  • In mindestens einer Ausführungsform kann die zweite Siliziumepitaxieschicht 106 eine Dicke von ungefähr 2 Å bis ungefähr 100 Å besitzen, obwohl andere Dicken verwendet werden können. Zum Beispiel kann eine Abscheidungszeit von ungefähr 1 Sekunde bis ungefähr 100 Sekunden, und in einer oder mehreren Ausführungsformen ungefähr 5 Sekunden, verwendet werden.
  • Dadurch wird ein Epitaxieschichtstapel 108 gebildet, in dem die kohlenstoffhaltige Epitaxieschicht 104 eingekapselt ist zwischen nicht-kohlenstoffhaltigen Epitaxieschichten 102, 106 (z. B. Epitaxieschichten, die ohne eine absichtliche Kohlenstoffquelle gebildet werden).
  • Nach dem Bilden der zweiten Siliziumepitaxieschicht 106 kann das Substrat 100 Cl2 und/oder einem anderen Ätzmittel derart ausgesetzt werden, dass mindestens die zweite Siliziumepitaxieschicht 106 und/oder andere Filme, die auf dem Substrat 100 gebildet sind (z. B. polykristallines Silizium, gebildet auf polykristallinen und/oder amorphen Schichten, die auf dem Substrat 100 vorhanden sind und/oder monokristallines Silizium, das auf der kohlenstoffhaltigen Siliziumepitaxieschicht 104 gebildet ist) geätzt werden. Zum Beispiel kann in mindestens einer Ausführungsform das Substrat 100 einer Cl2-Fließgeschwindigkeit von ungefähr 30 bis 50 sccm und einer Stickstoffträgergas-Fließgeschwindigkeit von 20 slm ausgesetzt werden (obwohl größere oder kleinere Cl2- und/oder Stickstoffträgergas-Fließgeschwindigkeiten verwendet werden können). HCl kann man auch einfließen lassen.
  • Nach dem Ätzen kann die eingesetzte Prozesskammer gespült werden (z. B. mit Stickstoff und/oder einem anderen inerten Gas für ungefähr 20 Sekunden oder für eine andere geeignete Zeitdauer), um jegliches Cl2 und/oder andere unerwünschte Spezien/Nebenprodukte von der Kammer zu entfernen.
  • Die Kappenepitaxieschicht 106 und/oder Keimschicht 102 verhindern, dass eine Reaktion auftritt zwischen einem Ätzmittel und Kohlenstoff in der kohlenstoffhaltigen Epitaxieschicht 104. So kann Cl2 eingesetzt werden als das Ätzmittel, weil die darunter liegende kohlenstoffhaltige Schicht nicht dem Cl2 während dem Ätzen ausgesetzt wird. Demgemäß wird die kohlenstoffhaltige Epitaxieschicht 102 keine löchrige Oberflächenmorphologie besitzen, sondern vielmehr eine glatte Oberflächenmorphologie.
  • Abscheidungs- und Ätzsequenzen können wiederholt werden, bis die erwünschte gesamte Epitaxieschichtstapeldicke erreicht ist, wie beispielsweise in 1D gezeigt. Zum Beispiel kann die Sequenz von nicht-kohlenstoffhaltiger Siliziumschichtabscheidung/kohlenstoffhaltiger Siliziumschichtabscheidung/nicht-kohlenstoffhaltiger Siliziumschichtabscheidung/ Ätzen ungefähr 80 Mal wiederholt werden, um eine gesamte Epitaxieschichtstapeldicke von ungefähr 600 Å zu erreichen. In anderen Ausführungsformen kann die Abscheidung einer darunter liegenden Keimschicht eliminiert sein, sodass die Bildungssequenz sein kann kohlenstoffhaltige Siliziumschichtabscheidung/nicht-kohlenstoffhaltige Siliziumschichtabscheidung/Ätzen, die eine Anzahl von Malen wiederholt wird, um die erwünschte gesamte Epitaxieschichtstapeldicke zu erreichen.
  • Während die oben gegebenen Beispiele besondere Ausführungsformen im Allgemeinen veranschaulicht, kann der Epitaxieschichtstapel (der kohlenstoffhaltige Epitaxieschichten und nicht-kohlenstoffhaltige Epitaxieschichten umfasst) eine Dicke in einem Bereich von ungefähr 10 Å bis ungefähr 2000 Å, bevorzugt von ungefähr 100 Å bis ungefähr 1500 Å und bevorzugter von ungefähr 300 Å bis ungefähr 1000 Å besitzen. In einer besonderen Ausführungsform kann ein Schichtstapel von ungefähr 600 Å verwendet werden.
  • Durch Steuern der (1) Filmdicke der eingekapselten kohlenstoffhaltigen Epitaxieschicht(en) relativ zum nicht-kohlenstoffhaltige Epitaxiematerial; und (2) der Kohlenstoffkonzentration in den kohlenstoffhaltigen Epitaxieschicht(en), kann eine durchschnittliche Kohlenstoffkonzentration des schließlichen Epitaxieschichtstapels gesteuert und/oder bestimmt werden. Zum Beispiel kann in einigen Ausführungsformen der Kohlenstoff in der/den kohlenstoffhaltigen Epitaxieschicht(en) schnell und gleichförmig entlang einer Tiefe der gestapelten Schichten diffundieren (z. B. der Keimschicht, der kohlenstoffhaltigen Schicht und der Kappenschicht), obwohl sogar Kohlenstoff nur während des Bildungsschrittes der kohlenstoffhaltigen Epitaxieschicht abgeschieden wird.
  • 2 ist ein Diagramm 200, das eine Konzentration von Kohlenstoff über gestapelte Schichten einer nicht-kohlenstoffhaltigen Keim-Epitaxieschicht, einer kohlenstoffhaltigen Epitaxieschicht und einer nicht-kohlenstoffhaltigen Kappenepitaxieschicht darstellt, die gemäß der vorliegenden Erfindung gebildet sind (wie in 1C). Wie mit Bezugnahme auf 2 gesehen werden kann, ist eine Konzentration von Kohlenstoff, allgemein angezeigt durch eine Linie 202, gleichförmig verteilt über eine Tiefe der gestapelten Schichten (wobei die x-Achse eine Tiefe der gestapelten Schichten präsentiert und die y-Achse eine Kohlenstoffverteilung über die gesamten gestapelten Schichten repräsentiert). So kann gemäß einiger Ausführungsformen der vorliegenden Erfindung die Konzentration von Kohlenstoff innerhalb der gestapelten Schichten gesteuert werden durch Steuern der relativen Dicken der kohlenstoffhaltigen Schicht und/oder der Keim- und/oder Kappenschichten, wie auch der anfänglichen Kohlenstoffkonzentration innerhalb der kohlenstoffhaltigen Schicht.
  • In einigen Ausführungsformen kann die schließliche Kohlenstoffkonzentration eingeschätzt werden aus der relativen Dicke der kohlenstoffhaltigen Epitaxieschicht zu nicht-kohlenstoffhaltigen Epitaxieschicht(en). Zum Beispiel ist 3 ein Graph 300, der die Abhängigkeit der Substitutionskohlenstoff(SC)-Konzentration auf die Abscheidungszeit der kohlenstoffhaltigen Epitaxieschicht für feste Abscheidungszeiten der Keim- und Kappenschichten (z. B. in 1C) darstellt. Wie mit Bezugnahme auf Linie 302 in 3 gesehen werden kann, ist die Konzentration des Kohlenstoffs innerhalb der Stapelschichten proportional zur Abscheidungszeit der kohlenstoffhaltigen Epitaxieschicht. Daher kann gemäß einiger Ausführungsformen der vorliegenden Erfindung die Konzentration von Kohlenstoff innerhalb eines Keimschicht/kohlenstoffhaltigen Schicht/Kappenschicht-Stapels oder „Sandwichs" gesteuert werden durch Steuern der Abscheidungszeit der kohlenstoffhaltigen Epitaxieschicht.
  • In einer oder mehreren Ausführungsformen kann die Zielkohlenstoffkonzentration eines Epitaxieschichtstapels im Bereich von ungefähr 200 Teilen pro Million (ppm) bis ungefähr 5 Atomprozent (at%) bevorzugt von ungefähr 0,5 at% bis ungefähr 2 at%, zum Beispiel ungefähr 1,5 at%, liegen. Andere Zielkonzentrationen können verwendet werden. In einigen Ausführungsformen kann die Kohlenstoffkonzentration innerhalb einer Epitaxieschicht abgestuft sein (wie beispielsweise die Schicht 104 in den 1A bis 1D).
  • Kohlenstoff, der in kohlenstoffhaltigen Siliziumschichten eingebaut ist, ist allgemein in interstitiellen Stellen des Kristallgitters unmittelbar folgend der Abscheidung der siliziumhaltigen Schicht angeordnet. Die anfängliche Kohlenstoffkonzentration, oder in anderen Worten der mit abgeschiedene Kohlenstoffgehalt in einer kohlenstoffhaltigen Schicht kann sein ungefähr 10 at% oder weniger, bevorzugt weniger als ungefähr 5 at% und bevorzugter von ungefähr 0,5 at% bis ungefähr 3 at%, beispielsweise ungefähr 2 at%. Entweder durch Erwärmen (unten beschrieben) oder durch natürliche Diffusion während (nachfolgend) von Prozessschritten, kann eine Epitaxieschicht mindestens einen Teil, falls nicht den gesamten interstitiellen Kohlenstoff in Substitutionsstellen des Kristallgitters einbauen. Die gesamte Kohlenstoffkonzentration des Epitaxieschichtstapels umfasst den gesamten Kohlenstoff, ob interstitiell oder substitutionell in den Stapel eingebaut. Eine Röntgendiffraktion (XRD) hoher Auflösung kann verwendet werden, um die Konzentration und Dicke von substitutionellem Kohlenstoff zu bestimmen. Secondary Ion Mass Spectroscopy (SIMS) kann verwendet werden, um die gesamte (substitutionelle und interstitielle) Kohlenstoffkonzentration im Epitaxieschichtstapel zu bestimmen. Substitutionelle Kohlenstoffkonzentration kann gleich oder niedriger sein als die gesamte Kohlenstoffkonzentration. Ein geeigneter Erwärmungsprozess kann eine Wärmespitze umfassen, wie beispielsweise Rapid Thermal Process (RTP), Lasererwärmen oder thermisches Erwärmen mit einer Atmosphäre von Gas, wie Sauerstoff, Stickstoff, Wasserstoff, Argon, Helium oder Kombinationen davon. In einigen Ausführungsformen kann ein Erwärmungsprozess ausgeführt werden bei einer Temperatur von ungefähr 800°C bis ungefähr 1200°C, bevorzugt von ungefähr 1050°C bis ungefähr 1100°C. Ein derartiger Erwärmungsprozess kann erfolgen unmittelbar nachdem die Kappen-bildende nicht-kohlenstoffhaltige Schicht 106 abgeschieden ist, oder nach einer Vielfalt anderer Prozessschritte (z. B. wie nach dem der gesamte Filmstapel abgeschieden ist).
  • 4 ist ein Flussdiagramm eines beispielhaften Verfahrens 400 zum Bilden eines Epitaxieschichtstapels mit einer Zielkohlenstoffkonzentration gemäß der vorliegenden Erfindung. Es wird auf 4 Bezug genommen, in Schritt 401 wird ein Substrat in einer Prozesskammer geladen und auf eine Temperatur von ungefähr 800°C oder weniger erwärmt. In einigen Ausführungsformen kann ein niedrigerer Temperaturbereich verwendet werden während der Epitaxiefilmbildung, wie weniger als 750°C, weniger als 700°C oder weniger als 650°C.
  • In Schritt 402 wird eine kohlenstoffhaltige Epitaxieschicht auf dem Substrat gebildet. Die anfängliche Kohlenstoffkonzentration, Dicke und/oder Abscheidungszeit der kohlenstoffhaltigen Epitaxieschicht kann ausgewählt werden basierend auf der Zielkohlenstoffkonzentration für den Epitaxieschichtstapel. Danach wird in Schritt 403 eine nicht-kohlenstoffhaltige Epitaxieschicht auf der kohlenstoffhaltigen Epitaxieschicht gebildet. In einigen Ausführungsformen ist die nicht-kohlenstoffhaltige Epitaxieschicht dick genug, um die darunterliegende kohlenstoffhaltige Schicht vor nachfolgendem Ätzen zu schützen.
  • In Schritt 404 wird das Substrat geätzt unter Verwenden eines Ätzmittelgases wie HCl und/oder Cl2. Wie erwähnt schützt die nicht-kohlenstoffhaltige Epitaxieschicht die darunter liegende kohlenstoffhaltige Epitaxieschicht vor dem Ätzmittelgas. Ein Spülschritt (nicht gezeigt) kann eingesetzt werden nach dem Ätzen derart, dass ein beliebiges Ätzmittelgas und/oder andere unerwünschte Gase aus der Prozesskammer, die eingesetzt wird, entfernt werden.
  • In Schritt 405 wird eine Bestimmung gemacht, ob die erwünschte Epitaxieschichtstapeldicke erreicht worden ist. Falls ja, endet der Prozess in Schritt 406; andernfalls kehrt der Prozess zu Schritt 402 zurück, um zusätzliches Epitaxiematerial auf dem Substrat abzuscheiden.
  • In einer anderen beispielhaften Ausführungsform kann ein Prozesszyklus umfassen (1) einen Abscheidungsschritt einer nicht-kohlenstoffhaltigen Silizium(Si)-Schicht; (2) einen Abscheidungsschritt einer kohlenstoffhaltigen Silizium(Si:C)-Schicht; (3) einen Abscheidungsschritt einer nicht-kohlenstoffhaltigen Silizium(Si)-Schicht; (4) einen Ätzschritt; und (5) einen Spülschritt. Der Prozesszyklus kann viele Male wiederholt werden, um eine übergreifende Epitaxieschichtstapeldicke zu erreichen. In einer besonderen Ausführungsform kann der Prozesszyklus wiederholt werden ungefähr 80 Male, um ungefähr 600 Å Epitaxiematerial für einen Epitaxieschichtstapel zu erhalten. In diesem Fall kann jede Abscheidung von Si oder Si:C zu ungefähr 5 bis 30 Å von Epitaxiematerial führen, von dem ein Teil durch einen nachfolgenden Ätzschritt weggeätzt wird (z. B. ungefähr 15 bis 25 Å). Nach ungefähr 80 Wiederholungen kann das verbleibende Epitaxiematerial (z. B. auf einem Si-Graben) ungefähr 600 Å betragen (mit wenig oder keiner Abscheidung auf die elektrischen Bereiche des Substrats). In anderen Ausführungsformen kann ein Epitaxieschichtstapeldickenbereich von ungefähr 30 bis 100 Nanometer verwendet werden.
  • In einigen Ausführungsformen kann ein Substitutionskohlenstoffkonzentrationsbereich für einen Epitaxieschichtstapel und/oder für eine damit abgeschiedene Si:C-Schicht ungefähr 0,5 bis 2,0 at% betragen. Wenn die Si:C-Schicht innerhalb von Si-Schichten nach Sandwich-Art positioniert ist, wird die gesamte Stapelkohlenstoffkonzentration reduziert, abhängig von der Dicke der Si-Schichten im Vergleich zur Dicke der Si:C-Schicht. Abhängig von Prozessbedingungen kann eine Substitutionskohlenstoffkonzentration gleich oder geringer sein als die gesamte Kohlenstoffkonzentration.
  • Beispielhafte Gasfließgeschwindigkeiten umfassen Siliziumquellen-Fließgeschwindigkeiten von ungefähr 5 bis 500 sccm für Dichlorsilan, Silan, Disilan oder Silan höherer Ordnung, Kohlenstoffquellen-Fließgeschwindigkeiten von ungefähr 1 bis 30 sccm für Monomethylsilan, und Trägergasfließgeschwindigkeiten von ungefähr 3 bis 30 slm für H2 oder N2. Während dem Ätzen beträgt eine beispielhafte Fließgeschwindigkeit für HCl ungefähr 20 bis 1000 sccm und für Cl2 beträgt sie ungefähr 10 bis 500 sccm.
  • In einer besonderen Ausführungsform kann man HCl während jedes Prozessschrittes (mit Ausnahme des Spülschrittes) bei annähernd derselben Fließgeschwindigkeit (z. B. ungefähr 300 sccm oder einer anderen geeigneten Geschwindigkeit) einfließen lassen, und Cl2 kann man einfließen lassen nur während des Ätzschrittes (z. B. bei ungefähr 30 sccm oder einer anderen geeigneten Geschwindigkeit). Disilan kann man einfließen lassen während jedes Abscheidungsschrittes (z. B. bei ungefähr 7 sccm oder einer anderen geeigneten Geschwindigkeit), und Methylsilan kann man einfließen lassen während des Si:C-Abscheidungsschrittes (z. B. bei ungefähr 2,2 sccm oder einer anderen geeigneten Geschwindigkeit). N2-Trägergas kann man einfließen lassen bei ungefähr 20 slm oder einer anderen geeigneten Geschwindigkeit während jedes Prozesszyklusschrittes, und erhöht werden auf ungefähr 30 slm oder eine andere geeignete Geschwindigkeit während jedes Spülschrittes. In einigen Ausführungsformen können ungefähr 5 Å Si während des ersten Si-Abscheidungsschrittes abgeschieden werden (z. B. ungefähr eine 4-Sekunden-Abscheidung), ungefähr 9 Å Si:C können abgeschieden werden während des Si:C-Abscheidungsschrittes (z. B. ungefähr eine 7-Sekunden-Abscheidung), ungefähr 13 Å Si können abgeschieden werden während des zweiten Si-Abscheidungsschrittes (z. B. ungefähr eine 10-Sekunden-Abscheidung), und ungefähr 19 Å Epitaxiematerial kann entfernt werden während des Ätzschrittes (z. B. ungefähr ein 13-Sekunden-Ätzen). Eine geeignete Spülzeit kann verwendet werden (z. B. ungefähr 10 Sekunden). Eine Prozesstemperatur von ungefähr 600°C und ein Kammerdruek von ungefähr 10 Torr während der Abscheidung und dem Spülen und ungefähr 13 Torr während dem Ätzen können eingesetzt werden. Wie erwähnt, können andere Prozessbedingungen verwendet werden.
  • Die vorstehende Beschreibung offenbart nur beispielhafte Ausführungsformen der Erfindung. Modifikationen der oben offenbarten Vorrichtungen und Verfahren, die in den Umfang der Erfindung fallen, werden jenen Fachleuten leicht ersichtlich sein. Demgemäß sollte, während die vorliegende Erfindung in Zusammenhang mit beispielhaften Ausführungsformen davon offenbart worden ist, verstanden werden, dass andere Ausführungsformen in den Sinn und Umfang der Erfindung fallen können, wie definiert durch die folgenden Ansprüche.
  • ZUSAMMENFASSUNG:
  • In einem ersten Aspekt wird ein Verfahren bereitgestellt zum Bilden eines Epitaxieschichtstapels auf einem Substrat. Das Verfahren umfasst (1) Auswählen einer Zielkohlenstoffkonzentration für den Epitaxieschichtstapel; (2) Bilden einer kohlenstoffhaltigen Siliziumschicht auf dem Substrat, wobei die kohlenstoffhaltige Siliziumschicht mindestens eines von einer anfänglichen Kohlenstoffkonzentration, einer Dicke und einer Abscheidungszeit ausgewählt basierend auf der ausgewählten Zielkohlenstoffkonzentration besitzt; und (3) Bilden einer nicht-kohlenstoffhaltigen Siliziumschicht auf der kohlenstoffhaltigen Siliziumschicht vor dem Ätzen. Zahlreiche andere Aspekte werden bereitgestellt.

Claims (21)

  1. Verfahren zum Bilden eines Epitaxieschichtstapels auf einem Substrat, umfassend: Auswählen einer Zielkohlenstoffkonzentration für den Epitaxieschichtstapel; Bilden einer kohlenstoffhaltigen Siliziumschicht auf dem Substrat, wobei die kohlenstoffhaltige Siliziumschicht mindestens eines von einer anfänglichen Kohlenstoffkonzentration, einer Dicke und einer Abscheidungszeit ausgewählt basierend auf der ausgewählten Zielkohlenstoffkonzentration besitzt; und Bilden einer nicht-kohlenstoffhaltigen Siliziumschicht auf der kohlenstoffhaltigen Siliziumschicht vor dem Ätzen.
  2. Verfahren nach Anspruch 1, wobei die Zielkohlenstoffkonzentration zwischen 200 ppm und 5 at% liegt.
  3. Verfahren nach Anspruch 1, wobei die anfängliche Kohlenstoffkonzentration zwischen ungefähr 0,5 at% und 10 at% liegt.
  4. Verfahren nach Anspruch 1, weiter umfassend Bilden einer nicht-kohlenstoffhaltigen Epitaxieschicht zwischen der kohlenstoffhaltigen Siliziumschicht und dem Substrat.
  5. Verfahren nach Anspruch 1, wobei der Epitaxieschichtstapel eine Dicke zwischen ungefähr 10 Å und 2000 Å besitzt.
  6. Verfahren nach Anspruch 1, wobei die anfängliche Kohlenstoffkonzentration größer ist als oder gleich der Zielkohlenstoffkonzentration.
  7. Verfahren nach Anspruch 1, weiter umfassend Ätzen des Epitaxieschichtstapels nach dem Bilden der nicht-kohlenstoffhaltigen Siliziumschicht auf der kohlenstoffhaltigen Siliziumschicht.
  8. Verfahren nach Anspruch 7, wobei das Ätzen des Epitaxieschichtstapels umfasst Ätzen des Epitaxieschichtstapels in einem Ätzmittelgas, das Cl2 umfasst.
  9. Verfahren nach Anspruch 7, wobei die nicht-kohlenstoffhaltige Siliziumschicht eine Dicke besitzt, die das Auftreten einer Reaktion zwischen dem Ätzmittelgas und der kohlenstoffhaltigen Siliziumschicht verhindert.
  10. Verfahren nach Anspruch 1, wobei das Bilden mindestens einer der kohlenstoffhaltigen Siliziumschicht und der nicht-kohlenstoffhaltigen Siliziumschicht ausgeführt wird bei einer Temperatur von weniger als ungefähr 700°C.
  11. Verfahren zum Bilden eines Epitaxieschichtstapels, umfassend: Auswählen einer Zielkohlenstoffkonzentration für den Epitaxieschichtstapel; und Bilden des Epitaxieschichtstapels durch Abscheiden alternierender kohlenstoffhaltiger Siliziumschichten und nicht-kohlenstoffhaltiger Siliziumschichten; wobei die Zielkohlenstoffkonzentration erreicht wird basierend auf mindestens einer von einer Gesamtdicke, einer anfänglichen Kohlenstoffkonzentration und einer Abscheidungszeit für die kohlenstoffhaltigen Siliziumschichten.
  12. Verfahren nach Anspruch 11, wobei die Zielkohlenstoffkonzentration zwischen ungefähr 200 ppm und 5 at% liegt.
  13. Verfahren nach Anspruch 11, wobei die anfängliche Kohlenstoffkonzentration jeder kohlenstoffhaltigen Siliziumschicht zwischen ungefähr 0,5 at% und 10 at% liegt.
  14. Verfahren nach Anspruch 11, weiter umfassend Bilden einer nicht-kohlenstoffhaltigen Epitaxieschicht zwischen einer ersten kohlenstoffhaltigen Siliziumschicht und dem Substrat.
  15. Verfahren nach Anspruch 11, wobei eine Dicke des Epitaxieschichtstapels zwischen ungefähr 10 Å und 2000 Å liegt.
  16. Verfahren zum Steuern einer Kohlenstoffkonzentration in einem Epitaxieschichtstapel, der auf einem Substrat gebildet wird, umfassend: Bestimmen einer erwünschten Kohlenstoffkonzentration für den Epitaxieschichtstapel; und Bilden des Epitaxieschichtstapels durch: Bilden einer kohlenstoffhaltigen Epitaxieschicht auf dem Substrat; und Bilden einer nicht-kohlenstoffhaltigen Kappenschicht auf der kohlenstoffhaltigen Epitaxieschicht; wobei eine Dicke der kohlenstoffhaltigen Epitaxieschicht ausgewählt wird basierend auf der erwünschten Kohlenstoffkonzentration für den Epitaxieschichtstapel.
  17. Verfahren nach Anspruch 16, weiter umfassend Bilden einer Keim-Epitaxieschicht zwischen der kohlenstoffhaltigen Epitaxieschicht und dem Substrat.
  18. Verfahren nach Anspruch 16, wobei die Zielkohlenstoffkonzentration zwischen ungefähr 200 ppm und 5 at% liegt.
  19. Verfahren nach Anspruch 16, wobei die kohlenstoffhaltige Epitaxieschicht eine Dicke zwischen ungefähr 2 Å und 100 Å besitzt.
  20. Verfahren nach Anspruch 16, weiter umfassend Ätzen des Epitaxieschichtstapels unter Verwenden von Cl2.
  21. Verfahren nach Anspruch 16, weiter umfassend Bilden von zusätzlichen, alternierenden, kohlenstoffhaltigen Schichten und nicht-kohlenstoffhaltigen Schichten für den Epitaxieschichtstapel.
DE112007001814T 2006-07-31 2007-07-31 Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten Withdrawn DE112007001814T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US83477306P 2006-07-31 2006-07-31
US60/834,773 2006-07-31
PCT/US2007/017193 WO2008016650A2 (en) 2006-07-31 2007-07-31 Methods of forming carbon-containing silicon epitaxial layers

Publications (1)

Publication Number Publication Date
DE112007001814T5 true DE112007001814T5 (de) 2009-06-04

Family

ID=38997702

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112007001814T Withdrawn DE112007001814T5 (de) 2006-07-31 2007-07-31 Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten

Country Status (7)

Country Link
US (1) US8029620B2 (de)
JP (1) JP5090451B2 (de)
KR (1) KR101160930B1 (de)
CN (2) CN101496153A (de)
DE (1) DE112007001814T5 (de)
TW (1) TWI379347B (de)
WO (1) WO2008016650A2 (de)

Families Citing this family (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
WO2007112058A2 (en) * 2006-03-24 2007-10-04 Applied Materials, Inc. Carbon precursors for use during silicon epitaxial firm formation
DE112007001814T5 (de) * 2006-07-31 2009-06-04 Applied Materials, Inc., Santa Clara Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten
US7588980B2 (en) * 2006-07-31 2009-09-15 Applied Materials, Inc. Methods of controlling morphology during epitaxial layer formation
US8273617B2 (en) 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8685845B2 (en) * 2010-08-20 2014-04-01 International Business Machines Corporation Epitaxial growth of silicon doped with carbon and phosphorus using hydrogen carrier gas
CN102386067B (zh) * 2010-08-31 2013-12-18 中国科学院上海微系统与信息技术研究所 有效抑制自掺杂效应的外延生长方法
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
WO2012102755A1 (en) 2011-01-28 2012-08-02 Applied Materials, Inc. Carbon addition for low resistivity in situ doped silicon epitaxy
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
EP2555235B1 (de) 2011-08-02 2014-06-18 Nxp B.V. Verfahren zur Herstellung einer integrierten Schaltung mit mehreren bipolaren Transistoren und integrierte Schaltung mit mehreren bipolaren Transistoren
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
JP5741382B2 (ja) 2011-09-30 2015-07-01 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
JP5792101B2 (ja) * 2012-03-15 2015-10-07 東京エレクトロン株式会社 積層半導体膜の成膜方法
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
CN104854698A (zh) 2012-10-31 2015-08-19 三重富士通半导体有限责任公司 具有低变化晶体管外围电路的dram型器件以及相关方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
CN107731735B (zh) * 2017-11-21 2020-02-14 长江存储科技有限责任公司 一种通过温和湿法刻蚀改善seg生长形态的seg制备工艺
JP2023184044A (ja) * 2022-06-17 2023-12-28 信越半導体株式会社 半導体ウェーハの製造方法、及び半導体ウェーハ

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3675619A (en) 1969-02-25 1972-07-11 Monsanto Co Apparatus for production of epitaxial films
NL187942C (nl) 1980-08-18 1992-02-17 Philips Nv Zenerdiode en werkwijze ter vervaardiging daarvan.
US5693139A (en) 1984-07-26 1997-12-02 Research Development Corporation Of Japan Growth of doped semiconductor monolayers
US5294286A (en) 1984-07-26 1994-03-15 Research Development Corporation Of Japan Process for forming a thin film of silicon
JPS62243144A (ja) * 1986-04-15 1987-10-23 Dainippon Printing Co Ltd 光学的記録媒体および光学的記録方法
JPH0639357B2 (ja) 1986-09-08 1994-05-25 新技術開発事業団 元素半導体単結晶薄膜の成長方法
US5607511A (en) 1992-02-21 1997-03-04 International Business Machines Corporation Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers
US4865659A (en) * 1986-11-27 1989-09-12 Sharp Kabushiki Kaisha Heteroepitaxial growth of SiC on Si
US5112439A (en) 1988-11-30 1992-05-12 Mcnc Method for selectively depositing material on substrates
JPH0824191B2 (ja) 1989-03-17 1996-03-06 富士通株式会社 薄膜トランジスタ
EP0413982B1 (de) 1989-07-27 1997-05-14 Junichi Nishizawa Dotierungsverfahren mittels einer adsorbierten Diffusionquelle
US5112429A (en) * 1990-08-17 1992-05-12 Costas Dan N Labeling apparatus
JP2880322B2 (ja) 1991-05-24 1999-04-05 キヤノン株式会社 堆積膜の形成方法
WO1992022922A2 (en) * 1991-06-12 1992-12-23 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
US5227330A (en) 1991-10-31 1993-07-13 International Business Machines Corporation Comprehensive process for low temperature SI epit axial growth
JPH05175141A (ja) * 1991-12-26 1993-07-13 Fujitsu Ltd 気相エピタキシャル成長装置および成長方法
US5480818A (en) 1992-02-10 1996-01-02 Fujitsu Limited Method for forming a film and method for manufacturing a thin film transistor
JP2917694B2 (ja) 1992-04-02 1999-07-12 日本電気株式会社 化合物半導体気相成長方法及びその装置
JPH0750690B2 (ja) 1992-08-21 1995-05-31 日本電気株式会社 ハロゲン化物を用いる半導体結晶のエピタキシャル成長方法とその装置
US5273930A (en) 1992-09-03 1993-12-28 Motorola, Inc. Method of forming a non-selective silicon-germanium epitaxial film
US5236545A (en) * 1992-10-05 1993-08-17 The Board Of Governors Of Wayne State University Method for heteroepitaxial diamond film development
JP3255469B2 (ja) 1992-11-30 2002-02-12 三菱電機株式会社 レーザ薄膜形成装置
JP3265042B2 (ja) 1993-03-18 2002-03-11 東京エレクトロン株式会社 成膜方法
JPH0729897A (ja) 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
US5372860A (en) 1993-07-06 1994-12-13 Corning Incorporated Silicon device production
JPH07109573A (ja) 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
US5796116A (en) 1994-07-27 1998-08-18 Sharp Kabushiki Kaisha Thin-film semiconductor device including a semiconductor film with high field-effect mobility
WO1996015550A1 (en) * 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
JPH08288215A (ja) * 1995-04-17 1996-11-01 Nippon Steel Corp 半導体基板の製造方法およびその半導体基板
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5916365A (en) 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
US5807792A (en) 1996-12-18 1998-09-15 Siemens Aktiengesellschaft Uniform distribution of reactants in a device layer
US6335280B1 (en) 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
US6055927A (en) 1997-01-14 2000-05-02 Applied Komatsu Technology, Inc. Apparatus and method for white powder reduction in silicon nitride deposition using remote plasma source cleaning technology
JP2953567B2 (ja) * 1997-02-06 1999-09-27 日本電気株式会社 半導体装置の製造方法
US5849092A (en) 1997-02-25 1998-12-15 Applied Materials, Inc. Process for chlorine trifluoride chamber cleaning
US6022587A (en) 1997-05-13 2000-02-08 Applied Materials, Inc. Method and apparatus for improving film deposition uniformity on a substrate
TW417249B (en) 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6118216A (en) 1997-06-02 2000-09-12 Osram Sylvania Inc. Lead and arsenic free borosilicate glass and lamp containing same
US6287965B1 (en) 1997-07-28 2001-09-11 Samsung Electronics Co, Ltd. Method of forming metal layer using atomic layer deposition and semiconductor device having the metal layer as barrier metal layer or upper or lower electrode of capacitor
KR100385946B1 (ko) 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
KR100269306B1 (ko) 1997-07-31 2000-10-16 윤종용 저온처리로안정화되는금속산화막으로구성된완충막을구비하는집적회로장치및그제조방법
KR100261017B1 (ko) 1997-08-19 2000-08-01 윤종용 반도체 장치의 금속 배선층을 형성하는 방법
US6019838A (en) * 1998-01-05 2000-02-01 Memc Electronic Materials, Inc. Crystal growing apparatus with melt-doping facility
US6042654A (en) 1998-01-13 2000-03-28 Applied Materials, Inc. Method of cleaning CVD cold-wall chamber and exhaust lines
TW437017B (en) 1998-02-05 2001-05-28 Asm Japan Kk Silicone polymer insulation film on semiconductor substrate and method for formation thereof
US6514880B2 (en) 1998-02-05 2003-02-04 Asm Japan K.K. Siloxan polymer film on semiconductor substrate and method for forming same
US6383955B1 (en) 1998-02-05 2002-05-07 Asm Japan K.K. Silicone polymer insulation film on semiconductor substrate and method for forming the film
US6797558B2 (en) 2001-04-24 2004-09-28 Micron Technology, Inc. Methods of forming a capacitor with substantially selective deposite of polysilicon on a substantially crystalline capacitor dielectric layer
US6159852A (en) 1998-02-13 2000-12-12 Micron Technology, Inc. Method of depositing polysilicon, method of fabricating a field effect transistor, method of forming a contact to a substrate, method of forming a capacitor
EP1060287B1 (de) 1998-03-06 2005-01-26 ASM America, Inc. Verfahren zum beschichten von silizium mit hoher kantenabdeckung
US6019839A (en) 1998-04-17 2000-02-01 Applied Materials, Inc. Method and apparatus for forming an epitaxial titanium silicide film by low pressure chemical vapor deposition
JP4214585B2 (ja) 1998-04-24 2009-01-28 富士ゼロックス株式会社 半導体デバイス、半導体デバイスの製造方法及び製造装置
US6025627A (en) 1998-05-29 2000-02-15 Micron Technology, Inc. Alternate method and structure for improved floating gate tunneling devices
FR2779572B1 (fr) 1998-06-05 2003-10-17 St Microelectronics Sa Transistor bipolaire vertical a faible bruit et procede de fabrication correspondant
KR100275738B1 (ko) 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
JP4204671B2 (ja) 1998-09-11 2009-01-07 三菱電機株式会社 半導体装置の製造方法
KR100287180B1 (ko) 1998-09-17 2001-04-16 윤종용 계면 조절층을 이용하여 금속 배선층을 형성하는 반도체 소자의 제조 방법
KR100327328B1 (ko) 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
JP3516623B2 (ja) * 1999-01-14 2004-04-05 松下電器産業株式会社 半導体結晶の製造方法
JP3723396B2 (ja) * 1999-02-23 2005-12-07 サンゴバン・ティーエム株式会社 高純度結晶質無機繊維及びその製造方法
US6305314B1 (en) 1999-03-11 2001-10-23 Genvs, Inc. Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6200893B1 (en) 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
JP4556329B2 (ja) 1999-04-20 2010-10-06 ソニー株式会社 薄膜形成装置
US20030232554A1 (en) 1999-05-04 2003-12-18 Blum Ronald D. Multi-layer tacky and water-absorbing shoe-cleaning product
US6124158A (en) 1999-06-08 2000-09-26 Lucent Technologies Inc. Method of reducing carbon contamination of a thin dielectric film by using gaseous organic precursors, inert gas, and ozone to react with carbon contaminants
KR20010017820A (ko) 1999-08-14 2001-03-05 윤종용 반도체 소자 및 그 제조방법
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6511539B1 (en) 1999-09-08 2003-01-28 Asm America, Inc. Apparatus and method for growth of a thin film
US6489241B1 (en) 1999-09-17 2002-12-03 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
DE10049257B4 (de) 1999-10-06 2015-05-13 Samsung Electronics Co., Ltd. Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
FI117942B (fi) 1999-10-14 2007-04-30 Asm Int Menetelmä oksidiohutkalvojen kasvattamiseksi
TW468212B (en) 1999-10-25 2001-12-11 Motorola Inc Method for fabricating a semiconductor structure including a metal oxide interface with silicon
FR2801420B1 (fr) 1999-11-23 2002-04-12 St Microelectronics Sa Transistor bipolaire vertical a faible bruit basse frequence et gain en courant eleve, et procede de fabrication correspondant
US6780704B1 (en) 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
FI118804B (fi) 1999-12-03 2008-03-31 Asm Int Menetelmä oksidikalvojen kasvattamiseksi
US6291319B1 (en) 1999-12-17 2001-09-18 Motorola, Inc. Method for fabricating a semiconductor structure having a stable crystalline interface with silicon
US6348420B1 (en) 1999-12-23 2002-02-19 Asm America, Inc. Situ dielectric stacks
EP1123991A3 (de) 2000-02-08 2002-11-13 Asm Japan K.K. Materialen mit niedrieger Dielektrizitätskonstante und Verfahren
US6492283B2 (en) 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
AU2001245388A1 (en) 2000-03-07 2001-09-17 Asm America, Inc. Graded thin films
KR100363088B1 (ko) 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
US6630413B2 (en) 2000-04-28 2003-10-07 Asm Japan K.K. CVD syntheses of silicon nitride materials
US6458718B1 (en) 2000-04-28 2002-10-01 Asm Japan K.K. Fluorine-containing materials and processes
EP2293322A1 (de) 2000-06-08 2011-03-09 Genitech, Inc. Verfahren zur Abscheidung einer Metallnitridschicht
KR100373853B1 (ko) 2000-08-11 2003-02-26 삼성전자주식회사 반도체소자의 선택적 에피택시얼 성장 방법
US6461909B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Process for fabricating RuSixOy-containing adhesion layers
US20020163013A1 (en) 2000-09-11 2002-11-07 Kenji Toyoda Heterojunction bipolar transistor
US6969539B2 (en) 2000-09-28 2005-11-29 President And Fellows Of Harvard College Vapor deposition of metal oxides, silicates and phosphates, and silicon dioxide
KR100378186B1 (ko) 2000-10-19 2003-03-29 삼성전자주식회사 원자층 증착법으로 형성된 박막이 채용된 반도체 소자 및그 제조방법
US6613695B2 (en) 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
AU2002225761A1 (en) 2000-11-30 2002-06-11 Asm America, Inc. Thin films for magnetic devices
KR100385947B1 (ko) 2000-12-06 2003-06-02 삼성전자주식회사 원자층 증착 방법에 의한 박막 형성 방법
KR20020049875A (ko) 2000-12-20 2002-06-26 윤종용 반도체 메모리 소자의 강유전체 커패시터 및 그 제조방법
JP2002198525A (ja) 2000-12-27 2002-07-12 Toshiba Corp 半導体装置及びその製造方法
KR100393208B1 (ko) 2001-01-15 2003-07-31 삼성전자주식회사 도핑된 다결정 실리콘-저매니움막을 이용한 반도체 소자및 그 제조방법
US6426265B1 (en) 2001-01-30 2002-07-30 International Business Machines Corporation Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6528374B2 (en) 2001-02-05 2003-03-04 International Business Machines Corporation Method for forming dielectric stack without interfacial layer
KR101050377B1 (ko) 2001-02-12 2011-07-20 에이에스엠 아메리카, 인코포레이티드 반도체 박막 증착을 위한 개선된 공정
US7026219B2 (en) 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
US20020117399A1 (en) 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
JP3547419B2 (ja) 2001-03-13 2004-07-28 株式会社東芝 半導体装置及びその製造方法
US6812101B2 (en) 2001-04-02 2004-11-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacture thereof
US6576535B2 (en) * 2001-04-11 2003-06-10 Texas Instruments Incorporated Carbon doped epitaxial layer for high speed CB-CMOS
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
JP2002343790A (ja) 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
TWI307912B (en) 2001-05-30 2009-03-21 Asm Inc Low temperature load and bake
US6828218B2 (en) 2001-05-31 2004-12-07 Samsung Electronics Co., Ltd. Method of forming a thin film using atomic layer deposition
US6391803B1 (en) 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
US6861334B2 (en) 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030198754A1 (en) 2001-07-16 2003-10-23 Ming Xi Aluminum oxide chamber and process
US20030066486A1 (en) 2001-08-30 2003-04-10 Applied Materials, Inc. Microwave heat shield for plasma chamber
US6806145B2 (en) 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US20030072884A1 (en) 2001-10-15 2003-04-17 Applied Materials, Inc. Method of titanium and titanium nitride layer deposition
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
KR20030035152A (ko) * 2001-10-30 2003-05-09 주식회사 하이닉스반도체 반도체웨이퍼 제조방법
US6743681B2 (en) 2001-11-09 2004-06-01 Micron Technology, Inc. Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride
US6590344B2 (en) 2001-11-20 2003-07-08 Taiwan Semiconductor Manufacturing Co., Ltd. Selectively controllable gas feed zones for a plasma reactor
US6551893B1 (en) 2001-11-27 2003-04-22 Micron Technology, Inc. Atomic layer deposition of capacitor dielectric
US6773507B2 (en) 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
WO2003060982A2 (en) * 2001-12-21 2003-07-24 Memc Electronic Materials, Inc. Ideal oxygen precipitating silicon wafers with nitrogen/carbon stabilized oxygen precipitate nucleation centers and process for making the same
US6696332B2 (en) 2001-12-26 2004-02-24 Texas Instruments Incorporated Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
US6790755B2 (en) 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. Preparation of stack high-K gate dielectrics with nitrided layer
US6620670B2 (en) 2002-01-18 2003-09-16 Applied Materials, Inc. Process conditions and precursors for atomic layer deposition (ALD) of AL2O3
WO2003065424A2 (en) 2002-01-25 2003-08-07 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6911391B2 (en) 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
JP3914064B2 (ja) 2002-02-28 2007-05-16 富士通株式会社 混晶膜の成長方法及び装置
US20030216981A1 (en) 2002-03-12 2003-11-20 Michael Tillman Method and system for hosting centralized online point-of-sale activities for a plurality of distributed customers and vendors
US6825134B2 (en) 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
JP3937892B2 (ja) 2002-04-01 2007-06-27 日本電気株式会社 薄膜形成方法および半導体装置の製造方法
US7439191B2 (en) 2002-04-05 2008-10-21 Applied Materials, Inc. Deposition of silicon layers for active matrix liquid crystal display (AMLCD) applications
US6846516B2 (en) 2002-04-08 2005-01-25 Applied Materials, Inc. Multiple precursor cyclical deposition system
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US6869838B2 (en) 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
US20030235961A1 (en) 2002-04-17 2003-12-25 Applied Materials, Inc. Cyclical sequential deposition of multicomponent films
US20030213560A1 (en) 2002-05-16 2003-11-20 Yaxin Wang Tandem wafer processing system and process
US20030215570A1 (en) 2002-05-16 2003-11-20 Applied Materials, Inc. Deposition of silicon nitride
US6716719B2 (en) 2002-05-29 2004-04-06 Micron Technology, Inc. Method of forming biasable isolation regions using epitaxially grown silicon between the isolation regions
US7105891B2 (en) 2002-07-15 2006-09-12 Texas Instruments Incorporated Gate structure and method
US6723658B2 (en) 2002-07-15 2004-04-20 Texas Instruments Incorporated Gate structure and method
US7449385B2 (en) 2002-07-26 2008-11-11 Texas Instruments Incorporated Gate dielectric and method
US6919251B2 (en) 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
US7186630B2 (en) 2002-08-14 2007-03-06 Asm America, Inc. Deposition of amorphous silicon-containing films
KR100542736B1 (ko) 2002-08-17 2006-01-11 삼성전자주식회사 원자층 증착법을 이용한 산화막의 형성방법 및 이를이용한 반도체 장치의 캐패시터 형성방법
US7199023B2 (en) 2002-08-28 2007-04-03 Micron Technology, Inc. Atomic layer deposited HfSiON dielectric films wherein each precursor is independendently pulsed
US6759286B2 (en) 2002-09-16 2004-07-06 Ajay Kumar Method of fabricating a gate structure of a field effect transistor using a hard mask
US6998305B2 (en) 2003-01-24 2006-02-14 Asm America, Inc. Enhanced selectivity for epitaxial deposition
US7098141B1 (en) 2003-03-03 2006-08-29 Lam Research Corporation Use of silicon containing gas for CD and profile feature enhancements of gate and shallow trench structures
JP3872027B2 (ja) 2003-03-07 2007-01-24 株式会社東芝 クリーニング方法及び半導体製造装置
US20040226911A1 (en) 2003-04-24 2004-11-18 David Dutton Low-temperature etching environment
CN100454200C (zh) 2003-06-09 2009-01-21 喜开理株式会社 相对压力控制系统和相对流量控制系统
US6982433B2 (en) 2003-06-12 2006-01-03 Intel Corporation Gate-induced strain for MOS performance improvement
EP1519420A2 (de) 2003-09-25 2005-03-30 Interuniversitaire Microelectronica Centrum vzw ( IMEC) Halbleiterbauelement mit mehrfachem Gate und diesbezügliches Herstellungsverfahren
US7166528B2 (en) * 2003-10-10 2007-01-23 Applied Materials, Inc. Methods of selective deposition of heavily doped epitaxial SiGe
JP2005167064A (ja) 2003-12-04 2005-06-23 Sharp Corp 不揮発性半導体記憶装置
US7045432B2 (en) 2004-02-04 2006-05-16 Freescale Semiconductor, Inc. Method for forming a semiconductor device with local semiconductor-on-insulator (SOI)
US7071117B2 (en) 2004-02-27 2006-07-04 Micron Technology, Inc. Semiconductor devices and methods for depositing a dielectric film
US7230274B2 (en) 2004-03-01 2007-06-12 Cree, Inc Reduction of carrot defects in silicon carbide epitaxy
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US20050241671A1 (en) 2004-04-29 2005-11-03 Dong Chun C Method for removing a substance from a substrate using electron attachment
KR100625175B1 (ko) 2004-05-25 2006-09-20 삼성전자주식회사 채널층을 갖는 반도체 장치 및 이를 제조하는 방법
US7579280B2 (en) 2004-06-01 2009-08-25 Intel Corporation Method of patterning a film
US7396743B2 (en) 2004-06-10 2008-07-08 Singh Kaushal K Low temperature epitaxial growth of silicon-containing films using UV radiation
US7361563B2 (en) 2004-06-17 2008-04-22 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device using a selective epitaxial growth technique
KR100607409B1 (ko) 2004-08-23 2006-08-02 삼성전자주식회사 기판 식각 방법 및 이를 이용한 반도체 장치 제조 방법
TWI267951B (en) * 2004-09-30 2006-12-01 Taiwan Semiconductor Mfg A device having multiple silicide types and a method for its fabrication
US7560322B2 (en) 2004-10-27 2009-07-14 Northrop Grumman Systems Corporation Method of making a semiconductor structure for high power semiconductor devices
US7682940B2 (en) * 2004-12-01 2010-03-23 Applied Materials, Inc. Use of Cl2 and/or HCl during silicon epitaxial film formation
US7312128B2 (en) * 2004-12-01 2007-12-25 Applied Materials, Inc. Selective epitaxy process with alternating gas supply
US7560352B2 (en) * 2004-12-01 2009-07-14 Applied Materials, Inc. Selective deposition
US7235492B2 (en) 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US7816236B2 (en) 2005-02-04 2010-10-19 Asm America Inc. Selective deposition of silicon-containing films
CN101283121B (zh) 2005-10-05 2012-10-03 应用材料公司 外延薄膜形成的方法与装置
WO2007112058A2 (en) 2006-03-24 2007-10-04 Applied Materials, Inc. Carbon precursors for use during silicon epitaxial firm formation
US7674337B2 (en) 2006-04-07 2010-03-09 Applied Materials, Inc. Gas manifolds for use during epitaxial film formation
US20070286956A1 (en) 2006-04-07 2007-12-13 Applied Materials, Inc. Cluster tool for epitaxial film formation
US7588980B2 (en) 2006-07-31 2009-09-15 Applied Materials, Inc. Methods of controlling morphology during epitaxial layer formation
DE112007001814T5 (de) * 2006-07-31 2009-06-04 Applied Materials, Inc., Santa Clara Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten

Also Published As

Publication number Publication date
TWI379347B (en) 2012-12-11
US8029620B2 (en) 2011-10-04
CN101496153A (zh) 2009-07-29
JP5090451B2 (ja) 2012-12-05
CN103981568A (zh) 2014-08-13
TW200818274A (en) 2008-04-16
KR20090037468A (ko) 2009-04-15
KR101160930B1 (ko) 2012-06-29
WO2008016650A3 (en) 2008-04-10
JP2009545886A (ja) 2009-12-24
WO2008016650A2 (en) 2008-02-07
US20080022924A1 (en) 2008-01-31

Similar Documents

Publication Publication Date Title
DE112007001814T5 (de) Verfahren zum Bilden kohlenstoffhaltiger Siliziumepitaxieschichten
DE102008050511B4 (de) Selektive Bildung einer Silizium-Kohlenstoff-Epitaxialschicht
KR102239078B1 (ko) 비정질 실리콘이 충진된 갭을 갖는 반도체 장치 및 형성 방법
TWI400744B (zh) 含矽與碳磊晶層之形成
DE112007001813T5 (de) Verfahren zum Steuern der Morphologie während der Bildung einer epitaktischen Schicht
DE60223662T2 (de) Abscheidungsverfahren auf mischsubstraten mittels trisilan
US9312131B2 (en) Selective epitaxial formation of semiconductive films
DE112006000151B4 (de) Herstellungsverfahren für CMOS Transistsorübergangsbereiche, die durch ein CVD Ätzen gebildet sind und eine Ablagerungsabfolge in ein und derselben Kammer
JP5145672B2 (ja) 半導体装置の製造方法
TWI383435B (zh) 含矽磊晶層之形成
EP1908099B1 (de) Halbleitersubstrat sowie verfahren und maskenschicht zur herstellung eines freistehenden halbleitersubstrats mittels der hydrid-gasphasenepitaxie
DE10392313T5 (de) Auf Galliumnitrid basierende Vorrichtungen und Herstellungsverfahren
DE112016001675B4 (de) Verfahren zur Erhöhung der Wachstumsrate für ein selektives Expitaxialwachstum
CN100350561C (zh) 制作亚稳绝缘体上sige衬底材料的方法及衬底材料
US11545357B2 (en) Formation of a Ga-doped SiGe and B/Ga-doped SiGe layers
US8822312B2 (en) Method of forming high growth rate, low resistivity germanium film on silicon substrate
EP2130214B1 (de) Selektives wachstum von polykristallinem siliziumhaltigen halbleitermaterial auf siliziumhaltiger halbleiteroberfläche
EP2695180B1 (de) Verfahren zur herstellung eines iii/v-si-templats
DE102004060633A1 (de) Halbleiterlegierung mit einer geringen Oberflächenrauheit, und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R012 Request for examination validly filed

Effective date: 20140717

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee