DE112004002466T5 - Verfahren und Vorrichtung zur verbesserten Energieführung - Google Patents

Verfahren und Vorrichtung zur verbesserten Energieführung Download PDF

Info

Publication number
DE112004002466T5
DE112004002466T5 DE112004002466T DE112004002466T DE112004002466T5 DE 112004002466 T5 DE112004002466 T5 DE 112004002466T5 DE 112004002466 T DE112004002466 T DE 112004002466T DE 112004002466 T DE112004002466 T DE 112004002466T DE 112004002466 T5 DE112004002466 T5 DE 112004002466T5
Authority
DE
Germany
Prior art keywords
metal
passivation
layer
metal line
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE112004002466T
Other languages
English (en)
Other versions
DE112004002466B4 (de
Inventor
Mark Aloha Bohr
Bob Portland Martell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112004002466T5 publication Critical patent/DE112004002466T5/de
Application granted granted Critical
Publication of DE112004002466B4 publication Critical patent/DE112004002466B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H01L2224/14051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Abstract

Vorrichtung mit:
– einem Plättchen mit einer oberen Metallschicht, wobei die obere Metallschicht zumindest eine erste Metallleitung und eine zweite Metallleitung umfaßt;
– einer die obere Metallschicht bedeckenden Passivierungsschicht;
– einem C4-Höcker auf der Passivierungsschicht; und
– einer ersten Passivierungsöffnung und einer zweiten Passivierungsöffnung, wobei die erste Passivierungsöffnung zur Verbindung der ersten Metallleitung mit dem C4-Höcker und die zweite Passivierungsöffnung zur Verbindung der zweiten Metallleitung mit dem C4-Höcker dient.

Description

  • Hintergrund der Erfindung
  • 1. Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich allgemein auf das Gebiet des Halbleiterpackens und insbesondere auf die Verbindung zwischen einem C4-Höcker und einem Halbleiterplättchen.
  • 2. Diskussion des verwandten Standes der Technik
  • Gegenwärtig ist ein Halbleiterplättchen mit einer Flip-Chip-Baugruppe mittels eines zweidimensionalen Felds von C4-Höckern verbunden. Energie wird durch die Baugruppe über diese C4-Höcker zum Plättchen geleitet. Energie wird weiterhin von diesen C4-Höckern zu verschiedenen Teilen des Plättchens durch Metallverbindungsleitungen in den oberen Metallschichten des Plättchens verteilt.
  • 1 veranschaulicht die Verbindung zwischen einem C4-Höcker 102 und der obersten Metallschicht des Plättchens 100. Diese Verbindung erfolgt gegenwärtig durch einen einzelne Passivierungsöffnung, wie in 1 veranschaulicht. Der C4-Höcker 102 ist mit einer Metallleitung 104 in der oberen Metallschicht durch eine einzelne Passivierungsöffnung 106 verbunden. Typischerweise besitzt der C4-Höcker 102 einen Durchmesser von 110 Mikrometern. Die Leitungen der oberen Metallschicht sind 20 Mikrometer breit und die Passivierungsöffnung besitzt einen Bereich von ungefähr 256 Quadratmikrometern (16μm × 16μm).
  • Energie wird durch eine Anzahl von Metallschichten durch das Plättchen geleitet. Die zwei obersten Metallschichten sind in 1 veranschaulicht. Die Metallleitungen 104 auf der oberen Metallschicht verteilen Energie an Metallleitungen auf unteren Metallschichten einschließlich Metallleitungen 112 auf der oberen-1 bzw. zweitoberen Metallschicht. Somit läuft Energie von einem C4-Höcker 102 durch eine einzelne Passivierungsöffnung 106 zu einer oberen Metallleitung 104 in dem Plättchen und wird dann zu den zweitoberen Metallleitungen 112 und anderen unteren Metallleitungen geleitet.
  • Stromdichte und die Fähigkeit des Energieversorgungsnetzes Strom zuverlässig auszuliefern ist eine Funktion des Metallstapels und der EM(Elektromigration-)-Fähigkeiten der Metalle und Wege in dem Metallstapel. Gegenwärtig können EM-Erfordernisse auf zahlreichen Wegen gelöst werden. Beispielsweise kann für eine einzelne Passivierungsöffnungsverbindung, wenn eine Stromzusammendrängung bzw. Stromverdichtung EM-Ränder bzw. -Grenzen überschreitet, eine zusätzliche Metallschicht zum Metallstapel hinzugefügt werden, um die Stromverdichtung zu verringern, jedoch kann dies die Herstellungskosten erhöhen. Eine andere Alternative, die verwendet werden kann, um die Stromverdichtung zu verringern, besteht darin, eine dickere Metallschicht zu verwenden oder den Abstand der Metallleitungen zu vergrößern. Diese Alternative kann zu einer unerwünschten Verringerung einer Signalleitfähigkeit führen. Eine weitere Option ist eine Dotierung der Metallschichten, um größere EM-Grenzen zu erlauben. Eine Dotierung der Metallschichten kann den Widerstand der Metallleitungen erhöhen, was unerwünscht ist.
  • Kurzbeschreibung der Zeichnung
  • 1 ist eine Veranschaulichung einer Draufsicht eines Felds von mit der oberen Metallschicht einen Plättchens verbundenen C4-Höckern.
  • 2 ist eine Veranschaulichung einer Draufsicht eines mit der oberen Metallschicht des Plättchens verbundenen C4-Höckers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 3 ist eine Veranschaulichung einer Draufsicht eines mit der oberen Metallschicht des Plättchens verbundenen C4-Höckers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 4 ist eine Veranschaulichung einer Querschnittansicht eines mit der oberen Metallschicht des Plättchens verbundenen C4-Höckers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 5 ist eine Veranschaulichung einer Draufsicht eines Felds von mit der oberen Metallschicht des Plättchens verbundenen C4-Höckern gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 6 ist eine Veranschaulichung einer Querschnittansicht von ein Plättchen mit einer Baugruppe verbindenden C4-Höckern gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • 7 ist ein Ablaufdiagramm, das ein Verfahren gemäß einem Ausführungsbeispiel der Erfindung veranschaulicht.
  • Genaue Beschreibung der vorliegenden Erfindung
  • In der folgenden Beschreibung werden zahlreiche bestimmte Einzelheiten dargelegt, wie beispielsweise genaue Verarbeitungsschritte, um ein tiefes Verständnis der vorliegenden Erfindung auszubilden. Es ist jedoch für den Fachmann offensichtlich, daß diese bestimmten Einzelheiten nicht verwendet werden müssen, um die vorliegende Erfindung anzuwenden. In anderen Beispielen wurden wohlbekannte Komponenten oder Verfahren nicht genau beschrieben, um ein unnötiges Unklarmachen der vorliegenden Erfindung zu vermeiden.
  • Es ist ein Verfahren zum Verbinden eines einzelnen C4-Höckers mit mehreren Metallleitungen auf der oberen Metallschicht eines Plättchens durch mehrere Passivierungsöffnungen ebenso wie Verfahren zum Bilden dieser Verbindung beschrieben. Die Verwendung von mehreren Passivierungsöffnungen, um einen einzelnen C4-Höcker zu verbinden, kann einen elektrischen Widerstand zwischen dem Plättchen und der Baugruppe verringern. Eine Stromverdichtung und ein IR(Spannungs-)-Abfall auf unteren Metallschichten kann durch die Verwendung von mehreren Passivierungsöffnungen auch verringert werden. Eine zusätzliche Metallschicht kann nicht erforderlich sein, um die Stromverdichtung oder den IR-Abfall zu verringern.
  • 2 veranschaulicht einen Draufsicht auf ein Plättchen 200 mit einem an dem Plättchen befestigten C4-Höcker gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. In einem Ausführungsbeispiel der vorliegenden Erfindung kann der C4-Höcker aus Lot bestehen. In einem anderen Ausführungsbeispiel der vorliegenden Erfindung kann der C4- Höcker aus einem anderen leitfähigen Material, wie beispielsweise Kupfer bestehen. Der C4-Höcker kann einen Durchmesser von ungefähr 110μm haben. Der C4-Höcker 202 kann mit mehreren Metallleitungen 204 der oberen Schicht durch Passivierungsöffnungen 206 in der Passivierungsschicht verbunden sein. Die Dimensionen jeder der zwei Passivierungsöffnungen unter dem C4-Höcker können einander ungefähr gleiche Größe besitzen, jedoch können sie ebenso verschiedene Größen besitzen. In einem Ausführungsbeispiel kann jede der zwei Passivierungsöffnungen unter dem C4-Höcker ungefähr 6μm breit mal 30μm lang sein. Die Passierungsöffnungen kann schmaler als die Breite der Metallleitung 204 sein. Der Gesamtbereich beider Passivierungsöffnungen kann ungefähr 360μm2 betragen. Eine Passivierungsöffnung 206 kann für jede Metallleitung 204 ausgebildet sein, mit der der C4-Höcker verbindet. Die Metallleitungen 204 in der oberen Metallschicht können im wesentlichen parallel zueinander verlaufen. In einem Ausführungsbeispiel der vorliegenden Erfindung sind die Metallleitungen der oberen Schicht ungefähr 10μm breit und um ungefähr 50μm voneinander getrennt. Die Metallleitungen 204 können aus Kupfer oder anderem leitfähigen Material bestehen.
  • Die Verwendung von mehreren Passierungsöffnungen zur Verbindung des C4-Höckers mit mehreren Metallleitungen kann die Gesamtverbindungsfläche zwischen dem C4-Höcker und den Metallleitungen verglichen mit der Verwendung einer einzelnen Passivierungsöffnung und einer einzelnen Metallleitung vergrößern. Diese Vergrößerung des Gesamtverbindungsbereichs kann effektiv den elektrischen Widerstand zwischen der Baugruppe und dem Plättchen verringern.
  • 3 veranschaulicht ein anderes Ausführungsbeispiel der vorliegenden Erfindung. Zwei oder mehr Passivierungsöffnungen 206 können verwendet werden, um den C4-Höcker 202 mit einer einzelnen Metallleitung 204 zu verbinden. Dies kann effektiv den Widerstand zwischen der Baugruppe und dem Plättchen durch Vergrößerung des Gesamtverbindungsbereichs zwischen dem C4-Höcker und der Metallleitung verringern.
  • Jede der Passivierungsöffnungen 206 kann dieselbe Größe besitzen oder sie können verschiedene Größen besitzen. Während die Passivierungsöffnungen 206 im Hinblick zueinander in 3 vertikal ausgerichtet gezeigt sind, können die Passivierungsöffnungen 206 auch im Hinblick zueinander horizontal ausgerichtet sein, wie beispielsweise in einer Seitean-Seite-Passivierungsöffnungs-Konfiguration.
  • 4 veranschaulicht eine Querschnittansicht des Plättchens gemäß 2. Das Plättchen 200 enthält ein Substrat 201 und Metallleitungen 204 der oberen Metallschicht. Das Plättchen kann auch mehrere zusätzliche Metallleitungen der unteren Schicht enthalten, wie beispielsweise eine obere-1 bzw. zweitobere Metallleitung 212. Metallleitungen innerhalb des Metallstapels sind miteinander über Durchgangslöcher 213 verbunden. Die Durchgangslöcher 213 verbinden Metallleitungen 204 der oberen Schicht mit der zweitoberen Metallleitung 212. Integrierte Schaltungen 250, wie beispielsweise Transistoren oder Kondensatoren, können innerhalb des Substrats 201 gebildet sein. Die integrierten Schaltungen können mit einer Metallschicht in dem Metallstapel durch Durchgangslöcher 213 verbunden sein.
  • Eine auf der obersten Fläche des Plättchens 200 gebildete Passivierungsschicht 210 schützt die Oberfläche des Plättchens vor externer Verschmutzung und Staub. Die Öffnungen 206 sind in der Passivierungsschicht derart gebildet, daß der C4-Höcker 202 mit mehreren Metallleitungen 204 der oberen Schicht verbunden werden können. In einem Ausführungsbeispiel der vorliegenden Erfindung kann ein C4-Höcker über zwei Passivierungsöffnungen angeordnet sein, so daß er mit zwei Metallleitungen verbinden kann. In anderen Ausführungsbeispielen kann der C4-Höcker durch mehr als zwei Passivierungsöffnungen mit mehr als zwei Metallleitungen verbunden sein. Zumindest eine Passivierungsöffnung kann ausgebildet sein, um den C4-Höcker mit jeder Metallleitung zu verbinden. In einem anderen Ausführungsbeispiel können mehrere Passivierungsöffnungen ausgebildet sein, um den C4-Höcker mit jeder Metallleitung zu verbinden. In einem Ausführungsbeispiel kann Ball-Limiting-bzw. kugelbegrenzende Metallurgie (BLM) 215 unterhalb des C4-Höckers vorhanden sein. Die BLM-Schicht(en) können aus Materialien einschließlich Titan, Vanadium, Aluminium oder Nitrid bestehen, sind aber nicht darauf beschränkt.
  • 5 veranschaulicht eine Draufsicht eines Plättchens 500 mit einem Hochenergiebereich und einem Niedrigenergiebereich gemäß einem Ausführungsbeispiel. In dem Hochenergiebereich des Plättchens werden die mehreren Passivierungsöffnungen 510 verwendet, um jeden C4-Höcker 503 mit mehreren Metallleitungen, 508A oder 508B, auf der oberen Metallschicht des Plättchens für Energieversorgungs- und Masseverbindungen zu verbinden. Die Hochenergiebereiche des Plättchens können als diese Bereiche definiert sein, für die eine niedrigere Stromdichte in dem lokalen Bereich rund um die C4-Höcker und in der darunter liegenden Metallschicht wünschenswert sind. Die Hochenergiebereiche des Plättchens besit zen typischerweise eine Stromdichte die 3- oder 4-mal größer als die Stromdichte in den Niedrigenergiebereichen des Plättchens ist.
  • Ausführungsbeispiele der vorliegenden Erfindung verringern die Stromdichte und Stromzusammendrängung bzw. Stromverdichtung in der oberen Metallschicht ebenso wie in der Metallschicht direkt unter der oberen Metallschicht des Plättchens. Wenn beispielsweise für ein Plättchen mit 8 Metallschichten eine Stromverdichtung EM(Elektromigrations-)-Ränder bzw. -Grenzen auf der siebenten Metallschicht überschreitet, ist es wünschenswert, mehrere Passivierungsöffnungen zu verwenden, um den C4-Höcker mit mehreren Metallleitungen auf der oberen (achten) Metallschicht zu verbinden. Wo mehrere Passivierungsöffnungen verwendet werden, um einen einzelnen C4-Höcker mit mehreren Metallleitungen auf der oberen Metallschicht zu verbinden, kann eine Stromverdichtung um bis zu 90% verringert werden. Die höheren Energiebereiche des Plättchens können auch als diese Bereiche definiert sein, für die ein verringerter IR-Abfall wünschenswert ist. Ausführungsbeispiele der vorliegenden Erfindung erlauben eine Verringerung beim IR-Abfall für Bereiche des Plättchens, in denen mehrere Passivierungsöffnungen verwendet werden, um den C4-Höcker mit mehreren Metallleitungen auf der oberen Metallschicht zu verbinden. Simulationen zeigen eine Verbesserung in der Größenordnung von so viel wie 60% in dem IR-Abfall. Diese Verbesserung wird durch eine Verringerung des Widerstands für die oberen zwei Metallschichten aufgrund der vergrößerten Passivierungsöffnung(en) verursacht.
  • In einem Ausführungsbeispiel sind in dem Hochenergiebereich des Plättchens angeordnete C4-Höcker 503 jeder mit zwei schmalen Metallleitungen 508A oder 508B auf der oberen Metallschicht durch zwei Passivierungsöffnungen 510 verbunden. In einem bestimmten Ausführungsbeispiel der vorliegenden Erfindung kann jede Passivierungsöffnung 510, die einen einzelnen C4-Höcker mit zwei schmalen Metallleitungen verbindet, ungefähr eine Größe von 6μm × 30μm aufweisen oder einen Gesamtbereich von ungefähr 360μm2. Somit können in dem Hochenergiebereich des Plättchens Ausführungsbeispiele der vorliegenden Erfindung verwendet werden, um den Gesamtbereich der Verbindung zwischen dem C4-Höcker und dem Plättchen verglichen mit dem Bereich der Verbindung in dem Niedrigenergie zu erhöhen.
  • Energieversorgung (Vcc) und Masse (Vss) in dem Hochenergiebereich 520 des Plättchens werden zu dem Plättchen auf wechselweisen Paaren von schmalen oberen Metallleitun gen 508A und 508B verteilt. Die schmalen Metallleitungen 508A sind Stromschienen (Vcc) und die schmalen Metallleitungen 508B sind Masseschienen (Vss). In dem Hochenergiebereich verlaufen die schmalen Metallleitungen 508A und 508B im wesentlichen parallel zueinander und sind ungefähr 10μm breit. Der Abstand zwischen den schmalen Metallleitungen 508A und zwischen den schmalen Metallleitungen 508B kann zwischen 20 und 70μm betragen und insbesondere ungefähr gleich 50μm sein. Die Metallleitungen 508 verteilen Energie zu den unteren Metallschichten einschließlich der Metallleitungen 512. Die Metallleitungen 512 auf der zweitoberen Metallschicht liegen direkt unterhalb der oberen Metallschicht und verlaufen im wesentlichen senkrecht zu den Metallleitungen 508 der oberen Schicht. In den Hochenergiebereichen des Plättchens muß Energie einen Abstand gleich DH auf den zweitobersten Metallleitungen 512 zwischen Vcc- und Vss-C4-Höckern der oberen Schicht durchlaufen, um den Strompfad zu vervollständigen. In einem Ausführungsbeispiel kann dieser Abstand ungefähr 114μm sein. Somit durchläuft Energie in dem Hochenergiebereich, in dem mehrere Passivierungsöffnungen unter jedem C4-Höcker verwendet werden, über einen Abstand auf den zweitoberen Metallleitungen 30% kürzer als der, der bei Verwendung einer einzelnen Passivierungsöffnung erreicht werden kann. Da der Abstand, den Energie auf der zweitoberen Metallschicht durchlaufen muß, durch die Verwendung von mehreren Passivierungsöffnungen, um einen C4-Höcker mit mehreren Metallleitungen zu verbinden, bedeutend verringert werden kann, werden sowohl der IR(Spannungs-)-Abfall als auch die Stromverdichtung in der zweitoberen Metallschicht verringert. Wenn zusätzlich eine Topologie mit mehreren Passivierungsöffnungen verwendet wird, kann die Breite der zweitoberen Metallleitungen 512 um ungefähr 30% verringert werden, um effektiv Energie zum Plättchen zu leiten. Dies erlaubt ein Leiten einer größeren Anzahl von Signalen auf der zweitoberen Metallschicht.
  • In einem Ausführungsbeispiel kann das Plättchen 500 auch einen Niedrigenergiebereich enthalten. Niedrigenergiebereiche sind diese Bereiche, in denen bestimmt wurde, daß die EM-Grenzen und der IR-Abfall angemessen sind und somit die EM-Grenzen und der IR-Abfall keine Verringerung erfordern. In Niedrigenergiebereichen kann eine einzelne Passivierungsöffnung 506 verwendet werden, um jeden C4-Höcker 502 mit einer einzelnen Metallleitung 504A oder 504B, auf der oberen Metallschicht des Plättchens für Energieversorgungs- und Masseverbindungen zu verbinden. Einzelne Passivierungsöffnungen können auch für C4-Höcker verwendet werden, die mit I/O-Signalen auf dem Plättchen verbunden sind. In einem Ausführungsbeispiel der vorliegenden Erfindung kann jede Passivierungsöffnung 506, die einen einzelnen C4-Höcker mit einer einzelnen breiten Metallleitung verbindet, ungefähr eine Größe von 16μm × 16μm besitzen oder ungefähr 256μm2. Energieversorgung und Masse in dem Niedrigenergiebereich 510 des Plättchens werden auf dem Plättchen auf wechselweisen breiten oberen Metallleitungen 504A und 504B verteilt. Die breiten Metallleitungen 504A sind Stromschienen (Vcc) und die breiten Metallleitungen 504B sind Masseschienen (Vss). In den Niedrigenergiebereichen des Plättchens muß Energie einen Abstand gleich DL auf der zweitoberen Metallleitung 512 zwischen Vcc- und Vss-C4-Höckern der oberen Schicht durchlaufen. In einem Ausführungsbeispiel kann dieser Abstand ungefähr 160 bis 170μm betragen. In dem Niedrigenergiebereich können Metallleitungen 504A und 504B im wesentlichen parallel zueinander verlaufen und können ungefähr 20μm breit sein. Der Abstand der breiten Metallleitungen 504 kann ungefähr 70 bis 75μm betragen. Die Metallleitungen 504 verteilen Energie an die unteren Metallschichten einschließlich der Metallleitungen 512. Die Metallleitungen 512 auf der zweitoberen Metallschicht liegen direkt unterhalb der oberen Metallschicht und verlaufen im wesentlichen senkrecht zu den Metallleitungen 504 der oberen Schicht.
  • 6 veranschaulicht eine Querschnittansicht eines Plättchens und einer Baugruppe gemäß einem Ausführungsbeispiel der vorliegenden Erfindung. Die C4-Höcker 602 und 603 verbinden die Flip-Chip-Baugruppe 620 mit dem Plättchen 600. Energie kann von der Flip-Chip-Baugruppe 620 durch den C4-Höcker und durch die Passivierungsöffnung(en) unterhalb des C4-Höckers zu mehreren Metallleitungen der oberen Schicht verteilt werden. Energie kann weiter durch das Plättchen von der Metallleitung der oberen Metallschicht zu zusätzlichen Metallschichten unterhalb der oberen Metallschicht einschließlich der zweitoberen Metallschicht 612 verteilt werden. Die zweitobere Metallschicht 612 ist mit Leitungen 608 der oberen Metallschicht durch Durchgangslöcher 613 verbunden.
  • Mehrere Passivierungsöffnungen 610 können verwendet werden, um jeden C4-Höcker 603 mit mehreren Metallleitungen 608 auf der oberen Metallschicht des Plättchens für Energieversorgungs- und Masseverbindungen in den Hochenergiebereichen des Plättchens zu verbinden, wie vorstehend unter Bezugnahme auf 5 beschrieben. Die einzelnen Passivierungsöffnungen 606 können verwendet werden, um den C4-Höcker 602 mit einer einzelnen Metallleitung 604 auf der oberen Metallschicht des Plättchens 600 für Energieversorgungs- und Masseverbindungen in Niedrigenergiebereichen zu verbinden, wie vorstehend beschrie ben. Einzelne Passivierungsöffnungen können auch für C4-Höcker verwendet werden, die mit I/O-Signalen auf dem Plättchen verbunden sind.
  • 7 ist ein Ablaufdiagramm 700, das ein Verfahren gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt. Zuerst wird, wie in einem Block 710 dargelegt, eine Passivierungsschicht auf der obersten Fläche eines Halbleiterplättchens gebildet. Das Halbleiterplättchen kann Metallleitungen, integrierte Schaltungen oder andere Schaltungselemente darin enthalten. Die Passivierungsschicht kann auf der oberen Fläche des Plättchens aufgewachsen oder aufgebracht werden.
  • Als nächstes können, wie in einem Block 720 dargelegt, Passivierungsöffnungen in der Passivierungsschicht gebildet werden. Die Passivierungsöffnungen können durch ein Mit-Muster-Versehen unter Verwendung eines herkömmlichen Lithographieverfahrens gebildet werden. Die Passivierungsöffnungen können irgendeine Form oder Größe besitzen, solange sie nicht größer als der C4-Höcker sind, der die Passivierungsöffnung bedeckt. In Ausführungsbeispielen können die Passivierungsöffnungen eine quadratische, rechteckige, achteckige oder kreisförmige Form aufweisen. Die Passivierungsöffnungen können eine Größe im Bereich von ungefähr 50μm2 bis 500μm2 besitzen. Wenn sie gebildet werden, können die Passivierungsöffnungen Metallleitungen auf der oberen Metallschicht des Plättchens freilegen.
  • Nach der Bildung der Passivierungsöffnungen kann eine Vielzahl von C4-Höckern auf der oberen Fläche des Plättchens über der Passivierungsschicht angeordnet werden, wie in Block 730 dargelegt. In den Bereichen mit hoher Energie kann, wie vorstehend beschrieben, jeder C4-Höcker zumindest zwei Passivierungsöffnungen abdecken und kann mit zumindest zwei Metallleitungen der oberen Schicht verbinden. In Bereichen mit niedriger Energie oder für I/O-Signale kann jeder C4-Höcker nur eine Passivierungsöffnung bedecken und mit nur einer Metallleitung der oberen Schicht verbinden.
  • Schließlich kann eine Baugruppe, wie in Block 740 dargelegt, über dem Plättchen und den C4-Höckern angeordnet werden, so daß die C4-Höcker das Plättchen elektrisch mit der Baugruppe verbinden.
  • Die vorliegende Erfindung kann mit verschiedenen Veränderungen und Ersetzungen gegenüber den veranschaulichten Ausführungsbeispielen verwirklicht werden. Beispielsweise können, wenn Halbleitertechnologien auf noch kleinere Dimensionen herunterskalieren, die hier erwähnten Dimensionen ebenso herunterskaliert werden. Obwohl bestimmte Ausführungsbeispiele, einschließlich bestimmter Parameter, Verfahren und Materialien beschrieben wurden, ist für den Fachmann und den, der von dieser Offenbarung profitiert, offensichtlich, daß verschiedene andere Veränderungen in den Einzelheiten, Materialien und Anordnungen der Materialien und Schritte, die beschrieben und veranschaulicht wurden, um die Natur dieser Erfindung zu erklären, ohne Abweichung von den Prinzipien und dem Schutzumfang dieser Erfindung, wie in den angefügten Ansprache ausgedrückt, erfolgen können.
  • Zusammenfassung:
  • Eine Vorrichtung mit: einem Plättchen mit einer oberen Metallschicht, wobei die obere Metallschicht aus zumindest einer ersten Metallleitung und einer zweiten Metallleitung besteht; einer die obere Metallschicht bedeckenden Passivierungsschicht; einem C4-Höcker auf der Passivierungsschicht; und einer ersten Passivierungsöffnung und einer zweiten Passivierungsöffnung in der Passivierungsschicht, wobei die erste Passierungsöffnung zum Verbinden der ersten Metallleitung mit dem C4-Höcker und die zweite Passivierungsöffnung zum Verbinden der zweiten Metallleitung mit dem C4-Höcker ausgebildet ist.

Claims (32)

  1. Vorrichtung mit: – einem Plättchen mit einer oberen Metallschicht, wobei die obere Metallschicht zumindest eine erste Metallleitung und eine zweite Metallleitung umfaßt; – einer die obere Metallschicht bedeckenden Passivierungsschicht; – einem C4-Höcker auf der Passivierungsschicht; und – einer ersten Passivierungsöffnung und einer zweiten Passivierungsöffnung, wobei die erste Passivierungsöffnung zur Verbindung der ersten Metallleitung mit dem C4-Höcker und die zweite Passivierungsöffnung zur Verbindung der zweiten Metallleitung mit dem C4-Höcker dient.
  2. Vorrichtung nach Anspruch 1, wobei die ersten und zweiten Metallleitungen aus Kupfer bestehen.
  3. Vorrichtung nach Anspruch 1, wobei der C4-Höcker aus Lot besteht:
  4. Vorrichtung nach Anspruch 1, wobei der C4-Höcker aus einem leitfähigen Material besteht.
  5. Vorrichtung nach Anspruch 1, wobei der C4-Höcker einen Durchmesser von weniger als 120μm aufweist.
  6. Vorrichtung nach Anspruch 1, wobei die erste Metallleitung und die zweite Metallleitung im wesentlichen parallel zueinander sind.
  7. Vorrichtung nach Anspruch 1, wobei die erste Metallleitung und die zweite Metallleitung weniger als 10 μm breit sind.
  8. Vorrichtung nach Anspruch 6, wobei die erste Metallleitung und die zweite Metallleitung um weniger als 50μm voneinander getrennt sind.
  9. Vorrichtung mit: – einem Plättchen mit einer oberen Metallschicht, wobei die obere Metallschicht zumindest eine erste Metallleitung und eine zweite Metallleitung umfaßt; – einer die obere Metallschicht bedeckenden Passivierungsschicht, wobei die Passivierungsschicht eine Vielzahl von Passivierungsöffnungen enthält; und – einer Vielzahl von auf der Passivierungsschicht angeordneten C4-Höckern, wobei jeder der Vielzahl von C4-Höckern zumindest zwei Passivierungsöffnungen bedeckt und mit zumindest der ersten Metallleitung und der zweiten Metallleitung verbindet.
  10. Vorrichtung nach Anspruch 9, weiterhin mit einer zweiten Metallschicht direkt unterhalb der oberen Metallschicht
  11. Vorrichtung nach Anspruch 9, wobei die zweite Metallschicht eine Vielzahl von Metallleitungen umfaßt, die im wesentlichen senkrecht zu der ersten Metallleitung und der zweiten Metallleitung verläuft.
  12. Vorrichtung nach Anspruch 11, wobei die erste Metallleitung, die zweite Metallleitung und die Vielzahl von Metallleitungen aus Kupfer besteht.
  13. Vorrichtung nach Anspruch 9, wobei jeder der Vielzahl von C4-Höckern aus einem leitfähigen Material besteht.
  14. Vorrichtung nach Anspruch 9, wobei jeder der Vielzahl von C4-Höckern aus Lot besteht.
  15. Vorrichtung nach Anspruch 13, wobei jeder der Vielzahl von C4-Höckern einen Durchmesser von weniger als 120μm aufweist und weniger als 75μm von einem anderen C4-Höcker angeordnet ist.
  16. Vorrichtung nach Anspruch 9, wobei die erste Metallleitung und die zweite Metallleitung im wesentlichen parallel zueinander sind.
  17. Vorrichtung nach Anspruch 9, wobei die erste Metallleitung und die zweite Metallleitung weniger als 10μm breit sind.
  18. Vorrichtung nach Anspruch 9, wobei die erste Metallleitung und die zweite Metallleitung weniger als 50μm voneinander getrennt sind.
  19. Vorrichtung mit: – einem Plättchen mit einem Hochenergiebereich, einem Niedrigenergiebereich und einer oberen Metallschicht; – einer ersten Metallleitung und einer zweiten Metallleitung auf der oberen Metallschicht in dem Hochenergiebereich; – einer dritten Metallleitung auf der oberen Metallschicht in dem Niedrigenergiebereich; – einer die obere Metallschicht bedeckenden Passivierungsschicht, wobei die Passivierungsschicht eine Vielzahl von Passivierungsöffnungen enthält; – einem C4-Höcker auf der Passivierungsschicht in dem Hochenergiebereich, wobei der C4-Höcker zumindest zwei Passivierungsöffnungen bedeckt und mit zumindest der ersten Metallleitung und der zweiten Metallleitung verbindet; und – einem C4-Höcker auf der Passivierungsschicht in dem Niedrigenergiebereich, wobei der C4-Höcker eine Passivierungsöffnung bedeckt und mit der dritten Metallleitung verbindet.
  20. Vorrichtung nach Anspruch 19, wobei die Metallleitungen aus Kupfer bestehen.
  21. Vorrichtung nach Anspruch 19, wobei die C4-Höcker aus Lot bestehen.
  22. Vorrichtung nach Anspruch 19, wobei die C4-Höcker aus einem leitfähigen Material bestehen.
  23. Vorrichtung nach Anspruch 19, wobei die C4-Höcker einen Durchmesser von weniger als 120μm aufweisen.
  24. Vorrichtung nach Anspruch 19, wobei die erste Metallleitung und die zweite Metallleitung jede schmaler als die dritte Metallleitung sind.
  25. Verfahren mit: – Bilden einer Passivierungsschicht auf der oberen Fläche einer Halbleitereinrichtung, wobei die obere Fläche der Halbleitereinrichtung eine Vielzahl von Metallleitungen enthält; – Bilden einer Vielzahl von Passivierungsöffnungen in der Passivierungsschicht, um Teile jeder der Vielzahl von Metallleitungen freizulegen; und – Anordnen eines C4-Höckers derart auf der Passivierungsschicht, daß der C4-Höcker über zumindest zwei der Vielzahl von Passivierungsöffnungen angeordnet ist und mit zumindest zwei der Vielzahl von Metallleitungen verbunden ist.
  26. Verfahren nach Anspruch 25, wobei die Vielzahl von Metallleitungen im wesentlichen parallel zueinander verläuft.
  27. Verfahren nach Anspruch 26, wobei die Vielzahl von Metallleitungen aus Kupfer besteht.
  28. Verfahren nach Anspruch 25, wobei jede der Vielzahl von Metallleitungen weniger als 10μm breit ist.
  29. Verfahren nach Anspruch 25, wobei jede der Vielzahl von Metallleitungen weniger als 50μm voneinander angeordnet ist.
  30. Verfahren nach Anspruch 25, wobei der C4-Höcker aus einem leitfähigen Material besteht.
  31. Verfahren nach Anspruch 25, wobei der C4-Höcker aus Lot besteht.
  32. Verfahren nach Anspruch 25, wobei der C4-Höcker einen Durchmesser von weniger als 120μm aufweist.
DE112004002466T 2003-12-17 2004-11-24 Vorrichtung und Verfahren zur verbesserten Energieführung Active DE112004002466B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/739,726 2003-12-17
US10/739,726 US7180195B2 (en) 2003-12-17 2003-12-17 Method and apparatus for improved power routing
PCT/US2004/039639 WO2005062381A2 (en) 2003-12-17 2004-11-24 Bump power connections of a semiconductor die

Publications (2)

Publication Number Publication Date
DE112004002466T5 true DE112004002466T5 (de) 2008-03-27
DE112004002466B4 DE112004002466B4 (de) 2013-08-14

Family

ID=34677691

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112004002466T Active DE112004002466B4 (de) 2003-12-17 2004-11-24 Vorrichtung und Verfahren zur verbesserten Energieführung

Country Status (6)

Country Link
US (2) US7180195B2 (de)
JP (1) JP4563400B2 (de)
CN (1) CN100477190C (de)
DE (1) DE112004002466B4 (de)
TW (1) TWI255517B (de)
WO (1) WO2005062381A2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006092046A1 (en) 2005-03-01 2006-09-08 Variation Biotechnologies Inc. Hiv vaccine composition
FR2894716A1 (fr) * 2005-12-09 2007-06-15 St Microelectronics Sa Puce de circuits integres a plots externes et procede de fabrication d'une telle puce
US20090032941A1 (en) * 2007-08-01 2009-02-05 Mclellan Neil Under Bump Routing Layer Method and Apparatus
US8212357B2 (en) * 2008-08-08 2012-07-03 International Business Machines Corporation Combination via and pad structure for improved solder bump electromigration characteristics
US8299611B2 (en) 2009-04-08 2012-10-30 International Business Machines Corporation Ball-limiting-metallurgy layers in solder ball structures
US8227926B2 (en) * 2009-10-23 2012-07-24 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US8299632B2 (en) * 2009-10-23 2012-10-30 Ati Technologies Ulc Routing layer for mitigating stress in a semiconductor die
US9214385B2 (en) 2009-12-17 2015-12-15 Globalfoundries Inc. Semiconductor device including passivation layer encapsulant
US8446006B2 (en) * 2009-12-17 2013-05-21 International Business Machines Corporation Structures and methods to reduce maximum current density in a solder ball
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US9385076B2 (en) * 2011-12-07 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with bump structure on an interconncet structure
US9245846B2 (en) 2014-05-06 2016-01-26 International Business Machines Corporation Chip with programmable shelf life
US10318694B2 (en) * 2016-11-18 2019-06-11 Qualcomm Incorporated Adaptive multi-tier power distribution grids for integrated circuits
US20180166419A1 (en) * 2016-12-12 2018-06-14 Nanya Technology Corporation Semiconductor package
US11410923B2 (en) * 2018-07-16 2022-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, integrated fan-out package and method of forming the same
CN112242375A (zh) * 2020-10-19 2021-01-19 Oppo广东移动通信有限公司 芯片和电子设备

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6016103B2 (ja) 1977-09-13 1985-04-23 セイコーエプソン株式会社 半導体集積回路
JPS5444881A (en) * 1977-09-16 1979-04-09 Nec Corp Electrode wiring structure of integrated circuit
JPS57106056A (en) 1980-12-23 1982-07-01 Mitsubishi Electric Corp Electrode structural body of semiconductor device
JPS607758A (ja) 1983-06-27 1985-01-16 Nec Corp 半導体装置
JPS6149452A (ja) 1984-08-17 1986-03-11 Matsushita Electronics Corp 半導体素子
JPS62176140A (ja) 1986-01-30 1987-08-01 Seiko Epson Corp 半導体集積回路におけるパツド形状
JPH0319248A (ja) 1989-06-15 1991-01-28 Nec Corp 半導体装置
JPH0513418A (ja) 1991-07-04 1993-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3035012B2 (ja) 1991-07-16 2000-04-17 株式会社ブリヂストン 空気入りラジアルタイヤ
JP3170758B2 (ja) * 1991-10-02 2001-05-28 富士通株式会社 半導体集積回路
JP2988075B2 (ja) * 1991-10-19 1999-12-06 日本電気株式会社 半導体装置
JPH05206198A (ja) 1992-01-29 1993-08-13 Nec Corp 半導体装置
JP3383329B2 (ja) * 1992-08-27 2003-03-04 株式会社東芝 半導体装置の製造方法
US5436412A (en) * 1992-10-30 1995-07-25 International Business Machines Corporation Interconnect structure having improved metallization
US5410184A (en) * 1993-10-04 1995-04-25 Motorola Microelectronic package comprising tin-copper solder bump interconnections, and method for forming same
US5426266A (en) * 1993-11-08 1995-06-20 Planar Systems, Inc. Die bonding connector and method
JPH07335679A (ja) 1994-06-03 1995-12-22 Fujitsu Ten Ltd アルミポストのはんだ付け構造
US5492235A (en) * 1995-12-18 1996-02-20 Intel Corporation Process for single mask C4 solder bump fabrication
US6300688B1 (en) * 1994-12-07 2001-10-09 Quicklogic Corporation Bond pad having vias usable with antifuse process technology
JPH08204136A (ja) 1995-01-31 1996-08-09 Rohm Co Ltd 半導体装置
KR100327442B1 (ko) * 1995-07-14 2002-06-29 구본준, 론 위라하디락사 반도체소자의범프구조및형성방법
US5674780A (en) * 1995-07-24 1997-10-07 Motorola, Inc. Method of forming an electrically conductive polymer bump over an aluminum electrode
JPH0982714A (ja) 1995-09-14 1997-03-28 Citizen Watch Co Ltd 半導体集積回路の入出力端子
JP3457123B2 (ja) * 1995-12-07 2003-10-14 株式会社リコー 半導体装置
US5883435A (en) * 1996-07-25 1999-03-16 International Business Machines Corporation Personalization structure for semiconductor devices
JPH10270484A (ja) 1997-03-25 1998-10-09 Matsushita Electron Corp 半導体装置およびその製造方法
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JP3592486B2 (ja) * 1997-06-18 2004-11-24 株式会社東芝 ハンダ付け装置
US6875681B1 (en) 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
US6927491B1 (en) * 1998-12-04 2005-08-09 Nec Corporation Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board
SG93278A1 (en) * 1998-12-21 2002-12-17 Mou Shiung Lin Top layers of metal for high performance ics
US6179200B1 (en) * 1999-02-03 2001-01-30 Industrial Technology Research Institute Method for forming solder bumps of improved height and devices formed
US6387734B1 (en) * 1999-06-11 2002-05-14 Fujikura Ltd. Semiconductor package, semiconductor device, electronic device and production method for semiconductor package
KR20010004529A (ko) * 1999-06-29 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조 방법
JP3353748B2 (ja) * 1999-07-19 2002-12-03 日本電気株式会社 半導体装置およびその製造方法
US6596624B1 (en) * 1999-07-31 2003-07-22 International Business Machines Corporation Process for making low dielectric constant hollow chip structures by removing sacrificial dielectric material after the chip is joined to a chip carrier
JP4021104B2 (ja) * 1999-08-05 2007-12-12 セイコーインスツル株式会社 バンプ電極を有する半導体装置
US6191023B1 (en) * 1999-11-18 2001-02-20 Taiwan Semiconductor Manufacturing Company Method of improving copper pad adhesion
JP2001176966A (ja) * 1999-12-20 2001-06-29 Matsushita Electronics Industry Corp 半導体装置
JP2001196413A (ja) * 2000-01-12 2001-07-19 Mitsubishi Electric Corp 半導体装置、該半導体装置の製造方法、ｃｍｐ装置、及びｃｍｐ方法
US6495917B1 (en) * 2000-03-17 2002-12-17 International Business Machines Corporation Method and structure of column interconnect
JP2001291720A (ja) * 2000-04-05 2001-10-19 Hitachi Ltd 半導体集積回路装置および半導体集積回路装置の製造方法
JP4750926B2 (ja) * 2000-06-06 2011-08-17 富士通セミコンダクター株式会社 半導体装置
JP3523189B2 (ja) * 2000-12-27 2004-04-26 株式会社東芝 半導体装置
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
JP4248761B2 (ja) * 2001-04-27 2009-04-02 新光電気工業株式会社 半導体パッケージ及びその製造方法並びに半導体装置
US6686664B2 (en) * 2001-04-30 2004-02-03 International Business Machines Corporation Structure to accommodate increase in volume expansion during solder reflow
US6437431B1 (en) * 2001-08-07 2002-08-20 Lsi Logic Corporation Die power distribution system
JP2003100803A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3548553B2 (ja) * 2001-10-10 2004-07-28 Ｎｅｃマイクロシステム株式会社 半導体装置およびその内部電源端子間の電源配線方法
US20030122258A1 (en) * 2001-12-28 2003-07-03 Sudhakar Bobba Current crowding reduction technique using slots
US6841413B2 (en) * 2002-01-07 2005-01-11 Intel Corporation Thinned die integrated circuit package
FR2842351A1 (fr) * 2002-07-12 2004-01-16 St Microelectronics Sa Adaptation d'un circuit integre a des besoins specifiques
US7023067B2 (en) * 2003-01-13 2006-04-04 Lsi Logic Corporation Bond pad design
US6913946B2 (en) * 2003-06-13 2005-07-05 Aptos Corporation Method of making an ultimate low dielectric device

Also Published As

Publication number Publication date
US20050133894A1 (en) 2005-06-23
CN1890808A (zh) 2007-01-03
JP4563400B2 (ja) 2010-10-13
JP2007514318A (ja) 2007-05-31
US7180195B2 (en) 2007-02-20
WO2005062381A3 (en) 2005-10-27
US7208402B2 (en) 2007-04-24
TWI255517B (en) 2006-05-21
US20050233570A1 (en) 2005-10-20
DE112004002466B4 (de) 2013-08-14
TW200522235A (en) 2005-07-01
WO2005062381A2 (en) 2005-07-07
CN100477190C (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
DE602004005760T2 (de) Halbleitervorrichtung
DE102011056315B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102016015805B3 (de) Multi-stack-package-on-package-strukturen
DE102014019379B4 (de) Verpackungsverfahren für eine Halbleitervorrichtung, verpackte Halbleitervorrichtungen, und Designverfahren solcher
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE112004002466T5 (de) Verfahren und Vorrichtung zur verbesserten Energieführung
DE102008047916B4 (de) Halbleiterbauelement mit Mehrfachschichtmetallisierung und dazugehöriges Verfahren
DE102018132701A1 (de) Halbleiter-Package und Herstellungsverfahren dafür
DE102010038264A1 (de) Induktoren und Verfahren für integrierte Schaltungen
DE60202208T2 (de) Leistungskontakte zum aufschlag hoher ströme pro anschluss in siliziumtechnologie
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE112015004444B4 (de) Halbleitervorrichtung und Verfahren diese zu Bilden mit Integration passiver Vorrichtungen auf Wafer-Ebene
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
DE102008064373A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102012103571B4 (de) Halbleiterstruktur mit Silicium-Durchkontaktierung und verringerter Elektromigration sowie Verfahren zur Herstellung einer solchen
DE102005062967A1 (de) Hochfrequenzleiter für Verpackungen integrierter Schaltungen
DE102012109984A1 (de) Halbleiterbauelement und Verfahren
DE102012103242B4 (de) Chip-Anordnungen und Verfahren zum Herstellen einer Chip-Anordnung
DE102014110655A1 (de) Segmentierte Bondkontaktierungsinseln und Verfahren zu ihrer Fertigung
DE102011056403B4 (de) Multi-Die-Anordnung mit miteinander verbundenen Dies und Verfahren zum Bilden einer Multi-Die-Anordnung mit miteinander verbundenen Dies
DE102018124497B4 (de) Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung
DE102020202185A1 (de) In eine t-spule eingebettete spitzeninduktivität
DE102008051466B4 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements
DE102008046761B4 (de) Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023485000

Ipc: H01L0023480000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0023485000

Ipc: H01L0023480000

Effective date: 20130311

R020 Patent grant now final

Effective date: 20131115