DE10393232T5 - Halbleiterchipgehäuse mit Drain-Klemme - Google Patents

Halbleiterchipgehäuse mit Drain-Klemme Download PDF

Info

Publication number
DE10393232T5
DE10393232T5 DE10393232T DE10393232T DE10393232T5 DE 10393232 T5 DE10393232 T5 DE 10393232T5 DE 10393232 T DE10393232 T DE 10393232T DE 10393232 T DE10393232 T DE 10393232T DE 10393232 T5 DE10393232 T5 DE 10393232T5
Authority
DE
Germany
Prior art keywords
drain
semiconductor chip
source
conductor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10393232T
Other languages
English (en)
Inventor
Ruben Madrid
Maria Clemens Y. Quinones
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Semiconductor Corp filed Critical Fairchild Semiconductor Corp
Publication of DE10393232T5 publication Critical patent/DE10393232T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73255—Bump and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8434—Bonding interfaces of the connector
    • H01L2224/84345—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/8438—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/84385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Halbleiterchipgehäuse umfassend:
(a) einen Halbleiterchip mit einer ersten Oberfläche, einer zweiten Oberfläche und einem vertikalen Leistungs-MOSFET, der einen Gate-Bereich und einen Source-Bereich an der ersten Oberfläche und einen Drain-Bereich an der zweiten Oberfläche aufweist;
(b) eine Drain-Klemme, die eine Hauptoberfläche aufweist und elektrisch an den Drain-Bereich gekoppelt ist;
(c) einen Gate-Leiter, der elektrisch an den Gate-Bereich gekoppelt ist;
(d) einen Source-Leiter, der elektrisch an den Source-Bereich gekoppelt ist; und
(e) ein nichtleitendes Vergussmaterial, das den Halbleiterchip einbettet, wobei die Hauptoberfläche der Drain-Klemme durch das nichtleitende Vergussmaterial freigelegt ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Es gibt etliche Halbleiterchipgehäuse. In einem Beispiel eines Halbleiterchipgehäuses wird ein Halbleiterchip an einen Leiterrahmen mit Leitern montiert. Drähte koppeln den Halbleiterchip an die Leiter. Die Drähte, der Halbleiterchip und des weiteren der größte Teil des Leiterrahmens (außer den Leitern, die sich nach außen erstrecken) werden dann in ein Vergussmaterial eingebettet. Das Vergussmaterial wird dann geformt. Das gebildete Halbleiterchipgehäuse umfasst einen vergossenen Körper, der Leiter aufweist, die sich seitlich von dem vergossenen Körper weg erstrecken. Das Halbleiterchipgehäuse kann auf einer Leiterplatte montiert sein.
  • Obwohl solche Halbleitergehäuse nützlich sind, könnten Verbesserungen vorgenommen werden. Zum Beispiel wäre es wünschenswert, wenn die Dicke eines Halbleiterchipgehäuses reduziert werden könnte. Da Haushaltselektronik (z.B. Mobiltelefone, Laptops, etc.) immer weiter in der Größe verringert wird, gibt es eine ständig zunehmende Nachfrage nach dünneren elektronischen Bauelementen und dünneren elektronischen Komponenten. Zusätzlich wäre es wünschenswert, die Wärmeableitungseigenschaften eines Halbleiterchipgehäuses zu verbessern. Zum Beispiel können Leistungshalbleiterbauelemente wie vertikale MOSFETs (Metalloxid-Feldeffekttransistoren) eine bedeutsame Menge an Wärme erzeugen. Für Anwendungen mit hoher Ausgangsleistung (z.B. mehr als 60 Watt) ist ein spezielles Gehäuse erforderlich, um Wärme von dem Leistungstransistor abzuführen und somit ein Überhitzen zu verhindern. Ein Überhitzen kann auch die Betriebseigenschaften eines Leistungstransistors herabsetzen.
  • Die Ausführungsformen der Erfindung richten sich im Einzelnen und insgesamt auf diese und andere Probleme.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die Ausführungsformen der Erfindung betreffen Halbleiterchipgehäuse und Verfahren zum Herstellen von Halbleiterchipgehäusen.
  • Eine Ausführungsform der Erfindung betrifft ein Halbleiterchipgehäuse mit: (a) einem Halbleiterchip, der eine erste Oberfläche, eine zweite Oberfläche und einen vertikalen Leistungs-MOSFET umfasst, der einen Gate-Bereich und einen Source-Bereich auf der ersten Oberfläche und einen Drain-Bereich auf der zweiten Oberfläche aufweist; (b) eine Drain-Klemme, die eine Hauptoberfläche aufweist und elektrisch an den Drain-Bereich gekoppelt ist; (c) einen Gate-Leiter, der elektrisch an den Gate-Bereich gekoppelt ist; (d) einen Source-Leiter, der elektrisch an den Source-Bereich gekoppelt ist; und (e) ein nichtleitendes Vergussmaterial, das den Halbleiterchip einbettet, wobei die Hauptoberfläche der Drain-Klemme durch das nichtleitende Vergussmaterial freigelegt ist.
  • Eine weitere Ausführungsform der Erfindung richtet sich auf ein Halbleiterchipgehäuse umfassend: (a) einen Halbleiterchip, der eine erste Oberfläche, eine zweite Oberfläche und einen vertikalen Leistungs-MOSFET umfasst, der einen Gate-Bereich und einen Source-Bereich an der ersten Oberfläche und einen Drain-Bereich an der zweiten Oberfläche aufweist; (b) eine Drain-Klemme, die eine Hauptoberfläche aufweist und elektrisch an den Drain-Bereich gekoppelt ist; (c) einen Drain-Leiter, der elektrisch an ein Ende der Drain-Klemme gekoppelt ist; (d) einen Gate-Leiter, der elektrisch an den Gate-Bereich gekoppelt ist; (e) eine Source-Leiterstruktur, die mindestens einen Source-Leiter und einen vorspringenden Bereich, der eine Hauptoberfläche aufweist, und eine Chipanbringungsoberfläche gegenüber der Hauptoberfläche der Source-Leiterstruktur umfasst, wobei die Chipanbringungsoberfläche elektrisch an den Source-Bereich gekoppelt ist; und (f) ein nichtleitendes Vergussmaterial, das den Halbleiterchip einbettet, wobei die Hauptoberfläche der Drain-Klemme durch das nichtleitende Vergussmaterial freigelegt ist.
  • Eine weitere Ausführungsform der Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiterchipgehäuses, wobei das Verfahren umfasst: (a) Vorsehen eines Halbleiterchips, der eine erste Oberfläche, eine zweite Oberfläche und einen vertikalen Leistungs-MOSFET umfasst, der einen Gate-Bereich und einen Source-Bereich an der ersten Oberfläche und einen Drain-Bereich an der zweiten Oberfläche aufweist; (b) Anbringen einer Source-Leiterstruktur an den Source-Bereich und eines Gate-Leiters an den Gate-Bereich; (c) Anbringen einer Drain-Klemme, die eine Hauptoberfläche aufweist, an den Drain-Bereich; (d) Vergießen eines Vergussmaterials um den Halbleiterchip, wobei die Hauptoberfläche durch das Vergussmaterials freigelegt ist.
  • Diese und andere Ausführungsformen der Erfindung werden unten weiter detailliert beschrieben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine perspektivische Ansicht eines Halbleiterchipgehäuses. Eine Hauptoberfläche einer Drain-Klemme ist durch die Oberseite des Gehäuses freigelegt und ist pa rallel zu einer Oberfläche eines Vergussmaterials vorgesehen.
  • 2 zeigt eine perspektivische Unteransicht eines Halbleiterchipgehäuses. Eine Hauptoberfläche einer Source-Leiterstruktur, eine Oberfläche eines Gate-Leiters, und Oberflächen von Source-Leitern sind durch ein Vergussmaterial freigelegt.
  • 3 zeigt eine perspektivische dreidimensionale Ansicht eines Halbleiterchipgehäuses, von dem ein Teil des Vergussmaterials teilweise entfernt wurde, so dass ein vergossener zusammengebauter Teil gezeigt ist.
  • 4 zeigt eine perspektivische dreidimensionale Ansicht eines Halbleiterchipgehäuses, von dem ein Teil des Vergussmaterials teilweise entfernt wurde, so dass ein vergossener zusammengebauter Teil gezeigt ist.
  • 5 zeigt eine Seitenschnittansicht eines Halbleiterchipgehäuses entsprechend einer Ausführungsform der Erfindung.
  • 6 zeigt einen Drain-Leiter, eine Source-Leiterstruktur und einen Gate-Leiter.
  • 7 zeigt eine auseinandergezogene Ansicht eines Halbleiterchipgehäuses.
  • 8 zeigt ein Blockdiagramm eines exemplarischen Verfahrens zum Fertigen von Halbleiterchipgehäusen gemäß Ausführungsformen der Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Ausführungsformen der Erfindung betreffen Halbleiterchipgehäuse. Sie können auf jede geeignete Weise hergestellt werden. Zum Beispiel kann in einigen Ausführungsformen ein Halbleiterchip mit Lötperlen an seiner Vorderseite umgedreht und an einem Leiterrahmen angebracht werden. Der Leiterrahmen kann ein Kupfer-Leiterrahmen sein. In einigen Ausführungsformen umfasst der Halbleiterchip mit Perlen eine oder mehrere Gate-Lötperlen und Source-Lötperlen. Eine Gate-Lötperle kann an einer isolierten Gate-Leiterstruktur des Leiterrahmens angebracht sein, während die Source-Lötperlen an einer oder mehreren Source-Leiterstrukturen in dem Leiterrahmen angebracht sind. Die Gate- und Source-Leiterstrukturen bilden schließlich Gate- und Source-Verbindungen für einen MOSFET in dem Halbleiterchip.
  • Die Rückseite des Halbleiterchips, die dem Drain-Bereich des MOSFETs entspricht, ist elektrisch an eine Drain-Klemme gekoppelt. Die Drain-Klemme kann an der Rückseite des Halbleiterchips unter Verwendung einer Lötpaste angebracht sein. Die Drain-Klemme verbindet die Rückseite des Halbleiterchips mit einer Drain-Leiterstruktur, die die Drain-Leiter umfasst. Die Lötpaste (z.B. eine Lötpastenlegierung) kann verwendet werden, um die Drain-Klemme elektrisch mit der Drain-Leiterstruktur zu verbinden. Die Drain-Klemme, das Lot und die Drain-Leiterstruktur können eine Drain-Verbindung von der Rückseite des Halbleiterchips zu der Vorderseite des Halbleiterchips vorsehen.
  • Die Source-Leiterstruktur in dem Halbleiterchipgehäuse kann einen vorstehenden Abschnitt mit einer Hauptoberfläche umfassen. Die Source-Leiter der Source-Leiterstruktur, der Gate-Leiter der Gate-Leiterstruktur, und die Hauptoberfläche der Source-Leiterstruktur sind durch ein Vergussmaterial freigelegt. Diese Oberflächen können sich in der gleichen Ebene befinden und können auch koplanar mit der Oberfläche der Drain-Leiter in der Drain-Leiterstruktur sein. Auf der gegenüberliegenden Seite des Halbleiterchips ist eine Hauptoberfläche einer Drain-Klemme durch das Vergussmaterial freigelegt.
  • Ausführungsformen der Erfindung weisen etliche Vorteile auf. Erstens können die Halbleiterchipgehäuse gemäß Ausführungsformen der Erfindung einen niedrigen Gesamtgehäusewiderstand (d.h. einen niedrigen RdSon) aufweisen. In Ausführungsformen der Erfindung kann der Drain-Bereich in dem Halbleiterchip elektrisch an eine Drain-Klemme gekoppelt sein, und die Drain-Klemme kann elektrisch mit einer Drain-Leiterstruktur mit Drain-Leitern verbunden sein. Eine Source-Leiterstruktur und eine Gate-Leiterstruktur können jeweils an den Source-Bereich und den Gate-Bereich in dem Halbleiterchip gekoppelt sein. Zu den Gate-, Source- und Drain-Bereichen in dem Halbleiterchip sind im Wesentlichen direkte elektrische Verbindungen hergestellt, und dies reduziert den Gesamtgehäusewiderstand. Zweitens kann das Halbleiterchipgehäuse große Halbleiterchips oder kleine Halbleiterchips (z.B. bis zu 4 Milli-Zoll dick) aufnehmen, wobei zuverlässige Verbindungen vorgesehen sind. Drittens sind Ausführungsformen der Erfindung dünn. Zum Beispiel kann das Halbleiterchipgehäuse in Ausführungsformen der Erfindung 0,75 mm oder dünner sein. Viertens weisen Ausführungsformen der Erfindung auch ein verbessertes thermisches Betriebsverhalten auf. Das verbesserte thermische Betriebsverhalten kann erreicht werden, da eine Drain- Klemme freigelegt ist und mit der Oberfläche eines Vergussmaterials in dem Halbleiterchipgehäuse koplanar ist. Dies sorgt für einen natürlichen Kühlkörper in dem Halbleiterchipgehäuse. Zusätzlich werden in Ausführungsformen der Erfindung in einem Zusammenbauprozess Source und Drain gleichzeitig von der Oberseite und der Unterseite des Gehäuses freigelegt. Die freigelegten Hauptoberflächen der Drain-Klemme und der Source-Leiterstruktur können als ein natürliches Kühlmittel dienen, um den Halbleiterchip abzukühlen, wenn er in Betrieb ist. Fünftens können die Ausführungsformen der Erfindung auch in hohen Stückzahlen gefertigt werden. Flipchips, Leiterrahmen, eine Drain-Klemme und ein Vergussmaterial können in Ausführungsformen der Erfindung verwendet werden, um hohe Produktionsstückzahlen zu vereinfachen.
  • 1 bis 7 erläutern Ausführungsformen der Erfindung. In 1 bis 7 bezeichnen gleiche Bezugszeichen gleiche Elemente.
  • 1 ist eine perspektivische Draufsicht eines Halbleiterchipgehäuses 100 gemäß einer Ausführungsform der Erfindung. Das Halbleiterchipgehäuse 100 umfasst eine Drain-Klemme 101 und ein Vergussmaterial 102, das um die Drain-Klemme 101 vergossen ist. Wie es in 1 gezeigt ist, ist eine Hauptoberfläche 101(a) der Drain-Klemme 101 durch das Vergussmaterial 102 freigelegt. Das Vergussmaterial 102 kann jedes geeignete vergiessbare dielektrische Material umfassen, das in der Technik bekannt ist.
  • Das Vergussmaterial 102 schützt den Halbleiterchip (nicht dargestellt) im Inneren des Gehäuses 100 vor jeglicher Verunreinigung oder Korrosion von dem umgebenden Umfeld. In Ausführungsformen der Erfindung kann das Vergussmaterial 102 zuerst vergossen und dann geformt werden. Nach dem Vergießen kann das Vergussmaterial 102 abgesägt und von anderen Halbleiterchipgehäusen getrennt werden, so dass das sich ergebende Halbleiterchipgehäuse eine Blockform aufweist. Alternativ kann das Vergussmaterial 102 ohne Sägen einzeln vergossen werden.
  • Der Halbleiterchip 108 kann jedes geeignete Halbleiterbauelement umfassen. Geeignete Bauelemente umfassen vertikale Leistungstransistoren. Vertikale Leistungstransistoren umfassen VDMOS-Transistoren. Ein VDMOS-Transistor ist ein MOSFET, der zwei oder mehrere Halbleiterbereiche aufweist, die durch Diffusion gebildet sind. Er weist einen Source-Bereich, einen Drain-Bereich und einen Gate-Bereich auf. Das Bauelement ist darin vertikal, dass der Source-Bereich und der Drain-Bereich auf gegenüberliegenden Oberflächen des Halbleiterchips liegen. Der Gate-Bereich kann eine Gate-Struktur mit Gräben oder eine planare Gate-Struktur aufweisen und wird auf der gleichen Oberfläche wie der Source-Bereich gebildet. Gate-Strukturen mit Gräben werden bevorzugt, da Gate-Strukturen mit Gräben enger sind und weniger Platz einnehmen als planare Gate-Strukturen. Während des Betriebes ist der Stromfluss von dem Source-Bereich zu dem Drain-Bereich in einem VDMOS-Bauelement im Wesentlichen rechtwinklig zu den Chipoberflächen. In Ausführungsformen der Erfindung kann die Vorderseite eines Halbleiterchips einen Source-Bereich und einen Gate-Bereich umfassen, während die Rückseite des Halbleiterchips den Drain-Bereich umfassen kann.
  • 2 zeigt den unteren Teil eines Halbleiterchipgehäuses 100. Das Halbleiterchipgehäuse 100 umfasst Drain-Leiter 107. Die Drain-Leiter 107, und der Gate-Leiter 112 und die Source-Leiter 111 befinden sich in der erläuterten Ausführungsform auf gegenüberliegenden Seiten des Halbleiterchipgehäuses 100. Eine Hauptoberfläche 103(a) einer Source-Leiterstruktur 103 ist durch das Vergussmaterial 102 freigelegt. Die Drain-Leiter 107 sind ebenfalls durch das Vergussmaterial 102 freigelegt.
  • Wie es in 2 gezeigt ist, erstrecken sich die Drain-Leiter 107, der Gate-Leiter 112 und die Source-Leiter 111 nicht über die Seitenoberflächen des Vergussmaterials 102 hinaus. Dies führt zu einem kompakteren Halbleiterchipgehäuse.
  • Zwischen den Source- und Gate-Leitern 111, 112 und den Drain-Leitern 107 befinden sich Haltestegbereiche 106. Wenn die Haltestegbereiche 106 nicht durchgeschnitten sind, verbinden die Haltestegbereiche 106 einen Leiterrahmen, der Source- und Gate-Leiter 111, 112 und Drain-Leiter 107 umfasst, mit anderen Leiterrahmen in einer Anordnung von Leiterrahmen. Die Haltestegbereiche 106 dienen dazu, einen Leiterrahmen vor und während des Gehäuseeinbaus zu tragen.
  • 3 zeigt eine Schnittdraufsicht eines Halbleiterchipgehäuses 100 im zusammengebauten Zustand gemäß einer Ausführungsform der Erfindung. Ein Halbleiterchip 108 ist an einer Chipanbringungsfläche 109 einer Source-Leiterstruktur 103 angebracht. Die Source-Leiterstruktur 103 umfasst auch einen Haltestegbereich 106. Eine Gate-Leiterstruktur 171 mit einem Gate-Leiter 112 ist mittels einer Lötperle 141 an dem Gate-Bereich (nicht dargestellt) des Halbleiterchips 108 angebracht. Eine Drain-Klemme 101 ist mittels einer Lotschicht (nicht dargestellt) an dem Halbleiterchip 108 angebracht. Die Drain-Klemme 101 weist eine Hauptoberfläche 101(a) auf. Eine Drain-Leiterstruktur 177, die Drain-Leiter 107 umfasst, ist auch mittels einer Lotschicht auf der Drain-Klemme 101 angebracht. Source-Leiter 111 sind gezeigt, wie sie auf einer Seite des Halbleiterchipgehäuses 100 freigelegt sind.
  • 4 zeigt eine Schnittunteransicht eines Halbleiterchipgehäuses 100 im zusammengebauten Zustand. Der untere, abgeschnittene Abschnitt zeigt die freigelegte Hauptoberfläche 103(a) der Source-Leiterstruktur 103. Die Hauptoberfläche 103(a) kann direkt an eine Leiterplatte (PCB) (nicht dargestellt) gekoppelt sein. Die Oberflächen der Drain-Leiter 107 sind als koplanar mit den Oberflächen der Source-Leiter 111 und dem Gate-Leiter 112 sowie der Hauptoberfläche 103(a) gezeigt.
  • Wie es in 4 gezeigt ist, ist die Hauptoberfläche 103(a) ein Teil eines vorstehenden Abschnitts der Source-Leiterstruktur 103, der von einer benachbarten Oberfläche 113 vorsteht. Die benachbarte Oberfläche 113 kann durch Ätzen gebildet sein. In der Ausführungsform, die in 4 gezeigt ist, ist der Leiterrahmen, der verwendet wird, um die Gate-Leiterstruktur und die Source-Leiterstruktur zu bilden, teilweise geätzt (z.B. halb geätzt), um einem Vergussmaterial zu ermöglichen, während dem Vergießen zu fließen. Die teilweise geätzte Fläche sieht genug Fläche vor, damit eine Vergussmasse fließen und das zusammengebaute Chipgehäuse nach dem Vergießen intakt und geschützt halten kann. Ein teilweises Ätzen kann unter Verwendung von Photolithographie und Ätzprozessen, die in der Technik bekannt sind, durchgeführt werden. Zum Beispiel kann eine strukturierte Photoresistschicht auf gewünschten Flächen eines Leiterrahmens gebildet werden. Der Leiterrahmen kann dann bis zu einer vorbestimmten Tiefe geätzt werden (zum Beispiel unter Verwendung von Nass- oder Trockenätzen), so dass der Leiterrahmen in einigen Bereichen teilweise geätzt ist.
  • 5 zeigt eine Seitenschnittansicht eines Halbleiterchipgehäuses gemäß einer Ausführungsform der Erfindung. Wie es in 5 gezeigt ist, ist die Drain-Klemme 101 etwa in einem 45°-Winkel gebogen und weist einen gebogenen Abschnitt 117 auf. Diese Drain-Klemme 101 ist mit einer Schicht von eutektischer Lötpaste 116 elektrisch an die Rückseite des Halbleiterchips 108 gekoppelt. Die Drain-Klemme 101 weist eine Hauptoberfläche auf, die durch das Vergussmaterial 102 freigelegt ist. Die Drain-Klemme 101 ist elektrisch an die Drain-Leiterstruktur 177 gekoppelt, die einen gebogenen Abschnitt 120 aufweist, der mit einem Hauptabschnitt der Drain-Klemme 101 eine V-Form bildet. Eine eutektische Lötpaste 118 verbindet die Drain-Klemme 101 mit der Drain-Leiterstruktur 120. Die Drain-Leiterstruktur 120 ist bei dem Bezugszeichen 119 teilweise geätzt, um das Biegen der Drain-Klemme 101 zu ermöglichen. Der untere Abschnitt der Source-Leiterstruktur 103 umfasst auch einen teilweise geätzten Bereich 113. Der Zweck der teilweise geätzten Source-Leiterstruktur 103 besteht darin, dem Vergussmaterial zu ermöglichen, zu fließen und das Halbleiterchipgehäuse 100 intakt und geschützt zu halten. Die Anschlussfläche des Halbleiterchipgehäuses 100 ist durch die Bezugszeichen 104, 107 gezeigt. Flipchip-Lötperlen 115 und aufgeschmolzene Lötpaste 114 koppeln die Source-Leiterstruktur 103 und den Halbleiterchip 108 elektrisch miteinander.
  • 6 zeigt einen detaillierten Entwurf einer Leiterrahmen-Struktur. Der isolierte Gate-Leiter 112 ist teilweise geätzt, um ausreichend Fläche vorzusehen, damit ein Vergussmaterial über diese fließen kann. Die Source-Leiter 111 sind im Wesentlichen koplanar mit der Hauptoberfläche 103(a) der Source-Leiterstruktur 103 und können auch durch Verwenden eines Prozesses zum teilweisen Ätzen gebildet werden. Der untere Teil des Leiterrahmens ist in einem Bereich, in dem sich die benachbarte Oberfläche 113 befindet, teilweise geätzt. Der teilweise geätzte Bereich wird es dem Vergussmaterial ermöglichen, während des Vergießens zu fließen. Die Drain-Leiterstruktur 177 weist Drain-Leiter 107 und einen gebogenen Abschnitt 120 auf. Der gebogene Abschnitt 120 befindet sich dort, wo die Drain-Leiterstruktur 177 an die Drain-Klemme (nicht dargestellt) gekoppelt ist. Die Drain-Leiter 107 können auch durch teilweises Ätzen gebildet sein.
  • 7 zeigt eine auseinandergezogene Ansicht eines Halbleiterchipgehäuses gemäß einer Ausführungsform der Erfindung. Das Vergussmaterial 102 ist in der endgültigen Baugruppe gezeigt, die die verschiedenen anderen Komponenten in dem Halbleiterchipgehäuse zusammenhält. Wie es gezeigt ist, dienen die metallisierte Drain-Leiterstruktur 177 und die Source-Leiterstruktur 103 als die Drain- und Source-Anschlüsse des Halbleiterchipgehäuses. Wie es in 7 gezeigt ist, ist der Halbleiterchip 108 mit Lötperlen versehen und diese sind direkt auf der Source-Leiterstruktur 103 angebracht. Die Drain-Klemme 101 kann eine geformte Kupferlage sein, die den Drain-Bereich des Halbleiterchips 108 mit der Drain-Leiterstruktur 177 verbindet. Der Endteil der Drain-Klemme 101 ist in einem 45°-Winkel gebogen, um mit der winkelförmigen Biegung der Drain-Leiterstruktur 177 zusammen zu passen. Die winkelförmigen Teile von sowohl der Drain-Leiterstruktur 177 als auch der Drain-Klemme 101 sind unter Verwendung von Lötpaste elektrisch gekoppelt. Obwohl oben unter 45° gebogene Winkel beschrieben sind, sei angemerkt, dass die Drain-Leiterstruktur 177 und die Drain-Klemme 101 mit jedem angemessenen Wert gebogene Winkel aufweisen können.
  • Die Halbleiterchipgehäuse gemäß Ausführungsformen der Erfindung können von jeder geeigneten Größe sein. Zum Beispiel kann die Gehäusegröße kleiner als 2×2 mm2 sein oder könnte größer als 20×20 mm2 sein. Vorzugsweise sind die Halbleiterchipgehäuse gemäß Ausführungsformen der Erfindung von kubischer Natur. Sie werden manchmal als "Flipchip-Quad-Packs" bezeichnet.
  • Die Halbleiterchipgehäuse gemäß Ausführungsformen der Erfindung können gemäß jedem geeigneten Verfahren gefertigt werden. In einigen Ausführungsformen umfasst das Verfahren ein Vorsehen eines Halbleiterchips, der eine erste Oberfläche, eine zweite Oberfläche und einen vertika len Leistungs-MOSFET umfasst, der einen Gate-Bereich und einen Source-Bereich an der ersten Oberfläche, und einen Drain-Bereich an der zweiten Oberfläche aufweist. Dann werden eine Source-Leiterstruktur an dem Source-Bereich und ein Gate-Leiter an dem Gate-Leiterbereich angebracht. Eine Drain-Klemme, die eine Hauptoberfläche aufweist, wird auch an dem Drain-Bereich angebracht. Ein Vergussmaterial wird um den Halbleiterchip vergossen, wobei die Hauptoberfläche durch das Vergussmaterial freigelegt wird.
  • Ein beispielhafter Fertigungsablauf ist in 8 gezeigt. Wie es in 8 gezeigt ist, wird ein Halbleiterchip mit Lötperlen auf einem Leiterrahmen (einschließlich dessen, was die Source-Leiterstruktur, die Gate-Leiterstruktur und die Drain-Leiterstruktur sein wird) in dem Halbleiterchipgehäuse unter Verwendung eines Flipchip-Chipanbringungsprozesses (Schritt 302) angebracht. Der Leiterrahmen kann sich in einer Anordnung von Leiterrahmen befinden. Vor der Lötperlenanbringung kann der Leiterrahmen in gewünschten Bereichen (wie oben beschrieben) teilweise geätzt werden, und ein Abschnitt der Drain-Leiterstruktur in dem Leiterrahmen kann gebogen werden. Dann wird ein Infrarot-(IR-)Aufschmelzprozess (Schritt 304) durchgeführt, um die Lötperlen aufzuschmelzen und eine elektrische Verbindung zwischen dem Halbleiterchip und der Source-Leiterstruktur herzustellen.
  • Dann wird eine Drain-Klemme an den Halbleiterchip gebondet (Schritt 306). Die Drain-Klemme und/oder der Halbleiterchip können eine Lotschicht oder eine Anordnung von Lötperlen umfassen. Die Drain-Klemme kann auch mit Lot an die Drain-Leiterstruktur in dem Leiterrahmen gebondet werden. Die Drain-Klemme kann auch mit Lot an die Drain-Leiterstruktur gebondet werden. Diese Komponenten können dann zu sammengebondet werden, und das Lot kann einem Aufschmelzprozess (Schritt 308) unterzogen werden.
  • Ein Vergussprozess mit Hilfe eines Films kann dann verwendet werden, um ein Vergussmaterial um den Halbleiterchip, die Leiterrahmen-Struktur und die Drain-Klemme zu vergießen. Der Film kann zum Beispiel aus einem Stück Band, das an die Hauptoberfläche der Drain-Klemme geklebt wird, bestehen. Das Band verhindert, dass sich Vergussmaterial auf der Hauptoberfläche der Drain-Klemme ablagert. Ein Vergussmaterial kann um den Halbleiterchip, die Drain-Klemme und die Leiterrahmen-Struktur vergossen werden, während sich das Band auf der Drain-Klemme befindet. Überschüssiges Vergussmaterial kann von der Seite des Halbleiterchips, die der Drain-Klemme gegenüber liegt, entfernt werden. Ein Wasserstrahlentgratungsprozess (Schritt 312) kann verwendet werden, um überschüssiges Vergussmaterial (z.B. auf einer Gate-Leiterstruktur) zu entfernen. Dann kann das Vergussmaterial aushärten. Nach dem Vergießen und Entgraten kann das Band entfernt werden.
  • Ein Laserkennzeichnungsprozess kann verwendet werden, um das sich ergebende Produkt zu kennzeichnen (Schritt 314). Die Haltestege (sowie Verbindungen zu den Source-Leitern, dem Gate-Leiter und den Drain-Leitern), die den Leiterrahmen mit anderen Leiterrahmen zusammenhalten, können durchgesägt werden, und die Gehäuse, die sich in einer Anordnung befinden, können vereinzelt werden (Schritt 316). Der endgültige Formfaktor des Gehäuses nach der Vereinzelung kann rechteckig sein, da alle Seiten an den Rändern des Vergussmaterials Leiter aufweisen. Dann können die einzelnen Halbleiterchipgehäuse getestet werden (Schritt 318).
  • Die Bezeichnungen und Ausdrücke, die hierin gebraucht wurden, werden als Bezeichnungen der Beschreibung und nicht zur Beschränkung verwendet, und es besteht keine Absicht bei der Verwendung solcher Bezeichnungen und Ausdrücke, die Äquivalente der gezeigten und beschriebenen Merkmale oder Teile von diesen auszuschließen, wobei angemerkt wird, dass verschiedene Abwandlungen innerhalb des Schutzumfangs der beanspruchten Erfindung möglich sind. Zum Beispiel umfassen viele Ausführungsformen, die oben beschrieben wurden, eine Drain-Klemme und eine Drain-Leiterstruktur als separate Elemente. In anderen Ausführungsformen könnte die Drain-Klemme Drain-Leiter umfassen, so dass eine separate Drain-Leiterstruktur in den anderen Ausführungsformen nicht notwendig wäre.
  • Zusammenfassung
  • Halbleiterchipgehäuse (100) mit einem Halbleiterchip (108), der eine erste Oberfläche, eine zweite Oberfläche und einen vertikalen Leistungs-MOSFET umfasst, welcher einen Gate-Bereich und einen Source-Bereich an der ersten Oberfläche und einen Drain-Bereich an der zweiten Oberfläche aufweist. Eine Drain-Klemme (101) mit einer Hauptoberfläche (101(a)) ist elektrisch an den Drain-Bereich gekoppelt. Ein Gate-Leiter (112) ist elektrisch an den Gate-Bereich gekoppelt. Ein Source-Leiter (111) ist elektrisch an den Source-Bereich gekoppelt. Ein nicht leitendes Vergussmaterial (102) bettet den Halbleiterchip (108) ein. Die Hauptoberfläche (101(a)) der Drain-Klemme (101) ist durch das nicht leitende Vergussmaterial (102) freigelegt.

Claims (13)

  1. Halbleiterchipgehäuse umfassend: (a) einen Halbleiterchip mit einer ersten Oberfläche, einer zweiten Oberfläche und einem vertikalen Leistungs-MOSFET, der einen Gate-Bereich und einen Source-Bereich an der ersten Oberfläche und einen Drain-Bereich an der zweiten Oberfläche aufweist; (b) eine Drain-Klemme, die eine Hauptoberfläche aufweist und elektrisch an den Drain-Bereich gekoppelt ist; (c) einen Gate-Leiter, der elektrisch an den Gate-Bereich gekoppelt ist; (d) einen Source-Leiter, der elektrisch an den Source-Bereich gekoppelt ist; und (e) ein nichtleitendes Vergussmaterial, das den Halbleiterchip einbettet, wobei die Hauptoberfläche der Drain-Klemme durch das nichtleitende Vergussmaterial freigelegt ist.
  2. Halbleiterchipgehäuse nach Anspruch 1, des weiteren umfassend einen Drain-Leiter, der elektrisch an ein Ende der Drain-Klemme gekoppelt ist, wobei mindestens eine Oberfläche des Drain-Leiters im Wesentlichen koplanar mit einer Oberfläche des Gate-Leiters und einer Oberfläche des Source-Leiters ist.
  3. Halbleiterchipgehäuse nach Anspruch 1, wobei das Vergussmaterial eine obere Oberfläche und eine untere Oberfläche aufweist, wobei die obere Oberfläche im Wesentlichen koplanar mit der Hauptoberfläche der Drain-Klemme ist, und wobei die untere Oberfläche im Wesentlichen koplanar mit einer Oberfläche des Gate-Leiters und einer Oberfläche des Source-Leiters ist.
  4. Halbleiterchipgehäuse nach Anspruch 1, wobei die Source-Leiterstruktur ein Chipanbringungs-Anschlussfeld umfasst, und wobei der Halbleiterchip auf dem Chipanbringungs-Anschlussfeld angebracht ist.
  5. Halbleiterchipgehäuse nach Anspruch 1, wobei der Source-Leiter ein Teil einer Source-Leiterstruktur mit einer Hauptoberfläche ist, und wobei das Vergussmaterial eine obere Oberfläche und eine untere Oberfläche aufweist, wobei die obere Oberfläche im Wesentlichen koplanar mit der Hauptoberfläche der Drain-Klemme ist und wobei die untere Oberfläche im Wesentlichen koplanar mit einer Oberfläche des Gate-Leiters, einer Oberfläche des Source-Leiters, und der Hauptoberfläche der Source-Leiterstruktur ist, und wobei die Hauptoberfläche der Source-Leiterstruktur und die Haupt-Oberfläche der Drain-Klemme äußere Oberflächen des Halbleiterchipgehäuses bilden.
  6. Halbleiterchipgehäuse umfassend: (a) einen Halbleiterchip mit einer ersten Oberfläche, einer zweiten Oberfläche und einem vertikalen Leistungs-MOSFET, der einen Gate-Bereich und einen Source-Bereich an der ersten Oberfläche, und einen Drain-Bereich an der zweiten Oberfläche aufweist; (b) eine Drain-Klemme, die eine Hauptoberfläche aufweist und elektrisch an den Drain-Bereich gekoppelt ist; (c) einen Drain-Leiter, der elektrisch an ein Ende der Drain-Klemme gekoppelt ist; (d) einen Gate-Leiter, der elektrisch an den Gate-Bereich gekoppelt ist; (e) eine Source-Leiterstruktur, die mindestens einen Source-Leiter und einen vorstehenden Bereich mit einer Hauptoberfläche und einer Chipanbringungsoberfläche gegenüber der Hauptoberfläche der Source-Leiterstruktur umfasst, wobei die Anbringungsoberfläche elektrisch an den Source-Bereich gekoppelt ist; und (f) ein nichtleitendes Vergussmaterial, das den Halbleiterchip einbettet, wobei die Hauptoberfläche der Drain-Klemme durch das nichtleitende Vergussmaterial freigelegt ist.
  7. Halbleiterchip nach Anspruch 6, wobei eine Oberfläche des Gate-Leiters, eine Oberfläche des Source-Leiters und die Hauptoberfläche der Source-Leiterstruktur im Wesentlichen koplanar und durch das Vergussmaterial freigelegt sind.
  8. Halbleiterchip nach Anspruch 6, wobei die Drain-Klemme Kupfer umfasst.
  9. Verfahren zum Herstellen eines Halbleiterchipgehäuses, wobei das Verfahren umfasst: (a) Vorsehen eines Halbleiterchips mit einer ersten Oberfläche, einer zweiten Oberfläche und einem vertikalen Leistungs-MOSFET, der einen Gate-Bereich und einen Source-Bereich an der ersten Oberfläche und einen Drain-Bereich an der zweiten Oberfläche aufweist; (b) Anbringen einer Source-Leiterstruktur an den Source-Bereich und eines Gate-Leiters an den Gate-Bereich; (c) Anbringen einer Drain-Klemme, die eine Hauptoberfläche aufweist, an den Drain-Bereich; (d) Vergießen eines Vergussmaterials um den Halbleiterchip, wobei die Hauptoberfläche durch das Vergussmaterial freigelegt wird.
  10. Verfahren nach Anspruch 9, wobei der Source-Leiter in (b) ein Teil einer Source-Leiterstruktur ist und die Source-Leiterstruktur und der Gate-Leiter ein Teil einer Leiterrahmen-Struktur sind.
  11. Verfahren nach Anspruch 9, wobei die Source-Leiterstruktur eine Chipanbringungsoberfläche umfasst.
  12. Verfahren nach Anspruch 11, wobei die Source-Leiterstruktur durch Ätzen einer Fläche um die Chipanbringungsoberfläche gebildet ist.
  13. Verfahren nach Anspruch 9, des weiteren umfassend ein Anbringen eines Drain-Leiters auf der Drain-Klemme unter Verwendung von Lot.
DE10393232T 2002-09-30 2003-09-17 Halbleiterchipgehäuse mit Drain-Klemme Ceased DE10393232T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/262,170 2002-09-30
US10/262,170 US6777800B2 (en) 2002-09-30 2002-09-30 Semiconductor die package including drain clip
PCT/US2003/029142 WO2004032232A1 (en) 2002-09-30 2003-09-17 Semiconductor die package including drain clip

Publications (1)

Publication Number Publication Date
DE10393232T5 true DE10393232T5 (de) 2005-09-29

Family

ID=32030152

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10393232T Ceased DE10393232T5 (de) 2002-09-30 2003-09-17 Halbleiterchipgehäuse mit Drain-Klemme

Country Status (7)

Country Link
US (1) US6777800B2 (de)
JP (2) JP4698225B2 (de)
CN (1) CN100362656C (de)
AU (1) AU2003270700A1 (de)
DE (1) DE10393232T5 (de)
TW (1) TWI319905B (de)
WO (1) WO2004032232A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727813B2 (en) 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate

Families Citing this family (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6891256B2 (en) * 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US7122884B2 (en) * 2002-04-16 2006-10-17 Fairchild Semiconductor Corporation Robust leaded molded packages and methods for forming the same
US7061077B2 (en) * 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
JP4173751B2 (ja) * 2003-02-28 2008-10-29 株式会社ルネサステクノロジ 半導体装置
US6867481B2 (en) * 2003-04-11 2005-03-15 Fairchild Semiconductor Corporation Lead frame structure with aperture or groove for flip chip in a leaded molded package
US7049683B1 (en) 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
JP4294405B2 (ja) * 2003-07-31 2009-07-15 株式会社ルネサステクノロジ 半導体装置
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US7196313B2 (en) * 2004-04-02 2007-03-27 Fairchild Semiconductor Corporation Surface mount multi-channel optocoupler
JP2007538320A (ja) * 2004-05-18 2007-12-27 シルバーブルック リサーチ ピーティワイ リミテッド 製品アイテムを追跡する方法およびコンピュータシステム
DE102004041088B4 (de) * 2004-08-24 2009-07-02 Infineon Technologies Ag Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US20060108635A1 (en) * 2004-11-23 2006-05-25 Alpha Omega Semiconductor Limited Trenched MOSFETS with part of the device formed on a (110) crystal plane
US7394150B2 (en) * 2004-11-23 2008-07-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
WO2006058030A2 (en) * 2004-11-23 2006-06-01 Siliconix Incorporated Semiconductor package including die interposed between cup-shaped lead frame and lead frame having mesas and valleys
US7238551B2 (en) * 2004-11-23 2007-07-03 Siliconix Incorporated Method of fabricating semiconductor package including die interposed between cup-shaped lead frame having mesas and valleys
US7884454B2 (en) 2005-01-05 2011-02-08 Alpha & Omega Semiconductor, Ltd Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
US7898092B2 (en) * 2007-11-21 2011-03-01 Alpha & Omega Semiconductor, Stacked-die package for battery power management
US20060145312A1 (en) * 2005-01-05 2006-07-06 Kai Liu Dual flat non-leaded semiconductor package
US7834376B2 (en) 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
DE102005011159B4 (de) * 2005-03-09 2013-05-16 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Außenkontaktflächen und Verfahren zur Herstellung desselben
US7271469B2 (en) * 2005-05-31 2007-09-18 Freescale Semiconductor, Inc. Methods of making integrated circuits
DE102005027356B4 (de) * 2005-06-13 2007-11-22 Infineon Technologies Ag Halbleiterleistungsbauteilstapel in Flachleitertechnik mit oberflächenmontierbaren Außenkontakten und ein Verfahren zur Herstellung desselben
JP2008545274A (ja) * 2005-06-30 2008-12-11 フェアチャイルド セミコンダクター コーポレイション 半導体ダイ・パッケージ及びその製造方法
EP1902466A4 (de) * 2005-07-05 2010-09-08 Int Rectifier Corp Schottky-diode mit verbesserter spitzenfähigkeit
DE102005039165B4 (de) * 2005-08-17 2010-12-02 Infineon Technologies Ag Draht- und streifengebondetes Halbleiterleistungsbauteil und Verfahren zu dessen Herstellung
US20070045785A1 (en) * 2005-08-30 2007-03-01 Noquil Jonathan A Reversible-multiple footprint package and method of manufacturing
US8368165B2 (en) 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
US7786555B2 (en) * 2005-10-20 2010-08-31 Diodes, Incorporated Semiconductor devices with multiple heat sinks
US7786558B2 (en) * 2005-10-20 2010-08-31 Infineon Technologies Ag Semiconductor component and methods to produce a semiconductor component
US7285849B2 (en) * 2005-11-18 2007-10-23 Fairchild Semiconductor Corporation Semiconductor die package using leadframe and clip and method of manufacturing
US20090057852A1 (en) * 2007-08-27 2009-03-05 Madrid Ruben P Thermally enhanced thin semiconductor package
US7576429B2 (en) * 2005-12-30 2009-08-18 Fairchild Semiconductor Corporation Packaged semiconductor device with dual exposed surfaces and method of manufacturing
US7371616B2 (en) * 2006-01-05 2008-05-13 Fairchild Semiconductor Corporation Clipless and wireless semiconductor die package and method for making the same
US20070164428A1 (en) * 2006-01-18 2007-07-19 Alan Elbanhawy High power module with open frame package
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
US7749877B2 (en) * 2006-03-07 2010-07-06 Siliconix Technology C. V. Process for forming Schottky rectifier with PtNi silicide Schottky barrier
US7663212B2 (en) * 2006-03-21 2010-02-16 Infineon Technologies Ag Electronic component having exposed surfaces
US7768075B2 (en) 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
US7618896B2 (en) * 2006-04-24 2009-11-17 Fairchild Semiconductor Corporation Semiconductor die package including multiple dies and a common node structure
US7804131B2 (en) * 2006-04-28 2010-09-28 International Rectifier Corporation Multi-chip module
US7541681B2 (en) * 2006-05-04 2009-06-02 Infineon Technologies Ag Interconnection structure, electronic component and method of manufacturing the same
US7476978B2 (en) * 2006-05-17 2009-01-13 Infineon Technologies, Ag Electronic component having a semiconductor power device
US7757392B2 (en) 2006-05-17 2010-07-20 Infineon Technologies Ag Method of producing an electronic component
US7663211B2 (en) * 2006-05-19 2010-02-16 Fairchild Semiconductor Corporation Dual side cooling integrated power device package and module with a clip attached to a leadframe in the package and the module and methods of manufacture
US7812437B2 (en) * 2006-05-19 2010-10-12 Fairchild Semiconductor Corporation Flip chip MLP with folded heat sink
US7626262B2 (en) * 2006-06-14 2009-12-01 Infineon Technologies Ag Electrically conductive connection, electronic component and method for their production
US7656024B2 (en) * 2006-06-30 2010-02-02 Fairchild Semiconductor Corporation Chip module for complete power train
WO2008016619A1 (en) 2006-07-31 2008-02-07 Vishay-Siliconix Molybdenum barrier metal for sic schottky diode and process of manufacture
US20080036078A1 (en) * 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
US7564124B2 (en) * 2006-08-29 2009-07-21 Fairchild Semiconductor Corporation Semiconductor die package including stacked dice and heat sink structures
DE102006049949B3 (de) * 2006-10-19 2008-05-15 Infineon Technologies Ag Halbleitermodul mit Halbleiterchips auf unterschiedlichen Versorgungspotentialen und Verfahren zur Herstelllung desselben
DE102006060484B4 (de) * 2006-12-19 2012-03-08 Infineon Technologies Ag Halbleiterbauelement mit einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102007002807B4 (de) * 2007-01-18 2014-08-14 Infineon Technologies Ag Chipanordnung
US7768105B2 (en) * 2007-01-24 2010-08-03 Fairchild Semiconductor Corporation Pre-molded clip structure
US8106501B2 (en) * 2008-12-12 2012-01-31 Fairchild Semiconductor Corporation Semiconductor die package including low stress configuration
US7821116B2 (en) * 2007-02-05 2010-10-26 Fairchild Semiconductor Corporation Semiconductor die package including leadframe with die attach pad with folded edge
DE102007009521B4 (de) * 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
KR101391925B1 (ko) * 2007-02-28 2014-05-07 페어차일드코리아반도체 주식회사 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US8686554B2 (en) * 2007-03-13 2014-04-01 International Rectifier Corporation Vertically mountable semiconductor device package
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
US7659531B2 (en) * 2007-04-13 2010-02-09 Fairchild Semiconductor Corporation Optical coupler package
US7759777B2 (en) * 2007-04-16 2010-07-20 Infineon Technologies Ag Semiconductor module
US7683463B2 (en) * 2007-04-19 2010-03-23 Fairchild Semiconductor Corporation Etched leadframe structure including recesses
US20080271585A1 (en) * 2007-05-05 2008-11-06 Jones Pearl R Apparatus and method for teaching the playing of a stringed instrument
US7851908B2 (en) * 2007-06-27 2010-12-14 Infineon Technologies Ag Semiconductor device
US7705436B2 (en) * 2007-08-06 2010-04-27 Infineon Technologies Ag Semiconductor device with semiconductor chip and method for producing it
US8129225B2 (en) * 2007-08-10 2012-03-06 Infineon Technologies Ag Method of manufacturing an integrated circuit module
US7902657B2 (en) * 2007-08-28 2011-03-08 Fairchild Semiconductor Corporation Self locking and aligning clip structure for semiconductor die package
US7737548B2 (en) 2007-08-29 2010-06-15 Fairchild Semiconductor Corporation Semiconductor die package including heat sinks
US20090057855A1 (en) * 2007-08-30 2009-03-05 Maria Clemens Quinones Semiconductor die package including stand off structures
JP5025394B2 (ja) * 2007-09-13 2012-09-12 株式会社東芝 半導体装置及びその製造方法
US8035221B2 (en) * 2007-11-08 2011-10-11 Intersil Americas, Inc. Clip mount for integrated circuit leadframes
US7589338B2 (en) * 2007-11-30 2009-09-15 Fairchild Semiconductor Corporation Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice
US20090140266A1 (en) * 2007-11-30 2009-06-04 Yong Liu Package including oriented devices
KR101472900B1 (ko) * 2007-12-06 2014-12-15 페어차일드코리아반도체 주식회사 몰디드 리드리스 패키지 및 그 제조방법
KR20090062612A (ko) * 2007-12-13 2009-06-17 페어차일드코리아반도체 주식회사 멀티 칩 패키지
US7781872B2 (en) * 2007-12-19 2010-08-24 Fairchild Semiconductor Corporation Package with multiple dies
US20090166826A1 (en) * 2007-12-27 2009-07-02 Janducayan Omar A Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages
US7800219B2 (en) * 2008-01-02 2010-09-21 Fairchild Semiconductor Corporation High-power semiconductor die packages with integrated heat-sink capability and methods of manufacturing the same
US7791084B2 (en) 2008-01-09 2010-09-07 Fairchild Semiconductor Corporation Package with overlapping devices
US8106406B2 (en) * 2008-01-09 2012-01-31 Fairchild Semiconductor Corporation Die package including substrate with molded device
US7626249B2 (en) * 2008-01-10 2009-12-01 Fairchild Semiconductor Corporation Flex clip connector for semiconductor device
US20090179315A1 (en) * 2008-01-14 2009-07-16 Armand Vincent Jereza Semiconductor Die Packages Having Solder-free Connections, Systems Using the Same, and Methods of Making the Same
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
KR101524545B1 (ko) * 2008-02-28 2015-06-01 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
US8018054B2 (en) * 2008-03-12 2011-09-13 Fairchild Semiconductor Corporation Semiconductor die package including multiple semiconductor dice
US7768108B2 (en) * 2008-03-12 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die package including embedded flip chip
US20090230519A1 (en) * 2008-03-14 2009-09-17 Infineon Technologies Ag Semiconductor Device
KR101519062B1 (ko) * 2008-03-31 2015-05-11 페어차일드코리아반도체 주식회사 반도체 소자 패키지
US20090278241A1 (en) * 2008-05-08 2009-11-12 Yong Liu Semiconductor die package including die stacked on premolded substrate including die
US8680658B2 (en) * 2008-05-30 2014-03-25 Alpha And Omega Semiconductor Incorporated Conductive clip for semiconductor device package
US7851897B1 (en) * 2008-06-16 2010-12-14 Maxim Integrated Products, Inc. IC package structures for high power dissipation and low RDSon
US7855439B2 (en) * 2008-08-28 2010-12-21 Fairchild Semiconductor Corporation Molded ultra thin semiconductor die packages, systems using the same, and methods of making the same
US7829988B2 (en) * 2008-09-22 2010-11-09 Fairchild Semiconductor Corporation Stacking quad pre-molded component packages, systems using the same, and methods of making the same
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
US20100078831A1 (en) * 2008-09-26 2010-04-01 Jairus Legaspi Pisigan Integrated circuit package system with singulation process
US7898067B2 (en) * 2008-10-31 2011-03-01 Fairchild Semiconductor Corporaton Pre-molded, clip-bonded multi-die semiconductor package
US8274164B2 (en) * 2008-11-06 2012-09-25 Microsemi Corporation Less expensive high power plastic surface mount package
US8314499B2 (en) * 2008-11-14 2012-11-20 Fairchild Semiconductor Corporation Flexible and stackable semiconductor die packages having thin patterned conductive layers
US8193618B2 (en) 2008-12-12 2012-06-05 Fairchild Semiconductor Corporation Semiconductor die package with clip interconnection
US7816784B2 (en) * 2008-12-17 2010-10-19 Fairchild Semiconductor Corporation Power quad flat no-lead semiconductor die packages with isolated heat sink for high-voltage, high-power applications, systems using the same, and methods of making the same
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
JP2010165923A (ja) * 2009-01-16 2010-07-29 Renesas Electronics Corp 半導体装置、及びその製造方法
US7973393B2 (en) * 2009-02-04 2011-07-05 Fairchild Semiconductor Corporation Stacked micro optocouplers and methods of making the same
US8222718B2 (en) * 2009-02-05 2012-07-17 Fairchild Semiconductor Corporation Semiconductor die package and method for making the same
EP2242094A1 (de) 2009-04-17 2010-10-20 Nxp B.V. Folie und Verfahren für eine Verbindung auf Basis dieser Folie sowie ein daraus resultierendes Gehäuse
US9257375B2 (en) 2009-07-31 2016-02-09 Alpha and Omega Semiconductor Inc. Multi-die semiconductor package
US8164199B2 (en) * 2009-07-31 2012-04-24 Alpha and Omega Semiconductor Incorporation Multi-die package
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US9391005B2 (en) * 2009-10-27 2016-07-12 Alpha And Omega Semiconductor Incorporated Method for packaging a power device with bottom source electrode
US8586414B2 (en) * 2010-12-14 2013-11-19 Alpha & Omega Semiconductor, Inc. Top exposed package and assembly method
US20110095410A1 (en) * 2009-10-28 2011-04-28 Fairchild Semiconductor Corporation Wafer level semiconductor device connector
US8486757B2 (en) 2009-11-25 2013-07-16 Infineon Technologies Ag Semiconductor device and method of packaging a semiconductor device with a clip
US8586419B2 (en) * 2010-01-19 2013-11-19 Vishay-Siliconix Semiconductor packages including die and L-shaped lead and method of manufacture
US8193620B2 (en) * 2010-02-17 2012-06-05 Analog Devices, Inc. Integrated circuit package with enlarged die paddle
US8581376B2 (en) * 2010-03-18 2013-11-12 Alpha & Omega Semiconductor Incorporated Stacked dual chip package and method of fabrication
US8513784B2 (en) * 2010-03-18 2013-08-20 Alpha & Omega Semiconductor Incorporated Multi-layer lead frame package and method of fabrication
CN101859755B (zh) * 2010-05-14 2012-01-04 上海凯虹科技电子有限公司 一种功率mosfet封装体及其封装方法
US8987878B2 (en) * 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
TWI453831B (zh) 2010-09-09 2014-09-21 台灣捷康綜合有限公司 半導體封裝結構及其製造方法
JP5822468B2 (ja) * 2011-01-11 2015-11-24 ローム株式会社 半導体装置
US8421204B2 (en) 2011-05-18 2013-04-16 Fairchild Semiconductor Corporation Embedded semiconductor power modules and packages
US8531016B2 (en) * 2011-05-19 2013-09-10 International Rectifier Corporation Thermally enhanced semiconductor package with exposed parallel conductive clip
US8614503B2 (en) * 2011-05-19 2013-12-24 International Rectifier Corporation Common drain exposed conductive clip for high power semiconductor packages
US8436429B2 (en) 2011-05-29 2013-05-07 Alpha & Omega Semiconductor, Inc. Stacked power semiconductor device using dual lead frame and manufacturing method
CN102842556B (zh) * 2011-06-21 2015-04-22 万国半导体(开曼)股份有限公司 双面外露的半导体器件及其制作方法
JP5475737B2 (ja) 2011-10-04 2014-04-16 富士フイルム株式会社 放射線撮影装置及び画像処理方法
CN102842548A (zh) * 2012-08-23 2012-12-26 苏州固锝电子股份有限公司 四方扁平型功率mos芯片封装结构
US10269688B2 (en) 2013-03-14 2019-04-23 General Electric Company Power overlay structure and method of making same
US9966330B2 (en) 2013-03-14 2018-05-08 Vishay-Siliconix Stack die package
US8987876B2 (en) * 2013-03-14 2015-03-24 General Electric Company Power overlay structure and method of making same
US9589929B2 (en) 2013-03-14 2017-03-07 Vishay-Siliconix Method for fabricating stack die package
US9070721B2 (en) 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc Semiconductor devices and methods of making the same
CN103208474A (zh) * 2013-03-22 2013-07-17 苏州固锝电子股份有限公司 四方扁平型高功率芯片封装结构
CN104347568B (zh) * 2013-08-07 2017-03-01 万国半导体股份有限公司 多芯片混合封装的半导体器件及其制备方法
CN104716128B (zh) * 2013-12-16 2019-11-22 台达电子企业管理（上海）有限公司 功率模块、电源变换器以及功率模块的制造方法
JP2015142072A (ja) * 2014-01-30 2015-08-03 株式会社東芝 半導体装置
JP6386746B2 (ja) 2014-02-26 2018-09-05 株式会社ジェイデバイス 半導体装置
US9425304B2 (en) 2014-08-21 2016-08-23 Vishay-Siliconix Transistor structure with improved unclamped inductive switching immunity
EP4148779A1 (de) 2021-09-14 2023-03-15 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung
KR20160033870A (ko) * 2014-09-18 2016-03-29 제엠제코(주) 클립 구조체를 이용한 반도체 패키지
CN106158734B (zh) * 2014-10-03 2019-01-08 力祥半导体股份有限公司 半导体封装装置
JP2016149516A (ja) * 2015-02-05 2016-08-18 株式会社東芝 半導体装置
US10256168B2 (en) * 2016-06-12 2019-04-09 Nexperia B.V. Semiconductor device and lead frame therefor
US10727151B2 (en) * 2017-05-25 2020-07-28 Infineon Technologies Ag Semiconductor chip package having a cooling surface and method of manufacturing a semiconductor package
JP6892796B2 (ja) 2017-07-07 2021-06-23 新光電気工業株式会社 電子部品装置及びその製造方法
JP6808849B2 (ja) * 2017-10-26 2021-01-06 新電元工業株式会社 半導体装置
US10672691B2 (en) * 2017-12-18 2020-06-02 Littelfuse, Inc. Thin profile power semiconductor device package having face-to-face mounted dice and no internal bondwires
EP3882969A1 (de) * 2020-03-18 2021-09-22 Nexperia B.V. Kaskodenhalbleiterbauelement und verfahren zur herstellung
CN112151466B (zh) * 2020-09-07 2023-06-27 矽磐微电子(重庆)有限公司 芯片封装结构及其制作方法
EP4123699A1 (de) 2021-07-22 2023-01-25 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
EP4123700A1 (de) 2021-07-22 2023-01-25 Nexperia B.V. Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
CN117476590A (zh) * 2023-12-28 2024-01-30 华羿微电子股份有限公司 一种双面散热的封装结构及其制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5319242A (en) 1992-03-18 1994-06-07 Motorola, Inc. Semiconductor package having an exposed die surface
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP3867881B2 (ja) * 1998-09-09 2007-01-17 新電元工業株式会社 半導体装置
JP4260263B2 (ja) * 1999-01-28 2009-04-30 株式会社ルネサステクノロジ 半導体装置
JP3596388B2 (ja) * 1999-11-24 2004-12-02 株式会社デンソー 半導体装置
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6989588B2 (en) * 2000-04-13 2006-01-24 Fairchild Semiconductor Corporation Semiconductor device including molded wireless exposed drain packaging
US6870254B1 (en) * 2000-04-13 2005-03-22 Fairchild Semiconductor Corporation Flip clip attach and copper clip attach on MOSFET device
US6707135B2 (en) 2000-11-28 2004-03-16 Texas Instruments Incorporated Semiconductor leadframe for staggered board attach
US6798044B2 (en) 2000-12-04 2004-09-28 Fairchild Semiconductor Corporation Flip chip in leaded molded package with two dies
US20020081772A1 (en) 2000-12-21 2002-06-27 Madrid Ruben P. Method and system for manufacturing ball grid array ("BGA") packages
US6469384B2 (en) 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
US6777786B2 (en) * 2001-03-12 2004-08-17 Fairchild Semiconductor Corporation Semiconductor device including stacked dies mounted on a leadframe
US6893901B2 (en) 2001-05-14 2005-05-17 Fairchild Semiconductor Corporation Carrier with metal bumps for semiconductor die packages
US6646329B2 (en) 2001-05-15 2003-11-11 Fairchild Semiconductor, Inc. Power chip scale package
US7084488B2 (en) * 2001-08-01 2006-08-01 Fairchild Semiconductor Corporation Packaged semiconductor device and method of manufacture using shaped die
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6836023B2 (en) * 2002-04-17 2004-12-28 Fairchild Semiconductor Corporation Structure of integrated trace of chip package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727813B2 (en) 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate

Also Published As

Publication number Publication date
JP2011097090A (ja) 2011-05-12
CN1685504A (zh) 2005-10-19
JP2006501675A (ja) 2006-01-12
AU2003270700A1 (en) 2004-04-23
TWI319905B (en) 2010-01-21
JP4698225B2 (ja) 2011-06-08
WO2004032232A1 (en) 2004-04-15
US6777800B2 (en) 2004-08-17
CN100362656C (zh) 2008-01-16
US20040063240A1 (en) 2004-04-01
TW200410375A (en) 2004-06-16

Similar Documents

Publication Publication Date Title
DE10393232T5 (de) Halbleiterchipgehäuse mit Drain-Klemme
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102005050330B4 (de) Leistungshalbleitervorrichtung und Herstellungsverfahren dafür
DE102009005650B4 (de) Elektronikmodul und Verfahren zur Herstellung eines Elektronikmoduls
DE112008001657T5 (de) Integriertes Leistungsbauelementgehäuse und Modul mit zweiseitiger Kühlung und Verfahren zur Herstellung
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE112008002338T5 (de) Thermisch verbessertes dünnes Halbleiter-Package
DE112008000234T5 (de) Vorgeformte Clip-Struktur
DE102014118836B4 (de) Halbleiter-packaging-anordnung und halbleiter-package
DE112007001227T5 (de) Flip-Chip-MLP mit gefalteter Wärmesenke
DE112006003633T5 (de) Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben
DE10393164T5 (de) Nicht vergossenes Gehäuse auf einer Substratbasis
DE112009001315T5 (de) Vollbrückenmodul mit vier MOSFETs
DE112006001663T5 (de) Halbleiterchip-Gehäuse und Verfahren zur Herstellung desselben
DE112007000994T5 (de) Halbleiterplättchengehäuse einschließlich mehrerer Plättchen und einer gemeinsamen Verbindungsstruktur
DE102005006730B4 (de) Halbleiterchippackung und zugehöriges Herstellungsverfahren
DE102009056787A1 (de) Power Quad Flat No-Lead-Halbleiter-Chip-Packages mit isolierter Wärmesenke für Hochspannungs-, Hochleistungsanwendungen, Systeme zum Verwenden dieser und Verfahren zum Herstellen dieser
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE112007000352T5 (de) Mehrchip-Modul für Batterie-Leistungsregelung
DE102004037085A1 (de) Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung
DE102014118080B4 (de) Elektronisches Modul mit einem Wärmespreizer und Verfahren zur Herstellung davon
DE102015122259B4 (de) Halbleitervorrichtungen mit einer porösen Isolationsschicht
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE112007001992T5 (de) Halbleiterchip-Package mit gestapelten Chips und Wärmesenkenaufbauten

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final

Effective date: 20120424