DE10392928T5 - Transceivermodul und integrierter Schaltkreis mit zweifachen Augenöffnern - Google Patents

Transceivermodul und integrierter Schaltkreis mit zweifachen Augenöffnern Download PDF

Info

Publication number
DE10392928T5
DE10392928T5 DE10392928T DE10392928T DE10392928T5 DE 10392928 T5 DE10392928 T5 DE 10392928T5 DE 10392928 T DE10392928 T DE 10392928T DE 10392928 T DE10392928 T DE 10392928T DE 10392928 T5 DE10392928 T5 DE 10392928T5
Authority
DE
Germany
Prior art keywords
data stream
transceiver module
serial
eye opener
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10392928T
Other languages
English (en)
Inventor
Lewis B. Los Altos Aronson
Rudy J. Sunnyvale Hofmeister
Christopher Mountain View Madden
Mark Napa Farley
Dan Gilroy Case
Tom Mountain View Lenosky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Finisar Corp
Original Assignee
Finisar Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Finisar Corp filed Critical Finisar Corp
Publication of DE10392928T5 publication Critical patent/DE10392928T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B10/00Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40Transceivers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20Repeater circuits; Relay circuits
    • H04L25/24Relay circuits using discharge tubes or semiconductor devices
    • H04L25/242Relay circuits using discharge tubes or semiconductor devices with retiming
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Abstract

Optisches Transceiver-Modul, das eine serielle elektrische Schnittstelle mit einem elektrischen Ausgangskanal und einem elektrischen Eingangskanal besitzt, für den Empfang und das Senden von Signalen, wobei das Transceiver-Modul aufweist.
einen Empfangspfad, der aufweist:
einen optischen Eingangskanal für den Empfang eines ersten optischen Signals, das von außerhalb des Transceiver-Moduls eingeht;
einen Empfänger-Augenöffner für die Neutaktung (Retiming) und Umformung (Reshaping) eines ersten seriellen elektrischen Datenstroms, der auf dem ersten optischen Signal basiert; und
einen elektrischen Ausgangskanal der seriellen elektrischen Schnittstelle für das Übertragen des neu getakteten und umgeformten ersten seriellen elektrischen Datenstroms nach außerhalb des Transceiver-Moduls; und
einen Sendepfad, der aufweist:
einen elektrischen Eingangskanal der seriellen elektrischen Schnittstelle für den Empfang eines zweiten seriellen elektrischen Datenstroms, der von außerhalb des Transceiver-Moduls eingeht;
einen Sender-Augenöffner für die Neutaktung und Umformung des zweiten seriellen elektrischen Datenstroms; und
einen optischen Ausgangskanal zum Übertragen eines zweiten optischen Signals nach...

Description

  • HINTERGRUND
  • A. Technisches Gebiet
  • Die vorliegende Erfindung betrifft allgemein die Sicherstellung der Datenintegrität innerhalb einer Netzwerkbox und insbesondere eine on-Chip Takt- und Datenregeneration in einem Transceiver-Modul.
  • B. Hintergrund der Erfindung
  • Die weite Verbreitung und Bedeutung der Netzwerktechnik ist wohlbekannt. Die immer stärker werdende Nachfrage nach Netzwerkbandbreite hat zur Entwicklung einer Technologie geführt, die die Datenmenge erhöht, die in einem Netzwerk übertragen wird. Weiterentwicklungen bei den Modulationsverfahren, den Kodierungsalgorithmen und der Fehlerkorrektur haben die Übertragungsgeschwindigkeit der Daten erheblich gesteigert. So betrug z.B. noch vor wenigen Jahren die höchste Übertragungsgeschwindigkeit, mit der Daten durch ein Netzwerk übertragen werden konnten, ungefähr ein Gigabit pro Sekunde (Gb/s). Diese Geschwindigkeit hat sich heute verzehnfacht, wobei Daten über Ethernet und SONET (Synchronous Optical Network) Netzwerke mit einer Datenrate von 10 Gb/s und mehr übertragen werden. Beispielsweise betrifft das „XFP (10 Gb/s serial electrical Interface) Pluggable Module Multi-Source Agreement" Transceiver, die mit ungefähr 10 Gb/s arbeiten.
  • Die 1 veranschaulicht einige der Unzulänglichkeiten eines Transceiver-Moduls 100, das üblicherweise in Netzwerkgeräten des Standes der Technik zur Anwendung kommt. Das Transceiver-Modul 100 ist über Schnittstellen 130 und 135 an ein Netzwerk sowie an ein Hostgerät 105 angeschlossen, wie z.B. eine Medienzugriff- Steuerkarte („Media Access Controller" – 'MAC') oder einen SONET-Rahmenbildner. Das Transceiver-Modul 100 besitzt einen Empfänger 115, der mit der Netzwerkschnittstelle 130 gekoppelt ist, sowie einen ersten Parallel-Serien-Umsetzer/Serien-Parallel-Umsetzer („Serializer/Deserializer" – 'SerDes') 110. Der erste SerDes 110 ist über einen Parallelbus 140 an das Hostgerät 105 angeschlossen. Ein Beispiel für diesen Parallelbus 140 kann eine 10 Gigabit-Datenendeinrichtungsschnittstelle (XAUI = DEE-Schnittstelle) sein, die vier Kanäle zu je 3,125 Gb/s besitzt, die einen Gesamtdatenstrom von 10 Gb/s zwischen dem Transceiver-Modul 100 und dem Hostgerät 105 übertragen. Das Transceiver-Modul 100 besitzt auch einen Sender 125, der an die Netzwerkschnittstelle 135 angeschlossen ist, und einen zweiten SerDes 120. Der zweite SerDes 120 ist über einen zweiten Parallelbus 145 an das Hostgerät 105 angeschlossen, wie z.B. an die oben beschriebene XAÜI.
  • Während des Betriebs wird ein serieller optischer Datenstrom, der vom Transceiver-Modul 100 empfangen wird, durch den Empfänger 115 in einen elektrischen seriellen Datenstrom umgewandelt. Dieser elektrische serielle Datenstrom wird vom SerDes 110 in vier Kanäle seriell-parallel umgesetzt und über den Parallelbus 140 an das Hostgerät 105 zur Verarbeitung gesendet. Diese Serien-Parallel-Umsetzung erfolgt, um eine weitere Bandbreitenverminderung des elektrischen Datenstroms zu verhindern und unter einer Jitter-Vorgabe zu bleiben, wenn der Datenstrom über den Datenweg weiterwandert. Ein elektrisches Signal mit hoher Datenübertragungsrate (z.B. 10 Gb/s) wird leichter durch Störstellen innerhalb des Datenwegs sowie durch die Induktivität des Busses und der Anschlüsse entlang des Datenweges verzerrt. Reflexionen, die durch Unstetigkeitsstellen in der Übertragungsleitung verursacht werden, sowie Amplitudenbeeinträchtigungen, die durch Knotenpunkte auf dem Datenweg (wie z.B. Drahtbonde, Lötkontakthügel etc.) hervorgerufen werden, können die Fehlerquote innerhalb eines Siqnals beträchtlich erhöhen und den Jitter so verstärken, dass es eine akzeptable Schwelle oder einen akzeptablen Etat übersteigt. Außerdem ist die Induktivität bei höheren Frequenzen proportional vergrößert. Folglich wird der Datenstrom auf parallelen Übertragungsleitungen seriell-parallel umgesetzt, um die Geschwindigkeit auf jeder dieser Leitungen zu verringern und die Verringerung entlang des Datenweges auf ein Minimum zu reduzieren.
  • Eine ähnliche Seriell-Parallel-Umsetzung erfolgt auf der Senderseite des Transceiver-Moduls 100 aus den gleichen Gründen, wie die oben geschilderten. Insbesondere ein seriell-parallel umgesetzter elektrischer Datenstrom wird vom Hostgerät 105 zum zweiten SerDes 120 über den Parallelbus 145 übertragen. Der zweite SerDes 120 setzt dieses elektrische Signal parallelseriell um. Der Sender 125 wandelt das serielle elektrische Signal in ein optisches Signal um und sendet es in das Netzwerk.
  • Ein Nachteil des Moduls 100 besteht darin, dass die SerDes 110 und 120 sowie die Schnittstellen zu den Parallelbussen 140 und 145 im Transceiver-Modul 100 einen relativ großen Platz beanspruchen. Außerdem verbrauchen die SerDes Strom und geben eine relativ große Wärmemenge ab. Ein weiterer Nachteil des Moduls 100 besteht darin, dass konventionelle Transceiver-Module keine zweckdienlichen, preisgünstigen Mittel für die Überwachung des Zustandes der Datenwege und für die Bestätigung des normalen Betriebs des Transceivers enthalten.
  • Faseroptische Module, die mit Datenübertragungsraten unter 10 Gb/s arbeiten, verwenden gewöhnlich serielle elektrische Schnittstellen ohne irgendwelche Mittel für die Neueinstellung des Jitteretats an den Eingängen oder Ausgängen des Moduls 100. Die gebräuchlichsten Datenübertragungsraten für diese Module liegen bei 1,0625 Gb/s für Glasfaserkanäle, 1,25 Gb/s für Gigabit Ethernet, 2,125 Gb/s für Glasfaserkanäle mit doppelter Geschwindigkeit, 2,98 Gb/s für OC-48, 2,7 Gb/s für Vorwärtsfehlerkorrekturgeschwindigkeiten („Forward Error Correction" – 'FEC') des OC-48 sowie zahlreiche Geschwindigkeiten für andere Anwendungen, die unter 1 Gb/s liegen. Serielle Module kommen auch in systemgebundenen Verbindungen bei Datenübertragungsraten von weniger als 1 Gb/s bis ungefähr 3,125 Gb/s zur Anwendung. Bei diesen relativ geringen Datenübertragungsraten besteht keine Notwendigkeit, eine Umformen (Reshapen) oder Neutakten (Retiming) der Daten an den elektrischen Ein- und Ausgängen ('I/Os') des Moduls durchzuführen, da das Absinken der Signalstärke bei solchen Datenübertragungsraten ausreichend gering ist. Aber bei Datenübertragungsraten, die 10 Gb/s nahe kommen oder darüber hinausgehen, werden die Bitperioden so kurz, dass es schwer wird, das Absinken der Signalstärken auf ein Minimum zu reduzieren, wenn man für serielle Module nur auf konventionelle Verfahren zurückgreifen kann. Außerdem können serielle Module bei Datenübertragungsraten unter 10 Gb/s digitale oder analoge Überwachungsfunktionen haben. Allerdings sind die Arten der Fehlerüberwachung oder die Diagnoseeigenschaften, die in einem Modul möglich sind, das einen integrierten SerDes enthält, bisher nicht realisiert worden.
  • Außerdem verlangt der XFP-Standard, dass Transceiver-Module Datenübertragungsraten von annähernd 10 Gb/s bewältigen, wobei Daten unter anderem Daten über eine serielle Schnittstelle an das Hostgerät ausgeben werden. Insbesondere ist ein XFI (10 Gb/s serielle elektrische Schnittstelle) für die serielle Eingabe von Daten aus einem XFP Transceiver ausgelegt. Das ermöglicht Konstrukteuren und Herstellern von Hostgeräten, Hostsysteme ausgehend von der Annahme zu liefern, dass XFP Transceiver die besprochenen Funktionen erfüllen werden.
  • Es ist somit wünschenswert, ein Transceiver-Modul bereitzustellen, das in der Lage ist, eine Dateneinspeisung aus einem Netzwerk mit 10 Gb/s zu bewältigen, die innerhalb einer Jitter-Vorgabe erfolgt. Es ist außerdem wünschenswert, ein Transceiver-Modul bereitzustellen, das den Anschluss an ein Hostgerät unter Verwendung serieller Verbindungen herstellt, wodurch die Entfernung von SerDes-Komponenten aus dem Modul ermöglicht wird. Außerdem ist es wünschenswert, eine zusätzliche Funktion, wie z.B. eine Fehlerüberwachungsfunktion zur Verfügung zu stellen, die in das Transceiver-Modul integriert ist und Fehler entdecken und Bitfehlerratenprüfungen („Bit Error Rate Test" – 'BERT') auf einem Datenweg und/oder innerhalb einer Komponente des Moduls durchführen kann.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Die vorliegende Erfindung überwindet die Nachteile des Standes der Technik durch die Bereitstellung eines Transceiver-Moduls mit einer Funktionalität zum Öffnen des Augendiagramms zur Re-duzierung von Jitter. In einer Ausführungsform verfügt ein optisches Transceiver-Modul über eine serielle elektrische Schnittstelle mit einem elektrischen Ausgangskanal und einem elektrischen Eingangskanal. Das Modul besitzt des weiteren einen Empfangspfad und einen Sendepfad. Der Empfangspfad enthält einen optischen Eingangskanal, einen Empfänger-Augenöffner und den elektrischen Ausgangskanal der seriellen elektrischen Schnittstelle. Vom Modul wird ein optisches Signal am optischen Eingangskanal empfangen. Der Empfänger-Augenöffner taktet und formt einen seriellen elektrischen Datenstrom um (Retiming und Reshaping), der auf dem empfangenen optischen Signal basiert. Der neu getaktete und umgeformte serielle elektrische Datenstrom wird vom Modul über den elektrischen Ausgangskanal weiterübertragen. Der Sendepfad enthält den elektrischen Eingangskanal der seriellen elektrischen Schnittstelle, einen Sender-Augenöffner und einen optischen Ausgangskanal. Ein zweiter serieller elektrischer Datenstrom wird vom Modul am elektrischen Eingangskanal empfangen. Der Sender-Augenöffner taktet und formt den empfangenen seriellen elektrischen Datenstrom um (Retiming und Reshaping). Ein optisches Signal, das auf dem neu getakteten und umgeformten seriellen elektrischen Datenstrom basiert, wird vom Modul über den optischen Ausgangskanal weiterübertragen.
  • In einer Ausführungsform sind der Empfänger-Augenöffner und der Sender-Augenöffner in einen einzigen integrierten Schaltkreis ausgeführt. Der integrierte Schaltkreis kann des weiteren nichts, etwas oder alles von dem nachstehend Genannten enthalten: Digital-Analog-Umsetzer („Digital to Analog Converter" – 'DAC'), z.B. für die Wandlung empfangener digitaler Signale in analoge Steuersignale, ein Umgehungsmodul (Bypass-Modul), z.B. für die Umgehung des (der) Augenöffner(s) unter bestimmten Bedingungen, Loopback-Datenpfade, z.B. für die Durchführung von Diagnoseprüfungen, Bitfehlerratenprüfer (BERT), adaptive Entzerrer (Equalizer), z.B. für die Anpassung der seriellen Datenströme, Leistungsverstärker oder andere Komponenten für den Empfänger, Treiber (z.B. Lasertreiber) oder andere Komponenten für den Sender, ein Steuermodul und/oder eine serielle Steuerschnittstelle für die Steuerung der Schaltungen. Der integrierte Schaltkreis kann auch verschiedene Abschalt-Betriebsarten oder Betriebsarten mit vermindertem Stromverbrauch enthalten, um Energie zu sparen. In einem anderen Aspekt kann der Datenpfad (die Datenpfade) zwei oder mehrere Augenöffner enthalten, von denen jeder für eine unterschiedliche Datenübertragungsrate geeignet ist. Das Umschalten zwischen den Augenöffnern ermöglicht die Anpassung an unterschiedliche Datenübertragungsraten.
  • Andere Aspekte der Erfindung enthalten Anwendungen, Systeme und Verfahren, die den oben beschriebenen Geräten entsprechen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Darstellung eines Transceiver-Moduls nach dem Stand der Technik, das über eine Parallelverbindung zu einem Hostgerät verfügt.
  • 2 ist eine Darstellung eines Systems entsprechend einer Ausgestaltung der vorliegenden Erfindung, das ein Transceiver-Modul (z.B. ein XFP 10 Gb/s Modul) enthält, das zwei Augenöffner aufweist und einen seriellen Anschluss an ein Hostgerät besitzt.
  • 3 ist ein Beispiel für einen integrierten Schaltkreis (IC), durch den eine Augenöffnungsfunktion für einen Empfänger-Datenpfad mit seriellem Anschluss an ein Hostgerät bereitgestellt wird.
  • 4 ist ein Beispiel für einen integrierten Schaltkreis, durch den eine Augenöffnungsfunktion für einen Senderdatenweg mit seriellem Anschluss an ein Hostgerät bereitgestellt wird.
  • 5 ist eine Darstellung eines Transceiver-Moduls gemäß einer Ausführungsform der vorliegenden Erfindung, das über zweifache Augenöffner verfügt, die auf einem einzigen Chip integriert sind.
  • 6 ist eine Darstellung eines Transceiver-Moduls gemäß einer Ausführungsform der vorliegenden Erfindung, das einen Kommunikationspfad besitzt, der integriert mit zwei Augenöffnern ausgebildet ist.
  • 7 ist eine Darstellung eines Steuermoduls mit einer serielle Schnittstelle, die in einem Transceiver-Modul mit zweifachen Augenöffnern angeordnet ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 8 ist ein Beispiel für einen integrierten Schaltkreis, durch den eine zweifache Augenöffnungsfunktion für einen Transceiver- Datenpfad mit seriellem Anschluss an ein Hostgerät bereitgestellt wird.
  • 9 ist ein weiteres Beispiel für einen integrierten Schaltkreis, durch den eine zweifache Augenöffnungsfunktion für einen Transceiver-Datenpfad mit seriellem Anschluss an ein Hostgerät bereitgestellt wird.
  • 10 zeigt ein Transceiver-Modul, das einen Digital-Analog-Umsetzer (DAC) aufweist, der auf einem Chip mit zweifachen Augenöffnern integriert ist.
  • 11 zeigt einen ersten DAC, der in den Empfänger-Augenöffner integriert ist, sowie einen zweiten DAC, der in den Sender-Augenöffner integriert ist.
  • 12A–D sind Blockschaltbilder für Loopback-Betriebsarten.
  • 13A–D sind logische Schaltbilder für Loopback-Betriebsarten eines integrierten Chips mit zweifachen Augenöffnern.
  • 14 ist eine Darstellung eines Transceiver-Moduls mit integrierter Bypass-Funktionalität, und mit einem Sender und einem Empfänger, von denen jeder mehrere CDR-Komponenten aufweist, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 15 ist ein Ablaufdiagramm, das ein erstes Bypass-Verfahrens darstellt, das in einem Transceiver-Modul mit einem integrierten Sender und Empfänger, die jeweils mehrere CDRs haben, betriebsfähig ist.
  • 16 ist ein Ablaufdiagramm eines zweiten Bypass-Verfahrens, das in einem Transceiver-Modul mit einem Sender und Empfänger, die jeweils mehrere CDR-Komponenten haben, betriebsfähig ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 17 zeigt eine Ausgestaltung der Bypass-Funktionalität des integrierten Schaltkreises mit zweifachem Augenöffner, wie er z.B. in den 8 oder 9 dargestellt ist.
  • 18 ist eine Darstellung eines Transceiver-Moduls mit einer integrierten Bitfehlerratenprüfungs(BERT)-Maschine und mit zweifachen Augenöffnern, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 19 ist ein Ablaufdiagramm eines BERT-Prüfverfahrens, das in einem Transceiver-Modul betriebsfähig ist, das zweifache integrierte Augenöffner aufweist.
  • 20A–B zeigen Ausführungsformen der BERT-Funktionalität eines integrierten Chips mit zweifachen Augenöffnern.
  • 21A–B zeigen Ausführungsformen eines Augenöffners, der einen Entzerrer aufweist.
  • 22 zeigt eine Ausführungsform eines Entzerrers gemäß der vorliegenden Erfindung.
  • 23 zeigt ein Koeffizientenmodul gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 24 zeigt ein Korrelationsmodul gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 2527 zeigen Beispiele für eine Komponentenintegration, die als Teil eines integrierten Schaltkreises realisiert werden kann.
  • 28 zeigt ein Transceiver-Modul, das über eine Power-Management-Funktionalität verfügt, die integriert mit zweifachen Augenöffnern ausgebildet ist, gemäß einer Ausführungsform der vorliegenden Erfindung.
  • 29 zeigt ein Ablaufdiagramm eines Verfahrens für das Management der Stromversorgung der Komponenten in einem Transceiver-Modul gemäß einer Ausführungsform der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Es werden eine Vorrichtung und ein Verfahren für die Bereitstellung serieller Verbindungen zwischen einem Transceiver-Modul und einem Hostgerät beschrieben. Insbesondere sind im Transceiver-Modul eine Takt- und Datenregenerationsfunktion sowie eine Fehlerüberwachungsfunktion integriert, die diese seriellen Verbindungen ermöglichen. Ein Fachmann wird erkennen, dass Ausführungsformen der vorliegenden Erfindung und die unten folgende Beschreibung auch in einem Transpondermodul enthalten sein können. In der folgenden Beschreibung werden zum Zweck der Erläuterung spezifische Details aufgezeigt, um das Verständnis der Erfindung zu gewährleisten. Es wird aber für einen Fachmann offensichtlich sein, dass die Erfindung auch ohne diese Details ausgeführt werden kann. In anderen Fällen werden Strukturen und Geräte in Form einer schematischen Darstellung gezeigt, um ein Verdecken der Erfindung zu vermeiden.
  • Die Bezugnahme auf „eine Ausführungsform" in der Patentbeschreibung bedeutet, dass eine besondere Eigenschaft, Struktur oder ein besonderes Merkmal, die (das) im Zusammenhang mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der Erfindung enthalten ist. Das Auftreten der Redewendung „in einer Ausführungsform" an verschiedenen Stellen in der Patentbeschreibung bedeutet nicht unbedingt, dass alle sich auf die gleiche Ausführungsform beziehen.
  • Die 2 ist eine Darstellung eines Systems, das ein Transceiver-Modul enthält (z.B. ein XFP 10 Gb/s Modul), das zweifache Augenöffner aufweist und serielle Verbindungen zu einem Hostgerät in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung hat. Der Empfangspfad enthält einen an ein Netzwerk angeschlossenen Empfänger 215 und einen Augenöffner 205. Der Augenöffner 205 ist dafür ausgelegt, Hochfrequenz-Jitter zu beheben, z.B. das Augendiagramm serieller Datenströme für optische Transceiver zu „öffnen". Der Empfänger 215 enthält eine optische Empfänger-Unterbaugruppe („Receiver Optical Sub-Assembly" – 'ROSA') 235, die ein optisches Signal empfängt und in ein elektrisches Signal umwandelt. Der Empfänger 215 enthält auch einen Nachverstärker („Post-Amplifier" – 'PA') 230, der das elektrische Signal bis zu einem zweckdienlichen Leistungspegel verstärkt. Ein Fachmann wird auch erkennen, dass der Augenöffner 205b und die ROSA unter Nutzung vielfältiger Verfahren hergestellt und kompakt zusammengebaut werden können. So z.B. kann der Augenöffner und die ROSA im Rahmen eines einzigen anwendungsspezifischen integrierten Schaltkreises (ASIC) integriert oder separat hergestellt werden.
  • Der Empfänger-Augenöffner 205b leitet einen Takt aus dem elektrischen Signal ab und verwendet diesen wiedergewonnenen (regenerierten) Takt für die Regenerierung beeinträchtigter Daten innerhalb des Signals. Insbesondere der Empfänger-Augenöffner 205b gewährleistet eine Neutaktung (Retiming) und Umformung (Reshaping), die das Jitter beseitigen (d.h. der Jitteretat (jitter budget) wird in der Verbindung neu eingestellt). Die Neutaktungs- und Umformungsfunktion des Augenöffners 205 kann durch eine Takt- und Datenregeneration („Clock and Data Recovery" – 'CDR') und durch einen Retimer ('RT'), einen Signalformer oder irgendein anderes Gerät durchgeführt werden, das in der Lage ist, das Augendiagramm zu öffnen. Sowohl passive als auch adaptive Entzerrungsschaltkreise können für diese Zwecke verwendet werden. Der Augenöffner 205 reagiert vorzugsweise auf die Datenübertragungsrate des Datenstroms auf dem besonderen Pfad. Gemäß einer Ausführungsform enthält der Empfänger-Augenöffner 205b eine Phasenregelschleife (Phase Locked Loop), die die Phase des elektrischen Signals auf einen Referenztakt ausrichtet, um zu gewährleisten, dass das elektrische Signal korrekt eingetaktet wird, sowie einen Signalformer, der Geräusche aus dem Signal herausfiltert und die Impulsflanken in dem Signal exakter formt. Die Augenöffner 205a und b können als anwendungsspezifische integrierte Schaltkreise (ASIC), als konfigurierbarer Schaltkreis, wie z.B. der FPGA, oder teilweise in Software ausgeführt werden, um nur einige wenige Möglichkeiten zu nennen. Ein Fachmann wird erkennen, dass es zahlreiche Verfahren für die Bereitstellung einer Augenöffnungsfunktion gibt, die in Übereinstimmung mit der vorliegenden Erfindung zur Anwendung kommt. Nachdem das elektrische Signal richtig synchronisiert und durch den Empfänger-Augenöffner 205b geformt worden ist, wird es über solch einen seriellen Weg 260, wie z.B. eine XFI-konforme 10 Gb/s Sendeleitung, an das Hostgerät 105 gesendet werden. Andere vorteilhafte Funktionen können hierbei auch zusammen mit den Augenöffnern 205a und b realisiert werden. In einigen Ausführungsformen werden in die Augenöffner 205a und 205b Umgehungsfunktionen (Bypassfunktionen), auch bekannt als „pass through"-Funktionen, eingebaut, die es den Daten ermöglichen, die Neutaktungs- und Umformungsfunktionen des Augenöffners zu umgehen. Diese Umgehungsfunktionen sind automatisch auswählbar, zum Beispiel durch die Nutzung eines Phasengleichlaufverlust(„Loss Of Lock" – 'LOL')-Signals, oder auswählbar mit einer Steuerleitung oder digitalen Steuerung. Die Augenöffner 205a und 205b können auch Betriebsarten mit geringem Stromverbrauch (Abschaltmodi) haben, die durch einen Steuerstift oder durch Steuerung mit Hilfe eines digitalen Busses oder einer Zweidrahtschnittstelle aktiviert werden. Die Augenöffner 205a und 205b können auch BERT-Funktionen haben, wodurch eine BERT-Maschine innerhalb des Augenöffners Daten generiert und/oder ein Fehlerdetektor die eingehenden Daten mit einem vorbestimmten Muster abgleicht, um den Datenstrom auf Fehler zu überprüfen. Außerdem können die Augenöffner 205a und 205b Loopback-Funktionen haben, die eine Rückübertragung der Daten unter Hinzufügung einiger Signaleingaben und Signalausgaben zwischen dem Augenöffner ermöglichen. So können z. B. die Daten vom Augenöffner 205b zum Augenöffner 205a übergeleitet werden und diese Daten können an den Sender 225 anstelle der Daten vom Datenweg 250 gesendet werden. Bei einigen Kombinationen ermöglichen es diese Eigenschaften dem Transceiver, eine Eigenprüfung oder eine Diagnose der Datenleitung oder eine Diagnose des Hostsystems durchzuführen. Diese Funktionsmöglichkeiten werden weiter unten noch ausführlicher erörtert.
  • Der Sendepfad enthält einen am Netzwerk angeschlossenen Sender 225 und einen Sender-Augenöffner 205a. Der Sender-Augenöffner 205a stellt verschlechterte Takt- und Datenwerte aus einem elektrischen Signal wieder her, das vom Hostgerät 105 über den seriellen Pfad 250 übertragen wird (z.B. eine Sendeleitung von 10 G/s). Wie oben beschrieben, wird das elektrische Signal entlang dieses Pfades 250 schwächer und der Augenöffner 205a gleicht diese Abschwächung aus und sendet das elektrische Signal an den Sender 225. Der Sender enthält eine optische Sender-Unterbaugruppe („Transmitter Optical Sub-Assembly" – 'TOSA') 245, die ein elektrisches Signal in ein optisches Signal umwandelt und es in das Netzwerk sendet. Der Sender 225 enthält auch vorzugsweise einen Lasertreiber 290, der einen Laser innerhalb der TOSA 245 und die Modulation der Daten innerhalb des elektrischen Signals auf das optische Signal steuert. Der Laser innerhalb der TOSA 245 wird auch unter Verwendung einer zweckbestimmten Schaltung zur Vorspannungserzeugung und Ansteuerschaltung, die sich innerhalb oder außerhalb des Lasertreibers befinden kann, auf den richtigen Betriebsstrom vorgespannt. Der Sender 225 kann einen Augenöffner 205a enthalten, der von den Einzelheiten des gewählten Einbaus (der Elemente) und der gewählten Konstruktion abhängt.
  • Dieses Transceiver-Modul 200 ermöglicht die seriellen Verbindungen 250 und 260 zwischen dem Transceiver-Modul 200 und dem Hostgerät 105. Insbesondere die Empfänger- und Sender-Augenöffner 205a und 205b gleichen das Absinken der Signalstärke aus, das in diesen seriellen Verbindungen 250 und 260 bei hohen Datenübertragungsraten auftritt, wie z.B. bei einer Datenübertragungsrate von ungefähr 10 Gb/s oder mehr.
  • Die 3 ist ein Beispiel für einen integrierten Schaltkreis (IC), durch den eine Augenöffnungsfunktion einem Empfänger-Datenweg mit serieller Verbindung zu einem Hostgerät bereitgestellt wird. Der IC des Augenöffners 205b enthält eine CDR 925b und einen RT 935b. Ein Eingang der CDR 925b empfängt einen Datenweg vom Ausgang eines Puffers 945b und ein Referenztaktsignal vom Ausgang eines Puffers 995h. Ein Puffer 945d empfängt den Datenweg aus dem Netzwerk über einen Empfänger 215. Ein Puffer 945h empfängt das Referenztaktsignal vom Hostgerät. Die CDR 925b nutzt das Referenztaktsignal als Ausgangspunkt bei der Wiederherstellung des Daten- und Taktsignals vom Datenweg. Eine Taktvervielfachungseinheit kann zur Einstellung der Referenztaktfrequenz verwendet werden, die durch einen Frequenzselektionsstift angezeigt wird. Der RT 935b ist für die Neutaktung und Umformung des Datenweges ausgelegt. Ein erster Eingang des RT 935b empfängt die Daten von einem ersten Ausgang der CDR 925b und ein zweiter Eingang des RT 935b empfängt das wiederhergestellte Taktsignal von einem zweiten Ausgang der CDR 925b.
  • Der IC des Augenöffners 205h übermittelt an das Hostgerät ein Nicht-Bereit-Signal. Ein Zustand, durch den das Nicht-Bereit-Signal aktiviert wird, wird durch ein Signalverlust(„Loss Of Signal" – 'LOS')-Signal ausgelöst. Ein erster Eingang der Ansteuerlogik 999b empfängt das LOS-Signal von einem Ausgang des Puffers 945b, wenn der Puffer 945b keine eingehenden Daten feststellen kann. Ein anderer Zustand, durch den das Nicht-Bereit-Signal aktiviert wird, wird durch ein LOL-Signal ausgelöst. Ein zweiter Eingang der Ansteuerlogik 999b empfängt das LOL-Signal von einem Ausgang der CDR 925b, wenn die CDR 925b nicht in der Lage ist, das Signal zu erfassen, so als wenn die Datenübertragungsrate sich außerhalb der Reichweite der CDR 925b befindet. Die Ansteuerlogik kann zum Beispiel als ODER-Schaltungslogik ausgeführt werden.
  • Ein Multiplexer ('MUX') 995b stellt eine Umgehungsfunktion für den Datenweg zur Verfügung. Der Ausgang des Puffers 945b wird an einen ersten Eingang des MUX 955b angekoppelt. Ein zweiter Eingang des MUX 955b ist der neu getaktete und umgeformte Datenausgang des RT 935b. Die Ansteuerlogik 999b sendet ein Steuersignal an den Auswahleingang des MUX 955b, um entweder den ersten oder den zweiten Eingang auszuwählen. Die Ansteuerlogik 999b wählt die gepufferten Daten aus dem Puffer 945b aus, und zwar als Reaktion auf den Empfang eines LOL-, LOS- oder Umgehungssignals (z.B. vom Hostgerät). Bei dieser Ausführungsform wählt die Ansteuerlogik den Ausgang RT 935b als Standardzustand.
  • Eine Polaritätssteuerung, die an den Eingang des Puffers 945a angekoppelt wird, verändert die Polarität seines Ausgangssignals, das vorzugsweise aus einer Differenzzeichengebung besteht. Auch der Puffer 945d ist vorzugsweise ein angekoppelter Betriebsartenlogikpuffer und der Puffer 945h ist vorzugsweise ein positiver emittergekoppelter Logikpuffer.
  • Die 4 ist ein Beispiel für einen IC, durch den eine Augenöffnungsfunktion für einen Senderdatenweg mit serieller Verbindung zu einem Hostgerät bereitgestellt wird. Der IC des Augenöffners 205a umfasst eine CDR 925a und einen RT 935a, von denen jeder so arbeitet, wie es in Bezug auf die 3 beschrieben wird, es sei denn, dass der Datenstrom vom Netzwerk über einen Sender 225 empfangen wird und an das Hostgerät gesendet wird. Ein Eingang der CDR 925a empfängt einen Datenweg von einem Ausgang eines Puffers 945a und ein Referenztaktsignal von einem Ausgang eines Puffers 945c. Es ist davon auszugehen, dass andere Komponenten des IC des Augenöffners 205a auch in den IC des Augenöffners 205 einbezogen werden können.
  • Der IC des Augenöffners 205a enthält die Ansteuerlogik 999a, um das Nicht-Bereit-Signal einzuführen. Ein MUX 955a führt die Umgehungsfunktion aus.
  • Ein MUX 955g ermöglicht es dem RT 935a, die Daten in Synchronisation mit einem Tx Takt neu zu takten, der in einem Beispiel durch das Hostgerät bereitgestellt wird. Ein erster Eingang des MUX 955g empfängt ein Referenztaktsignal zur Nutzung durch den RT 925a als Ausgangspunkt bei der Neutaktung der Daten. Ein zweiter Eingang des MÜX 955g empfängt ein Tx Taktsignal, das vorzugsweise ein hochwertiges Signal ist, das für die Neutaktung der Daten anstelle des wiederhergestellten Taktsignals verwendet werden kann. Die Tx Taktfrequenz kann durch eine Taktvervielfachungseinheit eingestellt werden, die durch einen Frequenzselektionsstift angezeigt wird. Der MUX 955g wählt zwischen dem Referenztaktsignal und dem Tx Taktsignal entsprechend einem Taktauswahlsignal. Bei einer Ausführungsform wird das Taktauswahlsignal über eine serielle Leitung zusammen mit anderen Signalen übermittelt statt durch einen zweckbestimmten Stift.
  • Die 5 ist die Veranschaulichung eines Transceiver-Moduls, bei dem gemäß einer Ausführungsform der vorliegenden Erfindung zweifache Augenöffner auf einem einzigen Chip integriert sind. Diese Integration ermöglicht einen kleineren Gesamtplatzbedarf auf der Leiterplatte, teilweise auch deshalb, weil die Augenöffner an die Stelle der relativ größeren SerDes 110 und 120 in dem Transceiver-Modul treten, die einen größeren Energiehunger haben. Bei einigen Ausführungsformen können die SerDes 110 und 120 in das Hostgerät einbezogen werden. Ebenfalls kann eine höhere Dichte der Transceiver auf einer Leitungsanschlusskarte untergebracht werden. Außerdem ist der Zusammenbau einfacher und wird zu geringeren Kosten gewährleistet.
  • Hinzu kommt auch noch, dass der Empfänger-Augenöffner 205b und der Sender-Augenöffner 205a gemeinsam den einzigen Referenztaktgeber 320 nutzen können. Folglich reduziert diese Integration die Anzahl der Eingänge oder Stifte auf dem Chip selbst, ermöglicht eine leichtere Prüfung des Chips und verringert die Anzahl der Komponenten. Der Referenztaktgeber 320 ist gewöhnlich ein Eingang von der Hostplatine und ein Taktgeber auf einer subharmonischen Schwingung der Übertragungsgeschwindigkeit von Daten. Obwohl es möglich ist, den Takt exakt bei der Datenübertragungsrate zu halten, kann das aus Gründen der Signalunversehrtheit und EMI (elektromagnetischen Störung) nicht wünschenswert sein. Im Allgemeinen beläuft sich der Referenztakt auf 1/16 oder 1/64 der Datenübertragungsrate: Bei einigen Betriebsarten des Transceivers wäre es möglich, den wiederhergestellten Takt aus dem Empfänger-Augenöffner 205b als Referenztakt des Sender-Augenöffners 205a zu nutzen. Abwechselnd kann der Referenztakteingang zum Augenöffner 205b intern so umgeleitet werden, dass er als Referenztaktgeber 320 für den Empfänger-Augenöffner 205b fungiert. In beiden Fällen wird von der Hostplatine noch ein Referenztaktgeber 320 bereitgestellt.
  • Bei anderen Ausführungsformen können der Empfänger 115, der Sender 125 oder Teile davon (z.B. ein Nachverstärker oder Lasertreiber) auf dem Chip – wie oben beschrieben – integriert werden.
  • Die 6 ist die Veranschaulichung eines Transceiver-Moduls, bei dem gemäß einer Ausführungsform der vorliegenden Erfindung ein Signalübertragungsweg mit zweifachen Augenöffnern integriert wird. Insbesondere kann der Chip ein Augenöffner-Steuermodul 350 enthalten, das sowohl den Empfänger-Augenöffner 205b als auch den Sender-Augenöffner 205a steuert. Das Augenöffner-Steuermodul 350 ermöglicht den Zugriff und die Steuerung durch einen Nutzer mit Hilfe einer parallelen Verbindung – wie abgebildet – oder einer seriellen Verbindung, über die weiter unten noch gesprochen wird. Außerdem kann ein Kommunikationsmodul 340 eines Augenöffners auf dem Chip integriert werden, um eine intelligente Kommunikation zwischen dem Empfänger-Augenöffner 205b und dem Sender-Augenöffner 205a zu ermöglichen. So z.B. kann das Kommunikationsmodul 340 des Augenöffners Direktverbindungen zum Empfänger-Augenöffner 205b und zum Sender-Augenöffner 205a haben, die eine intelligente Analyse und Koordination zwischen den beiden Augenöffnern 205a und b ermöglichen. Bei einer anderen Ausführungsform kann das Kommunikationsmodul 340 des Augenöffners über die Verbindungen 360, 365, 370 und 375 verfügen, die es erlauben, vor und hinter dem Empfänger- und Sender-Augenöffner Daten abzugreifen. Die Ausführungsform würde es dem Kommunikationsmodul 340 des Augenöffners erlauben, die beiden Augenöffner 205a und b zu überwachen, einen ausgefallenen Augenöffner zu erkennen und Diagnosetests durchzuführen, bei denen der Datenstrom geändert wird, um einen einzelnen Augenöffner oder eine Datenleitung zu überprüfen.
  • Die 7 ist die Veranschaulichung eines Steuermoduls, das eine serielle Schnittstelle in einem Transceiver-Modul hat, das gemäß einer Ausführungsform der vorliegenden Erfindung über zweifache Augenöffner verfügt. Gemäß dieser Ausführungsform weist das Steuermodul 350 des Augenöffners eine Polaritätssteuerung 379, eine Umgehungssteuerung 377, eine Baudratensteuerung 381, eine Steuerung 383 des Taktsignalabrufs, eine Loopback-Steuerung 387, eine BERT-Steuerung und eine serielle Schnittstelle 385 auf. Eine Steuerung des Taktsignalabrufs 385 ermöglicht es dem Steuermodul 350 des Augenöffners, die Taktfrequenz beim Empfänger-Augenöffner 205b und beim Sender-Augenöffner 205a abzurufen. Eine Polaritätssteuerung 379 ermöglicht es dem Steuermodul 350 des Augenöffners, die Eingabe- und Ausgabedatenpolarität beim Empfänger-Augenöffner 205b und beim Sender-Augenöffner 205a wählbar zu steuern. Eine Baudratensteuerung 381 ermöglicht es dem Steuermodul 350 des Augenöffners, die Baudratenreaktion des Empfänger-Augenöffners 205b und des Sender-Augenöffners 205a einzustellen.
  • Eine Umgehungssteuerung 377 ermöglicht es dem Steuermodul 350 des Augenöffners, den Empfänger-Augenöffner 205b und den Sender-Augenöffner 205a einzuschalten bzw. auszuschalten, um es Datenströmen, die mit dem Datenübertragungsratenbereich eines besonderen Augenöffners inkompatibel sind, zu ermöglichen, das Transceiver-Modul 200 zu durchlaufen. Wenn z.B. ein Augenöffner dafür ausgelegt ist, einen Datenstrom von ungefähr 10 Gb/s neu zu takten, kann die Umgehungssteuerung 377 automatisch einen Datenstrom von 1 Gb/s durchlassen. Als Alternative dazu kann die Umgehungssteuerung 377 manuell gesteuert werden, wodurch einem Hostgerät 105 oder einem Netzbetreiber ermöglicht wird zu bestimmen, ob ein spezieller Datenstrom durchgelassen wird. Eine Loopback-Steuerung 387 ermöglicht es dem Steuermodul 350 des Augenöffners, die Unversehrtheit der Datenwege und Komponenten im Modul 200 zu überwachen. Die BERT-Steuerung 389 ermöglicht es dem Steuermodul 350 des Augenöffners, die Bitfehlerraten der Datenwege und Komponenten im Modul 200 zu überprüfen. Bei anderen Ausführungsformen kann das Steuermodul 350 des Augenöffners mit zusätzlichen Steuerungen für Chipfunktionen versehen werden, wie z.B. mit der Steuerung der adaptiven Entzerrerschaltung.
  • Bei einer Ausführungsform ermöglicht eine serielle Schnittstelle 385 eine serielle Verbindung 390, um mit dem Steuermodul 350 des Augenöffners zu kommunizieren. Im Allgemeinen können solche seriellen Verbindungen wie SPI, 12C, RS232 etc. genutzt werden, um Funktionen des integrierten Schaltkreises 300 des zweifachen Augenöffners zu steuern. Andere Ausführungsformen der seriellen Verbindungen werden in der am 8. Oktober 2002 eingereichten US-Patentanmeldung Nr. 10/266,870 „Optical Transceiver Moldule with Multipurpose Internal Serial Bus" („Optisches Transceiver-Modul mit Internem Seriellem Mehrzweckbus") von Lewis B. Aronson et al. offenbart, die durch Bezugnahme im vorliegenden Text eingeschlossen ist. Demzufolge wird die Anzahl der Stifte, die für die Befehlserteilung an das Steuermodul 350 des Augenöffners erforderlich sind, auf einen einzigen Stift reduziert. So z.B. ersetzt diese serielle Schnittstelle 385 vier Stifte bei einer Viererratenkonfiguration oder zwei Stifte in einer Binärratenkonfiguration. Bei noch einer weiteren Ausführungsform kann eine zweite serielle Schnittstelle (nicht abgebildet) die Ausgabe von Daten zum Hostgerät gewährleisten, wie z.B. die Strompolaritätseinstellung, ein LOL-Signal, die Strombaudrate, eine Stromtaktfrequenz, die Ergebnisse eines Loopback-Tests (d.h. Fehlerprüfung mit Rückübertragung) oder BERT-Ergebnisse. Als Alternative dazu kann die serielle Verbindung eine einzige serielle Schnittstelle sein, die in der Lage ist, eine Zweiwegkommunikation zwischen dem Steuermodul 350 des Augenöffners und dem Hostgerät zu ermöglichen.
  • Die 8 ist ein Beispiel für einen IC, durch den für einen Transceiver-Datenweg mit serieller Verbindung zu einem Hostgerät die Funktion einer zweifachen Augenöffnung gewährleistet wird. Der IC 300 des zweifachen Augenöffners enthält einen Augenöffner 205a, der Daten vom Hostgerät empfängt und Daten an einen Sender versendet, sowie einen Augenöffner 205b, der Daten von einem Empfänger empfängt und Daten an das Hostgerät sendet. Der Augenöffner 205a umfasst eine CDR 925a und einen RT 935a zur Durchführung einer Umformung und Neutaktung, wie sie in 9A ausgeführt sind. Der Augenöffner 205a hat auch Ausführungsformen für die Bereitstellung eines Nicht-Bereit-Signals für das Hostgerät oder einer Umgehungsfunktion für den Datenweg. Außerdem führt der Augenöffner 205b eine Umformung und Neutaktung der Daten mit einer CDR 925b und einer RT 235b durch.
  • Die Ausgabe des Nicht-Bereit-Signals an das Hostgerät vom Ausgang einer Ansteuerlogik 999b wird beim Empfang eines LOS-Signals vom Ausgang des Puffers 995d oder eines LOL-Signals vom Ausgang der CDR 925b konditioniert. Der MUX 955d stellt eine Umgehungsfunktion bereit. Die Umgehungsfunktion wird mit einem Signal vom Ausgang der Ansteuerlogik 999b zu einem Selektoreingang des MUX 955d aktiviert. Bei einer weiteren Ausführungsform kann die Tx Taktfunktion im Augenöffner 205a ausgeführt werden.
  • Die 9 ist ein zusätzliches Beispiel für einen IC, durch den die Funktion einer zweifachen Augenöffnung für einen Datenweg des Transceivers mit einer seriellen Verbindung zu einem Hostgerät bereitgestellt wird. Ein MUX 975a stellt einen verbesserten IC bereit, der sowohl eine Umgehungsfunktion als auch eine Loopback-Funktion zusammen mit anderen oben beschriebenen Funktionen enthält. Wenn der erste Selektoreingang der MUX 975a das Loopback-Signal empfängt, schaltet der Ausgang des MUX 975a auf das Senden von Daten um, die vom MUX 975b empfangen wurden. Wenn ein zweiter Selektoreingang des MUX 975a das Umgehungssignal vom Hostgerät oder das LOL-Signal vom Ausgang der CDR 925a empfängt, schaltet der MUX 975a auf das Senden von Daten um, die vom Ausgang des Puffers 945a empfangen wurden. Der MUX 975a kann zur Realisierung der Loopback- oder Umgehungsfunktion konfiguriert werden, wenn beide Selektoreingänge des MUX 975a ein Signal empfangen. Der MUX 975a ersetzt die MUX 955a, 955b und 955c, wodurch die Anzahl der Bauelemente reduziert, Energie gespart und weniger Wärmeableitung verursacht wird.
  • Die 10 veranschaulicht ein Transceiver-Modul, das einen DAC (Digital-Analog-Umsetzer) auf einem integrierten Chip mit zweifachen Augenöffnern aufweist. Bei dieser Ausführungsform des IC 1020 des zweifachen Augenöffners setzt ein DAC 1025 digitale Signale, die durch den oder von dem IC 1020 gesendet wurden, in analoge Signale um, um die Empfänger- und/oder Senderkomponenten zu steuern. Folglich können Steuersignale, die an einen Nachverstärker 1030, eine ROSA 1040, ein Lasertreiber 1050 und eine TOSA 1060 gesandt werden, solche Charakteristika steuern, wie z.B. analoges Pendeln, Vorspannung sowie Anstieg- und Abfallzeiten. Bei einer Ausführungsform werden die digitalen Signale, die an den DAC 1025 gesandt werden, durch das Steuermodul 350 erzeugt (siehe 67).
  • Die 11 veranschaulicht einen Rost DAC, der in den Empfänger-Augenöfner integriert ist, und einen zweiten DAC, der in den Sender-Augenöffner Integriert ist. Der DAC 1121 kann Ausgaben analoger Signale des Empfänger-Augenöffners 1122 oder analoge Signaleingaben von einem Empfänger steuern. Ebenso kann der DAC 1123 analoge Signalausgaben des Sender-Augenöffners 1124 oder analoge Eingaben vom Sender steuern, wie es im Hinblick auf die 10 beschrieben wurde. Die 12A–D veranschaulichen die Loopback-Betriebsarten, die mit den zweifachen integrierten Augenöffnern integriert sind. Eine Loopback-Betriebsart erlaubt eine Überprüfung der Unversehrtheit auf einem besonderen Datenweg. Folglich kann eine erste Loopback-Betriebsart die Überprüfung der Unversehrtheit eines oder mehrerer Komponenten entlang des besonderen Datenweges im Modul 200 oder auf einem optischen Weg in einem Netzwerk ermöglichen. Eine zweite Loopback-Betriebsart kann die Überprüfung der Unversehrtheit eines Datenwegs ermöglichen; der mehrere Komponenten im Modul 200 enthält. Somit ermöglichen die Loopbacks in mehreren Betriebsarten die Überwachung der Unversehrtheit des Datenwegs auf unterschiedlichen Ebenen im Transceiver-Modul 200. Das Transceiver-Modul 200 enthält eine Augenöffner-Loopback-Steuerung 400 innerhalb der Steuerung 350 des Augenöffners, die für die Steuerung der Loopback-Funktion im Modu1 200 verwendet wird.
  • Die 12A veranschaulicht eine erste Loopback-Betriebsart vom Eingang 407 des Sender-Augenöffners 205a bis zum Ausgang 409 des Empfänger-Augenöffners 205b. Diese erste Loopback 405 ermöglicht es dem Hostsysten 105, die Funktion der Hostplatine zu überprüfen und zu kontrollieren, ob das Transceiver-Modul 200 korrekt in seine Steckverbindung eingesteckt worden ist, und ob es richtig hochgefahren worden ist. Da diese erste Loopback 405 innerhalb des Moduls 200 integriert ist, kann ein Fachmann für den Einbau schnell feststellen, ob das Transceiver-Modul 200 richtig eingebaut worden ist, oder ob im Transceiver-Modul 200 oder im Hostgerät 105 ein Defekt aufgetreten ist.
  • Die 12B ist die Darstellung eines Transceiver-Moduls, das über eine zweite Loopback-Betriebsart verfügt, die gemäß einer Ausführungsform der vorliegenden Erfindung mit den zweifachen Augenöffnern integriert ist. Diese zweite Loopback 410 ermöglicht dem Hostsystem 105 zu kontrollieren, ob der Empfänger-Augenöffner 205b richtig arbeitet, und ob das Transceiver-Modul 200 richtig in seine Steckverbindung eingesteckt und richtig hochgefahren worden ist. Da die zweite Loopback 410 im Transceiver-Modul 200 integriert ist, kann ein Hersteller schnell die Unversehrtheit des Empfänger-Augenöffners 205b vor dem Versand überprüfen. Und einem Netzadministrator ist es leicht möglich, den Empfänger-Augenöffner 205b nach dem Einbau des Transceiver-Moduls 200 zu überprüfen.
  • Die 12C ist die Darstellung eines Transceivers, der über eine dritte Loopback-Betriebsart verfügt, die mit den zweifachen Augenöffnern gemäß einer Ausführungsform der vorliegenden Erfindung integriert ist. Diese dritte Loopback 420 ermöglicht es dem Hostsystem 105 zu kontrollieren, ob der Sender-Augenöffner 205a richtig arbeitet, und ob das Transceiver-Modul 200 richtig in seine Steckverbindung eingesteckt und hochgefahren worden ist. Da die dritte Loopback 420 im Transceiver-Module 200 integriert ist, kann ein Hersteller schnell die Unversehrtheit des Sender-Augenöffners 205a vor dem Versand überprüfen. Und einem Netzadministrator ist es leicht möglich, den Sender-Augenöffner 205a nach dem Einbau des Transceiver-Moduls 200 zu überprüfen.
  • Die 12D ist die Darstellung eines Transceiver-Moduls, das eine vierte und fünfte Loopback-Betriebsart hat, die mit den zweifachen Augenöffnern gemäß einer Ausführungsform der vorliegenden Erfindung integriert ist. Die vierte Loopback 425 verläuft vom Ausgang 409 des Empfänger-Augenöffners 205b zum Eingang 407 des Sender-Augenöffners 205a. Diese vierte Loopback 425 ermöglicht die Prüfung des Transceiver-Moduls 200 und eines optischen Datenwegs in einem Netzwerk. Somit kann ein Netzadministrator oder Modulhersteller schnell das ganze Transceiver-Modul 200 prüfen und testen, ob das Modul 200 richtig an die Faser angeschlossen ist. Die fünfte Loopback 430 verläuft vom Ausgang 409 des Empfänger-Augenöffners 205b zum Ausgang 417 des Sender-Augenöffners 205a. Diese fünfte Loopback 430 ermöglicht die Prüfung der vorgeschalteten Komponenten beim Transceiver-Modul 200, beim Empfängerauge 205b und auf einem optischen Datenweg in einem Netzwerk. Eine sechste Loopback (nicht abgebildet, siehe aber 10B und 10D wegen der Ausführung des integrierten Schaltkreises) verläuft vom Ausgang 417 des Sender-Augenöffners 205a zum Eingang 412 des Empfänger-Augenöffners 205b.
  • Die oben beschriebenen Loopback-Betriebsarten sind Beispiele für Loopbacks, die in das Transceiver-Modul 200 integriert werden können. Das bedeutet aber nicht, dass sie alle möglichen Loopback-Betriebsarten umfassen. So z.B. können die Loopbacks vom Eingang 412 des Empfänger-Augenöffners 205b sowohl zum Eingang 407 als auch zum Ausgang 417 des Sender-Augenöffners 205a integriert werden. Diese Loopbacks würden eine Prüfung der vorgeschalteten Komponenten und eines optischen Weges sowie einer Kombination aus vorgeschalteten Komponenten, Empfänger-Augenöffner 205a und optischem Weg ermöglichen. Weitere Loopbacks können auch innerhalb des Transceiver-Moduls 200 integriert werden, um andere Datenwege und/oder Komponenten zu prüfen.
  • Unter Bezugnahme auf das Beispiel in 8 gewährleisten die MUX (Multiplexer) 955b, 955c, 955f und 955g eine Loopback-Funktion für die Prüfung von Komponenten, wie oben beschrieben. Beim Augenöffner 205a empfangen die MUX 955b und 955c ein erstes Loopback-Signal vom Hostgerät zu jedem Selektoreingang. Wenn das erste Loopback-Signal im High-Zustand ist, schaltet sich der Ausgang des MUX 955c vom Senden der Daten, die vom Ausgang der CDR 925a zum Eingang des RT 925a empfangen werden, auf das Senden von Daten um, die vom Ausgang des CDR 925b zum Eingang des RT 925a empfangen werden. Gleichzeitig schaltet sich der Ausgang des MUX 955b vom Senden des wieder gewonnenen Taktsignals, das vom Ausgang der CDR 925a zum Eingang des RT 935a empfangen wurde, auf das Senden des wieder gewonnenen Taktsignals um, das vom Ausgang der CDR 925b zum Eingang des RT 935b empfangen wurde.
  • Im Augenöffner 205b empfangen die MUX 955e und 955f ein zweites Loopback-Signal vom Hostgerät zu jedem Selektoreingang. Wenn das zweite Loopback-Signal im High-Zustand ist, sendet der Ausgang des MUX 955f Daten, die von der CDR 925a empfangen werden, zum Eingang des RT 935b, statt Daten vom CDR 925b, und ein regeneriertes Taktsignal, das von dem CDR 925a empfangen wird, an den Eingang des RT 935b, statt eines von dem CDR 925a.
  • Die 13A ist eine Ausführungsform der dritten Loopback-Betriebsart eines IC eines zweifachen Augenöffners, wie z.B. des in 12B dargestellten. Zum Zweck der Veranschaulichung werden einige Komponenten, die während des normalen Betriebs für das Verständnis des Datenwegs nicht erforderlich sind, hier nicht dargestellt. Der IC 300 des zweifachen Augenöffners umfasst den Augenöffner 205a und den Augenöffner 205b. Beim Loopback-Betrieb empfängt ein Eingang des Puffers 945a den Datenweg vom Hostgerät zum Augenöffner 205a und ein Eingang der CDR 925a empfängt den Datenweg von einem Ausgang des Puffers 945a. Im Augenöffner 205b empfängt ein Eingang des RT 935b den Datenweg von einem Ausgang der CDR 925a und ein Eingang des Puffers 945c empfängt den Datenweg vom Ausgang des RT 935b und sendet den Datenweg zurück zum Hostgerät.
  • Bei einer alternativen Ausführungsform der dritten Loopback-Betriebsart kann der Puffer 945a durch den Anschluss des Ausgangs des Puffers 945a an den Ausgang des Puffers 945c wie bei der ersten Loopback-Betriebsart isoliert werden. Es wird davon ausgegangen, dass jede der anderen Loopback-Betriebsarten in gleicher Weise realisiert werden kann. Die zweite Loopback-Betriebsart kann durch den Anschluss des Eingangs der ersten CDR 925b oder des Eingangs des ersten Puffers 945a an den Ausgang der zweiten CDR 925b oder den Eingang des Puffers 945a realisiert werden. Die vierte Loopback-Betriebsart kann durch den Anschluss des Ausgangs der zweiten CDR 925b an den Eingang der ersten CDR 925b realisiert werden. Die fünfte Loopback-Betriebsart kann durch den Anschluss des Ausgangs der zweiten CDR 925b an den Ausgang der ersten CDR 925a realisiert werden.
  • Die oben beschriebenen Loopback-Ausführungen sind Beispiele, die nicht bedeuten, dass darin alle möglichen Ausführungen eingeschlossen sind.
  • Die 13B ist eine Ausführungsform der sechsten Loopback-Betriebsart eines IC eines zweifachen Augenöffners, so wie er z.B. in 12B dargestellt ist. Ein Eingang des Empfängers 215 empfängt den Datenweg vom Netzwerk. Beim Augenöffner 205b empfängt ein Eingang des Puffers 945d den Datenweg von einem Ausgang des Empfängers 215 und ein Eingang der CDR 925b empfängt den Datenweg von einem Ausgang des Puffers 945d. Beim Augenöffner 205a empfängt ein Eingang des RT 935a den Datenweg von einem Ausgang der CDR 925b und ein Eingang des Puffers 945b empfängt die Eingabe von einem Ausgang des RT 935a. Ein Eingang des Senders 225 empfängt den Datenweg von einem Ausgang des Puffers 945b und sendet den Datenweg zum Netzwerk. Andere Ausführungsformen der sechsten Loopback-Betriebsart können dort realisiert werden, wo der Datenweg ein Ausgang vom Augenöffner 205b aus einer anderen Komponente ist, wie z.B. aus dem Puffer 945d, und der Datenweg im Augenöffner 205a in einer anderen Komponente empfangen wird, wie z.B. im Puffer 945b.
  • Die 13C ist eine Ausführungsform der dritten Loopback-Betriebsart eines Datenwegs eines zweifachen Augenöffners, wie er in 12C dargestellt ist. Beim Augenöffner 205a empfängt ein Eingang des Puffers 945a den Datenweg vom Hostgerät, ein Eingang der CDR 925a empfängt den Datenweg von einem Ausgang des Puffers 945a und ein Eingang des RT 935a empfängt den Datenweg von einem Ausgang der CDR 935a. Beim Augenöffner 205a empfängt ein Eingang des Puffers 945e die Eingabe von einem Ausgang des RT 935a und sendet den Datenweg zurück an das Hostgerät.
  • Die 13D ist eine Ausführungsform der sechsten Loopback-Betriebsart des Datenwegs eines zweifachen Augenöffners, wie er in 12C dargestellt ist. Ein Eingang des Empfängers 215 empfängt den Datenweg aus dem Netz. Bei einem Augenöffner 205b empfängt ein Eingang des Puffers 945d den Datenweg von einem Ausgang des Empfängers 215, ein Eingang der CDR 925b empfängt den Datenweg von einem Ausgang des Puffers 945d und ein Eingang des RT 935b empfängt den Datenweg von einem Ausgang der CDR 935b. Bei einem Augenöffner 205a empfängt ein Eingang des Puffers 945b die Eingabe von einem Ausgang der RT 935b. Ein Eingang des Senders 225 empfängt den Datenweg von einem Ausgang des Puffers 945b und sendet den Datenweg zum Netz.
  • Die 14 ist die Veranschaulichung eines Transceiver-Moduls mit Umgehungsfunktion, die mit einem Sender und einem Empfänger integriert ist, die gemäß einer Ausführungsform der vorliegenden Erfindung jeweils mehrere CDR-Komponenten haben. Ein konventioneller Augenöffner arbeitet ordnungsgemäß bei Signalen innerhalb eines kleinen Bereichs von Datenübertragungsraten. Normalerweise wird sich ein Augenöffner nur bei einer bestimmten Datenübertragungsrate oder innerhalb eines engen Geschwindigkeitsbereiches der Datenübertragung auf einen ankommenden Datenstrom aufsynchronisieren. Außerdem können einige Augenöffner auch in der Lage sein, bei subharmonischen Schwingungen einer für den Betrieb nutzbaren Datenübertragungsrate sich auf die Daten auf zusynchronisieren. Aber bei anderen Datenübertragungsraten, bei denen der Augenöffner nicht in der Lage ist, sich auf die Daten auf zusynchronisieren, wird der Ausgang beim Augenöffner normalerweise gesperrt. Diese Einschränkung der konventionellen Augenöffner verringert die Flexibilität eines Transceiver-Moduls für seinen Betrieb unter den Bedingungen einer unterschiedlichen Ausstattung des Netzes mit peripheren Geräten. Insbesondere schließen konventionelle Augenöffner ein protokollagnostisches Transceiver-Modul mit Augenöffnerfunktion auf einem Chip aus, das in Übereinstimmung mit verschiedenen Arten von Protokollen und Datenübertragungsraten arbeiten kann.
  • Die Umgehungsfunktion der vorliegenden Erfindung ermöglicht es einem Augenöffner, automatisch Daten passieren zu lassen, wenn er nicht in der Lage ist, sich auf den Datenstrom aufzusynchronisieren, weil er nicht in einem bestimmten Geschwindigkeitsbereich der Datenübertragung liegt. Insbesondere kann der Augenöffner dafür ausgelegt sein, einen Datenstrom passieren zu lassen, der eine solche Datenübertragungsrate hat, die es nicht erforderlich macht, dass die Takt- und Datenregeneration im Rahmen eines annehmbaren Jitteretats bleibt. So z.B. würde es diese Pass-through-Funktion einem 10Gb/s Ethernet-Transceiver ermöglichen, unter den speziellen Rahmenbedingungen eines Glasfaserkanals zu arbeiten, bei denen ein Augenöffner nicht erforderlich ist. Außerdem erlaubt es die Funktion, dass das Ausprüfen zur Fehlerbeseitigung oder Planen einer Verknüpfungsstrecke ohne das Vorhandensein der nichtlinearen Regenerierungsfunktion des Augenöffners erfolgen kann. Die Pass-through-Funktion des Augenöffners kann automatisch gesteuert werden, und zwar in Abhängigkeit davon, ob der Augen-Öffner mit den Daten synchronisiert ist. Der Augenöffner kann ein LOL-Signal erzeugen, das zwar ein universell gebräuchliches Signal ist, das aber auch für diesen Zweck genutzt werden kann. Die Pass-through-Funktion kann auch durch ein Steuersignal oder durch ein digitales Signal auf einer digitalen Schnittstelle fremd gesteuert werden. Es ist erkannt worden, dass die Umgehungseigenschaft als Diagnose- und Entwicklungsinstrument wertvoll ist, und zwar selbst für Dateübertragungsraten, die innerhalb des Synchronisationsbereiches des Augenöffners liegen.
  • Eine Ausführungsform des Transceiver-Moduls 200, das über eine Pass-through-Funktion verfügt, wie in 14 abgebildet, um-fasst einen Empfänger-Augenöffner 205b, einen Augenöffner 205a und eine Pass-through-Steuerung 510 im Steuermodul 350 des Augenöffners. Die vom Empfänger eingehenden Daten werden innerhalb eines vierten Puffers 945d im Empfänger-Augenöffner 205b gespeichert, ohne dass der Jitteretat innerhalb des Datenwegs neu eingestellt werden muss. Der vierte Puffer 945d wird an eine Umgehungsleitung 532 und an eine erste CDR 534 angeschlossen. Die Pass-through-Steuerung 510 schaltet den Ausgang auf dem vierten Puffer 945d zwischen der Pass-through-Leitung 532 und der ersten CDR 925a hin und her, und zwar in Abhängigkeit davon, ob die zweite CDR 925b sicht auf die Daten aufsynchronisieren kann. Die Umgehungssteuerung 510 kann dafür ausgelegt sein, automatisch zwischen den Ausgängen auf dem vierten Puffer 945d hin- und herzuschalten, Oder durch einen Bediener mit Hilfe einer Steuerschnittstelle (z.B. serielle Schnittstelle 385) manuell gesteuert zu werden. So z.B. kann eine vierte CDR 925d auch an den vierten Puffer 945d angeschlossen werden, um in einem anderen Datenstrom zu arbeiten als in jenem Datenstrom, der durch die zweite CDR 925b bearbeitet wird. Außserdem würde diese vierte CDR 925d auch ein Hin- und Herschalten durch die Pass-through-Steuerung 510 zwischen drei Unterschiedli-chen Datenwegen möglich machen. Es ist davon auszugehen, dass mehrere Augenöffner im Rahmen des Empfänger-Augenöffners 205b arbeiten können, um unterchiedliche Datenströme zu ermöglichen, die auf dem Augenöffner 205b mit einer versehen sind. Außerdem kann die Geschwindigkeitserkennung entlang eines Empfangspfades oder Sendepfades integriert werden, um die intelligente Erkennung von Datenübertragungsraten zu ermöglichen, die sowohl von einem Hostgerät als auch einem Netzwerk ausgehen. Einem Beispiel zufolge kann ein einstellbarer Breitbandoszillator und ein logischer Schaltungsaufbau dafür genutzt werden, um eine Geschwindigkeit bei einem besonoeren Signal zu ermitteln. Bei einem anderen Beispiel können auch mehrere Schmalbandoszillatoren, ein Impulsunterscheider und ein logischer Schaltungsaufbau für die Ermittlung der Übertragungsgeschwindigkeit des Signals eingesetzt werden. Diese Geschwindigkeitserkennung ermöglicht die Verwendung von mehreren Augenöffnern entlang eines Datenwegs, was im Ergebnis zu einer Augenöffnerfunktion auf einem einzigen Datenweg fürtrt, der für Signale zur Verfügung steht, die unterschiedliche Datenübertragungsraten haben.
  • Eine ähnliche Umgehungsschaltung kann auf dem Sender-Augenöffner 205a bereitgestellt werden. Insbesondere wird ein erster Puffer 945a an eine erste CDR 925a und eine Passthrough-Leitung 526 angeschlossen. Die Pass-through-Steuerung 510 schaltet die Daten in Abhängigkeit von den Charakteristika der Daten zwischen der ersten CDR 925a und der Pass-through-Leitung 526 hin und her. Außerdem können mehrere Augenöffner (z.B. eine dritte CDR 925c) innerhalb des Sender-Augenöffners 205a arbeiten, um zu ermöglichen, dass unterschiedliche Datenströme mit einer Augenöffnerfunktion beim Augenöffner 205b versehen werden.
  • Die 15 ist ein Ablaufdiagramm, das ein erstes Verfahren Umgehungsverfahren veranschaulicht, das in einem Transceiver-Modul mit einem integrierten Sender und Empfänger betriebsfähig ist, die jeweils mehrere CDRs haben. Eine Datenübertragungsrate eines Datenstroms, der in einen Augenöffner einläuft, wird erkannt 540. Als Antwort auf die erkannte Datenübertragungsrate, die außerhalb eines vorgegebenen Betriebsbereiches eines Augenöffners liegt, wird der Datenstrom durch das Transceiver-Modul ohne Augenöffnung 542 geleitet. Diese Umgehungsfunktion kann im CDR 1-IC automatisiert oder durch einen Nutzer manuell gesteuert werden. Als Antwort auf die erkannte Datenübertragungsrate, die sich innerhalb des vorgegebenen Betriebsbereiches eines Augenöffners befindet, erfolgt die Augenöffnung im Datenstrom, um das Jitter 545 zu verringern.
  • Die 16 ist ein Ablaufdiagramm eines zweiten Umgehungsverfahrens, das in einem Transceiver-Modul mit einem Sender und einem Empfänger betriebsfähig ist, die gemäß einer Ausführungsform der vorliegenden Erfindung jeweils mehrere CDR Komponenten haben. Ein Steuersignal wird durch einen Puffer erkannt 550, der einen Datenstrom speichert. Als Antwort auf das Steuersignal, das sich in einem ersten Zustand befindet (z.B. in einem High-Zustand), wird der Datenstrom durch ein Transceiver-Modul ohne Augenöffnung 552 hindurchgeleitet. Als Antwort auf das Steuersignal, das sich in einem zweiten Zustand befindet (z.B. in einem Low-Zustand), erfolgt im Datenstrom 555 eine Augenöffnung.
  • Die 17 ist eine Ausführungsform der Umgehungsfunktion eines IC eines zweifachen Augenöffners, wie z.B. in den 8 oder 9 dargestellt. Der IC 300 eines zweifachen Augenöffners umfasst einen Augenöffner 205a und einen Augenöffner 205b. Da die CDR- und RT-Module auf dem Datenweg nicht in Betrieb sind, werden Daten vom Hostgerät, die in einem Eingang des Puffers 945a eingegangen sind, direkt von einem Ausgang des Puffers 945a zu einem Eingang des Puffers 945b gesandt. Ein Ausgang des Puffers 945b sendet einen Datenweg zu einem Eingang des Senders 225 zwecks Übertragung ins Netzwerk. Ebenso werden Daten, die aus dem Netzwerk in einem Eingang des Empfängers 215 empfangen und von einem Ausgang des Empfängers 215 zu einem Eingang des Puffers 945d gesendet werden, direkt aus einem Ausgang des Puffers 945d zu einem Eingang des Puffers 945e gesandt. Ein Ausgang des Puffers 945e sendet die Daten zum Hostgerät. Ein Signal kann zur manuellen Außerkraftsetzung der Umgehungsbetriebsart einbezogen werden. Die Steuersignale, die für die Aktivierung der Umgehungsfunktion erforderlich sind, sind oben schon besprochen worden.
  • Bei einer Ausführungsform erfolgt die adaptive Entzerrung (Equalization) auf ein Signal hin, das von der Host-Platine während der Umgehungsbetriebsart für Rauschunterdrückung und/oder Signalbearbeitung ausgeht. Das Nicht-Bereit-Signal kann abgerufen werden, um festzustellen, ob der Augenöffner zum jeweiligen Zeitpunkt in der Umgehungsbetriebsart arbeitet, die die adaptive Entzerrungsfunktion auslöst, wenn sich das Nicht-Bereit-Signal im High-Zustand befindet. Die Eigenschaft der adaptiven Entzerrung schafft in vorteilhafter Weise einen Ausgleich für die Verknüpfungsdispersion als Ersatz für Neutaktung und Umformung, die normalerweise vom Augenöffner gewährleistet werden.
  • Die 18 ist die Darstellung eines Transceiver-Moduls, das über eine BERT-Maschine verfügt, die gemäß einer Ausführungsform der vorliegenden Erfindung mit zweifachen Augenöffnern integriert ist. Entsprechend einer Ausführungsform der Erfindung wird eine BERT-Maschine 630 in einem Chip 600 integriert, der den Sender-Augenöffner 205a und den Empfänger-Augenöffner 205b hat. Die BERT-Maschine 630 weist einen Patterngenerator 640, einen Fehlerdetektor 635 und eine BERT-Loopback-Steuerung 650 auf. Bei einer anderen Ausführungsform wird die BERT-Maschine 630 im Steuermodul 350 des Augenöffners integriert.
  • Der Augenöffner der BERT-Maschine nutzt Messpunkte, die in die Datenpfade integriert sind, um Bitsequenzen einzufügen und zu empfangen, die genutzt werden, um die Bitfehlerrate zu prüfen, die mit speziellen Pfaden verbunden sind. Bei diesem Beispiel werden vier Messpunkte auf dem Transceiver-Modul 200 integriert. Und sie werden als die Punkte A 605, B 610, C 615 und D 620 gekennzeichnet. Diese Messpunkte 606, 610, 615 und 620 ermöglichen es der BERT-Maschine 630, Bitsequenzen auf einem Datenweg einzufügen und wieder aufzufinden. Unter Verwendung dieser Messpunkte kann die BERT-Maschine 630 eine Bitfehlerrate auf externen optischen Pfaden in einem angeschlossenen Netzwerk, auf internen elektrischen Pfaden oder in einer Kombination aus elektrischen und optischen Pfaden feststellen.
  • Die BERT-Maschine 630 ist von Nutzen sowohl als Diagnosefunktion für Endteilnehmer in deren Systemen als auch als Teil des Modulherstellungsprozesses. So z.B. kann ein Hersteller Integritätsprüfungen auf einem Transceiver-Modul 200 durchführen, um zu gewährleisten, dass das Modul eine Qualitätsprüfung besteht. Die BERT-Maschine 630 kann im Modul 200 interne Wege unter verschiedenen Betriebsbedingungen prüfen, wie z.B. beim Betrieb innerhalb einer Temperierkammer nach einem Temperaturwechselzyklus oder unter Spannungsbegrenzung. Diese Eigenschaft gewährleistet ein effizienteres Verfahren zur Prüfung des Moduls 200, wenn man es mit den traditionelleren externen Bitfehlerratenprüfungen (BERT) vergleicht. Außerdem können sowohl die Loopback-Betriebsarten als auch die BERT-Maschine 630 ebenfalls in Transpondermodulen arbeiten.
  • Die 19 ist ein Ablaufdiagramm eines BERT-Prüfverfahrens, das in einem Transceiver-Modul betriebsfähig ist, das über zweifache integrierte Augenöffner verfügt. Eine Bitsequenz oder Prüffolge wird an einem speziellen Messpunkt im Transceiver-Modul 200 eingefügt 670. Die Bitsequenz wird durch den Patterngenerator 640 ausgegeben. Der Patterngenerator kann bei der Ausgabe Pseudozufallszahlen und/oder Zeichen oder ein Muster verwenden, das in einem Speicher gespeichert ist. Die Bitsequenz läuft entlang eines Weges und wird an einem anderen Messpunkt abgerufen. Fehler innerhalb der Bitsequenz werden festgestellt 675 und vom Fehlerdetektor 635 ausgewertet. Diese Fehlerratenprüfung und -auswertung kann unter verschiedenen Umgebungsbedingungen 680 erfolgen, die es der BERT-Maschine 630 ermöglichen, das Modul 600 unter unterschiedlichen Umgebungsbedingungen 685 zu prüfen und die Bitfehlerrate des Weges beim Eintreten einer neuen Bedingung nochmals zu prüfen. Die Ergebnisse der BERT-Maschine 630 können zur Auswertung zum Hostgerät gesandt werden.
  • Die 21A veranschaulicht eine erste Ausführungsform eines Augenöffners, der über einen Entzerrer verfügt. Der Datenweg des Augenöffners 2100 weist einen Entzerrer 2120 auf, der Daten von einem Puffer 2105a empfängt und Daten an einen Puffer 2105b ausgibt. Der Puffer 2105a empfängt Daten von einem Empfänger und der Puffer 2105b sendet Daten zu einem Hostgerät. Bei einer anderen Ausführungsform empfängt der Puffer 2105a Daten vom Hostgerät und der Puffer 2105b sendet Daten an einen Sender. Bei einer Ausführungsform konditioniert der Augenöffner 2100 ein Signal in einer Umgehungsbetriebsart.
  • Der Entzerrer 2120 stellt den Jitteretat des Datenweges neu ein, indem er die Daten umformt und neu eintaktet, um das Kanalrauschen aus solchen Quellen, wie die Zwischenzeicheninterferenz, zu entfernen. Der Entzerrer 2120 ist so angekoppelt, dass er Signale empfangen kann, die Koeffizienten aus einem Koeffizientenmodul 2110 und ein Taktsignal aus einer CDR 2130 repräsentieren. Der Entzerrer 2120 ist vorzugsweise ein adaptiver Entzerrer, der sich an solche Kanalbedingungen anpasst, wie z.B. veränderliche Temperatur. Aber bei anderen Ausführungsformen kann der Entzerrer 2120 ein passiver Entzerrer sein. Der Entzerrer 2120 kann einen Vorwärtsfilter, der ein begrenztes Ansprechen auf einen Impuls ermöglicht, sowie einen Entzerrer durch Entscheiungsrückkopplung („Decision Feedback Equalizer" – 'DFE') oder Ähnliches aufweisen, und zwar entweder allein oder in einer Kombination.
  • Der Ausgang des Entzerrers 2120 kann in Abhängigkeit von seiner Realisierung analog oder digital sein. Weitere Ausführungsformen des Entzerrers 2120 werden weiter unten besprochen. Das Koeffizientenmodul 2110 liefert Koeffizienten für den Entzerrer 2120 durch die Auswertung von Halbleiterleckströmen bei den Daten. Das Koeffizientenmodul 2110 ist so angekoppelt, dass es die Daten vom Puffer 2105a empfangen und das Koeffizientensignal zum Entzerrer 2120 senden kann. Das Koeffizientenmodul 2110 kann in Hardware, Software oder Firmware implementiert werden. Weitere Ausführungsformen des Koeffizientenmoduls 2110 werden auch weiter unten noch besprochen.
  • Die CDR 2130 liefert dem Entzerrer 2120 ein Taktsignal, indem sie ein wiederhergestelltes Taktsignal dem Datenstrom entnimmt. Die CDR 2130 ist so angekoppelt, dass sie die Daten vom Puffer 2105a empfängt und ein Taktsignal an den Entzerrer 2120 sendet. Ein Durchschnittsfachmann wird erkennen, dass die CDR 2130 Daten empfangen kann, um das Taktsignal aus anderen Stellen im Datenweg wiederherzustellen, wie z.B. am Ausgang des Entzerrers 2120. Außerdem kann die CDR 2130 die Variationen aufweisen, über die hier schon gesprochen wurde.
  • Die 21B veranschaulicht eine zweite Ausführungsform eines Augenöffners, der über einen Entzerrer verfügt. Bei dieser Ausführungsform weist der Datenweg des Augenöffners 2180 einen Entzerrer 2150 auf, der mit einer CDR 2160 in Reihe geschaltet ist, die mit einem RT 2170 gekoppelt ist. Der Entzerrer 2150 empfängt Daten vom Puffer 2155a und der RT 2170 gibt Daten an den Puffer 2155b aus. Die CDR 2160 und der Entzerrer 2150 können auf getrennten Chips oder in einem integrierten Schaltkreis eingerichtet sein. Ein Vorteil dieser Ausführungsform besteht darin, dass das Signal sowohl durch den Entzerrer 2150 als auch durch die CDR 2160 konditioniert wird, was zu einer geringeren Bitfehlerrate führt.
  • Im Gegensatz zu der in 21A dargestellten Ausführungsform erreicht der Entzerrer 2150 die Umformung und Ausgabe eines analogen Signals vorzugsweise durch die Beseitigung der Halbleiterleckströme. Der Entzerrer 2150 empfängt ein Taktsignal von der CDR 2160, um die digitalen Komponenten des Entzerrers einzutakten.
  • Die CDR 2160 und der RT 2170 takten und formen die entzerrten Daten um. Der RT 2170 empfängt ein Taktsignal, das durch die CDR 2160 wiederhergestellt wurde. Die CDR 2160 und der RT 2170 können die Variationen aufweisen, die hier schon besprochen wurden.
  • Bei einer anderen Ausführungsform wird der Entzerrer 2150 auf einem ersten Chip untergebracht und die CDR 2160 und der RT 2170 werden auf einem zweiten Chip untergebracht. Der erste Chip kann auch eine CDR aufweisen, um die digitalen Teile des Entzerrers 2150 einzutakten, ohne auf die CDR 2160 des zweiten Chips angewiesen zu sein. Es ist von Vorteil, wenn das schnell laufende Taktsignal dadurch, dass es sich nicht vom Chip fortbewegt, bei einer geringen Ausgangsleistung bleiben und ein geringeres Absinken der Signalstärke verzeichnen kann.
  • Die 22 veranschaulicht einen Entzerrer gemäß einer Ausführungsform der vorliegenden Erfindung. Ein Datenweg des Entzerrers 2200 weist einen Vorwärtsfilter auf und ein Rückkopplungsweg weist einen DFE auf. Das Vorwärtsfilter, das analoge Daten aus einem Eingangspuffer empfängt, umfasst eine Mehrzahl von Verzögerungsleitungen 2210a–c, eine Mehrzahl von Vervielfachern 2230a–c, einen Summierverstärker 2250 und einen Eingangsbegrenzer für zwei Amplitudengrenzwerte 2260. Die Verzögerungsleitungen 2210a-c empfangen die Daten vom Eingangspuffer und der Eingangsbegrenzer für zwei Amplitudengrenzwerte 2260 sendet die Daten zum Ausgangspuffer. Der Rückkopplungsweg, über den digitale Daten vom Summierverstärker 2250 empfangen werden, umfasst auch den Eingangsbegrenzer für zwei Amplitudengrenzwerte 2260.
  • Die Verzögerungsleitungen 2210a–c, 2220a und b verzögern den Datenstrom so, dass die Datenbits Eingaben an individuellen Integrationsschaltungen zu unterschiedlichen Taktzyklen darstellen. Die Verzögerungsleitungen 2210a–c sowie 2220a und b sind angekoppelt, um ein analoges Signal zu empfangen, das entweder analoge oder digitale Daten trägt, und die Daten an die Vervielfacher 2230a–c und 2240a und b zu senden. Die Verzögerungsleitungen 2210a–c sowie 2220a und b können auf unterschiedliche Art und Weise implementiert werden, wie z.B. durch analoge Sendeleitungen, die Kombinationen von Induktionsspulen und Kondensatoren aufweisen. Vorzugsweise ist die Verzögerung eine Ein-Bitperiode.
  • Die Vervielfacher 2230a–c, 2240a, b erzeugen ein Produkt aus Daten und Koeffizienten. Die Vervielfacher 2230a–c sowie 2290a und b sind gekoppelt, um die Datensignale und Koeffizientensignale zu empfangen, und um ein Signal an den Summierverstärker 2250 zu senden. Der Summierverstärker 2250 erzeugt eine Summe des Vorwärtsfilters und des DFE. Der Summierverstärker 2250 ist angekoppelt, um Signale aus den Vorwärtsvervielfachern 2230a–c und aus den DFE-Vervielfachern 2240a und b zu empfangen. Der Eingangsbegrenzer für zwei Amplitudengrenzwerte 2260 empfängt das analoge Signal aus dem Summierverstärker 2250 und ein Taktsignal und er erzeugt eine digitale Ausgabe entsprechend dem Taktsignal.
  • Bei einer Ausführungsform gibt der Entzerrer 2200 ein digitales Signal aus dem Ausgang des Eingangsbegrenzers für zwei Amplitudengrenzwerte 2260 aus, wie es in der Ausführungsform in 21A dargestellt ist, bei der das entzerrte Signal keine weitere Konditionierung erhalten kann, bevor Datenzeichenentscheidungen getroffen werden. Bei einer anderen Ausführungsform gibt der Entzerrer 2200 ein analoges Signal aus dem Ausgang des Summierverstärkers 2250 aus, wie es z.B. in der Ausführungsform in 21B dargestellt ist, bei der das entzerrte Signal eine Eingabe in eine CDR ist.
  • Die 23 veranschaulicht ein Koeffizientenmodul gemäß einer Ausführungsform der vorliegenden Erfindung. Ein Datenweg des Koeffizientenmoduls 2800 weist eine Reihe von Korrelationsmodulen 2810a–c, eine ADC(Analog-Digital-Umsetzer, „Analog to Digital Converter" – 'ADC')-Logik 2820, eine Mikrosteuereinheit 2830 und eine DAC-Logik 2840 auf. Die Reihe von Korrelationsmodulen 2810a–c empfängt Daten aus einem Eingabepuffer und die DAC-Logik 2840 gibt ein Koeffizientensignal an einen Entzerrer oder einen Ausgangspuffer aus.
  • Die Reihe der Korrelationsmodule 2810a–c erfüllt Autokorrelationsfunktionen im Datenstrom. Die Reihe der Korrelationsmodule 2810a–c empfängt Datensignale vom Eingangspuffer und sendet Signale an die ADC-Logik 2820. In 2B errechnet sich die Reihe von Korrelationsmodulen 2810a–c mit <s(t)s(t+δ)>, <s2(t)s(t+δ)> und <s(t)s2(t+δ)> für δ = 1, 2, 3 etc.
  • Die ADC-Logik 2820 stellt analoge Signale aus der Reihe der Korrelationsmodule 2810a–c digital dar und sendet digitale Signale an die Mikrosteuereinheit 2830. Die ADC-Logik 2820 weist einen Multiplexer auf, um mehrere Eingänge bei einem einzigen Ausgang vielfach auszunutzen. Die Mikrosteuereinheit 2830 verwendet Algorithmen, um Koeffizientenwerte entsprechend den Ergebnissen der Autokorrelation zu bestimmen. Die Mikrosteuereinheit 2830 weist solch ein Speicherelement auf, wie z.B. einen EEPROM für das Speichern von Anweisungen und vorhergehende Koeffizientenwerte. Die DAC-Logik 2840 erzeugt ein analoges Signal vom digitalisierten Ausgang der Mikrosteuereinheit 2830.
  • Die 24 veranschaulicht ein Korrelationsmodul gemäß einer Ausführungsform der vorliegenden Erfindung. Das Korrelationsmodul 2900 weist eine Mehrzahl von Verzögerungsleitungen 2910a–d, eine Mehrzahl von Vervielfachern 2920a–c und eine Mehrzahl von Integrationsschaltungen 2930a–c auf. Die Vervielfacher 2920a–c sind vorzugsweise analoge Vervielfacher, wie z.B. die Gilbert-Zellen, und die Integrationsschaltungen 2930a–c sind vorzugsweise analoge Integrationsschaltungen. Ein Vorteil der vorliegenden Erfindung besteht darin, dass ein analoger Schaltungsaufbau die gegenseitigen Abhängigkeiten (Korrelationen) von der schnellen Dateneingabe bestimmt, so dass eine Ausgabe zur ADC-Logik mit geringer Leistung erfolgen kann. Außerdem erzeugt das Korrelationsmodul 2900 Koeffizienten, ohne eine Einstellfolge erforderlich zu machen.
  • Das Korrelationsmodul 2900 ist dafür konfiguriert, um eine Autokorrelationsfunktion des Signals zu verschiedenen Zeiten zu berechnen, d.h. <s(t)s(t+δ)>. Ein erster Datenweg enthält einen Vervielfacher 2920a, der Eingaben direkt aus dem Datenstrom und nach einer Verzögerungsleitung 2910a empfängt und sendet ein Ausgangssignal zu einer Integrationsschaltung 2930a. Ein zweiter Datenweg enthält einen Vervielfacher 2920b, der Eingabedaten direkt aus dem Datenstrom und nach zwei Verzögerungsleitungen 2910a und b empfängt, und der ein Ausgangssignal an eine Integrationsschaltung 2930b sendet. Ein dritter Datenweg enthält einen Vervielfachen 2920c, der Eingabedaten direkt aus dem Datenstrom und nach drei Verzögerungsleitungen 2010a–c empfängt, und der ein Ausgangssignal zu einer Integrationsschaltung 2930c sendet. Die Anzahl und die Arten der Datenwege können entsprechend den spezifischen Ausführungen im Anwendungsbereich der vorliegenden Erfindung variieren. Die Produkte werden an eine Mikrosteuereinheit gesandt.
  • Die 2527 veranschaulichen Beispiele einer Komponentenintegration, die als Teil des integrierten Schaltkreises oder innerhalb eines Transceiver-Moduls ausgeführt werden kann. Die 25 ist die Veranschaulichung eines Transceiver-Moduls, in dem Verstärkungs- und Laserkomponenten mit zweifachen Augenöffnern gemäß einer Ausführungsform der vorliegenden Erfindung integriert werden. Diese Integration verringert die Größe dieser Komponenten im Transceiver-Modul 200 und ermöglicht effizientere Verbindungen zwischen den verschiedenen Komponenten. Die Integration zusätzlicher Schaltkreise in den Augenöffner kann auch in Abhängigkeit von dem Umfeld wünschenswert sein, in dem der Augenöffner arbeiten wird, sowie von solchen offensichtlichen Vorteilen, wie verringerte Anzahl von Anschlussstiften, reduzierte Gehäusegröße und Kosten sowie verminderter Energieverbrauch, verbesserte Signalintegrität etc.. Auch ein zusätzlicher Steuerschaltungsaufbau kann innerhalb des Augenöffners integriert werden. Wie z.B. ein Schaltungsaufbau für die Laser-Vorspannungsregelung, ein Schaltungsaufbau für die Signalerkennung und andere Schaltkreise, die ansonsten separat in den Nachverstärker oder in den Lasertreiber einbezogen werden könnten.
  • Die 26 und 27 veranschaulichen andere Beispiele der Komponentenintegration in einem Transceiver-Modul. Speziell der Nachverstärker 230 kann individuell mit den zweifachen Augenöffnern 205a und b sowie mit dem Steuermodul 350 des Augenöffners integriert werden.
  • Im Vergleich dazu kann der Lasertreiber 240 individuell mit den zweifachen Augenöffnern 205a, 205b und mit dem Steuermodul 350 des Augenöffners integriert werden. Ein Fachmann kann erkennen, dass es zahlreiche zusätzliche Ausführungen für eine Komponentenintegration auf einem Chip-Substrat in Übereinstimmung mit der vorliegenden Erfindung gibt.
  • Die Kombinationen des zweifachen Augenöffners, die mit Nachverstärker und Lasertreiber entweder einzeln oder in einer Kombination integriert sind, können auch im Falle einzelner Augenöffner 205a und b ausgeführt werden. Der Augenöffner 205b kann mit dem Nachverstärker integriert werden oder kann über eine ausreichende Eingangsempfindlichkeit verfügen, um den Bedarf für einen Nachverstärker auszuschließen. Der Augenöffner 205b kann auch Signalerfassungseigenschaften oder andere Funktionen besitzen, die in einen Nachverstärker einbezogen oder in einem Empfänger genutzt werden können. Ebenso kann der Augenöffner 205a mit dem Lasertreiber und mit jedem anderen Schaltkreis integriert werden, der in einem Sender verwendet wird, so z.B. in einem Schaltungsaufbau für die Laservorspannungsregelung. Der Augenöffner 205a kann über Einrichtungen für einen einstellbaren Ausgangsspannungshub, einstellbare Kantengeschwindigkeit des Ausgangs und andere Eigenschaften, die in die Lasertreiber einbezogen werden können.
  • Die 28 ist die Darstellung eines Transceiver-Moduls, das eine Funktion für die Energieverwaltung besitzt, die gemäß einer Ausführungsform der vorliegenden Erfindung mit zweifachen Augenöffnern integriert ist. Die Steuerung des Energieverbrauchs kann in Abhängigkeit von der tatsächlichen Auslegung Bedeutung erlangen, wenn mehrere Augenöffner innerhalb des Moduls 200 ausgeführt werden. Demzufolge ist es wünschenswert, den Energieverbrauch der Komponenten im integrierten Schaltkreis 800 des Augenöffners auf ein Minimum zu reduzieren. Betriebsarten zur Leistungsabsenkung, die im integrierten Schaltkreis 800 des Augenöffners eingebaut sind, ermöglichen es dem Steuermodul 350 des Augenöffners die Komponenten, die in einem besonderen Zeitraum nicht genutzt werden, auf Leistungsabsenkung zu schalten. Die Betriebsarten zur Leistungsabsenkung können mit Hilfe von Steuerleitungen oder digitalen Schnittstellen fremd gesteuert werden oder sie können automatisch als Teil des normalen Betriebs des integrierten Schaltkreises genutzt werden, wie z.B. bei einer Signalerkennungsfunktion, die bei einem niedrigen Tastverhältnis aktiv sein kann (z. B. 10%), so dass der Schaltkreis, der ansonsten einen beträchtlichen Stromverbrauch haben würde, stattdessen bei fehlender automatischer Leistungsabsenkung nur 10% der Strommenge verbraucht. Die Leistungsabsenkung kann in einem Umfang von Mikrosekunden erfolgen, so dass der Schaltkreis z.B. alle paar hundert Mikrosekunden wieder eingeschaltet wird und während der übrigen Zeit in seiner Leistung heruntergefahren wird. Andere Signale innerhalb des Augenöffners könnten auch dafür ausgelegt sein, diese Art der Leistungsabsenkung zu nutzen. Außerdem kann die Leistung anderer Schaltkreise im Augenöffner dann abgesenkt werden, wenn der Augenöffner in einem Transceiver-Modul genutzt wird und diese Signale für die Verwendung des Augenöffners innerhalb eines Transceiver-Moduls oder Transponder-Moduls möglicherweise von spezifischer Bedeutung sind.
  • Die Betriebsarten zur Leistungsabsenkung können auch eine Betriebsart für das Herunterfahren enthalten, mit der der Augenöffner als Antwort auf das Fehlen eines Signals für einen bestimmten Zeitraum abgeschaltet wird.
  • Bei einer Ausführungsform kann eine Komponente in einem Einschaltzyklus arbeiten. So z.B. kann der für den LOS erforderliche Schaltkreis als Antwort auf den Abruf der CDR hochgefahren werden. Sollte der LOS-Zustand vorhanden sein, geht das LOS-Signal ab. Wenn jedoch der LOS-Zustand nicht vorhanden ist, wird die Energieeinsparung wirksam, da der LOS bis zum nächsten Abruf nicht wieder hochgefahren wird.
  • Ein Energieverwaltungsmodul 805 innerhalb des Steuermoduls 350 des Augenöffners steuert dynamisch die Leistungspegel bei verschiedenen Komponenten im Schaltkreis 800 des Augenöffners. So z.B. kann das Energieverwaltungsmodul 805 die BERT-Maschine 630 oder die Pass-through-Steuerung 510 abschalten, wenn sie nicht genutzt werden. Außerdem kann das Energieverwaltungsmodul 805 die Energiezufuhr zu einem Augenöffner verringern (z.B. zum Empfänger-Augenöffner 205b oder Sender-Augenöffner 205a), wenn er nicht in Betrieb ist, und es kann die Energiezufuhr zum Augenöffner wiederherstellen, wenn sie benötigt wird.
  • Bei einer Ausführungsform regelt ein Protokollmodul 810 für das Einschalten bzw. Starten des Hostgeräts innerhalb des Steuermoduls 350 des Augenöffners dynamisch die Leistungspegel bei Komponenten während der Installation. So z.B. kann das Protokollmodul 810 für das Starten des Hostgeräts einen anfänglichen Quittungsbetriebsvorgang zwischen dem Transceiver-Modul 200 und dem Hostgerät 105 ermöglichen. Während der Installation kann das Transceiver-Modul 200 eine Anfrage auf niedrigem Leistungspegel an das Hostgerät senden, um einen Inbetriebnahmevorgang abzurufen. Als Reaktion darauf antwortet das Hostgerät 105 auf die Anfrage und das Protokollmodul 810 für das Starten des Hostgeräts fährt dann die Komponenten im Transceiver-Modul 200 hoch, die für den Abschluss des Installationsvorgangs benötigt werden. Außerdem kann das Hostgerät 105 Daten übermitteln, die beschreiben, ob sein Protokollbetrieb der zweifachen Augenöffner.
  • Das Energieverwaltungsmodul 805 und das Protokollmodul 810 für das Starten des Hostgeräts ermöglichen den Komponenten im Transceiver-Modul 200 im Schlafmodus zu arbeiten, wenn sie nicht genutzt werden. Die Folge davon ist, dass die Energieverwaltungseffizienz erhöht wird und die Wärmeentwicklung auf dem Chip reduziert wird.
  • Die 29 ist ein Ablaufdiagramm für ein Verfahren zur Energieverwaltung der Komponenten eines Transceiver-Moduls gemäß einer Ausführungsform der vorliegenden Erfindung. Insbesondere eine Betriebsart ist festgelegt 850, wie z.B. die Betriebsart, die keine BERT-Maschine benötigt. Als Reaktion darauf können Komponenten, die für diese Betriebsart nicht benötigt werden, heruntergefahren werden 860, wie z.B. die BERT-Maschine für die Betriebsart in dem oben genannten Beispiel.
  • Die vorliegende Erfindung bietet gegenüber konventionellen Trans-ceiver-Modulen mehrere Vorteile. Ein erster Vorteil besteht darin, dass sie dafür verwendet werden kann, die Leistung von XTP Transceiver-Modulen zu verbessern. XFP Transceiver-Module sind optische Module mit kleinem Formfaktor, die mit einer Datenübertragungsrate von ungefähr 10 Gb/s arbeiten.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass das Transceiver-Modul in serielle Steckverbindungen eines Hostgeräts eingesteckt werden kann, was die Anzahl der SerDes-Komponenten sowohl im Hostgerät als auch im Transceiver-Modul verringert. Zweifache Augenöffner können auf den Sende- und Empfangspfaden untergebracht werden, um zu gewährleisten, dass die Datenströme im Rahmen eines vorgegebenen Jitteretats bleiben. Die Beseitigung der SerDes-Komponenten verringert die Wärmemenge auf den Transceiver-Chips, verringert die Kosten der Komponenten und reduziert die auf einem Chip-Substrat für die Komponenten benötigte Fläche.
  • Ein weiterer Vorteil der vorliegenden Erfindung besteht darin, dass spezielle Funktionen in dem Transceiver-Modul eingebaut werden können. Eine erste Funktion ist die Gewährleistung der Steuerung verschiedener Komponenten, einschließlich der zweifachen Augenöffner, mit Hilfe einer Seriellen Verbindung. Diese serielle Verbindung verringert die Anzahl der Anschlussstifte und Verbindungen, die für die Steuerung des Transceiver-Moduls erforderlich sind. Eine zweite Funktion besteht in der Gewährleistung mehrerer Loopback-Betriebsarten, die für die Prüfung von Komponenten und Datenwegen sowohl im Transceiver-Modul als auch auf den optischen Wegen eines angeschlossenen Netzwerkes Verwendet werden können. Außerdem kann eine BERT-Maschine im Modul eingebaut werden, um diese Prüf- und Überwachungsfähigkeit der Loopback-Betriebsarten zu vergrößern. Diese Funktionen senken die Herstellungs- und Installationskosten, da die interne Prüfung, die oben beeschrieben wurde, effizientere und kostengünstigere Prüfverfahren bereitstellt als die konventionellen Prüfverfahren.
  • Aber noch ein anderer Vorteil der vorliegenden Erfindung besteht darin, dass eine Pass-through-Funktion in dem Transceiver-Modul integriert werden kann. Diese Pass-through-Funktion ermöglicht dem Transceiver-Modul, unter unterschiedlichen Rahmenbedingungen des Netzes mit unterschiedlichen Datenübertragungsraten und Anforderungen an den Augenöffner zu arbeiten.
  • Die vorliegende Erfindung kann auch eine Energieverwaltungsfunktion enthalten, die in dem Transceiver-Modul integriert ist. Diese Energieverwaltungsfunktion ermöglicht die dynamische Steuerung der Energiezufuhr zu den im Modul vorhandenen Komponenten sowohl während des Betriebs als auch während der Installation. Dadurch wird Energie gespart und die Wärmeentwicklung auf den Chips reduziert.
  • Obwohl die vorliegende Erfindung im Detail im Hinblick auf einen Transceiver beschrieben worden ist, ist die oben angeführte Beschreibung aber so zu verstehen, dass die Ausführungsformen der vorliegenden Erfindung auch auf einen Transponder angewendet werden können.
  • Obwohl die vorliegende Erfindung unter Bezugnahme auf gewisse bevorzugte Ausführungsformen beschrieben worden ist, wird der Fachmann erkennen, dass verschiedene Modifikationen vorgenommen werden können. So z.B. können andere Arten von Schaltkreisen verwendet werden, um das Jitter zu reduzieren oder ein Augendiagramm an einem Transceiver- oder Transponder-Modul zu eröffnen. So z.B. können sowohl passive als auch adaptive Entzerrungsschaltkreise für diese Zwecke verwendet werden. Ein Fachmann wird auch erkennen, dass die oben dargelegte Beschreibung ebenfalls auf einen Schaltkreis für die Neutaktung (Reclocking Circuitry) angewendet werden kann. Folglich bedeuten die oben beschriebenen Funktionen nicht, dass sie nur auf einen Augenöffner beschränkt sind, sondern sie können auch in einer ganzen Anzahl von Schaltkreisen verwendet werden, die für die Verbesserung eines Signals genutzt werden, wie z.B. Signalformer oder Augenöffner. Variationen und Modifikationen der bevorzugten Ausführungsformen werden von der vorliegenden Erfindung umfasst, die nur durch die folgenden Ansprüche beschränkt wird.
  • Zusammenfassung
  • Die Erfindung betrifft ein Transceiver-Modul (200) mit einer integrierten Funktionalität zum Öffnen eines Augendiagramms zur Reduzierung von Jitter. Das Transceiver-Modul (200) kann einen Sender-Augenöffner (205a) und einen Empfänger-Augenöffner (205b) aufweisen, die in eine gemeinsame Schaltung integriert sind. Das Transceiver-Modul kann des weiteren eine serielle Steuerung und verschiedene andere integrierte Komponenten aufweisen. Weitere Funktionalitäten, die in das Transceiver-Modul (200) integriert sein können, sind Loopback-Modi, Bypass-Funktionen, Bitfehlerraten-Überprüfung und Abschalt-Modi.

Claims (20)

  1. Optisches Transceiver-Modul, das eine serielle elektrische Schnittstelle mit einem elektrischen Ausgangskanal und einem elektrischen Eingangskanal besitzt, für den Empfang und das Senden von Signalen, wobei das Transceiver-Modul aufweist. einen Empfangspfad, der aufweist: einen optischen Eingangskanal für den Empfang eines ersten optischen Signals, das von außerhalb des Transceiver-Moduls eingeht; einen Empfänger-Augenöffner für die Neutaktung (Retiming) und Umformung (Reshaping) eines ersten seriellen elektrischen Datenstroms, der auf dem ersten optischen Signal basiert; und einen elektrischen Ausgangskanal der seriellen elektrischen Schnittstelle für das Übertragen des neu getakteten und umgeformten ersten seriellen elektrischen Datenstroms nach außerhalb des Transceiver-Moduls; und einen Sendepfad, der aufweist: einen elektrischen Eingangskanal der seriellen elektrischen Schnittstelle für den Empfang eines zweiten seriellen elektrischen Datenstroms, der von außerhalb des Transceiver-Moduls eingeht; einen Sender-Augenöffner für die Neutaktung und Umformung des zweiten seriellen elektrischen Datenstroms; und einen optischen Ausgangskanal zum Übertragen eines zweiten optischen Signals nach außerhalb des Transceiver-Moduls, wobei das zweite optische Signal auf dem neu getakteten und umgeformten zweiten seriellen elektrischen Datenstrom basiert.
  2. Transceiver-Modul nach Anspruch 1, wobei der Empfänger-Augenöffner einen Anschluss zum Empfang eines Referenztaktes aufweist, der bei der Neutaktung und Umformung des ersten seriellen elektrischen Datenstroms verwendet wird.
  3. Transceiver-Modul nach Anspruch 2, wobei der Empfänger-Augenöffner des weiteren eine Phasenregelschleife für das Ausrichten einer Phase des ersten elektrischen Datenstroms auf den Referenztakt aufweist.
  4. Transceiver-Modul nach Anspruch 2, wobei der Sender-Augenöffner einen Anschluss zum Empfang des Referenztaktes aufweist, der von dem Empfänger-Augenöffner empfangen wird.
  5. Transceiver-Modul nach Anspruch 1, der des weiteren aufweist: einen Empfänger, der kommunikativ mit dem Empfänger-Augenöffner gekoppelt ist, und dazu dient, das erste optische Signal in den ersten seriellen elektrischen Datenstrom umzuwandeln, und einen Sender, der kommunikativ mit dem Sender-Augenöffner gekoppelt ist, und dazu dient, den neu getakteten und umgeformten zweiten seriellen elektrischen Datenstrom in das zweite optische Signal umzuwandeln.
  6. Transceiver-Modul nach Anspruch 1, wobei der elektrische Ausgangskanal schaltbar ein Signal ausgibt, das aus einer Gruppe ausgewählt wird, die den ersten seriellen elektrischen Datenstrom ohne Neutaktung und Umformung, den neu getakteten und umgeformten ersten seriellen elektrischen Datenstrom, und einen diagnostischen Datenstrom aufweist.
  7. Transceiver-Modul nach Anspruch 1, wobei der erste serielle elektrische Datenstrom eine Datenübertragungsrate von ungefähr 1 Gb/s oder eine noch größere Datenübertragungsrate aufweist.
  8. Transceiver-Modul nach Anspruch 1, wobei das Transceiver-Modul ein XFP (10-Gigabit Small Form Factor)- konformes Transceiver-Modul aufweist.
  9. Transceiver-Modul nach Anspruch 1, wobei der neu getaktete und umgeformte erste serielle elektrische Datenstrom einen XFI (10 Gb/s serielle elektrische Schnittstelle)-konformen elektrischen Datenstrom aufweist.
  10. Transceiver-Modul nach Anspruch 1, wobei der elektrische Ausgangskanal den neu getakteten und umgeformten ersten seriellen elektrischen Datenstrom an ein Hostgerät überträgt, und der elektrische Eingangskanal den zweiten seriellen elektrischen Datenstrom von dem Hostgerät empfängt.
  11. Transceiver-Modul nach Anspruch 1, wobei der Empfänger-Augenöffner eine erste CDR (Takt- und Datenregeneration) aufweist und der Sender-Augenöffner eine zweite CDR aufweist.
  12. Transceiver-Modul nach Anspruch 11, wobei jede CDR des weiteren einen Retimer aufweist, um den seriellen elektrischen Datenstrom zu einem Taktsignal zeitlich zu justieren.
  13. Transceiver-Modul nach Anspruch 12, wobei das Taktsignal schaltbar wählbar ist zwischen einem Referenztakt, der von dem Augenöffner empfangen wird, und einem Takt, der aus dem elektrischen seriellen Datenstrom gewonnen wird.
  14. In einem optischen Transceiver-Modul, das eine serielle elektrische Schnittstelle mit einem elektrischen Ausgangskanal und einem elektrischen Eingangskanal aufweist, ein Verfahren zum Empfangen und Übertragen von Signalen, wobei das Verfahren die Verfahrensschritte aufweist: Empfangen eines ersten optischen Signals, das von außerhalb des Transceiver-Moduls eingeht; Umwandeln des ersten optischen Signals in einen ersten seriellen elektrischen Datenstrom; Neutakten (Retiming) und Umformen (Reshaping) des ersten seriellen elektrischen Datenstroms; Übertragen des neu getakteten und umgeformten ersten seriellen elektrischen Datenstroms nach außerhalb des Transceiver-Moduls; Empfangen eines zweiten seriellen elektrischen Datenstroms, der von außerhalb des Transceiver-Moduls eingeht; Neutakten und Umformen des zweiten seriellen elektrischen Datenstroms; Umwandeln des neu getakteten und umgeformten zweiten seriellen elektrischen Datenstroms in ein zweites optisches Signal; und Übertragen des zweiten optischen Signals nach außerhalb des Transceiver-Moduls.
  15. Verfahren nach Anspruch 14, das des weiteren aufweist: Empfangen eines Referenztaktes, wobei der Referenztakt zum Umformen und neu Takten des ersten seriellen elektrischen Datenstrom und auch zum Umformen und neu Takten des zweiten seriellen elektrischen Datenstrom verwendet wird.
  16. Verfahren nach Anspruch 14, das des weiteren aufweist: schaltbares Übertragen eines Signals, das aus einer Gruppe ausgewählt wird, die den ersten seriellen elektrischen Datenstrom ohne Neutaktung und Umformung, den neu getakteten und umgeformten ersten seriellen elektrischen Datenstrom, und einen diagnostischen Datenstrom aufweist.
  17. Verfahren nach Anspruch 14, wobei jeder Schritt der Neutaktung und Umformung eines seriellen elektrischen Datenstroms umfasst: Regenerieren eines Takts und von Daten aus dem seriellen elektrischen Datenstrom; und Retiming der regenerierten Daten auf der Basis eines Taktsignals.
  18. Verfahren nach Anspruch 17, wobei das Taktsignal zwischen einem empfangenen Referenztakt und dem regenerierten Takt schaltbar wählbar ist.
  19. Verfahren nach Anspruch 14, wobei der erste serielle elektrische Datenstrom eine Datenübertragungsrate von ungefähr 10 Gb/s oder eine noch größere Datenübertragungsrate auufweist.
  20. Verfahren nach Anspruch 14, wobei der neu getaktete und umgeformte erste serielle elektrische Datenstrom einen XFI (10 Gb/s serielle elektrische Schnittstelle) -konformen elektrischen Datenstrom aufweist.
DE10392928T 2002-06-25 2003-06-25 Transceivermodul und integrierter Schaltkreis mit zweifachen Augenöffnern Withdrawn DE10392928T5 (de)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US39187702P 2002-06-25 2002-06-25
US60/391,877 2002-06-25
US41050902P 2002-09-13 2002-09-13
US60/410,509 2002-09-13
US10/420,027 US7486894B2 (en) 2002-06-25 2003-04-17 Transceiver module and integrated circuit with dual eye openers
US10/420,027 2003-04-17
PCT/US2003/020053 WO2004002023A2 (en) 2002-06-25 2003-06-25 Transceiver module and integrated circuit with dual eye openers

Publications (1)

Publication Number Publication Date
DE10392928T5 true DE10392928T5 (de) 2006-05-04

Family

ID=30003831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10392928T Withdrawn DE10392928T5 (de) 2002-06-25 2003-06-25 Transceivermodul und integrierter Schaltkreis mit zweifachen Augenöffnern

Country Status (5)

Country Link
US (7) US7486894B2 (de)
AU (1) AU2003253704A1 (de)
DE (1) DE10392928T5 (de)
GB (1) GB2406988B (de)
WO (1) WO2004002023A2 (de)

Families Citing this family (197)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6865221B2 (en) 2000-01-07 2005-03-08 Aware, Inc. Systems and methods for loop length and bridged tap length determination of a transmission line
US6996123B1 (en) * 2000-04-11 2006-02-07 Terawave Communications, Inc. Adaptive bit rate transponder
US7302186B2 (en) * 2001-02-05 2007-11-27 Finisar Corporation Optical transceiver and host adapter with memory mapped monitoring circuitry
US7079775B2 (en) 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
US20040197101A1 (en) * 2001-02-05 2004-10-07 Sasser Gary D. Optical transceiver module with host accessible on-board diagnostics
US7346278B2 (en) * 2001-02-05 2008-03-18 Finisar Corporation Analog to digital signal conditioning in optoelectronic transceivers
US7149430B2 (en) * 2001-02-05 2006-12-12 Finsiar Corporation Optoelectronic transceiver having dual access to onboard diagnostics
US7295623B2 (en) * 2001-07-11 2007-11-13 Vativ Technologies, Inc. High-speed communications transceiver
US7236757B2 (en) * 2001-07-11 2007-06-26 Vativ Technologies, Inc. High-speed multi-channel communications transceiver with inter-channel interference filter
US20030112896A1 (en) * 2001-07-11 2003-06-19 Raghavan Sreen A. Multi-channel communications transceiver
US6975642B2 (en) 2001-09-17 2005-12-13 Finisar Corporation Optoelectronic device capable of participating in in-band traffic
US6862302B2 (en) * 2002-02-12 2005-03-01 Finisar Corporation Maintaining desirable performance of optical emitters over temperature variations
AU2003222112A1 (en) * 2002-03-28 2003-10-13 Celion Networks, Inc. Apparatus and method for aggregation and transportation for plesiosynchronous framing oriented data formats
US7561855B2 (en) * 2002-06-25 2009-07-14 Finisar Corporation Transceiver module and integrated circuit with clock and data recovery clock diplexing
US7437079B1 (en) 2002-06-25 2008-10-14 Finisar Corporation Automatic selection of data rate for optoelectronic devices
US7809275B2 (en) * 2002-06-25 2010-10-05 Finisar Corporation XFP transceiver with 8.5G CDR bypass
US7486894B2 (en) * 2002-06-25 2009-02-03 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
US7664401B2 (en) * 2002-06-25 2010-02-16 Finisar Corporation Apparatus, system and methods for modifying operating characteristics of optoelectronic devices
US7477847B2 (en) * 2002-09-13 2009-01-13 Finisar Corporation Optical and electrical channel feedback in optical transceiver module
FR2846165A1 (fr) * 2002-10-17 2004-04-23 St Microelectronics Sa Procede d'estimation de la phase dans un systeme de communication numerique et boucle a verrouillage de phase
US7317743B2 (en) * 2002-11-08 2008-01-08 Finisar Corporation Temperature and jitter compensation controller circuit and method for fiber optics device
US7230961B2 (en) 2002-11-08 2007-06-12 Finisar Corporation Temperature and jitter compensation controller circuit and method for fiber optics device
US6965221B2 (en) * 2002-11-12 2005-11-15 O2Micro International Limited Controller for DC to DC converter
US7209525B2 (en) * 2002-11-18 2007-04-24 Agere Systems Inc. Clock and data recovery with extended integration cycles
US7782778B2 (en) * 2002-12-24 2010-08-24 Samir Satish Sheth Apparatus and method for fibre channel distance extension embedded within an optical transport system
US7656905B2 (en) * 2002-12-24 2010-02-02 Samir Sheth Apparatus and method for aggregation and transportation of gigabit ethernet and other packet based data formats
US7539423B2 (en) * 2003-01-10 2009-05-26 Avago Technologies Fiber Ip (Singapore) Pte. Ltd. Loss of signal detection and programmable behavior after error detection
DE60300774T2 (de) * 2003-02-05 2005-11-10 Alcatel Integrierte optische Sender/Empfängerschaltung
JP2004260677A (ja) * 2003-02-27 2004-09-16 Renesas Technology Corp 通信装置
JP3740538B2 (ja) * 2003-03-14 2006-02-01 独立行政法人情報通信研究機構 光受信装置及び分散補償制御方法
US7433401B1 (en) * 2003-05-22 2008-10-07 Marvell International Ltd. Mixed-mode signal processor architecture and device
US7388904B2 (en) * 2003-06-03 2008-06-17 Vativ Technologies, Inc. Near-end, far-end and echo cancellers in a multi-channel transceiver system
US8958697B2 (en) 2003-06-10 2015-02-17 Alexander I. Soto System and method for optical layer management in optical modules and remote control of optical modules
US9337948B2 (en) * 2003-06-10 2016-05-10 Alexander I. Soto System and method for performing high-speed communications over fiber optical networks
US7542483B1 (en) * 2003-06-25 2009-06-02 Cisco Technology, Inc. Recoverable reference clock architecture for SONET/SDH and ethernet mixed bidirectional applications
US7636411B2 (en) * 2003-06-30 2009-12-22 Intel Corporation I/O link with configurable forwarded and derived clocks
GB2433663A (en) * 2003-07-25 2007-06-27 Finisar Corp Optical and electrical channel feedback in optical transceiver module
GB2406237B (en) * 2003-09-20 2007-08-08 Agilent Technologies Inc An electro-optical communication system
US20050105912A1 (en) * 2003-10-03 2005-05-19 Eli Laufer Devices and methods for the remote management of on-premises fiber-optic transceivers
JP2007507990A (ja) * 2003-10-14 2007-03-29 ラプター・ネツトワークス・テクノロジー・インコーポレイテツド 分散スイッチング構造を備えるスイッチングシステム
US7120743B2 (en) * 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
JP3938135B2 (ja) * 2003-10-28 2007-06-27 日本電気株式会社 送受信器及び送受信システム
US7522532B2 (en) * 2003-11-24 2009-04-21 At&T Intellectual Property I, L.P. Layer 2/layer 3 interworking via physical loopback
US8243590B2 (en) * 2003-12-12 2012-08-14 Broadcom Corporation Method and system for seamless dual switching in a port bypass controller
US7347632B2 (en) * 2003-12-12 2008-03-25 Mina Farr Optical connectors for electronic devices
US7426586B2 (en) * 2003-12-15 2008-09-16 Finisar Corporation Configurable input/output terminals
DE602004032007D1 (de) * 2003-12-19 2011-05-12 Broadcom Corp Entscheidungsrückgekoppelte Entzerrer und Takt- und Daten-Rückgewinnungsschaltung für Hochgeschwindigkeitsanwendungen
US7330508B2 (en) 2003-12-19 2008-02-12 Broadcom Corporation Using clock and data recovery phase adjust to set loop delay of a decision feedback equalizer
US7436882B2 (en) 2003-12-19 2008-10-14 Broadcom Corporation Decision feedback equalizer and clock and data recovery circuit for high speed applications
US7822113B2 (en) 2003-12-19 2010-10-26 Broadcom Corporation Integrated decision feedback equalizer and clock and data recovery
US7301998B2 (en) * 2003-12-19 2007-11-27 Intel Corporation Filter with signal taps temporally spaced at fractional symbol intervals
US7158536B2 (en) * 2004-01-28 2007-01-02 Rambus Inc. Adaptive-allocation of I/O bandwidth using a configurable interconnect topology
US7788451B2 (en) 2004-02-05 2010-08-31 Micron Technology, Inc. Apparatus and method for data bypass for a bi-directional data bus in a hub-based memory sub-system
US7257683B2 (en) 2004-03-24 2007-08-14 Micron Technology, Inc. Memory arbitration system and method having an arbitration packet protocol
US7630631B2 (en) * 2004-04-14 2009-12-08 Finisar Corporation Out-of-band data communication between network transceivers
US7813381B2 (en) * 2004-05-07 2010-10-12 Mindspeed Technologies, Inc. Automatic data rate detection
US7639736B2 (en) 2004-05-21 2009-12-29 Rambus Inc. Adaptive receive-side equalization
US20050259589A1 (en) * 2004-05-24 2005-11-24 Metrobility Optical Systems Inc. Logical services loopback
US7702405B2 (en) * 2004-06-02 2010-04-20 Standard Microsystems Corporation System and method for transferring non-compliant packetized and streaming data into and from a multimedia device coupled to a network across which compliant data is sent
TWI244278B (en) 2004-06-04 2005-11-21 Ind Tech Res Inst Optical transceiver module
US8050373B2 (en) * 2004-06-28 2011-11-01 Broadcom Corporation Phase interpolator based transmission clock control
US8639122B2 (en) * 2004-07-02 2014-01-28 Finisar Corporation Filtering digital diagnostics information in an optical transceiver prior to reporting to host
US7447438B2 (en) * 2004-07-02 2008-11-04 Finisar Corporation Calibration of digital diagnostics information in an optical transceiver prior to reporting to host
US7471897B1 (en) * 2004-07-16 2008-12-30 Cisco Technology, Inc. Electrically looped back, fault emulating transceiver module
GB0420946D0 (en) * 2004-09-21 2004-10-20 Bookham Technology Plc Optical communication modules
US7706692B2 (en) * 2004-09-29 2010-04-27 Finisar Corporation Consumer electronics with optical communication interface
US7548675B2 (en) * 2004-09-29 2009-06-16 Finisar Corporation Optical cables for consumer electronics
US8023554B2 (en) * 2004-10-06 2011-09-20 Broadcom Corporation Method and system for single antenna receiver system for WCDMA
US7355470B2 (en) 2006-04-24 2008-04-08 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning
US7106099B1 (en) * 2004-10-22 2006-09-12 Xilinx, Inc. Decision-feedback equalization clocking apparatus and method
US7327803B2 (en) 2004-10-22 2008-02-05 Parkervision, Inc. Systems and methods for vector power amplification
US7571360B1 (en) * 2004-10-26 2009-08-04 National Semiconductor Corporation System and method for providing a clock and data recovery circuit with a fast bit error rate self test capability
US7532820B2 (en) 2004-10-29 2009-05-12 Finisar Corporation Systems and methods for providing diagnostic information using EDC transceivers
US7809283B2 (en) * 2004-10-29 2010-10-05 Finisar Corporation Multi-transceiver module control with single microcontroller
US20060115275A1 (en) * 2004-12-01 2006-06-01 Jiaxi Kan Multiple rate optical transponder
KR100697276B1 (ko) * 2005-01-04 2007-03-21 삼성전자주식회사 제이텍과 메모리를 조합한 이동통신 단말기의 아날로그베이스밴드 테스트 장치와 방법
EP2367330B1 (de) 2005-01-20 2017-08-09 Rambus Inc. Hochgeschwindigkeitssignalsysteme mit anpassbarer Präemphase und Entzerrung
US7570708B2 (en) * 2005-01-31 2009-08-04 Agere Systems Inc. Serdes auto calibration and load balancing
WO2006085356A1 (ja) * 2005-02-08 2006-08-17 Fujitsu Limited 光入力断検出装置
US7545272B2 (en) 2005-02-08 2009-06-09 Therasense, Inc. RF tag on test strips, test strip vials and boxes
JP2006238120A (ja) * 2005-02-25 2006-09-07 Sony Corp 通信タイミング変更方法および装置
US8238699B2 (en) * 2005-03-04 2012-08-07 Finisar Corporation Semiconductor-based optical transceiver
US7970283B2 (en) * 2005-03-07 2011-06-28 Finisar Corporation High speed SFP transceiver
US7418032B2 (en) * 2005-03-15 2008-08-26 International Business Machines Corporation Altering power consumption in communication links based on measured noise
US7167410B2 (en) * 2005-04-26 2007-01-23 Magnalynx Memory system and memory device having a serial interface
JP4215031B2 (ja) * 2005-06-14 2009-01-28 住友電気工業株式会社 光通信システム
US7265620B2 (en) * 2005-07-06 2007-09-04 Pericom Semiconductor Corp. Wide-band high-gain limiting amplifier with parallel resistor-transistor source loads
US7331819B2 (en) * 2005-07-11 2008-02-19 Finisar Corporation Media converter
US7599396B2 (en) * 2005-07-11 2009-10-06 Magnalynx, Inc. Method of encoding and synchronizing a serial interface
US7729618B2 (en) 2005-08-30 2010-06-01 Finisar Corporation Optical networks for consumer electronics
US7860398B2 (en) 2005-09-15 2010-12-28 Finisar Corporation Laser drivers for closed path optical cables
US20070076768A1 (en) * 2005-09-20 2007-04-05 Chiesa Luca D Reconfigurable multiple port transponder
US7529489B2 (en) * 2005-09-21 2009-05-05 Cisco Technology, Inc. Reconfigurable multiple port transponder
JP4624898B2 (ja) * 2005-09-28 2011-02-02 富士通株式会社 光伝送装置
US8013675B2 (en) 2007-06-19 2011-09-06 Parkervision, Inc. Combiner-less multiple input single output (MISO) amplification with blended control
US7911272B2 (en) 2007-06-19 2011-03-22 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments
US9106316B2 (en) 2005-10-24 2015-08-11 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification
DE102005053301B3 (de) * 2005-11-09 2007-02-22 Atmel Germany Gmbh Detektionseinheit und Verfahren zur Detektion von Datensymbolen
US7613125B2 (en) * 2005-12-28 2009-11-03 Alcatel-Lucent Usa Inc. Method and apparatus for temporal alignment of multiple parallel data streams
US20070171992A1 (en) * 2006-01-26 2007-07-26 Broadcom Corporation, A California Corporation Near field RFID system with multiple reader coils
US7778510B2 (en) * 2006-04-10 2010-08-17 Finisar Corporation Active optical cable electrical connector
US7499616B2 (en) * 2006-04-10 2009-03-03 Finisar Corporation Active optical cable with electrical connector
US7401985B2 (en) 2006-04-10 2008-07-22 Finisar Corporation Electrical-optical active optical cable
US7445389B2 (en) * 2006-04-10 2008-11-04 Finisar Corporation Active optical cable with integrated eye safety
US8083417B2 (en) * 2006-04-10 2011-12-27 Finisar Corporation Active optical cable electrical adaptor
US7712976B2 (en) * 2006-04-10 2010-05-11 Finisar Corporation Active optical cable with integrated retiming
US7876989B2 (en) * 2006-04-10 2011-01-25 Finisar Corporation Active optical cable with integrated power
US7937106B2 (en) * 2006-04-24 2011-05-03 ParkerVision, Inc, Systems and methods of RF power transmission, modulation, and amplification, including architectural embodiments of same
US8031804B2 (en) * 2006-04-24 2011-10-04 Parkervision, Inc. Systems and methods of RF tower transmission, modulation, and amplification, including embodiments for compensating for waveform distortion
US7639737B2 (en) 2006-04-27 2009-12-29 Rambus Inc. Adaptive equalization using correlation of edge samples with data patterns
US8693882B2 (en) * 2006-06-08 2014-04-08 Finisar Corporation Electronic dispersion compensation systems and methods
US7650540B2 (en) * 2006-07-21 2010-01-19 Intel Corporation Detecting and differentiating SATA loopback modes
US8229303B1 (en) * 2006-08-07 2012-07-24 Clariphy Communications, Inc. Reducing pulse narrowing in the transmitter signal that drives a limiting E/O converter for optical fiber channels
US8315336B2 (en) 2007-05-18 2012-11-20 Parkervision, Inc. Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment
US7809027B2 (en) 2006-09-25 2010-10-05 Futurewei Technologies, Inc. Network clock synchronization floating window and window delineation
US8295310B2 (en) 2006-09-25 2012-10-23 Futurewei Technologies, Inc. Inter-packet gap network clock synchronization
US8340101B2 (en) 2006-09-25 2012-12-25 Futurewei Technologies, Inc. Multiplexed data stream payload format
US8588209B2 (en) 2006-09-25 2013-11-19 Futurewei Technologies, Inc. Multi-network compatible data architecture
US8976796B2 (en) * 2006-09-25 2015-03-10 Futurewei Technologies, Inc. Bandwidth reuse in multiplexed data stream
US7675945B2 (en) * 2006-09-25 2010-03-09 Futurewei Technologies, Inc. Multi-component compatible data architecture
US8660152B2 (en) * 2006-09-25 2014-02-25 Futurewei Technologies, Inc. Multi-frame network clock synchronization
US8494009B2 (en) 2006-09-25 2013-07-23 Futurewei Technologies, Inc. Network clock synchronization timestamp
US7986700B2 (en) 2006-09-25 2011-07-26 Futurewei Technologies, Inc. Multiplexed data stream circuit architecture
US7764885B2 (en) * 2006-09-28 2010-07-27 Finisar Corporation Asymmetric rise/fall time and duty cycle control circuit
US8929744B2 (en) * 2006-10-13 2015-01-06 Menara Networks, Inc. 40G/100G MSA-compliant optical transceivers with advanced functionality
US9319143B2 (en) 2006-10-13 2016-04-19 Menara Networks, Inc. 40G/100G/200G/400G pluggable optical transceivers with advanced functionality
US10128953B2 (en) 2006-10-13 2018-11-13 Menara Networks, Inc. High-speed pluggable optical transceivers with advanced functionality
KR100825741B1 (ko) * 2006-11-06 2008-04-29 한국전자통신연구원 광트랜시버 및 그 광트랜시버를 이용한 광출력 지터제어방법
US8526821B2 (en) * 2006-12-29 2013-09-03 Finisar Corporation Transceivers for testing networks and adapting to device changes
EP2498463A3 (de) * 2007-01-08 2013-09-11 Rambus Inc. Adaptiver zeitkontinuierlicher Leitungsentzerrer zur Korrektur der Intersymbolinterferenz des ersten Nachläufers
CN101569147B (zh) * 2007-01-26 2012-05-02 华为技术有限公司 多组件兼容数据体系结构
US7949073B2 (en) * 2007-02-28 2011-05-24 Freescale Semiconductor, Inc. Dual-mode system and method for receiving wireless signals
US8185072B2 (en) * 2007-03-23 2012-05-22 Intel Corporation Method and apparatus for power reduction for interconnect links
US8769171B2 (en) * 2007-04-06 2014-07-01 Finisar Corporation Electrical device with electrical interface that is compatible with integrated optical cable receptacle
JP4971861B2 (ja) * 2007-04-13 2012-07-11 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US8244124B2 (en) 2007-04-30 2012-08-14 Finisar Corporation Eye safety mechanism for use in optical cable with electrical interfaces
WO2009005768A1 (en) 2007-06-28 2009-01-08 Parkervision, Inc. Systems and methods of rf power transmission, modulation, and amplification
US20090022176A1 (en) * 2007-07-21 2009-01-22 Nguyen James T System and method for converting communication interfaces and protocols
US7870415B2 (en) * 2007-08-24 2011-01-11 Analog Devices, Inc. Clock processors in high-speed signal converter systems with data clock aligner sharing error signal produced in duty cycle stabilizer
US7965763B2 (en) * 2007-10-31 2011-06-21 Intel Corporation Determining a bit error rate (BER) using interpolation and superposition
US20090148155A1 (en) * 2007-12-06 2009-06-11 Latchman Ryan S OPTIMIZED CDR APPLICATION FOR VARIABLE DATA RATE SIGNALS IN SFPs FOR JITTER REDUCTION
US7929917B1 (en) 2007-12-21 2011-04-19 Nortel Networks Limited Enhanced wideband transceiver
US8145059B2 (en) * 2008-02-28 2012-03-27 Gtran Corporation Circuit topologies for high speed, low cost optical transceiver components
US9059632B2 (en) * 2008-03-24 2015-06-16 O2Micro, Inc. Controllers for DC to DC converters
US8159956B2 (en) * 2008-07-01 2012-04-17 Finisar Corporation Diagnostics for serial communication busses
US8045609B2 (en) * 2008-07-30 2011-10-25 Agere Systems Inc. Adaptive equalization employing pattern recognition
US8045608B2 (en) * 2008-07-30 2011-10-25 Agere Systems Inc. Adaptive equalization employing pattern recognition
US8358729B2 (en) * 2008-08-22 2013-01-22 Finisar Corporation Baseband phase-locked loop
US8533543B2 (en) * 2009-03-30 2013-09-10 Infineon Technologies Ag System for testing connections between chips
US8891662B2 (en) * 2009-06-12 2014-11-18 Electronics And Telecommunications Research Institute Reference symbol structure for DFT spread OFDM system
US8417115B2 (en) * 2009-07-09 2013-04-09 Finisar Corporation Quantifying link quality in an optoelectronic module
EP2464043B1 (de) * 2009-08-03 2019-03-13 Mitsubishi Electric Corporation Optischer leitungsabschluss, pon-system und verfahren für datenempfangsverarbeitung
CA2713618A1 (en) * 2009-09-01 2011-03-01 Embrionix Design Inc. Small form factor pluggable transceiver module-sdi
US8644713B2 (en) * 2009-11-12 2014-02-04 Packet Photonics, Inc. Optical burst mode clock and data recovery
US8631266B2 (en) * 2010-04-02 2014-01-14 Samsung Electronics Co., Ltd. Semiconductor memory device and method of controlling the same
US20110280538A1 (en) * 2010-05-17 2011-11-17 Advanced Fiber Products, LLC Pressure Resistant Media Converter Apparatus
US8526823B2 (en) * 2010-09-28 2013-09-03 Acacia Communications, Inc. Reconfigurable DSP performance in optical transceivers
EP2464039B1 (de) * 2010-12-06 2013-03-06 Alcatel Lucent Transponder und zugehöriger Netzwerkknoten für ein optisches Übertragungsnetzwerk
US8868700B2 (en) 2010-12-28 2014-10-21 Nant Holdings Ip, Llc Distributed network interfaces for application cloaking and spoofing
US10009108B2 (en) 2011-02-11 2018-06-26 Menara Networks, Inc. Coherent and pulse amplitude modulation in a pluggable optical transceiver
KR20140026458A (ko) 2011-04-08 2014-03-05 파커비전, 인크. Rf 전력 송신, 변조 및 증폭 시스템들 및 방법들
US8917803B1 (en) 2011-05-03 2014-12-23 Xilinx, Inc. Circuits and methods for characterizing a receiver of a communication signal
JP6174574B2 (ja) 2011-06-02 2017-08-02 パーカーヴィジョン インコーポレイテッド アンテナ制御
US9291782B2 (en) 2011-07-01 2016-03-22 Methode Electronics, Inc. Multi-channel tranceiver module
US8575993B2 (en) * 2011-08-17 2013-11-05 Broadcom Corporation Integrated circuit with pre-heating for reduced subthreshold leakage
US9054796B2 (en) * 2011-11-17 2015-06-09 Finisar Corporation Dual optical electrical conversion module
US8963573B2 (en) * 2011-12-22 2015-02-24 Cisco Technology, Inc. Universal test system for testing electrical and optical hosts
US9031167B2 (en) * 2012-01-31 2015-05-12 Innophase Inc. Receiver architecture and methods for demodulating quadrature phase shift keying signals
US8611403B1 (en) * 2012-04-13 2013-12-17 Altera Corporation Apparatus and methods for transceiver power adaptation
US10009106B2 (en) 2012-05-14 2018-06-26 Acacia Communications, Inc. Silicon photonics multicarrier optical transceiver
CN104769862B (zh) * 2012-07-15 2017-08-08 Oe解决方案美国有限公司 用于光学装置和组件的控制系统
US9337939B2 (en) * 2012-09-28 2016-05-10 Intel Corporation Optical IO interconnect having a WDM architecture and CDR clock sharing receiver
US8995514B1 (en) * 2012-09-28 2015-03-31 Xilinx, Inc. Methods of and circuits for analyzing a phase of a clock signal for receiving data
CN102932059B (zh) * 2012-11-20 2015-04-15 索尔思光电(成都)有限公司 一种稳定光收发模块输出状态的方法
US9270368B2 (en) * 2013-03-14 2016-02-23 Hubbell Incorporated Methods and apparatuses for improved Ethernet path selection using optical levels
US9184846B2 (en) * 2013-03-17 2015-11-10 Finisar Corporation Pluggable optical host and network I/O optoelectronic module
WO2015042142A1 (en) 2013-09-17 2015-03-26 Parkervision, Inc. Method, apparatus and system for rendering an information bearing function of time
US9413520B2 (en) * 2013-12-12 2016-08-09 Ciena Corporation Optical transceiver and method with channel binding, clock forwarding, and integrate-and-dump receivers
EP3264635B1 (de) * 2014-02-05 2019-12-04 Aurrion, Inc. Photonische sender-empfängerarchitektur mit rückkopplungsfunktionalität
US9325546B1 (en) * 2014-11-14 2016-04-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Data rate and PVT adaptation with programmable bias control in a SerDes receiver
KR102336455B1 (ko) * 2015-01-22 2021-12-08 삼성전자주식회사 집적 회로 및 집적 회로를 포함하는 스토리지 장치
US9559834B1 (en) 2015-01-26 2017-01-31 Altera Corporation Multi-rate transceiver circuitry
US9281971B1 (en) * 2015-02-10 2016-03-08 Oracle International Corporation Vertical eye margin measurement using channel receiver equalizer
KR102359370B1 (ko) * 2015-10-05 2022-02-09 에스케이하이닉스 주식회사 반도체장치
US10430363B2 (en) * 2015-11-18 2019-10-01 Dell Products L.P. Systems and methods of in-situ digital eye characterization for serial data transmitter circuitry
US10348414B2 (en) * 2016-06-30 2019-07-09 Avago Technologies International Sales Pte. Limited Clock-and-data recovery (CDR) circuitry for performing automatic rate negotiation
US9900103B1 (en) * 2016-11-02 2018-02-20 Alcatel-Lucent Usa Inc. Optical transceiver having an interface circuit with a routing capability
US10164706B2 (en) 2017-02-23 2018-12-25 Cisco Technology, Inc. Multi-identity optics modules
CN110192358B (zh) * 2017-02-28 2020-12-15 华为技术有限公司 无源光网络系统、光组件及其匹配阻抗调整方法
US10797797B2 (en) * 2017-03-31 2020-10-06 Nexans Fiber optic extender
KR102298923B1 (ko) * 2017-05-24 2021-09-08 에스케이하이닉스 주식회사 반도체 장치, 테스트 방법 및 이를 포함하는 시스템
US10491430B2 (en) * 2017-09-25 2019-11-26 Micron Technology, Inc. Memory decision feedback equalizer testing
US10979252B1 (en) * 2020-02-03 2021-04-13 Texas Instruments Incorporated Dynamic transmitter processing modification
KR20220022398A (ko) * 2020-08-18 2022-02-25 삼성전자주식회사 적응적 등화를 수행하는 수신 회로 및 이를 포함하는 시스템
TWI749732B (zh) * 2020-08-26 2021-12-11 佳必琪國際股份有限公司 光模組及其訊號處理方法
US11177986B1 (en) * 2020-11-24 2021-11-16 Texas Instruments Incorporated Lane adaptation in high-speed serial links
CN114039877B (zh) * 2021-10-12 2023-06-30 深圳市紫光同创电子有限公司 环回测试电路、并串行与串并行转换器及环回测试方法

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US473914A (en) * 1892-05-03 Washing-machine
US2039194A (en) * 1934-12-12 1936-04-28 Lloyd T Brown Alarm operated switch
US4378451A (en) 1981-09-14 1983-03-29 Eastman Kodak Company High flow rate polyolefin extrusion coating compositions
US4359553A (en) 1981-09-14 1982-11-16 Eastman Kodak Company Polyethylene extrusion coating compositions
US4489477A (en) 1984-02-23 1984-12-25 Northern Telecom Limited Method for screening laser diodes
JP2575614B2 (ja) 1985-03-15 1997-01-29 オリンパス光学工業株式会社 光出力安定化装置
US4687924A (en) 1985-05-08 1987-08-18 Adt Inc. Modular transceiver with adjustable specular member
US4747091A (en) 1985-07-25 1988-05-24 Olympus Optical Co., Ltd. Semiconductor laser drive device
US4809286A (en) 1986-12-22 1989-02-28 Gte Communication Systems Corporation Laser driver circuit
DE3714503C2 (de) 1987-04-30 1995-07-27 Lambda Physik Forschung Steuerschaltung für einen gepulsten Gas-Laser und Verfahren zum Initialisieren der Steuerschaltung
GB2212680B (en) * 1987-11-18 1992-05-20 Stc Plc Telecommunications repeater incorporating a phase modulator circuit
US5041491A (en) 1989-10-31 1991-08-20 Amoco Corporation Polypropylene with improved impact properties
US5039194A (en) 1990-01-09 1991-08-13 International Business Machines Corporation Optical fiber link card
US5268949A (en) 1990-03-28 1993-12-07 Ando Electric Co., Ltd. Circuit for generating M-sequence pseudo-random pattern
US5019769A (en) 1990-09-14 1991-05-28 Finisar Corporation Semiconductor laser diode controller and laser diode biasing control method
JP2546080B2 (ja) 1991-05-10 1996-10-23 富士通株式会社 半導体レーザー制御装置
JPH05244097A (ja) 1992-02-12 1993-09-21 Nec Corp E/oアレイの駆動方式
US5392273A (en) 1992-02-28 1995-02-21 Fujitsu Limited Optical storage drive controller with predetermined light source drive values stored in non-volatile memory
US5278404A (en) 1992-07-20 1994-01-11 At&T Bell Laboratories Optical sub-system utilizing an embedded micro-controller
FR2694423B1 (fr) 1992-07-30 1994-12-23 France Telecom Dispositif de contrôle de la puissance de sortie des diodes laser.
US5801866A (en) 1992-08-27 1998-09-01 Trex Communications Corporation Laser communication device
US5495358A (en) * 1992-11-23 1996-02-27 Hewlett-Packard Company Optical transceiver with improved range and data communication rate
US5546325A (en) 1993-02-04 1996-08-13 International Business Machines Corporation Automated system, and corresponding method, for testing electro-optic modules
JP3231886B2 (ja) 1993-03-31 2001-11-26 能美防災株式会社 光電式火災感知器
DE4311422A1 (de) 1993-04-07 1994-10-13 Hoechst Ag Opake, matte, biaxial orientierte Polypropylen-Mehrschichtfolie, Verfahren zu ihrer Herstellung und ihre Verwendung
DE59406623D1 (de) * 1993-05-28 1998-09-10 Siemens Ag Verfahren zur ersatzschaltung für eine übertragungseinrichtung zur bidirektionalen übertragung von digitalsignalen und anordnung zur durchführung des verfahrens
US5448629A (en) 1993-10-14 1995-09-05 At&T Corp. Amplitude detection scheme for optical transmitter control
US5802073A (en) * 1994-09-23 1998-09-01 Vlsi Technology, Inc. Built-in self test functional system block for UTOPIA interface
JPH0897774A (ja) 1994-09-29 1996-04-12 Fujitsu Ltd 自己監視機能付き光端局装置
US5586123A (en) * 1994-10-04 1996-12-17 Hewlett-Packard Co Interface and loopback circuit for character based computer peripheral devices
WO1996026451A1 (en) 1995-02-24 1996-08-29 Advantest Corporation Bit error measuring instrument
JP3072047B2 (ja) * 1995-03-22 2000-07-31 株式会社東芝 波長多重光伝送装置および光中継器
US5696657A (en) 1995-06-02 1997-12-09 Hughes Electronics Temperature compensated APD detector bias and transimpedance amplifier circuitry for laser range finders
US5673282A (en) 1995-07-28 1997-09-30 Lucent Technologies Inc. Method and apparatus for monitoring performance of a laser transmitter
US5594748A (en) 1995-08-10 1997-01-14 Telephone Information Systems, Inc. Method and apparatus for predicting semiconductor laser failure
US5748672A (en) 1995-08-11 1998-05-05 Cenrad, Inc. System for measuring jitter in a non-binary digital signal
US5604758A (en) 1995-09-08 1997-02-18 Xerox Corporation Microprocessor controlled thermoelectric cooler and laser power controller
US5787114A (en) * 1996-01-17 1998-07-28 Lsi Logic Corporation Loop-back test system and method
US5978417A (en) 1996-02-23 1999-11-02 National Semiconductor Corporation Adaptive cable equalizer
GB9603911D0 (en) * 1996-02-23 1996-04-24 Univ Southampton Dispersion compensation in optical fibre transmission
CA2172873C (en) 1996-03-28 2002-03-12 Kim Byron Roberts Method of determining optical amplifier failures
US6252692B1 (en) * 1996-06-07 2001-06-26 Nortel Networks Limited Optical fibre transmission systems
FR2750552B1 (fr) * 1996-06-26 1998-07-31 Alcatel Submarcom Recepteur pour systeme de transmission de signaux numeriques par voie optique
US5953690A (en) 1996-07-01 1999-09-14 Pacific Fiberoptics, Inc. Intelligent fiberoptic receivers and method of operating and manufacturing the same
US5812572A (en) 1996-07-01 1998-09-22 Pacific Fiberoptics, Inc. Intelligent fiberoptic transmitters and methods of operating and manufacturing the same
JP3700296B2 (ja) 1996-11-29 2005-09-28 富士ゼロックス株式会社 半導体レーザ駆動装置および画像記録装置
CA2193782C (en) 1996-12-23 2001-06-12 Kai Di Feng Adaptive infrared communication apparatus
US5999294A (en) 1997-03-13 1999-12-07 Aironet Wireless Communications, Inc. Detachable antenna with optical port
US6101011A (en) * 1997-05-29 2000-08-08 Ciena Corporation Modulation format adjusting optical transponders
US5926303A (en) 1997-07-29 1999-07-20 Alcatel Usa Sourcing, L.P. System and apparatus for optical fiber interface
US6160647A (en) 1997-08-09 2000-12-12 Stratos Lightwave, Inc. Optoelectronic transmitter with improved control circuit and laser fault latching
US5956168A (en) 1997-08-14 1999-09-21 Finisar Corporation Multi-protocol dual fiber link laser diode controller and method
JPH11135871A (ja) 1997-10-28 1999-05-21 Nec Corp レーザダイオード駆動方法および回路
JP3839574B2 (ja) 1998-01-12 2006-11-01 株式会社沖コムテック アバランシェフォトダイオード用バイアス電圧制御回路およびその調整方法
US6188059B1 (en) 1998-01-30 2001-02-13 Sumitomo Electric Industries, Ltd. Photocurrent monitor circuit and optical receiver
US6512617B1 (en) 1998-02-03 2003-01-28 Applied Micro Circuits Corporation Methods and systems for control and calibration of VCSEL-based optical transceivers
JP4026918B2 (ja) 1998-03-02 2007-12-26 キヤノン株式会社 レーザ駆動装置およびその制御方法
US6317232B1 (en) 1998-03-25 2001-11-13 Mci Communications Corporation Bi-directional all-optical regenerator
US6198558B1 (en) 1998-04-07 2001-03-06 Nortel Networks Limited Architecture repartitioning to simplify outside-plant component of fiber-based access system
US6049413A (en) 1998-05-22 2000-04-11 Ciena Corporation Optical amplifier having first and second stages and an attenuator controlled based on the gains of the first and second stages
US6229788B1 (en) 1998-05-27 2001-05-08 Nortel Networks Limited Method and apparatus for traffic shaping in a broadband fiber-based access system
US6222660B1 (en) 1998-06-09 2001-04-24 Tektronix, Inc. Adaptive power supply for avalanche photodiode
US6215565B1 (en) 1998-07-27 2001-04-10 Mci Communications Corporation Method of and system for diagnosing optical system failures
US6075634A (en) * 1998-08-05 2000-06-13 Jds Uniphase Corporation, Ubp Gigabit data rate extended range fiber optic communication system and transponder therefor
US6055252A (en) 1998-09-10 2000-04-25 Photonic Solutions, Inc. Fiberoptic transmitter using thermistor to maintain stable operating conditions over a range of temperature
US6538783B1 (en) 1998-09-18 2003-03-25 Corvis Corporation Optical systems including add drop devices and methods
US6384948B1 (en) * 1998-09-30 2002-05-07 The United States Of America As Represented By The Secretary Of The Navy High-sensitivity, high-speed digital optical photoreceiver
TW420782B (en) 1998-10-14 2001-02-01 Novatek Microelectronics Corp A transmission system with Universal Serial Bus (USB)
US6661836B1 (en) 1998-10-21 2003-12-09 Nptest, Llp Measuring jitter of high-speed data channels
US6272154B1 (en) 1998-10-30 2001-08-07 Tellium Inc. Reconfigurable multiwavelength network elements
US6865392B2 (en) * 1998-10-30 2005-03-08 Adc Telecommunications, Inc. Using alternate polarization in fixed wireless system deployment for improved capacity
US7181138B1 (en) * 1998-12-14 2007-02-20 Tellabs Operations, Inc. Optical network connection test apparatus and methods
US6519255B1 (en) 1998-12-22 2003-02-11 Nortel Networks Limited Universal optical network unit for use in narrowband and broadband access networks
DE19904252A1 (de) 1999-02-03 2000-08-10 Alcatel Sa Methode zur Detektion von Verzerrungen sowie Empfänger für verzerrte optische Signale
JP3766950B2 (ja) 1999-02-19 2006-04-19 富士通株式会社 Apdバイアス回路
US6661973B1 (en) 1999-06-04 2003-12-09 David R. Huber Optical transmission systems, apparatuses, and methods
US7257328B2 (en) * 1999-12-13 2007-08-14 Finisar Corporation System and method for transmitting data on return path of a cable television system
US7222358B2 (en) * 1999-12-13 2007-05-22 Finisar Corporation Cable television return link system with high data-rate side-band communication channels
US6631144B1 (en) 1999-12-21 2003-10-07 Intel Corporation Multi-rate transponder system and chip set
KR100342567B1 (ko) 1999-12-30 2002-07-04 윤종용 트랜스패런시를 확보한 광 교차-접속 장치
US6712527B1 (en) 2000-01-12 2004-03-30 International Business Machines Corporation Fiber optic connections and method for using same
JP2001267621A (ja) 2000-03-23 2001-09-28 Hioki Ee Corp 光検出装置
US7012983B2 (en) 2000-04-28 2006-03-14 Broadcom Corporation Timing recovery and phase tracking system and method
IL136177A (en) 2000-05-16 2005-09-25 Eci Telecom Ltd Optical transponder and automatic optical signal type identification method for use therewith
US6771679B2 (en) 2000-05-17 2004-08-03 David Chalmers Schie Apparatus and method for programmable control of laser diode modulation and operating point
KR100334774B1 (ko) 2000-05-24 2002-05-03 윤종용 광전송 시스템에서 자기진단 전송속도 변환장치
US6313459B1 (en) 2000-05-31 2001-11-06 Nortel Networks Limited Method for calibrating and operating an uncooled avalanche photodiode optical receiver
US20020138540A1 (en) * 2000-06-02 2002-09-26 Enam Syed K. Multiplier circuit
US20020093993A1 (en) * 2000-06-15 2002-07-18 Lagasse Michael J. Apparatus and method for demultiplexing a polarization-multiplexed signal
US6630868B2 (en) 2000-07-10 2003-10-07 Silicon Laboratories, Inc. Digitally-synthesized loop filter circuit particularly useful for a phase locked loop
US7031612B2 (en) * 2000-07-18 2006-04-18 Multiplex, Inc. Optical transponders and transceivers
US7245638B2 (en) * 2000-07-21 2007-07-17 Broadcom Corporation Methods and systems for DSP-based receivers
US6423963B1 (en) 2000-07-26 2002-07-23 Onetta, Inc. Safety latch for Raman amplifiers
US6694462B1 (en) 2000-08-09 2004-02-17 Teradyne, Inc. Capturing and evaluating high speed data streams
JP2002057727A (ja) * 2000-08-10 2002-02-22 Hitachi Ltd 半導体集積回路および光通信モジュール
US20020027688A1 (en) 2000-09-05 2002-03-07 Jim Stephenson Fiber optic transceiver employing digital dual loop compensation
US6473224B2 (en) 2000-12-01 2002-10-29 Alcatel Configurable safety shutdown for an optical amplifier using non-volatile storage
US6944404B2 (en) * 2000-12-11 2005-09-13 Harris Corporation Network transceiver for extending the bandwidth of optical fiber-based network infrastructure
US6947456B2 (en) * 2000-12-12 2005-09-20 Agilent Technologies, Inc. Open-loop laser driver having an integrated digital controller
US6526076B2 (en) 2000-12-15 2003-02-25 Agilent Technologies, Inc. Integrated parallel channel optical monitoring for parallel optics transmitter
AU2002251700A1 (en) 2000-12-20 2002-07-30 Primarion, Inc. Pll/dll dual loop data synchronization
US20020080447A1 (en) * 2000-12-21 2002-06-27 Julian Fells Transmission system with enhanced repeaters
JP4487420B2 (ja) * 2000-12-22 2010-06-23 富士通株式会社 光増幅伝送システム
US6594050B2 (en) 2001-01-03 2003-07-15 Physical Optics Corporation Optical communication switch node
US20020097468A1 (en) * 2001-01-24 2002-07-25 Fsona Communications Corporation Laser communication system
US7024059B2 (en) * 2001-01-26 2006-04-04 Triquint Technology Holding Co. Optoelectronic receiver and method of signal adjustment
US7079775B2 (en) 2001-02-05 2006-07-18 Finisar Corporation Integrated memory mapped controller circuit for fiber optics transceiver
US7359643B2 (en) 2001-02-05 2008-04-15 Finisar Corporation Optical transceiver module with power integrated circuit
US7346278B2 (en) * 2001-02-05 2008-03-18 Finisar Corporation Analog to digital signal conditioning in optoelectronic transceivers
US7302186B2 (en) * 2001-02-05 2007-11-27 Finisar Corporation Optical transceiver and host adapter with memory mapped monitoring circuitry
DE60142612D1 (de) 2001-02-12 2010-09-02 Lucent Technologies Inc Adaptiver Entzerrer mit BER
US20020110157A1 (en) * 2001-02-14 2002-08-15 Kestrel Solutions Method and apparatus for providing a gigabit ethernet circuit pack
EP1282207A4 (de) 2001-02-23 2006-08-09 Fujitsu Ltd Lichtsender
JP4523188B2 (ja) * 2001-03-16 2010-08-11 富士通株式会社 光増幅伝送システム
US20020149812A1 (en) * 2001-04-17 2002-10-17 Junhua Hong Method and procedures for system test and verification of optical networks using noise injection/loading
US6901108B2 (en) 2001-05-04 2005-05-31 Lucent Technologies Inc. Apparatus and method for adaptive control
US20020176518A1 (en) * 2001-05-25 2002-11-28 Yufeng Xu Recovery of high speed, high bit error rate data
US20020181515A1 (en) 2001-05-31 2002-12-05 Kennet Vilhemsson Apparatus and method for controlling the operating wavelength of a laser diode
US6554492B2 (en) 2001-06-01 2003-04-29 Stratos Lightwave Addressable transceiver module
US7224911B2 (en) * 2001-06-07 2007-05-29 Jds Uniphase Corporation Adaptive distortion compensation in optical fiber communication networks
US7062164B2 (en) * 2001-06-27 2006-06-13 International Business Machines Corporation Detection of data transmission rates using passing frequency-selective filtering
US20040253003A1 (en) 2001-07-05 2004-12-16 Wave 7 Optics, Inc. Gain compensating optical receiver circuit
US6631146B2 (en) 2001-07-06 2003-10-07 Intel Corporation Tunable laser control system
US6665498B1 (en) 2001-07-20 2003-12-16 Wenbin Jiang High-speed optical data links
US7010030B2 (en) * 2001-07-20 2006-03-07 Koninklijke Philips Electronics N.V. Software definable block adaptive decision feedback equalizer
US7174106B2 (en) * 2001-08-13 2007-02-06 Finisar Corporation Multi-rate and multi-level gigabit interface converter
US7155127B2 (en) * 2001-08-15 2006-12-26 Nippon Telegraph And Telephone Corporation Optical communication system, optical communication unit, and optical transceiving package
JP2003060736A (ja) * 2001-08-21 2003-02-28 Fujitsu Ltd 伝送装置
US6975642B2 (en) * 2001-09-17 2005-12-13 Finisar Corporation Optoelectronic device capable of participating in in-band traffic
US7031615B2 (en) 2001-10-04 2006-04-18 Finisar Corporation Optical channel selection and evaluation system
WO2003046614A2 (en) * 2001-11-28 2003-06-05 Optical Zonu Corporation Smart single fiber optic transceiver
US20030219085A1 (en) 2001-12-18 2003-11-27 Endres Thomas J. Self-initializing decision feedback equalizer with automatic gain control
US20040052520A1 (en) 2002-02-07 2004-03-18 Ross Halgren Path protection in WDM network
US7155133B2 (en) 2002-02-12 2006-12-26 Finisar Corporation Avalanche photodiode controller circuit for fiber optics transceiver
US6862302B2 (en) * 2002-02-12 2005-03-01 Finisar Corporation Maintaining desirable performance of optical emitters over temperature variations
US7308060B1 (en) * 2002-02-27 2007-12-11 Cortina Systems Corporation Self correcting data re-timing circuit and method
TW555297U (en) 2002-05-03 2003-09-21 Delta Electronics Inc Light transceiver module
US6977517B2 (en) 2002-05-20 2005-12-20 Finisar Corporation Laser production and product qualification via accelerated life testing based on statistical modeling
US7729617B2 (en) * 2002-06-04 2010-06-01 Samir Satish Sheth Flexible, dense line card architecture
US7664401B2 (en) * 2002-06-25 2010-02-16 Finisar Corporation Apparatus, system and methods for modifying operating characteristics of optoelectronic devices
US7809275B2 (en) * 2002-06-25 2010-10-05 Finisar Corporation XFP transceiver with 8.5G CDR bypass
US7561855B2 (en) 2002-06-25 2009-07-14 Finisar Corporation Transceiver module and integrated circuit with clock and data recovery clock diplexing
US7486894B2 (en) * 2002-06-25 2009-02-03 Finisar Corporation Transceiver module and integrated circuit with dual eye openers
US7437079B1 (en) * 2002-06-25 2008-10-14 Finisar Corporation Automatic selection of data rate for optoelectronic devices
US7477847B2 (en) * 2002-09-13 2009-01-13 Finisar Corporation Optical and electrical channel feedback in optical transceiver module
US7082556B2 (en) * 2002-10-07 2006-07-25 Finisar Corporation System and method of detecting a bit processing error
JP4023281B2 (ja) 2002-10-11 2007-12-19 株式会社日立製作所 パケット通信装置及びパケットスイッチ
EP1411665A1 (de) * 2002-10-18 2004-04-21 Alcatel Verfahren und Vorrichtung für verteilten Schutz in einem optischen Ringtransportnetz basierend auf einer ODU-Verwaltung
US6937949B1 (en) 2002-10-31 2005-08-30 Finisar Corporation System and method of processing a data signal
US7020567B2 (en) 2002-10-31 2006-03-28 Finisar Corporation System and method of measuring a signal propagation delay
US20040120720A1 (en) * 2002-12-24 2004-06-24 Chang Chin L. Fiber optic transceiver with VCSEL source
US6922423B2 (en) 2003-04-11 2005-07-26 Robert L. Thornton Control system for a semiconductor laser
US6956847B2 (en) 2003-06-19 2005-10-18 Cisco Technology, Inc. Multi-rate, multi-protocol, multi-port line interface for a multiservice switching platform
US7359641B2 (en) 2003-07-28 2008-04-15 Emcore Corporation Modular optical transceiver

Also Published As

Publication number Publication date
US20040091028A1 (en) 2004-05-13
US20100111539A1 (en) 2010-05-06
AU2003253704A1 (en) 2004-01-06
US20040076119A1 (en) 2004-04-22
WO2004002023A2 (en) 2003-12-31
WO2004002023A3 (en) 2004-03-25
US20110293285A1 (en) 2011-12-01
US7995927B2 (en) 2011-08-09
GB0500397D0 (en) 2005-02-16
GB2406988B (en) 2006-01-25
US20070031153A1 (en) 2007-02-08
US7613393B2 (en) 2009-11-03
US7567758B2 (en) 2009-07-28
US20050169168A1 (en) 2005-08-04
GB2406988A (en) 2005-04-13
US7486894B2 (en) 2009-02-03
US8478128B2 (en) 2013-07-02
US20040076113A1 (en) 2004-04-22
US7099382B2 (en) 2006-08-29

Similar Documents

Publication Publication Date Title
DE10392928T5 (de) Transceivermodul und integrierter Schaltkreis mit zweifachen Augenöffnern
DE69332804T2 (de) Verfahren und vorrichtung zur nrz-datensignalenübertragung durch eine isolierungbarriere in einer schnittstelle zwischen nachbarvorrichtungen auf einem bus
DE60318347T2 (de) Selbstauswahl von SGMII oder SerDes Durchgang-Moden
US20050281193A1 (en) Transceiver module and integrated circuit with clock and data recovery clock diplexing
DE112007000574B4 (de) System und Verfahren zur asymmetrischen Steuerung einer bidirektionalen Hochgeschwindigkeitssignalführung
DE60312084T2 (de) Vorrichtung und Verfahren zur programmierbaren Einstellung von Verstärkung und Frequenzantwort in einem System 10-Gigabit Ethernet/Fibre-Channel
DE60313179T2 (de) Netzwerküberwachungsgerät und -verfahren
KR20070117650A (ko) 8.5g cdr 바이패스를 가지는 xfp 트랜스시버
DE112005001644T5 (de) Vorrichtung, System und Verfahren zur Abänderung von Betriebseigenschaften optoelektronischer Vorrichtungen
WO2019030080A1 (de) Sende-/empfangseinrichtung für ein bussystem und verfahren zur reduzierung einer schwingneigung beim übergang zwischen unterschiedlichen bitzuständen
DE10349600A1 (de) Verfahren zur Überprüfung von Leitungsfehlern in einem Bussystem und Bussystem
EP0912020A2 (de) Entscheidungsverfahren mit adaptiven Schwellwerten
CN104639899A (zh) 高清sdi数字视频信号光纤透明传输装置
DE102005059012A1 (de) ASI-Sytem zum Anschluß mehrerer Sensoren und/oder Aktuatoren an eine Steuerung
DE102021212976A1 (de) Authentifizierung und steuerung einer datenspur
DE3722415A1 (de) Einrichtung zur potentialfreien uebertragung von informationen
DE102013226014A1 (de) Ethernetmedienkonverter, der Hochgeschwindigkeitsdrahtloszugriffspunkte unterstützt
EP3665871B1 (de) Sende-/empfangseinrichtung für ein bussystem und verfahren zur reduzierung einer schwingneigung beim übergang zwischen unterschiedlichen bitzuständen
DE602004009325T2 (de) Techniken zum testen der integrität übertragener signale
Vamvakos et al. A 2.488–11.2 Gb/s multi-protocol SerDes in 40nm low-leakage CMOS for FPGA applications
DE60306841T2 (de) Ein synchrones Kommunikationsprotokoll für asynchrone Vorrichtungen
EP1062773B1 (de) Datenbus für mehrere teilnehmer
DE60301849T2 (de) Elektrischer Signalregenerator
EP3977702A1 (de) Netzwerkadapter zur unidirektionalen übertragung von daten
EP3477650A1 (de) Verfahren und einrichtung zur kommunikation in einer medizinischen bildgebungseinrichtung und medizinische bildgebungseinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10392928

Country of ref document: DE

Date of ref document: 20060504

Kind code of ref document: P

8125 Change of the main classification

Ipc: H04B 10/02 AFI20051017BHDE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04B0010020000

Ipc: H04B0010000000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04B0010020000

Ipc: H04B0010000000

Effective date: 20121127

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04B0010000000

Ipc: H04B0010400000

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H04B0010000000

Ipc: H04B0010400000

Effective date: 20130301

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee