DE10297316T5 - Gestapelte Baugruppen - Google Patents

Gestapelte Baugruppen Download PDF

Info

Publication number
DE10297316T5
DE10297316T5 DE10297316T DE10297316T DE10297316T5 DE 10297316 T5 DE10297316 T5 DE 10297316T5 DE 10297316 T DE10297316 T DE 10297316T DE 10297316 T DE10297316 T DE 10297316T DE 10297316 T5 DE10297316 T5 DE 10297316T5
Authority
DE
Germany
Prior art keywords
units
connections
chip
unit
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10297316T
Other languages
English (en)
Inventor
L. Elliott Los Gatos Pflughaupt
David Lake Oswego Gibson
Young Cupertino Kim
Craig S. San Jose Mitchell
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Tessera LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tessera LLC filed Critical Tessera LLC
Publication of DE10297316T5 publication Critical patent/DE10297316T5/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

Halbleiterchipbaugruppe, umfassend:
(a) eine Vielzahl von Einheiten, deren jede Einheit enthält:
(i) ein Halbleiterchip mit zumindest einem Chipauswahlkontakt und einer Vielzahl von anderen bzw. weiteren Kontakten und
(ii) eine Schaltungsplatte mit einer Vielzahl von Chipauswahlanschlüssen, einer Vielzahl von anderen bzw. weiteren Anschlüssen und Leiterbahnen, die auf oder in der Platte verlaufend elektrisch zwischen den Kontakten des Chips und den Anschlüssen angeschlossen sind,
wobei die Leiterbahn, die elektrisch mit dem jeweiligen Chipauswahlkontakt verbunden ist, eine mehrfach verzweigte Leiterbahn ist, die einen gemeinsamen Abschnitt, der mit dem Auswahlkontakt verbunden ist, und eine Vielzahl von Zweigen enthält, die mit unterschiedlichen Anschlüssen der Chipauswahlanschlüsse verbunden sind,
wobei zumindest ein Zweig, jedoch weniger als alle Zweige der jeweiligen mehrfach verzweigten Leiterbahn eine Unterbrechung darin aufweist, so dass der Auswahlkontakt weniger als sämtlichen der Chipauswahlkontakte verbunden ist,
und wobei die genannten Einheiten übereinander in einem Stapel aus überlagerten Einheiten angeordnet...

Description

  • Hintergrund-Technik
  • Halbleiterchips sind in typischer Weise dünn und flach mit relativ großen Vorder- und Rückseiten und kleinen Kantenflächen. Die Chips weisen Kontakte an ihren Vorderseiten auf. In typischer Weise sind die Chips als verpackte Chips bereitgestellt, die für einen Anschluss an eine externe Schaltung geeignete Anschlüsse aufweisen. Gepackte Chips liegen außerdem in typischer Weise in Form von flachen Körpern vor. Gewöhnlich sind die gepackten Chips in einer Anordnung bzw. Matrix auf einer Oberfläche einer Schaltungsplatte bzw. -platine angeordnet. Die Schaltungsplatine weist elektrische Leiter, die normalerweise als "Leiterbahnen" bezeichnet sind, welche sich in horizontalen Richtungen parallel zur Oberfläche der Schaltungsplatine erstrecken, und außerdem Kontaktplatten oder andere elektrisch leitende Elemente auf, die mit den Leiterbahnen verbunden sind. Die gepackten Chips sind mit ihren anschlusstragenden Seiten gegenüber der Oberfläche der Schaltungsplatine angebracht, und die Anschlüsse an jedem gepackten Chips sind mit den Kontaktbelägen der Schaltungsplatine elektrisch verbunden.
  • Auf diese Weise sind Speicherchips in typischer Weise montiert. Ein ungepackter Speicherchip weist in typischer Weise zahlreiche Datenkontakte und ein oder einige wenige Auswahlkontakte auf. Der Chip ist angeordnet, um Daten oder Befehle zu ignorieren, die an den Datenanschlüssen auftreten, bis die geeigneten Signale an den Auswahlkontakt oder die Auswahlkontakte angelegt sind. Ein konventioneller gepackter Speicherchip weist Datenanschlüsse auf, die mit den Datenkontakten verbunden sind, und er weist Auswahlanschlüsse auf, die mit den Auswahlkontakten verbunden sind. In einem konventionellen System können zahlreiche identisch gepackte Speicherchips in einer Anordnung bzw. Matrix mit den entsprechenden Datenanschlüssen der verschiedenen gepackten Chips, die mit gemeinsamen Leiterbahnen verbunden sind, und mit den Auswahlanschlüssen der verschiedenen Chips verbunden sein, die mit eindeutigen Leitern verbunden sind, so dass jeder Leiter einem und lediglich einem Chips zugeordnet ist. Daten können auf ein individuelles Chip dadurch geschrieben werden, dass die Daten an die gemeinsamen Leiterbahnen abgegeben werden und dass ein Auswahlsignal an die eindeutige Leiterbahn angelegt wird, welche dem bestimmten Chip zugehörig ist, wo die Daten einzuschreiben sind. Die übrigen Chips werden die Daten ignorieren. Der Umkehrprozess wird angewandt, um Daten aus einem besonderen Chip zu lesen. Eine derartige Schaltung kann ohne weiteres unter Anwendung der konventionellen horizontalen Chipanordnung bzw. -matrix und unter Verwendung von identischen Chippackungen für sämtliche Chips in der Anordnung gebildet werden.
  • In der konventionellen Anordnung ist der theoretisch minimale Bereich der Schaltungsplatine gleich den Gesamtbereichen sämtlicher anschlusstragender Oberflächen der einzelnen Chippackungen bzw. -baugruppen. In der Praxis muss die Schaltungsplatine etwas größer sein als dieses theoretische Minimum. Die Leiterbahnen auf der Schaltungsplatine weisen in typischer Weise eine signifikante Länge und Impedanz auf, so dass beträchtliche Zeit für die Ausbreitung der Signale längs der Leiterbahnen erforderlich ist. Dies begrenzt die Arbeitsgeschwindigkeit der Schaltung.
  • Es sind verschiedene Lösungen zur Linderung dieser Nachteile vorgeschlagen worden. Eine derartige Lösung liegt darin, eine Vielzahl von Chips übereinander in einer gemeinsamen Packung bzw. Baugruppe zu "stapeln". Die Packung bzw. Baugruppe selbst weist vertikal verlaufende Leiter auf, die mit den Kontaktbelägen der Schaltungsplatine verbunden sind. Die ein zelnen Chips innerhalb der Baugruppe sind mit diesen vertikal verlaufenden Leitern verbunden. Da die Dicke eines Chips wesentlich geringer ist als deren horizontale Abmessungen, können die internen Leiter kürzer sein als die Leiterbahnen auf einer Schaltungsplatine, die erforderlich wären, um dieselbe Anzahl von Chips in einer konventionellen Anordnung zu verbinden. Beispiele von gestapelten Baugruppen sind beispielsweise in den US-Patenten 5.861.666, 5.198.888, 4.956.694, 6.072.233 und 6.268.649 gezeigt. Die in gewissen Ausführungsformen dieser Patente dargestellten gestapelten Baugruppen sind dadurch hergestellt, dass einzelne Einheiten bereitgestellt werden, deren jede ein einzelnes Chip und ein Baugruppenelement enthält, welches Einheitsanschlüsse aufweist. Innerhalb jeder Einheit sind die Kontakte des Chips mit den Einheitsanschlüssen verbunden. Die Einheiten sind eines über dem anderen gestapelt. Einheitsanschlüsse der jeweiligen Einheit sind mit den entsprechenden Einheitsanschlüssen der anderen Einheiten verbunden. Die verbundenen Einheitsanschlüsse bilden vertikale Leiter der gestapelten Baugruppe, auch als Busse bezeichnet.
  • Die Bereitstellung einer Schaltung mit individuellen Auswahlverbindungen in einer gestapelten Baugruppe führt jedoch zusätzliche Komplexitäten ein. Da die vertikalen Leiter sich durch die Anschlüsse der verschiedenen Einheiten erstrecken, sollten die Zwischenverbindungen zwischen den Kontakten des Chips und den Einheitsanschlüssen der jeweiligen Einheit im Stapel unterschiedlich sein, um Verbindungen zu einzigartigen bzw. eindeutigen vertikalen Leitern bereitzustellen. In einem Vier-Chip-Stapel beispielsweise, der vier vertikale Busse zur Übertragung von Auswahlsignalen aufweist, kann die untere Einheit einen Auswahlkontakt ihres Chips mit einem Einheitsanschluss verbunden haben, der Teil des Busses Nr. 1 bildet; die nächste Einheit kann einen entsprechenden Auswahlkontakt ihres Chips mit ihrem Anschluss verbunden haben, der den Bus Nr. 2 bildet; und so weiter. Diese Forderung nach Anpassung der Einheiten fügt dem Herstellungsprozess Komplexität hinzu.
  • So beschreibt beispielsweise das US-Patent 4.956.694 Einheiten, welche Chipträger mit einem Satz von Zwischenanschlüssen in jeder Einheit enthalten. Diese Zwischenanschlüsse sind mit den Kontakten an bzw. auf dem Chip verbunden, und sie sind außerdem mit den Anschlüssen der Einheit verbunden. Die Zwischenverbindungen sind aus Drahtverbindungen bzw. -brücken hergestellt. Das Muster der Drahtbrücken bzw. -bonds unterscheidet sich von Einheit zu Einheit. Diese Anordnung erfordert inhärent einen relativ großen Chipträger, was zu den Kosten und der Größe der Baugruppe beiträgt. Darüber hinaus muss der Hersteller eine Vielzahl unterschiedlicher mit Drahtbrücken verbundener Einheiten handhaben und lagern. Sugano und andere, US-Patent 5.198.888 nutzen individualisierte Chipträger in den verschiedenen Einheiten. Diese Chipträger haben Leitungen, die unterschiedliche Zwischenverbindungsmuster für die Auswahlkontakte und die zugehörigen Anschlüsse festlegen. Dies trägt ebenfalls zu den Kosten und der Komplexität des Herstellungsprozesses bei. Die US-Patente 6.268.649 und 6.072.233 verwenden ebenso angepasste bzw. individuell ausgelegte Einheiten. Es wäre wünschenswert, die Kosten und die Komplexität zu verringern, die mit der Bereitstellung von individuell ausgelegten Einheiten in einer gestapelten Baugruppe verbunden sind.
    •
  • Es wäre außerdem wünschenswert, eine kompakte gestapelte Baugruppe bereitzustellen und eine gestapelte Baugruppe mit guter Wärmeübertragung von den Chips innerhalb des Stapels zur Außenumgebung, wie beispielsweise zur Schaltungsplatine oder zu einem Wärmeverteiler, der der Oberseite der Baugruppe überlagert ist, bereitzustellen. Ferner wäre es wünschenswert, eine solche Baugruppe bereitzustellen, die eine leicht erhältliche Ausstattung und Komponenten bzw. Bauteile verwendet, die leicht hergestellt werden können.
  • Zusammenfassung der Erfindung
  • Ein Aspekt der Erfindung stellt Halbleiterchipanordnungen bereit, die eine Vielzahl von Einheiten einschließen. Jede Einheit enthält in wünschenswerter Weise ein Halbleiterchip, welcher zumindest einen Auswahlkontakt und eine Vielzahl von anderen bzw. weiteren Kontakten aufweist, und außerdem eine Schaltungsplatine, die eine Vielzahl von Chipauswahlanschlüssen und eine Vielzahl von anderen bzw. weiteren Anschlüssen sowie Leiterbahnen, die sich auf oder in der Platine erstrecken, aufweist. Die Leiterbahnen sind elektrisch zwischen den Kontakten des Chips und den Anschlüssen angeschlossen. Die Leiterbahn, die mit dem jeweiligen Chipauswahlkontakt des Chips elektrisch verbunden ist, ist in wünschenswerter Weise eine mehrfach verzweigte Leiterbahn, die einen gemeinsamen Abschnitt aufweist, der mit dem Auswahlkontakt des Chips verbunden ist, und die außerdem eine Vielzahl von Zweigen enthält, welche mit unterschiedlichen Anschlüssen der Chipauswahlanschlüsse auf der Chipplatte verbunden sind. In der Anordnung weisen in wünschenswerter Weise zumindest eine Verzweigung, jedoch weniger als sämtliche der Verzweigungen der jeweiligen Mehrfachverzweigungsspur eine Unterbrechung darin auf, so dass der Auswahlkontakt mit weniger als sämtlichen der Chipauswahlanschlüsse auf der Platte und vorzugsweise so verbunden ist, dass jeder Chipauswahlkontakt mit lediglich einem Chipauswahlanschluss der Platte in der Einheit verbunden ist. Die Einheiten sind übereinander in einem Stapel von einander überlagerten Einheiten angeordnet. Die Anordnung enthält ferner vertikale Leiter, die jeweils die entsprechenden Anschlüsse der Einheiten in dem Stapel miteinander verbinden, um eine Vielzahl von vertikalen Bussen zu bilden. Aufgrund der selektiven Verbindungen innerhalb der einzelnen Einheiten, die durch die Mehrfachverzweigungsspuren und die unterbrochenen Zweige bereitgestellt sind, sind die Chipauswahlkontakte der Chips in verschiedenen Einheiten elektrisch mit unterschiedlichen Bussen der vertikalen Busse verbunden. Diese Anordnung liefert eine selektive Weiterleitung von Chi pauswahlsignalen und anderen Signalen, die zu individuellen Chips geleitet werden müssen. Die verbleibenden Kontakte auf bzw. an dem jeweiligen Chip sind parallel mit entsprechenden Kontakten an Chips in anderen Einheiten verbunden, so dass Signale zu den übrigen Kontakten der verschiedenen Chips parallel geleitet werden können. Dies stellt die geforderte selektive Weiterleitung zur Verfügung.
  • Höchst bevorzugt sind die Chips, die Leiterbahnen und die Anschlüsse der verschiedenen Einheiten im Stapel identisch miteinander, abgesehen davon, dass unterschiedliche Einheiten der Einheiten unterschiedliche Verzweigungen ihre Mehrfachverzweigungsspuren unterbrochen haben, so dass verschiedene Auswahlkontakte unterschiedlicher Einheiten mit unterschiedlichen Anschlüssen an bzw. auf den Schaltungsplatten derartiger Einheiten verbunden sind. Höchst bevorzugt enthält die Schaltungsplatte jeder Einheit eine dielektrisch Schicht, die in wünschenswerter Weise weniger als etwa 100 μm dick ist. Die vertikale Abstandsentfernung zwischen entsprechenden Merkmalen bzw. Einrichtungen in benachbarten Einheiten der Einheiten beträgt in wünschenswerter Weise nicht mehr als etwa 250 μm und ist vorzugsweise nicht mehr als 200 μm größer als die Dicke des Chips in der jeweiligen Einheit. Die Anordnung weist somit eine relativ geringe Gesamthöhe auf.
  • Die dielektrische Schicht in der jeweiligen Schaltungsplatte kann ein Trennungsloch oder eine Trennungsöffnung aufweisen, und die Unterbrechungen in den Zweigen der Mehrfachzweigspuren können an solchen Trennungslöchern bzw. -öffnungen gebildet sein. Die Trennungsöffnungen können in den dielektrischen Schichten gebildet sein, wenn die Einheiten hergestellt werden, oder wenn die Zweige unterbrochen werden, typischerweise in einer späteren Stufe innerhalb des Prozesses. In einer Anordnung weist die Schaltungsplatte der jeweiligen Einheit Kanten bzw. Ränder auf, und die Trennungsöffnungen sind in Form von Nuten vorgesehen, die sich von einer oder mehreren der Kanten bzw. Ränder nach innen erstrecken. Die Anschlüsse einer derartigen Einheit können eine äußere Reihe enthalten, die neben einer Kante der Schaltungsplatte angeordnet ist, und die Zweige der Mehrfachzweigspuren können Bereiche aufweisen, die sich außerhalb oder über die äußere Reihe von Anschlüssen erstrecken. In diesem Falle brauchen die Nuten sich nicht nach innen über die äußere Reihe von Anschlüssen zu erstrecken, so dass die Unterbrechungen in den Mehrfachzweigleitungen ohne weiteres gebildet werden können.
  • Ein weiterer Aspekt der Erfindung stellt Verfahren zur Herstellung einer Halbleiterchipbaugruppe zur Verfügung. Ein Verfahren gemäß diesem Aspekt der Erfindung umfasst den Schritt der Bereitstellung einer Vielzahl von Einheiten. Hier ebenfalls enthält jede Einheit in wünschenswerter Weise zumindest ein Halbleiterchip, welcher zumindest einen Chipauswahlkontakt und eine Vielzahl von anderen bzw. weiteren Kontakten aufweist und außerdem eine Schaltungsplatte enthält, die Chipauswahlanschlüsse, andere bzw. weitere Anschlüsse und Leiterbahnen aufweist, welche sich auf oder in der Schaltungsplatte erstrecken, mit den Anschlüssen verbunden sind. Wie oben erörtert, ist zumindest eine Leiterbahn der jeweiligen Platte in wünschenswerter Weise eine Mehrzweigspur, die einen gemeinsamen Abschnitt und eine Vielzahl von Zweigen enthält, welche mit unterschiedlichen der Chipauswahlanschlüsse verbunden sind, und die Kontakte des zumindest einen Chips in der jeweiligen Einheit sind in wünschenswerter Weise mit den Leiterbahnen der Schaltungsplatte in der betreffenden Einheit verbunden, so dass die Chipauswahlkontakte mit den gemeinsamen Abschnitten der Mehrfachzweigspuren verbunden sind. Das Verfahren gemäß diesem Aspekt der Erfindung enthält in wünschenswerter Weise den Schritt des selektiven Unterbrechens der Zweige der Mehrfachzweigspuren, so dass der gemeinsame Abschnitt einer Mehrfachzweigspur in der jeweiligen Einheit mit weniger als sämtlichen der Chipauswahlanschlüsse der betreffenden Einheit verbunden ist. Das Verfahren enthält vorzugsweise den Schritt des Stapelns der Einheiten und der Verbindung der Anschlüsse der unterschiedlichen Einheiten miteinander zur Bildung von vertikalen Bussen.
  • Der selektive Unterbrechungsschritt wird in wünschenswerter Weise so ausgeführt, dass die Chipauswahlanschlüsse der Chips in unterschiedlichen Einheiten mit unterschiedlichen Bussen der vertikalen Busse verbunden sind. Höchst bevorzugt sind die Einheiten vor dem Schritt des selektiven Unterbrechens der Mehrfachzweigspuren im Wesentlichen identisch miteinander. Der Schritt des selektiven Unterbrechens der Mehrfachzweigspuren kann zu irgendeiner Zeit während oder nach der Bildung der Einheiten ausgeführt werden. Bei einer Anordnung umfasst der Schritt der Bereitstellung der Einheiten die Verbindung der Chips mit den Leiterbahnen unter Verwendung eines Werkzeugs, wie eines Wärme-Schall-Verbindungswerkzeugs, und der Schritt des selektiven Unterbrechens der Zweige wird durch Eingriff desselben Werkzeugs mit den Zweigen als Teil des gesamten Verarbeitungsbetriebs ausgeführt.
  • Bei einer anderen Anordnung wird der Schritt des selektiven Unterbrechens der Zweige später ausgeführt, wie beispielsweise unmittelbar vor dem Stapelungsschritt. Somit können die Einheiten als im Wesentlichen identische Elemente bereitgestellt werden, die als gegenseitig austauschbare Teile gehandhabt und gelagert werden können. Auch hier können die dielektrischen Schichten der verschiedenen Einheiten Unterbrechungsöffnungen enthalten, die sich durch die dielektrischen Schichten erstrecken, und die Zweige der Mehrfachzweigspuren können sich über diese Unterbrechungsöffnungen vor dem Trennschritt erstrecken. Der Schritt des selektiven Unterbrechens der Zweige kann das Zerbrechen bzw. Unterbrechen der Zweige an diesen Unterbrechungsöffnungen umfassen. Alternativ können die Unterbrechungsöffnungen zur selben Zeit gebildet werden, wie die Zweige zer- bzw. unterbrochen werden, beispielsweise dadurch, dass kleine Bereiche der jeweiligen Mehrfachzweigspur und Teile der unter diesen Bereichen liegenden dielektrischen Schichten entfernt werden, wie durch Stanzen bzw. Lochen der Schaltungsplatten zur Bildung der Unterbrechungsöffnungen, während die Zweige der Leiterbahnen ebenfalls zer- bzw. unterbrochen werden.
  • Da die Einheiten im wesentlichen identisch miteinander sind und als miteinander austauschbare Teile bis zu dem Schritt und einschließlich des Schrittes des Trennens der Zweige behandelt werden können, ist die Handhabung und Lagerung der Einheiten im Geschäft wesentlich vereinfacht. Die Einheiten können beispielsweise in einer Chippackungsanlage hergestellt werden, die gestaltet ist, um bloße Halbleiterchips zu verarbeiten und um die bloßen Halbleiterchips an den Schaltungsplatten der einzelnen Einheiten zu montieren. Die Stapelungsoperation kann in einer Schaltungsplatten-Füllanlage ausgeführt werden, die Werkzeuge und Ausrüstung aufweist, welche für eine Oberflächenanbringung von gepackten Chips auf Schaltungsplatinen geeignet sind. In der Tat kann die Stapelungsoperation die Anbringung bzw. Montage der Baugruppe auf der Schaltungsplatine begleitend ausgeführt werden. Die Einheiten können beispielsweise gestapelt werden, und die Lötmittelkügelchen, welche sich an die verschiedenen Einheiten anschließen, können zur selben Zeit aufgeschmolzen werden, zu der die Lötmittelkügelchen, die sich in der unteren Einheit in dem Stapel an die Schaltungsplatine anhängen, aufgeschmolzen werden.
  • Ein weiterer Aspekt der Erfindung stellt eine prozessinterne Sammlung von untereinander austauschbaren halbfertigen Einheiten zur Verfügung, die in einem Stapelungsprozess und einer Anordnung bzw. Baugruppe, wie oben erörtert, nutzbar sind.
  • Ein weiterer Aspekt der Erfindung stellt zusätzliche Halbleiterchipbaugruppen bereit. Eine Chipbaugruppe gemäß diesem Aspekt der Erfindung enthält außerdem eine Vielzahl von Einheiten, deren jede ein Halbleiterchip umfasst, der Kontakte an einer vorderen Fläche enthält, und eine Schaltungsplatte umfasst, die einen zentralen Bereich und einen peripheren Bereich aufweist. Die Platte enthält in wünschenswerter Weise eine dielektrische Schicht mit ersten und zweiten Oberflächen und zumindest einem Verbindungsfenster, welches sich zwischen den ersten und zweiten Oberflächen in dem zentralen Bereich erstreckt. Die Platte enthält außerdem eine Vielzahl von Anschlüssen in dem peripheren Bereich, wobei die Anschlüsse auf den beiden ersten und zweiten Oberflächen freigelegt sind. Vorzugsweise weist die dielektrische Schicht eine Vielzahl von Anschlussöffnungen auf, die sich zwischen den ersten und zweiten Oberflächen in dem peripheren Bereich erstrecken, und die Anschlüsse sind Beläge, die zu den Anschlussöffnungen ausgerichtet sind. Der Chip ist mit der vorderen Chipfläche so angeordnet, dass diese zu einer Oberfläche der Platte im zentralen Bereich weist, und die Kontakte des Chips sind mit den Leiterbahnen in bzw. auf der Platte in zumindest einem Verbindungsfenster verbunden. Die Einheiten sind in einem Stapel derart einander überlagert, dass die rückwärtige Oberfläche eines Chips in einer Einheit zu einer Fläche der dielektrischen Schicht in der nächstbenachbarten Einheit weist. Die Einheiten stützen sich höchst vorzugsweise aneinander in zumindest jenen Teilen der zentralen Bereiche ab, die von den Leiterbahnen eingenommen werden. Eine Vielzahl von leitenden Massen ist zwischen den Anschlüssen der Einheiten angeordnet und verbindet die Anschlüsse der benachbarten Einheiten miteinander.
  • In bzw. bei einer Anordnung verlaufen die Leiterbahnen der jeweiligen Einheit längs der ersten Oberfläche der dielektrischen Schicht in der betreffenden Einheit, und die vordere Oberfläche des Chips in der jeweiligen Einheit weist zu der zweiten Oberfläche der dielektrischen Schicht in der betreffenden Einheit. In einer Chipbaugruppe dieses Typs enthalten zumindest einige der Einheiten in wünschenswerter Weise Wärmeübertragungsschichten, welche über den Leiterbahnen derartiger Einheiten liegen, und diese Einheiten stützen sich durch die Wärmeübertragungsschichten aneinander ab. Damit liegt die Wärmeübertragungsschicht einer jeden derartigen Einheit in wünschenswerter Weise an der Rückseite des Chips in der nächstbenachbarten Einheit an. Die Wärmeübertragungsschichten dieser Einheiten verlaufen in wünschenswerter Weise über die Verbindungsfenster in den dielektrischen Schichten dieser Einheiten, und sie sind im wesentlichen flach, zumindest in dem Bereich, der sich über die Verbindungsfenster erstreckt. Derartige Einheiten enthalten in wünschenswerter Weise ferner eine Einkapselung, die zumindest teilweise die Verbindungsfenster ausfüllt. Während der Herstellung können die Wärmeübertragungsschichten als Maskierungsschichten dienen, die die Einkapselung bzw. den Einschluss derart begrenzen, dass der Einschluss nicht über die dielektrische Schicht ragt. Wie unten weiter erörtert, ermöglichen die flachen Wärmeübertragungsschichten ein enges Einrücken der Einheiten zueinander und einen guten thermischen Kontakt zwischen aneinander grenzenden Einheiten. Diese Merkmale tragen zu der geringen Höhe der Baugruppe bei und fördern die effektive Wärmeableitung von den Chips innerhalb der Baugruppe.
  • In einer Anordnung bzw. Baugruppe gemäß einem weiteren Aspekt der Erfindung kann die Wärmeübertragungsschicht vorhanden oder weggelassen sein, wobei jedoch die Einkapselung eine Oberfläche festlegt, die im wesentlichen mit der ersten Oberfläche der dielektrischen Schicht fluchtet oder in Bezug auf eine derartige Oberfläche ausgenommen ist. In dem Fall, dass die Wärmeübertragungsschicht weggelassen ist, kann die dielektrische Schicht der jeweiligen Einheit direkt auf der Rückfläche bzw. Rückseite des Chips in der nächstbenachbarten Einheit aufliegen.
    •
  • Diese und andere bzw. weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der detaillierten Beschreibung der bevorzugten Ausführungsformen ohne weiteres ersichtlich werden, wie sie weiter unten in Verbindung mit den beigefügten Zeichnungen ausgeführt sind.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Draufsicht einer in einer Ausführungsform der Erfindung verwendeten Schaltungsplatte von oben.
  • 2 ist eine schematische Seitenansicht einer die Schaltungsplatte von 1 verwendenden gestapelten Baugruppe.
  • 3 ist eine schematische Schnittansicht einer gestapelten Baugruppe gemäß einer weiteren Ausführungsform der Erfindung in Verbindung mit einer Schaltungsplatine.
  • 4 ist eine Ansicht ähnlich der 1, jedoch unter Darstellung einer Schaltungsplatine gemäß einer weiteren Ausführungsform der Erfindung.
  • 5 ist eine Ansicht ähnlich der 2, jedoch unter Darstellung einer gestapelten Baugruppe unter Verwendung der Schaltungsplatte von 4.
  • 6 ist eine schematische Draufsicht einer Schaltungsplatte, die in einer noch weiteren Ausführungsform der Erfindung verwendet ist.
  • 7 ist eine schematische Schnittansicht einer unter Verwendung der Schaltungsplatte von 6 hergestellten gestapelten Baugruppe.
  • 8 ist eine schematische Draufsicht einer in einer weiteren Ausführungsform der Erfindung verwendeten Umsetzungsplatte.
  • 9 ist eine schematische Schnittansicht einer die Umsetzungsplatte von 8 verwendenden Baugruppe.
  • 10 ist eine schematische Schnittansicht einer gestapelten Baugruppe gemäß einer weiteren Ausführungsform der Erfindung.
  • 11 ist eine Ausschnittansicht eines Teiles eines Baugruppenelements gemäß einer weiteren Ausführungsform der Erfindung.
  • 12 ist eine ausschnittweise schematische Draufsicht einer Baugruppeneinheit gemäß einer weiteren Ausführungsform der Erfindung.
  • 13 ist eine ausschnittweise Draufsicht in einem vergrößerten Maßstab der in 12 dargestellten Einheit.
  • 14 ist eine ausschnittweise Schnittaufrissansicht längs der Linie 14-14 gemäß 13.
  • 15 ist eine ausschnittweise schematische Draufsicht einer Schaltungsplatte gemäß einer noch weiteren Ausführungsform der Erfindung.
  • 16 ist eine ausschnittweise schematische Perspektivansicht eines prozessinternen Zusammenbaus, umfassend eine Vielzahl von Einheiten, die unter Verwendung der Schaltungsplatten von 15 gebildet sind.
  • 17 ist eine schematische Vorderansicht eines Schneidwerkzeugs, welches mit der Schaltungsplatte und den Einheiten von 15 und 16 nutzbar ist.
  • 18 ist eine ausschnittweise schematische Draufsicht einer Schaltungsplatte gemäß einer noch weiteren Ausführungsform der Erfindung.
  • 19 ist eine ausschnittweise schematische Vorderansicht einer aus der Schaltungsplatte von 18 gebildeten Baugruppe.
  • 20 ist eine ausschnittweise schematische Schnittansicht einer Einheit gemäß einer noch weiteren Ausführungsform der Erfindung.
  • Ausführungsformen zur Ausführung der Erfindung
  • Eine Baugruppe gemäß einer Ausführungsform der Erfindung verwendet eine Vielzahl von Baugruppenelementen 20, deren jedes derartige Element in der Form einer Schaltungsplatte ist. Jede derartige Schaltungsplatte kann eine dielektrische Schicht in der Form eines dünnen, flexiblen dielektrischen Bandes enthalten, wie beispielsweise als eine Schicht aus verstärktem oder unverstärktem Polyimid, BT-Harz oder dergleichen in der Größenordnung von 25-100 μm Dicke, höchst vorzugsweise in einer Dicke von 25-75 μm. Alternativ kann jede Platte ein Dielektrikum enthalten, wie ein durch Fieberglas verstärktes Epoxid, wie beispielsweise eine FR-4- oder FR-5-Schaltungsplatte bzw. -platine. Die Platte weist zahlreiche Anschlüsse 22 auf, die in Reihen innerhalb eines peripheren Bereiches der Platte neben den Rändern bzw. Kanten 24 der Platte angeordnet sind. Bei der dargestellten Anordnung sind die Reihen der Anschlüsse längs sämtlicher vier Kanten vorgesehen. Die Anschlüsse können jedoch neben weniger als sämtlichen Kanten bzw. Rändern vorgesehen sein, wie beispielsweise in zwei Reihen neben zwei gegenüberliegenden Kanten bzw. Rändern der Platte. Jeder Anschluss 22 kann in der Form einer flachen, relativ dünnen Scheibe aus Kupfer oder anderem geeigneten metallischen Material auf einer ersten Oberfläche 26 der Platte vorliegen (die Oberfläche ist in 1 sichtbar). Wie am besten in 2 zu sehen ist, weist die Platte außerdem Löcher 28 auf, die sich durch die Platte in Ausrichtung zu den Anschlüssen 22 erstrecken. Jedes derartige Loch erstreckt sich zwischen der ersten Fläche bzw. Oberfläche 26 der Platte und der gegenüberliegenden zweiten Oberfläche bzw. Fläche 30.
  • Jede Platte 20 weist ferner ein längliches Verbindungsfenster 32 auf, welches sich neben der Mitte der Platte erstreckt. Die Platte weist ferner eine große Anzahl von Leitungen bzw. Leitern 36 auf. Jede Leitung enthält eine Leiterbahn 38, die sich längs der ersten Oberfläche 32 der Platte erstreckt, und einen mit der Leiterbahn zusammenhängend gebildeten Verbindungsabschnitt 40, der von der Leiterbahn über das Verbindungsfenster ragt. Im unmontierten Zustand, wie er in 1 dargestellt ist, ist jeder Verbindungsabschnitt durch ein zerbrechliches Element 42 mit einem Verankerungsabschnitt 44 verbunden, der von der Seite des Verbindungsfensters gegenüber der Leiterbahn 38 absteht. Die Leiterbahnen und die Verankerungsbereiche bzw. -teile sind in einer Reihe angeordnet, die sich über die Länge des Verbindungsfensters erstreckt. Unterschiedliche Leiterbahnen verlaufen auf gegenüberliegen den Seiten des Verbindungsfensters, so dass einige der Verbindungsabschnitte 40 in das Verbindungsfenster von einer Seite ragen, während andere in das Verbindungsfenster von der gegenüberliegenden Seite ragen. Die Anordnung der Leiterbahnen und deren Verbindungsabschnitte können im wesentlichen so sein, wie dies im US-Patent 5.489.749 veranschaulicht ist, dessen Offenbarung hier durch Bezugnahme darauf einbezogen wird.
  • Die Anschlüsse 22 enthalten einen ersten Satz von Auswahlanschlüssen 22A-22D, einen zweiten Satz von Auswahlanschlüssen 22E-22H, sowie weitere Anschlüsse, die hier als Nicht-Auswahlanschlüsse bezeichnet werden, wie beispielsweise die Anschlüsse 22J und 22K. Jede Leiterbahn 38 enthält einen gemeinsamen Abschnitt 46 neben einem Verbindungsabschnitt 40 und ist mit diesem verbunden. Einige der Leiterbahnen sind mit den Nicht-Aus-wahl-Anschlüssen verbunden. Diese Leiterbahnen weisen gemeinsame Abschnitte 46 auf, die sich über den gesamten Weg zu den zugehörigen Anschlüssen erstrecken, wie zu den Anschlüssen 22J und 22K, so dass der gemeinsame Abschnitt 46 jeder derartigen Leiterbahn direkt mit einem Nicht-Auswahl-Anschluss verbunden ist.
  • Jene Leiterbahnen 38, die den Auswahlanschlüssen zugehörig sind, sind mehrfach verzweigte Leiterbahnen 50. Jede derartige mehrfach verzweigte Leiterbahn weist eine Vielzahl von Zweigen auf, die mit ihrem gemeinsamen Abschnitt 46 verbunden sind und die mit einem der zugehörigen Auswahlanschlüsse verbunden sind. So enthält die Leiterbahn 38A beispielsweise einen Zweig 50A, der mit dem Auswahlanschluss 22A verbunden ist; der Zweig 50B ist mit dem Auswahlanschluss 22B verbunden; der Zweig 50C ist mit dem Auswahlanschluss 22C verbunden; und der Zweig 50D ist mit dem Auswahlanschluss 22D verbunden. Die Leiterbahn 38A enthält außerdem einen Verteilungsabschnitt 52A, der quer zu dem gemeinsamen Abschnitt 46A verläuft und der die verschiedenen Zweige 50A-50D mit dem gemeinsamen Abschnitt verbindet. Die Leiterbahn 38E, die den Anschlüssen 22E-22H zugehörig ist, ist ebenfalls eine mehrfach verzweigte Leiterbahn, und sie weist einen ähnlichen bzw. entsprechenden Satz von Zweigen 50E-50H und einen Verteilungsabschnitt 52E auf, so dass sämtliche Zweige 50E-50H mit dem gemeinsamen Abschnitt 46E der Leiterbahn und mit deren Verbindungsabschnitt 40E verbunden sind. Das Dielektrikum der Platte 20 weist Unterbrechungsöffnungen 54 auf, die zu den Zweigen 50 der mehrfach verzweigten Leiterbahn 38 ausgerichtet sind, so dass jeder derartige Zweig über eine Unterbrechungsöffnung verläuft. Die Unterbrechungsöffnungen sind neben den Auswahlanschlüssen 22A, 22B, etc. angeordnet.
  • Die Anschlüsse und die Leitungen bzw. Leiter, einschließlich der Leiterbahnen und der Verbindungsabschnitte, sind als Einzelschicht mit metallischen Eigenschaften auf der ersten Oberfläche der Platte gebildet. Diese metallischen Eigenschaften bzw. Einzelheiten sind in wünschenswerter Weise geringer als etwa 30 μm dick, in typischer Weise sind sie etwa 5-25 μm dick, wie beispielsweise etwa 20 μm dick. Eine dünne (nicht dargestellte) Klebschicht kann optional zwischen der dielektrischen Schicht 20 und der Metallschicht vorgesehen sein. Diese Klebschicht sollte außerdem so dünn sein wie dies praktikabel ist sie sollte in wünschenswerter Weise etwa 15 μm oder weniger dick sein. Die Anschlüsse und Leiterbahnen können dadurch gebildet sein, dass konventionelle Prozesse bei der Herstellung band-automatisierten Verbindungsbänder und dergleichen angewandt werden, wie beispielsweise durch Ätzen eines eine Schicht aus Kupfer oder anderem Metall und das dielektrische Material enthaltenden Laminats, welches die Platte bildet, um die Bereiche der metallischen Schicht zu entfernen. Alternativ können die Anschlüsse und Leiterbahnen durch einen Niederschlagungsprozess gebildet sein, wie durch stromlose Galvanisierung und/oder Elektroplattierung. Das Verbindungsfenster, die den Anschlüssen zugehörigen Löcher und die Unterbrechungsöffnungen können durch Ätzen oder Abschmelzen bzw. Abtragen des dielektrischen Materials gebildet sein.
  • Die gestapelte Chipbaugruppe enthält eine Vielzahl von Einheiten 56 (2). Jede Einheit 56 ist abgesehen davon, dass es anders angegeben ist, identisch mit jeder anderen Einheit 56 in dem Stapel. Jede derartige Einheit enthält eine Platte oder einen Chipträger 20, wie dies oben unter Bezugnahme auf 1 erörtert worden ist, und ein Chip 58 in Zuordnung zu der betreffenden Platte. Jeder derartige Chip weist eine vordere oder Kontaktanlagefläche 60 und eine rückseitige Fläche 62 auf. Die Vorderseite bzw. vordere Fläche 60 des jeweiligen Chips weist Kontakte 64 auf, die in Reihen neben der Mitte des Chips angeordnet sind. Der Chip weist außerdem Kanten bzw. Ränder 66 auf, welche die vorderen und rückwärtigen Seiten bzw. Flächen 62 begrenzen. Die Dicke t des Chips (die Abmessung zwischen der vorderen Fläche 60 und der rückseitigen Fläche 62) ist in typischer Weise wesentlich geringer als die anderen Abmessungen des Chips. Ein typischer Chip kann beispielsweise etwa 100-500 Mikron dick sein, und er kann horizontale Abmessungen (in der Ebene der vorderen und rückseitigen Flächen) von etwa 0,5 cm oder mehr aufweisen. Die Vorderfläche 60 des Chips weist zu der zweiten Oberfläche 30 der zugehörigen Platte 20.
  • Eine Klebschicht 68 ist zwischen dem Chip und der Platte der jeweiligen Einheit angeordnet. Die Klebschicht 68 legt eine Öffnung in Ausrichtung zu dem Verbindungsfenster fest. Die Klebschicht 68 kann dadurch vorgesehen sein, dass ein flüssiges Material oder ein Gelmaterial zwischen dem Chip und der Platte zur Zeit der Montage aufgebracht wird oder dass eine poröse Schicht bereitgestellt wird, wie als eine Anordnung aus kleinen elastischen Elementen zwischen den Schichten und durch Einspritzen eines fließfähigen Materials in eine derartige Schicht, wie dies beispielsweise bei gewissen Ausführungsformen der US-Patente 5.659.952 und 5.834.339 gelehrt wird, deren Offenbarungen hier durch Bezugnahme darauf einbezogen sind. Vorzugsweise ist die Klebschicht jedoch als ein oder mehrere feste oder halbfeste Beläge vorgesehen, die im Wesentlichen dieselbe horizontale Ausdehnung aufweisen wie die gewünschte Klebschicht in dem Endprodukt. Diese Beläge sind zwischen dem Chip und der Platte während der Montage platziert. Der Belag kann beispielsweise an der Platte oder dem Chip vormontiert sein, bevor der Chip gegenüber der Platte gesetzt wird. Ein derartiger fester oder halbfester Belag kann ziemlich genau in Bezug auf den Chip und die Platte platziert werden. Dies hilft sicherzustellen, dass der Belag nicht die Anschlüsse 22 bedeckt, sogar dort, wo lediglich ein kleiner Zwischenraum zwischen der Nennposition der Belagkante und den Anschlüssen vorhanden ist. Ein derartiger Belag kann eine ungehärtete oder teilweise gehärtete Schicht und weitere die Klebung fördernde Eigenschaften aufweisen, wie dies beispielsweise im US-Patent 6.030.856 erörtert ist, dessen Offenbarung hier durch Bezugnahme darauf einbezogen wird. Alternativ oder zusätzlich kann der Belag mit einer dünnen Schicht eines fließfähigen Klebstoffs auf einer oder beiden Flächen versehen sein, und diese Schicht kann eine ungleichmäßige Schicht sein, wie dies im US-Patent 5.548.091 beschrieben ist, dessen Offenbarung hier durch Bezugnahme darauf einbezogen wird, um einen Gaseinschluss in der Schicht während der Montage zu vermeiden zu helfen. Die Klebschicht 68 ist in wünschenswerter Weise so dünn wie es praktikabel ist; beispielsweise ist sie etwa 10-125 μm dick, am bevorzugtesten etwa 25-75 μm.
  • Der Chip 58 der jeweiligen Einheit ist mit bzw. zu dem zentralen Bereich der zugehörigen Platte derart ausgerichtet, dass die Reihen der Kontakte 64 mit bzw. zu dem Verbindungsfenster 32 in der Platte ausgerichtet sind. Der Verbindungsabschnitt 40 der jeweiligen Leitung ist mit einem Kontakt 64 des Chips verbunden. Während dieses Prozesses ist der Verbindungsabschnitt der jeweiligen Leitung von dem Verankerungsabschnitt 44 der Leitung dadurch gelöst, dass der zerbrechliche Abschnitt 42 der Leitung zer- bzw. unterbrochen wird. Dieser Prozess kann ausgeführt werden, wie dies in dem zuvor erwähnten US-Patent 5.489.749 beschrieben ist, indem ein (nicht dargestelltes) Werkzeug, wie ein thermisches, thermosonisches bzw. Wärmeschall- oder Ultraschall-Verbindungswerkzeug in das Verbindungsfenster der Platte in Ausrichtung mit bzw. zu dem jeweiligen Verbindungsabschnitt so vorgeschoben wird, dass das Werkzeug den Verbindungsabschnitt einnimmt und ihn in Anlage mit dem in Frage kommenden Kontakt zwingt. Der gemeinsame Abschnitt 46 der Leiterbahn 38 in der jeweiligen Leitung (1) ist durch einen Verbindungsabschnitt 40 mit einem Kontakt auf bzw. an dem Chip verbunden. Die Anordnung der Kontakte und der Verbindungsabschnitte ist so gewählt, dass die gemeinsamen Abschnitte 46A und 46E der mehrfach verzweigten Leiterbahnen 38A und 38E mit Auswahlkontakten auf dem Chip verbunden sind, das heißt mit Kontakten des Chips, die nicht mit entsprechenden Kontakten in bzw. auf allen anderen Chips in dem Stapel parallel zu verbinden sind. Die gemeinsamen Abschnitte der anderen Leiterbahnen sind mit den Nicht-Auswahl-Kontakten verbunden, das heißt mit den Kontakten des Chips, die mit entsprechenden Kontakten der anderen Chips in dem Stapel parallel zu verbinden sind.
  • Jede Einheit 56 enthält ferner eine Lötmittel-Maskierungsschicht 70 (2), welche die Leiterbahnen und Anschlüsse im peripheren Bereich der Platte überlagert. Die Lötmittel-Maskierungsschicht weist Öffnungen auf, die mit bzw. zu den Anschlüssen 22 ausgerichtet sind. Die Lötmittel-Maskierungsschicht kann als ein formengleicher Überzug oder eine formengleiche Schicht durch konventionelle Prozesse aufgebracht werden. Jede Einheit enthält ferner eine Wärmeübertragungsschicht 76, welche die Leiterbahnen 38 und die erste Oberfläche 26 der Platte im Zentralbereich der Platte überlagert, die mit bzw. zu dem Chip 58 ausgerichtet ist. Wie unten weiter erörtert, wird die Wärmeübertragungsschicht einen innigen Kontakt mit der rückwärtigen Fläche bzw. Oberfläche des Chips in der nächstbenachbarten Einheit des Stapels herstellen. Die Wärmeübertragungsschicht kann aus einem Material, wie einem Gel oder Fett, welches mit einem thermisch leitenden Füllstoff beladen ist, oder aus einem Material gebildet sein, das während der Montage in einen verformbaren Zustand gebracht werden kann, wie beispielsweise ein thermoplastisches Material oder ein ungehärtetes oder teilweise gehärtetes Epoxid- oder sonstiges reaktives Harz. In wünschenswerter Weise ist die Wärmeübertragungsschicht ein dielektrisches Material und schließt folglich nicht die verschiedenen Leiterbahnen miteinander elektrisch kurz. Die Wärmeübertragungsschicht kann mit der Lötmittel-Maskierungsschicht zusammenhängend gebildet sein, so dass ein zentraler Bereich der Lötmittel-Maskierungsschicht, der zum Chip 58 ausgerichtet ist, die Wärmeübertragungsschicht bildet.
  • Die Wärmeübertragungsschicht, ob mit der Lötmittel-Maskierungsschicht zusammenhängend gebildet oder von der Lötmittel-Maskierungsschicht gesondert gebildet, ist in wünschenswerter Weise so dünn, wie dies praktikabel ist, beispielsweise etwa 40 μm dick oder weniger und vorzugsweise etwa 30 μm dick oder weniger. Eine integrale Lötmittel-Maskierungsschicht und Wärmeübertragungsschicht können als ein formengleicher Überzug vorgesehen sein, der eine Dicke von etwa 5-20 μm in jenen Bereichen des Überzugs aufweist, die den Leiterbahnen überlagert sind, und der etwa 10-40 μm in jenen Bereichen dick ist, die zwischen den Leiterbahnen angeordnet sind. Ein derartiger Überzug trägt lediglich etwa 5-20 μm zur Gesamtdicke der Einheit bei. Wie in bzw. aus 2 ersehen wird, überbrückt der zentrale Bereich der Wärmeübertragungsschicht oder der Lötmittel-Maskierungsschicht die Öffnung 32 in der dielektrischen Schicht. Vorzugsweise ist der zentrale Bereich der Wärmeübertragungsschicht oder der Lötmittel-Maskierungsschicht im wesentlich eben und wölbt sich nicht wesentlich von der dielektrischen Schicht 20 aus.
  • Ein Einkapselung 33 kann in der Öffnung 32 vorgesehen sein, umgebend die Verbindungsabschnitte 40 der Leitungen bzw. Leiter. Die Einkapselung kann von der Klebschicht 68 getrennt sein, und sie kann unter Anwendung der Techniken eingeführt sein, die in den US-Patenten 6.232.152 und 5.834.339 angege ben sind, deren Offenbarungen hier durch Bezugnahme darauf einbezogen werden. Wie in gewissen bevorzugten Ausführungsformen offenbart, die in den '152- und '339-Patenten gelehrt sind, kann die Schicht, welche den Chip an der dielektrischen Schicht (Klebschicht 68) festmacht, einen Kanal festlegen, der zu einer oder beiden Kanten des Chips verläuft, und die Einkapselung kann in diesen Kanal an den Kanten des Chips eingeführt werden bzw. sein. Alternativ kann dort, wo die Klebschicht als Ganzes oder zum Teil durch ein fließfähiges Material gebildet ist, welches zwischen dem Chip und die dielektrische Schicht eingeführt ist, wie dies oben erörtert worden ist, die Einkapselung durch das fließfähige Material gebildet sein. In jedem Prozess bedeckt die Wärmeübertragungsschicht 76 (oder die interne Wärmeübertragungs- und Lötmittel-Maskierungsschicht) das Verbindungsfenster in der dielektrischen Schicht, so dass die Einkapselung nicht über die erste Oberfläche 76 der dielektrischen Schicht hinausragen kann.
  • Während des Zusammenbaus bzw. der Montage der jeweiligen Einheit werden einige der Zweige der jeweiligen mehrfach verzweigten Leiterbahn zer- bzw. unterbrochen, um die jenen besonderen Zweigen zugehörigen Anschlüsse von dem gemeinsamen Abschnitt der mehrfach verzweigten Leiterbahn zu trennen. Vorzugsweise werden sämtliche Zweige außer einem Zweig der jeweiligen mehrfach verzweigten Leiterbahn zer- bzw. unterbrochen, was lediglich einen mit dem gemeinsamen Abschnitt der jeweiligen mehrfach verzweigten Leiterbahn verbundenen Auswahlanschluss zurückläßt. Die Zweige können dadurch zer- bzw. unterbrochen werden, dass ein Werkzeug in die Trennöffnungen 54 vorgeschoben wird, die den zu zer- bzw. unterbrechenden Zweigen zugehörig sind. Das Werkzeug kann dasselbe Werkzeug sein, welches zur Ausübung der Verbindungsoperation an den Verbindungsabschnitten der Leitungen verwendet wird. Um die Unterbrechungsoperation zu erleichtern, können die Zweige mit zerbrechlichen Abschnitten versehen sein, die schwächer sind als der Rest des Zweiges, wie mit verengten Abschnitten (nicht dargestellt) in Ausrichtung zu den Trennöffnungen. Während des Unterbrechungsprozesses dienen die Anschlüsse 22 neben den zu zer- bzw. unterbrechenden Zweigen als Verankerungen für die Zweige, so dass die Zweige dazu neigen, zu zerbrechen anstatt von dem Dielektrikum der Platte 20 gelöst zu werden. Die ge- bzw. unterbrochenen Enden der Zweige sind nicht mit irgendeinem Bereich des Chips verbunden. Die Klebschicht 68 enthält vorzugsweise nicht Öffnungen, die zu den Trennöffnungen ausgerichtet sind, und die gebrochenen bzw. unterbrochenen Enden der Zweige sind in dem Klebstoff versenkt. Alternativ können die zer- bzw. unterbrochenen Enden der Zweige die (nicht dargestellte) dielektrische Passivierungsschicht auf der Oberfläche des Chips berühren.
  • Unterschiedliche Einheiten weisen unterschiedliche Zweige der Zweige auf, die mit den Anschlüssen nach dem Unterbrechungsschritt verbunden sind. In der in 2 dargestellten Vier-Einheit-Baugruppe kann beispielsweise die obere Einheit 56A den gemeinsamen Abschnitt 46A der mehrfach verzweigten Leiterbahn 38A mit lediglich dem Anschluss 22A eines Satzes 22A-22D verbunden aufweisen, und der gemeinsame Abschnitt 46E der Leiterbahn 38E kann lediglich mit dem Anschluss 22E des Satzes 22E-22H verbunden sein. In der nächsten Einheit 56B ist der gemeinsame Abschnitt 46A lediglich mit dem Anschluss 22B verbunden, während der gemeinsame Abschnitt 46E mit dem Anschluss 22F verbunden ist. Die nächste Einheit 56C weist die Abschnitte 46A und 46E auf, die mit den Anschlüssen 22C bzw. 22G verbunden sind, während in der unteren Einheit 56D dieselben gemeinsamen Abschnitte mit den Anschlüssen 22D und 22H verbunden sind.
  • Die Einheiten sind übereinander gestapelt, wie dies in 2 veranschaulicht ist. Jeder Anschluss 22 ist mit dem entsprechenden Anschluss der nächstbenachbarten Einheit durch eine Lötmittelkugel 78 verbunden. Die Lötmittelkugeln 78 dienen als leitende Elemente, die die entsprechenden Anschlüsse der verschiedenen Einheiten in vertikalen leitenden Bussen ver binden. Beispielsweise ist der Anschluss 22J (1) jeder Einheit an demselben vertikalen Bus mit den entsprechenden Anschlüssen 22J der anderen Einheit verbunden. Jede Lötmittelkugel bildet einen Kontakt mit dem Anschluss einer Einheit durch eine Öffnung in der Lötmittel-Maskierungsschicht 74 und mit einem Anschluss der anderen Einheit durch eine Öffnung 28 in der dielektrischen Schicht der Platte 20 in der betreffenden Einheit. Die Wärmeübertragungsschicht 76 (oder die kombinierte Wärmeübertragungs- und Lötmittel-Maskierungsschicht, wo eine derartige kombinierte Schicht angewandt ist) in jeder anderen Einheit als der unteren Einheit 56D stellt einen innigen Kontakt mit der rückseitigen Fläche 62 des Chips in der nächstunteren Einheit in dem Stapel her. Während der Montage werden die Lötmittelkugeln teilweise oder gänzlich geschmolzen oder "aufgeschmolzen". Die Lötmittel-Maskierungsschicht 74 und die dielektrischen Schichten der Platten verhindern eine Verteilung des Lötmittels über die Längen der Leiterbahnen 38 während der Aufschmelzoperation. Die Wärmeübertragungs-76-Schichten können während des Montageprozesses augenblicklich erweicht werden, um einen innigen Kontakt sicherzustellen. Alternativ können dort, wo die Wärmeübertragungsschichten aus einem zunächst weichen oder fließfähigen Material, wie einem härtbaren Epoxid gebildet sind, die Wärmeübertragungsschichten während der Montage gehärtet werden, nachdem sie mit dem Chip der nächstunteren Anordnung in innigen Kontakt gebracht sind.
  • Vor der Montage des Stapels können die individuellen Einheiten in einer Testbuchse bzw. Prüffassung getestet werden, die den Stellen der Anschlüsse entsprechende Kontakte aufweist. In typischer Weise sind die Lötmittelkugeln mit den Anschlüssen der jeweiligen Einheit verbunden, so dass sie von der ersten Oberfläche 26 der Platte abstehen, und die Einheit wird mit den Lötmittelkugeln an Ort und Stelle getestet. Die Test- bzw. Prüfbuchse kann beispielsweise Öffnungen aufweisen, die imstande sind, an den Lötmittelkugeln anzuliegen. Da sämtliche der Einheiten Anschlüsse und Lötmittelkugeln im selben Muster enthalten, kann die einzige Prüfbuchse zum Testen sämtlicher Einheiten verwendet werden.
  • Die resultierende Baugruppe kann auf bzw. zu einer Schaltungsplatte unter Anwendung von konventionellen Oberflächenmontierungsverfahren zusammengebaut werden. Die Lötmittelkugeln 78 der untersten Einheit 56D können aufgeschmolzen und mit den Kontaktbelägen 80 einer Schaltungsplatte 82 verbunden werden, wie dies teilweise in 2 dargestellt ist. Damit wird bzw. ist jeder vertikale Bus mit einem individuellen Kontaktbelag 80 der Schaltungsplatte in elektrischen Kontakt gebracht. Die Wärmeübertragungsschicht 76 der unteren Einheit 56D kann mit einem Merkmal der Schaltungsplatte 82 in Kontakt sein, wie beispielsweise mit einem großen thermischen Belag 84. Eine metallische Platte 86 kann als Teil der Baugruppe vorgesehen oder an der Schaltungsplatte vor der Montage der Baugruppe angebracht sein. Diese Platte dient als Wärmeleiter zwischen der thermischen Schicht 76 und der Schaltungsplatte. Dort, wo die Platte 86 als Teil der Baugruppe vorgesehen ist, können die Platte oder der Belag eine (nicht dargestellte) Schicht aus einem Lötmittel tragen, so dass die Platte durch Aufschmelzen mit dem Belag 84 verbunden wird, wenn die Lötmittelkugeln mit den Kontaktbelägen verbunden werden. Alternativ kann die Wärmeübertragungsschicht 76 der unteren Einheit dick genug sein, so dass sie einen direkten Kontakt mit einem Merkmal bzw. einer Einzelheit der Schaltungsplatte selbst herstellt. Bei einer weiteren Variante kann die Wärmeübertragungsschicht der untersten Einheit weggelassen sein.
  • Die vervollständigte Baugruppe bringt zahlreiche Vorteile mit sich. Wie oben erörtert sind die Auswahlkontakte der Chips in unterschiedlichen Einheiten mit unterschiedlichen Auswahlanschlüssen und daher mit unterschiedlichen vertikalen Bussen verbunden. Durch Weiterleitung von Auswahlsignalen zu den Kontaktbelägen der Schaltungsplatte in Zuordnung zu diesen Bussen ist es möglich, ein Auswahlsignal an einen Auswahlkontakt in einem Chip lediglich einer Einheit anzulegen. Die durch die miteinander verbundenen Lötmittelbelege gebildeten vertikalen Busse sind ziemlich kurz und stellen eine niedrige elektrische Impedanz zur Verfügung. Außerdem stellen die Leiterbahnen einen relativ niedrigeren Impedanzweg zur Verfügung. Typische Leiterbahnen weisen eine Induktivität von etwa 5 Nanohenry oder weniger auf. Darüber hinaus sind die Signalausbreitungsverzögerungen zwischen den Kontaktbelägen der Schaltungsplatte und den Kontakten irgendeines gegebenen Chips nahezu dieselben wie die Signalausbreitungsverzögerungen zwischen den Kontaktbelägen der Schaltungsplatte und den Kontakten irgendeines anderen Chips in der Baugruppe. Die Einheiten können wirtschaftlich unter Verwendung von "Einzel-Metall"-Schaltungsplatten hergestellt sein, die leitende Merkmale bzw. Eigenschaften auf lediglich einer Seite enthalten. Die gesamte Baugruppe hat eine Höhe, die zum Teil durch die Dicken der einzelnen Chips bestimmt ist. Lediglich beispielhaft weist eine Baugruppe, in die vier Einheiten einbezogen sind, deren jede ein Chip von etwa 125 Mikron Dicke aufweist, eine Gesamthöhe von etwa 1,5 mm auf.
  • Die geringe Gesamthöhe einer Baugruppe geht zum Teil auf die geringe Dicke der von den Chips verschiedenen Elemente zurück, welche den Abstand zwischen benachbarten Chips im Stapel bestimmen. Wie oben erörtert, enthält innerhalb des zentralen Bereichs der jeweiligen Einheit, der mit bzw. zu dem Chip einer derartigen Einheit ausgerichtet ist, die Einheit in wünschenswerter Weise lediglich die Klebschicht 68, die Leitungen oder Leiterbahnen 38 und die Wärmeübertragungs- oder Lötmittel-Maskierungsschicht und optional eine weitere Klebschicht zwischen der dielektrischen Schicht und der die Leitungen bildenden Metallisierung. Der Abstand d zwischen entsprechenden Merkmalen bzw. Einzelheiten von benachbarten Einheiten, wie beispielsweise der Abstand d zwischen der zweiten Oberfläche 30 der dielektrischen Schicht 20 in der Einheit 56A und der entsprechenden Oberfläche der dielektrischen Schicht in der Einheit 56B wird gleich der Dicke t des Chips 58B sein, welches zwischen diesen Schichten angeordnet ist, zuzüglich der Gesamtdicke der zuvor erwähnten Schichten, welche den zentralen Teil bzw. Bereich der jeweiligen Einheit darstellen. Höchst bevorzugt ist der Abstand d zwischen benachbarten Einheiten gleich der Dicke t des Chips zuzüglich etwa 250 μm oder weniger, höchst bevorzugt etwa 200 μm oder weniger. Ein noch geringerer Abstand d kann erreicht werden, wenn die verschiedenen Schichten ausgewählt werden, um die minimale Höhe bereitzustellen.
  • Da die Wärmeübertragungsschicht oder die kombinierte Lötmittel-Maskierungsschicht und die Wärmeübertragungsschicht im Wesentlichen flach sind, kann dies einen guten, innigen Kontakt mit der Rückseite des Chips herstellen. Dies hilft, für eine geringe Gesamthöhe und eine gute Wärmeübertragung zwischen Einheiten zu sorgen. Wärme, die sich in den Chips von Einheiten in der Mitte des Stapels entwickelt, kann durch Wärmeübertragung zu benachbarten Einheiten durch die Oberseite oder Unterseite des Stapels und von der Oberseite oder Unterseite des Stapels an die Umgebung, wie beispielsweise die Schaltungsplatte bzw. -platine 82 oder an die Umgebungsatmosphäre abgeleitet werden. Um eine gute Wärmeübertragung zu gewährleisten und um die minimale Gesamthöhe bereitzustellen, ist es wünschenswert sicherzustellen, dass der zentrale Bereich der jeweiligen Einheit in Anlagekontakt mit dem Chip in der nächstbenachbarten Einheit während der Stapelungs- und Aufschmelzoperationen gebracht ist. Es ist außerdem wünschenswert sicherzustellen, dass die Einheiten in der horizontalen Richtung während des Stapelungs- und Aufschmelzprozesses zueinander ausgerichtet sind, und zwar unter Anwendung der Selbstzentrierungswirkung, die durch die Oberflächenspannungswirkungen der Lötmittelkugeln hervorgerufen wird. Falls die Höhe der Lötmittelkugeln bzw. -kügelchen ausgewählt ist, um einen Nennzwischenraum von etwa 10-15 μm vor dem Aufschmelzen bereitzustellen, dann tritt auf das Aufschmelzen der Lötmittelkugeln hin zunächst eine Ausrichtung der Einheiten mit- bzw. zueinander auf, und zusätzlich wird das Lötmittel zusammenfallen, um die Einheiten in Anlage miteinander zu bringen.
  • Alternativ oder zusätzlich können die Einheiten während des Aufschmelzens zusammengedrückt werden, um eine Anlage zu gewährleisten, und sie können unter Anwendung geeigneter Haltevorrichtungs- oder Handhabungssysteme mit- bzw. zueinander ausgerichtet werden, wie beispielsweise mit Systemen, die mit Handhabungs- bzw. Roboter-Sichtkomponenten ausgestattet sind.
  • In bzw. bei einer Variante des oben erörterten Montageverfahrens können die Einheiten ohne Unterbrechung der Zweige 50 der mehrfach verzweigten Leiterbahnen hergestellt werden. Diese Einheiten können als austauschbare Teile vor der Montage miteinander und mit der Schaltungsplatte bzw. -platine gehandhabt und gelagert werden. Die Zweige werden in einer gesonderten Operation in wünschenswerter Weise unmittelbar vor der Montage getrennt bzw. unterbrochen. Somit wird der Schritt des selektiven Unterbrechens der Zweige in wünschenswerter Weise in derselben Herstellungsanlage oder -einrichtung ausgeführt wie der Schritt des Stapelns der Einheiten. Die gesonderte Zweig-Unterbrechungsoperation erfordert nicht denselben Genauigkeitsgrad, der zur Verbindung der Verbindungsabschnitte der Leitungen erforderlich ist, und er kann daher durch eine weniger genaue Einrichtung bzw. Anlage ausgeführt werden. Darüber hinaus vereinfacht die Fähigkeit, lediglich einen Typ von Einheit über die gesamte Beschaffungskette bis zur Montage zu handhaben und zu lagern die Handhabung und Verteilung. Somit sind Einheiten mit identischen Chips, Leiterbahnen und Anschlüssen vor der Unterbrechung der Zweige miteinander austauschbar, und sie können unverpackt bzw. im losen Haufen, als Sammlung von austauschbaren halbfertigen Artikeln bereitgestellt werden. Wie in diesem Zusammenhang benutzt, bezieht sich der Begriff "identisch" auf die Nennkonfiguration der Chips, Leiterbahnen und Anschlüsse ohne Bezug auf die Variationen von Einheit zu Einheit, die notwendigerweise in jedem hergestellten Artikel auftreten.
  • Die Stapelungs- und Verzweigungs-Unterbrechungsoperationen werden in wünschenswerter Weise in einer Produktionsanlage ausgeführt, die geeignet ist zur Anbringung der gepackten Halbleiterchips, Module und anderen Komponenten auf der Schaltungsplatte, eine Operation, die gemeinhin in der Industrie als "Platinenfüllung" bezeichnet wird. Platinenfüllungsanlagen, die eine Oberflächemontierungstechnologie anwenden, sind gemeinhin mit Einrichtungen zur Verarbeitung und Platzierung von Komponenten bzw. Bauelementen auf der Schaltungsplatine und mit einer Aufschmelzeinrichtung zur momentanen Erhitzung der Schaltungsplatine mit den darauf befindlichen Bauelementen zum Aufschmelzen des Lötmittels oder zur sonstigen Aktivierung von Verbindungsmaterialien zwischen den Bauelementen und den Kontakten der Schaltungsplatine ausgestattet. Die Stapelungsoperation kann unter Anwendung im Wesentlichen derselben Verfahren bzw. Techniken und Prozeduren ausgeführt werden, die zur Montage von Elementen auf Schaltungsplatten angewandt werden. Lediglich die minimale zusätzliche Operation der Unterbrechung der Zweige ist erforderlich.
  • In bzw. bei einer noch weiteren Variante kann die Stapelungsoperation als die Montage des Stapelns auf der Platine begleitend ausgeführt werden. Dies heißt, dass die einzelnen Einheiten auf der Schaltungsplatine übereinander gestapelt und vorübergehend auf der Platine an Ort und Stelle gehalten werden können, wie beispielsweise durch eine temporäre Klemmfixierung, durch Schwerkraft, durch Klebung zwischen Einheiten, durch einen Kraftfluss an den Anschlüssen oder durch irgendeine Kombination dieser Maßnahmen. In diesem zusammengebauten Zustand überlagern die Lötmittelkugeln oder leitenden Elemente 78, die der unteren Einheit 56d zugehörig sind, die Kontaktbeläge der Schaltungsplatine, und die Lötmittelkugeln der anderen Einheiten überlagern die Anschlüsse der nächst niederen Einheit im Stapel. Nach dem Stapeln werden der gesamte Stapel und die Schaltungsplatte einer hinreichenden Aufschmelzoperation ausgesetzt, um die unteren Lötmittelku geln an den Kontaktbelägen der Schaltungsplatine zu schmelzen und um die Lötmittelkugeln der anderen Einheiten an den Anschlüssen der benachbarten Einheiten zu schmelzen. Diese Aufschmelzoperation kann in Verbindung mit der Aufschmelzoperation ausgeführt werden, die zur Anbringung der anderen Komponenten an der Platine angewandt wird.
  • Eine Baugruppe gemäß einer weiteren Ausführungsform der Erfindung, die in 3 dargestellt ist, ist ähnlich der oben erörterten Ausführungsform der 1 und 2, abgesehen davon, dass die Einheiten 156 umgekehrt sind, so dass der Chip 158, der in jede Einheit einbezogen ist, zur Unterseite der Einheit hin angeordnet ist, während die Schaltungsplatte oder das Baugruppenelement 120 der jeweiligen Einheit oberhalb des Chips der betreffenden Einheit angeordnet ist. Außerdem sind die der jeweiligen Einheit zugehörigen Lötmittelkugeln 178 auf der zweiten oder dem Chip zugewandten Seite 130 der Platte anstatt auf der ersten oder vom Chip abgewandten Seite 126 der Platte angeordnet. Anders ausgedrückt sind in dieser Anordnung die Lötmittelkugeln auf derselben Seite der Platte wie der Chip angeordnet. Diese Anordnung bringt eine geringere Gesamthöhe in der vervollständigten Baugruppe mit sich.
  • Ein Wärmeverteiler 190 ist auf der oberen Einheit 156A in Kontakt mit der Wärmeübertragungsschicht 176A der oberen Einheit angebracht. Der Wärmeverteiler 190 kann aus einem Metall oder einem anderen thermisch leitenden Material gebildet sein, und er kann Merkmale einschließen, wie Rippen oder Leitflächen (nicht dargestellt) zur Wärmeableitung an die Umgebung. Außerdem kann der Wärmeverteiler Wände aufweisen, die sich nach unten neben die Kanten der Baugruppe zu der Schaltungsplatine 182 hin erstrecken, um die Wärmeübertragung zwischen dem Verteiler und der Schaltungsplatine zu fördern. Die Wärmeübertragungsschicht 176, die auf der ersten oder dem Chip abgewandten Oberfläche 126 der obersten Einheit 156A vorgesehen ist, passt sich eng an die Oberfläche der Platte 120 in einer derartigen Einheit und an die Leiterbahnen 156 an. Wie oben erörtert, kann diese Schicht eine dielektrische Schicht sein, um die elektrische Isolierung zwischen den Leiterbahnen der oberen Einheit und dem Verteiler aufrechtzuerhalten. Alternativ oder zusätzlich kann sich die Lötmittel-Maskierungsschicht 174 der obersten Einheit über die Leiterbahnen in dem mittleren Bereich der Platte erstrecken, um für eine elektrische Isolierung bezüglich der Leiterbahnen zu sorgen. Ähnliche bzw. entsprechende thermisch leitende Schichten 176 sind über den zentralen Bereichen der Platten in den anderen Einheiten vorgesehen. Auch hier können die Lötmittel-Maskierungsschicht oder eine andere dielektrische Schicht dazu genutzt werden, die Leiterbahnen zu isolieren, falls die Wärmeübertragungsschicht elektrisch leitend ist. Wie oben in Verbindung mit 1 und 2 erörtert, fördern diese thermisch leitenden Schichten den innigen Kontakt und die Wärmeübertragung zwischen den verschiedenen Einheiten in dem Stapel. Dies verbessert seinerseits die Wärmeableitung von den inneren Einheiten des Stapels.
  • Dort, wo Lötmittelkugeln 178 auf derselben Seite des Bandes wie der Chip vorgesehen sind, können die Lötmittelkugeln gänzlich oder teilweise von einer (nicht dargestellten) Versteifungsschicht umgeben sein, wie dies in einer mit dieser Anmeldung anhängigen, gemeinsam übertragenen US-Patentanmeldung Nr. 60/314.042, eingereicht am 22. August 2001, und in der internationalen PCT-Anmeldung unter Beanspruchung der Priorität aus derselben Anmeldung, Serial-Nr. PCT/US02/26805 angegeben ist, deren Offenbarungen hier durch Bezugnahme darauf einbezogen werden. Wie in der '042-Anmeldung offenbart, kann eine Versteifungsschicht durch ein fließfähiges Material gebildet sein, wie beispielsweise durch ein Epoxid oder eine Einkapselung, wie ein Epoxid oder eine Einkapselung, die zwischen den Chip und die Platte einer Einheit zur Bildung der Klebschicht 168 eingespritzt ist. Die Versteifungsschicht erstreckt sich zum Umfang der Platte und umgibt in wünschenswerter Weise die Lötmittelkugeln dort, wo die Versteifungsschicht die Platten zur Erleichterung der Handhabung während der Montage verstärkt. Da diese Schicht außerhalb des zentralen Bereiches, außerhalb des durch die Chips eingenommenen Bereichs angeordnet ist, fügt dies nichts zur Höhe des Stapels hinzu.
  • Die Rückfläche bzw. -seite 162 des Chips in der unteren Einheit 156D weist zu der Schaltungsplatine 182. Die Rückseite 162 kann physikalisch an der Schaltungsplatine angebracht sein und in innigerer thermischer Verbindung mit der Schaltungsplatine durch eine Wärmeschicht 192 platziert sein, die zwischen der Rückseite des Chips und der Platine vorgesehen ist. Eine derartige thermische Schicht bzw. Wärmeschicht kann aus einem thermisch leitenden Material, wie einem Gel oder Fett mit einem leitenden Füllstoff oder aus einem Lötmittel gebildet sein, welches aufgeschmolzen wird, wenn die Lötmittelkugeln der unteren Einheit aufgeschmolzen werden, um die Anschlüsse an den Kontaktbelägen 180 der Schaltungsplatine anzuschließen bzw. anzubringen.
  • Die Ausführungsform der 4 und 5 ist ähnlich der oben unter Bezugnahme auf 1 und 2 erörterten Ausführungsform, abgesehen davon, dass die Platte oder der Chipträger 320 der untersten Einheit mit zusätzlichen "Blind"- bzw. "Dummy"-Anschlüssen 323 versehen ist. Auch hier sind sämtliche Anschlüsse und Leiterbahnen als Elemente einer einzigen metallischen Schicht vorgesehen. Blindanschlüsse 323 sind in einer Anordnung angeordnet, die sich über den zentralen Bereich der Platte 320D in der unteren Einheit 356D erstreckt. Diese Platte weist außerdem periphere Anschlüsse 322, die den Auswahlanschlüssen entsprechen, und Nicht-Auswahlanschlüsse auf, wie dies oben unter Bezugnahme auf 1 erörtert worden ist. An den Blindanschlüssen sind Lötmittelkugeln 379 in derselben Weise vorgesehen, in der die Lötmittelkugeln 378 an den anderen Anschlüssen vorgesehen sind. Diese Lötmittelkugeln dienen als Wärmeleiter zwischen der unteren Einheit und der Schaltungsplatine, wenn die Packung auf einer Schaltungsplatine montiert wird. Wie am besten in 4 zu sehen ist, können die Blindanschlüsse 323 von den Leiterbahnen getrennt werden, wie dies beispielsweise bei 323B gezeigt ist. In bzw. bei dieser Anordnung sind die Leiterbahnen 338 um die Blindanschlüsse herumgeleitet. Alternativ oder zusätzlich können, wie bei 323C dargestellt, Blindanschlüsse mit den Leiterbahnen verbunden sein. Dies ermöglicht die Weiterleitung der Leiterbahnen durch den Bereich, der von den Blindanschlüssen eingenommen wird, und vereinfacht folglich das Layout der Leiterbahnen auf der Platte.
  • In bzw. bei der in 6 und 7 dargestellten Ausführungsform sind die Platten 420 sämtlicher Einheiten 456 mit Ausnahme der unteren Einheit 456D identisch mit den Platten, die oben unter Bezugnahme auf 1 und 2 erörtert worden sind. Die Platte 420D der unteren Einheit wird eine sogenannte "Zwei-Metall"-Platte genannt, die eine Schicht aus bzw. mit metallischen Eigenschaften 430 auf der zweiten oder dem Chip zugewandten Seite der Platte ebenso wie eine gesonderte Schicht aus bzw. mit metallischen Eigenschaften bzw. Merkmalen auf der ersten oder chipabgewandten Seite aufweist. Die Schicht der metallischen Merkmale auf der chipzugewandten Seite 430 enthält periphere Anschlüsse 425 und Leiterbahnen 439, die den Anschlüssen 422 und den Leiterbahnen 438 der anderen Platten in dem Stapel entsprechen. Diese Anschlüsse und Leiterbahnen enthalten Anschlüsse und Leiterbahnen, die im Wesentlichen identisch sind mit den Anschlüssen und Leiterbahnen, welche oben erörtert worden sind. Die Schicht der metallischen Merkmale auf der ersten oder chipabgewandten Seite 426 der Platte enthält eine Anordnung von Platinenverbindungsanschlüssen 423, die in einem geradlinigen Gitter angeordnet sind, welches sich auf dem zentralen Bereich der Platte erstreckt. Diese metallische Schicht enthält außerdem zusätzliche Leiterbahnen 433, die sich von den Platinenverbindungsanschlüssen 423 zu Verbindungslöchern 425 erstrecken. Die Verbindungslöcher 425 enthalten Löcher, die sich durch die Platte hindurch erstrecken, und metallische Strukturen, wie Verbindungslochauskleidungen, die sich durch diese Löcher hindurch erstrecken. Zusätzliche Leiterbahnen 433 sind mit Leiterbahnen 439 durch die metallischen Merkmale innerhalb der Verbindungslöcher verbunden. Wenn die Baugruppe auf der Schaltungsplatine montiert wird bzw. ist, werden bzw. sind die Platinenverbindungsanschlüsse 423 mit den Kontaktbelägen der Schaltungsplatine verbunden, womit die Leiterbahnen 439 und die peripheren Anschlüsse 425 mit der Schaltungsplatine verbunden werden bzw. sind. Dies verbindet seinerseits die vertikalen Busse, die aus den peripheren Anschlüssen 425 und den entsprechenden Anschlüssen 422 der anderen Platten gebildet sind, mit den Kontaktbelägen der Schaltungsplatine. In bzw. bei einer Variante dieser Lösung kann jeder Zweig 450 der mehrfach verzweigten Leiterbahnen mit einem gesonderten Verbindungsloch 425 versehen und mit einer gesonderten Zwischenverbindungsspur 433 und einem Platinenverbindungsanschluss 423 verbunden sein.
  • Die Ausführungsform der 8 und 9 verwendet Platten 520, die identisch sind mit den oben unter Bezugnahme auf 1 und 2 erörterten Platten, in sämtlichen Einheiten 556. Die Anschlüsse 522D, 556D sind somit jedoch nicht direkt mit der Schaltungsplatte verbunden; die Anschlüsse dieser Einheit sind nicht mit Lötmittelkugeln versehen, die nach unten abstehen. Eine weitere Schaltungsplatte oder ein Um- bzw. Übersetzer 501 liegen auf der chipabgewandten oder ersten Oberfläche der Platte 520D. Der Umsetzer weist Platinenverbindungsanschlüsse 523 auf, die in einem gitterartigen Muster ähnlich dem Muster der Platinenverbindungsanschlüsse 423 angeordnet sind, wie sie oben unter Bezugnahme auf 6 und 7 erörtert worden sind. Der Umsetzer weist außerdem periphere Anschlüsse 527 in einem Muster, welches dem Muster der Anschlüsse 522 auf den Platten der verschiedenen Einheiten entspricht, und Verbindungsspuren 533 auf, welche die Verbindungsanschlüsse 523 mit den peripheren Anschlüssen 527 verbinden. Der Umsetzer befindet sich gegenüber der Platte der untersten Einheit, so dass die peripheren Anschlüsse des Umsetzers mit bzw. zu den peripheren Anschlüssen 522D ausge richtet sind. Somit ist jeder vertikale Bus, der durch den jeweiligen Satz von ausgerichteten peripheren Anschlüssen an bzw. in den verschiedenen Platten 520 festgelegt ist, mit einem peripheren Anschluss 527 des Umsetzers und folglich mit einem Kontaktbelag auf der Schaltungsplatine elektrisch verbunden. Diese Anordnung ermöglicht die Herstellung einer Struktur mit einem standardmäßigen oder gitterartigen Anschlussmuster zur Anbringung auf der Schaltungsplatine mit lediglich einem einzigen Metallelement. Die Anschlüsse 522D der unteren Einheit können durch Lötung mit den peripheren Anschlüssen 527 des Umsetzers verbunden werden, wenn die Lötmittelkugeln 578 der nächstunteren Einheit aufgeschmolzen werden. In bzw. bei einer Variante kann der Umsetzer gesonderte Verbindungen zu gesonderten Platinenverbindungsanschlüssen 523 enthalten, die jenen peripheren Anschlüssen 527A-527D zugehörig sind, welche schließlich mit den Bussen verbunden werden bzw. sind, die Auswahlanschlüssen in den verschiedenen Einheiten zugehörig sind. Dies stellt sicher, dass jeder Bus, der mit Auswahlanschlüssen verbunden ist, mit einem eindeutigen Kontaktbelag auf der Schaltungsplatine verbunden wird.
  • In bzw. bei einer weiteren Variante kann der Umsetzer selbst ein oder mehrere Halbleiterchips enthalten. Der Umsetzer kann beispielsweise eine "untere Einheit" des Typs sein, wie er in gewissen bevorzugten Ausführungsformen der gleichzeitig anhängigen, gemeinsam übertragenen vorläufigen US-Patentanmeldung, Serial-No. 60/408.644 mit dem Titel "Bauelemente, Verfahren und Anordnungen für gestapelte Bauelemente", eingereicht am oder um den 6. September 2002 mit dem Namen Kyong-Mo Bang als Erfinder erörtert ist, deren Offenbarung hier durch Bezugnahme darauf einbezogen wird. Wie weiter in der '644-Anmeldung erörtert, enthält eine derartige untere Einheit einen unteren Einheit-Halbleiterchip und weist außerdem obere Verbindungen auf, die zusätzliche mikroelektronische Einrichtungen aufzunehmen gestatten. Eine derartige untere Einheit kann außerdem an einer Schaltungsplatine in einer Schaltungsplatinen-Füllanlage angebracht werden, und zusätzliche mikroelektronische Einrichtungen, wie eine gestapelte Baugruppe, wie sie hier erörtert worden ist, kann an den oberen Verbindungen der unteren Einheit angebracht werden. Lediglich beispielhaft kann das untere Einheit-Chip ein Mikroprozessor oder anderer Chip sein, während die Chips in der gestapelten Baugruppe, die auf der unteren Einheit angebracht ist, Speicherchips sein können, die im Betrieb mit dem unteren Einheit-Chip zusammenarbeiten.
  • Die in 10 dargestellte Packung ist ähnlich der in 3 dargestellten Packung, abgesehen davon, dass die Leiterbahnen 638 der Platten 620 nicht zusammenhängend gebildete Verbindungsabschnitte zur Verbindung mit den Kontakten 664 auf dem Chip 658 aufweisen. Stattdessen enden die Leiterbahnen in Verbindungsbelägen 637 neben dem Verbindungsfenster 632. Zwischen diesen Verbindungsbelägen und den Kontakten 664 des Chips sind Drahtverbindungen 639 vorgesehen. Außerdem enthält die Baugruppe von 10 lediglich zwei Einheiten anstelle von vier Einheiten. Größere Zahlen und ungerade Zahlen von Einheiten können ebenfalls in bzw. bei irgendeiner der vorstehenden Strukturen angewandt werden. Mit Draht verbundene Einheiten können ebenfalls in der Rückwärtsausrichtung verwendet werden, das heißt mit dem Chip der jeweiligen Einheit oberhalb der Platte der Einheit angeordnet, wie dies unter Bezugnahme auf 1 und 2 erörtert worden ist. Außerdem bedeckt eine Einkapselung 601 die Drahtverbindungen. Die Endkappen können mit der thermisch leitenden Schicht 678 zusammenhängen, welche über dem Rest der Einheit liegt.
  • In bzw. bei einer weiteren Variante (11) weist die mehrfach verzweigte Leiterbahn 639 einen gemeinsamen Abschnitt 646 auf, der für eine Verbindung mit dem Chipkontakt 664 geeignet ist. Der gemeinsame Abschnitt kann somit einen Verbindungsbelag 637 zur Verwendung mit einer Drahtverbindung zu dem Kontakt hin aufweisen oder ansonsten kann er einen Verbindungsabschnitt aufweisen, der direkt mit dem Kontakt ver bunden werden kann. Die Zweige 650 der Leiterbahn verlaufen, wenn sie anfangs hergestellt sind, nicht in einer ununterbrochenen, kontinuierlichen Bahn von dem gemeinsamen Abschnitt 646 zu den verschiedenen Auswahlanschlüssen 622. Vielmehr wird bzw. ist jeder Zweig anfänglich mit einem Spalt 651 hergestellt. Diese Spalten können selektiv geschlossen werden, beispielsweise durch Anbringen einer kurzen Drahtverbindung 653 über dem Spalt 651 eines Zweiges. Diese Ausführungsform wird weniger bevorzugt, da die zusätzliche Drahtverbindung eine zusätzliche Komplexität und Impedanz einführt und oberhalb der Ebene der Umgebungsplatte liegen kann. In wünschenswerter Weise sind die Spalten in den Zweigen im Umfangsbereich der Schaltungsplatte außerhalb des Bereiches positioniert, der von dem Chip 658 eingenommen wird (in 11 in gestrichelten Linien angedeutet), so dass die Drahtverbindung 653, die sich über den Spalt erstreckt, außerhalb des von dem Chip eingenommenen Bereichs liegen wird. Somit können eine vorstehende Drahtverbindung in einer Einheit und eine Einkapselung, die optional über eine derartige vorstehende Drahtverbindung aufgebracht bzw. angewandt sein kann, vertikal neben dem Chip in der betreffenden Einheit oder längsseits des Chips in der nächst benachbarten Einheit vertikal abstehen, und dies wird somit nicht zur Gesamthöhe der gestapelten Anordnung beitragen.
  • Eine Einheit gemäß einer weiteren Ausführungsform der Erfindung (12) schließt eine Schaltungsplatte oder ein dielektrisches Element 720 ein, welches generell den oben erörterten Elementen ähnlich ist bzw. diesen entspricht und zahlreiche Anschlüsse 722 aufweist, die darauf angeordnet und mit zahlreichen Leitern bzw. Leitungen 738 verbunden sind. Die Anschlüsse enthalten eine erste äußere Reihe 723, in welche die Anschlüsse 722A-722F einbezogen sind, welche neben einer ersten Kante bzw. einem ersten Rand 724 der Schaltungsplatte verlaufen. Diese Reihe der Anschlüsse legt eine innere Grenze bzw. einen inneren Rand fest. Anschlüsse 722 können zusätzliche Anschlüsse, wie beispielsweise die Anschlüsse 722G und 722H, die weiter von der Kante 724 angeordnet sind, sowie weitere (nicht dargestellte) Anschlüsse an bzw. in anderen Teilen der Schaltungsplatte enthalten. Die erste äußere Reihe 723 legt eine innere Grenze bzw. einen inneren Rand am Rand der am weitesten von dem ersten Rand 724 der Schaltungsplatte liegenden Anschlüsse, eine Mittellinie 726 und einen äußeren Rand bzw. eine äußere Grenze 731 an dem dem Rand 724 am nächsten liegenden Rand fest.
  • Die Anschlüsse 722C und 722D bilden einen Satz von Chipauswahlanschlüssen, welche einer mehrfach verzweigten Leitung 738C zugehörig sind, die einen gemeinsamen Abschnitt 746C, der für eine Verbindung mit einem Chipauswahlkontakt 764 geeignet ist, und außerdem Verzweigungen bzw. Zweige 750C und 750D aufweist, welche mit dem gemeinsamen Abschnitt verbunden sind. Der Zweig 750C verbindet den gemeinsamen Abschnitt mit einem Chipauswahlanschluss 722C, während der Zweig 750D den gemeinsamen Abschnitt 746C mit weiteren Chipauswahlanschlüssen 722D verbindet. Wie am besten in 13 zu sehen ist, verlaufen die Zweige 750C und 750D nahe des ersten Randes bzw. der ersten Kante 724 der Schaltungsplatte 720. In wünschenswerter Weise verlaufen die Zweige innerhalb von etwa 1 mm und vorzugsweise innerhalb von etwa 0,5 mm oder weniger vom ersten Rand 724, und in höchst wünschenswerter Weise innerhalb etwa 200 Mikron oder weniger von dem ersten Rand. Die Zweige 750C und 750D sind außerhalb der inneren Grenze 725 der ersten äußeren Reihe des Anschlusses 723 und außerdem außerhalb der Mittellinie 727 dieser Reihe nahe der äußeren Grenze bzw. des äußeren Randes 731 der Reihe angeordnet. Die Schaltungsplatte 720 weist Trennöffnungen 754C und 754D in Form von Nuten auf, die sich vom ersten Rand 724 nach innen erstrecken.
  • Wie am besten in 14 zu sehen ist, enthält die Schaltungsplatte 720 eine strukturelle dielektrische Schicht 726, die die Unterseite oder Innenfläche der Schaltungsplatte festlegt, eine Einzelschicht aus bzw. mit metallischen Eigen schaften, welche die Leitungen und Anschlüsse einschließt und welche folglich den Zweig 750C enthält, sowie eine Lötmittel-Maskierungsschicht 774. Die Basis-Dielektrikumsschicht 726 und die Lötmittel-Maskierungsschicht 774 sind in den Trennöffnungen oder Nuten 754 unterbrochen, so dass der Zweig 750C die Trennöffnung überbrückt. Nuten 754C und 754D erstrecken sich von dem Rand 724 nach innen zu den und ein wenig über die Zweige(n) 750C und 750D. Da die Zweige nahe des Randes angeordnet sind, brauchen die Nuten sich nicht weit in die Schaltungsplatte von dem Rand aus zu erstrecken. In wünschenswerter Weise erstrecken sich die Nuten um weniger als etwa 1,5 mm und in höchst wünschenswerter Weise um weniger als etwa 1,0 mm in die Platte. Derselbe Aufbau bzw. dieselbe Struktur ist bei dem Zweig 750D und der Trennöffnung oder Nut 754D vorgesehen.
  • Somit können die Zweige 750 dadurch selektiv unterbrochen werden, dass ein Werkzeug in die Nut eingeführt wird, wie beispielsweise ein Dorn bzw. Locher 702 (12 und 13) in die Nuten. Der Dorn bzw. Locher kann in einer Richtung rechtwinklig zur Ebene der Schaltungsplatte oder parallel der Ebene verschoben bzw. bewegt werden. Eine Passform mit einer Öffnung, die so geformt ist, dass sie eng mit dem Dorn bzw. Locher übereinstimmt, kann unterhalb der Schaltungsplatte vorgesehen sein, und der Dorn bzw. Locher kann durch die Nut nach unten in Anlage mit bzw. in der Form bewegt werden, wobei die Zweigleitung in dem Prozess unterbrochen wird. Somit können die Zweige 750C oder 750D selektiv unterbrochen werden, so dass der gemeinsame Abschnitt 746C der Leitung 738C selektiv mit einem, beiden oder keinem der Anschlüsse 722C und 722D verbunden werden kann. Eine zusätzliche Mehrzweigleitung 738E (12) ist einem entsprechenden bzw. ähnlichen Paar von Chipauswahlanschlüssen 722E und 722F zugehörig und besitzt eine ähnliche Struktur von Zweigen und ähnlichen Nuten, die den Zweigen zugehörig sind. Wie außerdem in 12 zu sehen ist, sind einige der Leitungen, wie beispielsweise die Leitung 738A zwei oder mehr Anschlüssen 722A und 722H zugehörig und permanent mit diesen Anschlüssen verbunden. Außerdem weist die Leitung 738A eine weite ebene Struktur auf, die einen signifikanten Bereich auf der Schaltungsplatte 720 bedeckt. Ferner sind einige der Anschlüsse unverbunden mit Leitungen. Derartige unverbundene Anschlüsse können beispielsweise vorgesehen sein, um ein symmetrisches Muster von Anschlüssen bereitzustellen und folglich eine symmetrische Struktur von vertikalen Leitern in der fertiggestellten Anordnung. Zusätzlich zu den verschiedenen Einheiten kann die Baugruppe außerdem zusätzliche elektrische Elemente enthalten, die auf der Oberseite des Stapels angeordnet sind oder tatsächlich an irgendeiner Stelle innerhalb des Stapels. Die zusätzlichen vertikalen Leiter, die durch unverbundene Anschlüsse gebildet sind, können als zusätzliche Leiter dienen, die zu diesen Elementen verlaufen.
  • Die Einheit, die teilweise in 15 dargestellt ist, weist eine Schaltungsplatte 820 auf, die einen ersten Rand bzw. eine erste Kante 824 und eine erste Reihe von äußeren Anschlüssen 823 enthält, welche sich längsseits des Randes 824 parallel zu einem derartigen Rand erstrecken, sowie eine zusätzliche Reihe 821 von Anschlüssen, die innen von der ersten äußeren Reihe angeordnet sind. Eine mehrfach verzweigte Leitung 838 besitzt einen gemeinsamen Abschnitt 846 und Zweige 850A, 850B, 850C und 850D, die zu Auswahlanschlüssen 822A, 822B, 822C bzw. 822D verlaufen. Die Zweige 850 sind durch Zwischenabschnitte 851 mit dem gemeinsamen Abschnitt 846 verbunden. Ein derartiger Zwischenabschnitt verbindet die Zweige 850A und 850B mit dem gemeinsamen Abschnitt 846, während der andere Zwischenabschnitt die Zweige 850C und 850D mit dem gemeinsamen Abschnitt verbindet. Auch hier erstrecken sich die Zweige 850 insgesamt oder zum Teil nach außen über die Mittellinie 827 der ersten äußeren Reihe 823 der Anschlüsse. Wie sie anfänglich hergestellt und in einer halbfertigen Einheit mit einem Chip verbunden ist, weist die Schaltungsplatte jedoch keine Trennöffnungen auf. Stattdessen werden die Zweige 850 selektiv dadurch getrennt, dass Nuten 854 (in 15 in gestrichelten Linien zu sehen) gebildet werden und dass die Zweige während der Nutbildung unterbrochen werden. Die Schaltungsplatte kann beispielsweise durch einen Stößel bzw. Locher selektiv zur Bildung von Nuten 854 geschnitten werden, wo die Zweige zu durchtrennen sind, jedoch nicht zur Bildung von Nuten in bzw. an anderen Stellen. Falls beispielsweise Nuten 854 in dem in 15 angedeuteten Muster gebildet werden, bleibt der Zweig 850B ungetrennt, und folglich bleibt der Auswahlanschluss 822B mit dem gemeinsamen Bereich 846 der Leitung 838 verbunden, während die übrigen Auswahlanschlüsse getrennt werden. Diese Operation wird in wünschenswerter Weise, wie oben erörtert, vor der Stapelung ausgeführt und höchst wünschenswert in derselben Anlage, in der die Stapelung ausgeführt wird, wie beispielsweise in einer Schaltungsplatinen-Füllanlage.
  • Wie in 16 zu sehen ist, kann eine große Anzahl von Einheiten als Teile eines großen Bogens vorgesehen sein. Somit bilden eine oder mehrere der dielektrischen Schichten, welche die Schaltungsplatten der einzelnen Einheiten bilden, Teile der durchgehenden oder halbdurchgehenden dielektrischen Schichten, die sich über den Bogen oder das Band 802 erstrecken. Der Bogen bzw. das Blatt oder Band kann mit konventionellen Registrierungs- bzw. Justierungsmerkmalen, wie Transportlöchern 804 versehen sein. Obwohl die Ränder der Schaltungsplatten, welche die einzelne Einheit 820 bilden, in
  • 16 zur Klarheit der Veranschaulichung abgegrenzt bzw. skizziert sind, dürfte einzusehen sein, dass in dieser Stufe keine physikalische Abgrenzung bzw. Grenzlinie zwischen benachbarten Einheiten vorhanden sein mag. Die Einheiten werden in der oben erörterten Weise durch Montage von Halbleiterchips auf den Schaltungsplatten der einzelnen Einheiten zusammengebaut, während die Einheiten in dem Bogen 802 verbunden verbleiben. In dieser Stufe sind sämtliche der Einheiten im Wesentlichen identisch miteinander. Der Zusammenbau bzw. die Montage dieser identischen Einheiten kann in Blatt- bzw. Bogenform gehandhabt und gelagert werden. Die einzelnen Ein heiten werden von bzw. aus dem Blatt bzw. Bogen getrennt, und zwar in wünschenswerter Weise unmittelbar vor der Stapelungsoperation. Während der Trennoperation werden Nuten 854 (15) in jeder Einheit in einem Muster gebildet, welches dem gewünschten Muster der Nuten für die betreffende Einheit entspricht. Die Nuten, die in unterschiedlichen Einheiten gebildet sind, werden in unterschiedlichen Mustern gebildet. So weist beispielsweise eine Form 806 einen Messerteil 808 in Form eines Rechtecks auf, um jede Einheit von benachbarten Einheiten abzuschneiden, und sie verfügt über Zähne 810, die imstande sind, einzelne Nuten zu schneiden und individuelle Zweige 850 (15) zu trennen. Die Zähne 810 sind angeordnet, um die Zweige in dem in 15 gezeigten Muster zu trennen. Somit ist ein Zahn 810A vorgesehen, um den Zweig 850A zu trennen, und entsprechende Zähne 810C und 810D sind vorgesehen, um die Zweige 850C und 850D zu trennen. An einer Stelle 812, die dem Zweig 850B entspricht, ist jedoch kein Zahn vorgesehen, und folglich wird bzw. ist dieser Zweig nicht getrennt. Die Formen, die zum Schneiden von anderen Einheiten aus dem Band verwendet werden, würden ein unterschiedliches Muster von Zähnen aufweisen. Andere Anordnungen können zum Trennen der Einheiten aus dem Band und in Begleitung damit zur Trennung der zu verwendenden Zweige genutzt werden. So können beispielsweise ein Wasserstrahl, ein Laser oder andere Schneidvorrichtungen verwendet werden, um einzelne Einheiten aus dem Band zu schneiden und um außerdem die Zweige zu trennen. Ähnliche bzw. entsprechende Anordnungen können mit bzw. bei den anderen oben erörterten Ausführungsformen verwendet werden. So kann beispielsweise bei jenen Anordnungen, die vorgeformte Trennöffnungen in Zuordnung zu den Zweigen aufweisen, das zum Trennen der Einheit aus dem Bogen bzw. Blatt verwendete Werkzeug einen Vorsprung aufweisen, der so angeordnet ist, dass er in eine derartige Trennöffnung eintritt und den Zweig trennt. In bzw. bei einer weiteren Alternative kann die Zweig-Trennoperation ausgeführt werden, während die verschiedenen Einheiten in einem Blatt bzw. Bogen verbunden bleiben, und zwar in wünschenswerter Weise unmit telbar vor dem Trennen der einzelnen Einheiten aus dem Blatt bzw. Bogen. Der Bogen kann optional in der Form eines länglichen Bandes vorgesehen sein.
  • In bzw. bei einer noch weiteren Variante weist die Schaltungsplatte 920 einen Rand bzw. eine Kante 924 mit Vorsprüngen 925 auf, die sich von einem derartigen Rand nach außen erstrecken. Eine mehrfach verzweigte Leitung 938 weist Zweige 950 auf, die nach außen zu Vorsprüngen abstehen. Einzelne Zweige können dadurch unterbrochen werden, dass ein oder mehrere der Vorsprünge getrennt werden, wie beispielsweise durch Trennen des Vorsprungs 925A, um den Zweig 950a zu unterbrechen. Diese Operation kann unter Verwendung einer Form oder eines Messers mit Ausnehmungen dort, wo Vorsprünge angebracht zu bleiben haben, ausgeführt werden. In der vervollständigten gestapelten Baugruppe können die verbliebenen Vorsprünge 925 aus der Ebene der Schaltungsplatte herausgebogen werden, wie dies in 19 bei 925' dargestellt ist, so dass die Vorsprünge nicht wesentlich zum horizontalen Ausmaß der Anordnung beitragen.
  • Zahlreiche Variationen und Kombinationen der oben erörterten Merkmale können ohne Abweichung von der vorliegenden Erfindung genutzt werden. Die verschiedenen Schaltungsplatten können beispielsweise zusätzliche Merkmale enthalten, wie Erdungs- oder Leistungs- bzw. Starkstromebenen oder zusätzliche Schichten von Leiterbahnen. Die Leiterbahnen und anderen leitenden Merkmale der jeweiligen Platte können auf der zweiten oder chipzugewandten Seite der Platte platziert werden anstatt auf der ersten, von dem Chip abgewandten Seite. So weist beispielsweise, wie in 20 gezeigt, die dielektrische Schicht 1020 Leiterbahnen 1038 auf der zweiten oder chipzugewandten Seite 1030 der dielektrischen Schicht 1020 auf. Eine zusätzliche Lötmittel-Maskierungsschicht 1002 kann über den Leiterbahnen auf der Seite 1030 zusätzlich zu der Lötmittel-Maskierungsschicht 1076 vorgesehen sein, die ebenfalls als Wärmeübertragungs- oder Thermalschicht der Einheit dient. Auch hier weist die Einkapselung 1033 innerhalb der Öffnung 1034 eine Oberfläche 1035 auf, die mit der ersten Oberfläche 1026 der dielektrischen Schicht fluchtet oder relativ zu einer solchen Oberfläche ausgenommen ist, so dass die erste Oberfläche im wesentlichen flach ist. In bzw. bei einer Variante kann die Lötmittel-Maskierungsschicht 1076 auf der ersten Oberfläche nach der Einführung der Einkapselung entfernt werden. In diesem Falle dient die dielektrische Schicht 1020 als Wärme- oder Wärmeübertragungsschicht der Einheit und liegt an dem nächstunteren Chip in dem Stapel an. In bzw. bei einer weiteren Variante kann die Lötmittel-Maskierungsschicht 1002 auf der zweiten oder chipzugewandten Seite der dielektrischen Schicht weggelassen sein, oder sie kann mit der Klebschicht 1068 integriert sein. Außerdem kann jede Einheit mehr als ein Chip enthalten. Die in den verschiedenen Einheiten enthaltenen Chips können Speicherchips, wie beispielsweise DRAM-, Flash-, ROM-, PROM- oder EEPROM-Chips sein. Die Erfindung kann außerdem beim Zusammenbau bzw. Packen von anderen Chips angewandt werden, wie beispielsweise von Prozessoren oder anwendungsspezifischen integrierten Schaltungen (ASICs). Außerdem brauchen die "Auswahl"-Anschlüsse nicht ein Signal, wie ein "Chip-Auswahl"-Signal zu führen, wie es üblicherweise in einer Speichermatrix verwendet wird; irgendein Signal, welches in wünschenswerter Weise zu einem spezifischen Chip oder zu spezifischen Chips in einem Stapel hingeleitet wird, kann übertragen werden. Die Klebschichten, Leitungen und Platten können so angeordnet sein, dass eine Bewegung der Einheit-Anschlüsse der jeweiligen Einheit in Bezug auf den Chip der betreffenden Einheit zugelassen ist, um Beanspruchungen auf Grund einer thermischen Ausdehnung zu lindern. Außerdem können die Wärmeübertragungsschichten eine Relativbewegung von benachbarten Einheiten zulassen. Ferner kann die gestapelte Baugruppe ein oder mehrere nichtidentische Einheiten zusätzlich zu den Einheiten enthalten, wie sie oben im Wesentlichen beschrieben sind. Die verschiedenen Einheiten in dem Stapel können beispielsweise unterschiedliche Chips enthalten. In bzw. bei ei ner noch weiteren Variante können die oben erörterten Merkmale in einem Aufbau bzw. in einer Struktur verwendet werden, in der jede Einheit das Chip in einer Ausrichtung angeordnet aufweist, wobei die Rückseite des Chips an der dielektrischen Schicht einer derartigen Einheit anliegt und die kontakttragende Vorderseite von der dielektrischen Schicht wegweist. Bei einer derartigen Ausführungsform können die Kontakte mit den Leiterbahnen durch Drahtverbindungen bzw. Drahtbrücken oder andere Leiter verbunden sein. In bzw. bei einer derartigen Anordnung kann die Vorderseite des jeweiligen Chips oder eine Schicht der Einkapselung, die über der Vorderseite liegt, an der dielektrischen Schicht der nächstbenachbarten Einheit anliegen.
  • Bei den oben erörterten Ausführungsformen sind die leitenden Elemente, welche die verschiedenen Einheiten miteinander verbinden und welche die vertikalen Leiter bilden, konventionelle Lötmittelkugeln. Andere leitende Elemente können stattdessen verwendet werden. So können beispielsweise sogenannte "Festkern-Lötmittelkugeln" verwendet werden. Festkern-Lötmittelkugeln enthalten Kerne, die aus einem Material mit einem relativ hohen Schmelzpunkt gebildet sind, und ein Lötmittel mit einer Schmelztemperatur, die niedriger ist als die Schmelztemperatur des Kerns. Noch weitere leitende Elemente können aus Massen einer leitenden Polymerverbindung gebildet sein.
  • Da diese und andere bzw. weitere Variationen und Kombinationen der oben ausgeführten Merkmale angewandt werden können, sollte die vorstehende Beschreibung der bevorzugten Ausführungsform als veranschaulichend herangenommen werden anstatt als Beschränkung der Erfindung.
  • Industrielle Anwendbarkeit
  • Die vorliegende Erfindung kann bei der Herstellung einer elektronischen Schaltung bzw. Schaltungsanordnung angewandt werden.
  • Zusammenfassung
  • Eine gestapelte Chipbaugruppe enthält einzelne Einheiten (56) mit Chips (58), die auf dielektrischen Schichten (20) montiert sind, und Leiterbahnen (38) auf den dielektrischen Schichten, welche die Kontakte der Chips mit Anschlüssen (22) verbinden, die in peripheren Bereichen der dielektrischen Schichten angeordnet sind. Zumindest einige der Leiterbahnen (38a, 38e) sind mehrfach verzweigte Leiterbahnen, die Chipauswahlkontakte mit Chipauswahlanschlüssen verbinden. Die Einheiten sind übereinander gestapelt, wobei entsprechende Anschlüsse unterschiedlicher Einheiten durch Lötmittelkugeln (78) oder andere leitende Elemente miteinander verbunden sind, um vertikale Busse zu bilden. Vor der Stapelung werden die mehrfach verzweigten Leiterbahnen der einzelnen Einheiten selektiv unterbrochen, wie durch Zerbrechen bzw. Unterbrechen der einzelnen Zweige (50), um einen Chipauswahlkontakt der Chips in unterschiedlichen Einheiten mit unterschiedlichen Chipauswahlanschlüssen verbunden zurückzulassen und um dadurch diese Chips mit unterschiedlichen vertikalen Bussen zu verbinden. Die einzelnen Einheiten sind in wünschenswerter Weise dünn und liegen unmittelbar aneinander an, um eine eine geringe Höhe aufweisende Baugruppe mit guter Wärmeübertragung von den Chips innerhalb des Stapels bereitzustellen.
    (1)

Claims (44)

  1. Halbleiterchipbaugruppe, umfassend: (a) eine Vielzahl von Einheiten, deren jede Einheit enthält: (i) ein Halbleiterchip mit zumindest einem Chipauswahlkontakt und einer Vielzahl von anderen bzw. weiteren Kontakten und (ii) eine Schaltungsplatte mit einer Vielzahl von Chipauswahlanschlüssen, einer Vielzahl von anderen bzw. weiteren Anschlüssen und Leiterbahnen, die auf oder in der Platte verlaufend elektrisch zwischen den Kontakten des Chips und den Anschlüssen angeschlossen sind, wobei die Leiterbahn, die elektrisch mit dem jeweiligen Chipauswahlkontakt verbunden ist, eine mehrfach verzweigte Leiterbahn ist, die einen gemeinsamen Abschnitt, der mit dem Auswahlkontakt verbunden ist, und eine Vielzahl von Zweigen enthält, die mit unterschiedlichen Anschlüssen der Chipauswahlanschlüsse verbunden sind, wobei zumindest ein Zweig, jedoch weniger als alle Zweige der jeweiligen mehrfach verzweigten Leiterbahn eine Unterbrechung darin aufweist, so dass der Auswahlkontakt weniger als sämtlichen der Chipauswahlkontakte verbunden ist, und wobei die genannten Einheiten übereinander in einem Stapel aus überlagerten Einheiten angeordnet sind, und (b) vertikale Leiter, welche die Anschlüsse der Einheiten in dem Stapel zur Bildung einer Vielzahl von vertikalen Bussen miteinander verbinden, wobei die genannten Chipauswahlanschlüsse unterschiedlicher Einheiten mit denselben vertikalen Bussen verbunden sind, wobei die genannten Unterbrechungen in den genannten mehrfach verzweigten Leiterbahnen so angeordnet sind, dass die Chipauswahlkontakte unterschiedlicher Einheiten mit unterschiedlichen Bussen der genannten vertikalen Busse elektrisch verbunden sind.
  2. Halbleiterbaugruppe nach Anspruch 1, wobei in jeder genannten Einheit sämtliche Zweige bis auf einen Zweig der jeweiligen mehrfach verzweigten Leiterbahn eine Unterbrechung darin aufweisen, so dass der jeweilige Chipauswahlkontakt mit lediglich einem Chipauswahlanschluss der betreffenden Einheit verbunden ist.
  3. Halbleiterbaugruppe nach Anspruch 1, wobei die Chips, Leiterbahnen und Anschlüsse unterschiedlicher Einheiten identisch miteinander sind, abgesehen davon, dass unterschiedliche Einheiten unterschiedliche Zweige unterbrochen haben, so dass die Chipauswahlkontakte der verschiedenen Einheiten mit unterschiedlichen Anschlüssen an den Schaltungsplatten derartiger Einheiten verbunden sind.
  4. Halbleiterbaugruppe nach Anspruch 3, wobei entsprechende Anschlüsse unterschiedlicher Einheiten übereinander angeordnet sind.
  5. Halbleiterbaugruppe nach Anspruch 3, wobei die genannten identischen Einheiten in dem Stapel eine untere Einheit enthalten, wobei die Anschlüsse der betreffenden unteren Einheit zur Verbindung mit einem externen Substrat freigelegt sind.
  6. Halbleiterbaugruppe nach Anspruch 3, wobei die identischen Einheiten in dem genannten Stapel eine untere Einheit enthalten, wobei die Baugruppe ferner eine Umsetz- bzw. Übersetzungseinrichtung umfasst, die über der betreffenden unteren Einheit liegt, wobei die betreffende Umsetzeinrichtung Kontaktbeläge, die mit den genannten vertikalen Bussen verbunden sind, und Anschlüsse enthält, die mit den genannten Kontaktbelägen verbunden sind, wobei die Anschlüsse der Umsetzeinrichtung zur Verbindung mit einem externen Substrat freigelegt sind.
  7. Halbleiterbaugruppe nach Anspruch 2, wobei die identischen Einheiten in dem genannten Stapel eine untere Einheit enthal ten, wobei die Baugruppe ferner eine zusätzliche Einheit umfasst, die unter der genannten unteren Einheit liegt, wobei die betreffende zusätzliche Einheit ein Halbleiterchip und eine Schaltungsplatte mit Anschlüssen aufweist, die zur Verbindung mit einem externen Substrat freigelegt sind, wobei die Anschlüsse der betreffenden zusätzlichen Einheit in einem Muster angeordnet sind, welches verschieden ist von den Anschlüssen der identischen Einheiten in dem betreffenden Stapel, wobei zumindest einige der Anschlüsse der betreffenden zusätzlichen Einheit mit den genannten vertikalen Bussen elektrisch verbunden sind wobei zumindest einige der Anschlüsse der betreffenden zusätzlichen Einheit mit dem Chip der betreffenden zusätzlichen Einheit elektrisch verbunden sind.
  8. Halbleiterbaugruppe nach Anspruch 1, wobei die Schaltungsplatte jeder Einheit lediglich eine einzige Schicht aus elektrisch leitendem Material enthält, welches die genannten Leiterbahnen und Anschlüsse bildet.
  9. Halbleiterbaugruppe nach Anspruch 8, wobei die Schaltungsplatte der jeweiligen Einheit eine dielektrisch Schicht enthält, die weniger als etwa 100 μm dick ist.
  10. Halbleiterbaugruppe nach Anspruch 9, wobei der Chip der genannten einen Einheit zwischen der dielektrischen Schicht der betreffenden Einheit und der dielektrischen Schicht einer benachbarten Einheit der genannten Einheiten angeordnet ist und wobei der vertikale Abstand zwischen entsprechenden Oberflächen derartiger dielektrischer Schichten nicht mehr als 250 μm größer ist als die Dicke des Halbleiterchips in einer derartigen Einheit.
  11. Halbleiterbaugruppe nach Anspruch 10, wobei eine vertikale Abstandsentfernung zwischen entsprechenden Merkmalen in benachbarten Einheiten der genannten Einheiten nicht mehr als 250 μm größer ist als die Dicke des jeweiligen Chips.
  12. Halbleiterbaugruppe nach Anspruch 1, wobei die Schaltungsplatte der jeweiligen Einheit eine dielektrische Schicht mit zumindest einer Trennöffnung darin aufweist, wobei die Unterbrechungen an den betreffenden Trennöffnungen gebildet werden bzw. sind.
  13. Halbleiterbaugruppe nach Anspruch 1, wobei die Schaltungsplatte der jeweiligen Einheit Ränder bzw. Kanten und eine oder mehrere Nuten aufweist, die sich von einer oder mehreren der Ränder bzw. Kanten nach innen erstrecken, wobei die genannten Unterbrechungen an den betreffenden Nuten gebildet sind.
  14. Halbleiterbaugruppe nach Anspruch 13, wobei die Anschlüsse der jeweiligen Einheit eine erste äußere Reihe von Anschlüssen umfassen, die neben einem ersten Rand der Schaltungsplatte angeordnet sind, wobei die betreffende erste äußere Reihe der Anschlüsse eine erste innere Grenze festlegt, die von der betreffenden ersten Kante entfernt ist, wobei zumindest einige der Zweige äußere Bereiche aufweisen, die sich nach außen über die erste innere Grenze erstrecken, wobei zumindest einige der genannten Nuten zumindest eine Unterbrechung in zumindest einem äußeren Bereich festlegen.
  15. Halbleiterbaugruppe nach Anspruch 13, wobei die Anschlüsse der jeweiligen Einheit eine erste äußere Reihe von Anschlüssen umfassen, die neben einem ersten Rand bzw. einer ersten Kante der Schaltungsplatte einer derartigen Einheit angeordnet sind, wobei der betreffende erste Rand zumindest einen Vorsprung aufweist, der vom Rest des ersten Randes nach außen absteht, wobei zumindest einer der genannten Zweige sich auf den betreffenden Vorsprung erstreckt.
  16. Halbleiterchipbaugruppe nach Anspruch 15, wobei die Schaltungsplatte der jeweiligen Einheit im Wesentlichen eben ist und wobei der Vorsprung der jeweiligen Schaltungsplatte vertikal von der Ebene der Schaltungsplatte absteht.
  17. Verfahren zur Herstellung einer Halbleiterchipbaugruppe, umfassend die Schritte: (a) Stapeln einer Vielzahl von Einheiten, deren jede zumindest ein Halbleiterchip mit zumindest einem Chipauswahlkontakt und einer Vielzahl von weiteren Kontakten sowie eine Schaltungsplatte mit einer Vielzahl von Chipauswahlanschlüssen, einer Vielzahl von weiteren Anschlüssen und auf oder in der Platte sich erstreckenden Leiterbahnen aufweist, die mit den betreffenden Anschlüssen verbunden sind, wobei zumindest eine Leiterbahn der jeweiligen Platte eine mehrfach verzweigte Leiterbahn ist, der eine Vielzahl von Chipauswahlanschlüssen zugehörig ist, wobei jede derartige mehrfach verzweigte Leiterbahn einen gemeinsamen Abschnitt und eine Vielzahl von Zweigen enthält, die mit unterschiedlichen Chipauswahlanschlüssen der betreffenden Chipauswahlanschlüsse verbunden sind, wobei die Kontakte zumindest eines Chips in der jeweiligen Einheit mit Leiterbahnen der Schaltungsplatte in der betreffenden Einheit verbunden sind, so dass jeder Chipauswahlkontakt mit dem gemeinsamen Abschnitt einer mehrfach verzweigten Leiterbahn verbunden ist, (b) selektives Unterbrechen der Zweige der betreffenden mehrfach verzweigten Leiterbahnen, so dass der gemeinsame Abschnitt der jeweiligen mehrfach verzweigten Leiterbahn mit weniger als sämtlichen der Chipauswahlanschlüsse verbunden ist, die einer derartigen mehrfach verzweigten Leiterbahn zugehörig sind, und (c) untereinander erfolgendes Verbinden der Anschlüsse unterschiedlicher Einheiten miteinander zur Bildung von vertikalen Bussen, wobei die Schritte des selektiven Unterbrechens und des untereinander erfolgenden Verbindens so ausgeführt wer den, dass die Chipauswahlanschlüsse der Chips in unterschiedlichen Einheiten mit unterschiedlichen Bussen der betreffenden vertikalen Busse verbunden sind.
  18. Verfahren nach Anspruch 17, wobei die Schaltungsplatten vor dem genannten selektiven Unterbrechungsschritt identisch miteinander sind.
  19. Verfahren nach Anspruch 18, wobei der Stapelungsschritt eine Ausrichtung entsprechender Anschlüsse der Schaltungsplatten in unterschiedlichen Einheiten miteinander umfasst.
  20. Verfahren nach Anspruch 17, wobei der genannte selektive Unterbrechungsschritt so ausgeführt wird, dass der gemeinsame Abschnitt der jeweiligen mehrfach verzweigten Leiterbahn mit lediglich einem Auswahlanschluss der eine derartige Leiterbahn tragenden Schaltungsplatte verbunden ist.
  21. Verfahren nach Anspruch 17, wobei ferner der Schritt der Bildung der genannten Einheiten umfasst ist, wobei der betreffende Schritt zur Bildung der betreffenden Einheiten die Verbindung der genannten Chips mit den Leiterbahnen unter Verwendung eines Werkzeugs umfasst, wobei der Schritt des selektiven Unterbrechens dadurch ausgeführt wird, dass das betreffende Werkzeug mit den Zweigen der betreffenden mehrfach verzweigten Leiterbahnen in Eingriff gebracht wird.
  22. Verfahren nach Anspruch 17, ferner umfassend den Schritt der Bildung der genannten Einheiten durch Verbindung der Chips mit Schaltungsplatten, wobei der selektive Unterbrechungsschritt nach dem Schritt der Bildung der betreffenden Einheiten ausgeführt wird.
  23. Verfahren nach Anspruch 17, wobei der selektive Unterbrechungsschritt in derselben Einrichtung ausgeführt wird wie der genannte Stapelungsschritt.
  24. Verfahren nach Anspruch 17, wobei vor dem genannten Schritt der selektiven Unterbrechung die genannten Einheiten identische Chips, identische Anschlüsse und identische Verbindungen zwischen Kontakten der Chips und Anschlüsse aufweisen.
  25. Verfahren nach Anspruch 24, ferner umfassend den Schritt der Handhabung bzw. Verarbeitung und Lagerung der genannten Einheit als untereinander austauschbare Teile vor dem genannten selektiven Unterbrechungsschritt.
  26. Verfahren nach Anspruch 17, ferner umfassend die Schritt der Bereitstellung der genannten Einheiten so, dass die Schaltungsplatten einer Vielzahl von Einheiten Teile eines fortlaufenden oder halbfortlaufenden Blattes sind und dass die Schaltungsplatten aus dem Blatt getrennt werden, wobei der selektive Unterbrechungsschritt in Begleitung mit dem betreffenden Trennschritt ausgeführt wird.
  27. Verfahren nach Anspruch 17, wobei vor dem genannten Schritt der selektiven Unterbrechung die Schaltungsplatten Unterbrechungsöffnungen aufweisen, die sich durch sie hindurch erstrecken, und die betreffenden Zweige der mehrfach verzweigten Leiterbahnen sich über die genannten Unterbrechungsöffnungen erstrecken, und wobei der Schritt der selektiven Unterbrechung die Unterbrechung von Zweigen der mehrfach verzweigten Leiterbahnen an den betreffenden Unterbrechungsöffnungen umfasst.
  28. Verfahren nach Anspruch 17, wobei der Schritt der selektiven Unterbrechung die Trennung von Zweigen der mehrfach verzweigten Leiterbahnen durch Entfernen von Bereichen derartiger mehrfach verzweigter Leiterbahnen und die gleichzeitige Entfernung von Bereichen der Schaltungsplatten umfasst, die unter den betreffenden Abtrennungsbereichen liegen.
  29. Verfahren nach Anspruch 28, wobei der Entfernungsschritt die Entfernung von Bereichen der Schaltungsplatten an deren Rändern bzw. Kanten umfasst.
  30. Halbleiterchipbaugruppe, umfassend: (a) eine Vielzahl von Einheiten, deren jede Einheit enthält: (i) ein Halbleiterchip mit Kontakten an einer vorderen Oberfläche und (ii) eine Schaltungsplatte mit einem zentralen Bereich und einem peripheren Bereich, wobei die Platte eine dielektrische Schicht mit ersten und zweiten Oberflächen enthält, wobei zumindest ein Verbindungsfenster sich zwischen den betreffenden ersten und zweiten Oberflächen in dem zentralen Bereich erstreckt und eine Vielzahl von Anschlussöffnungen zwischen den ersten und zweiten Oberflächen in dem genannten peripheren Bereich verläuft, wobei jede Platte eine einzige Metallisierungsschicht enthält, die eine Vielzahl von Anschlussbelägen, welche zu den genannten Anschlussöffnungen ausgerichtet sind, eine Vielzahl von Leiterbahnen festlegt, die sich in horizontalen Richtungen längs der Platte erstrecken, wobei der Chip so angeordnet ist, dass die vordere Oberfläche des Chips einer Oberfläche der Platte in dem genannten zentralen Bereich zugewandt ist, wobei die Kontakte des Chips mit den Leiterbahnen der Platte in dem zumindest einen Verbindungsfenster verbunden sind, wobei die betreffenden Einheiten in einem Stapel derart einander überlagert sind, dass die rückwärtige Oberfläche eines Chips in einer Einheit einer Oberfläche der dielektrischen Schicht in einer nächstbenachbarten Einheit zugewandt ist, wobei die betreffenden Einheiten in zumindest jenen Teilen der zentralen Bereiche, die von den genannten Leiterbahnen eingenommen sind, aneinander anliegen bzw. einander tragen, wobei die Anschlüsse der Einheiten zueinander ausgerichtet sind, und (b) eine Vielzahl von leitenden Massen, die zwischen den Anschlüssen der Einheiten und den Verbindungsanschlüssen von benachbarten Einheiten durch die Anschlussöffnungen der betreffenden Platten angeordnet sind.
  31. Halbleiterchipbaugruppe nach Anspruch 30, wobei die Leiterbahnen in der jeweiligen Einheit sich längs der ersten Oberfläche der dielektrischen Schicht in der betreffenden Einheit erstrecken und wobei die vordere Oberfläche des Chips in der jeweiligen Einheit der zweiten Oberfläche der dielektrischen Schicht in der betreffenden Einheit zugewandt ist.
  32. Halbleiterchipbaugruppe nach Anspruch 31, wobei zumindest einige der genannten Einheiten Wärmeübertragungsschichten enthalten, die über den Leiterbahnen einer derartigen Einheit liegen, wobei die betreffenden Einheiten durch die genannten Wärmeübertragungsschichten aneinander anliegen.
  33. Halbleiterchipbaugruppe nach Anspruch 32, wobei zumindest einige der genannten Wärmeübertragungsschichten sich über die genannten Verbindungsfenster erstrecken und im Wesentlichen in dem Bereich flach sind, der sich über die betreffenden Verbindungsfenster erstreckt.
  34. Halbleiterchipbaugruppe nach Anspruch 33, ferner umfassend eine Einkapselung, die zumindest teilweise die betreffenden Verbindungsfenster füllt.
  35. Halbleiterchipbaugruppe nach Anspruch 30, wobei die Schaltungsplatten jeweils eine Vielzahl von Leitungen enthalten, die mit den genannten Leiterbahnen zusammenhängend gebildet sind, wobei die betreffenden Leitungen sich in zumindest ein Verbindungsfenster der Schaltungsplatte erstrecken.
  36. Halbleiterchipbaugruppe, umfassend (a) eine Vielzahl von Einheiten, deren jede enthält: (i) ein Halbleiterchip mit Kontakten an bzw. auf einer vorderen Oberfläche, und (ii) eine Schaltungsplatte mit einem zentralen Bereich und einem peripheren Bereich, wobei die Platte eine dielektrische Schicht mit ersten und zweiten Oberflächen, zumindest ein Verbindungsfenster, welches sich zwischen den betreffenden ersten und zweiten Oberflächen in dem genannten zentralen Bereich erstreckt, eine Vielzahl von Anschlussbelägen, die auf den ersten und zweiten Oberflächen in dem genannten peripheren Bereich freigelegt sind, und eine Vielzahl von einbezogenen Leiterbahnen enthält, die sich in horizontalen Richtungen über die Platte erstrecken, wobei der Chip so angeordnet ist, dass die vordere Chipoberfläche der zweiten Oberfläche der dielektrischen Schicht in dem genannten zentralen Bereich zugewandt ist, wobei die Kontakte des Chips mit den Leiterbahnen der Platte in dem zumindest einem Verbindungsfenster verbunden sind, und (iii) eine Einkapselung in dem betreffenden zumindest einen Verbindungsfenster, wobei die betreffende Einkapselung eine Oberfläche festlegt, die im Wesentlichen mit der ersten Oberfläche der dielektrischen Schicht fluchtet, wobei die betreffenden Einheiten in einem Stapel derart einander überlagert sind, dass die rückseitige Oberfläche eines Chips einer Einheit einer Oberfläche der dielektrischen Schicht in einer nächstbenachbarten Einheit zugewandt ist, wobei die Einheiten sich zumindest in jenen Teilen des zentralen Bereichs einander tragen bzw. aneinander liegen, der von den betreffenden Leiterbahnen eingenommen ist, wobei die Anschlüsse der Einheiten zueinander ausgerichtet sind, und (b) eine Vielzahl von leitenden Massen, die zwischen den Anschlüssen der Einheiten angeordnet sind und die die Anschlüsse von benachbarten Einheiten miteinander verbinden.
  37. Halbleiterchipbaugruppe nach Anspruch 36, wobei die jeweilige dielektrische Schicht weniger als etwa 100 μm dick ist.
  38. Halbleiterchipbaugruppe nach Anspruch 36, wobei der Chip einer Einheit zwischen der dielektrischen Schicht der betreffenden Einheit und der dielektrischen Schicht einer benachbarten Einheit der genannten Einheiten angeordnet ist und wobei der vertikale Abstand zwischen entsprechenden Oberflächen derartiger dielektrischer Schichten nicht mehr als 250 μm größer ist als die Dicke des Halbleiterchips in einer derartigen Einheit.
  39. Halbleiterchipbaugruppe nach Anspruch 36, wobei eine vertikale Abstandsentfernung zwischen entsprechenden Merkmalen in benachbarten Einheiten der genannten Einheiten nicht mehr als 250 μm größer ist als die Dicke des jeweiligen Chips.
  40. Halbleiterchipbaugruppe nach Anspruch 36, wobei die jeweilige Einheit ferner eine im Wesentlichen ebene Wärmeübertragungsschicht enthält, die über zumindest einem Verbindungsfenster und der genannten Einkapselung der betreffenden Einheit liegt.
  41. Prozessinterner Zusammenbau von untereinander austauschbaren halbfertigen Einheiten, deren jede zumindest ein Halbleiterchip, welches zumindest einen Chipauswahlkontakt und eine Vielzahl von weiteren Kontakten aufweist, und eine Schaltungsplatte mit einer Vielzahl von Chipauswahlanschlüssen, einer Vielzahl von weiteren sich auf oder in der Platte erstreckenden Anschlüssen und Leiterbahnen enthält, die mit den betreffenden Anschlüssen verbunden sind, wobei zumindest eine Leiterbahn der jeweiligen Platte eine mehrfach verzweigte Leiterbahn ist, die einen gemeinsamen Abschnitt und eine Vielzahl von Zweigen enthält, welche mit unterschiedlichen Anschlüssen der Chipauswahlanschlüsse verbunden sind, wobei die Kontakte des zumindest einen Chips in der jeweiligen Einheit mit Leiterbahnen der Schaltungsplatte in der betreffenden Einheit derart verbunden sind, dass jeder Chipauswahlkontakt mit dem gemeinsamen Abschnitt einer mehrfach verzweigten Leiterbahn verbunden ist, wobei die betreffenden Einheiten identische Chips, identische Anschlüsse und identische Verbindungen zwischen Kontakten der Chips und Anschlüsse umfassen wobei die einzelnen Einheiten für eine Stapelung übereinander geeignet sind, wobei entsprechende Anschlüsse der betreffenden Einheiten miteinander verbunden sind.
  42. Prozessinterne Sammlung von Einheiten nach Anspruch 41, wobei die Schaltungsplatten einer Vielzahl der betreffenden Einheiten Teile eines gemeinsamen Blattes sind.
  43. Prozessinterne Sammlung von Einheiten nach Anspruch 41, wobei das betreffende Blatt lediglich eine einzige Schicht aus metallischen Eigenschaften enthält, welche die betreffenden Leiterbahnen und die genannten Anschlüsse festlegen.
  44. Prozessinterne Sammlung von Einheiten nach Anspruch 43, wobei die jeweilige Schaltungsplatte eine dielektrische Schicht enthält, die weniger als 100 μm dick ist.
DE10297316T 2001-10-09 2002-10-09 Gestapelte Baugruppen Withdrawn DE10297316T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US32803801P 2001-10-09 2001-10-09
US60/328038 2001-10-09
PCT/US2002/032251 WO2003032370A2 (en) 2001-10-09 2002-10-09 Stacked packages

Publications (1)

Publication Number Publication Date
DE10297316T5 true DE10297316T5 (de) 2004-12-09

Family

ID=23279231

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10297316T Withdrawn DE10297316T5 (de) 2001-10-09 2002-10-09 Gestapelte Baugruppen

Country Status (5)

Country Link
US (2) US6897565B2 (de)
JP (1) JP2005506690A (de)
AU (1) AU2002337834A1 (de)
DE (1) DE10297316T5 (de)
WO (1) WO2003032370A2 (de)

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356958B1 (en) * 1999-02-08 2002-03-12 Mou-Shiung Lin Integrated circuit module has common function known good integrated circuit die with multiple selectable functions
US7247932B1 (en) 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7026708B2 (en) * 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US20060255446A1 (en) 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US8641913B2 (en) 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7462936B2 (en) 2003-10-06 2008-12-09 Tessera, Inc. Formation of circuitry with modification of feature height
US7183643B2 (en) * 2003-11-04 2007-02-27 Tessera, Inc. Stacked packages and systems incorporating the same
US6998703B2 (en) * 2003-12-04 2006-02-14 Palo Alto Research Center Inc. Thin package for stacking integrated circuits
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
US8207604B2 (en) * 2003-12-30 2012-06-26 Tessera, Inc. Microelectronic package comprising offset conductive posts on compliant layer
WO2005065207A2 (en) * 2003-12-30 2005-07-21 Tessera, Inc. Microelectronic packages and methods therefor
US7126829B1 (en) 2004-02-09 2006-10-24 Pericom Semiconductor Corp. Adapter board for stacking Ball-Grid-Array (BGA) chips
DE102004009056B4 (de) * 2004-02-23 2010-04-22 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleitermoduls aus mehreren stapelbaren Halbleiterbauteilen mit einem Umverdrahtungssubstrat
JP3972209B2 (ja) * 2004-05-26 2007-09-05 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US20050280134A1 (en) * 2004-06-18 2005-12-22 Tessera, Inc. Multi-frequency noise suppression capacitor set
TWI245397B (en) * 2004-06-29 2005-12-11 Advanced Semiconductor Eng Leadframe with a chip pad for double side stacking and method for manufacturing the same
US7443023B2 (en) * 2004-09-03 2008-10-28 Entorian Technologies, Lp High capacity thin module system
US7616452B2 (en) * 2004-09-03 2009-11-10 Entorian Technologies, Lp Flex circuit constructions for high capacity circuit module systems and methods
KR101313391B1 (ko) 2004-11-03 2013-10-01 테세라, 인코포레이티드 적층형 패키징
US7183638B2 (en) * 2004-12-30 2007-02-27 Intel Corporation Embedded heat spreader
US8294279B2 (en) * 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
US7446396B2 (en) * 2005-02-10 2008-11-04 Stats Chippac Ltd. Stacked integrated circuit leadframe package system
US7364945B2 (en) 2005-03-31 2008-04-29 Stats Chippac Ltd. Method of mounting an integrated circuit package in an encapsulant cavity
JP5346578B2 (ja) * 2005-03-31 2013-11-20 スタッツ・チップパック・リミテッド 半導体アセンブリおよびその作製方法
TWI269420B (en) 2005-05-03 2006-12-21 Megica Corp Stacked chip package and process thereof
US20060286717A1 (en) * 2005-05-06 2006-12-21 Tessera, Inc. Stacked microelectronic assemblies having basal compliant layers
US7429785B2 (en) 2005-10-19 2008-09-30 Littelfuse, Inc. Stacked integrated circuit chip assembly
US8058101B2 (en) 2005-12-23 2011-11-15 Tessera, Inc. Microelectronic packages and methods therefor
US20070176297A1 (en) * 2006-01-31 2007-08-02 Tessera, Inc. Reworkable stacked chip assembly
DE102006033702B3 (de) * 2006-07-20 2007-12-20 Infineon Technologies Ag Herstellungsverfahren für eine elektronische Schaltung in einer Package-on-Package-Konfiguration und elektronisches Bauelement in einer solchen Konfiguration
US7732912B2 (en) * 2006-08-11 2010-06-08 Tessera, Inc. Semiconductor chip packages and assemblies with chip carrier units
US7648856B2 (en) * 2006-08-28 2010-01-19 Micron Technology, Inc. Methods for attaching microfeature dies to external devices
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
US7683468B2 (en) * 2006-12-21 2010-03-23 Tessera, Inc. Enabling uniformity of stacking process through bumpers
US7820483B2 (en) * 2007-02-02 2010-10-26 International Business Machines Corporation Injection molded soldering process and arrangement for three-dimensional structures
KR100895818B1 (ko) * 2007-09-10 2009-05-08 주식회사 하이닉스반도체 반도체 패키지
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
JP2009147058A (ja) * 2007-12-13 2009-07-02 Panasonic Corp インピーダンス整合フィルタ、および、実装基板
US20090151992A1 (en) * 2007-12-18 2009-06-18 Broadcom Corporation Formation and integration of passive structures using silicon and package substrate
US20100044860A1 (en) * 2008-08-21 2010-02-25 Tessera Interconnect Materials, Inc. Microelectronic substrate or element having conductive pads and metal posts joined thereto using bond layer
US8390083B2 (en) 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US9159708B2 (en) 2010-07-19 2015-10-13 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8823165B2 (en) 2011-07-12 2014-09-02 Invensas Corporation Memory module in a package
US8405207B1 (en) 2011-10-03 2013-03-26 Invensas Corporation Stub minimization for wirebond assemblies without windows
US8659140B2 (en) 2011-10-03 2014-02-25 Invensas Corporation Stub minimization using duplicate sets of signal terminals in assemblies without wirebonds to package substrate
KR101894825B1 (ko) 2011-10-03 2018-10-04 인벤사스 코포레이션 평행한 윈도우를 갖는 다중-다이 와이어 본드 어셈블리를 위한 스터브 최소화
US8513813B2 (en) 2011-10-03 2013-08-20 Invensas Corporation Stub minimization using duplicate sets of terminals for wirebond assemblies without windows
US8610260B2 (en) 2011-10-03 2013-12-17 Invensas Corporation Stub minimization for assemblies without wirebonds to package substrate
JP5947904B2 (ja) 2011-10-03 2016-07-06 インヴェンサス・コーポレイション 直交するウインドウを有するマルチダイ・ワイヤボンド・アセンブリのためのスタブ最小化
US9105483B2 (en) 2011-10-17 2015-08-11 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8372741B1 (en) 2012-02-24 2013-02-12 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9368477B2 (en) * 2012-08-27 2016-06-14 Invensas Corporation Co-support circuit panel and microelectronic packages
US9651513B2 (en) * 2012-10-14 2017-05-16 Synaptics Incorporated Fingerprint sensor and button combinations and methods of making same
US8878353B2 (en) 2012-12-20 2014-11-04 Invensas Corporation Structure for microelectronic packaging with bond elements to encapsulation surface
US9136254B2 (en) 2013-02-01 2015-09-15 Invensas Corporation Microelectronic package having wire bond vias and stiffening layer
US9070423B2 (en) 2013-06-11 2015-06-30 Invensas Corporation Single package dual channel memory with co-support
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9847462B2 (en) 2013-10-29 2017-12-19 Point Engineering Co., Ltd. Array substrate for mounting chip and method for manufacturing the same
US9263394B2 (en) 2013-11-22 2016-02-16 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9281296B2 (en) 2014-07-31 2016-03-08 Invensas Corporation Die stacking techniques in BGA memory package for small footprint CPU and memory motherboard design
US9691437B2 (en) 2014-09-25 2017-06-27 Invensas Corporation Compact microelectronic assembly having reduced spacing between controller and memory packages
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9666558B2 (en) 2015-06-29 2017-05-30 Point Engineering Co., Ltd. Substrate for mounting a chip and chip package using the substrate
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9484080B1 (en) 2015-11-09 2016-11-01 Invensas Corporation High-bandwidth memory application with controlled impedance loading
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9679613B1 (en) 2016-05-06 2017-06-13 Invensas Corporation TFD I/O partition for high-speed, high-density applications
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614832A (en) 1966-03-09 1971-10-26 Ibm Decal connectors and methods of forming decal connections to solid state devices
US3390308A (en) 1966-03-31 1968-06-25 Itt Multiple chip integrated circuit assembly
US3683105A (en) 1970-10-13 1972-08-08 Westinghouse Electric Corp Microcircuit modular package
US3832769A (en) 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
GB1356632A (en) 1971-07-09 1974-06-12 Plessey Co Ltd Multiplayer printed-circuit boards
US3868724A (en) 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS5275981A (en) 1975-12-22 1977-06-25 Hitachi Ltd Multichip device
US4216577A (en) 1975-12-31 1980-08-12 Compagnie Internationale Pour L'informatique Cii-Honeywell Bull (Societe Anonyme) Portable standardized card adapted to provide access to a system for processing electrical signals and a method of manufacturing such a card
FR2404990A1 (fr) 1977-10-03 1979-04-27 Cii Honeywell Bull Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation
JPS5661151A (en) 1979-10-23 1981-05-26 Mitsubishi Electric Corp Package semiconductor integrated circuit
DE3019207A1 (de) 1980-05-20 1981-11-26 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-chip
JPS5731166A (en) 1980-07-31 1982-02-19 Fujitsu Ltd Semiconductor device
US4371912A (en) 1980-10-01 1983-02-01 Motorola, Inc. Method of mounting interrelated components
US4489364A (en) 1981-12-31 1984-12-18 International Business Machines Corporation Chip carrier with embedded engineering change lines with severable periodically spaced bridging connectors on the chip supporting surface
JPS58178529A (ja) 1982-04-13 1983-10-19 Mitsubishi Electric Corp 混成集積回路装置
US4754316A (en) 1982-06-03 1988-06-28 Texas Instruments Incorporated Solid state interconnection system for three dimensional integrated circuit structures
WO1984000851A1 (en) 1982-08-10 1984-03-01 Brown David F Electrical circuit units
US4761681A (en) 1982-09-08 1988-08-02 Texas Instruments Incorporated Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration
US4551746A (en) 1982-10-05 1985-11-05 Mayo Foundation Leadless chip carrier apparatus providing an improved transmission line environment and improved heat dissipation
DE3248385A1 (de) 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
US4540226A (en) 1983-01-03 1985-09-10 Texas Instruments Incorporated Intelligent electronic connection socket
US4558397A (en) 1983-12-19 1985-12-10 Amp Incorporated Interposer connector for surface mounting a ceramic chip carrier to a printed circuit board
JPS60194548A (ja) 1984-03-16 1985-10-03 Nec Corp チツプキヤリヤ
US4627151A (en) 1984-03-22 1986-12-09 Thomson Components-Mostek Corporation Automatic assembly of integrated circuits
US4685998A (en) * 1984-03-22 1987-08-11 Thomson Components - Mostek Corp. Process of forming integrated circuits with contact pads in a standard array
JPS6129140A (ja) 1984-07-20 1986-02-10 Hitachi Ltd 半導体装置
US4772936A (en) 1984-09-24 1988-09-20 United Technologies Corporation Pretestable double-sided tab design
JPS61101067A (ja) 1984-10-24 1986-05-19 Nec Corp メモリモジユ−ル
US4812421A (en) 1987-10-26 1989-03-14 Motorola, Inc. Tab-type semiconductor process
JPS61120454A (ja) 1984-11-16 1986-06-07 Sony Corp デ−タ記憶用集積回路のパツケ−ジ
JPS61137335A (ja) 1984-12-10 1986-06-25 Toshiba Corp 半導体装置
JPS61255046A (ja) 1985-05-08 1986-11-12 Seiko Epson Corp 複合半導体記憶装置
US4628406A (en) 1985-05-20 1986-12-09 Tektronix, Inc. Method of packaging integrated circuit chips, and integrated circuit package
WO1987000686A1 (en) 1985-07-16 1987-01-29 Nippon Telegraph And Telephone Corporation Connection terminals between substrates and method of producing the same
DE3675321D1 (de) 1985-08-16 1990-12-06 Dai Ichi Seiko Co Ltd Halbleiteranordnung mit packung vom steckerstifttyp.
CA1226966A (en) 1985-09-10 1987-09-15 Gabriel Marcantonio Integrated circuit chip package
US4701999A (en) 1985-12-17 1987-10-27 Pnc, Inc. Method of making sealed housings containing delicate structures
JPS62217645A (ja) 1986-03-19 1987-09-25 Fujitsu Ltd 半導体装置の製造方法
US4681654A (en) 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4734825A (en) 1986-09-05 1988-03-29 Motorola Inc. Integrated circuit stackable package
FR2604029B1 (fr) 1986-09-16 1994-08-05 Toshiba Kk Puce de circuit integre possedant des bornes de sortie ameliorees
US4918811A (en) 1986-09-26 1990-04-24 General Electric Company Multichip integrated circuit packaging method
US4937203A (en) 1986-09-26 1990-06-26 General Electric Company Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer
DE3639630A1 (de) 1986-11-20 1988-06-01 Gao Ges Automation Org Datentraeger mit integriertem schaltkreis und verfahren zur herstellung desselben
JP2533511B2 (ja) 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
US4855868A (en) 1987-01-20 1989-08-08 Harding Ade Yemi S K Preformed packaging arrangement for energy dissipating devices
US4855867A (en) 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4868712A (en) 1987-02-04 1989-09-19 Woodman John K Three dimensional integrated circuit package
US5138438A (en) 1987-06-24 1992-08-11 Akita Electronics Co. Ltd. Lead connections means for stacked tab packaged IC chips
KR970003915B1 (ko) 1987-06-24 1997-03-22 미다 가쓰시게 반도체 기억장치 및 그것을 사용한 반도체 메모리 모듈
US4967261A (en) 1987-07-30 1990-10-30 Mitsubishi Denki Kabushiki Kaisha Tape carrier for assembling an IC chip on a substrate
US5198888A (en) 1987-12-28 1993-03-30 Hitachi, Ltd. Semiconductor stacked device
US5028986A (en) 1987-12-28 1991-07-02 Hitachi, Ltd. Semiconductor device and semiconductor module with a plurality of stacked semiconductor devices
US4837184A (en) 1988-01-04 1989-06-06 Motorola Inc. Process of making an electronic device package with peripheral carrier structure of low-cost plastic
US4841355A (en) 1988-02-10 1989-06-20 Amdahl Corporation Three-dimensional microelectronic package for semiconductor chips
US4956694A (en) 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US4994902A (en) 1988-11-30 1991-02-19 Hitachi, Ltd. Semiconductor devices and electronic system incorporating them
US4996583A (en) 1989-02-15 1991-02-26 Matsushita Electric Industrial Co., Ltd. Stack type semiconductor package
US5304252A (en) 1989-04-06 1994-04-19 Oliver Sales Company Method of removing a permanent photoimagable film from a printed circuit board
DE3911711A1 (de) 1989-04-10 1990-10-11 Ibm Modul-aufbau mit integriertem halbleiterchip und chiptraeger
GB8911607D0 (en) 1989-05-19 1989-07-05 Emi Plc Thorn A method of encapsulation for electronic devices and devices so encapsulated
US5412247A (en) 1989-07-28 1995-05-02 The Charles Stark Draper Laboratory, Inc. Protection and packaging system for semiconductor devices
US5045921A (en) 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
SG52794A1 (en) 1990-04-26 1998-09-28 Hitachi Ltd Semiconductor device and method for manufacturing same
US5127570A (en) 1990-06-28 1992-07-07 Cray Research, Inc. Flexible automated bonding method and apparatus
WO1992003035A1 (en) 1990-08-01 1992-02-20 Staktek Corporation Ultra high density integrated circuit packages, method and apparatus
US5029325A (en) 1990-08-31 1991-07-02 Motorola, Inc. TAB tape translator for use with semiconductor devices
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US5148266A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies having interposer and flexible lead
JP2876773B2 (ja) 1990-10-22 1999-03-31 セイコーエプソン株式会社 プログラム命令語長可変型計算装置及びデータ処理装置
US5117282A (en) 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5172303A (en) 1990-11-23 1992-12-15 Motorola, Inc. Electronic component assembly
US5379191A (en) 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5289346A (en) 1991-02-26 1994-02-22 Microelectronics And Computer Technology Corporation Peripheral to area adapter with protective bumper for an integrated circuit chip
US5311401A (en) 1991-07-09 1994-05-10 Hughes Aircraft Company Stacked chip assembly and manufacturing method therefor
US5128831A (en) 1991-10-31 1992-07-07 Micron Technology, Inc. High-density electronic package comprising stacked sub-modules which are electrically interconnected by solder-filled vias
US5350947A (en) 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US5397916A (en) 1991-12-10 1995-03-14 Normington; Peter J. C. Semiconductor device including stacked die
US5281852A (en) 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
DE4141833C1 (en) * 1991-12-18 1993-02-04 G. Siempelkamp Gmbh & Co, 4150 Krefeld, De Continuous board production press - has heated top and bottom platens defining gap for steel press belts
JP3059560B2 (ja) 1991-12-25 2000-07-04 株式会社日立製作所 半導体装置の製造方法およびそれに使用される成形材料
US5222014A (en) 1992-03-02 1993-06-22 Motorola, Inc. Three-dimensional multi-chip pad array carrier
US5313096A (en) 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5337077A (en) 1992-03-20 1994-08-09 Mark Iv Industries Limited Electromagnetic shutter
US5247423A (en) 1992-05-26 1993-09-21 Motorola, Inc. Stacking three dimensional leadless multi-chip module and method for making the same
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US5977618A (en) * 1992-07-24 1999-11-02 Tessera, Inc. Semiconductor connection components and methods with releasable lead support
JP3151219B2 (ja) 1992-07-24 2001-04-03 テツセラ，インコーポレイテッド 取り外し自在のリード支持体を備えた半導体接続構成体およびその製造方法
US5266912A (en) 1992-08-19 1993-11-30 Micron Technology, Inc. Inherently impedance matched multiple integrated circuit module
JPH06268101A (ja) 1993-03-17 1994-09-22 Hitachi Ltd 半導体装置及びその製造方法、電子装置、リ−ドフレ−ム並びに実装基板
US5455740A (en) 1994-03-07 1995-10-03 Staktek Corporation Bus communication system for stacked high density integrated circuit packages
US5390844A (en) 1993-07-23 1995-02-21 Tessera, Inc. Semiconductor inner lead bonding tool
US5394009A (en) 1993-07-30 1995-02-28 Sun Microsystems, Inc. Tab semiconductor package with cushioned land grid array outer lead bumps
FR2709020B1 (fr) 1993-08-13 1995-09-08 Thomson Csf Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant.
US5397921A (en) 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5548091A (en) 1993-10-26 1996-08-20 Tessera, Inc. Semiconductor chip connection components with adhesives and methods for bonding to the chip
EP0658937A1 (de) 1993-12-08 1995-06-21 Hughes Aircraft Company Aus dielektrischen Bändern hergestellter vertikaler Stapel integrierter Schaltungen aus diskreten Trägern
US5384689A (en) 1993-12-20 1995-01-24 Shen; Ming-Tung Integrated circuit chip including superimposed upper and lower printed circuit boards
US5642261A (en) 1993-12-20 1997-06-24 Sgs-Thomson Microelectronics, Inc. Ball-grid-array integrated circuit package with solder-connected thermal conductor
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5734555A (en) 1994-03-30 1998-03-31 Intel Corporation Shared socket multi-chip module and/or piggyback pin grid array package
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US6232152B1 (en) * 1994-05-19 2001-05-15 Tessera, Inc. Method of manufacturing a plurality of semiconductor packages and the resulting semiconductor package structures
US5834339A (en) 1996-03-07 1998-11-10 Tessera, Inc. Methods for providing void-free layers for semiconductor assemblies
US5663106A (en) 1994-05-19 1997-09-02 Tessera, Inc. Method of encapsulating die and chip carrier
KR0134648B1 (ko) 1994-06-09 1998-04-20 김광호 노이즈가 적은 적층 멀티칩 패키지
JP2595909B2 (ja) 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
US5659952A (en) 1994-09-20 1997-08-26 Tessera, Inc. Method of fabricating compliant interface for semiconductor chip
US5541450A (en) 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package
JP2570637B2 (ja) 1994-11-28 1997-01-08 日本電気株式会社 Ｍｃｍキャリア
US5616958A (en) 1995-01-25 1997-04-01 International Business Machines Corporation Electronic package
US5783870A (en) * 1995-03-16 1998-07-21 National Semiconductor Corporation Method for connecting packages of a stacked ball grid array structure
US5564181A (en) 1995-04-18 1996-10-15 Draper Laboratory, Inc. Method of fabricating a laminated substrate assembly chips-first multichip module
US5677566A (en) 1995-05-08 1997-10-14 Micron Technology, Inc. Semiconductor chip package
US5666405A (en) * 1995-07-14 1997-09-09 At&T True family telecommunication service
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
JP2914242B2 (ja) 1995-09-18 1999-06-28 日本電気株式会社 マルチチップモジュール及びその製造方法
KR100204753B1 (ko) * 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
JP2891665B2 (ja) * 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5844315A (en) 1996-03-26 1998-12-01 Motorola Corporation Low-profile microelectronic package
JPH09260568A (ja) 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2806357B2 (ja) * 1996-04-18 1998-09-30 日本電気株式会社 スタックモジュール
US6030856A (en) * 1996-06-10 2000-02-29 Tessera, Inc. Bondable compliant pads for packaging of a semiconductor chip and method therefor
WO1998025304A1 (fr) * 1996-12-04 1998-06-11 Hitachi, Ltd. Dispositif a semi-conducteur
US6388264B1 (en) * 1997-03-28 2002-05-14 Benedict G Pace Optocoupler package being hermetically sealed
US6195268B1 (en) 1997-06-09 2001-02-27 Floyd K. Eide Stacking layers containing enclosed IC chips
JP3937265B2 (ja) * 1997-09-29 2007-06-27 エルピーダメモリ株式会社 半導体装置
US6181144B1 (en) * 1998-02-25 2001-01-30 Micron Technology, Inc. Semiconductor probe card having resistance measuring circuitry and method fabrication
KR100260997B1 (ko) * 1998-04-08 2000-07-01 마이클 디. 오브라이언 반도체패키지
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6180881B1 (en) * 1998-05-05 2001-01-30 Harlan Ruben Isaak Chip stack and method of making same
KR100266693B1 (ko) 1998-05-30 2000-09-15 김영환 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
US6313522B1 (en) * 1998-08-28 2001-11-06 Micron Technology, Inc. Semiconductor structure having stacked semiconductor devices
US6093029A (en) 1998-09-08 2000-07-25 S3 Incorporated Vertically stackable integrated circuit
US6496026B1 (en) * 2000-02-25 2002-12-17 Microconnect, Inc. Method of manufacturing and testing an electronic device using a contact device having fingers and a mechanical ground
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
US6462421B1 (en) * 2000-04-10 2002-10-08 Advanced Semicondcutor Engineering, Inc. Multichip module
US6343940B1 (en) * 2000-06-19 2002-02-05 Advantest Corp Contact structure and assembly mechanism thereof
US6515870B1 (en) 2000-11-27 2003-02-04 Intel Corporation Package integrated faraday cage to reduce electromagnetic emissions from an integrated circuit

Also Published As

Publication number Publication date
WO2003032370A3 (en) 2003-11-06
AU2002337834A1 (en) 2003-04-22
US6913949B2 (en) 2005-07-05
JP2005506690A (ja) 2005-03-03
WO2003032370A2 (en) 2003-04-17
US6897565B2 (en) 2005-05-24
US20040203190A1 (en) 2004-10-14
US20030107118A1 (en) 2003-06-12

Similar Documents

Publication Publication Date Title
DE10297316T5 (de) Gestapelte Baugruppen
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE69133468T2 (de) Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselben
DE10229692B4 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE69531409T2 (de) Nachgiebige thermische verbinder und baugruppen
DE19648728C2 (de) Halbleiteranordnung, Stapel aus Halbleiteranordnungen, und Verfahren zu ihrer bzw. seiner Herstellung
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE102005030465B4 (de) Halbleiterstapelblock mit Halbleiterchips und Verfahren zur Herstellung desselben
WO2005081316A2 (de) Halbleiterbauteil mit einem umverdrahtungssubstrat und verfahren zur herstellung desselben
DE3616494A1 (de) Integrierte schaltungspackung und verfahren zur herstellung einer integrierten schaltungspackung
DE102004013056B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3538933A1 (de) Leistungshalbleitermodul
DE112007002446T5 (de) Elektronische Schaltungsvorrichtung und Verfahren zu ihrer Herstellung
WO2003075347A2 (de) Elektronisches modul, nutzen mit zu vereinzelnden elektronischen modulen und verfahren zu deren herstellung
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102006000724A1 (de) Halbleiterbauteil mit Durchgangskontakten und mit Kühlkörper sowie Verfahren zur Herstellung des Halbleiterbauteils
DE112014002910T5 (de) Halbleiterbauelement
DE10317018A1 (de) Multichipmodul mit mehreren Halbleiterchips sowie Leiterplatte mit mehreren Komponenten
DE19920444B4 (de) Verfahren zum Herstellen eines Halbleiterbausteins sowie Halbleiterbaustein
DE3829117A1 (de) Metallkern-leiterplatte
WO2016110545A1 (de) Leiterrahmen und verfahren zum herstellen eines chipgehäuses
DE102016109227B4 (de) Verfahren und Vorrichtung zum simultanen Verkapseln von Halbleiter-Dies mit geschichteten Leadframe-Streifen
DE10084657B4 (de) Modulkarte und Herstellverfahren für diese

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee