DE10244569B4 - Gate-Bearbeitungsverfahren mit reduzierter Gateoxid Ecken- und Kantenverdünnung - Google Patents
Gate-Bearbeitungsverfahren mit reduzierter Gateoxid Ecken- und Kantenverdünnung Download PDFInfo
- Publication number
- DE10244569B4 DE10244569B4 DE10244569A DE10244569A DE10244569B4 DE 10244569 B4 DE10244569 B4 DE 10244569B4 DE 10244569 A DE10244569 A DE 10244569A DE 10244569 A DE10244569 A DE 10244569A DE 10244569 B4 DE10244569 B4 DE 10244569B4
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- pad
- thickness
- oxide
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 claims abstract description 25
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 238000002955 isolation Methods 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000011049 filling Methods 0.000 claims abstract description 4
- 238000002513 implantation Methods 0.000 claims abstract description 3
- 230000001590 oxidative effect Effects 0.000 claims abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims 1
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 12
- 238000005530 etching Methods 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000001419 dependent effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 238000003631 wet chemical etching Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 1
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28238—Making the insulator with sacrificial oxide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Abstract
a) Bereitstellen eines Halbleiter-Wafers (40) mit einer durch einen Isolationsgraben (50) begrenzten Halbleiterstruktur (10), die eine zwischen dem Halbleiter-Wafer (40) und einer Anschlussflächennitridschicht (30) angeordnete Anschlussflächenoxidschicht (20) aufweist;
b) partielles seitliches Entfernen der Anschlussflächennitridschicht (30), um einen an den Isolationsgraben (50) angrenzenden seitlichen Bereich der Oberfläche der Anschlussflächenoxidschicht (20) freizulegen;
c) Oxidieren des Isolationsgrabens (50);
d) Auffüllen des Isolationsgrabens (50) mit einem Dielektrikum;
e) Ablösen der Anschlussflächennitridschicht (30);
f) Erhöhung der Dicke Anschlußflächenoxidschicht (20) bis zu einer Dicke, die die Verwendung der Anschlußflächenoxidschicht als Opferoxidschicht (60) ermöglicht;
g) Durchführen von Implantierungen und Tempern des Halbleiter-Wafers (40);
h) Ablösen der Opferoxidschicht (60); und
i) Ausbilden einer Gate-Oxidschicht (70);
Description
- Die Erfindung bezieht sich auf die Herstellung von Halbleiter-Gates und insbesondere auf die Reduktion der Oxid-Verdünnung an den Ecken und Kanten von Gate-Oxiden.
- Die Gate-Oxid-Zuverlässigkeit wird häufig eingeschränkt durch die Gate-Oxid-Verdünnung an den STI-Kanten und -Ecken (STI = Flachgrabenisolation). Der Grund für diesen Effekt ist die unzureichende STI-Eckenabrundung während der Oxidation sowie die orientierungsabhängige und beanspruchungsinduzierte Gate-Oxidation um diese Kanten. Der typische Prozeß des Standes der Technik ist in den
1a bis1e gezeigt. - In
1a ist eine Gate-Struktur1 gezeigt, die eine Anschlußflächenoxidschicht zeigt, die zwischen einer Anschlußflächennitridschicht3 und einem Siliciumsubstrat4 sandwichartig angeordnet ist. - In
1b ist gezeigt, daß die Anschlußflächennitridschicht3 zurückgezogen ist. Typische Werte des Anschlußflächennitrid-Rückzugs liegen im Bereich von 0 bis 30nm. Der Nitrid-Rückzug wird bewerkstelligt unter Verwendung eines selektiven chemischen Naßätzens des Anschlußflächennitrids. - Wie in
1c gezeigt, sind die nächsten Schritte in der Verarbeitung die Oxidation des freigelegten Siliciums und eine STI-Auffüllung mit einem Dielektrikum, üblicherweise einem Oxid. - Wie in
1d gezeigt, wird anschließend das Anschlußflächennitrid3 abgelöst. Dieses Ablösen ist für das Oxid5 selektiv, obwohl es einen kleinen Teil desselben ätzt. Typische Ätzselektivitäten liegen im Bereich von 1 bis 50. Für 100nm Nitrid ergibt dies ein seitliches Oxid-Ätzen von 2nm. Diesem folgt ein Ätzen des Anschlußflächenoxids2 . Mit einem gewissen Überätzen erstreckt sich dieses Ätzen ebenfalls seitlich in das STI-Isolationsoxid5 . Für eine typische Anschlußflächenoxiddicke von 5nm ergibt dies ein seitliches Ätzen von 5 bis 7nm. Dem Anschlußflächenoxid-Ätzen folgt eine Opferoxidation, um ein dünnes Oxid mit wohldefinierter Dicke und Gleichmäßigkeit zu erzeugen. Dieses Oxid ist als Abschirmungsoxid für Implantierungen erforderlich. - Die Situation zu diesem Zeitpunkt ist in
1b dargestellt. Die Dicke des Opferoxids6 beträgt typischerweise 5nm bis 10nm. - Wie in
1e gezeigt, wird nach den Implantierungen das Opferoxid abgelöst unter Verwendung eines chemischen Oxid-Naßätzens, das für Nitrid selektiv ist. Erneut wird unter Verwendung eines leichten Überätzens etwa 10nm des Oxids seitlich in das STI geätzt. Dieses seitliche Ätzen ist manchmal sogar noch größer, in Abhängigkeit von der Verdichtung des Oxids, das für die STI-Füllung verwendet wird. Dieser Schritt führt zur Freilegung der STI-Kante. In der folgenden Gate-Oxidation wird das Gate-Oxid7 im Vergleich zur Mitte üblicherweise an den Kanten dünner, insbesondere an den Ecken. Es wird angenommen, daß der Grund hierfür die orientierungsabhängige Oxidationsrate und, zu einem größeren Ausmaß, die mechanische Beanspruchung ist. - Ein weiteres Gate-Bearbeitungsverfahren ist aus der
US 6,194,285 B1 bekannt. Im Unterschied zu dem vorhergehend beschriebenen Verfahren wird auf ein Zurückziehen der Anschlussflächennitridschicht vor der STI-Auffüllung verzichtet. Insbesondere wird die Anschlussflächenoxidschicht vor dem Durchführen der Implantierungen nicht abgelöst und durch eine Opferoxidschicht ersetzt, sondern unverändert als Abschirmungsschicht herangezogen. Anschließend wird durch Tempern des Siliciumsubstrats eine thermische Oxidschicht unterhalb der Anschlussflächenoxidschicht gewachsen, mit deren Hilfe von den Implantierungen herrührende Oberflächendefekte entfernt werden sollen. Ein Ablösen der beiden Oxidschichten führt jedoch wieder zu einem Freilegen der STI-Kante, woraus erneut eine Verdünnung des nachfolgend aufgebrachten Gate-Oxids an der STI-Kante resultiert. - Die Aufgabe der vorliegenden Erfindung besteht darin, ein verbessertes Verfahren zur Bearbeitung einer Halbleiterstruktur bereitzustellen, welches die Herstellung eines Halbleiter-Gates mit einer hohen Zuverlässigkeit ermöglicht.
- Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren nach Anspruch 1. Die abhängigen Ansprüche sind auf bevorzugte Ausführungsformen gerichtet.
- Weitere Merkmale und Vorteile der Erfindung werden deutlich beim Lesen der folgenden Beschreibung bevorzugter Ausführungsformen, die auf die beigefügten Zeichnungen Bezug nimmt; es zeigen:
-
1a –1e die bereits erwähnten Ansichten eines Verfahrens zur Herstellung eines Gates gemäß dem Stand der Technik; -
2a –2f das Verfahren zur Herstellung eines Gates gemäß der Erfindung; und -
3 einen Graphen der endgültigen Opferoxiddicke über der Anfangs-Anschlußflächenoxiddicke. - Eine Grundidee der Erfindung besteht darin, die Anzahl der Oxidätzschritte zu reduzieren und somit die Freilegung der STI-Ecken zu vermeiden. Die Grundschritte der Erfindung können zusammengefaßt und verglichen werden mit dem, was oben mit Bezug auf den Stand der Technik beschrieben worden ist, wie in der folgenden Tabelle I gezeigt ist.
- Wie gezeigt ist, können die ersten fünf Schritte des Verfahrens der Erfindung im wesentlichen identisch sein mit denjenigen des Standes der Technik. Daher sind die
2a bis2c identisch zu den1a bis1c dargestellt, mit der Ausnahme, daß verschiedene Bezugszeichen verwendet werden. - In den
2a bis2c ist eine Gate-Struktur10 gezeigt, die eine Anschlußflächenoxidschicht20 aufweist, die zwischen einer Anschlußflächennitridschicht30 und einem Siliciumsubstrat40 sandwichartig angeordnet ist, sowie Isolationsgräben auf jeder Seite der Gate-Struktur10 , die mit Oxid50 gefüllt worden sind. - In
2d wird deutlich, daß das Anschlußflächennitrid abgelöst worden ist, jedoch das Anschlußflächenoxid unversehrt bleibt, was zu einer Grund-Halbleiterstruktur führt, die ein Halbleiter-Gate10 umfaßt, das mit einer Anschlußflächenoxidschicht20 bedeckt ist, die von einer oder mehreren Grabenauffüllungen50 begrenzt ist. Bevorzugte Ätzverfahren für Siliciumnitrid umfassen Phosphorätzen (H3PO4) und isotropes Natriumhydroxid-(NaOH)-Naßätzen, die bezüglich organischer Polymere, Polysilicium, Silicium und Metallen selektiv sind. Diese Ätzverfahren werden durchgeführt durch Eintauchen des Wafers in eine wäßrige Lösung von NaOH oder H3PO4 bei Temperaturen von im allgemeinen 80°C oder mehr, vorzugsweise 100°C oder mehr, für Natriumhydroxid-Ätzverfahren, und im allgemeinen 150°C oder mehr, vorzugsweise 180°C oder mehr, für Phosphorsäure-Ätzverfahren. Wenn ein Phosphorsäure-Ätzen durchgeführt wird, ist es wünschenswert, die Konzentration des Ätzmittels in der Lösung mit Rückfluß aufrecht zu erhalten. - An diesem Punkt wird vom Stand der Technik abgewichen und statt dem Ablösen des Oxids und Ersetzen desselben durch ein Opferoxid eine Verdickung der Anschlußflächenoxidschicht durchgeführt, um somit eine Opferoxidschicht zu erzeugen.
- Wie in
2e gezeigt, befindet sich nun eine dicke Schicht von Oxid60 auf dem Gate-Substrat40 , welche dick genug ist, um als Opferoxidschicht60 verwendet zu werden. Der Hersteller kann nun nach Bedarf beliebige Implantierungen und ein Tempern durchführen, gefolgt vom Ablösen des Opferoxids60 mittels chemischem Naßätzen. - In
2f ist das endgültige Gate-Oxid70 gezeigt, das nach dem Ablösen des Opferoxids60 thermisch ausgebildet wird. Aufgrund der Eliminierung der Anschlußflächenoxid-Ablösung (siehe Stand der Technik) ist das Ergebnis, daß die Kanten des Oxids kein wesentliches Eindringen in die umgebende Grabenauffüllung50 aufweisen, obwohl sich üblicherweise eine gewisse erfaßbare, wenn auch unwesentliche, seitliche Erweiterung ergibt. - Einer der Vorteile des Verfahrens der Erfindung ist in
3 gezeigt, in der ein, Graph der endgültigen Opferoxiddicke' bezüglich der Anfangs-Anschlußflächenoxiddicke gezeigt ist. Mit "Anfangs"-Oxiddicke ist die Dicke des Anschlußflächenoxids20 nach dem Ablösen des Anschlußflächennitrids30 gemeint, wie z. B. in2b gezeigt ist. Die Dicke des Anschlußflächenoxids nach dem Anschlußflächennitrid-Ablösen ist abhängig von der Anschlußflächennitrid-Gleichmäßigkeit und der Anschlußflächennitrid-Ätzgleichmäßigkeit, wobei sie typischerweise große Schwankungen von Wafer zu Wafer sowie auf einem Wafer von der Mitte zur Kante aufweist. Mit "endgültige" Dicke ist die gemessene Dicke der Anschlußflächenoxidschicht nach dem Verdickungsschritt gemeint, welche nun als Opferoxid60 dient, wie in2b gezeigt ist. Es wird deutlich, daß die Dicke der Opferoxidschicht60 bei etwa 4nm gehalten wird, unabhängig von der Anfangsdicke. Um diesen Graphen zu erzeugen, wurden Anfangs-Anschlußflächenoxiddicken im Bereich von 0,7 bis 3nm verwendet. - Die Erhöhung der Dicke wird ausgeführt durch einfaches Erwärmen des Wafers in einem Ofen in einer Atmosphäre, die Sauerstoff enthält. Die Reaktionsbedingungen liegen im Bereich von etwa 500°C bis etwa 1000°C, vorzugsweise zwischen etwa 600°C und etwa 800°C, oder bei etwa 700°C. Dies ergibt die Ausbildung eines amorphen Oxids, wobei kleine Mengen an Wasser oder Chlor in die Reaktionskammer hinzugefügt werden können, um die Ausbildungsrate zu beschleunigen. Eine Erhöhung des Kammerdrucks führt ebenfalls zu einer Erhöhung der Reaktionsrate. Im allgemeinen ist es lediglich erforderlich, den Wafer für etwa eine Stunde auf etwa 700°C bei etwa einer Atmosphäre Druck zu erwärmen, um eine Oxidschicht von etwa 4nm Dicke zu erzeugen. Die gewählte wirkliche Dicke ist eine Dicke, die die Verwendung der Oxidschicht
60 als Opferoxid ermöglicht, für irgendwelche Implantierungs-, Temper- oder sonstige Prozeßschritte, die der Anwender beabsichtigt. Im allgemeinen liegt die Dicke im Bereich von 2nm bis 10nm, vorzugsweise von etwa 3nm bis etwa 8nm für diese Zwecke, jedoch liegt die Dicke im allgemeinen bei etwa 4 oder 5nm, da die Reaktionsrate bei etwa 5nm wesentlich abzusinken beginnt, wodurch der Fertigungsprozeß verlangsamt wird. - Wie deutlich wird, ersetzt das Verfahren der Erfindung den Anschlußflächenoxid-Ablösungsschritt durch einen Oxidationsschritt, und reduziert somit deutlich das seitliche Oxidätzen der umgebenden Grabenfüllung durch Eliminieren eines Ätzschrittes.
- Es ist zu beachten, daß die Erfindung mit irgendeinem geeigneten dielektrischen Gate-Material ausgeführt werden kann. Zusätzlich zu den typischen Siliciumoxid-Dielektrika, die in den Zeichnungen gezeigt sind, können sogenannte "Hoch-K"-Dielektrika verwendet werden, wie z. B. Barium-Strontium-Titanat (BST), Blei-Zirkonat-Titanat (BZT) und mit Lanthan dotiertes PZT (PLZT).
- Es ist klar, daß die hier offenbarten physikalischen Größen, sofern sie nicht explizit angegeben sind, nicht als exakt gleich der offenbarten Größe aufzufassen sind, sondern vielmehr etwa gleich der offenbarten Größe. Ferner ist die ledigliche Abwesenheit eines Qualifizierers, wie z. B. "etwa" oder dergleichen, nicht als explizite Anzeige dafür aufzufassen, daß irgendeine offenbarte physikalische Größe eine exakte Größe ist, unabhängig davon, ob solche Größen mit Bezug auf irgendwelchen anderen physikalischen Größen, die hier offenbart sind, verwendet werden.
- Obwohl bevorzugte Ausführungsformen gezeigt und beschrieben worden sind, können daran verschiedene Abwandlungen und Ersetzungen vorgenommen werden, ohne vom Erfindungsgedanken und dem Umfang der Erfindung abzuweichen. Es ist somit klar, daß die Erfindung lediglich beispielhaft beschrieben ist, wobei solche Erläuterungen und Ausführungsformen, wie sie hier offenbart worden sind, nicht als einschränkend für die Ansprüche aufzufassen sind.
Claims (10)
- Verfahren zum Ausbilden einer Gate-Oxidschicht, umfassend die Verfahrensschritte: a) Bereitstellen eines Halbleiter-Wafers (
40 ) mit einer durch einen Isolationsgraben (50 ) begrenzten Halbleiterstruktur (10 ), die eine zwischen dem Halbleiter-Wafer (40 ) und einer Anschlussflächennitridschicht (30 ) angeordnete Anschlussflächenoxidschicht (20 ) aufweist; b) partielles seitliches Entfernen der Anschlussflächennitridschicht (30 ), um einen an den Isolationsgraben (50 ) angrenzenden seitlichen Bereich der Oberfläche der Anschlussflächenoxidschicht (20 ) freizulegen; c) Oxidieren des Isolationsgrabens (50 ); d) Auffüllen des Isolationsgrabens (50 ) mit einem Dielektrikum; e) Ablösen der Anschlussflächennitridschicht (30 ); f) Erhöhung der Dicke Anschlußflächenoxidschicht (20 ) bis zu einer Dicke, die die Verwendung der Anschlußflächenoxidschicht als Opferoxidschicht (60 ) ermöglicht; g) Durchführen von Implantierungen und Tempern des Halbleiter-Wafers (40 ); h) Ablösen der Opferoxidschicht (60 ); und i) Ausbilden einer Gate-Oxidschicht (70 ); - Verfahren nach Anspruch 1, wobei die Erhöhung der Dicke der Anschlußflächenoxidschicht (
20 ) ein Erwärmen des Halbleiter-Wafers (40 ) in einer sauerstoffhaltigen Atmosphäre auf eine Temperatur umfasst, die eine Ausbildung von Siliciumoxid bewirkt. - Verfahren nach Anspruch 2, wobei der Halbleiter-Wafer (
40 ) auf eine Temperatur von etwa 500°C bis etwa 1000°C erwärmt wird. - Verfahren nach Anspruch 3, wobei die Temperatur etwa 700°C beträgt.
- Verfahren nach Anspruch 4, wobei der Halbleiter-Wafer (
40 ) für etwa eine Stunde erwärmt wird. - Verfahren nach einem der Ansprüche 1 bis 5, wobei die Opferoxidschicht (
60 ) eine Dicke von etwa 2nm bis etwa 10 nm aufweist. - Verfahren nach einem der Ansprüche 1 bis 5, wobei die Opferoxidschicht (
60 ) eine Dicke von etwa 3 bis etwa 5nm aufweist. - Verfahren nach einem der Ansprüche 1 bis 5, wobei die Opferoxidschicht (
60 ) eine Dicke von etwa 4nm aufweist. - Verfahren nach einem der Ansprüche 1 bis 8, wobei die Opferoxidschicht (
60 ) amorphes Siliciumoxid umfaßt. - Verfahren nach einem der Ansprüche 1 bis 9, wobei der in Verfahrensschritt b) freigelegte seitliche Bereich der Oberfläche der Anschlussflächenoxidschicht (
20 ) eine Breite von 0 bis 30 nm aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/965919 | 2001-09-28 | ||
US09/965,919 US6656798B2 (en) | 2001-09-28 | 2001-09-28 | Gate processing method with reduced gate oxide corner and edge thinning |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10244569A1 DE10244569A1 (de) | 2003-04-24 |
DE10244569B4 true DE10244569B4 (de) | 2006-08-10 |
Family
ID=25510675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10244569A Expired - Lifetime DE10244569B4 (de) | 2001-09-28 | 2002-09-25 | Gate-Bearbeitungsverfahren mit reduzierter Gateoxid Ecken- und Kantenverdünnung |
Country Status (2)
Country | Link |
---|---|
US (1) | US6656798B2 (de) |
DE (1) | DE10244569B4 (de) |
Families Citing this family (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7388259B2 (en) * | 2002-11-25 | 2008-06-17 | International Business Machines Corporation | Strained finFET CMOS device structures |
US7091104B2 (en) * | 2003-01-23 | 2006-08-15 | Silterra Malaysia Sdn. Bhd. | Shallow trench isolation |
US6887798B2 (en) * | 2003-05-30 | 2005-05-03 | International Business Machines Corporation | STI stress modification by nitrogen plasma treatment for improving performance in small width devices |
US7410846B2 (en) * | 2003-09-09 | 2008-08-12 | International Business Machines Corporation | Method for reduced N+ diffusion in strained Si on SiGe substrate |
US6890808B2 (en) * | 2003-09-10 | 2005-05-10 | International Business Machines Corporation | Method and structure for improved MOSFETs using poly/silicide gate height control |
US6887751B2 (en) * | 2003-09-12 | 2005-05-03 | International Business Machines Corporation | MOSFET performance improvement using deformation in SOI structure |
US7170126B2 (en) | 2003-09-16 | 2007-01-30 | International Business Machines Corporation | Structure of vertical strained silicon devices |
US7144767B2 (en) * | 2003-09-23 | 2006-12-05 | International Business Machines Corporation | NFETs using gate induced stress modulation |
US7119403B2 (en) | 2003-10-16 | 2006-10-10 | International Business Machines Corporation | High performance strained CMOS devices |
US7303949B2 (en) * | 2003-10-20 | 2007-12-04 | International Business Machines Corporation | High performance stress-enhanced MOSFETs using Si:C and SiGe epitaxial source/drain and method of manufacture |
US7037770B2 (en) * | 2003-10-20 | 2006-05-02 | International Business Machines Corporation | Method of manufacturing strained dislocation-free channels for CMOS |
US7129126B2 (en) * | 2003-11-05 | 2006-10-31 | International Business Machines Corporation | Method and structure for forming strained Si for CMOS devices |
US7015082B2 (en) * | 2003-11-06 | 2006-03-21 | International Business Machines Corporation | High mobility CMOS circuits |
US7029964B2 (en) | 2003-11-13 | 2006-04-18 | International Business Machines Corporation | Method of manufacturing a strained silicon on a SiGe on SOI substrate |
US7122849B2 (en) * | 2003-11-14 | 2006-10-17 | International Business Machines Corporation | Stressed semiconductor device structures having granular semiconductor material |
US7247534B2 (en) * | 2003-11-19 | 2007-07-24 | International Business Machines Corporation | Silicon device on Si:C-OI and SGOI and method of manufacture |
US7198995B2 (en) | 2003-12-12 | 2007-04-03 | International Business Machines Corporation | Strained finFETs and method of manufacture |
US7247912B2 (en) * | 2004-01-05 | 2007-07-24 | International Business Machines Corporation | Structures and methods for making strained MOSFETs |
US7118999B2 (en) * | 2004-01-16 | 2006-10-10 | International Business Machines Corporation | Method and apparatus to increase strain effect in a transistor channel |
US7381609B2 (en) | 2004-01-16 | 2008-06-03 | International Business Machines Corporation | Method and structure for controlling stress in a transistor channel |
US7202132B2 (en) | 2004-01-16 | 2007-04-10 | International Business Machines Corporation | Protecting silicon germanium sidewall with silicon for strained silicon/silicon germanium MOSFETs |
US7923782B2 (en) | 2004-02-27 | 2011-04-12 | International Business Machines Corporation | Hybrid SOI/bulk semiconductor transistors |
US7205206B2 (en) * | 2004-03-03 | 2007-04-17 | International Business Machines Corporation | Method of fabricating mobility enhanced CMOS devices |
US7504693B2 (en) * | 2004-04-23 | 2009-03-17 | International Business Machines Corporation | Dislocation free stressed channels in bulk silicon and SOI CMOS devices by gate stress engineering |
US7223994B2 (en) * | 2004-06-03 | 2007-05-29 | International Business Machines Corporation | Strained Si on multiple materials for bulk or SOI substrates |
US7037794B2 (en) * | 2004-06-09 | 2006-05-02 | International Business Machines Corporation | Raised STI process for multiple gate ox and sidewall protection on strained Si/SGOI structure with elevated source/drain |
TWI463526B (zh) | 2004-06-24 | 2014-12-01 | Ibm | 改良具應力矽之cmos元件的方法及以該方法製備而成的元件 |
US7227205B2 (en) | 2004-06-24 | 2007-06-05 | International Business Machines Corporation | Strained-silicon CMOS device and method |
US7288443B2 (en) * | 2004-06-29 | 2007-10-30 | International Business Machines Corporation | Structures and methods for manufacturing p-type MOSFET with graded embedded silicon-germanium source-drain and/or extension |
US7217949B2 (en) * | 2004-07-01 | 2007-05-15 | International Business Machines Corporation | Strained Si MOSFET on tensile-strained SiGe-on-insulator (SGOI) |
US6991998B2 (en) * | 2004-07-02 | 2006-01-31 | International Business Machines Corporation | Ultra-thin, high quality strained silicon-on-insulator formed by elastic strain transfer |
US7384829B2 (en) | 2004-07-23 | 2008-06-10 | International Business Machines Corporation | Patterned strained semiconductor substrate and device |
US7238565B2 (en) | 2004-12-08 | 2007-07-03 | International Business Machines Corporation | Methodology for recovery of hot carrier induced degradation in bipolar devices |
US7262087B2 (en) | 2004-12-14 | 2007-08-28 | International Business Machines Corporation | Dual stressed SOI substrates |
US7173312B2 (en) * | 2004-12-15 | 2007-02-06 | International Business Machines Corporation | Structure and method to generate local mechanical gate stress for MOSFET channel mobility modification |
US7274084B2 (en) * | 2005-01-12 | 2007-09-25 | International Business Machines Corporation | Enhanced PFET using shear stress |
US20060160317A1 (en) * | 2005-01-18 | 2006-07-20 | International Business Machines Corporation | Structure and method to enhance stress in a channel of cmos devices using a thin gate |
US7432553B2 (en) * | 2005-01-19 | 2008-10-07 | International Business Machines Corporation | Structure and method to optimize strain in CMOSFETs |
US7220626B2 (en) * | 2005-01-28 | 2007-05-22 | International Business Machines Corporation | Structure and method for manufacturing planar strained Si/SiGe substrate with multiple orientations and different stress levels |
US7256081B2 (en) * | 2005-02-01 | 2007-08-14 | International Business Machines Corporation | Structure and method to induce strain in a semiconductor device channel with stressed film under the gate |
US7224033B2 (en) | 2005-02-15 | 2007-05-29 | International Business Machines Corporation | Structure and method for manufacturing strained FINFET |
US7545004B2 (en) * | 2005-04-12 | 2009-06-09 | International Business Machines Corporation | Method and structure for forming strained devices |
US7544577B2 (en) * | 2005-08-26 | 2009-06-09 | International Business Machines Corporation | Mobility enhancement in SiGe heterojunction bipolar transistors |
US20070063277A1 (en) * | 2005-09-22 | 2007-03-22 | International Business Machines Corporation | Multiple low and high k gate oxides on single gate for lower miller capacitance and improved drive current |
US7202513B1 (en) | 2005-09-29 | 2007-04-10 | International Business Machines Corporation | Stress engineering using dual pad nitride with selective SOI device architecture |
US20070096170A1 (en) * | 2005-11-02 | 2007-05-03 | International Business Machines Corporation | Low modulus spacers for channel stress enhancement |
US7655511B2 (en) | 2005-11-03 | 2010-02-02 | International Business Machines Corporation | Gate electrode stress control for finFET performance enhancement |
US7785950B2 (en) * | 2005-11-10 | 2010-08-31 | International Business Machines Corporation | Dual stress memory technique method and related structure |
US7709317B2 (en) | 2005-11-14 | 2010-05-04 | International Business Machines Corporation | Method to increase strain enhancement with spacerless FET and dual liner process |
US7348638B2 (en) * | 2005-11-14 | 2008-03-25 | International Business Machines Corporation | Rotational shear stress for charge carrier mobility modification |
US7564081B2 (en) | 2005-11-30 | 2009-07-21 | International Business Machines Corporation | finFET structure with multiply stressed gate electrode |
US7776695B2 (en) * | 2006-01-09 | 2010-08-17 | International Business Machines Corporation | Semiconductor device structure having low and high performance devices of same conductive type on same substrate |
US7863197B2 (en) | 2006-01-09 | 2011-01-04 | International Business Machines Corporation | Method of forming a cross-section hourglass shaped channel region for charge carrier mobility modification |
US7635620B2 (en) | 2006-01-10 | 2009-12-22 | International Business Machines Corporation | Semiconductor device structure having enhanced performance FET device |
US20070158743A1 (en) * | 2006-01-11 | 2007-07-12 | International Business Machines Corporation | Thin silicon single diffusion field effect transistor for enhanced drive performance with stress film liners |
US7691698B2 (en) * | 2006-02-21 | 2010-04-06 | International Business Machines Corporation | Pseudomorphic Si/SiGe/Si body device with embedded SiGe source/drain |
US8461009B2 (en) * | 2006-02-28 | 2013-06-11 | International Business Machines Corporation | Spacer and process to enhance the strain in the channel with stress liner |
US7615418B2 (en) * | 2006-04-28 | 2009-11-10 | International Business Machines Corporation | High performance stress-enhance MOSFET and method of manufacture |
US7521307B2 (en) * | 2006-04-28 | 2009-04-21 | International Business Machines Corporation | CMOS structures and methods using self-aligned dual stressed layers |
US7608489B2 (en) * | 2006-04-28 | 2009-10-27 | International Business Machines Corporation | High performance stress-enhance MOSFET and method of manufacture |
US8853746B2 (en) | 2006-06-29 | 2014-10-07 | International Business Machines Corporation | CMOS devices with stressed channel regions, and methods for fabricating the same |
US7790540B2 (en) | 2006-08-25 | 2010-09-07 | International Business Machines Corporation | Structure and method to use low k stress liner to reduce parasitic capacitance |
US8754446B2 (en) * | 2006-08-30 | 2014-06-17 | International Business Machines Corporation | Semiconductor structure having undercut-gate-oxide gate stack enclosed by protective barrier material |
US7462522B2 (en) * | 2006-08-30 | 2008-12-09 | International Business Machines Corporation | Method and structure for improving device performance variation in dual stress liner technology |
US8115254B2 (en) | 2007-09-25 | 2012-02-14 | International Business Machines Corporation | Semiconductor-on-insulator structures including a trench containing an insulator stressor plug and method of fabricating same |
US8492846B2 (en) | 2007-11-15 | 2013-07-23 | International Business Machines Corporation | Stress-generating shallow trench isolation structure having dual composition |
US8598006B2 (en) * | 2010-03-16 | 2013-12-03 | International Business Machines Corporation | Strain preserving ion implantation methods |
US11502106B2 (en) * | 2020-02-11 | 2022-11-15 | Globalfoundries U.S. Inc. | Multi-layered substrates of semiconductor devices |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194285B1 (en) * | 1999-10-04 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Formation of shallow trench isolation (STI) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6087243A (en) * | 1997-10-21 | 2000-07-11 | Advanced Micro Devices, Inc. | Method of forming trench isolation with high integrity, ultra thin gate oxide |
US6342431B2 (en) * | 1998-10-14 | 2002-01-29 | International Business Machines Corporation | Method for eliminating transfer gate sacrificial oxide |
US6437381B1 (en) * | 2000-04-27 | 2002-08-20 | International Business Machines Corporation | Semiconductor memory device with reduced orientation-dependent oxidation in trench structures |
US6309924B1 (en) * | 2000-06-02 | 2001-10-30 | International Business Machines Corporation | Method of forming self-limiting polysilicon LOCOS for DRAM cell |
US6391720B1 (en) * | 2000-09-27 | 2002-05-21 | Chartered Semiconductor Manufacturing Ltd. | Process flow for a performance enhanced MOSFET with self-aligned, recessed channel |
-
2001
- 2001-09-28 US US09/965,919 patent/US6656798B2/en not_active Expired - Lifetime
-
2002
- 2002-09-25 DE DE10244569A patent/DE10244569B4/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6194285B1 (en) * | 1999-10-04 | 2001-02-27 | Taiwan Semiconductor Manufacturing Company | Formation of shallow trench isolation (STI) |
Also Published As
Publication number | Publication date |
---|---|
DE10244569A1 (de) | 2003-04-24 |
US6656798B2 (en) | 2003-12-02 |
US20030067035A1 (en) | 2003-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10244569B4 (de) | Gate-Bearbeitungsverfahren mit reduzierter Gateoxid Ecken- und Kantenverdünnung | |
DE69632768T2 (de) | Anwendung von dünnen kristallinen Si3N4-Strukturen in Flachgräbenisolationsstrukturen | |
DE602004009740T2 (de) | Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu | |
DE10335100B4 (de) | Verfahren zur Herstellung verkürzter Seitenwandabstandselemente für eine Polysiliziumleitung und Verfahren zur Herstellung eines Feldeffekttransistors | |
DE10355575B4 (de) | Verfahren zur Herstellung von Seitenwandabstandselementen für ein Schaltungselement durch Erhöhen einer Ätzselektivität | |
DE4422957B4 (de) | Isolierverfahren für eine Halbleitervorrichtung | |
DE19520768B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand | |
DE112013004226B4 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE102004063148B4 (de) | Isolierverfahren für Halbleiter-Bauelemente | |
DE112004002155T5 (de) | Verfahren zum Integrieren eines Gatedielektrikums mit großem ε in einem Transistorherstellungsprozess | |
DE102005022574A1 (de) | Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren | |
EP0126969A2 (de) | Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen | |
DE10335102B4 (de) | Verfahren zur Herstellung einer epitaxialen Schicht für erhöhte Drain- und Sourcegebiete durch Entfernen von Kontaminationsstoffen | |
DE102010028459A1 (de) | Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung | |
DE19856082C1 (de) | Verfahren zum Strukturieren einer metallhaltigen Schicht | |
DE69534412T2 (de) | III-V-Halbleiterstruktur und Verfahren zu deren Herstellung | |
DE10208751B4 (de) | Ein Verfahren zur Herstellung eines Halbleiterelements mit vergrößerten Metallsilizidbereichen | |
DE10207122A1 (de) | Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats | |
DE10306310B4 (de) | Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung | |
DE3714144C2 (de) | Verfahren zum chemischen Trockenätzen | |
DE2226264C2 (de) | Verfahren zum zweistufigen Ätzen einer Ausnehmung | |
DE19854911A1 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE19823742A1 (de) | Verfahren zum Bilden eines Isolationsbereichs in einer Halbleitervorrichtung und resultierende Struktur | |
DE4315435C2 (de) | Verfahren zum selektiven Ätzen von auf einem Halbleitersubstrat angeordneten Isolier- und Pufferschichten | |
DE10226914A1 (de) | Verfahren zur Herstellung einer Spacerstruktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK,, US |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE Owner name: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES , US Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; QIMONDA AG, 81739 MUENCHEN, DE Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, QIMONDA AG, , US Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNER: INTERNATIONAL BUSINESS MACHINES, QIMONDA AG, , US |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US Owner name: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES , US Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US Owner name: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, US Free format text: FORMER OWNERS: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE; INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US |
|
R081 | Change of applicant/patentee |
Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: INTERNATIONAL BUSINESS MACHINES CORP., ARMONK, N.Y., US; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR |
|
R082 | Change of representative |
Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R081 | Change of applicant/patentee |
Owner name: GLOBALFOUNDRIES INC., KY Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR Owner name: SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, KR Free format text: FORMER OWNERS: GLOBALFOUNDRIES US 2 LLC (N.D.GES.DES STAATES DELAWARE), HOPEWELL JUNCTION, N.Y., US; SAMSUNG ELECTRONICS CO., LTD., SUWON-SI, GYEONGGI-DO, KR |
|
R082 | Change of representative |
Representative=s name: RICHARDT PATENTANWAELTE PARTG MBB, DE |
|
R071 | Expiry of right |