DE10235251A1 - Integrierte Halbleiterschaltungseinrichtung - Google Patents

Integrierte Halbleiterschaltungseinrichtung

Info

Publication number
DE10235251A1
DE10235251A1 DE10235251A DE10235251A DE10235251A1 DE 10235251 A1 DE10235251 A1 DE 10235251A1 DE 10235251 A DE10235251 A DE 10235251A DE 10235251 A DE10235251 A DE 10235251A DE 10235251 A1 DE10235251 A1 DE 10235251A1
Authority
DE
Germany
Prior art keywords
chip
pads
integrated
circuit chip
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10235251A
Other languages
English (en)
Inventor
Yasuo Moriguchi
Shintaro Mori
Fumihiko Terayama
Hirokazu Komoriya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10235251A1 publication Critical patent/DE10235251A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01037—Rubidium [Rb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

Eine integrierte Halbleiterschaltungseinrichtung umfasst zwei integrierte Halbleiterschaltungschips (20, 30), die jeweils eine Vielzahl von Pads (40a-40e, 41a-41e und 42a-42d), eine Vielzahl von um die Anordnungen der integrierten Halbleiterschaltungschips vorgesehenen Zuleitungen (50a-50d) und eine Vielzahl von Bondleitungen (60a-60e und 61a-61d) aufweisen. Die Vielzahl der Bondleitungen ist in der Weise als Verbindung vorgesehen, dass ein integrierter Halbleiterschaltungschip (30) nicht überspannt wird und dass eine Verdrahtung zwischen den Pads (40a-40e) des anderen integrierten Halbleiterschaltungschips (20) und den Zuleitungen (50a-50d) ermöglicht wird.

Description

  • Die vorliegende Erfindung betrifft eine integrierte Halbleiterschaltungseinrichtung eines Systembausteins (SIP, System In a Package, System in einer Bausteinfassung) unter Verwendung von integrierten Halbleiterschaltungschips mit zusätzlich hinzugefügten I/F-Funktionen (Interfacefunktionen, Schnittstellenfunktionen).
  • Fig. 18 ist eine Draufsicht auf eine integrierte Halbleiterschaltungseinrichtung (Beispiel 1 gemäß dem Stand der Technik) eines bekannten Systembausteins (SIP). In der Figur bezeichnet Bezugszeichen 10 ein Bondingpad (bonding pad, Anschlusspad zum Bonden), Bezugszeichen 20 einen integrierten Halbleiterschaltungschip A (Chip A), der auf dem Bondingpad 10 angeordnet ist, und Bezugszeichen 35 bezeichnet einen integrierten Halbleiterschaltungschip B (Chip B) einschließlich der I/F-Funktionen (Interfacefunktionen, Schnittstellenfunktionen), der jeweils auf dem Bondingpad 10 angeordnet ist. Die Bezugszeichen 40a-40e und 43a-43e bezeichnen jeweils Pads des Chips A 20, und es bezeichnen jeweils die Bezugszeichen 41a-41e und 42a-42d Pads des Chips B 35. Die Bezugszeichen 50a-50f und 51a-51i bezeichnen jeweils Zuleitungen (Gehäusezuleitungen), die um das Bondingpad 10 angeordnet sind. Die Bezugszeichen 60b, 60d und 60e bezeichnen jeweils Bondleitungen zur Verbindung des Chips A 20 und des Chips B 35 oder der Zuleitungen 50a-50f. Die Bezugszeichen 62a, 62b, 62d und 62f bezeichnen jeweils Bondleitungen zum Verbinden des Chips A 20 und der Zuleitungen 51a-51i. Die Bezugszeichen 61a-61d bezeichnen jeweils Bondleitungen zum Verbinden des Chips B 35 und der Zuleitungen 50a-50f.
  • Nachstehend wird die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung beschrieben.
  • Die Bondleitungen 62b und 62d verbinden jeweils die Pads 43a und 43b des Chips A 20 und der Leitungen 51b und 51d. Die Bondleitungen 61a, 61b, 61c und 61d verbinden jeweils die Pads 42a, 42b, 42c und 42d des Chips B 35 mit den Zuleitungen 50a, 50c, 50d und 50e. Die Bondleitung 60d verbindet das Pad 40d des Chips A 20 mit dem Pad 41d des Chips B 35. Da diese Bondleitungen 62b, 62d, 61a, 61b, 61c, 61d und 60d diejenigen sind zur Bereitstellung einer Verbindung zwischen benachbarten Pads und den Leitungen oder zwischen benachbarten Pads, sind diese nicht in der Weise verdrahtet, dass sie den Chip A 20 oder den Chip B 35 überspannen.
  • Andererseits sind die Bondleitungen 60b und 60e jeweils vorgesehen zur Verbindung der Pads 40b und 40e des Chips A 20 mit den Zuleitungen 50b und 50f, und die Bondleitungen 62a und 62f sind jeweils vorgesehen zur Verbindung der Pads 40a und 40c des Chips A 20 mit den Zuleitungen 51a und 51f. Da diese Bondleitungen 60b, 60e, 62a und 62f vorgesehen sind für eine Verbindung zwischen nicht benachbarten Pads und Leitungen, sind diese entsprechend verdrahtet und erstrecken sich über den Chip A 20 oder den Chip B 35.
  • Fig. 19 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung (Beispiel 2 gemäß dem Stand der Technik) eines bekannten Systembausteins (SIP, System In a Package). In der Figur bezeichnet Bezugszeichen 16 ein Bondingpad, Bezugszeichen 253 bezeichnet einen auf dem Bondingpad 16 angeordneten Chip A, und Bezugszeichen 254 bezeichnet jeweils einen auf dem Bondingpad 16 angeordneten Chip B. Die Bezugszeichen 311a-311h und 311p bezeichnen jeweils Pads des Chips A 253, und die Bezugszeichen 312i und 312j bezeichnen jeweils Pads des Chips B 254. Die Bezugszeichen 321a, 321c, 321e, 321g, 321i und 321j bezeichnen jeweils um das Bondingpad 16 angeordnete Signalleitungen, und die Bezugszeichen 322b, 322d, 322f, 322h und 322p bezeichnen jeweils Leistungszuführungszuleitungen. Die Bezugszeichen 361a und 361b bezeichnen jeweils Bondingpad-Festlegungsleitungen (Potenzial). Die Bezugszeichen 352a-352h, 353i und 353j bezeichnen jeweils Bondleitungen.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Die Signalleitungen 321a, 321c, 321e, 321g, 321i und 321j sind jeweils mit den Pads 311a, 311c, 311e und 311g des Chips A 253 und den Pads 312i und 312j des Chips B 254 mittels der Bondleitungen 352a, 352c, 352e, 352g, 353i und 353j verbunden. Die Leistungsversorgungszuleitungen 322b, 322d, 322f, 322h und 322p sind jeweils mit den Pads 311b, 311d, 311f, 311h und 311p des Chips A 253 mittels der Bondleitungen 352b, 352d, 352f, 352h und 352p verbunden. Das Bondingpad 16 ist mittels der Bondingpad- Festlegungsleitungen 361a und 361b fixiert.
  • Da die Pads 311b, 311d, 311f, 311h und 311p mit ihren entsprechenden Leistungsversorgungszuleitungen 322b, 322d, 322f, 322h und 322p verbunden sind und mit Leistung versorgt werden, werden Leistungsversorgungszuleitungen bereitgestellt, die identisch sind in der Anzahl zu den Pads und die entsprechend mit Leistung versorgt werden. Hierbei besteht ein Nachteil, dass im Falle des Aufbaus der bekannten integrierten Halbleiterschaltungseinrichtung gemäß dem vorstehenden Angaben eine weitere Verminderung der Chipgröße bei einer Vielzahl von angeordneten Chips auf Schwierigkeiten stößt bei der Verbindung der Bondleitungen zwischen den Pads eines Chips und den Leitungen (Gehäuseleitungen) an Positionen, bei welchen die Pads des Chips und die Leitungen nicht zueinander benachbart sind, wenn die Anzahl der Bondleitungen identisch oder vergrößert ist, wobei dies einer Verminderung der Chinnröße entgegenwirkt.
  • Es tritt ferner ein Nachteil dahingehend auf, dass eine weitere Verminderung der Chipgröße bei der Anordnung (Montage) einer Vielzahl von Chips auf Schwierigkeiten stößt bei der Bereitstellung einer stabilen Leistungszuführung an Positionen, wo die Pads eines Chips und die Zuleitungen (Gehäuseleitungen) nicht zueinander benachbart sind, wenn die Anzahl der Bondleitungen identisch oder vergrößert ist, so dass dies einer Verminderung der Chipgröße entgegenwirkt. Es tritt ferner ein Nachteil dahingehend auf, dass bei einer Vielzahl von zueinander benachbart angeordneten Chips der Einfluss der Temperatur der jeweiligen Chips infolge der Wärmeabgabe der Chips nicht vermieden werden kann. Wird die Chipgröße weiter vermindert, dann müssen die Bedingungen einer Temperaturverteilung innerhalb des Chips bewirken, dass der vorstehende Einfluss der Temperatur auf die jeweiligen Chips berücksichtigt wird.
  • Der Erfindung liegt daher die Aufgabe zugrunde, eine integrierte Halbleiterschaltungseinrichtung der eingangs genannten Art derart auszugestalten, dass sie auf einfache und verlässliche Weise Bondleitungen zwischen den Pads und den Zuleitungen (Gehäuseleitungen) ermöglicht.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiterschaltungseinrichtung derart auszugestalten, dass in stabiler Weise eine Leistung zugeführt werden kann.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine integrierte Halbleiterschaltungseinrichtung derart auszugestalten, dass verstärkt die Bedingung der Temperaturverteilung innerhalb des Chips berücksichtigt werden kann.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung ist eine integrierte Halbleiterschaltungseinrichtung vorgesehen mit zumindest zwei integrierten Halbleiterschaltungschips, die jeweils eine Vielzahl von Pads, eine Vielzahl von um die Anordnung der integrierten Halbleiterschaltungschips angeordneten Zuleitungen (Gehäuseleitungen) und eine Vielzahl von Bondleitungen aufweist, wobei die Vielzahl der Bondleitungen in der Weise verbunden wird, dass ein integrierter Halbleiterschaltungschip nicht überspannt wird und dass eine Leitungsverbindung ermöglicht wird zwischen den Pads der anderen integrierten Schaltungschips und den Zuleitungen.
  • Somit kann eine Verdrahtung mit langen, sich über einen integrierten Halbleiterschaltungschip erstreckenden Bondleitungen beseitigt werden, und elektrische Verbindungen der Bondleitungen zwischen den Pads und den Zuleitungen können auf einfache und verlässliche Weise bereitgestellt werden.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine integrierte Halbleiterschaltungseinrichtung bereitgestellt mit einem integrierten Halbleiterschaltungschip, der eine Vielzahl von Pads, eine Vielzahl von um den integrierten Halbleiterschaltungschip angeordneten Zuleitungen und zwei Bondleitungen aufweist zur Verbindung einer Zuleitung der Vielzahl der Zuleitungen zu den beiden Pads der Vielzahl der Pads.
  • Da somit eine Verdrahtungsverbindung besteht zwischen einer Zuleitung und zwei Pads, kann die Anzahl der zu verwendenden Zuleitungen vermindert werden.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung ist eine integrierte Halbleiterschaltungseinrichtung vorgesehen mit einem integrierten Halbleiterschaltungschip, der eine Vielzahl von Pads, eine Vielzahl von um den integrierten Halbleiterschaltungschip angeordneten Zuleitungen und einen Bonddraht aufweist zur Verbindung zwischen Leistungsversorgungen (Einrichtungen), die innerhalb des integrierten Halbleiterschaltungschips liegen.
  • Somit kann eine Leistungszuführungsverbesserung zwischen den Leistungsversorgungen erreicht werden, und die Fläche eines Leistungsversorgungsverdrahtungsbereichs kann vermindert werden zur Gesamtverminderung der Fläche des integrierten Halbleiterschaltungschips.
  • Gemäß einem vierten Aspekt der vorliegenden Erfindung ist eine integrierte Halbleiterschaltungseinrichtung vorgesehen mit einem integrierten Halbleiterschaltungschip, der eine Vielzahl von Pads, eine Zuleitung oder eine Vielzahl von um die Anordnung des integrierten Halbleiterschaltungschips angeordneten Zuleitungen und eine Vielzahl von Bondleitungen aufweist. Zumindest eine Zuleitung der Vielzahl der Zuleitungen ist mit zwei oder mehreren Pads aus der Vielzahl der Pads durch entsprechende Bondleitungen aus der Vielzahl der Bondleitungen verbunden.
  • Somit kann die Vielzahl der innerhalb eines integrierten Halbleiterschaltungschips angeordneten Pads mit Leistung versorgt werden.
  • Gemäß einem fünften Aspekt der vorliegenden Erfindung wird eine integrierte Halbleiterschaltungseinrichtung bereitgestellt mit einem integrierten Halbleiterschaltungschip, der eine Vielzahl von Pads und eine Vielzahl von Temperatursensoren aufweist zum Messen einer Temperaturverteilung innerhalb des integrierten Halbleiterschaltungschips.
  • Somit wird eine Temperaturverteilung innerhalb des integrierten Halbleiterschaltungschips erkannt und geschätzt, wodurch die Größe des integrierten Halbleiterschaltungschips vermindert werden kann.
  • Erfindungsgemäß wird diese Aufgabe durch eine integrierte Halbleiterschaltungseinrichtung gemäß den beiliegenden Patentansprüchen gelöst.
  • In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung angegeben.
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher beschrieben.
  • Es zeigen:
  • Fig. 1 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem ersten Ausführungsbeispiel,
  • Fig. 2 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem zweiten Ausführungsbeispiel,
  • Fig. 3 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem dritten Ausführungsbeispiel,
  • Fig. 4 eine Schnittansicht entlang der Linie IV-IV von Fig. 3,
  • Fig. 5 eine Querschnittsansicht entlang der Linie V-V von Fig. 3,
  • Fig. 6 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem vierten Ausführungsbeispiel,
  • Fig. 7 eine Schnittansicht entlang der Linie VII-VII von Fig. 6,
  • Fig. 8 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem fünften Ausführungsbeispiel,
  • Fig. 9 eine Schnittansicht entlang der Linie IX-IX von Fig. 8,
  • Fig. 10 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem sechsten Ausführungsbeispiel,
  • Fig. 11 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem siebten Ausführungsbeispiel,
  • Fig. 12 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem achten Ausführungsbeispiel,
  • Fig. 13 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem neunten Ausführungsbeispiel,
  • Fig. 14 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem zehnten Ausführungsbeispiel,
  • Fig. 15 eine schematische Darstellung zur Veranschaulichung der integrierten Halbleiterschaltungseinrichtung gemäß dem zehnten Ausführungsbeispiel,
  • Fig. 16 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem elften Ausführungsbeispiel,
  • Fig. 17 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem zwölften Ausführungsbeispiel,
  • Fig. 18 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung (Beispiel 1 gemäß dem Stand der Technik) eines bekannten Systembausteins, und
  • Fig. 19 eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung (Beispiel 2 gemäß dem Stand der Technik) eines bekannten Systembausteins.
    • Erstes Ausführungsbeispiel
  • Fig. 1 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem ersten Ausführungsbeispiel. In Fig. 1 bezeichnet Bezugszeichen 1 eine integrierte Halbleiterschaltungseinrichtung. Bezugszeichen 10 bezeichnet ein Bondingpad (bonding pad, Anschlußfläche für Chips oder Bondleitungen), Bezugszeichen 20 bezeichnet einen integrierten Halbleiterschaltungschip A (Chip A), der auf dem Bondingpad 10 angeordnet ist, und Bezugszeichen 30 bezeichnet einen integrierten Halbleiterschaltungschip B (Chip B) einschließlich Interfacefunktionen (I/F- Funktionen, Schnittstellenfunktionen), die jeweils auf dem Bondingpad 10 angeordnet sind. Die Bezugszeichen 40a-40e bezeichnen jeweils Pads des Chips A 20, und die Bezugszeichen 41a-41e und 42a-42d bezeichnen jeweils Pads des Chips B 30. Bezugszeichen 50a-50d bezeichnen Zuleitungen (Baustein-Gehäuseleitungen), die auf dem Bondingpad 10 und um die Anordnung des Chips A 20 und des Chips B 30 vorgesehen sind. Die Bezugszeichen 60a-60e und 61a-61d bezeichnen jeweils Bondleitungen. Bezugszeichen 70a bezeichnet ein Verdrahtungselement, das die I/F-Funktion des Chips B 30 trägt, und Bezugszeichen 70b bezeichnet ein Treiberelement zur Durchführung der I/F-Funktion des Chips B 30, Bezugszeichen 70c bezeichnet ein Empfängerelement zur Durchführung der I/F-Funktion des Chips B 30, und Bezugszeichen 70 bezeichnet ein bidirektionales Pufferelement zur Durchführung der I/F-Funktion des Chips B 30.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Die Pads 40a, 40b, 40c, 40d und 40e des Chips A 20 sind jeweils mit den Pads 41a, 41b, 41c, 41d und 41e des Chips B 30 durch die Bondleitungen 60a, 60b, 60c, 60d und 60e verbunden. Die Pads 42a, 42b, 42c und 42d des Chips B 30 sind die jeweils mit den Zuleitungen 50a, 50b, 50c und 50d durch Bondleitungen 61a, 61b, 61c und 61d verbunden.
  • Das Verdrahtungselement 70a, das die I/F-Funktion durchführt, ist zwischen das Pad 41a und das Pad 42a des Chips B 30 verbunden. Das Treiberelement 40b zur Durchfährung der I/F-Funktion ist zwischen das Pad 41b und das Pad 42c des Chips B 30 angeordnet und verbunden. Das Empfängerelement 70c zur Durchführung der I/F-Funktion ist zwischen die Pads 41c und 42b des Chips B 30 geschaltet. Das bidirektionale Pufferelement 70d, das die I/F-Funktion durchführt, ist zwischen die Pads 41d und 41e des Chips B 30 und das Pad 42d desselben geschaltet.
  • In der integrierten Halbleiterschaltungseinrichtung 1 gemäß dem ersten Ausführungsbeispiel ist der Chip B 30 einschließlich der I/F-Funktion zwischen dem Chip A 20 und den Zuleitungen 50a-50d angeordnet und mit dem Chip A 20 und den Zuleitungen 50a-50d verdrahtet. Werden das Pad 40a des Chips A 20 und die Zuleitung 50a miteinander verbunden, dann sind diese über das Verdrahtungselement 70a des Chips B 30 verbunden. Werden das Pad 40b des Chips A 20 und die Zuleitung 50c miteinander verbunden, dann sind sie über das Treiberelement 70b des Chips B 30 verbunden. Sind das Pad 40c des Chips A 20 und die Zuleitung 50b miteinander verbunden, dann sind sie mittels des Empfängerelements 70c des Chips B 30 verbunden. Sind die Pads 40d und 40e des Chips A 20 und die Zuleitung 50d miteinander verbunden, dann sind sie verbunden über das direktionale Pufferelement 70d des Chips B 30.
  • Während das Treiberelement 70b und das Empfängerelement 70c des Chips B 30 vorgesehen sind für eine Überschneidung innerhalb des Chips B 30 in Fig. 1, dann sind jeweils das andere Verdrahtungselement 70a und das bidirektionale Pufferelement 70d vorgesehen für eine Überschneidung mit anderen Elementen. Während das Verdrahtungselement 70a, das Treiberelement 70b, das Empfängerelement 70c und das bidirektionale Pufferelement 70d als die I/F-Funktion (Schnittstellenfunktion) einzeln gemäß Fig. 1 bereitgestellt werden, kann jede der I/F-Funktionen zumindest einen Typ eines Elements aufweisen, das aus der Reihe dieser vier Typen ausgewählt wird.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Da das Pad 40a des Chips A 20 mit der Zuleitung 50a durch das Verdrahtungselement 70a des Chips B 30 verbunden ist, wird eine Übertragung eines Signals zwischen dem Pad 40a und der Zuleitung 50a (wenn es sich bei der Zuleitung 50a um eine Signalzuleitung handelt) oder die Zuführung von Leistung zwischen beiden Anschlüssen (wenn es sich bei der Zuleitung 50a um eine Leistungsversorgungszuleitung handelt) durchgeführt.
  • Da das Pad 40b des Chips A 20 mit der Anschlussleitung 50c über das Treiberelement 70b des Chips B 30 verbunden ist, wird ein an das Pad 40b ausgegebenes Signal zur Zuleitung 50c über das Treiberelement 70b ausgegeben.
  • Da das Pad 40c des Chips A 20 mit der Zuleitung 50b über das Empfängerelement 70c des Chips B 30 verbunden ist, wird ein an der Zuleitung 50b eingegebenes Signal an dem Pad 40c über das Empfängerelement 70c eingegeben.
  • Da die Pads 40d und 40e des Chips A 20 mit der Zuleitung 50d über das bidirektionale Pufferelement 70d des Chips B 30 verbunden sind, wird ein an dem Pad 40d ausgegebenes Signal über das bidirektionale Pufferelement 70d zu der Zuleitung 50d ausgegeben, während ein an der Zuleitung 50d eingegebenes Signal über das bidirektionale Pufferelement 70d zu dem Pad 40e eingegeben wird.
  • Gemäß der vorstehenden Beschreibung umfasst die integrierte Halbleiterschaltungseinrichtung des ersten Ausführungsbeispiels zumindest zwei integrierte Halbleiterschaltungschips (Chip A 20 und Chip B 30), die jeweils eine Vielzahl von Pads (Pads 40a-40e, 41a-41e und 42a-42d), eine Vielzahl von um die Anordnung der integrierten Halbleiterschaltungschips angeordneten Zuleitungen (Zuleitungen 50a-50d, Gehäusezuleitungen) und eine Vielzahl von Bondleitungen (Bondleitungen 60a-60e und 61a-61d) aufweisen. Die Vielzahl der Bondleitungen bildet in der Weise Verbindungen, dass ein integrierter Halbleiterschaltungschip (Chip B 30) nicht durch die Bondleitungen überspannt wird und wobei eine Verdrahtung zwischen den Pads (Pads 40a-40e) des anderen integrierten Halbleiterschaltungschips (Chip A 20) und den Zuleitungen (Zuleitungen 50a-50d) ermöglicht wird.
  • Ferner ist die integrierte Halbleiterschaltungseinrichtung 1 gemäß dem ersten Ausführungsbeispiel in der Weise aufgebaut, dass ein integrierter Halbleiterschaltungschip (Chip B 30) die I/F-Funktion zwischen dem anderen integrierten Halbleiterschaltungschip (Chip A 20) und den Zuleitungen (Zuleitungen 50a-50d) umfasst.
  • Ferner ist die integrierte Halbleiterschaltungseinrichtung gemäß dem ersten Ausführungsbeispiel in der Weise aufgebaut, dass jede der I/F-Funktionen zumindest ein Element umfasst, das ausgewählt wird aus der Gruppe der Elemente mit dem Verdrahtungselement 70a, dem Treiberelement 70b, dem Empfängerelement 70c und dem bidirektionalen Pufferelement 70d.
  • Gemäß dem ersten Ausführungsbeispiel entsprechend der vorstehenden Beschreibung wird eine vorteilhafte Wirkung in der Weise erzielt, dass eine elektrische Verdrahtung mit langen Bondleitungen, die sich über den Chip B 30 erstrecken (den Chip überspannen), vermieden werden können, und dass die zwischen dem Chip A 20 und den Zuleitungen 50a-50b angeordneten Leitungen einander kreuzen können, da der Chip A 20 und die Zuleitungen 50a-50d miteinander über den Chip B 30 einschließlich der I/F-Funktionen verbunden sind. Ferner wird eine vorteilhafte Wirkung erzielt, indem der Chip A 20 und die Zuleitungen 50a-50d miteinander über das Treiberelement 70b, das Empfängerelement 70c und das bidirektionale Pufferelement 70d verbunden sein können.
    • Zweites Ausführungsbeispiel
  • Fig. 2 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem zweiten Ausführungsbeispiel. In Fig. 2 bezeichnet Bezugszeichen 2 eine integrierte Halbleiterschaltungseinrichtung. Bezugszeichen 11 bezeichnet ein Bondingpad (bonding pad), Bezugszeichen 21 bezeichnet einen integrierten Halbleiterschaltungschip A (Chip A), der auf dem Bondingpad 11 angeordnet ist, Bezugszeichen 80 bezeichnet einen integrierten Halbleiterschaltungschip (I/F-Chip) einschließlich der Schnittstellenfunktionen (I/F-Funktionen), wobei der Chip auf dem Bondingpad 11 angeordnet ist, und Bezugszeichen 31 bezeichnet einen integrierten Halbleiterschaltungschip (Chip B), der zwischen Teilen angeordnet ist, in denen die I/F-Funktionen des I/F-Chips 80 jeweils vorgesehen sind. Die Bezugszeichen 90a-90d bezeichnen jeweils Pads des Chips A 21, die Bezugszeichen 91a-91d, 92a-e, 95a-95e und 96a-96d bezeichnen jeweils Pads des I/F-Chips 80, und die Bezugszeichen 93a-93e und 94a-94e bezeichnen jeweils Pads des Chips B 31. Bezugszeichen 100a-100d bezeichnen jeweils Zuleitungen, die um die Anordnung des Chips A 21 und des 1/F-Chips 80 auf dem Bondingpad 11 angeordnet sind.
  • Bezugszeichen 110a-110d, 111a-111e und 112a-112e sowie 113a-113d bezeichnen jeweils Bondleitungen. Bezugszeichen 120a und 121a bezeichnen jeweils Verdrahtungselemente zur Durchführung der I/F-Funktionen des I/F-Chips 80.
  • Bezugszeichen 120b und 121b bezeichnen jeweils Treiberelemente zur Durchführung der I/F-Funktionen des I/F-Chips 80. Bezugszeichen 120c und 121c bezeichnen jeweils Empfängerelemente zur Durchführung der I/F'- Funktionen des I/F-Chips 80. Bezugszeichen 120d und 121d bezeichnen jeweils bidirektionale Pufferelemente zur Durchführung der I/F-Funktionen des I/F-Chips 80.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Die Pads 90a, 90b, 90c und 90d des Chips A 21 sind jeweils mit den Pads 91a, 91b, 91c und 91d des I/F-Chips 80 durch Bondleitungen 110a, 110b, 110c und 110d verbunden. Die Pads 92a, 92b, 92c, 92d und 92e des I/F-Chips 80 sind jeweils mit den Pads 93a, 93b, 93c, 93d und 93e des Chips B 31 mittels der Bondleitungen 111a, 111b, 111c, 111d und 111e verbunden. Die Pads 94a, 94b, 94c, 94d und 94e des Chips B 31 sind jeweils mit den Pads 95a, 95b, 95c, 95d und 95e des I/F-Chips 80 mittels der Bondleitungen 112a, 112b, 112c, 112d und 112e verbunden. Die Pads 96a, 96b, 96c und 96d des I/F-Chips 80 sind jeweils mit den Zuleitungen 100a, 100b, 100c und 100d mittels der Bondleitungen 113a, 113b, 113c und 113d verbunden.
  • Die Verdrahtungselemente 120a und 121a, die die I/F- Funktionen durchführen, sind jeweils mit den Pads 91a und 92a des I/F-Chips 80 verbunden und zwischen den Pads 95a und 96a desselben geschaltet. Das Empfängerelement 120c und das Treiberelement 121b zur Durchführung der I/F-Funktionen sind jeweils zwischen die Pads 91b und 92c des I/F-Chips 80 geschaltet und zwischen die Pads 95b und 96c desselben geschaltet. Das Treiberelement 120b und das Empfängerelement 121c zur Durchführung der I/F-Funktionen sind jeweils zwischen die Pads 91c und 92b des I/F-Chips 80 und zwischen die Pads 95c und 96b desselben geschaltet. Das bidirektionale Pufferelement 120d und das bidirektionale Pufferelement 121d zur Durchführung der I/F-Funktionen sind jeweils zwischen das Pad 91d des I/F-Chips 80 und das Pad 92d und das Pad 92e desselben geschaltet und zwischen die Pads 95d und 95e des I/F-Chips 80 und das Pad 96d desselben geschaltet.
  • In der integrierten Halbleiterschaltungseinrichtung 2 gemäß dem zweiten Ausführungsbeispiel ist der I/F-Chip 80 zwischen dem Chip A 21 und den Zuleitungen 100a-100d angeordnet, und der Chip B 31 ist angeordnet zwischen Teilen, in denen die I/F-Funktionen des I/F-Chips 80 bereitgestellt werden für eine Verdrahtung zwischen dem Chip A 21 und dem Chip B 31 und zwischen dem Chip B 31 und den Zuleitungen 100a-100d. Werden das Pad 90a des Chips A 21 und das Pad 93a des Chips B 31 miteinander verbunden, dann sind diese mittels des Verdrahtungselements 120a des I/F-Chips 80 verbunden. Werden das Pad 94a des Chips B 31 und die Zuleitung 100 miteinander verbunden, dann werden diese mittels des Verdrahtungselements 121a des I/F-Chips 80 verbunden. Wird das Pad 90b des Chips A 21 und das Pad 93c des Chips B 31 miteinander verbunden, dann werden diese mittels des Empfängerelements 120c des I/F-Chips 80 verbunden. Werden das Pad 94b des Chips B 31 und die Zuleitung 100c miteinander verbunden, dann werden diese verbunden mittels des Treiberelements 121b des I/F-Chips 80. Werden das Pad 90c des Chips A 21 und das Pad 93b des Chips B 31 miteinander verbunden, dann werden diese mittels des Treiberelements 120b des I/F-Chips 80 verbunden. Werden das Pad 94c des Chips B 31 und die Zuleitung 100b miteinander verbunden, dann werden diese mittels des Empfängerelements 121c des I/F-Chips 80 verbunden. Werden das Pad 90d des Chips A 21 mit den Pads 93d und 93e des Chips B 31 miteinander verbunden, dann erfolgt die Verbindung mittels des bidirektionalen Pufferelements 120d des I/F-Chips 80. Werden das Pad 94d und 94e des Chips B 31 und die Zuleitung 100d miteinander verbunden, dann werden diese mittels des bidirektionalen Pufferelements 121d des I/F-Chips 80 verbunden.
  • Werden das Treiberelement 120b und das Empfängerelement 120c des I/F-Chips 80, und das Treiberelement 121b und das Empfängerelement 121c desselben jeweils bereitgestellt mit einer gegenseitigen Überschneidung innerhalb des I/F-Chips 80 in Fig. 2, können andere Verdrahtungselemente 120a und 121a und bidirektionale Pufferelemente 120d und 121d jeweils bereitgestellt werden mit einer Überschneidung mit anderen Elementen. Während die Verdrahtungselemente 120a und 121a, die Treiberelemente 120b und 121b, die Empfängerelemente 120c und 121c und die bidirektionalen Pufferelemente 120d und 121d jeweils vorgesehen sind als I/F-Funktionen gemäß Fig. 2, kann jede der I/F-Funktionen zumindest einen Typ eines Elements aufweisen, das aus der Gruppe mit diesen vier Elementen ausgewählt wird.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Da das Pad 94a des Chips B 31 mit seiner entsprechenden Zuleitung 100a über das Verdrahtungselement 121a des I/F- Chips 80 verbunden ist, erfolgt die Übertragung eines Signals zwischen dem Pad 94a und der Zuleitung 100 (wenn es sich bei der Zuleitung 100 um eine Signalzuleitung handelt) oder die Zuführung von Leistung zwischen beider (wenn es sich bei der Zuleitung 100a um eine Leistungsversorgungszuleitung handelt).
  • Da das Pad 94b des Chips B 31 mit seiner entsprechenden Zuleitung 100c über das Treiberelement 121b des I/F-Chips 80 verbunden ist, wird ein an dem Pad 94b ausgegebenes Signal zu der Zuleitung 100c über das Treiberelement 121b ausgegeben.
  • Da das Pad 94c des Chips B 31 mit seiner entsprechenden Zuleitung 100b über das Empfängerelement 121c des I/F-Chips 80 verbunden ist, wird ein an der Zuleitung 100b eingegebenes Signal an dem Pad 94c über das Empfängerelement 121c eingegeben.
  • Da das Pad 94d und das Pad 94e des Chips B 31 mit der zugehörigen Zuleitung 100d über das bidirektionale Pufferelement 121d des I/F-Chips 80 verbunden sind, wird ein an dem Pad 94d ausgegebenes Signal bei der Zuleitung 100d über das bidirektionale Pufferelement 121d ausgegeben, während ein an der Zuleitung 100d eingegebenes Signal an dem Pad 94e über das bidirektionale Pufferelement 121d eingegeben wird.
  • Da das Pad 93a des Chips B 31 mit seinem entsprechenden Pad 90a des Chips A 21 über das Verdrahtungselement 120a des I/F-Chips 80 verbunden ist, wird eine Übertragung eines Signals zwischen dem Pad 93a und 90a (wenn es sich bei dem Pad 93a um ein Signalpad handelt) oder die Zuführung von Leistung zwischen beiden (wenn es sich bei dem Pad 93a um ein Leistungsversorgungspad handelt) durchgeführt.
  • Da das Pad 93b des Chips B 31 mit dem entsprechenden Pad 90c des Chips A 21 über das Treiberelement 120b des I/F- Chips 80 verbunden ist, wird ein an dem Pad 93b ausgegebenes Signal dem Pad 90c über das Treiberelement 120b zugeführt.
  • Da das Pad 93c des Chips B 31 mit seinem entsprechenden Pad 90b des Chips A 21 über das Empfängerelement 120c des I/F- Chips 80 verbunden ist, wird ein an dem Pad 90b ausgegebenes Signal dem Pad 93c über das Empfängerelement 120c zugeführt.
  • Da die Pads 93d und 93e des Chips B 31 mit ihrem entsprechenden Pad 90d des Chips A 21 über das bidirektionale Pufferelement 120d des I/F-Chips 80 verbunden sind, wird ein an dem Pad 93d ausgegebenes Signal dem Pad 90d über das bidirektionale Pufferelement 120d zugeführt, während ein an dem Pad 90d ausgegebenes Signal dem Pad 93e über das bidirektionale Pufferelement 120d zugeführt wird.
  • Gemäß der vorstehenden Beschreibung umfasst die integrierte Halbleiterschaltungseinrichtung 2 gemäß dem zweiten Ausführungsbeispiel zwei integrierte Halbleiterschaltungschips (Chip A 21 und Chip B 31), die jeweils eine Vielzahl von Pads (Pads 90a-90d, Pads 93a-93e und Pads 94a-94e), eine Vielzahl von um die Anordnung der integrierten Halbleiterschaltungschips angeordneten Zuleitungen (Zuleitungen 100a-100d) und eine Vielzahl von Bondleitungen (Bondleitungen 111a-111e, 112a-112e und 113a-113d) aufweisen. Die Vielzahl der Bondleitungen ist in der Weise als Verbindung angeordnet, dass ein integrierter Halbleiterschaltungschip (Chip B 31) nicht überspannt wird und eine Verdrahtung zwischen den Pads (Pads 90a-90d) des anderen integrierten Halbleiterschaltungschips (Chip A 21) und den Zuleitungen (Zuleitungen 100a-100d) ermöglicht wird.
  • Die integrierte Halbleiterschaltungseinrichtung 2 gemäß dem zweiten Ausführungsbeispiel umfasst ferner einen dritten integrierten Halbleiterschaltungschip (I/F-Chip 80), der vorgesehen ist mit einer Vielzahl von Pads (Pads 91-91d, 92a-92e, 95a-95e und 96a-96d). Der dritte integrierte Halbleiterschaltungschip (I/F-Chip 80) umfasst I/F- Funktionen zwischen dem anderen integrierten Halbleiterschaltungschip (Chip A 21) und dem einen integrierten Halbleiterschaltungschip (Chip B 31), sowie die I/F-Funktionen zwischen dem einen integrierten Halbleiterschaltungschip (Chip B 31) und den Zuleitungen (Zuleitungen 100a-100d).
  • Ferner ist die integrierte Halbleiterschaltungseinrichtung 2 gemäß dem zweiten Ausführungsbeispiel in der Weise aufgebaut, dass jede der I/F-Funktionen zumindest ein Element umfasst, das aus der Gruppe der Verdrahtungselemente (120a und 121a), der Treiberelemente (120b und 121b), der Empfängerelemente (120c und 121c) und der bidirektionalen Pufferelemente (120d und 121d) ausgewählt wird.
  • Gemäß dem zweiten Ausführungsbeispiel entsprechend der vorstehenden Beschreibung wird eine vorteilhafte Wirkung in der Weise erzielt, dass die elektrische Verdrahtung von längeren Bondleitungen, die den Chip B 31 überspannen, beseitigt werden können, wenn der Chip A 21 und die Verbindungsleitungen 100a-100d verbunden werden, und es können die zwischen dem Chip A 21 und den Zuleitungen 100a-100d ebenfalls miteinander kreuzen, da der Chip A 21 und der Chip B 31, und der Chip B 31 und die Zuleitungen 100a-100d jeweils miteinander über den I/F-Chip 80 einschließlich der I/F-Funktionen verbunden sind. Eine vorteilhafte Wirkung wird ebenfalls dadurch erhalten, dass der Chip A 21 und die Zuleitungen 100a-100d miteinander über die Treiberelemente 120b und 121b, die Empfängerelemente 120c und 121c und die bidirektionalen Pufferelemente 120d und 121d verbunden werden können. Werden ferner der Chip B 31 und der Chip A 21 miteinander verbunden, und werden der Chip B 31 und die Zuleitungen 100a-100d miteinander verbunden, dann können elektrische Verdrahtungen mit langen Bondleitungen, die sich über den I/F-Chip 80 erstrecken, beseitigt werden, und die zwischen dem Chip B 31 und dem Chip A 21 und zwischen dem Chip B 31 und den Zuleitungen 100a-100d liegenden Leitungsverbindungen können einander ebenfalls kreuzen. Es wird ferner eine vorteilhafte Wirkung erzeugt, indem der Chip B 31 und der Chip A 21, und der Chip B 31 und die Zuleitungen 100a-100d jeweils miteinander verbunden werden können über die Treiberelemente 120b und 121b, die Empfängerelemente 120c und 121c und die bidirektionalen Pufferelemente 120d und 121d.
    • Drittes Ausführungsbeispiel
  • Fig. 3 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem dritten Ausführungsbeispiel. Fig. 4 ist eine Schnittansicht entlang der Linie IV-IV von Fig. 3, und Fig. 5 ist eine Schnittansicht entsprechend der Linie V- V von Fig. 3. In Fig. 4 bezeichnet Bezugszeichen 3 eine integrierte Halbleiterschaltungseinrichtung. Bezugszeichen 12 bezeichnet ein Bondingpad (bonding pad), Bezugszeichen 22 bezeichnet einen integrierten Halbleiterschaltungschip A (Chip A), der auf dem Bondingpad 12 angeordnet ist, Bezugszeichen 81 bezeichnet einen integrierten I/F- Halbleiterschaltungschip (I/F-Chip) einschließlich Schnittstellenfunktionen (Interfacefunktionen, I/F- Funktionen), wobei der I/F-Chip auf dem Bondingpad 12 angeordnet ist, Bezugszeichen 32 bezeichnet einen integrierten Halbleiterschaltungschip B (Chip B), der auf dem I/F-Chip 81 angeordnet ist, und Bezugszeichen 130 bezeichnet einen in der Höhe anpassbaren (bzw. einstellbaren) integrierten Halbleiterschaltungschip (Höhenanpassungschip) einschließlich Schnittstellenfunktionen (I/F-Funktionen), der auf dem I/F- Chip 81 angeordnet ist. Bezugszeichen 140a-140j bezeichnen Pads des Chips A 22, Bezugszeichen 141a-141e und 142a-142d bezeichnen Pads des Höhenanpassungschips 130, und Bezugszeichen 141f-141j und 142f-142j bezeichnen Pads des Chips B 32. Bezugszeichen 150a-150d und 150f-150j bezeichnen jeweils um die Anordnungen des Chips A 22 und des I/F-Chips 81 vorgesehene Zuleitungen (Gehäuseleitungen), die auf dem Bondingpad 12 angeordnet sind. Bezugszeichen 160a-160j, 161a-161d und 161f-161j bezeichnen jeweils Bondleitungen. Bezugszeichen 170a bezeichnet ein Verdrahtungselement zur Durchführung einer I/F-Funktion des Höhenanpassungschips 130. Bezugszeichen 170b bezeichnet ein Treiberelement zur Durchführung einer I/F-Funktion des Höhenanpassungschips 130. Bezugszeichen 170c bezeichnet ein Empfängerelement zur Durchführung einer I/F-Funktion des Höhenanpassungschips 130. Bezugszeichen 170d bezeichnet ein bidirektionales Pufferelement zur Durchführung einer I/F-Funktion des Höhenanpassungschips 130.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Die Pads 140a, 140b, 140c, 140d und 140e des Chips A 22 sind jeweils mit den Pads 141a, 141b, 141c, 141d und 141e des Höhenanpassungschips 130 durch die jeweiligen Bondleitungen 160a, 160b, 160c, 160d und 160e verbunden. Di2 Pads 142a, 142b, 142c und 142d des Höhenanpassungschips 130 sind jeweils mit den Zuleitungen 150a, 150b, 150c und 150d durch Bondleitungen 161a, 161b, 161c und 161d verbunden. Die Pads 141a-141e und 142a-142d des Höhenanpassungschips 130 sind jeweils bei einer derartigen Höhe angeordnet, so dass sie bündig sind (fluchten) mit den Pads 140a-140e des Chips A 22. Die Pads 140f, 140g, 140h, 140i und 140j des Chips A 22 sind jeweils mit den Pads 141f, 141g, 141h, 141i und 141j des Chips B 32 durch Bondleitungen 160f, 160g, 160h, 160i und 160j verbunden. Die Pads 142f, 142g, 142h, 142i und 142j des Chips B 32 sind jeweils mit den Zuleitungen 150f, 150g, 150h, 150i und 150j durch Bondleitungen 161f, 161g, 161h, 161i und 161j verbunden.
  • Das Verdrahtungselement 170a zur Durchführung der I/F- Funktion ist zwischen das Pad 141a und das Pad 142a des Höhenanpassungschips 130 geschaltet. Das Treiberelement 170b zur Durchführung der I/F-Funktion ist zwischen das Pad 141b und das Pad 142c des Höhenanpassungschips 130 geschaltet. Das Empfängerelement 170c zur Durchführung der I/F-Funktion ist zwischen das Pad 141c und das Pad 142b des Höhenanpassungschips 130 geschaltet. Das bidirektionale Pufferelement 170d zur Durchführung der I/F-Funktion ist zwischen das Pad 141d und das Pad 141e des Höhenanpassungschips 130 und das Pad 142d desselben geschaltet.
  • In der integrierten Halbleiterschaltungseinrichtung 3 gemäß dem dritten Ausführungsbeispiel ist der Höhenanpassungs- I/F-Chip 130 auf dem I/F-Chip 81 vorgesehen und zwischen dem Chip A 22 und den Zuleitungen 150a-150d angeordnet zur Bereitstellung einer Verdrahtung zwischen dem Chip A 22 und den Zuleitungen 150a-150d. Ferner ist der Chip B 32 in einem Bereich angeordnet, in welchem der Höhenanpassungs- I/F-Chip 130 des I/F-Chips 81 nicht angeordnet ist. Werden das Pad 140a des Chips A 22 und die Zuleitung 150a miteinander verbunden, dann werden diese mittels des Verdrahtungselements 170a des Höhenanpassungs-I/F-Chips 130 verbunden. Werden das Pad 140b des Chips A 22 und die Zuleitung 150c miteinander verbunden, dann werden diese mittels des Treiberelements 170b des Höhenanpassungs-I/F- Chips 130 verbunden. Werden das Pad 140c des Chips A 22 und die Zuleitung 150d miteinander verbunden, dann werden diese mittels des bidirektionalen Pufferelements 170d des Höhenanpassungs-I/F-Chips 130 verbunden.
  • Während das Treiberelement 170b und das Empfängerelement 170c des Höhenanpassungs-I/F-Chips 130 vorgesehen sind für eine Überschneidung miteinander innerhalb des Höhenanpassungs-I/F-Chips 130 in Fig. 3, können ein anderes Verdrahtungselements 170a und ein anderes bidirektionales Pufferelement 170d vorgesehen sein für eine jeweilige Überschneidung mit anderen Elementen. Während das Verdrahtungselement 170a, das Treiberelement 170b, das Empfängerelement 170c und das bidirektionale Pufferelement 170d einzeln als die I/F-Funktion in Fig. 3 vorgesehen sind, kann jede der I/F-Funktionen zumindest einen Typ des Elements umfassen, das ausgewählt wurde aus der Gruppe dieser vier Typen von Elementen.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Da das Pad 140a des Chips A 22 mit seiner entsprechenden Zuleitung 150a über das Verdrahtungselement 170a des Höhenanpassungs-I/F-Chips 130 verbunden ist, wird eine Übertragung eines Signals zwischen dem Pad 140a und der Zuleitung 150a (wenn es sich bei der Zuleitung 150a um eine Signalzuleitung handelt) oder die Leistungszufuhr zwischen beiden (wenn es sich bei der Zuleitung 150a um eine Leistungsversorgungszuleitung handelt) durchgeführt.
  • Da das Pad 140b des Chips A 22 mit seiner entsprechenden Zuleitung 150c über das Treiberelement 170b des Höhenanpassungs-I/F-Chips 130 verbunden ist, wird ein an dem Pad 140b ausgegebenes Signal zu der Zuleitung 150c über das Treiberelement 170b ausgegeben.
  • Da das Pad 140c des Chips A 22 mit seiner entsprechenden Zuleitung 150b über das Empfängerelement 170c des Höhenanpassungs-I/F-Chips 130 verbunden ist, wird ein an der Zuleitung 150b eingegebenes Signal zu dem Pad 140c über das Empfängerelement 170c eingegeben.
  • Da die Pads 140d und 140e des Chips A 22 mit ihrer entsprechenden Zuleitung 150d über das bidirektionale Pufferelement 170d des Höhenanpassungs-I/F-Chips 130 verbunden sind, wird ein an dem Pad 140d ausgegebenes Signal zu der Zuleitung 150d über das bidirektionale Pufferelement 170d ausgegeben, während ein an der Zuleitung 150d eingegebenes Signal zu dem Pad 140e über das bidirektionale Pufferelement 170d eingegeben wird.
  • Gemäß der vorstehenden Beschreibung umfasst die integrierte Halbleiterschaltungseinrichtung 3 gemäß dem dritten Ausführungsbeispiel zwei integrierte Halbleiterschaltungschips (Chip A 22 und Chip B 32), die jeweils eine Vielzahl von Pads (Pads 140a-140j, 141f-141j, und 142f-142j), eine Vielzahl von Zuleitungen (Zuleitungen 150a-150j), die um die integrierten Halbleiterschaltungschips angeordnet sind, und eine Vielzahl von Bondleitungen (Bondleitungen 160a-160j, 161a-161d und 161f-161j) aufweisen. Die Vielzahl der Bondleitungen wird als eine Vielzahl von Verbindungen derart ausgebildet, dass die Verbindungen einen integrierten Halbleiterschaltungschip (Chip B 32) nicht überspannen bzw. sich nicht über diesen erstrecken, und dass sie eine Verdrahtung ermöglichen zwischen den Pads (Pads 140a-140j) des anderen integrierten Halbleiterschaltungschips (Chip A 22) und den Zuleitungen (Zuleitungen 150a-150d).
  • Ferner umfasst die integrierte Halbleiterschaltungseinrichtung 3 gemäß dem dritten Ausführungsbeispiel einen dritten integrierten Halbleiterschaltungschip (I/F-Chip 81), der unter dem einen integrierten Halbleiterschaltungschip (Chip B 32) angeordnet ist, und einen integrierten Halbleiterschaltungschip (Höhenanpassungschip 130), der eine Vielzahl von Pads (Pads 141a-141e und 142a-142d) aufweist und der auf dem dritten integrierten Halbleiterschaltungschip (I/F-Chip 81) angeordnet ist, um benachbart zu dem einen integrierten Halbleiterschaltungschip (Chip B 32) zu sein. Der integrierte Halbleiterschaltungschip zur Höhenanpassung (Höhenanpassungschip 130) umfasst I/F-Funktionen zwischen den anderen integrierten Halbleiterschaltungschips (Chip A 22) und den Zuleitungen (Zuleitungen 150a-150d). Die Vielzahl der Pads (Pads 141a-141e und 142a-142d) des integrierten Halbleiterschaltungschips zur Höhenanpassung (Höhenanpassungschip 130) sind jeweils auf derselben Ebene als eine Vielzahl von Pads (Pads 140a-140j) des anderen integrierten Halbleiterschaltungschips (Chip A 22) angeordnet.
  • Ferner ist die integrierte Halbleiterschaltungseinrichtung 3 gemäß dem dritten Ausführungsbeispiel in der Weise aufgebaut, dass jede der I/F-Funktionen zumindest ein Element umfasst, das ausgewählt wird aus der Gruppe des Verdrahtungselements 170a, des Treiberelements 170b, des Empfängerelements 170c und des bidirektionalen Pufferelements 170d.
  • Gemäß dem vorstehend beschriebenen dritten Ausführungsbeispiel wird, da der Chip A 22 und die Zuleitungen 150a-150d über den Höhenanpassungschip 130 einschließlich der I/F-Funktionen, der auf dem I/F-Chip 81 benachbart zu dem Chip B 32 angeordnet ist, verbunden sind, die vorteilhafte Wirkung erzielt, dass die elektrische Verdrahtung mit langen Bondleitungen, die sich über den Chip B 32 erstrecken, beseitigt werden kann, wenn der Chip A 22 und die Zuleitungen 150a-150d verbunden werden, und es können die zwischen dem Chip A 22 und den Zuleitungen 150a-150d liegenden Leitungen ebenfalls einander kreuzen. Eine vorteilhafte Wirkung wird ferner dadurch erzielt, dass der Chip A 22 und die Zuleitungen 150a-150d miteinander verbunden werden können über das Treiberelement 170b, das Empfängerelement 170c und das bidirektionale Pufferelement 170d. Ferner wird eine vorteilhafte Wirkung dadurch erzeugt, dass die Verdrahtung in einfacher Weise ausgeführt werden kann, da die Pads 141a-141e und 142a-142d des Höhenanpassungschips 130 bündig zu den Pads 140a-140j des Chips A 22 angeordnet sind.
    • Viertes Ausführungsbeispiel
  • Fig. 6 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem vierten Ausführungsbeispiel. Fig. 7 zeigt eine Schnittansicht entlang der Linie VII-VII von Fig. 6 und zeigt ebenfalls Elemente des Aufbaus oder Komponenten, die in der Schnittansicht entlang der Linie VIIa-VIIa gemäß Fig. 6 auftreten zur verständlicheren Darstellung des Aufbaus der integrierten Halbleiterschaltungseinrichtung. In Fig. 6 bezeichnet Bezugszeichen 4 eine integrierte Halbleiterschaltungseinrichtung. Bezugszeichen 13 bezeichnet ein Bondingpad (bonding pad), Bezugszeichen 23 bezeichnet einen integrierten Halbleiterschaltungschip A (Chip A), der auf dem Bondingpad 13 angeordnet ist, Bezugszeichen 82 bezeichnet einen auf dem Bondingpad 13 angeordneten integrierten Halbleiterschaltungschip (I/F- Chip) einschließlich Schnittstellenfunktionen (I/F- Funktionen, Interfacefunktionen), und Bezugszeichen 33 bezeichnet einen integrierten Halbleiterschaltungschip B (Chip B), der auf dem I/F-Chip 82 angeordnet ist. Die Bezugszeichen 180a-180h bezeichnen Pads des Chips A 23, Bezugszeichen 181a, 181c, 181e, 181g, 181h, 184a, 184c, 184e und 184g bezeichnen Pads des I/F-Chips 82, und Bezugszeichen 182b, 182d, 182f, 183b, 183d und 183f bezeichnen Pads des Chips B 33. Bezugszeichen 190a-190g bezeichnen jeweils Zuleitungen (Gehäuseleitungen), die auf dem Bondingpad 13 und um die Anordnung des Chips A 23 und des I/F-Chips 82 angeordnet sind. Bezugszeichen 200a-200h und 201a-201g bezeichnen jeweils Bondleitungen.
  • Bezugszeichen 210a bezeichnet ein Verdrahtungselement zur Durchführung einer I/F-Funktion des I/F-Chips 82.
  • Bezugszeichen 210b bezeichnet ein Treiberelement zur Durchführung einer I/F-Funktion des I/F-Chips 82.
  • Bezugszeichen 210c bezeichnet ein Empfängerelement zur Durchführung einer I/F-Funktion des I/F-Chips 82.
  • Bezugszeichen 210d bezeichnet ein bidirektionales Pufferelement zur Durchführung einer I/F-Funktion des I/F- Chips 82.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Die Pads 180a, 180c, 180e, 180g und 180h des Chips A 23 sind jeweils mit den Pads 181a, 181c, 181e, 181g und 181h des I/F-Chips 82 mittels der Bondleitungen 200a, 200c, 200e, 200g und 200h verbunden. Die Pads 180b, 180d und 180f des Chips A 23 sind jeweils mit den Pads 182b, 182d und 182f des Chips B 33 mittels der Bondleitungen 200b, 200d und 200f verbunden. Die Pads 184a, 184c, 184e und 184g des I/F-Chips 82 sind jeweils mit den Zuleitungen 190a, 190c, 190e und 190g mittels der Bondleitungen 201a, 201c, 201e und 201g verbunden. Die Pads 183b, 183d und 183f des Chips B 33 sind jeweils mit den Zuleitungen 190b, 190d und 190f durch die Bondleitungen 201b, 201d und 201f verbunden.
  • Das Verdrahtungselement 210a zur Durchführung der I/F- Funktion ist mit dem Pad 181a und dem Pad 184a des I/F- Chips 82 verbunden. Das Treiberelement 210b zur Durchführung der I/F-Funktion ist mit dem Pad 181c und dem Pad 184e des I/F-Chips 82 verbunden. Das Empfängerelement 210c zur Durchführung der I/F-Funktion ist mit dem Pad 181e und dem Pad 184c des I/F-Chips 82 verbunden. Das bidirektionale Pufferelement 210d zur Durchführung der I/F- Funktion ist mit dem Pad 181g und dem Pad 181h des I/F- Chips 82 und mit dem Pad 184g desselben verbunden.
  • In der integrierten Halbleiterschaltungseinrichtung 4 gemäß dem vierten Ausführungsbeispiel ist der i/F-Chip 82 unter dem Chip B 33 angeordnet, der zwischen dem Chip A 23 und den Zuleitungen 190a-190g angeordnet ist zur Bildung einer Verdrahtung zwischen dem Chip A 23 und den Zuleitungen 190a-190g. Werden das Pad 180a des Chips A 23 und die Zuleitung 190a miteinander verbunden, dann werden diese mittels des Verdrahtungselements 210a des I/F-Chips 82 verbunden. Werden das Pad 180c des Chips A 23 und die Zuleitung 190e miteinander verbunden, dann werden diese mittels des Treiberelements 210b des I/F-Chips 82 verbunden. Werden das Pad 180e des Chips A 23 und die Zuleitung 190c miteinander verbunden, dann werden diese mittels des Empfängerelements 210c des I/F-Chips 82 verbunden. Werden die Pads 180g und 180h des Chips A 23 und die Zuleitung 190g miteinander verbunden, dann werden diese mittels des bidirektionalen Pufferelements 210d des I/F- Chips 82 verbunden.
  • Während das Treiberelement 210b und das Empfängerelement 210c des I/F-Chips 82 vorgesehen ist mit einer gegenseitigen Überschneidung innerhalb des I/F-Chips 82 gemäß Fig. 6, können das andere Verdrahtungselement 210a und das bidirektionale Pufferelement 210d vorgesehen sein zur jeweiligen Überschneidung mit anderen Elementen.
  • Während ferner das Verdrahtungselement 210a, das Treiberelement 210b, das Empfängerelement 210c und das bidirektionale Pufferelement 210d einzeln vorgesehen sind als die I/F-Funktionen in Fig. 6, kann jede der I/F- Funktionen zumindest einen Typ des Elements enthalten, ausgewählt aus einer Gruppe bestehend aus diesen vier Typen von Elementen.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Da das Pad 180a des Chips A 23 mit seiner zugehörigen Zuleitung 190a über das Verdrahtungselement 210a des I/F- Chips 82 verbunden ist, wird eine Übertragung eines Signals zwischen dem Pad 180a und der Zuleitung 190a (wenn es sich bei der Zuleitung 190a um eine Signalzuleitung handelt), oder die Leistungszufuhr zwischen beiden (wenn es sich bei der Zuleitung 190a um eine Leistungsversorgungszuleitung handelt) durchgeführt.
  • Da das Pad 180c des Chips A 23 mit seiner entsprechenden Zuleitung 190e über das Treiberelement 210b des I/F-Chips 82 verbunden ist, wird ein an dem Pad 180c ausgegebenes Signal zu der Zuleitung 190e über das Treiberelement 210b ausgegeben.
  • Da das Pad 180e des Chips A 23 mit seiner zugehörigen Zuleitung 190c über das Empfängerelement 210c des I/F-Chips 82 verbunden ist, wird ein an der Zuleitung 190c eingegebenes Signal an dem Pad 180e durch das Empfängerelement 210c eingegeben.
  • Da die Pads 180g und 180h des Chips A 23 mit ihrer entsprechenden Zuleitung 190g über das bidirektionale Pufferelement 210d des I/F-Chips 82 verbunden sind, wird ein an dem Pad 180g ausgegebenes Signal zu der Zuleitung 190g über das bidirektionale Pufferelement 210d ausgegeben, während ein an der Zuleitung 190g eingegebenes Signal an dem Pad 180h durch das bidirektionale Pufferelement 210d eingegeben wird.
  • Gemäß der vorstehenden Beschreibung umfasst die integrierte Halbleiterschaltungseinrichtung 4 gemäß dem vierten Ausführungsbeispiel zwei integrierte Halbleiterschaltungschips (Chip A 23 und Chip B 33), die jeweils eine Vielzahl von Pads (Pads 180a-180h, 132b, 182d, 182f, 183b, 183d und 183f), eine Vielzahl von Zuleitungen (190a-190g), die um die Anordnungen der integrierten Halbleiterschaltungschips angeordnet sind, und eine Vielzahl von Bondleitungen (Bondleitungen 200a-200h, 201a-201g) aufweisen. Die Vielzahl der Bondleitungen (Bondleitungen 200a-200h und 201a-201g) ist in der Weise als Verbindung vorgesehen, dass sie sich nicht über einen integrierten Halbleiterschaltungschip (Chip B 33) erstrecken oder diesen überspannen, und eine Verdrahtung ermöglichen zwischen den Pads (Pads 180a-180h) des anderen integrierten Halbleiterschaltungschips (Chip A 23) und den Zuleitungen (Zuleitungen 190a-190g).
  • Ferner umfasst die integrierte Halbleiterschaltungseinrichtung 4 gemäß dem vierten Ausführungsbeispiel ebenfalls einen integrierten Halbleiterschaltungs-I/F-Chip (I/F-Chip 82), der eine Vielzahl von Pads (181a, 181c, 181e, 181g, 181h, 184a, 184c, 184e und 184g) aufweist und der unter dem einen integrierten Halbleiterschaltungschip (Chip B 33) angeordnet ist. Der integrierte Halbleiterschaltungseinrichtung (I/F-Chip 82) umfasst die I/F-Funktionen zwischen dem anderen integrierten Halbleiterschaltungschip (Chip A 23) und den Zuleitungen 190a-190g.
  • Ferner ist die integrierte Halbleiterschaltungseinrichtung 4 gemäß dem vierten Ausführungsbeispiel in der Weise aufgebaut, dass jede der I/F-Funktionen zumindest ein Element umfasst, das ausgewählt wird aus der Gruppe von Elementen des Verdrahtungselements 210a, des Treiberelements 210b, des Empfängerelements 210c und des bidirektionalen Pufferelements 210d.
  • Gemäß dem vorstehend beschriebenen vierten Ausführungsbeispiel wird eine vorteilhafte Wirkung erzielt, indem die elektrische Verdrahtung mit langen Bondleitungen, die sich über den Chip B 33 erstrecken, beseitigt werden kann, wenn der Chip A 23 und die Zuleitungen 190a-190g verbunden werden, und die zwischen dem Chip A 23 und den Zuleitungen 190a-190g liegenden Leitungen können einander ebenfalls kreuzen, da der Chip A 23 und die Zuleitungen 190a-190g miteinander über den I/F-Chip 82 einschließlich der I/F-Funktionen verbunden sind, der unter dem Chip B 33 angeordnet ist. Ferner kann ebenfalls eine vorteilhafte Wirkung erzielt werden, indem der Chip A 23 und die Zuleitungen 190a-190g miteinander über das Treiberelement 210b, das Empfangselement 210c und das bidirektionale Pufferelement 210d verbunden werden können. Des weiteren wird eine vorteilhafte Wirkung erzielt, indem die Fläche der gesamten integrierten Halbleiterschaltungseinrichtung des Systembausteins (SIP) vermindert werden kann, da der I/F-Chip 82 einschließlich der I/F-Funktionen unter dem Chip B 33 angeordnet ist.
    • Fünftes Ausführungsbeispiel
  • Fig. 8 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem fünften Ausführungsbeispiel. Fig. 9 zeigt eine Schnittansicht entlang der Linie IX-IX von Fig. 8 und zeigt ebenfalls Elemente des Aufbaus oder Komponenten, die in der Schnittansicht entlang der Linie IXa-IXa und der Linie IXb-IXb gemäß Fig. 4 auftreten zur verständlicheren Darstellung des Aufbaus der integrierten Halbleiterschaltungseinrichtung. In Fig. 8 bezeichnet Bezugszeichen 5 eine integrierte Halbleiterschaltungseinrichtung. Bezugszeichen 14 bezeichnet ein Bondingpad (bonding pad), Bezugszeichen 24 bezeichnet einen integrierten Halbleiterschaltungschip A (Chip A), der auf dem Bondingpad 14 angeordnet ist, und Bezugszeichen 34 bezeichnet einen integrierten Halbleiterschaltungschip B (Chip B), der ebenfalls auf dem Bondingpad 14 angeordnet ist. Bezugszeichen 220a-220d bezeichnen jeweils Pads des Chips A, und Bezugszeichen 221b und 222b bezeichnen jeweils Pads des Chips B 34.
  • Bezugszeichen 230a-230d bezeichnen jeweils Zuleitungen (Gehäuseleitungen), die auf dem Bondingpad 14 um die Anordnungen des Chips A 24 und des Chips B 34 vorgesehen sind. Bezugszeichen 240a-240d und 241b bezeichnen jeweils Bondleitungen. Die Zuleitungen 230c und 230d erstrecken sich unter dem Chip B 34 und erreichen ihre jeweils entsprechenden Positionen benachbart zu dem Chip A 24.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Das Pad 220a des Chips A 24 wird mit der Zuleitung 230a mittels der Bondleitung 240a verbunden. Da die Verbindung zwischen diesen Teilen durch die Bondleitung 240a den Chip B 34 überspannt, ist dies nicht ein Aufbau, wie er entsprechend der integrierten Halbleiterschaltungseinrichtung gemäß der Erfindung beabsichtigt ist. Es wurde dies jedoch dargestellt im Vergleich zu den Charakteristika eines Aufbaus des nachstehend noch beschriebenen fünften Ausführungsbeispiels. Das Pad 220b des Chips A 24 ist mit seinem entsprechenden Pad 221b des Chips B 34 durch die Bondleitung 240b verbunden. Die Pads 220c und 220d des Chips A 24 sind jeweils mit den Zuleitungen 230c und 230d mittels der Bondleitungen 240c und 240d verbunden.
  • In der integrierten Halbleiterschaltungseinrichtung gemäß dem fünften Ausführungsbeispiel sind die Pads 220c und 220d des Chips A 24 jeweils mit den Zuleitungen 230c und 230d durch die Bondleitungen 240c und 240d verbunden, wobei sich die Zuleitungen unter dem Chip B 34 erstrecken und Positionen in Nachbarschaft zu dem Chip A 24 erreichen. Da sich die Zuleitungen 230c und 230d unter den Chip B 34 erstrecken und Positionen benachbart zu dem Chip A 24 erreichen, können die Bondleitung 240c und 240d verdrahtet werden ohne Erstreckung über den Chip B 34 wie im Falle der Bondleitung 240a zur Verbindung des Pads 220a mit der Zuleitung 230a.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Da das Pad 220b des Chips A 24 mit dem Pad 221b des Chips B 34 mittels der Bondleitung 240b verbunden ist, wird eine Übertragung eines Signals oder einer Leistungszuführung durchgeführt zwischen den Pads 220b und 221b. Da das Pad 220c des Chips A 24 mit seiner entsprechenden Zuleitung 230c mittels der Bondleitung 240c verbunden ist, wird die Übertragung eines Signals durchgeführt zwischen den Pads 220c und der Zuleitung 230c (in dem Fall, dass die Zuleitung 230c eine Signalzuleitung ist) oder es erfolgt eine Leistungsübertragung zwischen beiden (wenn die Zuleitung 230c eine Leistungsversorgungszuleitung ist). Da das Pad 220d des Chips A 24 mit seiner entsprechenden Zuleitung 230d durch die Bondleitung 240d verbunden ist, wird die Übertragung eines Signals durchgeführt zwischen dem Pad 220d und der Zuleitung 230d (wenn die Zuleitung 230d eine Signalzuleitung ist) oder es wird die Leistungszuführung zwischen beiden durchgeführt (wenn die Zuleitung 230d eine Leistungszuführungszuleitung ist). Da das Pad 222b des Chips B 34 mit seiner entsprechenden Zuleitung 230b durch die Bondleitung 241b verbunden ist, wird eine Signalübertragung durchgeführt zwischen den Pads 222b und der Zuleitung 230b (wenn es sich bei der Zuleitung 230b um eine Signalzuleitung handelt) oder es wird eine Leistungsversorgung zwischen beiden durchgeführt (wenn die Zuleitung 230b eine Leistungszuführungszuleitung ist).
  • Gemäß der vorstehenden Beschreibung umfasst die integrierte Halbleiterschaltungseinrichtung 5 gemäß dem fünften Ausführungsbeispiel zwei integrierte Halbleiterschaltungschips (Chip A 24 und Chip B 34), die jeweils eine Vielzahl von Pads (Pads 220a-220d, 221b und 222b), eine Vielzahl von Zuleitungen (Zuleitungen 230a-230d), die um die Anordnung der integrierten Halbleiterschaltungschips vorgesehen sind, und eine Vielzahl von Bondleitungen (Bondleitungen 240b-240d und 241b) aufweisen. Die Vielzahl der Bondleitungen (Bondleitungen 240b-240d und 241b) ist in der Weise als Verbindung ausgeführt, dass sie nicht einen integrierten Halbleiterschaltungschip (Chip B 34) überspannen oder sich nicht über diesen erstrecken, und hierbei eine Verdrahtung zwischen den Pads (Pads 220b-220d) des anderen integrierten Halbleiterschaltungschips (Chip A 24) und der Zuleitungen (Zuleitungen 230b-230d) ermöglichen.
  • Ferner umfasst die integrierte Halbleiterschaltungseinrichtung 5 gemäß dem fünften Ausführungsbeispiel Zuleitungen, die sich unter einem integrierten Halbleiterschaltungschip (Chip B 34) erstrecken und ihre entsprechenden Positionen benachbart zu dem anderen integrierten Halbleiterschaltungschip (Chip A 24) erreichen.
  • Gemäß dem vorstehend beschriebenen fünften Ausführungsbeispiel wird eine vorteilhafte Wirkung erzielt, indem die Verdrahtung zwischen dem Chip A 24 und den Zuleitungen in der kürzestmöglichen Form durchgeführt wird, da Zuleitungen vorgesehen sind, die sich unter den Chip B 34 erstrecken und ihre Positionen benachbart zu dem Chip A 24 erreichen.
    • Sechstes Ausführungsbeispiel
  • Fig. 10 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß dem sechsten Ausführungsbeispiel. In Fig. 10 bezeichnet Bezugszeichen 6 eine integrierte Halbleiterschaltungseinrichtung, und Bezugszeichen 250 bezeichnet einen integrierten Halbleiterschaltungschip (Chip). Bezugszeichen 260a-260d bezeichnen Pads des Chips 250, und Bezugszeichen 270a-270d bezeichnen Zuleitungen (Gehäusezuleitungen), die um den Chip 250 angeordnet sind. Bezugszeichen 280a und 280b bezeichnen Bondleitungen. Bezugszeichen 290 bezeichnet eine Strommesseinrichtung (Strommessgerät, Amperemeter) mit einer darin angeordneten (nicht gezeigten) Gleichspannungsversorgung. Bezugszeichen 300a, 300b und 300c bezeichnen innerhalb des Chips liegende Leitungen des Chips 250 (innere Chipleitungen).
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Das Pad 260a und das Pad 260b des Chips 250 sind jeweils mit der Zuleitung 270b mittels der Bondleitungen 280a und 280b verbunden. Das Pad 260a ist mit dem Pad 260d mittels der inneren Chipleitung 300b verbunden. Das Pad 260b ist mit dem Pad 260c mit der inneren Chipleitung 300c verbunden. Das Pad 260a und das Pad 260b sind miteinander mittels der inneren Chipleitung 300a verbunden. Das Amperemeter 290 ist zwischen das Pad 260c und das Pad 260d geschaltet.
  • Während das Pad 260a und das Pad 260b miteinander mittels der inneren Chipleitung 300a in der in Fig. 10 gezeigten integrierten Halbleiterschaltungseinrichtung verbunden sind, können diese auch nicht miteinander mittels der inneren Chipleitung 300a verbunden sein. Während das Amperemeter 290 zwischen das Pad 260d, das mit dem Pad 260a mittels der inneren Chipleitung 300b verbunden ist, und das Pad 260c, das mit dem Pad 260b mittels der inneren Chipleitung 300c verbunden ist, geschaltet ist, kann dieses auch direkt zwischen das Pad 260a und das Pad 260b geschaltet werden.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Da das Pad 260a und das Pad 260b des Chips 250 jeweils mit der Zuleitung 270b durch die Bondleitungen 260a und 260b verbunden ist, wird eine Übertragung von Signalen durchgeführt zwischen dem Pad 260a und der Zuleitung 270b und zwischen dem Pad 260b und der Zuleitung 270b (wenn es sich bei der Zuleitung 270b um eine Signalzuleitung handelt) oder es wird eine Leistungszufuhr zwischen beiden durchgeführt (wenn es sich bei der Zuleitung 270b um eine Leistungszuführungszuleitung handelt).
  • Eine durch das Amperemeter 290 gemäß dem sechsten Ausführungsbeispiel durchzuführende Verbindungsprüfung basiert auf dem folgenden Prinzip.
  • Sind beide Pads 260a und 260b mit der Zuleitung 270b verbunden, dann können zuerst Pfade, entlang denen ein mittels des Amperemeters 290 zu messender Strom fließt, zwei Pfade umfassen: einen ersten Pfad, der sich von dem Pad 260d zu dem Pad 260c über die innere Chipleitung 300b, die innere Chipleitung 300a (und nicht dargestellte andere innere Chipleitungen zwischen den Pads 260a und 260b) und die innere Chipleitung 300c erstreckt, und einen zweiten Pfad, der sich von dem Pad 260d zu dem Pad 260c über die innere Chipleitung 300b, das Pad 260a, die Bondleitung 280a, die Zuleitung 270b, die Bondleitung 280b, das Pad 260b und die innere Chipleitung 300c erstreckt.
  • Ist eines der Pads 260a und 260b von der Zuleitung 270b oder sind beide Pads davon getrennt, dann wird lediglich der erste vorstehend genannte Pfad als Pfad benutzt, entlang dessen ein mittels des Amperemeters 290 zu messender Strom fließt. Im Vergleich zu dem Fall, bei dem der Strom in sowohl dem ersten als auch dem zweiten Pfad fließt (d. h. der Fall, in welchem beide Pads 260a und 260b mit der Zuleitung 270b verbunden sind) steigt der Widerstandswert des Pfads, entlang dessen der Strom fließt, an, und es vermindert sich der Wert des Stroms.
  • Somit wird ein Stromwert zu dem Zeitpunkt, bei dem beide Pads 260a und 260b mit der Zuleitung 270b verbunden sind, als ein normaler Wert angesehen. Ist der Stromwert relativ niedriger als der normale Wert, dann wird bewertet, dass die elektrische Verbindung zwischen den Pads 260a und 260b und der Zuleitung 270b unterbrochen ist. Die Verbindungsprüfung wird auf diese Weise durchgeführt.
  • Die integrierte Halbleiterschaltungseinrichtung 6 gemäß dem vorstehend beschriebenen sechsten Ausführungsbeispiel umfasst einen integrierter Halbleiterschaltungschip (Chip 250), der eine Vielzahl von Pads (Pads 260a-260d), eine Vielzahl von Zuleitungen (Zuleitungen 270a-270d), die um den integrierten Halbleiterschaltungschip (Chip 250) angeordnet sind, und zwei Bondleitungen (280a und 280b) umfasst zum jeweiligen Verbinden einer Zuleitung (Zuleitung 270b) aus der Vielzahl der Zuleitungen (Zuleitungen 270a-270d) der beiden Pads (Pads 260a und 260b) aus der Vielzahl der Pads (Pads 260a-260d).
  • In der integrierten Halbleiterschaltungseinrichtung 6 gemäß dem sechsten Ausführungsbeispiel umfasst der integrierte Halbleiterschaltungschip (Chip 250) ferner Pads (Pads 260c und 260d) zum Messen eines zwischen den Pads (Pads 260a und Pads 260b), die mittels der beiden Bondleitungen (280a und 280b) mit einer Zuleitung (Zuleitung 270b) verbunden sind, fließenden Stroms zur Durchführung einer Verbindungsprüfung bezüglich der beiden Bondleitungen.
  • Gemäß dem vorstehend beschriebenen sechsten Ausführungsbeispiel wird somit eine vorteilhafte Wirkung erzielt, indem die Anzahl der Zuleitungen vermindert werden kann, da eine Zuleitung (Zuleitung 270) mit zwei Pads (Pads 260a und 260b) verdrahtet ist. Ferner wird eine vorteilhafte Wirkung erzielt, indem eine Verbindungsprüfung durchgeführt wird, ob beide Pads mit der entsprechenden Zuleitung mittels Bondleitungen verbunden sind, da die Pads (Pads 260c und 260d) zum Messen des zwischen den Pads (Pads 260a und 260b), die mit der Zuleitung (Zuleitung 270b) verbunden sind, fließenden Stroms zum Bewirken einer Verbindungsprüfung bezüglich der beiden Bondleitungen, in die integrierte Halbleiterschaltungseinrichtung einbezogen sind.
    • Siebtes Ausführungsbeispiel
  • Fig. 11 zeigt eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem siebten Ausführungsbeispiel. In Fig. 11 bezeichnet Bezugszeichen 7 eine integrierte Halbleiterschaltungseinrichtung, und Bezugszeichen 251 bezeichnet einen integrierten Halbleiterschaltungschip (Chip). Bezugszeichen 261a-261e bezeichnen Pads des Chips 251, und Bezugszeichen 271a-271d bezeichnen Zuleitungen (Gehäuseleitungen), die jeweils um den Chip 251 angeordnet sind. Bezugszeichen 281a und 281b bezeichnen jeweils Bondleitungen. Bezugszeichen 291 bezeichnet ein Amperemeter (Strommesseinrichtung) mit einer darin enthaltenen (nicht gezeigten) Gleichspannungsversorgung. Bezugszeichen 301a-301d bezeichnen innere Chipleitungen (Chipinnenleitungen) des Chips 251.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Das Pad 261c des Chips 251 ist mittels der Bondleitung 281b mit der entsprechenden Zuleitung 271b verbunden. Das Pad 261a und das Pad 261b sind jeweils mit der inneren Chipleitung 301a und der inneren Chipleitung 301b verbunden, und das Pad 261b ist mit seinem entsprechenden PAD 261c mittels der inneren Chipleitung 301b verbunden. Das Pad 261a und das Pad 261b sind jeweils miteinander mittels der Bondleitung 281a verbunden. Das Pad 261d und das Pad 261e sind jeweils mit den Pads 261b und 261a mittels der inneren Chipleitungen 301d und 301c verbunden. Das Amperemeter 291 ist zwischen die Pads 261d und 261e geschaltet.
  • Während das Amperemeter 291 zwischen das Pad 261d, das mit dem Pad 261b mittels der Inneren Chipleitung 301d verbunden ist, und dem Pad 261e geschaltet ist, das mit dem Pad 261a mittels der inneren Chipleitung 301c in der integrierten Halbleiterschaltung gemäß Fig. 11 verbunden ist, kann das Amperemeter auch direkt zwischen die Pads 261b und 261a geschaltet werden.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Das Pad 261c des Chips 251 ist mit seiner entsprechenden Zuleitung 271b mittels der Bondleitung 281b verbunden, das Pad 261b ist mit seinem entsprechenden Pad 261c mittels der inneren Chipleitung 301b verbunden, und das Pad 261a ist mit seinem entsprechenden Pad 261b mittels der Bondleitung 281a verbunden. Die Übertragung eines Signals wird somit durchgeführt zwischen dem Pad 261a und dem Pad 261b, und der Zuleitung 271b (wenn die Zuleitung 271b eine Signalzuleitung ist), oder es wird die Leistungsversorgung zwischen beiden durchgeführt (wenn die Zuleitung 271b eine Leistungszuführungszuleitung ist). In Fig. 11 sind die innere Chipleitung 301a und die innere Chipleitung 301b als innere Chipleitung für eine Leistungszufuhr dargestellt, und die Zuleitung 271b ist als eine Leistungszuführungszuleitung gezeigt.
  • Eine durch das Amperemeter 291 durchzuführende Verbindungsprüfung wird gemäß dem siebten Ausführungsbeispiel auf der Basis des folgenden Prinzips durchgeführt.
  • Sind mittels der Bondleitung 281a die Pads 261a und 261b miteinander verbunden, dann können Pfade, entlang denen ein mittels des Amperemeters 291 zu messender Strom fließt, zwei Pfade umfassen: einen ersten Pfad, der sich von dem Pad 261e zu dem Pad 261d über die innere Chipleitung 301c, das Pad 261a, die Bondleitung 281a, das Pad 261b und die innere Chipleitung 301d erstreckt, und einen zweiten Pfad, der sich von dem Pad 261e zu dem Pad 261d über die innere Chipleitung 301c, das Pad 261a, nicht gezeigte andere innere Chipleitungen zwischen den Pads 261a und 261b, dem Pad 261b und der inneren Chipleitung 301d erstreckt.
  • Sind ferner die Pads 261a und 261b nicht miteinander mittels der Bondleitung 281a verbunden, dann wird lediglich der zweite vorstehend angegebene Pfad verwendet als ein Pfad, entlang dessen ein mittels des Amperemeters 291 zu messender Strom fließt. Im Vergleich zu dem Fall, bei dem die Ströme sowohl in dem ersten als auch in dem zweiten Pfad fließen (d. h. der Fall, bei dem beide Pads 261a und 261b miteinander mittels der Bondleitung 281a verbunden sind), steigt der Widerstandswert des Pfads, entlang dessen der Strom fließt, an, und es wird folglich der Wert des Stroms vermindert.
  • Ein Stromwert zu dem Zeitpunkt, bei dem beide Pads 261a und 261b miteinander mittels der Bondleitung 281a verbunden sind, wird somit als ein normaler Stromwert angesehen. Ist ferner der Stromwert relativ niedriger als der normale Wert, dann wird bewertet, dass die Verbindung zwischen den Pads 261a und 261b unterbrochen wurde. Die Verbindungsprüfung wird auf diese Weise durchgeführt.
  • Die vorstehend beschriebene integrierte Halbleiterschaltungseinrichtung 7 gemäß dem siebten Ausführungsbeispiel umfasst einen integrierten Halbleiterschaltungschip (Chip 251), der eine Vielzahl von Pads (Pads 261a-261e), eine Vielzahl von Zuleitungen (Zuleitungen 271a-271d), die um den integrierten Halbleiterschaltungschip (Chip 251) angeordnet sind, und eine Bondleitung (281a) aufweist zur Verbindung zwischen Leistungsversorgungen (innere Chipleitungen 301a und 301b), die innerhalb des integrierten Halbleiterschaltungschips (Chip 251) liegen.
  • In der integrierten Halbleiterschaltungseinrichtung 7 gemäß dem siebten Ausführungsbeispiel umfasst der integrierte Halbleiterschaltungschip (Chip 251) Pads (Pads 261d und 261e) zur Messung eines Stroms, der zwischen den Leistungsversorgungen (innere Chipleitungen 301a und 301d) fließt, die innerhalb des integrierten Halbleiterschaltungschips (Chip 251) liegen, zur Durchführung einer Verbindungsprüfung bezüglich der Bondleitung (281a) zur Verbindung zwischen den Leistungsversorgungen.
  • Gemäß dem vorstehend beschriebenen siebten Ausführungsbeispiel wird eine vorteilhafte Wirkung erzielt, indem eine Leistungsverbesserung erreicht werden kann zwischen den Leistungsversorgungen, und die Fläche des Leistungszuführungsverdrahtungsbereichs vermindert werden kann zur Verkleinerung der Fläche des integrierten Halbleiterschaltungschips, da die Bondleitung 281a eine Verbindung bereitstellt zwischen den Leistungsversorgungen (innere Chipleitungen 301a und 301b), die innerhalb des integrierten Halbleiterschaltungschips (Chip 251) liegen. Eine weitere vorteilhafte Wirkung kann erzielt werden, indem ein Verbindungstest bezüglich der Bondleitung zur Bereitstellung einer Verbindung zwischen den Leistungsversorgungen durchgeführt werden kann, da die Pads (Pads 261d und 261e) zur Messung des zwischen den Leistungsversorgungen (innere Chipleitungen 301a und 301d) fließenden Stroms, die innerhalb des integrierten Halbleiterschaltungschips (Chip 251) liegen zur Bereitstellung einer Verbindungsprüfung bezüglich der Bondleitung (Bondleitung 281a), die eine Verbindung zwischen den Leistungsversorgungen bildet, in dem integrierten Halbleiterschaltungschip enthalten sind.
    • Achtes Ausführungsbeispiel
  • Fig. 12 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem achten Ausführungsbeispiel. In Fig. 12 bezeichnet Bezugszeichen 8 eine integrierte Halbleiterschaltungseinrichtung, und Bezugszeichen 15 bezeichnet ein Bondingpad (bonding pad). Bezugszeichen 252 bezeichnet einen integrierten Halbleiterschaltungschip (Chip), der auf dem Bondingpad 15 angeordnet ist.
  • Bezugszeichen 310a-310d, 310j-310l, 310r und 310u-310w bezeichnen Pads des Chips 252. Bezugszeichen 320k, 320l und 320r bezeichnen um den auf dem Bondingpad 15 angeordneten Chip 252 angeordnete Zuleitungen (Gehäusezuleitungen). Bezugszeichen 330a und 330b bezeichnen jeweils Leistungsversorgungszuleitungen (VDD), Bezugszeichen 330a1 bezeichnet einen sich nach außen erstreckenden Teil der Leistungsversorgungszuleitung (VDD) 330a, Bezugszeichen 330a2 und 330a3 bezeichnen jeweils Bereiche (Teile) der Leistungsversorgungszuleitung 330a, die sich entlang des Rands der Anordnung (array) des Chips 252 erstrecken, Bezugszeichen 330b1 bezeichnet einen sich nach außen erstreckenden Bereich der Versorgungszuleitung 330b, und Bezugszeichen 330b2 und 330b3 bezeichnen jeweils Bereiche der Leistungsversorgungszuleitung 330b, die sich entlang des Rands der Anordnung des Chips 252 erstrecken.
  • Bezugszeichen 340a und 340b bezeichnen jeweils Massezuleitungen (GND), Bezugszeichen 340a1 bezeichnet einen sich nach außen erstreckenden Teil der Massezuleitung 340a, Bezugszeichen 340a2 und 340a3 bezeichnen jeweils Teile der Massezuleitung 340a, die sich entlang des Randes der Anordnung des Chips 252 erstrecken, Bezugszeichen 340b1 bezeichnet einen sich nach außen erstreckenden Teil der Massezuleitung 340b, und Bezugszeichen 340b2 und 340b3 bezeichnen jeweils Teile der Massezuleitung 340, die sich entlang des Randes der Anordnung des Chips 252 erstrecken. Bezugszeichen 350a-350d, 350j-3501, 350r, 350u-350w, 351a und 351b bezeichnen Bondleitungen. Bezugszeichen 360a und 360b sind jeweils Bondingpad-Festlegungszuleitungen (Zuleitungen) zum Festlegen des bonding Pads 15.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Die Pads 310a, 310c, 310u und 310w des Chips 252 sind jeweils mit den Leistungsversorgungszuleitungen (VDD) 330b mittels der Bondleitungen 350a, 350c, 350u und 350w verbunden. Die Pads 310b, 310d und 310v sind jeweils mit der Massezuleitung 340b mittels der Bondleitungen 350b, 350d und 350v verbunden, das Pad 310j ist mit der Massezuleitung 340a (GND) mittels der Bondleitung 350j verbunden. Die Pads 310k, 310l und 310r sind jeweils mit den Zuleitungen 320k, 320l und 320r mittels der Bondleitungen 350k, 350l und 350r verbunden. Die Leistungsversorgungszuleitungen 330a und 330b sind jeweils miteinander durch die Bondleitung 351a verbunden. Die Massezuleitungen 340a und 340b sind jeweils miteinander mittels der Bondleitung 351b verbunden.
  • Während sowohl die Leistungsversorgungszuleitungen 330a und 330b jeweils sich entlang dem Rand des Chips 252 erstreckende Teile aufweisen sowie Bereiche umfassen, die sich entlang der Bondingpad-Festlegungszuleitung 360b in der in Fig. 12 gezeigten integrierten Halbleiterschaltungseinrichtung erstrecken, kann jede der Leistungsversorgungszuleitungen 330a und 330b lediglich die Teile aufweisen, die sich entlang des Rands des Chips 252 erstrecken. Während in gleicher Weise die Massezuleitungen 340a und 340b Bereiche aufweisen, die sich entlang des Rands des Chips 252 erstrecken und ferner Bereiche aufweisen, die sich entlang der Bondingpad- Festlegungszuleitung 360a erstrecken, kann jede der Massezuleitungen 340a und 340b lediglich die Teile aufweisen, die sich entlang des Rands des Chips 252 erstrecken.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Da die Pads 310k, 310l und 310r jeweils mit den Signalzuleitungen 320k, 320l und 320r verbunden sind, erfolgt eine Übertragung der Signale jeweils zwischen diesen Pads und den Zuleitungen. Da die Pads 310a, 310c, 310u und 310w mit der Leistungsversorgungszuleitung 330b verbunden sind, wird eine Versorgungsspannung (Quellenspannung) diesen Pads zugeführt. Da die Pads 310b, 310d und 310v mit der Massezuleitung 340b verbunden sind, und da das Pad 310j mit der Massezuleitung 340a verbunden ist, wird diesen Pads jeweils ein Massepotential zugeführt.
  • Gemäß der vorstehenden Beschreibung umfasst die integrierte Halbleiterschaltungseinrichtung gemäß dem achten Ausführungsbeispiel einen integrierten Halbleiterschaltungschip (Chip 252), der eine Vielzahl von Pads (Pads 310a-310d, 310j-310l, 310r und 310u-310w), eine oder eine Vielzahl von Zuleitungen (Zuleitungen 320k, 320l und 320r, Leistungsversorgungszuleitungen 330a und 330b und Massezuleitungen 340a und 340b), die um die Anordnung des integrierten Halbleiterschaltungschips (Chip 252) vorgesehen sind, und eine Vielzahl von Bondleitungen (Bondleitungen 350a-350d, 350j-350l, 350r und 350u-350w) aufweist. Zumindest eine der Zuleitungen (Leistungsversorgungszuleitung 330b, Massezuleitung 340b) der Vielzahl der Zuleitungen ist (sind) mit zwei oder mehreren Pads (Pads 310a, 310c, 310u und 310w) der Vielzahl der Pads durch ihre entsprechenden Bondleitungen (Bondleitungen 310a, 310c, 310u und 310w) der Vielzahl der Bondleitungen verbunden.
  • In der integrierten Halbleiterschaltungseinrichtung 8 gemäß dem achten Ausführungsbeispiel sind ferner die Zuleitungen (Leistungsversorgungszuleitung 330b, Massezuleitung 340b) mit zwei oder mehreren Pads einschließlich Teilen (330b2, 330b3, 340b2 und 340b3), die sich entlang des Rands der Anordnung des integrierten Halbleiterschaltungschips (Chip 252) erstrecken, verbunden.
  • Gemäß dem vorstehend beschriebenen achten Ausführungsbeispiel wird eine vorteilhafte Wirkung erzielt, indem die Vielzahl der innerhalb des integrierten Halbleiterschaltungschips liegenden Pads mit Leistung versorgt werden kann, da zumindest eine Zuleitung (Leistungsversorgungszuleitung 330b, Massezuleitung 340b) der Vielzahl von Zuleitungen mit zwei oder mehreren Pads (Pads 310a, 310c, 310u und 310w) der Vielzahl der Pads mit ihren entsprechenden Bondleitungen (Bondleitungen 310a, 310c, 310u und 310w) der Vielzahl der Bondleitungen verbunden ist.
  • Eine weitere vorteilhafte Wirkung wird erzielt, indem die Leistungsversorgung und die Masseversorgung auf einfache Weise mit der Vielzahl der Pads verbunden werden kann, auch von einer beliebigen Richtung von dem Rand des integrierten Halbleiterschaltungschips, da die Zuleitung (Leistungsversorgungszuleitung 330b, Massezuleitung 340b), die mit zwei oder mehreren Pads verbunden ist, die Teile (330b2, 330b3, 340b2 und 340b3) umfasst, die sich entlang des Rands der Anordnung des integrierten Halbleiterschaltungschips (Chip 252) erstrecken.
    • Neuntes Ausführungsbeispiel
  • Fig. 13 zeigt eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem neunten Ausführungsbeispiel. In Fig. 13 bezeichnet Bezugszeichen 9 eine integrierte Halbleiterschaltungseinrichtung, und Bezugszeichen 16 bezeichnet ein Bondingpad (bonding pad). Bezugszeichen 253 bezeichnet einen integrierten Halbleiterschaltungschip A (Chip A), der auf dem Bondingpad 16 angeordnet ist, und Bezugszeichen 254 bezeichnet einen integrierten Halbleiterschaltungschip B (Chip B), der ebenfalls auf dem Bondingpad 16 angeordnet ist. Bezugszeichen 311a-311h, 311j, 311m, 311n und 311p bezeichnen Pads des Chips A 253. Bezugszeichen 312h und 312i bezeichnen Pads des Chips B 254. Bezugszeichen 321a-321i bezeichnen Zuleitungen (Gehäusezuleitungen), die um die Anordnungen des Chips A 253 und des Chips B 254 und auf dem Bondingpad 16 angeordnet sind. Bezugszeichen 331a, 331b und 331c bezeichnen jeweils Leistungsversorgungszuleitungen. Bezugszeichen 352a-352h, 352j, 352m, 352n, 352p, 353h, 353i, 354a und 354b bezeichnen jeweilige Bondleitungen. Bezugszeichen 361a und 361b bezeichnen jeweilige Bondingpad-Festlegungszuleitungen zum Festlegen des Bondingpads 16.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Die Pads 311a, 311b, 311d, 311e, 311g, 311j und 311m des Chips A 253 sind jeweils mit den Zuleitungen 321a, 321b, 321d, 321e, 321g, 321f und 321c mittels der Bondleitungen 352a, 352b, 352d, 352e, 352g, 352j und 352m verbunden. Die Pads 312h und 312i des Chips B 254 sind jeweils mit den Anschlüssen 321h und 3211 mittels der Bondleitungen 353h und 353i verbunden. Die Pads 311c, 311f und 311n des Chips A 253 sind jeweils mit der Zuleitung 331c mittels der Bondleitungen 352c, 352f und 352n verbunden. Die Pads 311h und 311p des Chips A 253 sind jeweils mit den Leistungszuführungszuleitungen 331a und 331b mittels der Bondleitungen 352h und 352p verbunden.
  • Während die Leistungszuführungsleitung 331c lediglich einen sich entlang des Rands des Chips A 253 in der in Fig. 13 gezeigten integrierten Halbleiterschaltungseinrichtung erstreckenden Teil aufweist, ist es ferner möglich, zwei Teile vorzusehen, die sich entlang anderer Zuleitungen in Richtung der Außenseite der integrierten Halbleiterschaltungseinrichtung von beiden Enden der Leistungszuführungszuleitung 331c erstrecken. Eine weitere Zuleitung einschließlich eines sich entlang des Rands des Chips A 253 erstreckenden Teils ist vorgesehen, und die Leistungsversorgungszuleitung 331c kann verwendet werden als eine Zuleitung (VDD) für eine Leistungsversorgungsspannung (Quellenspannung). Die weitere Zuleitung kann als eine Zuleitung für das Massepotential (GND) verwendet werden.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Da die Pads 311a, 311b, 311d, 311e, 311g, 311j und 311m des Chips A 253 und die Pads 312h und 312i des Chips B 254 jeweils mit den Signalzuleitungen 321a, 321b, 321d, 321e, 321g, 321f, 321c, 321h und 321i verbunden sind, wird eine Signalübertragung zwischen diesen jeweiligen Pads und Zuleitungen durchgeführt. Da die Pads 311c, 311f und 311n mit der Leistungsversorgungszuleitung 331c verbunden sind, und die Leistungsversorgungszuleitung 331c mit den Leistungsversorgungszuleitungen 331a und 331b verbunden ist, die jeweils mit einer externen Leistungsversorgungseinrichtung verbunden sind, werden diese Pads jeweils mit einer Leistungsversorgungsspannung (Quellenspannung) versorgt. Da die Pads 311h und 311p jeweils mit den Leistungsversorgungszuleitungen 331a und 331b verbunden sind, die jeweils mit einer externen Leistungsversorgungseinrichtung verbunden sind, werden diese Pads jeweils mit der Leistungsversorgungsspannung versorgt.
  • Gemäß der vorstehenden Beschreibung umfasst die integrierte Halbleiterschaltungseinrichtung 9 gemäß dem neunten Ausführungsbeispiel integrierte Halbleiterschaltungschips (Chip A 253 und Chip B 254), die eine Vielzahl von Pads (Pads 311a-311h, 311j, 311m, 311n, 311p, 312h und 312i), eine Zuleitung oder eine Vielzahl von Zuleitungen (Zuleitungen 321a-321i und 331a-331c), die um die Anordnungen der integrierten Halbleiterschaltungschips (Chip A 253 und Chip B 254) angeordnet ist/sind, und eine Vielzahl von Bondleitungen (Bondleitungen 352a-352h, 352j, 352m, 352n, 352p, 353h, 353i, 354a und 354b) aufweisen. Zumindest eine Zuleitung (Zuleitung 331c) der Vielzahl der Zuleitungen ist mit zwei oder mehreren Pads (Pads 311c, 311f und 311n) der Vielzahl der Pads mittels ihrer entsprechenden Bondleitungen (352c, 352f und 352n) aus der Vielzahl der Bondleitungen verbunden.
  • In der integrierten Halbleiterschaltungseinrichtung 9 gemäß dem neunten Ausführungsbeispiel umfasst die mit den zwei oder mehreren Pads verbundene Zuleitung (Zuleitung 331c) den Teil, der sich entlang des Rands der Anordnung des integrierten Halbleiterschaltungschips erstreckt, und ist mit den Zuleitungen (Zuleitungen 331a und 331b), die unterschiedlich sind zu der mit den zwei oder mehreren Pads verbundenen Zuleitung, mittels der Bondleitungen (354a und 354b) verbunden.
  • Gemäß dem vorstehend beschriebenen neunten Ausführungsbeispiel wird eine vorteilhafte Wirkung erzielt, indem die Vielzahl der innerhalb des integrierten Halbleiterschaltungschips liegenden Leitungen mit Leistung versorgt werden kann, da zumindest eine Zuleitung (Zuleitung 331c) der Vielzahl der Zuleitungen mit den zwei oder mehreren Pads (Pads 311c, 311f und 311n) der Vielzahl der Pads mit ihren entsprechenden Bondleitungen (352c, 352f und 352n) der Vielzahl der Bondleitungen verbunden ist. Des weiteren wird eine vorteilhafte Wirkung erzielt, indem die Vielzahl der Pads jeweils mit Leistung versorgt werden von den Zuleitungen, die direkt nicht mit der externen Leistungsversorgung verbunden sind, und die Zuleitungen, die bisher als Leistungsversorgungszuleitungen verwendet werden, nun als Signalleitungen verwendet werden können, da die Zuleitung (Zuleitung 331c), die mit den zwei oder mehreren Pads verbunden ist, den sich entlang des Rands der Anordnung des integrierten Halbleiterschaltungschips erstreckenden Teils umfasst, und mit den Zuleitungen (Zuleitungen 331a und 331b), die unterschiedlich sind zu der mit den zwei oder mehreren Pads verbundenen Zuleitung, mittels der entsprechenden Bondleitungen (354a und 354b) verbunden ist.
    • Zehntes Ausführungsbeispiel
  • Fig. 14 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem zehnten Ausführungsbeispiel. Fig. 15 ist eine schematische Darstellung der integrierten Halbleiterschaltungseinrichtung gemäß dem zehnten Ausführungsbeispiel. In Fig. 14 bezeichnet Bezugszeichen 501 eine integrierte Halbleiterschaltungseinrichtung, und Bezugszeichen 255 bezeichnet einen integrierten Halbleiterschaltungschip (Chip). Bezugszeichen 332 bezeichnet eine Leistungsversorgungszuleitung, die um eine Anordnung des Chips 255 vorgesehen ist. Bezugszeichen 332a bezeichnet einen sich nach außen erstreckenden Teil der Leistungsversorgungszuleitung 332, und Bezugszeichen 332b und 332c bezeichnen jeweils Teile der Leistungsversorgungszuleitung 332, die sich entlang des Rands der Anordnung des Chips 255 erstrecken. Bezugszeichen 370j, 370k, 370p und 370u-370x bezeichnen Pads des Chips 255. Bezugszeichen 355u-355x bezeichnen jeweils Bondleitungen. Bezugszeichen 302j, 302k, 302p und 302u-302x bezeichnen jeweils innere Chipleitungen des Chips 255.
  • Bezugszeichen 292 bezeichnet eine Strommesseinrichtung bzw. ein Amperemeter mit einer darin enthaltenen (nicht gezeigten) Gleichspannungsversorgung. Bezugszeichen 400 bezeichnet einen Selektor (Auswähleinrichtung) und Bezugszeichen 410 bezeichnet ein Register. In Fig. 15 bezeichnet Bezugszeichen 420a einen Widerstand zur Angabe eines Widerstandswerts zwischen dem Pad 370u und dem Pad 370v, Bezugszeichen 420b bezeichnet einen Widerstand zur Angabe eines Widerstandswerts zwischen dem Pad 370v und dem Pad 370w, und Bezugszeichen 420c bezeichnet einen Widerstand zur Angabe eines Widerstandswerts zwischen dem Pad 370w und dem Pad 370u.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Die Pads 370u, 370v, 370w und 370x sind jeweils mit der Leistungsversorgungszuleitung 332 mittels der Bondleitungen 355u, 355v, 355w und 355x verbunden. Die Pads 370u, 370v, 370w und 370x sind jeweils mit dem Selektor 400 mittels der inneren Chipleitungen 302u, 302v, 302w und 302x verbunden. Die Pads 370j und 370k sind mit dem Amperemeter 292 verbunden. Die Pads 370j und 370k sind mit dem Selektor 400 mittels der inneren Chipleitungen 302j und 302k verbunden. Das Pad 370p ist mit dem Register 410 mittels der inneren Chipleitung 302p verbunden.
  • In der integrierten Halbleiterschaltungseinrichtung gemäß Fig. 14 ist eine weitere Zuleitung zusätzlich zu der Leistungsversorgungszuleitung 332 vorgesehen. Die Leistungsversorgungszuleitung 332 kann verwendet werden als eine Zuleitung (VDD) für eine Quellenspannung, und eine weitere Zuleitung kann verwendet als eine Zuleitung für das Massepotential (GND).
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Da die Pads 370u-370x des Chips 255 mit der Leistungsversorgungszuleitung 322 verbunden sind, werden diese Pads jeweils mit der Leistungsversorgungsspannung (Quellenspannung) versorgt. Da das Pad 370p mit dem Register 410 verbunden ist, werden an dem Pad 370p eingegebene Auswahldaten in das Register 410 eingegeben, in welchem sie gespeichert werden. Da die Pads 370j und 370k, die jeweils mit dem Amperemeter 292 verbunden sind, mit dem Selektor 400 mit den inneren Chipleitungen 302j und 302k verbunden sind, wird mittels des Amperemeters 292 ein Strom gemessen, der zwischen den zwei Pads der Pads 370u-370x fließt, die mittels des Selektors 400 auf der Basis der in dem Register 410 gespeicherten Auswahldaten ausgewählt wird.
  • Eine Verbindungsprüfung gemäß dem zehnten Ausführungsbeispiel wird in der folgenden Weise durchgeführt.
  • Die nachfolgende Beschreibung erfolgt für den Fall, in welchem eine Verbindungsprüfung unter den drei Pads 370u, 370v und 370w gemäß der Darstellung in Fig. 15 durchgeführt wird. Der Selektor 400 wählt beispielsweise die Pads 370u und 370v auf der Basis der in dem Register 410 gespeicherten Auswahldaten und verbindet hierdurch die mit dem Pad 370u verbundene innere Chipleitung 302u mit der inneren Chipleitung 302k, und verbindet die mit dem Pad 370v verbundene innere Chipleitung 302v mit der inneren Chipleitung 302j. Somit wird das Amperemeter 292 mit den Pads 370u und 370v verbunden, um auf diese Weise einen Stromwert gemäß einem Widerstandswert (entsprechend dem Wert, der durch den Widerstand 420a dargestellt ist) zwischen dem Pad 370u und dem Pad 370v zu messen. Somit wird ein Stromwert zu der Zeit, zu der das Pad 370u und das Pad 370v jeweils mit der Leistungsversorgungszuleitung 332 mittels der Bondleitung 355u und der Bondleitung 355v verbunden ist, als ein normaler Wert angesehen. Ist ferner der Stromwert relativ niedriger als der normale Wert, dann wird bewertet, dass die elektrische Verbindung zwischen den Pads 370u und 370v unterbrochen wurde. Die Verbindungsprüfung wird auf diese Weise durchgeführt. Eine Verbindungsprüfung wird in gleicher Weise auch dann durchgeführt, wenn eine Kombination anderer Pads durch den Selektor 400 ausgewählt wird.
  • Die integrierte Halbleiterschaltungseinrichtung 501 gemäß dem zehnten Ausführungsbeispiel entsprechend der vorstehenden Beschreibung umfasst einen integrierten Halbleiterschaltungschip (Chip 255), der eine Vielzahl von Pads (Pads 370j, 370k, 370p und 370u-370x), eine oder eine Vielzahl von Zuleitungen (Leistungsversorgungszuleitung 332), die entlang der Anordnung des integrierten Halbleiterschaltungschips (Chip 255) vorgesehen ist, und eine Vielzahl von Bondleitungen (Bondleitungen 355u-355x) aufweist. Zumindest eine Zuleitung (Leistungsversorgungszuleitung 332) der Vielzahl der Zuleitungen ist mit zwei oder mehreren Pads (Pads 370u, 370v, 370w und 370x) der Vielzahl der Pads mittels der entsprechenden Bondleitungen (Bondleitungen 355u-355x) aus der Vielzahl der Bondleitungen verbunden.
  • In der integrierten Halbleiterschaltungseinrichtung 501 gemäß dem zehnten Ausführungsbeispiel ist ebenfalls die Zuleitung (Leistungsversorgungszuleitung 332) mit zwei oder mehreren Pads einschließlich des Teils (332b und 332c), der sich entlang der Anordnung des integrierten Halbleiterschaltungschips (Chip 255) erstreckt, verbunden.
  • In der integrierten Halbleiterschaltungseinrichtung 501 gemäß dem zehnten Ausführungsbeispiel umfasst der integrierte Halbleiterschaltungschip (Chip 255) Pads (Pads 370j und 370k) zum Messen eines zwischen zwei oder mehreren Pads (Pads 370u-370x), die mit einer Zuleitung verbunden sind, fließenden Stroms, wodurch auf diese Weise eine Verbindungsprüfung bezüglich der Bondleitungen (355u-355x) zu einer Verbindung zwischen den jeweiligen Pads durchgeführt wird.
  • In der integrierten Halbleiterschaltungseinrichtung 501 gemäß dem zehnten Ausführungsbeispiel umfasst ferner der integrierte Halbleiterschaltungschip (Chip 255) des weiteren einen Selektor 400 zum Auswählen zweier zu messender Pads.
  • Da zumindest eine Zuleitung (Leistungsversorgungszuleitung 332) der Vielzahl der Zuleitungen mit zwei oder mehreren Pads (Pads 370u, 370v, 370w und 370x) der Vielzahl der Pads mittels ihrer entsprechenden Bondleitungen (Bondleitungen 355u-355x) der Vielzahl der Bondleitungen verbunden ist, wird gemäß dem vorstehend beschriebenen zehnten Ausführungsbeispiel eine vorteilhafte Wirkung erzielt, indem die Vielzahl der Pads, die innerhalb des integrierten Halbleiterschaltungschips liegen, mit Leistung versorgt werden können.
  • Da die Zuleitung (Leistungsversorgungszuleitung 332), die mit den zwei oder mehreren Pads verbunden ist, die Teile (332b und 332c), die sich entlang des Rands der Anordnung des integrierten Halbleiterschaltungschips (Chip 255) erstrecken, umfasst, kann ferner eine vorteilhafte Wirkung erzielt werden, indem die Leistungsversorgung und Masseversorgung auf einfache Weise mit der Vielzahl der Pads auch aus einer beliebigen Richtung von dem Rand (Peripherie) des integrierten Halbleiterschaltungschips verbunden werden kann.
  • Da der integrierte Halbleiterschaltungschip (255) die Pads (370j und 370k) zur Messung des fließenden Stroms zwischen zwei oder mehreren jeweiligen Pads (370u-370x), die mit einer Zuleitung verbunden sind, umfasst, und hierdurch die Verbindungsprüfung bezüglich der Bondleitungen (355u-355x) zur Verbindung zwischen den jeweiligen Pads durchgeführt wird, kann eine weitere vorteilhafte Wirkung erzielt werden, indem eine Verbindungsprüfung durchgeführt werden kann, ob die jeweiligen Pads mit der Zuleitung mittels ihrer entsprechenden Bondleitung verbunden sind.
  • Da der integrierte Halbleiterschaltungschip (Chip 255) ferner den Selektor 400 zum Auswählen der zwei zu messenden Pads umfasst, kann ferner eine vorteilhafte Wirkung erzielt werden, indem die Pads zur Durchführung der Verbindungsprüfung für eine Strommessung ausgewählt werden.
    • Elftes Ausführungsbeispiel
  • Fig. 16 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem elften Ausführungsbeispiel. In Fig. 16 bezeichnet Bezugszeichen 502 eine integrierte Halbleiterschaltungseinrichtung, und Bezugszeichen 256 bezeichnet einen integrierten Halbleiterschaltungschip (Chip). Bezugszeichen 430a-430c bezeichnen Pads des Chips 256, und Bezugszeichen 480a, 480b und 481a-481e bezeichnen jeweils innere Chipleitungen. Bezugszeichen 440a-440d bezeichnen Dioden zur Bildung von Temperatursensoren.
  • Bezugszeichen 401 bezeichnet einen Selektor (Auswähleinrichtung) und Bezugszeichen 450 bezeichnet eine Spannungsmesseinrichtung in Form eines Voltmeters. Bezugszeichen 460 bezeichnet einen Masseanschluss (Massepotential, GND).
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Die Dioden 440a-440d sind zueinander in Reihe geschaltet. Die Anode der Diode 440a, die Anode der Diode 440b, die Anode der Diode 440c, die Anode der Diode 440d und die Kathode der Diode 440d sind jeweils mit dem Selektor 401 mittels der inneren Chipleitungen 481a, 481b, 481c, 481d und 481e verbunden. Die Anode der Diode 440a ist direkt mit dem Pad 430c verbunden, und die Kathode der Diode 440d ist mit dem Masseanschluss (GND) 460 verbunden. Eine (nicht gezeigte) externe Leistungsversorgung zur Bewirkung eines Stroms durch die Reihenschaltung der Dioden 440a-440d ist mit dem Pad 430c verbunden. Gemäß der Darstellung in Fig. 16 ist die Reihenschaltung der Dioden 440a-440d linear entlang einer Richtung auf der Ebene des Chips 256 angeordnet. Der Selektor 401 ist mit dem Pad 430a und dem Pad 430b mittels der inneren Chipleitung 480a und der inneren Chipleitung 480b verbunden, und die Spannungsmesseinrichtung 450 ist zwischen das Pad 430a und das Pad 430b geschaltet. Ein (nicht gezeigtes) Register ist mit dem Selektor 401 verbunden, und (nicht gezeigte) Pads sind mit dem Register verbunden.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Zum Auswählen einer der Dioden 440a-440d auf der Basis von in dem (nicht gezeigten) Register gespeicherten Auswahldaten verbindet der Selektor 401 ein Paar der inneren Chipleitungen 481a-481e mit der inneren Chipleitung 480a und der inneren Chipleitung 480b, die mit den Pads 430a und 430b jeweils verbunden sind. Die Spannungsmesseinrichtung 450 misst eine Spannung zwischen der Anode und der Kathode der Diode, die mit dem Paar der inneren Chipleitungen verbunden ist, die über den Selektor 401 mit den Pads 430a und 430b verbunden sind. Die Temperatur des Chips 256 an der Stelle, an der die mittels des Selektors 401 ausgewählte Diode vorgesehen ist, kann auf der Basis der Spannungsmessung mittels der Spannungsmesseinrichtung 450 bestimmt werden. Der Selektor 401 wählt die kontinuierlich bzw. durchgehend verbundenen zwei oder mehreren Dioden der Dioden 440a-440d auf der Basis der in dem (nicht gezeigten) Register gespeicherten Auswahldaten aus. Eine Gesamtspannung der kontinuierlich verbundenen zwei oder mehr Dioden kann mittels der Spannungsmesseinrichtung 450 gemessen werden.
  • Gemäß der vorstehenden Beschreibung umfasst die integrierte Halbleiterschaltungseinrichtung 502 gemäß dem elften Ausführungsbeispiel einen integrierten Halbleiterschaltungschip (Chip 256), der eine Vielzahl von Pads (Pads 430a-430c) und eine Vielzahl von Temperatursensoren (440a-440d) zum Messen einer Temperaturverteilung innerhalb des integrierten Halbleiterschaltungschips 256 aufweist.
  • In der integrierten Halbleiterschaltungseinrichtung 502 gemäß dem elften Ausführungsbeispiel ist die Vielzahl der Temperatursensoren (440a-440d) innerhalb des integrierten Halbleiterschaltungschips vorgesehen als eine Anordnung mit einer Vielzahl von in Reihe zueinander geschalteten Temperatursensoren.
  • In der integrierten Halbleiterschaltungseinrichtung 502 gemäß dem elften Ausführungsbeispiel umfasst der integrierte Halbleiterschaltungschip (Chip 256) einen Selektor 401 zum Auswählen der Temperatursensoren 440a- 440d.
  • Gemäß dem vorstehend beschriebenen elften Ausführungsbeispiel wird eine vorteilhafte Wirkung erzielt, indem die Temperaturverteilung innerhalb des integrierten Halbleiterschaltungschips (Chip 256) erkannt und bestimmt wird, wodurch es möglich ist, die Größe des integrierten Halbleiterschaltungschips zu vermindern, da eine Vielzahl von Temperatursensoren (440a-440d) zur Messung einer Temperaturverteilung innerhalb des integrierten Halbleiterschaltungschips (Chip 256) vorgesehen ist.
  • Da die Vielzahl der Temperatursensoren (440a-440d) innerhalb des integrierten Halbleiterschaltungschips als eine Anordnung mit einer Vielzahl von in Reihe zueinander geschalteten Temperatursensoren vorgesehen ist, wird eine vorteilhafte Wirkung in der Weise erzielt, dass eine Temperaturverteilung an einer Position entlang der Anordnung der Temperatursensoren bestimmt werden kann.
  • Da der integrierte Halbleiterschaltungschip (Chip 256) ferner den Selektor (Auswähleinrichtung) 401 aufweist, zum Auswählen der Temperatursensoren 440a-440d, kann die Temperatur an Stellen, an denen die jeweiligen Temperatursensoren angeordnet sind, gemessen werden.
    • Zwölftes Ausführungsbeispiel
  • Fig. 17 ist eine Draufsicht zur Veranschaulichung einer integrierten Halbleiterschaltungseinrichtung gemäß einem zwölften Ausführungsbeispiel. In Fig. 17 bezeichnet Bezugszeichen 503 eine integrierte Halbleiterschaltungseinrichtung, und Bezugszeichen 257 bezeichnet einen integrierten Halbleiterschaltungschip (Chip). Bezugszeichen 431a-431c bezeichnet Pads des Chips 257. Bezugszeichen 482a, 482b, 483a-483e, 484a-484c, 485a-485c und 486 bezeichnen innere Chipleitungen. Bezugszeichen 441a-441d, 442a-442d und 443a-443d bezeichnen Dioden zur Bildung von Temperatursensoren. Bezugszeichen 402 bezeichnet einen Selektor, und Bezugszeichen 451 bezeichnet eine Spannungsmesseinrichtung (Voltmeter). Bezugszeichen 461a-461c bezeichnen Masseanschlüsse (Massepotential, GND). Bezugszeichen 470 bezeichnet einen Schalter.
  • Die elektrischen Verbindungen werden nachstehend beschrieben.
  • Die Dioden 441a-441d sind zueinander in Reihe geschaltet. Die Anode der Diode 441a, der Anode der Diode 441b, die Anode der Diode 441c, die Anode der Diode 441d und die Kathode der Diode 441d sind jeweils mit dem Selektor 402 mittels der inneren Chipleitungen 483a, 483b, 483c, 483d und 483e verbunden. Die Dioden 442a-442d und die Dioden 443a-443d sind zueinander in Reihe geschaltet und mit dem Selektor 402 in gleicher Weise wie die Dioden 441a-441d verbunden. Die Anode der Diode 441a ist direkt mit dem Schalter 470 mittels der inneren Chipleitung 484a verbunden, und die Kathode der Diode 441d ist direkt mit dem Masseanschluss (GND) 461a mittels der inneren Chipleitung 485a verbunden. Die Anode der Diode 442a ist direkt mit dem Schalter 470 durch die innere Chipleitung 484b verbunden, und die Kathode der Diode 442d ist direkt mit dem Masseanschluss (GND) 461b mittels der inneren Chipleitung 485b verbunden. Die Anode der Diode 443a ist direkt mit dem Schalter 470 mittels der inneren Chipleitung 484c verbunden, und die Kathode der Diode 443d ist direkt mit dem Masseanschluss (GND) 461c mittels der inneren Chipleitung 485c verbunden. Gemäß der Darstellung in Fig. 17 bilden die Reihenschaltung der Dioden 441a-441d, die Reihenschaltung der Dioden 442a-442d und die Reihenschaltung der Dioden 443a-443d jeweils Anordnungen, die eine Vielzahl von Temperatursensoren aufweisen, die linear entlang der Richtung auf der Ebene des Chips 257 angeordnet sind. Die diese Vielzahl von Temperatursensoren umfassenden Anordnungen sind zueinander parallel geschaltet und entlang einer Richtung senkrecht zu der einen Richtung auf der Fläche des Chips 257 angeordnet. Der Selektor 402 ist mit dem Pad 431a und dem Pad 431b mittels der inneren Chipleitung 482a und der inneren Chipleitung 482b verbunden, und die Spannungsmesseinrichtung (Voltmeter) 451 ist zwischen das Pad 431a und das Pad 431b geschaltet. Ein (nicht gezeigtes) Register ist mit dem Selektor 402 verbunden, und (nicht gezeigte) Pads sind mit dem Register verbunden. Der Schalter 470 ist mit dem Pad 431c mittels der inneren Chipleitung 486 verbunden. Eine (nicht gezeigte) externe Leistungsversorgung zur Bereitstellung eines Stroms durch die zueinander in Reihe geschalteten Dioden 441a-441d, 442a-442d und 443a-443d ist mit dem Pad 431c verbunden.
  • Die Wirkungsweise der integrierten Halbleiterschaltungseinrichtung wird nachstehend beschrieben.
  • Zum Auswählen einer oder mehrerer der Anordnungen 441a-441d, 442a-442d und 443a-443d, die die in Reihe geschalteten Dioden umfassen, erfolgt auf der Basis von in dem (nicht gezeigten) Register gespeicherten Auswahldaten, und der Schalter 470 verbindet eine beliebige der inneren Chipleitungen 484a-484c mit dem Pad 431c. Zum Auswählen der Diode aus einer der Anordnungen der zueinander in Reihe geschalteten Dioden, die mittels des Schalters 470 ausgewählt wurde, auf der Basis der in dem (nicht gezeigten) Register gespeicherten Auswahldaten verbindet der Selektor 402 ein Paar innere Chipleitungen der inneren Chipleitungen 483a-483e mit der inneren Chipleitung 482a und der inneren Chipleitung 482b, die jeweils mit den Pads 431a und 431b verbunden sind. Die Spannungsmesseinrichtung 451 misst eine Spannung zwischen der Anode und der Kathode der Diode, die mit dem Paar innerer Chipleitungen über den Selektor mit dem Pad 431a und dem Pad 431b verbunden ist. Die Temperatur des Chips 257 an der Stelle der Position, bei der die Diode angeordnet ist, die mittels des Selektors 402 ausgewählt wird, kann auf der Basis der gemessenen Spannung mittels der Spannungsmesseinrichtung 451 bestimmt werden. Der Selektor 402 wählt die kontinuierlich miteinander verbundenen zwei oder mehr Dioden der Anordnung der zueinander in Reihe geschalteten und mittels des Schalters 470 ausgewählten Dioden auf der Basis der in dem (nicht gezeigten) Register gespeicherten Auswahldaten aus. Sodann wird eine Gesamtspannung über den kontinuierlich miteinander verbundenen zwei oder mehreren Dioden mittels der Spannungsmesseinrichtung 451 gemessen.
  • Gemäß der vorstehenden Beschreibung umfasst die integrierte Halbleiterschaltungseinrichtung 503 gemäß dem zwölften Ausführungsbeispiel einen integrierten Halbleiterschaltungschip (Chip 257), der eine Vielzahl von Pads (Pads 431a-431c) und eine Vielzahl von Temperatursensoren (441a-441d, 442a-442d und 443a-443d) zu einer Temperaturmessungsverteilung innerhalb des integrierten Halbleiterschaltungschips (Chip 257) aufweist.
  • In der integrierten Halbleiterschaltungseinrichtung 503 gemäß dem zwölften Ausführungsbeispiel ist die Vielzahl der Temperatursensoren (441a-441d, 442a-442d und 443a-443d) innerhalb eines integrierten Halbleiterschaltungschips als eine Vielzahl von Anordnungen (arrays, 441a-441d, 442a-442d und 443a-443d) angeordnet, wobei die Anordnung, die eine Vielzahl von in Reihe zueinander geschalteten Temperatursensoren aufweist, zueinander parallel geschaltet sind.
  • In der integrierten Halbleiterschaltungseinrichtung 503 gemäß dem zwölften Ausführungsbeispiel umfasst der integrierte Halbleiterschaltungschip (Chip 257) einen Schalter 470 zum Auswählen von die Temperatursensoren umfassenden Anordnungen (array) und einen Selektor 402 zum Auswählen der Temperatursensoren der jeweiligen Anordnungen.
  • Da die Vielzahl der Temperatursensoren (441a-441d, 442a-442d und 443a-443d) zur Messung der Temperaturverteilung innerhalb des integrierten Halbleiterschaltungschips (Chip 257) liegend vorgesehen sind, kann gemäß dem vorstehend beschriebenen zwölften Ausführungsbeispiel eine vorteilhafte Wirkung in der Weise erzielt werden, dass die Temperaturverteilung innerhalb des integrierten Halbleiterschaltungschips 257 erkannt und geschätzt werden kann, wobei es ferner möglich ist, die Größe des integrierten Halbleiterschaltungschips zu vermindern.
  • Da ferner die Vielzahl der Temperatursensoren (441a-441d, 442a-442d und 443a-443d) innerhalb des integrierten Halbleiterschaltungschips als eine Vielzahl von Anordnungen (arrays, 441a-441d, 442a-442d und 443a-443d) vorgesehen ist, wobei die die Vielzahl der zueinander in Reihe geschalteten Temperatursensoren aufweisenden Anordnungen zueinander parallel geschaltet sind, ergibt sich eine vorteilhafte Wirkung in der Weise, dass die Temperaturverteilung bei Positionen entlang den einzelnen, die Temperatursensoren umfassenden Anordnungen bestimmt werden kann.
  • Da der integrierte Halbleiterschaltungschip (Chip 257) ferner einen Schalter 470 aufweist zum Auswählen der die Temperatursensoren umfassenden Anordnungen, und den Selektor 402 zum Auswählen der Temperatursensoren der jeweiligen Anordnungen, wird eine vorteilhafte Wirkung in der Weise erzielt, dass die Temperaturen an Positionen, an denen die jeweiligen Temperatursensoren angeordnet sind, gemessen werden können.
  • Die integrierte Halbleiterschaltungseinrichtung umfasst somit zumindest zwei integrierte Halbleiterschaltungschips 20 und 30, die jeweils eine Vielzahl von Pads 40a bis 40e, 41a bis 41e und 42a bis 42d, eine Vielzahl von um die Anordnungen der integrierten Halbleiterschaltungschips vorgesehene Zuleitungen 50a bis 50d und eine Vielzahl von Bondleitungen 60a bis 60e und 61a bis 61d aufweisen. Die Vielzahl der Bondleitungen ist in der Weise als Verbindung vorgesehen, dass ein integrierter Halbleiterschaltungschip 30 nicht überspannt wird und dass eine Verdrahtung zwischen den Pads 40a bis 40e des anderen integrierten Halbleiterschaltungschips 20 und den Zuleitungen 50a bis 50d ermöglicht wird.

Claims (16)

1. Integrierte Halbleiterschaltungseinrichtung, mit:
zumindest zwei integrierten Halbleiterschaltungschips (20, 30), die jeweils eine Vielzahl von Pads (40a-40e, 41a-41e, 42a-42d) aufweisen,
einer Vielzahl von Zuleitungen (50a, 50d), die um die Anordnungen der integrierten Halbleiterschaltungschips (20, 30) vorgesehen sind, und
einer Vielzahl von Bondleitungen (60a-60e, 61a-61d), wobei
die Vielzahl der Bondleitungen (60a-60e, 61a-61d) in der Weise verbunden ist, dass der eine integrierte Halbleiterschaltungschip (30) nicht überspannt wird und eine Verdrahtung ermöglicht wird zwischen den Pads des anderen integrierten Halbleiterschaltungschips (40) und den Zuleitungen (50a-50d).
2. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, wobei der eine integrierte Halbleiterschaltungschip (30) Schnittstellenfunktionen zwischen dem anderen integrierten Halbleiterschaltungschip (20) und den Zuleitungen (50a-50d) umfasst.
3. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, ferner mit einem dritten integrierten Halbleiterschaltungschip (80), der eine Vielzahl von Pads (91a-91d, 92a-92e, 95a-95c, 96a-96d) aufweist, und wobei der dritte integrierte Halbleiterschaltungschip (80) Schnittstellenfunktionen aufweist zwischen dem anderen integrierten Halbleiterschaltungschip (21) und dem einen integrierten Halbleiterschaltungschip (31), und Schnittstellenfunktionen zwischen dem einen integrierten Halbleiterschaltungschip (31) und den Zuleitungen.
4. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, ferner mit:
einem dritten integrierten Halbleiterschaltungschip (81), der unter dem einen integrierten Halbleiterschaltungschip (32) angeordnet ist, und
einem integrierten Höhenanpassungshalbleiterschaltungschip (130), der eine Vielzahl von Pads (141a-141e, 142a-142d) aufweist, und der auf dem dritten integrierten Halbleiterschaltungschip (81) benachbart zu dem einen integrierten Halbleiterschaltungschip (32) angeordnet ist, und wobei
der integrierte Höhenanpassungshalbleiterschaltungschip (130) eine Schnittstellenfunktion zwischen dem anderen integrierten Halbleiterschaltungschip (22) und den Zuleitungen (150a-150d, 150f-150j) aufweist, und
die Vielzahl der Pads (141a-141e, 142a-142d) des integrierten Höhenanpassungshalbleiterschaltungschips (130) auf derselben Ebene wie die Vielzahl der Pads (140a-140j) des anderen integrierten Halbleiterschaltungschips (22) angeordnet ist.
5. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, ferner mit einem integrierten Schnittstellenhalbleiterschaltungschip (82), der eine Vielzahl von Pads (181a, 181c, 181e, 181g, 181h, 184a, 184c, 184e, 184g) aufweist, und der unter dem einen integrierten Halbleiterschaltungschip (33) angeordnet ist, und wobei
der integrierte Schnittstellenhalbleiterschaltungschip (82) eine Schnittstellenfunktion umfasst zwischen dem anderen integrierten Halbleiterschaltungschip (23) und den Zuleitungen (190a-190g).
6. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 1, ferner mit Zuleitungen (230a-230d), die sich unter dem einen integrierten Halbleiterschaltungschip (34) erstrecken und ihre entsprechenden Positionen benachbart zu dem anderen integrierten Halbleiterschaltungschip (24) erreichen.
7. Integrierte Halbleiterschaltungseinrichtung, mit:
einem integrierten Halbleiterschaltungschip (250), der eine Vielzahl von Pads (260a-260d) aufweist,
einer Vielzahl von Zuleitungen (270a-270d), die um den integrierten Halbleiterschaltungschip (250) angeordnet ist, und
zwei Bondleitungen (280a, 280b) zur Verbindung einer Zuleitung (270b) der Vielzahl der Zuleitungen (270a-270d) mit den zwei Pads (260a, 260b) der Vielzahl der Pads (260a-260d).
8. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 7, wobei der integrierte Halbleiterschaltungschip (250) eine Vielzahl von Pads (260a-260d) umfasst zum Messen eines zwischen den mit der einen Zuleitung (270b) mittels der zwei Bondleitungen (280a, 280b) verbundenen zwei Pads (260a, 260b) zur Durchführung einer Verbindungsprüfung bezüglich der zwei Bondleitungen (280a, 280b).
9. Integrierte Halbleiterschaltungseinrichtung, mit:
einem integrierten Halbleiterschaltungschip (251), der eine Vielzahl von Pads (261a-261d) aufweist,
einer Vielzahl von Zuleitungen (271a-271d), die um den integrierten Halbleiterschaltungschip (251) angeordnet sind, und
einer Bondleitung (281a, 281b) für eine Verbindung zwischen Leistungsversorgungseinrichtungen (301a, 301d), die innerhalb des integrierten Halbleiterschaltungschips (251) liegen.
10. Integrierte Halbleiterschaltungseinrichtung, mit:
einem integrierten Halbleiterschaltungschip (252), der eine Vielzahl von Pads (310a-310d, 310j-310l, 310r, 310u-310w) aufweist,
einer Zuleitung oder einer Vielzahl von Zuleitungen (320k, 3201, 320r), die um die Anordnung des integrierten Halbleiterschaltungschips (252) angeordnet sind, und
einer Vielzahl von Bondleitungen (350a-350d, 350j-350l, 350r, 350u-350w, 351a, 351b), wobei
zumindest eine Zuleitung der Vielzahl der Zuleitungen (320k, 320l, 320r) mit zwei oder mehreren Pads der Vielzahl der Pads (310a-310d, 310j-310l, 310r, 310u-310w) mittels der entsprechenden Bondleitungen der Vielzahl der Bondleitungen (350a-350d, 350j-350l, 350r, 350u-w, 351a, 351b) verbunden ist.
11. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 10, wobei eine mit zwei oder mehreren Pads verbundene Zuleitung Teile (330a1-330a3, 330b1-330b3, 340a1-340a3, 340b1-340b3) aufweist, die sich entlang des Rands der Anordnung des integrierten Halbleiterschaltungschips (252) erstrecken.
12. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 10, wobei eine mit zwei oder mehreren Pads verbundene Zuleitung Teile (331c) umfasst, die sich entlang des Rands der Anordnung des integrierten Halbleiterschaltungschips (253) erstrecken und die mit den Zuleitungen (331a, 331b), die unterschiedlich sind zu der mit den zwei oder mehreren Pads verbundene Zuleitung, mittels Bondleitungen (354a, 354b) verbunden ist.
13. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 10, wobei eine mit zwei oder mehreren Pads verbundene Zuleitung Teile (332a-332c) umfasst, die sich entlang des Rands der Anordnung des integrierten Halbleiterschaltungschips (255) erstrecken.
14. Integrierte Halbleiterschaltungseinrichtung, mit einem integrierten Halbleiterschaltungschip (256), der eine Vielzahl von Pads (430a-430c) aufweist, und einer Vielzahl von Temperatursensoren (440a-440d) zur Messung einer Temperaturverteilung innerhalb des integrierten Halbleiterschaltungschips (256).
15. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 14, wobei die Vielzahl der Temperatursensoren (441a-441d, 442a-442d, 443a-443d) in dem integrierten Halbleiterschaltungschip (257) vorgesehen ist als eine Vielzahl von Anordnungen, wobei die Anordnungen, die die Vielzahl der zueinander in Reihe geschalteten Temperatursensoren (441a-441d, 442a-442d, 443a-443d) umfasst, parallel zueinander geschaltet sind.
16. Integrierte Halbleiterschaltungseinrichtung nach Anspruch 15, wobei der integrierte Halbleiterschaltungschip (257) ferner umfasst:
einen Schalter (470) zum Auswählen der Anordnungen, die die Temperatursensoren (441a-441d, 442a-442d, 443a- 443d) umfassen, und
einen Selektor (402) zum Auswählen der Temperatursensoren (441a-441d, 442a-442d, 443a-443d) der jeweiligen Anordnungen.
DE10235251A 2001-12-03 2002-08-01 Integrierte Halbleiterschaltungseinrichtung Ceased DE10235251A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001369085A JP3886793B2 (ja) 2001-12-03 2001-12-03 半導体集積回路装置

Publications (1)

Publication Number Publication Date
DE10235251A1 true DE10235251A1 (de) 2003-06-18

Family

ID=19178552

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10235251A Ceased DE10235251A1 (de) 2001-12-03 2002-08-01 Integrierte Halbleiterschaltungseinrichtung

Country Status (4)

Country Link
US (2) US20030102556A1 (de)
JP (1) JP3886793B2 (de)
KR (1) KR100491234B1 (de)
DE (1) DE10235251A1 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4097613B2 (ja) * 2004-03-09 2008-06-11 三菱電機株式会社 半導体装置
JP2005300485A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置
JP4357344B2 (ja) * 2004-04-16 2009-11-04 株式会社ルネサステクノロジ 半導体装置
US7808115B2 (en) * 2004-05-03 2010-10-05 Broadcom Corporation Test circuit under pad
JP2006049586A (ja) * 2004-08-05 2006-02-16 Matsushita Electric Ind Co Ltd 半導体装置
US20060157866A1 (en) * 2005-01-20 2006-07-20 Le Thoai T Signal redistribution using bridge layer for multichip module
US7443011B2 (en) * 2006-02-10 2008-10-28 Marvell International Technology Ltd. System and method for routing supply voltages or other signals between side-by-side die and a lead frame for system in a package (SIP) devices
USRE45029E1 (en) 2007-12-24 2014-07-22 Uniforce Tech Limited Liability Company Thermal sensors for stacked dies
JP2010010653A (ja) * 2008-05-26 2010-01-14 Panasonic Corp 回路基板、リードフレーム、半導体装置及びその製造方法
US20110108974A1 (en) * 2009-11-06 2011-05-12 Mediatek Inc. Power and signal distribution of integrated circuits
US8687378B2 (en) * 2011-10-17 2014-04-01 Murata Manufacturing Co., Ltd. High-frequency module
JP2013093483A (ja) * 2011-10-27 2013-05-16 Semiconductor Components Industries Llc 半導体装置及びその製造方法
JP5752657B2 (ja) * 2012-09-10 2015-07-22 株式会社東芝 半導体装置
CN104637911B (zh) 2013-11-08 2019-07-05 恩智浦美国有限公司 具有路由基板的基于引线框架的半导体装置
JP6395304B2 (ja) 2013-11-13 2018-09-26 ローム株式会社 半導体装置および半導体モジュール
US20150221592A1 (en) * 2014-02-03 2015-08-06 Chetan Verma Semiconductor device with package-level decoupling capacitors formed with bond wires
US10135545B2 (en) * 2016-06-20 2018-11-20 Oclaro Japan, Inc. Optical receiver module and optical module
KR102455427B1 (ko) * 2017-12-20 2022-10-17 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030152A (ja) 1983-07-28 1985-02-15 Toshiba Corp 集積回路
JPS6173359A (ja) 1984-09-18 1986-04-15 Fujitsu Ltd 半導体装置
US5096852A (en) * 1988-06-02 1992-03-17 Burr-Brown Corporation Method of making plastic encapsulated multichip hybrid integrated circuits
JP3011510B2 (ja) * 1990-12-20 2000-02-21 株式会社東芝 相互連結回路基板を有する半導体装置およびその製造方法
JPH04273451A (ja) * 1991-02-28 1992-09-29 Nippon Steel Corp 半導体装置
JP2936799B2 (ja) 1991-05-27 1999-08-23 トヨタ自動車株式会社 樹脂封止型マルチチップパッケージ
JPH05343609A (ja) 1992-06-04 1993-12-24 Nec Corp 半導体集積回路装置
JPH06151685A (ja) 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JP2861686B2 (ja) 1992-12-02 1999-02-24 日本電気株式会社 マルチチップモジュール
JPH0783035B2 (ja) * 1993-02-01 1995-09-06 日本電気株式会社 半導体装置
US5625235A (en) * 1995-06-15 1997-04-29 National Semiconductor Corporation Multichip integrated circuit module with crossed bonding wires
US5751015A (en) * 1995-11-17 1998-05-12 Micron Technology, Inc. Semiconductor reliability test chip
JPH1032306A (ja) 1996-05-13 1998-02-03 Matsushita Electric Ind Co Ltd 半導体装置
JP2811170B2 (ja) * 1996-06-28 1998-10-15 株式会社後藤製作所 樹脂封止型半導体装置及びその製造方法
US5789816A (en) * 1996-10-04 1998-08-04 United Microelectronics Corporation Multiple-chip integrated circuit package including a dummy chip
JPH10335366A (ja) * 1997-05-30 1998-12-18 Sanyo Electric Co Ltd 半導体装置
JP3191743B2 (ja) 1997-09-30 2001-07-23 富士ゼロックス株式会社 機能変更可能な半導体装置
US6159765A (en) * 1998-03-06 2000-12-12 Microchip Technology, Incorporated Integrated circuit package having interchip bonding and method therefor
JP2000068316A (ja) * 1998-08-21 2000-03-03 Sony Corp 集積回路装置
JP2000223657A (ja) 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
JP3062691B1 (ja) 1999-02-26 2000-07-12 株式会社三井ハイテック 半導体装置
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
US6777785B1 (en) 1999-08-25 2004-08-17 Winbond Electronics Corp. Lead frame containing a master and a slave IC chips and a testing circuit embedded within the master IC chip
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6441501B1 (en) * 2000-09-30 2002-08-27 Siliconware Precision Industries Co., Ltd. Wire-bonded semiconductor device with improved wire arrangement scheme for minimizing abnormal wire sweep
KR20030009627A (ko) * 2001-07-23 2003-02-05 삼성전자주식회사 수평 이중 실장한 반도체 칩 패키지

Also Published As

Publication number Publication date
US7148567B2 (en) 2006-12-12
JP2003168702A (ja) 2003-06-13
JP3886793B2 (ja) 2007-02-28
US20050156305A1 (en) 2005-07-21
US20030102556A1 (en) 2003-06-05
KR20030047689A (ko) 2003-06-18
KR100491234B1 (ko) 2005-05-25

Similar Documents

Publication Publication Date Title
DE10235251A1 (de) Integrierte Halbleiterschaltungseinrichtung
DE19946935B4 (de) Vorrichtung zur induktiven Strommessung mit mindestens einem Differenzsensor
DE60219561T2 (de) Hall-Effekt-Stromdetektor
DE102014213541B4 (de) Halbleitervorrichtung
DE19823140A1 (de) Abtast-Feldeffekttransistor
DE10031115A1 (de) Halbleiterbauteil sowie Verfahren zur Messung seiner Temperatur
DE4207568A1 (de) Ueberstrom-detektorschaltung fuer eine halbleiterleistungsvorrichtung
DE19519796C2 (de) Halbleiterschaltung mit einem Überspannungsschutzkreis
EP1492130A2 (de) Widerstandsanordnung, Herstellungsverfahren und Messschaltung
DE10240914B4 (de) Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung und Verfahren zur Ermittlung des Laststroms eines Lasttransistors sowie Verwendung eines Halbleiterbauelements
DE112018004830T5 (de) Strommessvorrichtung
DE112015004641T5 (de) Eine Strommessschaltung
DE112018003004B4 (de) Lasttreibervorrichtung, Elektrisches Gerät, Lampenmodul und Fahrzeug
DE3528189A1 (de) Testgeraet fuer halbleitereinrichtungen
DE102015108412A1 (de) Integrierter Temperatursensor
DE112013007417B4 (de) Schaltelement, Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102008061445A1 (de) Halbleiter und Verfahren
DE102018207308B4 (de) Halbleiterbauteil mit integriertem shunt-widerstand und verfahren zu dessen herstellung
EP0705439B1 (de) Testvorrichtung sowie -verfahren für einen auf einer platine eingelöteten ic
DE19603642A1 (de) Spannungssonde mit Rückwärtsimpedanzanpassung
DE102018010437B3 (de) Halbleitervorrichtung
DE102014103513B4 (de) Schaltungsanordnung und verfahren zum betreiben eines analog-digital-wandlers
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
EP1162655A2 (de) Integrierte Schaltungsanordnung zum Testen von Transistoren und Halbleiterscheibe mit einer solchen Schaltungsanordnung
DE19506325C1 (de) Prüfschaltung und Prüfverfahren zur Funktionsprüfung von elektronischen Schaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection